JP3736831B2 - Signal transmission method - Google Patents
Signal transmission method Download PDFInfo
- Publication number
- JP3736831B2 JP3736831B2 JP08256499A JP8256499A JP3736831B2 JP 3736831 B2 JP3736831 B2 JP 3736831B2 JP 08256499 A JP08256499 A JP 08256499A JP 8256499 A JP8256499 A JP 8256499A JP 3736831 B2 JP3736831 B2 JP 3736831B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- transmission line
- value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、1ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法に関する。
【0002】
【従来の技術】
従来から、”0”または”1”の値を有する信号を伝送するために2本の信号線が使用されている。送信側では、送信すべき信号の値に応じた電圧が2本の信号線のそれぞれに印加される。受信側では、2本の信号線の一方に印加される電圧と他方に印加される電圧との差が検出される。例えば、その差が所定の電圧値より大きい場合には受信された信号の値は”1”であると判定され、その差が所定の電圧値より小さい場合には受信された信号の値は”0”であると判定される。このような2本の信号線は、通常、差動信号線と呼ばれる。
【0003】
このような差動信号線を用いて、3以上の値(以下、”多値”という)を有する信号を伝送する方法としては、例えば、”0”の値に対応する電圧と”1”の値に対応する電圧との間を複数の領域に分割して、複数の領域のそれぞれに”0””1”以外の値を割り当てる方法が知られている。
【0004】
【発明が解決しようとする課題】
しかし、”0”の値に対応する電圧と”1”の値に対応する電圧との間を複数の領域に分割することにより”多値”を有する信号を伝送する方法によれば、受信側において信号の値を判別する際のマージンが小さくなってしまう。このことは、受信側において信号の値が誤判定される確率を増大させる。
【0005】
本発明は、上記問題点に鑑みてなされたものであり、受信側において信号の値が誤判定される確率を増大させることなく、1ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の信号伝送方法は、1ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法であって、複数のビットに複数のパラメータをそれぞれ割り当て、前記複数のビットのそれぞれの値に応じて前記複数のパラメータのそれぞれに”0”または”1”を表す値を設定するステップと、前記設定された値を有する複数のパラメータの組み合わせを表現する電気信号を前記伝送線路に出力するステップと、前記伝送線路から前記電気信号を受け取り、前記電気信号から前記複数のパラメータを抽出するステップと、前記複数のパラメータのそれぞれの値を検出するステップとを包含しており、これにより、上記目的が達成される。
【0007】
前記複数のパラメータは、前記伝送線路を流れる電流の方向を示す第1パラメータと、前記伝送線路を流れる電流の量を示す第2パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す第3パラメータとを含んでいてもよい。
【0008】
前記伝送線路は、2本の差動信号線であってもよい。
【0009】
前記伝送線路は、単一の信号線であってもよい。
【0010】
以下、作用を説明する。
【0011】
請求項1に係る信号伝送方法によれば、”0”または”1”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。
【0012】
このように、送信側では、複数のビットの信号が1ビットに割り当てられている伝送線路を用いて伝送可能な電気信号に符号化され、受信側では、その伝送線路を通って受信された電気信号が複数のビットの信号に復号化される。これにより、1ビットに割り当てられている伝送線路を用いて”多値”を有する信号を伝送することが可能になる。
【0013】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【0014】
図1は、本発明の信号伝送方法を実現する信号伝送システム1の構成を模式的に示す。
【0015】
信号伝送システム1は、送信装置10と、受信装置20と、送信装置10と受信装置20とを接続する伝送線路30とを含む。伝送線路30は、1ビットに割り当てられている。
【0016】
図1に示される例では、伝送線路30は、信号線30aと信号線30bとを含む。信号線30aと信号線30bとは差動信号線とも呼ばれる。
【0017】
送信装置10は、3ビットの信号(A1,A2,A3)を受け取る。3ビットの信号(A1,A2,A3)によって8(=2×2×2)個の異なる値が表現され得る。
【0018】
送信装置10は、3ビットの信号(A1,A2,A3)を1ビットに割り当てられている伝送線路30を用いて伝送可能な電気信号に符号化する符号化部10aを含む。
【0019】
ここで、ビットA1、ビットA2、ビットA3は、それぞれ、異なる電気的特性を有するパラメータに割り当てられている。例えば、ビットA1は伝送線路30に流れる電流の方向(以下、電流の方向と略記する)を示すパラメータP1に割り当てられ、ビットA2は伝送線路30に流出する電流の量(以下、電流の量と略記する)を示すパラメータP2に割り当てられ、ビットA3は伝送線路30に流出する電流の量と伝送線路30から流入する電流の量とのバランス(以下、電流のバランスと略記する)を示すパラメータP3に割り当てられる。
【0020】
パラメータP1〜P3のそれぞれは、”0”または”1”を表す値を有している。
【0021】
パラメータP1の値と電流の方向との関係は、例えば、表1に示されるように定義される。
【0022】
【表1】
【0023】
すなわち、電流が伝送線路30を時計回り(すなわち、信号線30a−復号化部20a−信号線30bの順)に流れる場合には、パラメータP1の値は”0”であり、電流が伝送線路30を反時計回り(すなわち、信号線30b−復号化部20a−信号線30aの順)に流れる場合には、パラメータP1の値は”1”である。
【0024】
パラメータP2の値と電流の量との関係は、例えば、表2に示されるように定義される。
【0025】
【表2】
【0026】
すなわち、伝送線路30に流出する電流の量が小である(例えば、5mA)場合には、パラメータP2の値は”0”であり、伝送線路30に流出する電流の量が大である(例えば、5.25mA)場合には、パラメータP2の値は”1”である。
【0027】
パラメータP3の値と電流のバランスとの関係は、例えば、表3に示されるように定義される。
【0028】
【表3】
【0029】
すなわち、伝送線路30から流出する電流の量と伝送線路30に流入する電流の量とが等しい場合には、パラメータP3の値は”0”であり、伝送線路30から流出する電流の量と伝送線路30に流入する電流の量とが異なる場合には、パラメータP3の値は”1”である。
【0030】
符号化部10aは、ビットA1〜ビットA3の値に応じてパラメータP1〜P3の値を設定し、パラメータP1〜P3の組み合わせを表現する電気信号を伝送線路30に出力する。
【0031】
例えば、(A1,A2,A3)=(0,1,1)である場合には、符号化部10aは、(P1,P2,P3)=(0,1,1)となるようにパラメータP1〜P3の値を設定し、パラメータP1〜P3の組み合わせを表現する電気信号を伝送線路30に出力する。この場合、伝送線路30に出力される電気信号は、電流の方向が時計回りであり(P1=”0”)、かつ、電流の量が大であり(P2=”1”)、かつ、流出電流の量と流入電流の量とが異なる(P3=”1”)電気信号である。
【0032】
このようにして、符号化部10aは、3ビットの信号(A1,A2,A3)を1ビットに割り当てられている伝送線路30を用いて伝送可能な電気信号に符号化する。その電気信号は、伝送線路30に出力される。
【0033】
受信装置20は、伝送線路30から電気信号を受け取り、その電気信号を3ビットの信号(B1,B2,B3)に復号化する復号化部20aを含む。このような復号化は、電気信号からパラメータP1〜P3を抽出し、パラメータP1〜P3のそれぞれの値を検出することによって達成される。
【0034】
図2は、信号伝送システム1の構成をより具体的に示す。
【0035】
送信装置10において、符号化部10aは、3ビットの信号(A1,A2,A3)を制御信号の組(S1,S2,S3)に変換する変換回路10bと、制御信号の組(S1,S2,S3)に応じて電気信号を生成し、その電気信号を伝送線路30に出力する電気信号出力回路10cとを含む。
【0036】
電気信号出力回路10cは、+5mAの定電流源112と、+0.25mAの定電流源114とを含む。定電流源112の一端は電源電位に接続されており、他端は信号線130aに接続されている。定電流源114の一端は電源電位に接続されており、他端はスイッチ116を介して信号線130aに接続されている。信号線130aは、電流方向切り換え回路132に接続されている。電源電位は、例えば、3.0Vである。
【0037】
スイッチ116のオンオフは、変換回路10bから出力される制御信号S1によって制御される。制御信号S1の値が”1”である場合にはスイッチ116はオンに制御される。制御信号S1の値が”0”である場合にはスイッチ116はオフに制御される。
【0038】
電気信号出力回路10cは、−5mAの定電流源122と、−0.25mAの定電流源124とをさらに含む。定電流源122の一端は接地電位に接続されており、他端は信号線130bに接続されている。定電流源124の一端は接地電位に接続されており、他端はスイッチ126を介して信号線130bに接続されている。信号線130bは、電流方向切り換え回路132に接続されている。接地電位は、例えば、0Vである。
【0039】
スイッチ126のオンオフは、変換回路10bから出力される制御信号S2によって制御される。制御信号S2の値が”1”である場合にはスイッチ126はオンに制御される。制御信号S2の値が”0”である場合にはスイッチ126はオフに制御される。
【0040】
電気信号出力回路10cは、電流方向切り換え回路132をさらに含む。電流方向切り換え回路132は、変換回路10bから出力される制御信号S3に応じて、伝送線路30(すなわち、信号線30aおよび信号線30b)に流れる電流の方向を切り換える。
【0041】
制御信号S3の値が”0”である場合には、電流方向切り換え回路132は、信号線130aと信号線30aとを電気的に接続し、信号線130bと信号線30bとを電気的に接続する。これにより、定電流源112および定電流源114から流出する電流は、時計回り(すなわち、信号線130a、信号線30a、受信装置20、信号線30b、信号線130bの順)に流れる。
【0042】
制御信号S3の値が”1”である場合には、電流方向切り換え回路132は、信号線130aと信号線30bとを電気的に接続し、信号線130bと信号線30aとを電気的に接続する。これにより、定電流源112および定電流源114から流出する電流は、反時計回り(すなわち、信号線130a、信号線30b、受信装置20、信号線30a、信号線130bの順)に流れる。
【0043】
表4は、変換回路10bのロジックを示す。
【0044】
【表4】
【0045】
表4に示されるロジックは、例えば、数1に示される論理式によって実現され得る。変換回路10bは、数1に示される論理式を満たす任意の論理回路によって構成され得る。
【0046】
【数1】
ここで、A3バーとはA3の否定である。
【0047】
図2に示される矢印Arは、3ビットの信号(A1,A2,A3)=(0,1,1)を符号化することによって得られる電気信号の流れを示す。
【0048】
表4によれば、3ビットの信号(A1,A2,A3)=(0,1,1)は、変換回路10bによって制御信号の組(S1,S2,S3)=(1,0,0)に変換される。制御信号S1によってスイッチ116がオンに制御される。制御信号S2によってスイッチ126がオフに制御される。制御信号S3によって電流が時計回りに伝送線路30を流れるように電流方向切り換え回路132が制御される。これにより、定電流源112および定電流源114からの電流(+5.25mA)が送信装置10から受信装置20に向かって信号線30aを流れる。また、電流(−5mA)が受信装置20から送信装置10に向かって信号線30bを流れ、定電流源122に吸い込まれる。信号線30aを流れる電流(+5.25mA)と信号線30bを流れる電流(−5mA)との差(+0.25mA)は、受信装置20のコモン電流補償回路252によって補償される。
【0049】
このように、3ビットの信号(A1,A2,A3)=(0,1,1)を符号化することによって、伝送線路30に流れる電流の方向が時計回りであり(P1=”0”)、かつ、伝送線路30に流出する電流の量が大(5.25mA)であり(P2=”1”)、かつ、伝送線路30に流出する電流の量(5.25mA)と伝送線路30から流入する電流の量(5mA)とが異なる(P3=”1”)電気信号が伝送線路30に出力される。この電気信号は、(P1,P2,P3)=(0,1,1)という値を有するパラメータP1〜P3の組み合わせを表現する電気信号である。
【0050】
図3(a)および(b)は、電流方向切り換え回路132の構成例を示す。電流方向切り換え回路132は、トランジスタ132a〜132dを含む。
【0051】
図3(a)において、矢印Ar1、Ar2は、制御信号S3の値が”0”である場合における電流経路を示す。制御信号S3の値が”0”である場合には、トランジスタ132aとトランジスタ132dとがオンする。これにより、信号線130aと信号線30aとが電気的に接続され、信号線130bと信号線30bとが電気的に接続される。
【0052】
図3(b)において、矢印Ar3、Ar4は、制御信号S3の値が”1”である場合における電流経路を示す。制御信号S3の値が”1”である場合には、トランジスタ132bとトランジスタ132cとがオンする。これにより、信号線130aと信号線30bとが電気的に接続され、信号線130bと信号線30aとが電気的に接続される。
【0053】
図2を参照して、受信装置20において、復号化部20aは、伝送線路30から電気信号を受け取り、その電気信号に応じて出力電圧VC1〜VC5を生成する電気信号入力回路20cと、出力電圧の組(VC1,VC2,VC3,VC4,VC5)を3ビットの信号(B1,B2,B3)に変換する変換回路20bとを含む。
【0054】
電気信号入力回路20cは、+5.125mAの定電流源212と、−5.125mAの定電流源214と、コンパレータ222、224、226、228、230と、抵抗242、244、246、248と、コモン電流補償回路252とを含む。
【0055】
定電流源212の一端は、電源電位に接続されており、他端は抵抗246を介してコモン電流補償回路252に接続されている。定電流源214の一端は、接地電位に接続されており、他端は抵抗248を介してコモン電流補償回路252に接続されている。電源電位は、例えば、3Vであり、接地電位は、例えば、0Vである。
【0056】
抵抗242の一端は、信号線30aに接続されており、他端は抵抗244とコモン電流補償回路252とに接続されている。抵抗244の一端は、信号線30bに接続されており、他端は抵抗242とコモン電流補償回路252とに接続されている。抵抗242および抵抗244は、例えば、50オームの抵抗値を有する。
【0057】
コンパレータ222、224、226、228、230のそれぞれは、+入力端子と−入力端子とを有している。+入力端子に入力される電圧が−入力端子に入力される電圧より低い場合には、コンパレータは値”0”を有する信号を出力し、+入力端子に入力される電圧が−入力端子に入力される電圧より高い場合には、コンパレータは値”1”を有する信号を出力する。
【0058】
コンパレータ230は、パラメータP1(電流の方向)の値を検出するために使用される。コンパレータ230から出力電圧VC5が出力される。
【0059】
コンパレータ222とコンパレータ224とは、伝送線路30を流れる電流の方向が時計回りである場合に、パラメータP2(電流の量)の値とパラメータP3(電流のバランス)の値とを検出するために使用される。コンパレータ222から出力電圧VC1が出力される。コンパレータ224から出力電圧VC2が出力される。
【0060】
コンパレータ226とコンパレータ228とは、伝送線路30を流れる電流の方向が反時計回りである場合に、パラメータP2(電流の量)の値とパラメータP3(電流のバランス)の値とを検出するために使用される。コンパレータ226から出力電圧VC3が出力される。コンパレータ228から出力電圧VC4が出力される。
【0061】
コモン電流補償回路252は、信号線30aを流れる電流と信号線30bを流れる電流との差分を補償する。
【0062】
例えば、送信装置10から受信装置20に向かって信号線30aを+5.25mAの電流が流れ、受信装置20から送信装置10に向かって信号線30bを−5mAの電流が流れる場合には、コモン電流補償回路252は、+0.25mAの電流を吸い込む。また、例えば、送信装置10から受信装置20に向かって信号線30aを+5mAの電流が流れ、受信装置20から送信装置10に向かって信号線30bを−5.25mAの電流が流れる場合には、コモン電流補償回路252は、−0.25mAの電流を吐き出す。
【0063】
図4(a)および(b)は、コモン電流補償回路252の構成例を示す。図4(a)は、+0.25mAの電流がコモン電流補償回路252に吸い込まれる様子を示し、図4(b)は、−0.25mAの電流がコモン電流補償回路252から吐き出される様子を示す。
【0064】
表5は、変換回路20bのロジックを示す。
【0065】
【表5】
【0066】
表5に示されるロジックは、例えば、数2に示される論理式によって実現され得る。変換回路20bは、数2に示される論理式を満たす任意の論理回路によって構成され得る。
【0067】
【数2】
ここで、VC2バーとはVC2の否定であり、VC4バーとはVC4の否定である。
【0068】
このように、復号化部20aは、伝送線路30から電気信号を受け取り、その電気信号を復号化することにより、3ビットの信号(B1,B2,B3)を生成する。
【0069】
例えば、(P1,P2,P3)=(0,1,1)という値を有するパラメータP1〜P3の組み合わせを表現する電気信号は、3ビットの信号(B1,B2,B3)=(0,1,1)に復号化される。3ビットの信号(B1,B2,B3)は、3ビットの信号(A1,A2,A3)に一致する。
【0070】
このようにして、1ビットに割り当てられている伝送線路30を用いて、3ビットの信号を送信装置10から受信装置20に伝送することが可能になる。
【0071】
なお、上述した実施の形態では、3ビットの信号を伝送する場合を例にとり説明したが、本発明はこれに限定されない。1ビットに割り当てられた伝送線路を用いてN個のパラメータを組み合わせを表現する電気信号を伝送することにより、Nビットの信号を伝送することもできる。ここで、Nは2以上の任意の整数である。
【0072】
また、伝送線路30が1ビットに割り当てられている限り、伝送線路30は任意の構成をとり得る。例えば、伝送線路30が1本の信号線から構成されていてもよい。
【0073】
また、上述した実施の形態では、パラメータP2は伝送線路30に流出する電流の量を示すとしたが、パラメータP2は伝送線路30から流入する電流の量を示すとしてもよい。
【0074】
【発明の効果】
本発明によれば、”0”または”1”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。これにより、1ビットに割り当てられている伝送線路を用いて、複数のビットの信号を伝送することが可能になる。
【図面の簡単な説明】
【図1】本発明の信号伝送方法を実現する信号伝送システム1の構成を模式的に示す図である。
【図2】信号伝送システム1の構成をより具体的に示す図である。
【図3】(a)および(b)は、電流方向切り換え回路132の構成例を示す図である。
【図4】(a)および(b)は、コモン電流補償回路252の構成例を示す図である。
【符号の説明】
1 信号伝送システム
10 送信装置
10a 符号化部
10b 変換回路
10c 電気信号出力回路
20 受信装置
20a 復号化部
20b 変換回路
20c 電気信号入力回路
30 伝送線路
30a、30b 信号線
112、114、122、124 定電流源
116、126 スイッチ
130a、130b 信号線
132 電流方向切り換え回路
212、214 定電流源
222、224、226、228、230 コンパレータ
242、244、246、248 抵抗
252 コモン電流補償回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal transmission method for transmitting a signal of a plurality of bits using a transmission line assigned to one bit.
[0002]
[Prior art]
Conventionally, two signal lines are used to transmit a signal having a value of “0” or “1”. On the transmission side, a voltage corresponding to the value of the signal to be transmitted is applied to each of the two signal lines. On the receiving side, the difference between the voltage applied to one of the two signal lines and the voltage applied to the other is detected. For example, when the difference is larger than a predetermined voltage value, the value of the received signal is determined to be “1”, and when the difference is smaller than the predetermined voltage value, the value of the received signal is “ It is determined to be 0 ″. Such two signal lines are usually called differential signal lines.
[0003]
As a method of transmitting a signal having a value of 3 or more (hereinafter referred to as “multi-value”) using such a differential signal line, for example, a voltage corresponding to a value of “0” and “1” A method is known in which a voltage corresponding to a value is divided into a plurality of areas and a value other than “0” and “1” is assigned to each of the plurality of areas.
[0004]
[Problems to be solved by the invention]
However, according to the method of transmitting a signal having “multi-value” by dividing the voltage corresponding to the value “0” and the voltage corresponding to the value “1” into a plurality of regions, the receiving side In this case, the margin for determining the signal value becomes small. This increases the probability that the signal value is erroneously determined on the receiving side.
[0005]
The present invention has been made in view of the above-described problems, and a plurality of bits are transmitted using a transmission line assigned to one bit without increasing the probability that a signal value is erroneously determined on the receiving side. It is an object to provide a signal transmission method for transmitting a signal.
[0006]
[Means for Solving the Problems]
The signal transmission method of the present invention is a signal transmission method for transmitting a signal of a plurality of bits using a transmission line assigned to one bit, wherein a plurality of parameters are respectively assigned to a plurality of bits, and the plurality of bits A step of setting a value representing “0” or “1” in each of the plurality of parameters according to each of the values, and transmitting an electric signal expressing a combination of the plurality of parameters having the set values Outputting to the line; receiving the electrical signal from the transmission line; extracting the plurality of parameters from the electrical signal; and detecting each value of the plurality of parameters; As a result, the above object is achieved.
[0007]
The plurality of parameters include a first parameter indicating a direction of current flowing through the transmission line, a second parameter indicating the amount of current flowing through the transmission line, an amount of current flowing out to the transmission line, and the transmission line. A third parameter indicating a balance with the amount of current flowing in may be included.
[0008]
The transmission line may be two differential signal lines.
[0009]
The transmission line may be a single signal line.
[0010]
The operation will be described below.
[0011]
According to the signal transmission method of the first aspect, an electrical signal representing a combination of a plurality of parameters each having a value representing “0” or “1” is output to the transmission line. The electrical signal is received from the transmission line. A plurality of parameters are extracted from the received electrical signal, and each value of the plurality of parameters is detected.
[0012]
Thus, on the transmitting side, a signal of a plurality of bits is encoded into an electric signal that can be transmitted using a transmission line assigned to one bit, and on the receiving side, the electric signal received through the transmission line is encoded. The signal is decoded into a multi-bit signal. This makes it possible to transmit a signal having “multilevel” using a transmission line assigned to 1 bit.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0014]
FIG. 1 schematically shows the configuration of a signal transmission system 1 that implements the signal transmission method of the present invention.
[0015]
The signal transmission system 1 includes a
[0016]
In the example shown in FIG. 1, the
[0017]
The
[0018]
The
[0019]
Here, bit A 1 , bit A 2 , and bit A 3 are assigned to parameters having different electrical characteristics, respectively. For example, the bit A 1 is assigned to a parameter P 1 indicating the direction of current flowing through the transmission line 30 (hereinafter abbreviated as current direction), and the bit A 2 is the amount of current flowing out to the transmission line 30 (hereinafter referred to as current). assigned amount abbreviated) in the parameter P 2 indicating the bit a 3 is balanced with the amount of current flowing from the amount and the
[0020]
Each of the parameters P 1 to P 3 has a value representing “0” or “1”.
[0021]
The relationship between the value of the parameter P 1 and the current direction is defined as shown in Table 1, for example.
[0022]
[Table 1]
[0023]
That is, the current is clockwise transmission line 30 (i.e., the order of the
[0024]
The relationship between the value of the parameter P 2 and the amount of current is defined as shown in Table 2, for example.
[0025]
[Table 2]
[0026]
That is, when the amount of current flowing out to the
[0027]
The relationship between the value of the parameter P 3 and the current balance is defined as shown in Table 3, for example.
[0028]
[Table 3]
[0029]
That is, when the amount of current flowing out of the
[0030]
The
[0031]
For example, when (A 1 , A 2 , A 3 ) = (0, 1 , 1 ), the
[0032]
In this way, the
[0033]
The receiving
[0034]
FIG. 2 shows the configuration of the signal transmission system 1 more specifically.
[0035]
In the
[0036]
The electrical
[0037]
On / off of the
[0038]
The electric
[0039]
Off of the
[0040]
The electrical
[0041]
When the value of the control signal S 3 is “0”, the current
[0042]
When the value of the control signal S 3 is “1”, the current
[0043]
Table 4 shows the logic of the
[0044]
[Table 4]
[0045]
The logic shown in Table 4 can be realized by the logical expression shown in Equation 1, for example. The
[0046]
[Expression 1]
Here, A 3 bar is the negation of A 3 .
[0047]
Arrow A r shown in FIG. 2, showing the flow of electric signal obtained by encoding the 3-bit signal (A 1, A 2, A 3) = (0,1,1).
[0048]
According to Table 4, a 3-bit signal (A 1 , A 2 , A 3 ) = (0, 1 , 1 ) is converted into a set of control signals (S 1 , S 2 , S 3 ) = ( 1, 0, 0). The
[0049]
Thus, by encoding the 3-bit signal (A 1 , A 2 , A 3 ) = (0, 1 , 1 ), the direction of the current flowing through the
[0050]
3A and 3B show a configuration example of the current
[0051]
In FIG. 3A, arrows A r1 and A r2 indicate current paths when the value of the control signal S 3 is “0”. When the value of the control signal S 3 is "0", the
[0052]
In FIG. 3B, arrows A r3 and A r4 indicate current paths when the value of the control signal S 3 is “1”. When the value of the control signal S 3 is "1", the
[0053]
Referring to FIG. 2, in receiving
[0054]
The electric
[0055]
One end of the constant
[0056]
One end of the resistor 242 is connected to the
[0057]
Each of the
[0058]
The
[0059]
The
[0060]
The
[0061]
The common
[0062]
For example, when a current of +5.25 mA flows through the
[0063]
4A and 4B show a configuration example of the common
[0064]
Table 5 shows the logic of the
[0065]
[Table 5]
[0066]
The logic shown in Table 5 can be realized by the logical expression shown in Equation 2, for example. The
[0067]
[Expression 2]
Here, V C2 bar is negation of V C2 , and V C4 bar is negation of V C4 .
[0068]
As described above, the decoding unit 20a receives the electrical signal from the
[0069]
For example, an electrical signal representing a combination of parameters P 1 to P 3 having a value of (P 1 , P 2 , P 3 ) = (0, 1 , 1 ) is a 3-bit signal (B 1 , B 2 , B 3 ) = (0, 1, 1). The 3-bit signals (B 1 , B 2 , B 3 ) match the 3-bit signals (A 1 , A 2 , A 3 ).
[0070]
In this way, it is possible to transmit a 3-bit signal from the
[0071]
In the above-described embodiment, the case of transmitting a 3-bit signal has been described as an example, but the present invention is not limited to this. An N-bit signal can also be transmitted by transmitting an electrical signal representing a combination of N parameters using a transmission line assigned to 1 bit. Here, N is an arbitrary integer of 2 or more.
[0072]
Moreover, as long as the
[0073]
In the above-described embodiment, the parameter P 2 indicates the amount of current flowing out of the
[0074]
【The invention's effect】
According to the present invention, an electrical signal representing a combination of a plurality of parameters each having a value representing “0” or “1” is output to the transmission line. The electrical signal is received from the transmission line. A plurality of parameters are extracted from the received electrical signal, and each value of the plurality of parameters is detected. This makes it possible to transmit a signal of a plurality of bits using the transmission line assigned to one bit.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a configuration of a signal transmission system 1 for realizing a signal transmission method of the present invention.
FIG. 2 is a diagram showing the configuration of the signal transmission system 1 more specifically.
3A and 3B are diagrams illustrating a configuration example of a current
4A and 4B are diagrams illustrating a configuration example of a common
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (4)
前記2ビットの信号のそれぞれに、前記伝送線路を流れる電流の方向を示す”0”または”1”の値が設定される第1パラメータと、前記伝送線路を流れる電流量の大小を示す”0”または”1”の値が設定される第2パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す”0”または”1”の値が設定される第3パラメータとから選択される2つのパラメータをそれぞれ割り当てるステップと、
前記2ビットの信号のそれぞれに割り当てられた前記各パラメータに、前記2ビットの信号のそれぞれに対応させて”0”または”1”の値をそれぞれ設定するステップと、
前記各パラメータに設定された”0”または”1”の値にてそれぞれ示される特性に制御された電流を前記伝送線路に出力するステップと、
前記伝送線路を伝送された前記電流を受信すると、該電流に基づいて、前記各パラメータに対応する前記電流の特性をそれぞれ抽出するステップと、
抽出された前記電流の特性に基づいて、前記各パラメータにそれぞれ設定された”0”または”1”の値を検出して前記2ビットの信号を生成するステップと
を包含する信号伝送方法。A signal transmission method for transmitting a 2- bit signal using a transmission line assigned to 1 bit,
A first parameter in which a value of “0” or “1” indicating the direction of current flowing through the transmission line is set in each of the 2- bit signals, and “0” indicating the magnitude of the amount of current flowing through the transmission line A value of “0” or “1” indicating the balance between the second parameter for which the value of “or” is set and the amount of current flowing out of the transmission line and the amount of current flowing in from the transmission line is Assigning two parameters each selected from the third parameter to be set ;
Setting each of the parameters assigned to each of the 2-bit signals to a value of “0” or “1” corresponding to each of the 2-bit signals ;
Outputting to the transmission line a current controlled to a characteristic indicated by a value of “0” or “1” set in each parameter ;
Receiving the current transmitted through the transmission line, and extracting each of the current characteristics corresponding to the parameters based on the current ; and
And detecting a value of “0” or “1” set in each parameter based on the extracted characteristic of the current to generate the 2-bit signal .
前記3ビットの信号のそれぞれに、前記伝送線路を流れる電流の方向を示す”0”または”1”の値が設定される第1パラメータと、前記伝送線路を流れる電流量の大小を示す”0”または”1”の値が設定される第2パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す”0”または”1”の値が設定される第3パラメータとをそれぞれ割り当てるステップと、
前記3ビットの信号のそれぞれに割り当てられた前記第1、第2、第3の各パラメータに、前記3ビットの信号のそれぞれに対応させて”0”または”1”の値をそれぞれ設定するステップと、
前記第1、第2、第3の各パラメータに設定された”0”または”1”の値にてそれぞれ示される前記電流の方向、前記電流量および前記バランスになった電流を前記伝送線路に出力するステップと、
前記伝送線路を伝送された前記電流を受信すると、該電流に基づいて、前記電流の方向、前記電流の量および前記バランスをそれぞれ抽出するステップと、
抽出された前記電流の方向、前記電流の量および前記バランスに基づいて、前記第1、第2、第3の各パラメータにそれぞれ設定された”0”または”1”の値を検出して前記3ビットの信号を生成するステップと
を包含する信号伝送方法。A signal transmission method for transmitting a 3- bit signal using a transmission line assigned to 1 bit,
A first parameter in which a value of “0” or “1” indicating the direction of current flowing through the transmission line is set for each of the 3- bit signals, and “0” indicating the magnitude of the amount of current flowing through the transmission line A value of “0” or “1” indicating the balance between the second parameter for which the value of “or” is set and the amount of current flowing out of the transmission line and the amount of current flowing in from the transmission line is a step of applying the third parameter and each split is set,
The 3 first allocated to each bit of the signal, the second step of the third parameters of the respectively set values of the 3 in correspondence with each bit of the signal "0" or "1" When,
It said first, second, third direction of the current respectively represented by the values of the path set in the parameter "0" or "1", the current amount and the current became the balance the transmission line A step to output to
Receiving the current transmitted through the transmission line , extracting the current direction, the amount of current, and the balance based on the current ; and
Based on the extracted direction of the current, the amount of the current, and the balance, a value of “0” or “1” set in each of the first, second, and third parameters is detected, and the Generating a 3-bit signal .
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08256499A JP3736831B2 (en) | 1999-03-25 | 1999-03-25 | Signal transmission method |
US09/533,982 US6246724B1 (en) | 1999-03-25 | 2000-03-23 | Signal transfer method |
EP00106421A EP1041782B1 (en) | 1999-03-25 | 2000-03-24 | Encoding of data for transmission over differential lines |
DE60022937T DE60022937T2 (en) | 1999-03-25 | 2000-03-24 | Data coding for transmission on differential lines |
KR10-2000-0015059A KR100385253B1 (en) | 1999-03-25 | 2000-03-24 | Signal transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08256499A JP3736831B2 (en) | 1999-03-25 | 1999-03-25 | Signal transmission method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000278329A JP2000278329A (en) | 2000-10-06 |
JP3736831B2 true JP3736831B2 (en) | 2006-01-18 |
Family
ID=13777996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08256499A Expired - Fee Related JP3736831B2 (en) | 1999-03-25 | 1999-03-25 | Signal transmission method |
Country Status (5)
Country | Link |
---|---|
US (1) | US6246724B1 (en) |
EP (1) | EP1041782B1 (en) |
JP (1) | JP3736831B2 (en) |
KR (1) | KR100385253B1 (en) |
DE (1) | DE60022937T2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0028134D0 (en) | 2000-11-17 | 2001-01-03 | Texas Instruments Ltd | Improvements in or relating to systems for data transmission |
US7154307B2 (en) * | 2003-11-24 | 2006-12-26 | Fairchild Semiconductor Corporation | Current transfer logic |
JP2007074444A (en) * | 2005-09-07 | 2007-03-22 | Sharp Corp | Information processing apparatus and information processing method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121050A (en) * | 1977-02-02 | 1978-10-17 | The United States Of America As Represented By The Secretary Of The Air Force | Differential tri-phase shift keyed modulation |
US4542517A (en) * | 1981-09-23 | 1985-09-17 | Honeywell Information Systems Inc. | Digital serial interface with encode logic for transmission |
US4500988A (en) * | 1982-03-08 | 1985-02-19 | Sperry Corporation | VLSI Wired-OR driver/receiver circuit |
US4556864A (en) * | 1982-08-26 | 1985-12-03 | Roy Joseph J | Apparatus and method for communicating digital information on AC power lines |
DE3632840A1 (en) * | 1986-09-26 | 1988-04-07 | Endress Hauser Gmbh Co | METHOD AND ARRANGEMENT FOR TRANSMITTING BINARY CODED INFORMATION IN A MEASURING ARRANGEMENT |
DE3809300A1 (en) * | 1988-03-19 | 1989-09-28 | Bosch Gmbh Robert | Device for mutually transmitting direct current signals and audio-frequency signals |
US5436887A (en) * | 1993-01-29 | 1995-07-25 | Storage Technology Corporation | Digital full-duplex transceiver |
US5384769A (en) * | 1993-03-19 | 1995-01-24 | Apple Computer, Inc. | Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme |
JP3303469B2 (en) | 1993-06-08 | 2002-07-22 | 古河電気工業株式会社 | Multiplex transmission system |
US5714904A (en) | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
US5905769A (en) | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
-
1999
- 1999-03-25 JP JP08256499A patent/JP3736831B2/en not_active Expired - Fee Related
-
2000
- 2000-03-23 US US09/533,982 patent/US6246724B1/en not_active Expired - Fee Related
- 2000-03-24 KR KR10-2000-0015059A patent/KR100385253B1/en not_active IP Right Cessation
- 2000-03-24 EP EP00106421A patent/EP1041782B1/en not_active Expired - Lifetime
- 2000-03-24 DE DE60022937T patent/DE60022937T2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1041782B1 (en) | 2005-10-05 |
JP2000278329A (en) | 2000-10-06 |
EP1041782A2 (en) | 2000-10-04 |
DE60022937T2 (en) | 2006-06-29 |
US6246724B1 (en) | 2001-06-12 |
KR100385253B1 (en) | 2003-05-27 |
DE60022937D1 (en) | 2005-11-10 |
EP1041782A3 (en) | 2003-08-13 |
KR20000071482A (en) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5897038B2 (en) | Voltage mode driver with pre-emphasis | |
EP3167579B1 (en) | Data link power reduction technique using bipolar pulse amplitude modulation | |
US7456778B2 (en) | Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals | |
US7072415B2 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
EP3041181B1 (en) | Driver circuit for signal transmission and control method of driver circuit | |
WO2017221508A1 (en) | Ringing suppression circuit | |
US9483435B2 (en) | USB transceiver | |
US5317597A (en) | Resistance coupled data transmission arrangement | |
US20050053171A1 (en) | Systems for data transmission | |
KR102240295B1 (en) | Mismatched differential circuit | |
EP1990917A1 (en) | Analog-to-digital converter | |
US7027522B2 (en) | Systems for data transmission | |
JP3736831B2 (en) | Signal transmission method | |
EP1410588B1 (en) | Communication system, multilevel signal and mulitlevel signal driver using equalization or crosstalk cancellation | |
US20050047511A1 (en) | Data receiver and data transmission system | |
JP2005210695A (en) | Data transmission method and data transmission circuit | |
JP3288259B2 (en) | Tri-level signal input circuit | |
JP2001077870A (en) | Multi-value signal transmission system | |
KR20020064666A (en) | Driver circuit and data communication device | |
JP3664953B2 (en) | Semiconductor integrated circuit device | |
JP5085382B2 (en) | Transmission device and duplex transmission system | |
US7952384B2 (en) | Data transmitter and related semiconductor device | |
JPH06125262A (en) | Interface circuit | |
JP2009055288A (en) | Signal transmission circuit and signal transmission method | |
SE521549C2 (en) | Transmitter / receiver for bidirectional communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |