JP3736831B2 - Signal transmission method - Google Patents

Signal transmission method Download PDF

Info

Publication number
JP3736831B2
JP3736831B2 JP08256499A JP8256499A JP3736831B2 JP 3736831 B2 JP3736831 B2 JP 3736831B2 JP 08256499 A JP08256499 A JP 08256499A JP 8256499 A JP8256499 A JP 8256499A JP 3736831 B2 JP3736831 B2 JP 3736831B2
Authority
JP
Japan
Prior art keywords
signal
current
transmission line
value
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08256499A
Other languages
Japanese (ja)
Other versions
JP2000278329A (en
Inventor
寛行 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP08256499A priority Critical patent/JP3736831B2/en
Priority to US09/533,982 priority patent/US6246724B1/en
Priority to EP00106421A priority patent/EP1041782B1/en
Priority to KR10-2000-0015059A priority patent/KR100385253B1/en
Priority to DE60022937T priority patent/DE60022937T2/en
Publication of JP2000278329A publication Critical patent/JP2000278329A/en
Application granted granted Critical
Publication of JP3736831B2 publication Critical patent/JP3736831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法に関する。
【０００２】
【従来の技術】
従来から、”０”または”１”の値を有する信号を伝送するために２本の信号線が使用されている。送信側では、送信すべき信号の値に応じた電圧が２本の信号線のそれぞれに印加される。受信側では、２本の信号線の一方に印加される電圧と他方に印加される電圧との差が検出される。例えば、その差が所定の電圧値より大きい場合には受信された信号の値は”１”であると判定され、その差が所定の電圧値より小さい場合には受信された信号の値は”０”であると判定される。このような２本の信号線は、通常、差動信号線と呼ばれる。
【０００３】
このような差動信号線を用いて、３以上の値（以下、”多値”という）を有する信号を伝送する方法としては、例えば、”０”の値に対応する電圧と”１”の値に対応する電圧との間を複数の領域に分割して、複数の領域のそれぞれに”０””１”以外の値を割り当てる方法が知られている。
【０００４】
【発明が解決しようとする課題】
しかし、”０”の値に対応する電圧と”１”の値に対応する電圧との間を複数の領域に分割することにより”多値”を有する信号を伝送する方法によれば、受信側において信号の値を判別する際のマージンが小さくなってしまう。このことは、受信側において信号の値が誤判定される確率を増大させる。
【０００５】
本発明は、上記問題点に鑑みてなされたものであり、受信側において信号の値が誤判定される確率を増大させることなく、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の信号伝送方法は、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法であって、複数のビットに複数のパラメータをそれぞれ割り当て、前記複数のビットのそれぞれの値に応じて前記複数のパラメータのそれぞれに”０”または”１”を表す値を設定するステップと、前記設定された値を有する複数のパラメータの組み合わせを表現する電気信号を前記伝送線路に出力するステップと、前記伝送線路から前記電気信号を受け取り、前記電気信号から前記複数のパラメータを抽出するステップと、前記複数のパラメータのそれぞれの値を検出するステップとを包含しており、これにより、上記目的が達成される。
【０００７】
前記複数のパラメータは、前記伝送線路を流れる電流の方向を示す第１パラメータと、前記伝送線路を流れる電流の量を示す第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す第３パラメータとを含んでいてもよい。
【０００８】
前記伝送線路は、２本の差動信号線であってもよい。
【０００９】
前記伝送線路は、単一の信号線であってもよい。
【００１０】
以下、作用を説明する。
【００１１】
請求項１に係る信号伝送方法によれば、”０”または”１”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。
【００１２】
このように、送信側では、複数のビットの信号が１ビットに割り当てられている伝送線路を用いて伝送可能な電気信号に符号化され、受信側では、その伝送線路を通って受信された電気信号が複数のビットの信号に復号化される。これにより、１ビットに割り当てられている伝送線路を用いて”多値”を有する信号を伝送することが可能になる。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１４】
図１は、本発明の信号伝送方法を実現する信号伝送システム１の構成を模式的に示す。
【００１５】
信号伝送システム１は、送信装置１０と、受信装置２０と、送信装置１０と受信装置２０とを接続する伝送線路３０とを含む。伝送線路３０は、１ビットに割り当てられている。
【００１６】
図１に示される例では、伝送線路３０は、信号線３０ａと信号線３０ｂとを含む。信号線３０ａと信号線３０ｂとは差動信号線とも呼ばれる。
【００１７】
送信装置１０は、３ビットの信号（Ａ1，Ａ2，Ａ3）を受け取る。３ビットの信号（Ａ1，Ａ2，Ａ3）によって８（＝２×２×２）個の異なる値が表現され得る。
【００１８】
送信装置１０は、３ビットの信号（Ａ1，Ａ2，Ａ3）を１ビットに割り当てられている伝送線路３０を用いて伝送可能な電気信号に符号化する符号化部１０ａを含む。
【００１９】
ここで、ビットＡ1、ビットＡ2、ビットＡ3は、それぞれ、異なる電気的特性を有するパラメータに割り当てられている。例えば、ビットＡ1は伝送線路３０に流れる電流の方向（以下、電流の方向と略記する）を示すパラメータＰ1に割り当てられ、ビットＡ2は伝送線路３０に流出する電流の量（以下、電流の量と略記する）を示すパラメータＰ2に割り当てられ、ビットＡ3は伝送線路３０に流出する電流の量と伝送線路３０から流入する電流の量とのバランス（以下、電流のバランスと略記する）を示すパラメータＰ3に割り当てられる。
【００２０】
パラメータＰ1〜Ｐ3のそれぞれは、”０”または”１”を表す値を有している。
【００２１】
パラメータＰ1の値と電流の方向との関係は、例えば、表１に示されるように定義される。
【００２２】
【表１】

Figure 0003736831
【００２３】
すなわち、電流が伝送線路３０を時計回り（すなわち、信号線３０ａ−復号化部２０ａ−信号線３０ｂの順）に流れる場合には、パラメータＰ1の値は”０”であり、電流が伝送線路３０を反時計回り（すなわち、信号線３０ｂ−復号化部２０ａ−信号線３０ａの順）に流れる場合には、パラメータＰ1の値は”１”である。
【００２４】
パラメータＰ2の値と電流の量との関係は、例えば、表２に示されるように定義される。
【００２５】
【表２】
Figure 0003736831
【００２６】
すなわち、伝送線路３０に流出する電流の量が小である（例えば、５ｍＡ）場合には、パラメータＰ2の値は”０”であり、伝送線路３０に流出する電流の量が大である（例えば、５．２５ｍＡ）場合には、パラメータＰ2の値は”１”である。
【００２７】
パラメータＰ3の値と電流のバランスとの関係は、例えば、表３に示されるように定義される。
【００２８】
【表３】
Figure 0003736831
【００２９】
すなわち、伝送線路３０から流出する電流の量と伝送線路３０に流入する電流の量とが等しい場合には、パラメータＰ3の値は”０”であり、伝送線路３０から流出する電流の量と伝送線路３０に流入する電流の量とが異なる場合には、パラメータＰ3の値は”１”である。
【００３０】
符号化部１０ａは、ビットＡ1〜ビットＡ3の値に応じてパラメータＰ1〜Ｐ3の値を設定し、パラメータＰ1〜Ｐ3の組み合わせを表現する電気信号を伝送線路３０に出力する。
【００３１】
例えば、（Ａ1，Ａ2，Ａ3）＝（０，１，１）である場合には、符号化部１０ａは、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）となるようにパラメータＰ1〜Ｐ3の値を設定し、パラメータＰ1〜Ｐ3の組み合わせを表現する電気信号を伝送線路３０に出力する。この場合、伝送線路３０に出力される電気信号は、電流の方向が時計回りであり（Ｐ1＝”０”）、かつ、電流の量が大であり（Ｐ2＝”１”）、かつ、流出電流の量と流入電流の量とが異なる（Ｐ3＝”１”）電気信号である。
【００３２】
このようにして、符号化部１０ａは、３ビットの信号（Ａ1，Ａ2，Ａ3）を１ビットに割り当てられている伝送線路３０を用いて伝送可能な電気信号に符号化する。その電気信号は、伝送線路３０に出力される。
【００３３】
受信装置２０は、伝送線路３０から電気信号を受け取り、その電気信号を３ビットの信号（Ｂ1，Ｂ2，Ｂ3）に復号化する復号化部２０ａを含む。このような復号化は、電気信号からパラメータＰ1〜Ｐ3を抽出し、パラメータＰ1〜Ｐ3のそれぞれの値を検出することによって達成される。
【００３４】
図２は、信号伝送システム１の構成をより具体的に示す。
【００３５】
送信装置１０において、符号化部１０ａは、３ビットの信号（Ａ1，Ａ2，Ａ3）を制御信号の組（Ｓ1，Ｓ2，Ｓ3）に変換する変換回路１０ｂと、制御信号の組（Ｓ1，Ｓ2，Ｓ3）に応じて電気信号を生成し、その電気信号を伝送線路３０に出力する電気信号出力回路１０ｃとを含む。
【００３６】
電気信号出力回路１０ｃは、＋５ｍＡの定電流源１１２と、＋０．２５ｍＡの定電流源１１４とを含む。定電流源１１２の一端は電源電位に接続されており、他端は信号線１３０ａに接続されている。定電流源１１４の一端は電源電位に接続されており、他端はスイッチ１１６を介して信号線１３０ａに接続されている。信号線１３０ａは、電流方向切り換え回路１３２に接続されている。電源電位は、例えば、３．０Ｖである。
【００３７】
スイッチ１１６のオンオフは、変換回路１０ｂから出力される制御信号Ｓ1によって制御される。制御信号Ｓ1の値が”１”である場合にはスイッチ１１６はオンに制御される。制御信号Ｓ1の値が”０”である場合にはスイッチ１１６はオフに制御される。
【００３８】
電気信号出力回路１０ｃは、−５ｍＡの定電流源１２２と、−０．２５ｍＡの定電流源１２４とをさらに含む。定電流源１２２の一端は接地電位に接続されており、他端は信号線１３０ｂに接続されている。定電流源１２４の一端は接地電位に接続されており、他端はスイッチ１２６を介して信号線１３０ｂに接続されている。信号線１３０ｂは、電流方向切り換え回路１３２に接続されている。接地電位は、例えば、０Ｖである。
【００３９】
スイッチ１２６のオンオフは、変換回路１０ｂから出力される制御信号Ｓ2によって制御される。制御信号Ｓ2の値が”１”である場合にはスイッチ１２６はオンに制御される。制御信号Ｓ2の値が”０”である場合にはスイッチ１２６はオフに制御される。
【００４０】
電気信号出力回路１０ｃは、電流方向切り換え回路１３２をさらに含む。電流方向切り換え回路１３２は、変換回路１０ｂから出力される制御信号Ｓ3に応じて、伝送線路３０（すなわち、信号線３０ａおよび信号線３０ｂ）に流れる電流の方向を切り換える。
【００４１】
制御信号Ｓ3の値が”０”である場合には、電流方向切り換え回路１３２は、信号線１３０ａと信号線３０ａとを電気的に接続し、信号線１３０ｂと信号線３０ｂとを電気的に接続する。これにより、定電流源１１２および定電流源１１４から流出する電流は、時計回り（すなわち、信号線１３０ａ、信号線３０ａ、受信装置２０、信号線３０ｂ、信号線１３０ｂの順）に流れる。
【００４２】
制御信号Ｓ3の値が”１”である場合には、電流方向切り換え回路１３２は、信号線１３０ａと信号線３０ｂとを電気的に接続し、信号線１３０ｂと信号線３０ａとを電気的に接続する。これにより、定電流源１１２および定電流源１１４から流出する電流は、反時計回り（すなわち、信号線１３０ａ、信号線３０ｂ、受信装置２０、信号線３０ａ、信号線１３０ｂの順）に流れる。
【００４３】
表４は、変換回路１０ｂのロジックを示す。
【００４４】
【表４】
Figure 0003736831
【００４５】
表４に示されるロジックは、例えば、数１に示される論理式によって実現され得る。変換回路１０ｂは、数１に示される論理式を満たす任意の論理回路によって構成され得る。
【００４６】
【数１】
Figure 0003736831
ここで、Ａ3バーとはＡ3の否定である。
【００４７】
図２に示される矢印Ａrは、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）を符号化することによって得られる電気信号の流れを示す。
【００４８】
表４によれば、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）は、変換回路１０ｂによって制御信号の組（Ｓ1，Ｓ2，Ｓ3）＝（１，０，０）に変換される。制御信号Ｓ1によってスイッチ１１６がオンに制御される。制御信号Ｓ2によってスイッチ１２６がオフに制御される。制御信号Ｓ3によって電流が時計回りに伝送線路３０を流れるように電流方向切り換え回路１３２が制御される。これにより、定電流源１１２および定電流源１１４からの電流（＋５．２５ｍＡ）が送信装置１０から受信装置２０に向かって信号線３０ａを流れる。また、電流（−５ｍＡ）が受信装置２０から送信装置１０に向かって信号線３０ｂを流れ、定電流源１２２に吸い込まれる。信号線３０ａを流れる電流（＋５．２５ｍＡ）と信号線３０ｂを流れる電流（−５ｍＡ）との差（＋０．２５ｍＡ）は、受信装置２０のコモン電流補償回路２５２によって補償される。
【００４９】
このように、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）を符号化することによって、伝送線路３０に流れる電流の方向が時計回りであり（Ｐ1＝”０”）、かつ、伝送線路３０に流出する電流の量が大（５．２５ｍＡ）であり（Ｐ2＝”１”）、かつ、伝送線路３０に流出する電流の量（５．２５ｍＡ）と伝送線路３０から流入する電流の量（５ｍＡ）とが異なる（Ｐ3＝”１”）電気信号が伝送線路３０に出力される。この電気信号は、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）という値を有するパラメータＰ1〜Ｐ3の組み合わせを表現する電気信号である。
【００５０】
図３（ａ）および（ｂ）は、電流方向切り換え回路１３２の構成例を示す。電流方向切り換え回路１３２は、トランジスタ１３２ａ〜１３２ｄを含む。
【００５１】
図３（ａ）において、矢印Ａr1、Ａr2は、制御信号Ｓ3の値が”０”である場合における電流経路を示す。制御信号Ｓ3の値が”０”である場合には、トランジスタ１３２ａとトランジスタ１３２ｄとがオンする。これにより、信号線１３０ａと信号線３０ａとが電気的に接続され、信号線１３０ｂと信号線３０ｂとが電気的に接続される。
【００５２】
図３（ｂ）において、矢印Ａr3、Ａr4は、制御信号Ｓ3の値が”１”である場合における電流経路を示す。制御信号Ｓ3の値が”１”である場合には、トランジスタ１３２ｂとトランジスタ１３２ｃとがオンする。これにより、信号線１３０ａと信号線３０ｂとが電気的に接続され、信号線１３０ｂと信号線３０ａとが電気的に接続される。
【００５３】
図２を参照して、受信装置２０において、復号化部２０ａは、伝送線路３０から電気信号を受け取り、その電気信号に応じて出力電圧ＶC1〜ＶC5を生成する電気信号入力回路２０ｃと、出力電圧の組（ＶC1，ＶC2，ＶC3，ＶC4，ＶC5）を３ビットの信号（Ｂ1，Ｂ2，Ｂ3）に変換する変換回路２０ｂとを含む。
【００５４】
電気信号入力回路２０ｃは、＋５．１２５ｍＡの定電流源２１２と、−５．１２５ｍＡの定電流源２１４と、コンパレータ２２２、２２４、２２６、２２８、２３０と、抵抗２４２、２４４、２４６、２４８と、コモン電流補償回路２５２とを含む。
【００５５】
定電流源２１２の一端は、電源電位に接続されており、他端は抵抗２４６を介してコモン電流補償回路２５２に接続されている。定電流源２１４の一端は、接地電位に接続されており、他端は抵抗２４８を介してコモン電流補償回路２５２に接続されている。電源電位は、例えば、３Ｖであり、接地電位は、例えば、０Ｖである。
【００５６】
抵抗２４２の一端は、信号線３０ａに接続されており、他端は抵抗２４４とコモン電流補償回路２５２とに接続されている。抵抗２４４の一端は、信号線３０ｂに接続されており、他端は抵抗２４２とコモン電流補償回路２５２とに接続されている。抵抗２４２および抵抗２４４は、例えば、５０オームの抵抗値を有する。
【００５７】
コンパレータ２２２、２２４、２２６、２２８、２３０のそれぞれは、＋入力端子と−入力端子とを有している。＋入力端子に入力される電圧が−入力端子に入力される電圧より低い場合には、コンパレータは値”０”を有する信号を出力し、＋入力端子に入力される電圧が−入力端子に入力される電圧より高い場合には、コンパレータは値”１”を有する信号を出力する。
【００５８】
コンパレータ２３０は、パラメータＰ1（電流の方向）の値を検出するために使用される。コンパレータ２３０から出力電圧ＶC5が出力される。
【００５９】
コンパレータ２２２とコンパレータ２２４とは、伝送線路３０を流れる電流の方向が時計回りである場合に、パラメータＰ2（電流の量）の値とパラメータＰ3（電流のバランス）の値とを検出するために使用される。コンパレータ２２２から出力電圧ＶC1が出力される。コンパレータ２２４から出力電圧ＶC2が出力される。
【００６０】
コンパレータ２２６とコンパレータ２２８とは、伝送線路３０を流れる電流の方向が反時計回りである場合に、パラメータＰ2（電流の量）の値とパラメータＰ3（電流のバランス）の値とを検出するために使用される。コンパレータ２２６から出力電圧ＶC3が出力される。コンパレータ２２８から出力電圧ＶC4が出力される。
【００６１】
コモン電流補償回路２５２は、信号線３０ａを流れる電流と信号線３０ｂを流れる電流との差分を補償する。
【００６２】
例えば、送信装置１０から受信装置２０に向かって信号線３０ａを＋５．２５ｍＡの電流が流れ、受信装置２０から送信装置１０に向かって信号線３０ｂを−５ｍＡの電流が流れる場合には、コモン電流補償回路２５２は、＋０．２５ｍＡの電流を吸い込む。また、例えば、送信装置１０から受信装置２０に向かって信号線３０ａを＋５ｍＡの電流が流れ、受信装置２０から送信装置１０に向かって信号線３０ｂを−５．２５ｍＡの電流が流れる場合には、コモン電流補償回路２５２は、−０．２５ｍＡの電流を吐き出す。
【００６３】
図４（ａ）および（ｂ）は、コモン電流補償回路２５２の構成例を示す。図４（ａ）は、＋０．２５ｍＡの電流がコモン電流補償回路２５２に吸い込まれる様子を示し、図４（ｂ）は、−０．２５ｍＡの電流がコモン電流補償回路２５２から吐き出される様子を示す。
【００６４】
表５は、変換回路２０ｂのロジックを示す。
【００６５】
【表５】
Figure 0003736831
【００６６】
表５に示されるロジックは、例えば、数２に示される論理式によって実現され得る。変換回路２０ｂは、数２に示される論理式を満たす任意の論理回路によって構成され得る。
【００６７】
【数２】
Figure 0003736831
ここで、ＶC2バーとはＶC2の否定であり、ＶC4バーとはＶC4の否定である。
【００６８】
このように、復号化部２０ａは、伝送線路３０から電気信号を受け取り、その電気信号を復号化することにより、３ビットの信号（Ｂ1，Ｂ2，Ｂ3）を生成する。
【００６９】
例えば、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）という値を有するパラメータＰ1〜Ｐ3の組み合わせを表現する電気信号は、３ビットの信号（Ｂ1，Ｂ2，Ｂ3）＝（０，１，１）に復号化される。３ビットの信号（Ｂ1，Ｂ2，Ｂ3）は、３ビットの信号（Ａ1，Ａ2，Ａ3）に一致する。
【００７０】
このようにして、１ビットに割り当てられている伝送線路３０を用いて、３ビットの信号を送信装置１０から受信装置２０に伝送することが可能になる。
【００７１】
なお、上述した実施の形態では、３ビットの信号を伝送する場合を例にとり説明したが、本発明はこれに限定されない。１ビットに割り当てられた伝送線路を用いてＮ個のパラメータを組み合わせを表現する電気信号を伝送することにより、Ｎビットの信号を伝送することもできる。ここで、Ｎは２以上の任意の整数である。
【００７２】
また、伝送線路３０が１ビットに割り当てられている限り、伝送線路３０は任意の構成をとり得る。例えば、伝送線路３０が１本の信号線から構成されていてもよい。
【００７３】
また、上述した実施の形態では、パラメータＰ2は伝送線路３０に流出する電流の量を示すとしたが、パラメータＰ2は伝送線路３０から流入する電流の量を示すとしてもよい。
【００７４】
【発明の効果】
本発明によれば、”０”または”１”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。これにより、１ビットに割り当てられている伝送線路を用いて、複数のビットの信号を伝送することが可能になる。
【図面の簡単な説明】
【図１】本発明の信号伝送方法を実現する信号伝送システム１の構成を模式的に示す図である。
【図２】信号伝送システム１の構成をより具体的に示す図である。
【図３】（ａ）および（ｂ）は、電流方向切り換え回路１３２の構成例を示す図である。
【図４】（ａ）および（ｂ）は、コモン電流補償回路２５２の構成例を示す図である。
【符号の説明】
１ 信号伝送システム
１０ 送信装置
１０ａ 符号化部
１０ｂ 変換回路
１０ｃ 電気信号出力回路
２０ 受信装置
２０ａ 復号化部
２０ｂ 変換回路
２０ｃ 電気信号入力回路
３０ 伝送線路
３０ａ、３０ｂ 信号線
１１２、１１４、１２２、１２４ 定電流源
１１６、１２６ スイッチ
１３０ａ、１３０ｂ 信号線
１３２ 電流方向切り換え回路
２１２、２１４ 定電流源
２２２、２２４、２２６、２２８、２３０ コンパレータ
２４２、２４４、２４６、２４８ 抵抗
２５２ コモン電流補償回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal transmission method for transmitting a signal of a plurality of bits using a transmission line assigned to one bit.
[0002]
[Prior art]
Conventionally, two signal lines are used to transmit a signal having a value of “0” or “1”. On the transmission side, a voltage corresponding to the value of the signal to be transmitted is applied to each of the two signal lines. On the receiving side, the difference between the voltage applied to one of the two signal lines and the voltage applied to the other is detected. For example, when the difference is larger than a predetermined voltage value, the value of the received signal is determined to be “1”, and when the difference is smaller than the predetermined voltage value, the value of the received signal is “ It is determined to be 0 ″. Such two signal lines are usually called differential signal lines.
[0003]
As a method of transmitting a signal having a value of 3 or more (hereinafter referred to as “multi-value”) using such a differential signal line, for example, a voltage corresponding to a value of “0” and “1” A method is known in which a voltage corresponding to a value is divided into a plurality of areas and a value other than “0” and “1” is assigned to each of the plurality of areas.
[0004]
[Problems to be solved by the invention]
However, according to the method of transmitting a signal having “multi-value” by dividing the voltage corresponding to the value “0” and the voltage corresponding to the value “1” into a plurality of regions, the receiving side In this case, the margin for determining the signal value becomes small. This increases the probability that the signal value is erroneously determined on the receiving side.
[0005]
The present invention has been made in view of the above-described problems, and a plurality of bits are transmitted using a transmission line assigned to one bit without increasing the probability that a signal value is erroneously determined on the receiving side. It is an object to provide a signal transmission method for transmitting a signal.
[0006]
[Means for Solving the Problems]
The signal transmission method of the present invention is a signal transmission method for transmitting a signal of a plurality of bits using a transmission line assigned to one bit, wherein a plurality of parameters are respectively assigned to a plurality of bits, and the plurality of bits A step of setting a value representing “0” or “1” in each of the plurality of parameters according to each of the values, and transmitting an electric signal expressing a combination of the plurality of parameters having the set values Outputting to the line; receiving the electrical signal from the transmission line; extracting the plurality of parameters from the electrical signal; and detecting each value of the plurality of parameters; As a result, the above object is achieved.
[0007]
The plurality of parameters include a first parameter indicating a direction of current flowing through the transmission line, a second parameter indicating the amount of current flowing through the transmission line, an amount of current flowing out to the transmission line, and the transmission line. A third parameter indicating a balance with the amount of current flowing in may be included.
[0008]
The transmission line may be two differential signal lines.
[0009]
The transmission line may be a single signal line.
[0010]
The operation will be described below.
[0011]
According to the signal transmission method of the first aspect, an electrical signal representing a combination of a plurality of parameters each having a value representing “0” or “1” is output to the transmission line. The electrical signal is received from the transmission line. A plurality of parameters are extracted from the received electrical signal, and each value of the plurality of parameters is detected.
[0012]
Thus, on the transmitting side, a signal of a plurality of bits is encoded into an electric signal that can be transmitted using a transmission line assigned to one bit, and on the receiving side, the electric signal received through the transmission line is encoded. The signal is decoded into a multi-bit signal. This makes it possible to transmit a signal having “multilevel” using a transmission line assigned to 1 bit.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0014]
FIG. 1 schematically shows the configuration of a signal transmission system 1 that implements the signal transmission method of the present invention.
[0015]
The signal transmission system 1 includes a transmission device 10, a reception device 20, and a transmission line 30 that connects the transmission device 10 and the reception device 20. The transmission line 30 is assigned to 1 bit.
[0016]
In the example shown in FIG. 1, the transmission line 30 includes a signal line 30a and a signal line 30b. The signal line 30a and the signal line 30b are also called differential signal lines.
[0017]
The transmission device 10 receives a 3-bit signal (A 1 , A 2 , A 3 ). 8 (= 2 × 2 × 2) different values can be expressed by the 3-bit signals (A 1 , A 2 , A 3 ).
[0018]
The transmission device 10 includes an encoding unit 10a that encodes a 3-bit signal (A 1 , A 2 , A 3 ) into an electric signal that can be transmitted using the transmission line 30 assigned to 1 bit.
[0019]
Here, bit A 1 , bit A 2 , and bit A 3 are assigned to parameters having different electrical characteristics, respectively. For example, the bit A 1 is assigned to a parameter P 1 indicating the direction of current flowing through the transmission line 30 (hereinafter abbreviated as current direction), and the bit A 2 is the amount of current flowing out to the transmission line 30 (hereinafter referred to as current). assigned amount abbreviated) in the parameter P 2 indicating the bit a 3 is balanced with the amount of current flowing from the amount and the transmission line 30 of the current flowing in the transmission line 30 (hereinafter referred to as the balance of current Is assigned to the parameter P 3 indicating.
[0020]
Each of the parameters P 1 to P 3 has a value representing “0” or “1”.
[0021]
The relationship between the value of the parameter P 1 and the current direction is defined as shown in Table 1, for example.
[0022]
[Table 1]
Figure 0003736831
[0023]
That is, the current is clockwise transmission line 30 (i.e., the order of the signal lines 30a- decoder 20a- signal line 30b) when flowing in the value of the parameter P 1 is "0", the current transmission line 30 counterclockwise (i.e., the order of the signal line 30b- decoder 20a- signal line 30a) when flowing in the value of the parameter P 1 is "1".
[0024]
The relationship between the value of the parameter P 2 and the amount of current is defined as shown in Table 2, for example.
[0025]
[Table 2]
Figure 0003736831
[0026]
That is, when the amount of current flowing out to the transmission line 30 is small (for example, 5 mA), the value of the parameter P 2 is “0”, and the amount of current flowing out to the transmission line 30 is large ( For example, in the case of 5.25 mA), the value of the parameter P 2 is “1”.
[0027]
The relationship between the value of the parameter P 3 and the current balance is defined as shown in Table 3, for example.
[0028]
[Table 3]
Figure 0003736831
[0029]
That is, when the amount of current flowing out of the transmission line 30 is equal to the amount of current flowing into the transmission line 30, the value of the parameter P 3 is “0”, and the amount of current flowing out of the transmission line 30 is When the amount of current flowing into the transmission line 30 is different, the value of the parameter P 3 is “1”.
[0030]
The encoding unit 10 a sets the values of the parameters P 1 to P 3 according to the values of the bits A 1 to A 3 , and outputs an electric signal representing the combination of the parameters P 1 to P 3 to the transmission line 30. .
[0031]
For example, when (A 1 , A 2 , A 3 ) = (0, 1 , 1 ), the encoding unit 10 a uses (P 1 , P 2 , P 3 ) = (0, 1 , 1 ). Then, the values of the parameters P 1 to P 3 are set so that the electric signal representing the combination of the parameters P 1 to P 3 is output to the transmission line 30. In this case, the electrical signal output to the transmission line 30 has a clockwise current direction (P 1 = "0"), a large amount of current (P 2 = "1"), and The amount of the outflow current is different from the amount of the inflow current (P 3 = “1”).
[0032]
In this way, the encoding unit 10a encodes a 3-bit signal (A 1 , A 2 , A 3 ) into an electric signal that can be transmitted using the transmission line 30 assigned to 1 bit. The electric signal is output to the transmission line 30.
[0033]
The receiving device 20 includes a decoding unit 20a that receives an electric signal from the transmission line 30 and decodes the electric signal into a 3-bit signal (B 1 , B 2 , B 3 ). Such decoding is achieved by extracting the parameters P 1 to P 3 from the electrical signal and detecting the respective values of the parameters P 1 to P 3 .
[0034]
FIG. 2 shows the configuration of the signal transmission system 1 more specifically.
[0035]
In the transmission device 10, the encoding unit 10a includes a conversion circuit 10b that converts a 3-bit signal (A 1 , A 2 , A 3 ) into a set of control signals (S 1 , S 2 , S 3 ), and a control signal. And an electric signal output circuit 10 c that generates an electric signal according to the set (S 1 , S 2 , S 3 ) and outputs the electric signal to the transmission line 30.
[0036]
The electrical signal output circuit 10 c includes a +5 mA constant current source 112 and a +0.25 mA constant current source 114. One end of the constant current source 112 is connected to the power supply potential, and the other end is connected to the signal line 130a. One end of the constant current source 114 is connected to the power supply potential, and the other end is connected to the signal line 130a via the switch 116. The signal line 130 a is connected to the current direction switching circuit 132. The power supply potential is, for example, 3.0V.
[0037]
On / off of the switch 116 is controlled by a control signal S 1 output from the conversion circuit 10b. When the value of the control signal S 1 is “1”, the switch 116 is controlled to be on. When the value of the control signal S 1 is “0”, the switch 116 is controlled to be turned off.
[0038]
The electric signal output circuit 10c further includes a −5 mA constant current source 122 and a −0.25 mA constant current source 124. One end of the constant current source 122 is connected to the ground potential, and the other end is connected to the signal line 130b. One end of the constant current source 124 is connected to the ground potential, and the other end is connected to the signal line 130b via the switch 126. The signal line 130 b is connected to the current direction switching circuit 132. The ground potential is 0 V, for example.
[0039]
Off of the switch 126 is controlled by a control signal S 2 output from the converter circuit 10b. When the value of the control signal S 2 is “1”, the switch 126 is turned on. When the value of the control signal S 2 is “0”, the switch 126 is controlled to be off.
[0040]
The electrical signal output circuit 10 c further includes a current direction switching circuit 132. Current direction switching circuit 132, in response to the control signal S 3 output from the converter circuit 10b, to switch the direction of current flowing through the transmission line 30 (i.e., the signal line 30a and the signal line 30b).
[0041]
When the value of the control signal S 3 is “0”, the current direction switching circuit 132 electrically connects the signal line 130a and the signal line 30a, and electrically connects the signal line 130b and the signal line 30b. Connecting. Thereby, the currents flowing out from the constant current source 112 and the constant current source 114 flow clockwise (that is, in the order of the signal line 130a, the signal line 30a, the receiving device 20, the signal line 30b, and the signal line 130b).
[0042]
When the value of the control signal S 3 is “1”, the current direction switching circuit 132 electrically connects the signal line 130a and the signal line 30b, and electrically connects the signal line 130b and the signal line 30a. Connecting. Thereby, the currents flowing out from the constant current source 112 and the constant current source 114 flow counterclockwise (that is, the signal line 130a, the signal line 30b, the receiving device 20, the signal line 30a, and the signal line 130b in this order).
[0043]
Table 4 shows the logic of the conversion circuit 10b.
[0044]
[Table 4]
Figure 0003736831
[0045]
The logic shown in Table 4 can be realized by the logical expression shown in Equation 1, for example. The conversion circuit 10b can be configured by any logic circuit that satisfies the logical expression shown in Equation 1.
[0046]
[Expression 1]
Figure 0003736831
Here, A 3 bar is the negation of A 3 .
[0047]
Arrow A r shown in FIG. 2, showing the flow of electric signal obtained by encoding the 3-bit signal (A 1, A 2, A 3) = (0,1,1).
[0048]
According to Table 4, a 3-bit signal (A 1 , A 2 , A 3 ) = (0, 1 , 1 ) is converted into a set of control signals (S 1 , S 2 , S 3 ) = ( 1, 0, 0). The switch 116 is turned on by the control signal S 1 . Switch 126 is controlled to be off by a control signal S 2. The current direction switching circuit 132 is controlled by the control signal S 3 so that the current flows through the transmission line 30 clockwise. Thereby, the current (+5.25 mA) from the constant current source 112 and the constant current source 114 flows from the transmission device 10 toward the reception device 20 through the signal line 30a. In addition, a current (−5 mA) flows from the receiving device 20 toward the transmitting device 10 through the signal line 30 b and is sucked into the constant current source 122. The difference (+0.25 mA) between the current (+5.25 mA) flowing through the signal line 30 a and the current (−5 mA) flowing through the signal line 30 b is compensated by the common current compensation circuit 252 of the receiving device 20.
[0049]
Thus, by encoding the 3-bit signal (A 1 , A 2 , A 3 ) = (0, 1 , 1 ), the direction of the current flowing through the transmission line 30 is clockwise (P 1 = “0”), the amount of current flowing out to the transmission line 30 is large (5.25 mA) (P 2 = “1”), and the amount of current flowing out to the transmission line 30 (5.25 mA) And an electric signal (P 3 = "1") having a different amount of current (5 mA) flowing from the transmission line 30 is output to the transmission line 30. This electric signal is an electric signal expressing a combination of parameters P 1 to P 3 having a value of (P 1 , P 2 , P 3 ) = (0, 1 , 1 ).
[0050]
3A and 3B show a configuration example of the current direction switching circuit 132. FIG. The current direction switching circuit 132 includes transistors 132a to 132d.
[0051]
In FIG. 3A, arrows A r1 and A r2 indicate current paths when the value of the control signal S 3 is “0”. When the value of the control signal S 3 is "0", the transistor 132a and the transistor 132d is turned on. Thereby, the signal line 130a and the signal line 30a are electrically connected, and the signal line 130b and the signal line 30b are electrically connected.
[0052]
In FIG. 3B, arrows A r3 and A r4 indicate current paths when the value of the control signal S 3 is “1”. When the value of the control signal S 3 is "1", the transistor 132b and the transistor 132c is turned on. Thereby, the signal line 130a and the signal line 30b are electrically connected, and the signal line 130b and the signal line 30a are electrically connected.
[0053]
Referring to FIG. 2, in receiving apparatus 20, decoding unit 20 a receives an electric signal from transmission line 30 and generates output voltages V C1 to V C5 according to the electric signal; And a conversion circuit 20b for converting a set of output voltages (V C1 , V C2 , V C3 , V C4 , V C5 ) into a 3-bit signal (B 1 , B 2 , B 3 ).
[0054]
The electric signal input circuit 20c includes a + 5.125mA constant current source 212, a -5.125mA constant current source 214, comparators 222, 224, 226, 228, 230, resistors 242, 244, 246, 248, Common current compensation circuit 252.
[0055]
One end of the constant current source 212 is connected to the power supply potential, and the other end is connected to the common current compensation circuit 252 via the resistor 246. One end of the constant current source 214 is connected to the ground potential, and the other end is connected to the common current compensation circuit 252 via the resistor 248. The power supply potential is 3V, for example, and the ground potential is 0V, for example.
[0056]
One end of the resistor 242 is connected to the signal line 30 a, and the other end is connected to the resistor 244 and the common current compensation circuit 252. One end of the resistor 244 is connected to the signal line 30 b, and the other end is connected to the resistor 242 and the common current compensation circuit 252. The resistors 242 and 244 have a resistance value of 50 ohms, for example.
[0057]
Each of the comparators 222, 224, 226, 228, 230 has a + input terminal and a-input terminal. When the voltage input to the + input terminal is lower than the voltage input to the − input terminal, the comparator outputs a signal having a value “0”, and the voltage input to the + input terminal is input to the − input terminal. If it is higher than the applied voltage, the comparator outputs a signal having the value “1”.
[0058]
The comparator 230 is used to detect the value of the parameter P 1 (current direction). An output voltage V C5 is output from the comparator 230.
[0059]
The comparator 222 and the comparator 224 detect the value of the parameter P 2 (amount of current) and the value of the parameter P 3 (current balance) when the direction of the current flowing through the transmission line 30 is clockwise. Used for. An output voltage V C1 is output from the comparator 222. An output voltage V C2 is output from the comparator 224.
[0060]
The comparator 226 and the comparator 228 detect the value of the parameter P 2 (amount of current) and the value of the parameter P 3 (current balance) when the direction of the current flowing through the transmission line 30 is counterclockwise. Used for. An output voltage V C3 is output from the comparator 226. An output voltage V C4 is output from the comparator 228.
[0061]
The common current compensation circuit 252 compensates for the difference between the current flowing through the signal line 30a and the current flowing through the signal line 30b.
[0062]
For example, when a current of +5.25 mA flows through the signal line 30 a from the transmission device 10 to the reception device 20, and a current of −5 mA flows through the signal line 30 b from the reception device 20 to the transmission device 10, the common current The compensation circuit 252 sinks a current of +0.25 mA. For example, when a current of +5 mA flows through the signal line 30 a from the transmission device 10 to the reception device 20, and a current of −5.25 mA flows through the signal line 30 b from the reception device 20 to the transmission device 10, The common current compensation circuit 252 discharges a current of −0.25 mA.
[0063]
4A and 4B show a configuration example of the common current compensation circuit 252. FIG. 4A shows a state in which a current of +0.25 mA is sucked into the common current compensation circuit 252, and FIG. 4B shows a state in which a current of −0.25 mA is discharged from the common current compensation circuit 252. .
[0064]
Table 5 shows the logic of the conversion circuit 20b.
[0065]
[Table 5]
Figure 0003736831
[0066]
The logic shown in Table 5 can be realized by the logical expression shown in Equation 2, for example. The conversion circuit 20b can be configured by any logic circuit that satisfies the logical expression shown in Equation 2.
[0067]
[Expression 2]
Figure 0003736831
Here, V C2 bar is negation of V C2 , and V C4 bar is negation of V C4 .
[0068]
As described above, the decoding unit 20a receives the electrical signal from the transmission line 30 and decodes the electrical signal, thereby generating a 3-bit signal (B 1 , B 2 , B 3 ).
[0069]
For example, an electrical signal representing a combination of parameters P 1 to P 3 having a value of (P 1 , P 2 , P 3 ) = (0, 1 , 1 ) is a 3-bit signal (B 1 , B 2 , B 3 ) = (0, 1, 1). The 3-bit signals (B 1 , B 2 , B 3 ) match the 3-bit signals (A 1 , A 2 , A 3 ).
[0070]
In this way, it is possible to transmit a 3-bit signal from the transmission device 10 to the reception device 20 using the transmission line 30 assigned to 1 bit.
[0071]
In the above-described embodiment, the case of transmitting a 3-bit signal has been described as an example, but the present invention is not limited to this. An N-bit signal can also be transmitted by transmitting an electrical signal representing a combination of N parameters using a transmission line assigned to 1 bit. Here, N is an arbitrary integer of 2 or more.
[0072]
Moreover, as long as the transmission line 30 is assigned to 1 bit, the transmission line 30 can take an arbitrary configuration. For example, the transmission line 30 may be composed of one signal line.
[0073]
In the above-described embodiment, the parameter P 2 indicates the amount of current flowing out of the transmission line 30, but the parameter P 2 may indicate the amount of current flowing in from the transmission line 30.
[0074]
【The invention's effect】
According to the present invention, an electrical signal representing a combination of a plurality of parameters each having a value representing “0” or “1” is output to the transmission line. The electrical signal is received from the transmission line. A plurality of parameters are extracted from the received electrical signal, and each value of the plurality of parameters is detected. This makes it possible to transmit a signal of a plurality of bits using the transmission line assigned to one bit.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a configuration of a signal transmission system 1 for realizing a signal transmission method of the present invention.
FIG. 2 is a diagram showing the configuration of the signal transmission system 1 more specifically.
3A and 3B are diagrams illustrating a configuration example of a current direction switching circuit 132. FIG.
4A and 4B are diagrams illustrating a configuration example of a common current compensation circuit 252. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Signal transmission system 10 Transmission apparatus 10a Encoding part 10b Conversion circuit 10c Electric signal output circuit 20 Reception apparatus 20a Decoding part 20b Conversion circuit 20c Electric signal input circuit 30 Transmission line 30a, 30b Signal line 112, 114, 122, 124 Constant Current source 116, 126 Switch 130a, 130b Signal line 132 Current direction switching circuit 212, 214 Constant current source 222, 224, 226, 228, 230 Comparator 242, 244, 246, 248 Resistor 252 Common current compensation circuit

Claims (4)

１ビットに割り当てられている伝送線路を用いて２ビットの信号を伝送する信号伝送方法であって、
前記２ビットの信号のそれぞれに、前記伝送線路を流れる電流の方向を示す”０”または”１”の値が設定される第１パラメータと、前記伝送線路を流れる電流量の大小を示す”０”または”１”の値が設定される第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す”０”または”１”の値が設定される第３パラメータとから選択される２つのパラメータをそれぞれ割り当てるステップと、
前記２ビットの信号のそれぞれに割り当てられた前記各パラメータに、前記２ビットの信号のそれぞれに対応させて”０”または”１”の値をそれぞれ設定するステップと、
前記各パラメータに設定された”０”または”１”の値にてそれぞれ示される特性に制御された電流を前記伝送線路に出力するステップと、
前記伝送線路を伝送された前記電流を受信すると、該電流に基づいて、前記各パラメータに対応する前記電流の特性をそれぞれ抽出するステップと、
抽出された前記電流の特性に基づいて、前記各パラメータにそれぞれ設定された”０”または”１”の値を検出して前記２ビットの信号を生成するステップと
を包含する信号伝送方法。A signal transmission method for transmitting a 2- bit signal using a transmission line assigned to 1 bit,
A first parameter in which a value of “0” or “1” indicating the direction of current flowing through the transmission line is set in each of the 2- bit signals, and “0” indicating the magnitude of the amount of current flowing through the transmission line A value of “0” or “1” indicating the balance between the second parameter for which the value of “or” is set and the amount of current flowing out of the transmission line and the amount of current flowing in from the transmission line is Assigning two parameters each selected from the third parameter to be set ;
Setting each of the parameters assigned to each of the 2-bit signals to a value of “0” or “1” corresponding to each of the 2-bit signals ;
Outputting to the transmission line a current controlled to a characteristic indicated by a value of “0” or “1” set in each parameter ;
Receiving the current transmitted through the transmission line, and extracting each of the current characteristics corresponding to the parameters based on the current ; and
And detecting a value of “0” or “1” set in each parameter based on the extracted characteristic of the current to generate the 2-bit signal . １ビットに割り当てられている伝送線路を用いて３ビットの信号を伝送する信号伝送方法であって、
前記３ビットの信号のそれぞれに、前記伝送線路を流れる電流の方向を示す”０”または”１”の値が設定される第１パラメータと、前記伝送線路を流れる電流量の大小を示す”０”または”１”の値が設定される第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す”０”または”１”の値が設定される第３パラメータとをそれぞれ割り当てるステップと、
前記３ビットの信号のそれぞれに割り当てられた前記第１、第２、第３の各パラメータに、前記３ビットの信号のそれぞれに対応させて”０”または”１”の値をそれぞれ設定するステップと、
前記第１、第２、第３の各パラメータに設定された”０”または”１”の値にてそれぞれ示される前記電流の方向、前記電流量および前記バランスになった電流を前記伝送線路に出力するステップと、
前記伝送線路を伝送された前記電流を受信すると、該電流に基づいて、前記電流の方向、前記電流の量および前記バランスをそれぞれ抽出するステップと、
抽出された前記電流の方向、前記電流の量および前記バランスに基づいて、前記第１、第２、第３の各パラメータにそれぞれ設定された”０”または”１”の値を検出して前記３ビットの信号を生成するステップと
を包含する信号伝送方法。A signal transmission method for transmitting a 3- bit signal using a transmission line assigned to 1 bit,
A first parameter in which a value of “0” or “1” indicating the direction of current flowing through the transmission line is set for each of the 3- bit signals, and “0” indicating the magnitude of the amount of current flowing through the transmission line A value of “0” or “1” indicating the balance between the second parameter for which the value of “or” is set and the amount of current flowing out of the transmission line and the amount of current flowing in from the transmission line is a step of applying the third parameter and each split is set,
The 3 first allocated to each bit of the signal, the second step of the third parameters of the respectively set values of the 3 in correspondence with each bit of the signal "0" or "1" When,
It said first, second, third direction of the current respectively represented by the values of the path set in the parameter "0" or "1", the current amount and the current became the balance the transmission line A step to output to
Receiving the current transmitted through the transmission line , extracting the current direction, the amount of current, and the balance based on the current ; and
Based on the extracted direction of the current, the amount of the current, and the balance, a value of “0” or “1” set in each of the first, second, and third parameters is detected, and the Generating a 3-bit signal . 前記伝送線路は、２本の差動信号線である、請求項１または２に記載の信号伝送方法。It said transmission line is a two differential signal lines, the signal transmission method according to claim 1 or 2. 前記伝送線路は、単一の信号線である、請求項１または２に記載の信号伝送方法。It said transmission line is a single signal line, the signal transmission method according to claim 1 or 2.
JP08256499A 1999-03-25 1999-03-25 Signal transmission method Expired - Fee Related JP3736831B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08256499A JP3736831B2 (en) 1999-03-25 1999-03-25 Signal transmission method
US09/533,982 US6246724B1 (en) 1999-03-25 2000-03-23 Signal transfer method
EP00106421A EP1041782B1 (en) 1999-03-25 2000-03-24 Encoding of data for transmission over differential lines
KR10-2000-0015059A KR100385253B1 (en) 1999-03-25 2000-03-24 Signal transfer method
DE60022937T DE60022937T2 (en) 1999-03-25 2000-03-24 Data coding for transmission on differential lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08256499A JP3736831B2 (en) 1999-03-25 1999-03-25 Signal transmission method

Publications (2)

Publication Number Publication Date
JP2000278329A JP2000278329A (en) 2000-10-06
JP3736831B2 true JP3736831B2 (en) 2006-01-18

Family

ID=13777996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08256499A Expired - Fee Related JP3736831B2 (en) 1999-03-25 1999-03-25 Signal transmission method

Country Status (5)

Country Link
US (1) US6246724B1 (en)
EP (1) EP1041782B1 (en)
JP (1) JP3736831B2 (en)
KR (1) KR100385253B1 (en)
DE (1) DE60022937T2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0028134D0 (en) 2000-11-17 2001-01-03 Texas Instruments Ltd Improvements in or relating to systems for data transmission
US7154307B2 (en) * 2003-11-24 2006-12-26 Fairchild Semiconductor Corporation Current transfer logic
JP2007074444A (en) * 2005-09-07 2007-03-22 Sharp Corp Information processing apparatus and information processing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121050A (en) * 1977-02-02 1978-10-17 The United States Of America As Represented By The Secretary Of The Air Force Differential tri-phase shift keyed modulation
US4542517A (en) * 1981-09-23 1985-09-17 Honeywell Information Systems Inc. Digital serial interface with encode logic for transmission
US4500988A (en) * 1982-03-08 1985-02-19 Sperry Corporation VLSI Wired-OR driver/receiver circuit
US4556864A (en) * 1982-08-26 1985-12-03 Roy Joseph J Apparatus and method for communicating digital information on AC power lines
DE3632840A1 (en) * 1986-09-26 1988-04-07 Endress Hauser Gmbh Co METHOD AND ARRANGEMENT FOR TRANSMITTING BINARY CODED INFORMATION IN A MEASURING ARRANGEMENT
DE3809300A1 (en) * 1988-03-19 1989-09-28 Bosch Gmbh Robert Device for mutually transmitting direct current signals and audio-frequency signals
US5436887A (en) * 1993-01-29 1995-07-25 Storage Technology Corporation Digital full-duplex transceiver
US5384769A (en) * 1993-03-19 1995-01-24 Apple Computer, Inc. Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme
JP3303469B2 (en) 1993-06-08 2002-07-22 古河電気工業株式会社 Multiplex transmission system
US5714904A (en) 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
US5905769A (en) 1996-05-07 1999-05-18 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission

Also Published As

Publication number Publication date
DE60022937T2 (en) 2006-06-29
EP1041782A2 (en) 2000-10-04
KR100385253B1 (en) 2003-05-27
US6246724B1 (en) 2001-06-12
EP1041782B1 (en) 2005-10-05
DE60022937D1 (en) 2005-11-10
KR20000071482A (en) 2000-11-25
JP2000278329A (en) 2000-10-06
EP1041782A3 (en) 2003-08-13

Similar Documents

Publication Publication Date Title
JP5897038B2 (en) Voltage mode driver with pre-emphasis
EP3167579B1 (en) Data link power reduction technique using bipolar pulse amplitude modulation
US7456778B2 (en) Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals
US7072415B2 (en) Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
EP3041181B1 (en) Driver circuit for signal transmission and control method of driver circuit
WO2017221508A1 (en) Ringing suppression circuit
US9483435B2 (en) USB transceiver
US20050053171A1 (en) Systems for data transmission
KR102240295B1 (en) Mismatched differential circuit
US7027522B2 (en) Systems for data transmission
JP3736831B2 (en) Signal transmission method
EP1990917A1 (en) Analog-to-digital converter
US20050047511A1 (en) Data receiver and data transmission system
JP2005210695A (en) Data transmission method and data transmission circuit
JP3288259B2 (en) Tri-level signal input circuit
JP2001077870A (en) Multi-value signal transmission system
KR20020064666A (en) Driver circuit and data communication device
JP5085382B2 (en) Transmission device and duplex transmission system
US7952384B2 (en) Data transmitter and related semiconductor device
JP2001168927A (en) Semiconductor integrated circuit device
JPH06125262A (en) Interface circuit
JP2009055288A (en) Signal transmission circuit and signal transmission method
SE521549C2 (en) Transmitter / receiver for bidirectional communication
TW565995B (en) Transmitter for outputting differential signals of different voltage levels
JP3758854B2 (en) Signal input / output circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees