KR20220147062A - 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법 - Google Patents

수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20220147062A
KR20220147062A KR1020227010219A KR20227010219A KR20220147062A KR 20220147062 A KR20220147062 A KR 20220147062A KR 1020227010219 A KR1020227010219 A KR 1020227010219A KR 20227010219 A KR20227010219 A KR 20227010219A KR 20220147062 A KR20220147062 A KR 20220147062A
Authority
KR
South Korea
Prior art keywords
resin film
protective film
film
semiconductor chip
thermosetting
Prior art date
Application number
KR1020227010219A
Other languages
English (en)
Inventor
케이스케 시노미야
토모타카 모리시타
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20220147062A publication Critical patent/KR20220147062A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2363/00—Characterised by the use of epoxy resins; Derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2429/00—Characterised by the use of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an alcohol, ether, aldehydo, ketonic, acetal, or ketal radical; Hydrolysed polymers of esters of unsaturated alcohols with saturated carboxylic acids; Derivatives of such polymer
    • C08J2429/14—Homopolymers or copolymers of acetals or ketals obtained by polymerisation of unsaturated acetals or ketals or by after-treatment of polymers of unsaturated alcohols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2463/00—Characterised by the use of epoxy resins; Derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Laminated Bodies (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Mechanical Engineering (AREA)

Abstract

열경화성 수지 필름으로서, 열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하인, 수지 필름.

Description

수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
본 발명은 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법에 관한 것이다.
본원은 2020년 2월 27일에 일본에 출원된 일본 특허출원 2020-031717호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래, MPU나 게이트 어레이 등에 사용하는 다핀 LSI 패키지를 프린트 배선 기판에 실장하는 경우에는, 반도체 칩으로서, 그 접속 패드부에 공정 땜납, 고온 땜납, 금 등으로 이루어지는 돌출 형상 전극(이하, 본 명세서에 있어서는 「범프」로 칭한다)이 형성된 것을 사용하여, 이른바 페이스 다운 방식에 의해, 이들 범프를 칩 탑재용 기판 상의 상대응하는 단자부에 대면, 접촉시켜, 용융/확산 접합하는 플립 칩 실장 방법이 채용되어 왔다.
이 실장 방법에서 사용하는 반도체 칩은, 예를 들면, 회로면에 범프가 형성된 반도체 웨이퍼의, 회로면(다시 말하면, 범프 형성면)과는 반대측 면을 연삭하거나, 다이싱하여 개편화함으로써 얻어진다. 이러한 반도체 칩을 얻는 과정에 있어서는, 통상, 반도체 웨이퍼의 범프 형성면 및 범프를 보호할 목적으로, 경화성 수지 필름을 범프 형성면에 첩부하고, 이 필름을 경화시킴으로써, 범프 형성면에 보호막을 형성한다.
한편, 반도체 장치에는, 보다 높은 기능을 갖는 것이 기대되어, 반도체 칩의 사이즈가 확대되는 경향이 있다. 그러나, 사이즈가 확대된 반도체 칩은 기판에 실장된 상태에서의 휨의 발생에 의해, 범프가 변형되기 쉽고, 특히 반도체 칩의 단부나 그 근방에 위치하는 범프에 크랙이 발생하기 쉽다. 범프 형성면에 형성된 보호막에는, 이러한 범프의 파손을 억제하는 것도 기대된다.
반도체 웨이퍼의 범프 형성면에 있어서의 보호막의 형성 방법에 대해, 도 8a∼도 8d를 참조하면서 설명한다.
보호막의 형성에는, 도 8a에 나타내는 바와 같은 보호막 형성용 시트(8)를 사용한다. 보호막 형성용 시트(8)는 기재(81) 상에 점착제층(83) 및 경화성 수지 필름(82)이 이 순서로 적층되어 구성되어 있다.
우선, 보호막 형성용 시트(8)를 그 경화성 수지 필름(82)이 반도체 웨이퍼(9)의 범프 형성면(9a)에 대향하도록 배치한다.
이어서, 보호막 형성용 시트(8)를 반도체 웨이퍼(9)에 압착시켜, 도 8b에 나타내는 바와 같이, 반도체 웨이퍼(9)의 범프 형성면(9a)에 보호막 형성용 시트(8)의 경화성 수지 필름(82)을 첩합한다. 이 때의 경화성 수지 필름(82)의 첩합은, 경화성 수지 필름(82)을 가열하면서 행한다. 이에 의해, 반도체 웨이퍼(9)의 범프 형성면(9a)과, 범프(91)의 표면(91a)에는, 경화성 수지 필름(82)이 밀착되나, 범프(91)가 경화성 수지 필름(82)을 관통하면, 범프(91)의 표면(91a)의 일부에는, 점착제층(83)도 밀착된다.
이러한 경화성 수지 필름(82)의 첩합 후, 추가로 필요에 따라, 반도체 웨이퍼(9)의 범프 형성면(9a)과는 반대측 면(이면)(9b)을 연삭한 후, 반도체 웨이퍼(9)의 이면(9b)에 별도, 이 이면(9b)을 보호하기 위한 보호막 형성용 시트를 첩부한다(도시 생략).
이어서, 도 8c에 나타내는 바와 같이, 경화성 수지 필름(82)으로부터 기재(81) 및 점착제층(83)을 제거한다.
이어서, 경화성 수지 필름(82)을 경화시켜, 도 8d에 나타내는 바와 같이, 보호막(82')을 형성한다.
이와 같이, 반도체 웨이퍼의 범프 형성면에 보호막을 형성 가능하다고 여겨지고 있는 보호막 형성용 시트로는, 경화성 수지 필름이 열경화성이며, 특정 범위의 용융 점도를 갖고, 또한, 점착제층이 특정의 온도 범위에서 특정 범위의 전단 탄성률을 갖는 것이 개시되어 있다(특허문헌 1 참조).
일본 공개특허공보 2015-092594호
한편, 반도체 웨이퍼를 반도체 칩으로 분할하는 방법으로는, 각종 방법이 알려져 있다. 그 일 예로는, 반도체 웨이퍼로서, 그 범프 형성면에 추가로, 그 분할 개소가 되는 홈이 형성되어 있는 것을 사용하여, 앞의 설명과 같이, 반도체 웨이퍼의 범프 형성면과는 반대측 면(이면)을 연삭하여, 연삭면(이면)을 상기 홈에 도달시킴으로써, 반도체 웨이퍼를 반도체 칩으로 분할하는 방법이 알려져 있다. 이 방법을 채용하는 경우에는, 반도체 웨이퍼의 분할에 앞서, 반도체 웨이퍼의 범프 형성면에 보호막 형성용 시트 중의 경화성 수지 필름을 첩합했을 때, 상기 홈에 경화성 수지 필름을 충분히 충전할 수 있으면, 반도체 웨이퍼를 분할하고, 경화성 수지 필름을 경화시킴으로써, 반도체 칩의 범프 형성면뿐만 아니라, 그 측면도 보호막으로 피복할 수 있다. 이와 같이, 범프 형성면뿐만 아니라, 그 측면에도 보호막을 구비한 반도체 칩을 도 9에 나타낸다. 도 9는 상술한 보호막 형성용 시트(8)를 사용한 경우, 정상적으로 얻어진다고 가정했을 경우의, 범프 형성면과 측면에 보호막을 구비한 반도체 칩(보호막이 형성된 반도체 칩)의 일 예를 모식적으로 나타내는 단면도이다.
여기에 나타내는 보호막이 형성된 반도체 칩(909)은, 반도체 칩(9')과, 반도체 칩(9')의 측면(9c') 및 범프 형성면(9a')에 형성된 제1 보호막(820')을 구비하고 있다. 반도체 칩(9')은 각각, 그 측면(9c') 및 범프 형성면(9a')에 있어서, 절단 후의 제1 보호막(820')으로 보호되어 있어, 반도체 칩(9')이 얻게 되는 보호 효과는 현저히 높다.
경화성 수지 필름은 열경화성 수지 필름이 사용되는 경우가 있다. 충전된 수지 필름을 열경화시키는 경우, 수지 필름이 충전된 홈의 형상이 미세하여, 수지 필름에 대한 열의 전달 방식이 균등하지 않은 경우 등, 열경화성 수지 필름의 부분적인 경화 불량이 발생하는 경우가 있다. 경화 불량이 발생하면, 칩의 보호 효과가 상정되는 값보다 저하될 우려가 있다. 또한, 반도체 칩 간의 간극을 따라, 경화 불량이 발생한 보호막이 절단될 때, 절단시 발생하는 가공 부스러기가 반도체 칩 또는 웨이퍼에 부착되는 것이나, 보호막의 절단면끼리가 재접착될 가능성이 있다.
이에 대해, 특허문헌 1에 개시되어 있는 보호막 형성용 시트(보호막 형성용 필름)는, 이러한 문제점을 해결할 수 있을지 확실하지 않다.
여기까지는, 반도체 웨이퍼의 범프 형성면에 경화성 수지 필름을 첩부하는 경우를 예로 들어 설명했으나, 이에 한정되지 않고, 수지 필름에는, 반도체 웨이퍼의 범프 형성면 이외의 요철면에 첩부되는 경우가 있다. 이에 대해, 이러한 요철면에 대한 첩부 전반에서, 수지 필름의 경화 불량이 발생할 가능성이 있다.
본 발명은 요철면에 대한 첩부에 적용 가능하고, 보호막을 형성 가능한 수지 필름으로서, 수지 필름이 요철면 상의 홈에 충전되고, 열경화를 위한 열처리가 실시된 후 절단되었을 경우, 절단시 발생할 수 있는 가공 부스러기가 반도체 칩 또는 웨이퍼에 부착되기 어려운 수지 필름과, 상기 수지 필름의 요철면에 대한 첩부시 사용하는, 상기 수지 필름을 구비한 복합 시트를 제공하는 것을 목적으로 한다.
본 발명은 이하의 양태를 갖는다.
[1] 열경화성 수지 필름으로서,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하인, 수지 필름.
[2] 상기 수지 필름이 열경화성 성분(B)을 함유하고,
상기 수지 필름의 총 질량에 대한 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％인, 상기 [1]에 기재된 수지 필름.
[3] 상기 수지 필름으로, 직경 25㎜, 두께 1㎜인 것을 제2 시험편으로서 사용하여, 온도 90℃, 주파수 1Hz의 조건에서, 상기 제2 시험편에 변형을 발생시키고, 상기 제2 시험편의 저장 탄성률을 측정하여, 상기 제2 시험편의 변형이 1％일 때의, 상기 제2 시험편의 저장 탄성률을 Gc1로 하고, 상기 제2 시험편의 변형이 300％일 때의, 상기 제2 시험편의 저장 탄성률을 Gc300으로 했을 때, 하기 식:
X＝Gc1／Gc300
에 의해 산출되는 X값이 19 이상 10000 미만인, 상기 [1] 또는 [2]에 기재된 수지 필름.
[4] 상기 수지 필름이 요철면에 대한 첩부용인, 상기 [1]∼[3] 중 어느 하나에 기재된 수지 필름.
[5] 상기 수지 필름이 반도체 칩의 요철면 및 측면의 보호용인, 상기 [1]∼[4] 중 어느 하나에 기재된 수지 필름.
[6] 지지 시트와, 상기 지지 시트의 한쪽 면 상에 형성된 수지 필름을 구비하고,
상기 수지 필름이 상기 [1]∼[5] 중 어느 하나에 기재된 수지 필름인, 복합 시트.
[7] 상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 점착제층을 구비하고 있고, 상기 점착제층이 상기 기재와 상기 수지 필름 사이에 배치되어 있는, 상기 [6]에 기재된 복합 시트.
[8] 상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 완충층을 구비하고 있고, 상기 완충층이 상기 기재와 상기 수지 필름 사이에 배치되어 있는, 상기 [6] 또는 [7]에 기재된 복합 시트.
[9] 반도체 웨이퍼를 사용한, 제1 보호막이 형성된 반도체 칩의 제조 방법으로서,
상기 제1 보호막이 형성된 반도체 칩은, 반도체 칩과, 상기 반도체 칩의 측면 및 범프를 갖는 면에 형성된 제1 보호막을 구비하고 있고,
상기 반도체 웨이퍼는, 그 한쪽 면에 범프와, 상기 반도체 웨이퍼의 분할 개소가 되는 홈을 가지며,
상기 제조 방법은, 상기 [6]∼[8] 중 어느 하나에 기재된 복합 시트 중의 상기 수지 필름을 상기 반도체 웨이퍼의 상기 한쪽 면에 첩부함으로써, 상기 한쪽 면에 상기 수지 필름을 구비하고, 또한, 상기 홈이 상기 수지 필름으로 충전된, 수지 필름이 형성된 반도체 웨이퍼를 제작하는 첩부 공정을 가지며,
상기 제조 방법은, 추가로,
상기 첩부 공정 후, 상기 수지 필름을 열경화시켜, 상기 제1 보호막을 형성함으로써, 상기 반도체 웨이퍼와, 상기 반도체 웨이퍼의 상기 한쪽 면에 형성되고, 또한 상기 홈에 충전된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 웨이퍼를 제작하는 경화 공정(1)과, 상기 경화 공정(1) 후, 상기 반도체 웨이퍼를 분할함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩군을 제작하는 분할 공정(1)과, 상기 분할 공정(1) 후, 상기 제1 보호막이 형성된 반도체 칩군 중의 상기 반도체 칩 간의 간극을 따라, 상기 제1 보호막을 절단함으로써, 상기 제1 보호막이 형성된 반도체 칩을 제작하는 절단 공정(1)을 갖거나,
상기 첩부 공정 후이면서 상기 경화 공정(1) 후, 상기 제1 보호막이 형성된 반도체 웨이퍼 중의 상기 홈을 따라, 상기 제1 보호막을 절입함으로써, 절입된 제1 보호막이 형성된 반도체 웨이퍼를 제작하는 절단 공정(2)과, 상기 절단 공정(2) 후, 상기 반도체 웨이퍼를 분할함으로써, 상기 제1 보호막이 형성된 반도체 칩을 제작하는 분할 공정(2)을 갖거나, 또는,
상기 첩부 공정 후, 상기 반도체 웨이퍼를 분할함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 수지 필름을 구비한 수지 필름이 형성된 반도체 칩군을 제작하는 분할 공정(3)과, 상기 분할 공정(3) 후, 상기 수지 필름을 열경화시켜, 상기 제1 보호막을 형성함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩군을 제작하는 경화 공정(3)과, 상기 경화 공정(3) 후, 상기 제1 보호막이 형성된 반도체 칩군 중의 상기 반도체 칩 간의 간극을 따라, 상기 제1 보호막을 절단함으로써, 상기 제1 보호막이 형성된 반도체 칩을 얻는 절단 공정(3)을 갖는, 제1 보호막이 형성된 반도체 칩의 제조 방법.
본 발명에 의하면, 요철면에 대한 첩부에 적용 가능하고, 보호막을 형성 가능한 수지 필름으로서, 수지 필름이 요철면 상의 홈에 충전되고, 열경화를 위한 열처리가 실시된 후 절단되었을 경우, 절단시 발생할 수 있는 가공 부스러기가 반도체 칩 또는 웨이퍼에 부착되기 어려운 수지 필름과, 상기 수지 필름의 요철면에 대한 첩부시 사용하는, 상기 수지 필름을 구비한 복합 시트가 제공된다.
도 1은 본 발명의 일 실시형태에 따른 수지 필름의 일 예를 모식적으로 나타내는 단면도이다.
도 2는 수지 필름의 평면 형상이 원형인 경우의, 수지 필름의 확장량을 모식적으로 설명하기 위한 평면도이다.
도 3은 본 발명의 일 실시형태에 따른 복합 시트의 일 예를 모식적으로 나타내는 단면도이다.
도 4a는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 단면도이다.
도 4b는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 단면도이다.
도 4c는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 단면도이다.
도 4d는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 단면도이다.
도 4e는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 예를 모식적으로 나타내는 단면도이다.
도 5a는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 다른 예를 모식적으로 나타내는 단면도이다.
도 5b는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 다른 예를 모식적으로 나타내는 단면도이다.
도 5c는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 다른 예를 모식적으로 나타내는 단면도이다.
도 5d는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 다른 예를 모식적으로 나타내는 단면도이다.
도 5e는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 다른 예를 모식적으로 나타내는 단면도이다.
도 6a는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 또 다른 예를 모식적으로 나타내는 단면도이다.
도 6b는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 또 다른 예를 모식적으로 나타내는 단면도이다.
도 6c는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 또 다른 예를 모식적으로 나타내는 단면도이다.
도 6d는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 또 다른 예를 모식적으로 나타내는 단면도이다.
도 6e는 도 3에 나타내는 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 또 다른 예를 모식적으로 나타내는 단면도이다.
도 7은 실시예 1에 있어서, 열경화성 수지 필름의 확장량의 측정시 제작한 열경화성 수지 필름을 포함하는 적층물을 모식적으로 나타내는 평면도이다.
도 8a는 반도체 웨이퍼의 범프 형성면에 있어서의 보호막의 형성 방법을 모식적으로 설명하기 위한 단면도이다.
도 8b는 반도체 웨이퍼의 범프 형성면에 있어서의 보호막의 형성 방법을 모식적으로 설명하기 위한 단면도이다.
도 8c는 반도체 웨이퍼의 범프 형성면에 있어서의 보호막의 형성 방법을 모식적으로 설명하기 위한 단면도이다.
도 8d는 반도체 웨이퍼의 범프 형성면에 있어서의 보호막의 형성 방법을 모식적으로 설명하기 위한 단면도이다.
도 9는 범프 형성면과 측면에 보호막을 구비한 반도체 칩의 일 예를 모식적으로 나타내는 단면도이다.
◇수지 필름 및 그 제조 방법
본 발명의 일 실시형태에 따른 수지 필름은, 열경화성 수지 필름으로서, 열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열 피크의 발열량이 100J/g 이하이다.
본 실시형태의 수지 필름은 요철면에 대한 첩부용으로서 바람직하다. 또한, 본 실시형태의 수지 필름은 열경화성을 갖고, 열경화에 의해 보호막을 형성할 수 있다. 본 실시형태의 수지 필름은 반도체 칩의 요철면 및 측면의 보호용으로서 바람직하다. 이하, 본 명세서에 있어서, 특별히 언급이 없는 경우에는, 수지 필름이란, 열경화성 수지 필름을 의미하며, 수지 필름의 「경화」란 「열경화」를 의미한다.
본 실시형태의 수지 필름을 가열하면서 요철면에 첩부했을 때에는, 연화된 수지 필름이 상기 볼록부를 덮도록 하여 볼록부 사이에 퍼져, 요철면과 밀착함과 함께, 볼록부의 표면, 특히 요철면 근방 부위의 표면을 덮어, 볼록부의 기부를 매입한다. 이 때, 바람직하게는, 요철면의 볼록부가 상기 수지 필름을 관통하여, 상기 볼록부의 상부가 상기 수지 필름으로부터 돌출된다. 또한, 요철면이 미세한 홈을 갖는 경우, 상기 수지 필름에 의해 이러한 홈을 충전할 수 있어, 충전 후 열경화를 위한 열처리가 실시되었을 경우의, 수지 필름의 경화 불량을 억제할 수 있다. 이와 같이, 수지 필름의 경화 불량을 억제할 수 있는 이유는, 상기 수지 필름의 상기 제1 시험편의 상기 발열량이 100J/g 이하이기 때문이다.
본 실시형태의 수지 필름을 요철면에 첩부할 때의, 수지 필름의 가열 온도, 첩부 압력은, 그 밖의 첩부 조건과, 요철면 상의 홈의 폭 및 깊이에 따라, 적절히 조절할 수 있으나, 예를 들면, 후술하는 반도체 웨이퍼의 범프 형성면에 대한 첩부시와 동일하게 할 수 있다.
수지 필름 또는 보호막에 의한, 요철면 상의 홈의 충전의 정도(본 명세서에 있어서는, 「홈의 충전 적성」으로 칭하는 경우가 있다)는, 수지 필름 또는 보호막을 구비한 요철면을 광학 현미경을 이용하여 관찰함으로써 확인할 수 있다.
열경화를 위한 열처리 후의 수지 필름을 절단했을 때 발생할 수 있는 가공 부스러기의 발생 정도는, 절단 라인의 교차부를, 광학 현미경을 사용하여 관찰함으로써 확인할 수 있다.
본 실시형태의 수지 필름의 요철면에 대한 첩부시에는, 본 실시형태의 수지 필름을 구비한 복합 시트를 사용할 수 있다. 복합 시트에 대해서는, 추후 상세하게 설명한다.
상기 요철면을 구비한, 상기 수지 필름의 첩부 대상물로서, 보다 구체적으로는, 예를 들면, 범프를 갖는 반도체 웨이퍼를 들 수 있다.
즉, 상기 수지 필름은 반도체 칩으로 분할하기 전의 반도체 웨이퍼에 대해 첩부할 수 있다. 이 경우, 상기 수지 필름은 반도체 웨이퍼의 범프를 갖는 면에 첩부되어 사용된다.
본 명세서에 있어서는, 반도체 웨이퍼 및 반도체 칩의 어느 것에 있어서도, 그 범프를 갖는 면을 「범프 형성면」으로 칭하는 경우가 있다.
상기 수지 필름을 가열하면서 범프 형성면에 첩부함으로써, 연화된 수지 필름은 범프를 덮도록 하여 범프 사이에 퍼져, 범프 형성면과 밀착함과 함께, 범프의 표면, 특히 범프 형성면의 근방 부위의 표면을 덮어, 범프의 기부를 매입한다. 이 때, 바람직하게는, 범프 형성면의 범프가 상기 수지 필름을 관통하여, 범프의 꼭대기부가 상기 수지 필름으로부터 돌출된다. 또한, 범프 형성면이 미세한 홈을 갖는 경우, 상기 수지 필름에 의해 이러한 홈을 충전할 수 있다.
범프 형성면에 형성되고, 홈에 충전되어 있는 수지 필름은, 이 후, 이 상태인 채, 경화에 의해 최종적으로 제1 보호막을 형성한다. 실시형태의 수지 필름은 상기 수지 필름을 사용하여 제작한 상기 제1 시험편의 상기 발열량이 100J/g 이하임으로써, 경화 불량이 억제된다.
본 명세서에 있어서는, 이와 같이, 반도체 웨이퍼 또는 반도체 칩의 범프 형성면에 형성되어 있는 보호막을 「제1 보호막」으로 칭한다. 그리고, 반도체 웨이퍼 또는 반도체 칩의 범프 형성면과는 반대측 면(즉, 이면)에 형성되어 있는 보호막을 「제2 보호막」으로 칭한다.
상기 수지 필름은 열경화성이며, 열경화성 및 에너지선 경화성 양쪽의 특성을 갖고 있어도 된다.
본 명세서에 있어서, 「에너지선」이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미한다. 에너지선의 예로는, 자외선, 방사선, 전자선 등을 들 수 있다. 자외선은 예를 들면, 자외선원으로서 고압 수은 램프, 퓨전 램프, 크세논 램프, 블랙라이트, 또는 LED 램프 등을 사용함으로써 조사할 수 있다. 전자선은 전자선 가속기 등에 의해 발생시킨 것을 조사할 수 있다.
또한, 본 명세서에 있어서, 「에너지선 경화성」이란, 에너지선을 조사함으로써 경화하는 성질을 의미하고, 「비에너지선 경화성」이란, 에너지선을 조사해도 경화하지 않는 성질을 의미한다.
또한, 「비경화성」이란, 가열이나 에너지선의 조사 등, 어떠한 수단에 의해서도 경화하지 않는 성질을 의미한다.
수지 필름의 경화시의 반응열에 상당하는 열량을 분석하기 위해, 본 실시형태에서는, 시차 주사 열량 분석(DSC)법에 의한, 수지 필름의 발열량의 측정값을 채용한다. 수지 필름의 발열량의 측정에는, 열경화 전의 상기 수지 필름의 제1 시험편을 사용한다. DSC 분석에 바람직하고 제작이 용이하다는 점에서는, 상기 제1 시험편은, 두께 0.5㎜ 미만의 단층인 상기 수지 필름이 복수장 적층되어 구성된 적층 필름인 것이 바람직하다. 또한, 시험편은 5㎎ 이상을 사용하는 것이 바람직하다.
상기 발열량은, 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 계측된 DSC 분석에서 얻어지는, 100∼300℃의 범위의 발열량으로 한다. 상기 발열량은 DSC 분석에 의해 얻어진 DSC 곡선에 있어서의, 100∼300℃의 범위의 발열 피크의 적분값으로서 구할 수 있다.
상기 제1 시험편의 상기 발열량은 100J/g 이하이며, 예를 들면, 10∼100J/g이 바람직하고, 50∼90J/g이 보다 바람직하며, 60∼80J/g이 더욱 바람직하다. 상기 발열량이 상기 상한값 이하임으로써, 미세한 홈에 충전된 수지 필름을 열경화시키는 경우 등, 수지 필름에 대한 열의 전달이 불균일해지기 쉬운 상태여도, 수지 필름의 경화 불량이 발생하기 어렵다. 또한, 상기 발열량이 상기 하한값 이상임으로써, 수지 필름의 열경화 성능이 양호하게 발휘된다.
상기 제1 시험편의 상기 발열량은, 상기 수지 필름의 함유 성분의 종류 또는 함유량을 조절함으로써, 용이하게 조절할 수 있다. 이를 위해서는, 수지 필름을 형성하기 위한 조성물 중의 함유 성분의 종류 또는 함유량을 조절하면 된다. 예를 들면, 후술하는 열경화성 수지 필름 형성용 조성물(III)을 사용하는 경우에는, 이 조성물 중의 열경화성 성분(B)(예를 들면, 에폭시 수지(B1) 및 열경화제(B2)), 충전재(D) 등의, 주된 함유 성분의 종류 또는 함유량을 조절함으로써, 상기 발열량을 용이하게 조절할 수 있다.
예를 들면, 열경화성 수지 필름 및 상기 조성물(III)의 열경화성 성분(B)의 함유량(예를 들면, 에폭시 수지(B1) 및 열경화제(B2)의 총 함유량)을 저감하면, 상기 발열량의 값은 작아지기 쉽다.
본 실시형태에 있어서는, 상기 수지 필름으로, 직경 25㎜, 두께 1㎜인 것을 제2 시험편으로서 사용하여, 온도 90℃, 주파수 1Hz의 조건에서, 상기 제2 시험편에 변형을 발생시키고, 상기 제2 시험편의 저장 탄성률을 측정하여, 상기 제2 시험편의 변형이 1％일 때의, 상기 제2 시험편의 저장 탄성률을 Gc1로 하고, 상기 제2 시험편의 변형이 300％일 때의, 상기 제2 시험편의 저장 탄성률을 Gc300으로 했을 때, 하기 식:
X＝Gc1／Gc300
에 의해 산출되는 X값이 19 이상 10000 미만인(19≤X값＜10000인) 것이 바람직하다. 이러한 수지 필름을 요철면에 첩부했을 경우에는, 요철면의 볼록부가 수지 필름을 관통하여, 상기 볼록부의 상부가 상기 수지 필름으로부터 돌출되었을 때, 볼록부의 상부에 있어서, 수지 필름의 잔존이 억제된다. 그리고, 이 상태의 수지 필름의 경화물도 당연히, 상기 볼록부의 상부에 있어서는, 그 부착이 억제된다. 또한, 이 첩부 후의 수지 필름에 있어서는, 당초의 크기로부터의 확장이 억제되기 때문에, 예를 들면, 상기 요철면으로부터의 수지 필름의 확장이 억제된다. 또한, 상기 수지 필름 및 그 경화물이 상기 요철면에 형성된 상태에서, 요철면의 볼록부 중, 그 상부 이외의 영역(예를 들면, 요철면 근방의 기부), 또는, 요철면의 볼록부 근방의 영역이, 의도치 않게 상기 수지 필름 및 그 경화물로 덮이지 않고 노출되는 것, 이른바 크롤링이 억제된다.
이와 같이, 상기 X값이 19 이상 10000 미만임으로써, 상기 수지 필름은 볼록부를 노출시키면서, 수지 필름 자체 및 그 경화물에 의해, 요철면 전체를 피복할 수 있는 점에서, 보다 우수한 특성을 갖는다.
변형 분산 측정을 행하는 상기 제2 시험편은 필름형이며, 그 평면 형상은 원형이다.
제2 시험편은 두께 1㎜의 단층인 상기 수지 필름이어도 되나, 제작이 용이하다는 점에서는, 두께 1㎜ 미만의 단층인 상기 수지 필름이 복수장 적층되어 구성된 적층 필름인 것이 바람직하다.
상기 적층 필름을 구성하는 복수장의 단층의 상기 수지 필름의 두께는, 모두 동일해도 되고, 모두 상이해도 되며, 일부만 동일해도 되나, 제작이 용이하다는 점에서는, 모두 동일한 것이 바람직하다.
본 명세서에 있어서는, 상기 Gc1 및 Gc300에 한정하지 않고, 「제2 시험편의 저장 탄성률」이란, 「온도 90℃, 주파수 1Hz의 조건에서, 직경 25㎜, 두께 1㎜의 수지 필름의 제2 시험편에 변형을 발생시켰을 때의, 이 변형에 대응한 제2 시험편의 저장 탄성률」을 의미한다.
수지 필름을 첩부 대상물의 요철면에 첩부할 경우에는, 요철면의 볼록부의 상부(첩부 대상물이 범프를 갖는 반도체 웨이퍼인 경우에는, 범프의 상부)가 수지 필름을 관통하여 돌출되려고 하는 중반 단계와, 볼록부의 상부가 수지 필름을 관통하여 돌출된 후, 수지 필름이 볼록부의 기부를 매입하는 종반 단계에서는, 수지 필름의 변형의 정도는 크게 상이하다. 보다 구체적으로는, 상기 중반 단계에서의 수지 필름의 변형은 크고, 상기 종반 단계에서의 수지 필름의 변형은 작다.
본 실시형태의 수지 필름은, 그 변형이 작을 때의 저장 탄성률로서 Gc1를 채용하고, 그 변형이 클 때의 저장 탄성률로서 Gc300를 채용하여, Gc1이 높고, Gc300이 낮아지도록 하여, X값(＝Gc1／Gc300)을 특정 범위로 규정함으로써, 앞서 설명한 우수한 효과를 나타낸다.
요철면의 볼록부의 상부에 있어서의, 수지 필름의 잔존의 유무는 예를 들면, 상기 볼록부의 상부에 대해, SEM의 촬상 데이터를 취득함으로써 확인할 수 있다.
또한, 상기 요철면으로부터의 수지 필름의 확장의 유무와, 요철면 상에 있어서의, 수지 필름의 크롤링의 유무는 예를 들면, 상기 요철면 상의 해당 부위에 대해, SEM의 촬상 데이터를 취득함으로써 확인할 수 있다.
상기 수지 필름에 있어서, X값은 예를 들면, 5000 이하, 2000 이하, 1000 이하, 500 이하, 300 이하, 100 이하, 및 70 이하 중 어느 하나여도 된다.
예를 들면, X값은 19∼5000, 25∼2000, 30∼1000, 35∼500, 40∼300, 45∼100, 및 50∼70 중 어느 하나여도 된다.
X값이 큰 편이 홈의 충전 적성에 대해서도 양호한 경향이 있다.
X값이 10000 이상인 다른 수지 필름은, 요철면에 대한 첩부에 의해, 볼록부의 상부가 다른 수지 필름으로부터 돌출되어도, 크롤링의 억제 효과가 관찰되지 않고, 다른 수지 필름의 경화물도, 크롤링이 발생한 상태인 채가 된다.
상기 수지 필름에 있어서, Gc1은 X값이 19 이상 10000 미만인 것이 바람직하다.
단, 앞서 설명한 바와 같이, 볼록부의 상부에 있어서 수지 필름의 잔존이 억제되는 효과와, 수지 필름의 확장이 억제되는 효과와, 수지 필름 및 그 경화물의 크롤링이 억제되는 효과가, 모두 높은 차원으로 발휘되는 점에서는, Gc1은 1×104∼1×106Pa인 것이 바람직하고, 1×105∼7×105Pa인 것이 보다 바람직하다.
상기 수지 필름에 있어서, Gc300은 X값이 19 이상 10000 미만이 되는 한, 특별히 한정되지 않는다.
단, 상기 Gc1의 경우와 동일한 이유로, Gc300은 1∼30000Pa인 것이 바람직하고, 예를 들면, 1∼5000Pa이어도 되고, 5000∼30000Pa이어도 된다.
상기 수지 필름에 있어서는, 상술한 조건을 함께 만족하는 것, 즉, Gc1이 1×104∼1×106Pa, 바람직하게는 1×105∼7×105Pa이며, 또한 Gc300이 1∼30000Pa, 1∼5000Pa, 또는 5000∼30000Pa인 것이 바람직하다.
상기 수지 필름의 저장 탄성률은 Gc1 및 Gc300의 경우에 한정하지 않고, 수지 필름의 함유 성분의 종류 또는 함유량을 조절함으로써, 용이하게 조절할 수 있다. 이를 위해서는, 수지 필름을 형성하기 위한 조성물 중의 함유 성분의 종류 또는 함유량을 조절하면 된다. 예를 들면, 후술하는 열경화성 수지 필름 형성용 조성물(III)을 사용하는 경우에는, 이 조성물 중의 중합체 성분(A), 충전재(D) 등의, 주된 함유 성분의 종류 또는 함유량을 조절하거나 레올로지 컨트롤제, 계면 활성제, 또는 실리콘 오일 등의 첨가제(I)의 종류 또는 함유량을 조절함으로써, 수지 필름의 저장 탄성률을 용이하게 조절할 수 있다.
예를 들면, 열경화성 수지 필름 및 상기 조성물(III)의 상기 충전재(D) 또는 첨가제(I)의 함유량을 증대시키면, X값은 커지기 쉽다.
본 실시형태의 수지 필름은 예를 들면, 후술하는 바와 같이, 지지 시트와 적층함으로써, 복합 시트를 구성할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 수지 필름의 일 예를 모식적으로 나타내는 단면도이다.
한편, 이하의 설명에서 이용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해, 편의상, 주요부가 되는 부분을 확대하여 나타내고 있는 경우가 있으며, 각 구성요소의 치수 비율 등이 실제와 동일하다고는 한정되지 않는다.
여기에 나타내는 수지 필름(12)은, 그 한쪽 면(본 명세서에 있어서는, 「제1 면」으로 칭하는 경우가 있다)(12a) 상에 제1 박리 필름(151)을 구비하고, 상기 제1 면(12a)과는 반대측인 다른 쪽 면(본 명세서에 있어서는, 「제2 면」으로 칭하는 경우가 있다)(12b) 상에 제2 박리 필름(152)을 구비하고 있다.
이러한 수지 필름(12)은 예를 들면, 롤형으로서 보존하는데 바람직하다.
수지 필름(12)의 제1 시험편의 상기 발열량은 100J/g 이하이다.
수지 필름(12)의 제2 시험편의 X값은 19 이상 10000 미만인 것이 바람직하다.
제1 박리 필름(151) 및 제2 박리 필름(152)은 모두 공지의 것이어도 된다.
제1 박리 필름(151) 및 제2 박리 필름(152)은 서로 동일한 것이어도 되고, 예를 들면, 수지 필름(12)으로부터 박리시킬 때 필요한 박리력이 서로 상이한 등, 서로 상이한 것이어도 된다.
도 1에 나타내는 수지 필름(12)은, 제1 박리 필름(151) 및 제2 박리 필름(152)의 어느 한쪽이 제거되어 생긴 노출면이, 상기 요철면에 대한 첩부면이 된다. 그리고, 제1 박리 필름(151) 및 제2 박리 필름(152)의 나머지 다른 쪽이 제거되어 생긴 노출면이, 후술하는 복합 시트를 구성하기 위한 다른 층(예를 들면, 완충층, 점착제층 등)의 첩부면이 된다.
도 1에 있어서는, 박리 필름이 수지 필름(12)의 양면(제1 면(12a), 제2 면(12b))에 형성되어 있는 예를 나타내고 있으나, 박리 필름은 수지 필름(12)의 어느 한쪽 면만, 즉, 제1 면(12a)만, 또는 제2 면(12b)에만, 형성되어 있어도 된다.
본 실시형태의 수지 필름은 수지 성분을 함유하며, 수지 성분 이외의 성분을 함유하고 있어도 되고, 함유하고 있지 않아도 된다.
바람직한 수지 필름으로는, 예를 들면, 수지 성분과, 열경화성 성분과, 충전재를 함유하고, 필요에 따라 이들(수지 성분, 열경화성 성분, 및 충전재)의 어느 것에도 해당하지 않으며, 또한 수지 필름의 저장 탄성률의 조절 효과를 갖는 각종 첨가제를 함유하는 것을 들 수 있다.
수지 필름의 저장 탄성률의 조절 효과를 갖는 상기 첨가제로는, 예를 들면, 레올로지 컨트롤제(틱소트로픽제), 계면 활성제, 실리콘 오일 등을 들 수 있다.
수지 필름을 요철면에 첩부했을 때 등, 첩부 대상물에 첩부했을 때, 수지 필름이 당초의 크기로부터 확장된 경우에는, 이 확장되어 있는 상태의 수지 필름을 그 상방에서 내려다보아 평면으로 보아, 이 때의 수지 필름의 외주 상의 상이한 2점 사이를 잇는 선분의 길이의 최대값을 구하고, 추가로, 이 최대값을 나타내는 상기 선분과 중첩되는 위치에서의, 당초(즉, 확장되기 전)의 수지 필름의 폭의 값을 구하여, 상기 선분의 길이의 최대값에서, 상기 수지 필름의 폭의 값을 감산함으로써, 수지 필름의 확장량을 산출할 수 있다.
도 2는 수지 필름의 평면 형상이 원형인 경우의, 수지 필름의 확장량을 모식적으로 설명하기 위한 평면도이다.
한편, 도 2 이후의 도면에 있어서, 이미 설명된 도면에 나타내는 것과 동일한 구성요소에는, 그 설명된 도면의 경우와 동일한 부호를 부여하고, 그 상세한 설명은 생략한다.
여기에 나타내는 수지 필름(101)은, 첩부 대상물(102)에 첩부된 상태로, 당초의 크기로부터 확장된 상태로 되어 있다. 부호 101'로 나타내고 있는 것은, 당초의 크기의 수지 필름이며, 확장량을 이해하기 쉽게 하기 위해, 편의적으로 나타내고 있다. 당초의 수지 필름(101')의 평면 형상은, 여기서는 원형이지만, 확장된 상태로 되어 있는 수지 필름(101)의 평면 형상은 비원형이다. 단, 이는 일 예이며, 확장된 상태로 되어 있는 수지 필름(101)의 평면 형상은, 여기에 나타내는 것에 한정되지 않는다.
수지 필름(101)의 확장량을 구하기 위해서는, 수지 필름(101)의 외주(1010) 상 중의 한 점(1010a)과, 이와는 상이한 다른 한 점(1010b) 사이를 잇는 선분의 길이(D1)의 최대값을 구하고, 추가로, 이 최대값을 나타내는 상기 선분과 중첩되는 위치에서의, 당초(즉, 확장되기 전)의 수지 필름(101')의 폭의 값(D0)을 구하면 된다. D1와 D0의 차이(D1－D0)가 상기 확장량이 된다.
수지 필름(101)에 있어서의, 최대값을 나타내는 상기 선분은, 평면으로 보아, 당초의 수지 필름(101')에 있어서의 원의 중심을 통과하는 경우가 있고, 이 경우, 이 최대값을 나타내는 상기 선분과 중첩되는 위치에서의, 당초의 수지 필름(101')의 폭의 값은 수지 필름(101')의 직경이 된다.
여기서는, 도면을 참조하여, 수지 필름의 평면 형상이 원형인 경우의, 수지 필름의 확장량에 대해 설명했으나, 평면 형상이 원형 이외인 경우에도, 동일한 방법으로 수지 필름의 확장량을 산출할 수 있다.
상기 수지 필름은 1층(단층)으로 이루어지는 것이어도 되고, 2층 이상의 복수층으로 이루어지는 것이어도 된다. 수지 필름이 복수층으로 이루어지는 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
본 명세서에 있어서는, 상기 수지 필름의 경우에 한정하지 않고, 「복수층이 서로 동일해도 상이해도 된다」란, 「모든 층이 동일해도 되고, 모든 층이 상이해도 되며, 일부의 층만이 동일해도 된다」는 것을 의미하고, 또한 「복수층이 서로 상이하다」란, 「각 층의 구성 재료 및 두께 중 적어도 한쪽이 서로 상이하다」는 것을 의미한다.
상기 수지 필름의 두께는 1∼100㎛인 것이 바람직하고, 5∼80㎛인 것이 보다 바람직하며, 5∼60㎛인 것이 특히 바람직하다. 수지 필름의 두께가 상기 하한값 이상임으로써, 수지 필름이 나타내는 효과가 보다 높아진다. 예를 들면, 수지 필름을 사용하여 보호막을 형성하는 경우에는, 보호능이 보다 높은 보호막을 형성할 수 있다. 한편, 수지 필름의 두께가 상기 상한값 이하임으로써, 과잉 두께가 되는 것이 억제된다.
여기서, 「수지 필름의 두께」란, 수지 필름 전체의 두께를 의미하며, 예를 들면, 복수층으로 이루어지는 수지 필름의 두께란, 수지 필름을 구성하는 모든 층의 합계 두께를 의미한다.
본 명세서에 있어서, 「두께」는, 특별히 언급이 없는 한, 무작위로 선출된 5개소에서 두께를 측정한 평균으로 나타내는 값으로서, JIS K7130에 준거하여, 정압 두께 측정기를 이용하여 취득할 수 있다.
＜＜수지 필름 형성용 조성물＞＞
상기 수지 필름은 그 구성 재료를 함유하는 수지 필름 형성용 조성물을 사용하여 형성할 수 있다. 예를 들면, 상기 수지 필름은 그 형성 대상면에 수지 필름 형성용 조성물을 도공하고, 필요에 따라 건조시킴으로써 형성할 수 있다. 수지 필름 형성용 조성물에 있어서의, 상온에서 기화하지 않는 성분끼리의 함유량의 비율은, 통상, 수지 필름에 있어서의 상기 성분끼리의 함유량의 비율과 동일해진다.
본 명세서에 있어서, 「상온」이란, 특별히 냉각하거나 가열하지 않은 온도, 즉 평상의 온도를 의미하며, 예를 들면, 15∼25℃의 온도 등을 들 수 있다.
열경화성 수지 필름은 열경화성 수지 필름 형성용 조성물을 사용하여 형성할 수 있다. 한편, 본 명세서에 있어서는, 수지 필름이 열경화성 및 에너지선 경화성 양쪽의 특성을 갖는 경우, 그 경화(예를 들면, 보호막의 형성)에 대해, 수지 필름의 열경화의 기여가 에너지선 경화의 기여보다 큰 경우에는, 수지 필름을 열경화성인 것으로 취급한다. 반대로, 그 경화에 대해, 수지 필름의 에너지선 경화의 기여가 열경화의 기여보다 큰 경우에는, 수지 필름을 에너지선 경화성인 것으로 취급한다.
수지 필름 형성용 조성물의 도공은 공지의 방법으로 행하면 되고, 예를 들면, 에어 나이프 코터, 블레이드 코터, 바 코터, 그라비아 코터, 롤 코터, 롤 나이프 코터, 커텐 코터, 다이 코터, 나이프 코터, 스크린 코터, 메이어 바 코터, 키스 코터 등의 각종 코터를 이용하는 방법을 들 수 있다.
상기 수지 필름 형성용 조성물의 건조 조건은 특별히 한정되지 않는다. 단, 수지 필름 형성용 조성물은 후술하는 용매를 함유하고 있는 경우, 가열 건조시키는 것이 바람직하다. 그리고, 용매를 함유하는 수지 필름 형성용 조성물은 예를 들면, 70∼130℃에서 10초∼5분의 조건에서 가열 건조시키는 것이 바람직하다. 단, 열경화성 수지 필름 형성용 조성물은 이 조성물 자체와, 이 조성물로부터 형성된 열경화성 수지 필름이 열경화되지 않도록, 가열 건조시키는 것이 바람직하다.
이하, 열경화성 수지 필름 및 에너지선 경화성 수지 필름에 대해, 추가로 상세하게 설명한다.
◎열경화성 수지 필름
열경화성 수지 필름을 경화시켜 경화물로 할 때, 특히 보호막을 형성할 때의 경화 조건은, 상기 경화물이 충분히 그 기능을 발휘하는 정도의 경화도가 되는 한, 특별히 한정되지 않고, 열경화성 수지 필름의 종류, 상기 경화물의 용도 등에 따라, 적절히 선택하면 된다.
예를 들면, 보호막을 형성하는 경우이면, 열경화성 수지 필름의 경화시의 가열 온도는, 100∼200℃인 것이 바람직하고, 110∼170℃인 것이 보다 바람직하며, 120∼150℃인 것이 특히 바람직하다. 그리고, 상기 열경화시의 가열 시간은, 0.5∼5시간인 것이 바람직하고, 0.5∼4시간인 것이 보다 바람직하며, 1∼4시간인 것이 특히 바람직하다. 그리고, 열경화성 수지 필름은 가압하면서 경화시켜도 되며, 그 경우의 가압 압력은 0.1∼1MPa인 것이 바람직하다.
＜열경화성 수지 필름 형성용 조성물＞
열경화성 수지 필름 형성용 조성물로는, 예를 들면, 중합체 성분(A)과, 열경화성 성분(B)과, 충전재(D)를 함유하는 열경화성 수지 필름 형성용 조성물(III)(본 명세서에 있어서는, 단순히 「조성물(III)」로 칭하는 경우가 있다) 등을 들 수 있다.
[중합체 성분(A)]
중합체 성분(A)은 열경화성 수지 필름에 조막성이나 가요성 등을 부여하기 위한 중합체 화합물이다. 한편, 본 명세서에 있어서 중합체 화합물에는, 중축합 반응의 생성물도 포함된다.
조성물(III) 및 열경화성 수지 필름이 함유하는 중합체 성분(A)은, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
중합체 성분(A)으로는, 예를 들면, 폴리비닐아세탈, 아크릴 수지, 우레탄 수지, 페녹시 수지, 실리콘 수지, 포화 폴리에스테르 수지 등을 들 수 있다.
이들 중에서도, 중합체 성분(A)은 폴리비닐아세탈인 것이 바람직하다.
중합체 성분(A)에 있어서의 상기 폴리비닐아세탈로는, 공지의 것을 들 수 있다.
그 중에서도, 바람직한 폴리비닐아세탈로는, 예를 들면, 폴리비닐포르말, 폴리비닐부티랄 등을 들 수 있고, 폴리비닐부티랄이 보다 바람직하다.
폴리비닐부티랄로는, 하기식 (i)-1, (i)-2, 및 (i)-3으로 나타내는 구성 단위를 갖는 것을 들 수 있다.
Figure pct00001
(식 중, l, m, 및 n은 각각 독립적으로 1 이상의 정수이다)
폴리비닐아세탈의 중량 평균 분자량(Mw)은, 5000∼200000인 것이 바람직하고, 8000∼100000인 것이 보다 바람직하다. 폴리비닐아세탈의 중량 평균 분자량이 이러한 범위임으로써, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 요철면 상의 미세한 홈을 충분히 충전하여, 요철면으로부터의 보호막의 박리를 억제하는 효과(예를 들면, 열경화성 수지 필름을 상기 범프 형성면에 첩부했을 때, 범프 형성면 상의 미세한 홈을 충분히 충전하여, 범프 형성면으로부터의 보호막의 박리를 억제하는 효과. 이하, 동일)와, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 요철면의 볼록부의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과(예를 들면, 열경화성 수지 필름을 상기 범프 형성면에 첩부했을 때, 범프의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과. 이하, 동일)와, 상기 요철면에서의 열경화성 수지 필름의 당초의 크기로부터의 확장을 억제하는 효과(예를 들면, 열경화성 수지 필름을 상기 범프 형성면에 첩부했을 때, 범프 형성면에서의 열경화성 수지 필름의 당초의 크기로부터의 확장을 억제하는 효과. 이하, 동일)와, 상기 요철면 상에서의 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과(예를 들면, 열경화성 수지 필름을 상기 범프 형성면에 첩부했을 때, 범프 형성면 상에서의, 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과. 이하, 동일)가 보다 높아진다.
본 명세서에 있어서, 「중량 평균 분자량」이란, 특별히 언급이 없는 한, 겔·퍼미에이션·크로마토그래피(GPC)법에 의해 측정되는 폴리스티렌 환산값이다.
폴리비닐아세탈의 유리 전이 온도(Tg)는, 40∼80℃인 것이 바람직하고, 50∼70℃인 것이 보다 바람직하다. 폴리비닐아세탈의 Tg가 이러한 범위임으로써, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 상기 요철면의 볼록부의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과와, 상기 요철면에서의 열경화성 수지 필름의 확장을 억제하는 효과와, 상기 요철면 상에서의 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과가 보다 높아진다.
폴리비닐아세탈을 구성하는 3종 이상의 모노머의 비율은 임의로 선택할 수 있다.
중합체 성분(A)에 있어서의 상기 아크릴 수지로는, 공지의 아크릴 중합체를 들 수 있다.
아크릴 수지의 중량 평균 분자량(Mw)은 5000∼1000000인 것이 바람직하고, 8000∼800000인 것이 보다 바람직하다. 아크릴 수지의 중량 평균 분자량이 이러한 범위임으로써, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 상기 요철면의 볼록부의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과와, 상기 요철면에서의 열경화성 수지 필름의 확장을 억제하는 효과와, 상기 요철면 상에서의 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과가 보다 높아진다.
아크릴 수지의 유리 전이 온도(Tg)는 -50∼70℃인 것이 바람직하고, -30∼60℃인 것이 보다 바람직하다. 아크릴 수지의 Tg가 이러한 범위임으로써, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 상기 요철면의 볼록부의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과와, 상기 요철면에서의 열경화성 수지 필름의 확장을 억제하는 효과와, 상기 요철면 상에서의 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과가 보다 높아진다.
아크릴 수지가 2종 이상의 구성 단위를 갖는 경우에는, 그 아크릴 수지의 유리 전이 온도(Tg)는 Fox의 식을 이용하여 산출할 수 있다. 이 때 이용하는, 상기 구성 단위를 유도하는 모노머의 Tg로는, 고분자 데이터·핸드북 또는 점착 핸드북에 기재되어 있는 값을 사용할 수 있다.
아크릴 수지를 구성하는 모노머는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
아크릴 수지로는, 예를 들면, 1종 또는 2종 이상의 (메타)아크릴산에스테르의 중합체;
(메타)아크릴산, 이타콘산, 초산비닐, 아크릴로니트릴, 스티렌, 및 N-메틸올아크릴아미드 등으로부터 선택되는 2종 이상의 모노머의 공중합체;
1종 또는 2종 이상의 (메타)아크릴산에스테르와, (메타)아크릴산, 이타콘산, 초산비닐, 아크릴로니트릴, 스티렌, 및 N-메틸올아크릴아미드 등으로부터 선택되는 1종 또는 2종 이상의 모노머의 공중합체 등을 들 수 있다.
본 명세서에 있어서, 「(메타)아크릴산」이란, 「아크릴산」 및 「메타크릴산」의 양쪽을 포함하는 개념으로 한다. (메타)아크릴산과 유사한 용어에 대해서도 동일하며, 예를 들면, 「(메타)아크릴레이트」란, 「아크릴레이트」 및 「메타크릴레이트」의 양쪽을 포함하는 개념이고, 「(메타)아크릴로일기」란, 「아크릴로일기」 및 「메타크릴로일기」의 양쪽을 포함하는 개념이다.
아크릴 수지를 구성하는 상기 (메타)아크릴산에스테르로는, 예를 들면, (메타)아크릴산메틸, (메타)아크릴산에틸, (메타)아크릴산n-프로필, (메타)아크릴산이소프로필, (메타)아크릴산n-부틸, (메타)아크릴산이소부틸, (메타)아크릴산sec-부틸, (메타)아크릴산tert-부틸, (메타)아크릴산펜틸, (메타)아크릴산헥실, (메타)아크릴산헵틸, (메타)아크릴산2-에틸헥실, (메타)아크릴산이소옥틸, (메타)아크릴산n-옥틸, (메타)아크릴산n-노닐, (메타)아크릴산이소노닐, (메타)아크릴산데실, (메타)아크릴산운데실, (메타)아크릴산도데실((메타)아크릴산라우릴), (메타)아크릴산트리데실, (메타)아크릴산테트라데실((메타)아크릴산미리스틸), (메타)아크릴산펜타데실, (메타)아크릴산헥사데실((메타)아크릴산팔미틸), (메타)아크릴산헵타데실, (메타)아크릴산옥타데실((메타)아크릴산스테아릴) 등의, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1∼18의 사슬형 구조인 (메타)아크릴산알킬에스테르;
(메타)아크릴산이소보르닐, (메타)아크릴산디시클로펜타닐 등의 (메타)아크릴산시클로알킬에스테르;
(메타)아크릴산벤질 등의 (메타)아크릴산아랄킬에스테르;
(메타)아크릴산디시클로펜테닐에스테르 등의 (메타)아크릴산시클로알케닐에스테르;
(메타)아크릴산디시클로펜테닐옥시에틸에스테르 등의 (메타)아크릴산시클로알케닐옥시알킬에스테르;
(메타)아크릴산이미드;
(메타)아크릴산글리시딜 등의 글리시딜기 함유 (메타)아크릴산에스테르;
(메타)아크릴산히드록시메틸, (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산3-히드록시프로필, (메타)아크릴산2-히드록시부틸, (메타)아크릴산3-히드록시부틸, (메타)아크릴산4-히드록시부틸 등의 수산기 함유 (메타)아크릴산에스테르;
(메타)아크릴산N-메틸아미노에틸 등의 치환 아미노기 함유 (메타)아크릴산에스테르 등을 들 수 있다. 여기서, 「치환 아미노기」란, 아미노기의 1개 또는 2개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기를 의미한다.
아크릴 수지는 비닐기, (메타)아크릴로일기, 아미노기, 수산기, 카르복시기, 이소시아네이트기 등의 다른 화합물과 결합 가능한 관능기를 갖고 있어도 된다. 아크릴 수지의 상기 관능기는 후술하는 가교제(F)를 개재하여 다른 화합물과 결합해도 되고, 가교제(F)를 개재하지 않고 다른 화합물과 직접 결합하고 있어도 된다. 아크릴 수지가 상기 관능기에 의해 다른 화합물과 결합함으로써, 예를 들면, 열경화성 수지 필름을 사용하여 얻어진 패키지의 신뢰성이 향상하는 경향이 있다.
조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 중합체 성분(A)의 함유량의 비율(즉, 열경화성 수지 필름에 있어서의, 열경화성 수지 필름의 총 질량에 대한, 중합체 성분(A)의 함유량의 비율)은, 중합체 성분(A)의 종류에 상관없이, 5∼35질량％인 것이 바람직하고, 5∼27질량％인 것이 보다 바람직하다.
[열경화성 성분(B)]
열경화성 성분(B)은 열경화성을 갖고, 열경화성 수지 필름을 열경화시켜, 경질의 경화물을 형성하기 위한 성분이다.
조성물(III) 및 열경화성 수지 필름이 함유하는 열경화성 성분(B)은, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
열경화성 성분(B)으로는, 예를 들면, 에폭시계 열경화성 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지 등을 들 수 있다.
이들 중에서도, 열경화성 성분(B)은 에폭시계 열경화성 수지인 것이 바람직하다.
(에폭시계 열경화성 수지)
에폭시계 열경화성 수지는, 에폭시 수지(B1) 및 열경화제(B2)로 이루어진다.
조성물(III) 및 열경화성 수지 필름이 함유하는 에폭시계 열경화성 수지는, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
·에폭시 수지(B1)
에폭시 수지(B1)로는, 공지의 것을 들 수 있고, 예를 들면, 다관능계 에폭시 수지, 비페닐 화합물, 비스페놀A 디글리시딜에테르 및 그 수첨물, 오쏘크레졸 노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 2관능 이상의 에폭시 화합물을 들 수 있다.
에폭시 수지(B1)는 불포화 탄화수소기를 갖는 에폭시 수지여도 된다. 불포화 탄화수소기를 갖는 에폭시 수지는, 불포화 탄화수소기를 갖지 않는 에폭시 수지보다 아크릴 수지와의 상용성이 높다. 이 때문에, 불포화 탄화수소기를 갖는 에폭시 수지를 사용함으로써, 예를 들면, 열경화성 수지 필름을 사용하여 얻어진 패키지의 신뢰성이 향상하는 경향이 있다.
불포화 탄화수소기를 갖는 에폭시 수지로는, 예를 들면, 다관능계 에폭시 수지의 에폭시기의 일부가 불포화 탄화수소기를 갖는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이러한 화합물은 예를 들면, 에폭시기에 (메타)아크릴산 또는 그 유도체를 부가 반응시킴으로써 얻어진다.
또한, 불포화 탄화수소기를 갖는 에폭시 수지로는, 예를 들면, 에폭시 수지를 구성하는 방향 고리 등에, 불포화 탄화수소기를 갖는 기가 직접 결합된 화합물 등을 들 수 있다.
불포화 탄화수소기는 중합성을 갖는 불포화기이며, 그 구체적인 예로는, 에테닐기(비닐기), 2-프로페닐기(알릴기), (메타)아크릴로일기, (메타)아크릴아미드 기 등을 들 수 있고, 아크릴로일기가 바람직하다.
에폭시 수지(B1)의 수평균 분자량은 특별히 한정되지 않으나, 열경화성 수지 필름의 경화성과, 열경화성 수지 필름의 경화물(예를 들면, 보호막)의 강도 및 내열성의 점에서, 300∼30000인 것이 바람직하고, 400∼10000인 것이 보다 바람직하며, 500∼3000인 것이 특히 바람직하다.
에폭시 수지(B1)의 에폭시 당량은 100∼1000g/eq인 것이 바람직하고, 100∼600g/eq인 것이 보다 바람직하다.
에폭시 수지(B1)는 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
·열경화제(B2)
열경화제(B2)는 에폭시 수지(B1)에 대한 경화제로서 기능한다.
열경화제(B2)로는, 예를 들면, 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 들 수 있다. 상기 관능기로는, 예를 들면, 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복시기, 산기가 무수물화된 기 등을 들 수 있고, 페놀성 수산기, 아미노기, 또는 산기가 무수물화된 기인 것이 바람직하고, 페놀성 수산기 또는 아미노기인 것이 보다 바람직하다.
열경화제(B2) 중, 페놀성 수산기를 갖는 페놀계 경화제로는, 예를 들면, 다관능 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔형 페놀 수지, 아랄킬형 페놀 수지 등을 들 수 있다.
열경화제(B2) 중, 아미노기를 갖는 아민계 경화제로는, 예를 들면, 디시안디아미드(이하, 「DICY」로 약기하는 경우가 있다) 등을 들 수 있다.
열경화제(B2)는 불포화 탄화수소기를 갖고 있어도 된다.
불포화 탄화수소기를 갖는 열경화제(B2)로는, 예를 들면, 페놀 수지의 수산기의 일부가, 불포화 탄화수소기를 갖는 기로 치환되어 이루어지는 화합물, 페놀 수지의 방향 고리에, 불포화 탄화수소기를 갖는 기가 직접 결합하여 이루어지는 화합물 등을 들 수 있다.
열경화제(B2)에 있어서의 상기 불포화 탄화수소기는, 상술한 불포화 탄화수소기를 갖는 에폭시 수지에 있어서의 불포화 탄화수소기와 동일한 것이다.
열경화제(B2) 중, 예를 들면, 다관능 페놀 수지, 노볼락형 페놀 수지, 디시클로펜타디엔형 페놀 수지, 아랄킬형 페놀 수지 등의 수지 성분의 수평균 분자량은, 300∼30000인 것이 바람직하고, 400∼10000인 것이 보다 바람직하며, 500∼3000인 것이 특히 바람직하다.
열경화제(B2) 중, 예를 들면, 비페놀, 디시안디아미드 등의 비수지 성분의 분자량은 특별히 한정되지 않으나, 예를 들면, 60∼500인 것이 바람직하다.
열경화제(B2)는 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 되며, 2종 이상을 병용하는 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
조성물(III) 및 열경화성 수지 필름에 있어서, 열경화제(B2)의 함유량은 에폭시 수지(B1)의 함유량 100질량부에 대해, 0.1∼500질량부인 것이 바람직하고, 1∼200질량부인 것이 보다 바람직하며, 예를 들면, 5∼150질량부, 10∼100질량부, 및 15∼75질량부 중 어느 하나여도 된다. 열경화제(B2)의 상기 함유량이 상기 하한값 이상임으로써, 열경화성 수지 필름의 경화가 보다 진행되기 쉬워진다. 열경화제(B2)의 상기 함유량이 상기 상한값 이하임으로써, 열경화성 수지 필름의 흡습률이 저감되어, 예를 들면, 열경화성 수지 필름을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.
조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 열경화성 성분(B)의 함유량(예를 들면, 에폭시 수지(B1) 및 열경화제(B2)의 총 함유량)의 비율(즉, 열경화성 수지 필름에 있어서의, 열경화성 수지 필름의 총 질량에 대한, 열경화성 성분(B)의 함유량의 비율)은, 10∼75질량％인 것이 바람직하고, 15∼73질량％인 것이 보다 바람직하며, 35∼70질량％ 및 55∼70질량％ 중 어느 하나여도 된다. 상기 비율이 이러한 범위임으로써, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 요철면 상의 미세한 홈을 충전하여, 수지 필름의 경화 불량을 억제하는 효과와, 상기 요철면의 볼록부의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과와, 상기 요철면에서의 열경화성 수지 필름의 확장을 억제하는 효과와, 상기 요철면 상에서의 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과가 보다 높아지고, 또한 경질인 경화물(예를 들면, 보호막)을 형성할 수 있다.
특히, 수지 필름의 총 질량에 대한 상기 열경화성 성분(B)의 함유량의 비율이 낮아질수록, 상기 상기 제1 시험편의 발열량의 값을 보다 용이하게 작게 할 수 있어, 수지 필름의 경화 불량을 효과적으로 억제할 수 있다.
또한, 수지 필름의 총 질량에 대한 상기 열경화성 성분(B)의 함유량의 비율이 높아질수록, 홈의 충전 적성을 보다 효과적으로 향상할 수 있다. 이는 경화 전의 열경화성 성분(B)이 저분자여서, 우수한 유동성을 발휘하기 때문으로 추측된다.
또한, 이러한 효과가 보다 현저히 얻어지는 점에서, 열경화성 성분(B)의 함유량은 중합체 성분(A)의 종류에 따라 적절히 조절해도 된다.
[충전재(D)]
조성물(III) 및 열경화성 수지 필름 중의 충전재(D)의 양을 조절함으로써, 상기 X값을 보다 용이하게 조절할 수 있다. 조성물(III) 및 열경화성 수지 필름 중의 충전재(D)의 양을 늘림으로써, 열경화성 성분의 함유량을 적게 조정할 수 있어, 상기 제1 시험편의 상기 발열량을 저하시키는 것이 용이하다. 충전재(D)를 함유하는 열경화성 수지 필름을 사용함으로써, 열경화성 수지 필름의 경화물(예를 들면, 보호막)의 흡습률을 저감하거나, 방열성을 향상시킬 수도 있다.
충전재(D)는 유기 충전재 및 무기 충전재 중 어느 것이어도 되나, 무기 충전재인 것이 바람직하다.
바람직한 무기 충전재로는, 예를 들면, 실리카, 알루미나, 탤크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말; 이들 무기 충전재를 구형화한 비즈; 이들 무기 충전재의 표면 개질품; 이들 무기 충전재의 단결정 섬유; 유리 섬유 등을 들 수 있다.
이들 중에서도, 무기 충전재는 실리카 또는 알루미나인 것이 바람직하다.
조성물(III) 및 열경화성 수지 필름이 함유하는 충전재(D)는, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 충전재(D)의 함유량의 비율(즉, 열경화성 수지 필름에 있어서의, 열경화성 수지 필름의 총 질량에 대한, 충전재(D)의 함유량의 비율)은, 10∼65질량％인 것이 바람직하고, 15∼55질량％인 것이 보다 바람직하며, 예를 들면, 15∼40질량％ 및 15∼30질량％ 중 어느 하나여도 되고, 30∼55질량％ 및 40∼55질량％ 중 어느 하나여도 된다. 상기 비율이 이러한 범위임으로써, 열경화성 수지 필름을 상기 요철면에 첩부했을 때, 요철면 상의 미세한 홈을 충전하여, 수지 필름의 경화 불량을 억제하는 효과와, 상기 요철면의 볼록부의 상부에서의 열경화성 수지 필름의 잔존을 억제하는 효과와, 상기 요철면에서의 열경화성 수지 필름의 확장을 억제하는 효과와, 상기 요철면 상에서의 열경화성 수지 필름 및 그 경화물의 크롤링을 억제하는 효과가 보다 높아진다.
[첨가제(I)]
조성물(III) 및 열경화성 수지 필름은 첨가제(I)를 함유하고 있어도 된다. 첨가제(I)로는, 예를 들면, 상기 X값을 조정하기 위한 성분을 들 수 있다.
그 중에서도, 상기 X값을 보다 용이하게 조절할 수 있는 점에서 바람직한 첨가제(I)로는, 예를 들면, 레올로지 컨트롤제, 계면 활성제, 실리콘 오일 등을 들 수 있다.
보다 구체적으로는, 상기 레올로지 컨트롤제로는, 예를 들면, 폴리히드록시카르복실산에스테르, 다가 카르복실산, 폴리아미드 수지 등을 들 수 있다.
상기 계면 활성제로는, 예를 들면, 변성 실록산, 아크릴 중합체 등을 들 수 있다.
상기 실리콘 오일로는, 예를 들면, 아랄킬 변성 실리콘 오일, 변성 폴리디메틸실록산 등을 들 수 있고, 변성기로는, 아랄킬기; 히드록시기 등의 극성기; 비닐기, 페닐기 등의 불포화 결합을 갖는 기를 들 수 있다.
첨가제(I)로는, 상기 이외의 것으로서, 예를 들면, 가소제, 대전 방지제, 산화 방지제, 게터링제, 자외선 흡수제, 점착 부여제 등의 다른 각종 범용 첨가제도 들 수 있다.
조성물(III) 및 열경화성 수지 필름이 함유하는 첨가제(I)는, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
조성물(III) 및 열경화성 수지 필름의 첨가제(I)의 함유량은, 특별히 한정되지 않고, 그 종류나 목적에 따라, 적절히 조절할 수 있다.
예를 들면, 상기 X값의 조절이 목적인 경우에는, 조성물(III)에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 첨가제(I)의 함유량의 비율(즉, 열경화성 수지 필름에 있어서의, 열경화성 수지 필름의 총 질량에 대한, 첨가제(I)의 함유량의 비율)은, 0.5∼10질량％인 것이 바람직하고, 0.5∼7질량％인 것이 보다 바람직하며, 0.5∼5질량％인 것이 더욱 바람직하다.
[경화 촉진제(C)]
조성물(III) 및 열경화성 수지 필름은, 경화 촉진제(C)를 함유하고 있어도 된다. 경화 촉진제(C)는 조성물(III)의 경화 속도를 조정하기 위한 성분이다.
바람직한 경화 촉진제(C)로는, 예를 들면, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3차 아민; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류(1개 이상의 수소 원자가 수소 원자 이외의 기로 치환된 이미다졸); 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류(1개 이상의 수소 원자가 유기기로 치환된 포스핀); 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다.
조성물(III) 및 열경화성 수지 필름이 함유하는 경화 촉진제(C)는, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
경화 촉진제(C)를 사용하는 경우, 조성물(III) 및 열경화성 수지 필름에 있어서, 경화 촉진제(C)의 함유량은 열경화성 성분(B)의 함유량 100질량부에 대해, 0.01∼10질량부인 것이 바람직하고, 0.1∼5질량부인 것이 보다 바람직하다. 경화 촉진제(C)의 상기 함유량이 상기 하한값 이상임으로써, 경화 촉진제(C)를 사용한 것에 의한 효과가 보다 현저히 얻어진다. 경화 촉진제(C)의 상기 함유량이 상기 상한값 이하임으로써, 예를 들면, 고극성 경화 촉진제(C)가 고온·고습도 조건하에서 열경화성 수지 필름 중에 있어서 피착체와의 접착 계면측으로 이동하여 편석하는 것을 억제하는 효과가 높아져, 예를 들면, 열경화성 수지 필름을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.
[커플링제(E)]
조성물(III) 및 열경화성 수지 필름은 커플링제(E)를 함유하고 있어도 된다. 커플링제(E)로서, 무기 화합물 또는 유기 화합물과 반응 가능한 관능기를 갖는 것을 사용함으로써, 열경화성 수지 필름의 피착체에 대한 접착성 및 밀착성을 향상시킬 수 있다. 또한, 커플링제(E)를 사용함으로써, 열경화성 수지 필름의 경화물(예를 들면, 보호막)은 내열성을 저해하지 않고, 내수성이 향상된다.
커플링제(E)는 중합체 성분(A), 열경화성 성분(B) 등이 갖는 관능기와 반응 가능한 관능기를 갖는 화합물인 것이 바람직하고, 실란 커플링제인 것이 보다 바람직하다.
바람직한 상기 실란 커플링제로는, 예를 들면, 3-글리시딜옥시프로필트리메톡시실란, 3-글리시딜옥시프로필메틸디에톡시실란, 3-글리시딜옥시프로필트리에톡시실란, 3-글리시딜옥시메틸디에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-메타크릴로일옥시프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필메틸디에톡시실란, 3-(페닐아미노)프로필트리메톡시실란, 3-아닐리노프로필트리메톡시실란, 3-우레이도프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란, 3-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다.
조성물(III) 및 열경화성 수지 필름이 함유하는 커플링제(E)는, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
커플링제(E)를 사용하는 경우, 조성물(III) 및 열경화성 수지 필름에 있어서, 커플링제(E)의 함유량은 중합체 성분(A) 및 열경화성 성분(B)의 총 함유량 100질량부에 대해, 0.03∼10질량부인 것이 바람직하고, 0.05∼6질량부인 것이 보다 바람직하며, 0.1∼3질량부인 것이 특히 바람직하다. 커플링제(E)의 상기 함유량이 상기 하한값 이상임으로써, 충전재(D)의 수지에 대한 분산성의 향상이나, 열경화성 수지 필름의 피착체와의 접착성의 향상 등, 커플링제(E)를 사용한 것에 의한 효과가 보다 현저히 얻어진다. 커플링제(E)의 상기 함유량이 상기 상한값 이하임으로써, 아웃 가스의 발생이 보다 억제된다.
[가교제(F)]
중합체 성분(A)으로서, 다른 화합물과 결합 가능한 비닐기, (메타)아크릴로일기, 아미노기, 수산기, 카르복시기, 이소시아네이트기 등의 관능기를 갖는 것을 사용하는 경우, 조성물(III) 및 열경화성 수지 필름은, 가교제(F)를 함유하고 있어도 된다. 가교제(F)는 중합체 성분(A) 중의 상기 관능기를 다른 화합물과 결합시켜 가교하기 위한 성분이며, 이와 같이 가교함으로써, 열경화성 수지 필름의 초기 접착력 및 응집력을 조절할 수 있다.
가교제(F)로는, 예를 들면, 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물, 금속 킬레이트계 가교제(금속 킬레이트 구조를 갖는 가교제), 아지리딘계 가교제(아지리디닐기를 갖는 가교제) 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 예를 들면, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 및 지환족 다가 이소시아네이트 화합물(이하, 이들 화합물을 포괄하여 「방향족 다가 이소시아네이트 화합물 등」으로 약기하는 경우가 있다); 상기 방향족 다가 이소시아네이트 화합물 등의 삼량체, 이소시아누레이트체, 및 어덕트체; 상기 방향족 다가 이소시아네이트 화합물 등과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 프리폴리머 등을 들 수 있다. 상기 「어덕트체」는, 상기 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 또는 지환족 다가 이소시아네이트 화합물과, 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판, 또는 피마자유 등의 저분자 활성 수소 함유 화합물의 반응물을 의미한다. 상기 어덕트체의 예로는, 후술하는 트리메틸올프로판의 자일릴렌디이소시아네이트 부가물 등을 들 수 있다. 또한, 「말단 이소시아네이트 우레탄 프리폴리머」란, 우레탄 결합을 가짐과 함께, 분자의 말단부에 이소시아네이트기를 갖는 프리폴리머를 의미한다.
상기 유기 다가 이소시아네이트 화합물로서, 보다 구체적으로는, 예를 들면, 2,4-톨릴렌디이소시아네이트; 2,6-톨릴렌디이소시아네이트; 1,3-자일릴렌디이소시아네이트; 1,4-자일렌디이소시아네이트; 디페닐메탄-4,4'-디이소시아네이트; 디페닐메탄-2,4'-디이소시아네이트; 3-메틸디페닐메탄디이소시아네이트; 헥사메틸렌디이소시아네이트; 이소포론디이소시아네이트; 디시클로헥실메탄-4,4'-디이소시아네이트; 디시클로헥실메탄-2,4'-디이소시아네이트; 트리메틸올프로판 등의 폴리올의 전부 또는 일부의 수산기에, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 및 자일릴렌디이소시아네이트 중 어느 1종 또는 2종 이상이 부가된 화합물; 리신디이소시아네이트 등을 들 수 있다.
상기 유기 다가 이민 화합물로는, 예를 들면, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제(F)로서 유기 다가 이소시아네이트 화합물을 사용하는 경우, 중합체 성분(A)으로는, 수산기 함유 중합체를 사용하는 것이 바람직하다. 가교제(F)가 이소시아네이트기를 갖고, 중합체 성분(A)이 수산기를 갖는 경우, 가교제(F)와 중합체 성분(A)의 반응에 의해, 열경화성 수지 필름에 가교 구조를 간편하게 도입할 수 있다.
조성물(III) 및 열경화성 수지 필름이 함유하는 가교제(F)는, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
가교제(F)를 사용하는 경우, 조성물(III)에 있어서, 가교제(F)의 함유량은 중합체 성분(A)의 함유량 100질량부에 대해, 0.01∼20질량부인 것이 바람직하고, 0.1∼10질량부인 것이 보다 바람직하며, 0.5∼5질량부인 것이 특히 바람직하다. 가교제(F)의 상기 함유량이 상기 하한값 이상임으로써, 가교제(F)를 사용한 것에 의한 효과가 보다 현저히 얻어진다. 가교제(F)의 상기 함유량이 상기 상한값 이하임으로써, 가교제(F)의 과잉 사용이 억제된다.
[다른 성분]
조성물(III) 및 열경화성 수지 필름은 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 상술한 중합체 성분(A)과, 열경화성 성분(B)과, 충전재(D)와, 첨가제(I)와, 경화 촉진제(C)와, 커플링제(E)와, 가교제(F) 중 어느 것에도 해당하지 않는 다른 성분을 함유하고 있어도 된다.
상기 다른 성분으로는, 예를 들면, 에너지선 경화성 수지, 광중합 개시제 등을 들 수 있다.
조성물(III) 및 열경화성 수지 필름이 함유하는 상기 다른 성분은, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
조성물(III) 및 열경화성 수지 필름의 상기 다른 성분의 함유량은, 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 된다.
[용매]
조성물(III)은 추가로 용매를 함유하는 것이 바람직하다. 용매를 함유하는 조성물(III)은 취급성이 양호해진다.
상기 용매는 특별히 한정되지 않으나, 바람직한 것으로는, 예를 들면, 톨루엔, 자일렌 등의 탄화수소; 메탄올, 에탄올, 2-프로판올, 이소부틸알코올(2-메틸프로판-1-올), 1-부탄올 등의 알코올; 초산에틸 등의 에스테르; 아세톤, 메틸에틸케톤 등의 케톤; 테트라히드로푸란 등의 에테르; 디메틸포름아미드, N-메틸피롤리돈 등의 아미드(아미드 결합을 갖는 화합물) 등을 들 수 있다.
조성물(III)이 함유하는 용매는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
조성물(III)이 함유하는 용매로, 보다 바람직한 것으로는, 예를 들면, 조성물(III) 중의 함유 성분을 보다 균일하게 혼합할 수 있는 점에서, 메틸에틸케톤 등을 들 수 있다.
조성물(III)의 용매의 함유량은 특별히 한정되지 않고, 예를 들면, 용매 이외의 성분의 종류에 따라 적절히 선택하면 된다.
＜열경화성 수지 필름 형성용 조성물의 제조 방법＞
조성물(III) 등의 열경화성 수지 필름 형성용 조성물은, 이를 구성하기 위한 각 성분을 배합함으로써 얻어진다.
각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않고, 2종 이상의 성분을 동시에 첨가해도 된다.
배합시 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법; 믹서를 이용하여 혼합하는 방법; 초음파를 가하여 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 된다.
각 성분의 첨가 및 혼합시의 온도와 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되나, 온도는 15∼30℃인 것이 바람직하다.
본 실시형태의 바람직한 수지 필름의 일 예로는, 열경화성 수지 필름으로서,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하, 10∼100J/g, 50∼90J/g, 및 60∼80J/g 중 어느 하나이며,
상기 수지 필름이 중합체 성분(A) 및 열경화성 성분(B)을 함유하고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 중합체 성분(A)의 함유량의 비율이 5∼35질량％ 및 5∼27질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％, 15∼73질량％, 및 35∼70질량％ 중 어느 하나인, 수지 필름을 들 수 있다.
본 실시형태의 바람직한 수지 필름의 일 예로는, 열경화성 수지 필름으로서,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하, 10∼100J/g, 50∼90J/g, 및 60∼80J/g 중 어느 하나이며,
상기 수지 필름이 중합체 성분(A), 열경화성 성분(B), 및 충전재(D)를 함유하고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 중합체 성분(A)의 함유량의 비율이 5∼35질량％ 및 5∼27질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％, 15∼73질량％, 및 35∼70질량％ 중 어느 하나이고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 충전재(D)의 함유량의 비율이 10∼65질량％ 및 15∼55질량％ 중 어느 하나인, 수지 필름을 들 수 있다.
본 실시형태의 바람직한 수지 필름의 다른 예로는, 열경화성 수지 필름으로서,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하, 10∼100J/g, 50∼90J/g, 및 60∼80J/g 중 어느 하나이고,
상기 X값이 19 이상 10000 미만, 19∼5000, 25∼2000, 30∼1000, 35∼500, 40∼300, 45∼100, 및 50∼70 중 어느 하나이며,
상기 수지 필름이 중합체 성분(A), 열경화성 성분(B), 충전재(D), 및 첨가제(I)를 함유하고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 중합체 성분(A)의 함유량의 비율이 5∼35질량％ 및 5∼27질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％, 15∼73질량％, 및 35∼70질량％ 중 어느 하나이고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 충전재(D)의 함유량의 비율이 10∼65질량％ 및 15∼55질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 첨가제(I)의 함유량의 비율이 0.5∼10질량％, 0.5∼7질량％, 및 0.5∼5질량％ 중 어느 하나인, 수지 필름을 들 수 있다.
◇복합 시트
본 발명의 일 실시형태에 따른 복합 시트는, 지지 시트와, 상기 지지 시트의 한쪽 면 상에 형성된 수지 필름을 구비하고, 상기 수지 필름이, 상술한 본 발명의 일 실시형태에 따른 수지 필름이다.
본 실시형태의 복합 시트를 사용함으로써, 앞서 설명한 바와 같이, 상기 수지 필름을 그 첩부 대상물의 요철면에 양호하게 첩부할 수 있고, 이 때, 요철면 상의 미세한 홈을 충전할 수 있어, 수지 필름의 경화 불량을 억제할 수 있다.
본 명세서에 있어서는, 상기 수지 필름을 상기 제1 보호막의 형성용으로서 사용하는 경우에는, 상기 복합 시트를 「제1 보호막 형성용 시트」로 칭하고, 제1 보호막 형성용 시트 중의 상기 지지 시트를 「제1 지지 시트」로 칭한다.
한편, 반도체 웨이퍼 또는 반도체 칩의 범프 형성면과는 반대측 면(이면)에 제2 보호막을 형성하기 위해서는, 제2 보호막을 형성하기 위한 제2 보호막 형성용 필름을 구비하여 구성된, 제2 보호막 형성용 시트를 사용한다. 제2 보호막 형성용 시트로는, 예를 들면, 다이싱 시트와, 상기 다이싱 시트 상에 형성된 제2 보호막 형성용 필름을 구비하여 구성된 것을 들 수 있다. 다이싱 시트가, 상기 지지 시트와 동일한 것을 구비하고 있는 경우에는, 이 지지 시트를 「제2 지지 시트」로 칭한다.
동일하게, 예를 들면, 제1 지지 시트가 기재, 점착제층을 구비하고 있는 경우에는, 이들을 「제1 기재」, 「제1 점착제층」으로 칭하고, 제2 지지 시트가 기재, 점착제층을 구비하고 있는 경우에는, 이들을 「제2 기재」, 「제2 점착제층」으로 칭한다.
도 3은 본 실시형태의 복합 시트의 일 예를 모식적으로 나타내는 단면도이다.
여기에 나타내는 복합 시트(1)는, 지지 시트(10)와, 지지 시트(10)의 한쪽 면(본 명세서에 있어서는, 「제1 면」으로 칭하는 경우가 있다)(10a) 상에 형성된 수지 필름(12)을 구비하여 구성되어 있다.
지지 시트(10)는 기재(11)와, 기재(11)의 한쪽 면(본 명세서에 있어서는, 「제1 면」으로 칭하는 경우가 있다)(11a) 상에 형성된 완충층(13)과, 완충층(13)의 기재(11)측과는 반대측 면(본 명세서에 있어서는, 「제1 면」으로 칭하는 경우가 있다)(13a) 상에 형성된 점착제층(14)을 구비하여 구성되어 있다.
즉, 복합 시트(1)는 기재(11)와, 완충층(13)과, 점착제층(14)과, 수지 필름(12)이 이 순서로, 이들의 두께 방향에 있어서 적층되어 구성되어 있다. 점착제층(14)은 지지 시트(10)의 한쪽(수지 필름(12)측)의 최표층이며, 그 완충층(13)측과는 반대측 면(본 명세서에 있어서는, 「제1 면」으로 칭하는 경우가 있다)(14a)은 지지 시트(10)의 제1 면(10a)과 동일하다.
복합 시트(1)에 있어서, 완충층(13)과 점착제층(14)은 모두, 기재(11)와 수지 필름(12) 사이에 배치되어 있다.
수지 필름(12)은 상술한 본 발명의 일 실시형태에 따른 수지 필름이다.
수지 필름(12)의 완충층(13)측과는 반대측 면(제1 면)(12a)은, 수지 필름(12)(다시 말하면, 복합 시트(1))의 상기 요철면에 대한 첩부면이다.
본 실시형태의 복합 시트는 도 3에 나타내는 것에 한정되지 않고, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 도 3에 나타내는 것에 있어서, 일부의 구성이 변경, 삭제 또는 추가된 것이어도 된다.
예를 들면, 본 실시형태의 복합 시트에 있어서의, 지지 시트로는, 상기 기재, 완충층, 및 점착제층을 구비하여 구성된 것 이외에, 기재만으로 구성된 것; 기재와, 상기 기재의 한쪽 면 상에 형성된 점착제층을 구비하여 구성된 것; 기재와, 상기 기재의 한쪽 면 상에 형성된 완충층을 구비하여 구성된 것도 들 수 있다.
지지 시트가 기재와 점착제층을 구비하고 있는 경우, 상기 복합 시트에 있어서, 점착제층은 기재와 상기 수지 필름 사이에 배치되어 있다. 지지 시트가 기재와 완충층을 구비하고 있는 경우, 상기 복합 시트에 있어서, 완충층은 기재와 상기 수지 필름 사이에 배치되어 있다.
지지 시트로는, 이들 중에서도, 상기 기재, 완충층, 및 점착제층을 구비하여 구성된 것이 보다 바람직하다.
예를 들면, 본 실시형태의 복합 시트에 있어서, 지지 시트(도 3에 나타내는 복합 시트(1)에 있어서는 지지 시트(10))는, 기재(도 3에 나타내는 복합 시트(1)에 있어서는 기재(11))와 완충층(도 3에 나타내는 복합 시트(1)에 있어서는 완충층(13)) 사이에, 밀착층을 구비하고 있어도 된다.
상기 밀착층은 기재 및 완충층의 밀착성을 향상시켜, 복합 시트에 있어서, 기재 및 완충층의 박리를 고도로 억제한다. 따라서, 밀착층을 구비한 복합 시트는 그 사용시에 있어서, 기재, 밀착층, 및 완충층의 적층 구조를 보다 안정적으로 유지 할 수 있다.
밀착층은 시트형 또는 필름형이다.
바람직한 밀착층으로는, 예를 들면, 에틸렌-초산비닐 공중합 수지(EVA) 등을 함유하는 것을 들 수 있다.
예를 들면, 본 실시형태의 복합 시트는, 기재와는 반대측 최표층(도 3에 나타내는 복합 시트(1)에 있어서는 수지 필름(12)) 상에 박리 필름을 구비하고 있어도 된다.
이어서, 본 실시형태의 복합 시트를 구성하는 각 층에 대해 설명한다.
◎기재
상기 기재는 시트형 또는 필름형이며, 그 구성 재료로는, 예를 들면, 각종 수지를 들 수 있다.
상기 수지로는, 예를 들면, 저밀도 폴리에틸렌(LDPE), 직쇄 저밀도 폴리에틸렌(LLDPE), 고밀도 폴리에틸렌(HDPE) 등의 폴리에틸렌; 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 노르보르넨 수지 등의 폴리에틸렌 이외의 폴리올레핀; 에틸렌-초산비닐 공중합체, 에틸렌-(메타)아크릴산 공중합체, 에틸렌-(메타)아크릴산에스테르 공중합체, 에틸렌-노르보르넨 공중합체 등의 에틸렌계 공중합체(모노머로서 에틸렌을 사용하여 얻어진 공중합체); 폴리염화비닐, 염화비닐 공중합체 등의 염화비닐계 수지(모노머로서 염화비닐을 사용하여 얻어진 수지); 폴리스티렌; 폴리시클로올레핀; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌이소프탈레이트, 폴리에틸렌-2,6-나프탈렌디카르복시레이트, 모든 구성 단위가 방향족 고리형 기를 갖는 전방향족 폴리에스테르 등의 폴리에스테르; 2종 이상의 상기 폴리에스테르의 공중합체; 폴리(메타)아크릴산에스테르; 폴리우레탄; 폴리우레탄아크릴레이트; 폴리이미드; 폴리아미드; 폴리카보네이트; 불소 수지; 폴리아세탈; 변성 폴리페닐렌옥시드; 폴리페닐렌설피드; 폴리설폰; 폴리에테르케톤 등을 들 수 있다.
또한, 상기 수지로는, 예를 들면, 상기 폴리에스테르와 그 이외의 수지의 혼합물 등의 폴리머 알로이도 들 수 있다. 상기 폴리에스테르와 그 이외의 수지의 폴리머 알로이는, 폴리에스테르 이외의 수지의 양이 비교적 소량인 것이 바람직하다.
또한, 상기 수지로는, 예를 들면, 지금까지 예시한 상기 수지의 1종 또는 2종 이상이 가교된 가교 수지; 지금까지 예시한 상기 수지의 1종 또는 2종 이상을 사용한 아이오노머 등의 변성 수지도 들 수 있다.
기재를 구성하는 수지는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
기재는 1층(단층)만이어도 되고, 2층 이상의 복수층이어도 되며, 복수층인 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
기재의 두께는 5∼1000㎛인 것이 바람직하고, 10∼500㎛인 것이 보다 바람직하며, 15∼300㎛인 것이 더욱 바람직하고, 20∼180㎛인 것이 특히 바람직하다.
여기서, 「기재의 두께」란, 기재 전체의 두께를 의미하며, 예를 들면, 복수층으로 이루어지는 기재의 두께란, 기재를 구성하는 모든 층의 합계 두께를 의미한다.
기재는 두께의 정밀도가 높은 것, 즉, 부위에 상관없이 두께의 격차가 억제된 것이 바람직하다. 상술한 구성 재료 중, 이러한 두께의 정밀도가 높은 기재를 구성하는데 사용 가능한 재료로는, 예를 들면, 폴리에틸렌, 폴리에틸렌 이외의 폴리올레핀, 폴리에틸렌테레프탈레이트, 에틸렌-초산비닐 공중합체 등을 들 수 있다.
기재는 상기 수지 등의 주된 구성 재료 이외에, 충전재, 착색제, 대전 방지제, 산화 방지제, 유기 윤활제, 촉매, 연화제(가소제) 등의 공지의 각종 첨가제를 함유하고 있어도 된다.
기재는 투명해도 되고, 불투명해도 되며, 목적에 따라 착색되어 있어도 되고, 다른 층이 증착되어 있어도 된다.
상기 수지 필름이 에너지선 경화성인 경우, 기재는 에너지선을 투과시키는 것이 바람직하다.
기재는 공지의 방법으로 제조할 수 있다. 예를 들면, 수지를 함유하는 기재는, 상기 수지를 함유하는 수지 조성물을 성형함으로써 제조할 수 있다.
◎완충층
완충층은 시트형 또는 필름형이며, 완충층과 이에 인접하는 층에 가해지는 힘에 대해, 완충 작용을 갖는다. 여기서 「완충층과 인접하는 층」으로서는, 예를 들면, 상기 수지 필름과, 그 경화물에 상당하는 층(예를 들면, 제1 보호막 등의 보호막)과, 점착제층을 들 수 있다.
완충층의 구성 재료는 특별히 한정되지 않는다.
바람직한 완충층으로는, 예를 들면, 우레탄(메타)아크릴레이트 등을 함유하는 것을 들 수 있다.
상술한 상기 수지 필름의 경우와 동일하게, 온도 90℃, 주파수 1Hz의 조건에서, 직경 25㎜, 두께 1㎜의 완충층의 시험편에 변형을 발생시키고, 상기 시험편의 저장 탄성률을 측정하여, 상기 시험편의 변형이 300％일 때의, 상기 시험편의 저장 탄성률을 Gb300으로 했을 때, Gb300은 Gc300 이상(Gb300≥Gc300)인 것이 바람직하다. 이러한 조건을 만족하는 상기 복합 시트를 사용하여, 상기 수지 필름을 요철면에 첩부함으로써, 요철면의 볼록부(예를 들면, 반도체 웨이퍼의 범프)의 상부가 보다 용이하게 수지 필름을 관통한다.
상술한 바와 같이, 완충층의 시험편에 0.01％∼1000％의 범위에서 변형을 발생시키고, 상기 시험편의 저장 탄성률 Gb를 측정하고, 상기 수지 필름의 시험편에 0.01％∼1000％의 범위에서 변형을 발생시키고, 상기 시험편의 저장 탄성률 Gc를 측정하여, 변형이 동일한 경우의 Gb와 Gc를 비교했을 때, 변형이 0.01％∼1000％인 모든 범위에서, Gb는 Gc 이상(Gb≥Gc)인 것이 보다 바람직하며, 변형이 10％∼1000％인 모든 범위에서, Gb는 Gc 이상인 것이 더욱 바람직하다. 이러한 조건을 만족하는 상기 복합 시트를 사용하여, 상기 수지 필름을 요철면에 첩부함으로써, 요철면의 볼록부(예를 들면, 반도체 웨이퍼의 범프)의 상부가 더욱 용이하게 수지 필름을 관통한다.
완충층은 1층(단층)으로 이루어지는 것이어도 되고, 2층 이상의 복수층으로 이루어지는 것이어도 되며, 복수층으로 이루어지는 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
완충층의 두께는 150∼1000㎛인 것이 바람직하고, 150∼800㎛인 것이 보다 바람직하며, 200∼600㎛인 것이 더욱 바람직하고, 250∼500㎛인 것이 특히 바람직하다.
여기서, 「완충층의 두께」란, 완충층 전체의 두께를 의미하며, 예를 들면, 복수층으로 이루어지는 완충층의 두께란, 완충층을 구성하는 모든 층의 합계 두께를 의미한다.
＜＜완충층 형성용 조성물＞＞
완충층은 상기 수지 등의, 완충층의 구성 재료를 함유하는 완충층 형성용 조성물을 사용하여 형성할 수 있다. 예를 들면, 완충층의 형성 대상면에 대해, 완충층 형성용 조성물을 압출 성형함으로써, 목적으로 하는 부위에 완충층을 형성할 수 있다. 완충층의 보다 구체적인 형성 방법은 다른 층의 형성 방법과 함께, 추후 상세하게 설명한다. 완충층 형성용 조성물 중의, 상온에서 기화하지 않는 성분끼리의 함유량의 비율은, 통상, 완충층의 상기 성분끼리의 함유량의 비율과 동일해진다.
＜완충층 형성용 조성물(V)＞
완충층 형성용 조성물로는, 예를 들면, 우레탄(메타)아크릴레이트를 함유하는 완충층 형성용 조성물(V) 등을 들 수 있다.
완충층 형성용 조성물(V) 및 완충층의 우레탄(메타)아크릴레이트의 함유량은, 80∼100질량％인 것이 바람직하다.
[다른 성분]
완충층 형성용 조성물(V) 및 완충층은, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 우레탄(메타)아크릴레이트 이외의 다른 성분을 함유하고 있어도 된다.
상기 다른 성분으로는, 특별히 한정되지 않고, 목적에 따라 적절히 선택할 수 있다.
완충층 형성용 조성물(V) 및 완충층이 함유하는 상기 다른 성분은, 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
완충층 형성용 조성물(V) 및 완충층의 상기 다른 성분의 함유량은, 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 된다.
◎점착제층
점착제층은 시트형 또는 필름형이며, 점착제를 함유한다.
상기 점착제로는, 예를 들면, 아크릴 수지, 우레탄 수지, 고무계 수지, 실리콘 수지, 에폭시계 수지, 폴리비닐에테르, 폴리카보네이트, 에스테르계 수지 등의 점착성 수지를 들 수 있고, 아크릴 수지가 바람직하다.
본 명세서에 있어서, 「점착성 수지」에는, 점착성을 갖는 수지와, 접착성을 갖는 수지의 양쪽이 포함된다. 예를 들면, 상기 점착성 수지에는, 수지 자체가 점착성을 갖는 것뿐만 아니라, 첨가제 등의 다른 성분과의 병용에 의해 점착성을 나타내는 수지나, 열 또는 물 등의 트리거의 존재에 의해 접착성을 나타내는 수지 등도 포함된다.
점착제층은 1층(단층)으로 이루어지는 것이어도 되고, 2층 이상의 복수층으로 이루어지는 것이어도 되며, 복수층으로 이루어지는 경우, 이들 복수층은 서로 동일해도 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.
점착제층의 두께는 10∼180㎛인 것이 바람직하고, 30∼120㎛인 것이 보다 바람직하며, 40∼80㎛인 것이 특히 바람직하다. 점착제층의 두께가 상기 하한값 이상임으로써, 점착제층을 형성한 것에 의한 효과가 보다 현저히 얻어진다. 점착제층의 두께가 상기 상한값 이하임으로써, 지지 시트를 박층화할 수 있다.
여기서, 「점착제층의 두께」란, 점착제층 전체의 두께를 의미하며, 예를 들면, 복수층으로 이루어지는 점착제층의 두께란, 점착제층을 구성하는 모든 층의 합계 두께를 의미한다.
점착제층은 에너지선 경화성 점착제를 사용하여 형성된 것이어도 되고, 비에너지선 경화성 점착제를 사용하여 형성된 것이어도 된다. 즉, 점착제층은 에너지선 경화성 및 비에너지선 경화성의 어느 것이어도 된다. 에너지선 경화성 점착제층은 그 경화 전 및 경화 후에서의 물성을 용이하게 조절할 수 있다. 예를 들면, 후술하는 제1 보호막이 형성된 반도체 칩의 픽업 전에, 에너지선 경화성 점착제층을 경화시킴으로써, 제1 보호막이 형성된 반도체 칩을 보다 용이하게 픽업할 수 있다.
＜＜점착제 조성물＞＞
점착제층은 점착제를 함유하는 점착제 조성물을 사용하여 형성할 수 있다. 예를 들면, 점착제층의 형성 대상면에 점착제 조성물을 도공하고, 필요에 따라 건조시킴으로써, 목적으로 하는 부위에 점착제층을 형성할 수 있다. 점착제 조성물에 있어서의, 상온에서 기화하지 않는 성분끼리의 함유량의 비율은, 통상, 점착제층에 있어서의 상기 성분끼리의 함유량의 비율과 동일해진다.
점착제 조성물의 도공은 예를 들면, 상술한 수지 필름 형성용 조성물의 도공의 경우와 동일한 방법으로 행할 수 있다.
점착제 조성물의 건조 조건은 특별히 한정되지 않는다. 점착제 조성물은 후술하는 용매를 함유하고 있는 경우, 가열 건조시키는 것이 바람직하다. 용매를 함유하는 점착제 조성물은 예를 들면, 70∼130℃에서 10초∼5분의 조건에서 건조시키는 것이 바람직하다.
기재 또는 완충층 상에 점착제층을 형성하는 경우에는, 예를 들면, 기재 또는 완충층 상에 점착제 조성물을 도공하고, 필요에 따라 건조시킴으로써, 기재 또는 완충층 상에 점착제층을 적층하면 된다. 또한, 기재 또는 완충층 상에 점착제층을 형성하는 경우에는, 예를 들면, 박리 필름 상에 점착제 조성물을 도공하고, 필요에 따라 건조시킴으로써, 박리 필름 상에 점착제층을 형성해 두고, 이 점착제층의 노출면을 기재 또는 완충층의 한쪽 표면과 첩합함으로써, 기재 또는 완충층 상에 점착제층을 적층해도 된다. 이 경우의 박리 필름은 복합 시트의 제조 과정 또는 사용 과정 중 어느 타이밍에서 제거하면 된다.
점착제층이 에너지선 경화성인 경우, 에너지선 경화성 점착제 조성물로는, 예를 들면, 비에너지선 경화성 점착성 수지(I-1a)(이하, 「점착성 수지(I-1a)」로 약기하는 경우가 있다)와, 에너지선 경화성 화합물을 함유하는 점착제 조성물(I-1); 상기 점착성 수지(I-1a)의 측쇄에 불포화기가 도입된 에너지선 경화성 점착성 수지(I-2a)(이하, 「점착성 수지(I-2a)」로 약기하는 경우가 있다)를 함유하는 점착제 조성물(I-2); 상기 점착성 수지(I-2a)와, 에너지선 경화성 저분자 화합물을 함유하는 점착제 조성물(I-3) 등을 들 수 있다.
상기 점착제 조성물(I-1), 점착제 조성물(I-2), 및 점착제 조성물(I-3)로는, 예를 들면, 「국제 공개 제2017/078047호」의 단락 0045∼0105에 기재된 제1 점착제 조성물(I-1), 제1 점착제 조성물(I-2), 및 제1 점착제 조성물(I-3) 등을 들 수 있다.
점착제층이 비에너지선 경화성인 경우, 비에너지선 경화성 점착제 조성물로는, 예를 들면, 상기 점착성 수지(I-1a)를 함유하는 점착제 조성물(I-4) 등을 들 수 있다.
＜＜점착제 조성물의 제조 방법＞＞
점착제 조성물(I-1)∼(I-4) 등의 점착제 조성물은, 상기 점착제와, 필요에 따라 상기 점착제 이외의 성분 등의, 점착제 조성물을 구성하기 위한 각 성분을 배합함으로써 얻어진다.
각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않고, 2종 이상의 성분을 동시에 첨가해도 된다.
배합시 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법; 믹서를 이용하여 혼합하는 방법; 초음파를 가하여 혼합하는 방법 등, 공지의 방법으로부터 적절히 선택하면 된다.
각 성분의 첨가 및 혼합시의 온도와 시간은, 각 배합 성분이 열화하지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되나, 온도는 15∼30℃인 것이 바람직하다.
◎수지 필름
본 실시형태의 복합 시트에 있어서의 수지 필름은, 앞서 설명한 바와 동일하기 때문에, 여기서는 그 상세한 설명을 생략한다.
본 실시형태의 바람직한 복합 시트의 일 예로는, 지지 시트와, 상기 지지 시트의 한쪽 면 상에 형성된 수지 필름을 구비한 복합 시트로서,
상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 완충층과, 상기 완충층의 상기 기재측과는 반대측 면 상에 형성된 점착제층을 구비하고 있고, 상기 완충층 및 점착제층이, 상기 기재와 상기 수지 필름 사이에 배치되며,
상기 수지 필름이 열경화성 수지 필름이고,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하, 10∼100J/g, 50∼90J/g, 및 60∼80J/g 중 어느 하나이며,
상기 수지 필름이 중합체 성분(A) 및 열경화성 성분(B)을 함유하고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 중합체 성분(A)의 함유량의 비율이, 5∼35질량％ 및 5∼27질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％, 15∼73질량％, 및 35∼70질량％ 중 어느 하나인, 복합 시트를 들 수 있다.
본 실시형태의 바람직한 복합 시트의 다른 예로는, 지지 시트와, 상기 지지 시트의 한쪽 면 상에 형성된 수지 필름을 구비한 복합 시트로서,
상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 완충층과, 상기 완충층의 상기 기재측과는 반대측 면 상에 형성된 점착제층을 구비하고 있고, 상기 완충층 및 점착제층이, 상기 기재와 상기 수지 필름 사이에 배치되며,
상기 수지 필름이 열경화성 수지 필름이고,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하, 10∼100J/g, 50∼90J/g, 및 60∼80J/g 중 어느 하나이며,
상기 수지 필름이 중합체 성분(A), 열경화성 성분(B), 및 충전재(D)를 함유하고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 중합체 성분(A)의 함유량의 비율이, 5∼35질량％ 및 5∼27질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％, 15∼73질량％, 및 35∼70질량％ 중 어느 하나이고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 충전재(D)의 함유량의 비율이 10∼65질량％ 및 15∼55질량％ 중 어느 하나인, 복합 시트를 들 수 있다.
본 실시형태의 바람직한 복합 시트의 또 다른 예로는, 지지 시트와, 상기 지지 시트의 한쪽 면 상에 형성된 수지 필름을 구비한 복합 시트로서,
상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 완충층과, 상기 완충층의 상기 기재측과는 반대측 면 상에 형성된 점착제층을 구비하고 있고, 상기 완충층 및 점착제층이, 상기 기재와 상기 수지 필름 사이에 배치되며,
상기 수지 필름이 열경화성 수지 필름이고,
열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하, 10∼100J/g, 50∼90J/g, 60∼80J/g 중 어느 하나이며,
상기 X값이 19 이상 10000 미만, 19∼5000, 25∼2000, 30∼1000, 35∼500, 40∼300, 45∼100, 및 50∼70 중 어느 하나이며,
상기 수지 필름이 중합체 성분(A), 열경화성 성분(B), 충전재(D), 및 첨가제(I)를 함유하고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 중합체 성분(A)의 함유량의 비율이, 5∼35질량％ 및 5∼27질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％, 15∼73질량％, 및 35∼70질량％ 중 어느 하나이고,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 충전재(D)의 함유량의 비율이 10∼65질량％ 및 15∼55질량％ 중 어느 하나이며,
상기 수지 필름에 있어서의, 상기 수지 필름의 총 질량에 대한, 상기 첨가제(I)의 함유량의 비율이, 0.5∼10질량％, 0.5∼7질량％, 및 0.5∼5질량％ 중 어느 하나인, 복합 시트를 들 수 있다.
◇복합 시트의 제조 방법
상기 복합 시트는 상술한 각 층을 대응하는 위치 관계가 되도록 순차 적층함으로써 제조할 수 있다. 각 층의 형성 방법은, 앞서 설명한 바와 같다.
예를 들면, 기재, 완충층, 점착제층, 및 수지 필름이 이 순서로, 이들의 두께 방향에 있어서 적층되어 구성되어 있는 복합 시트는, 이하에 나타내는 방법으로 제조할 수 있다.
즉, 기재에 대해, 완충층 형성용 조성물을 압출 성형함으로써, 기재 상에 완충층을 적층한다. 또한, 박리 필름의 박리 처리면 상에 상술한 점착제 조성물을 도공하고, 필요에 따라 건조시킴으로써, 점착제층을 적층한다. 그리고, 이 박리 필름 상의 점착제층을 기재 상의 완충층과 첩합함으로써, 기재, 완충층, 점착제층, 및 박리 필름이 이 순서로, 이들의 두께 방향에 있어서 적층되어 구성된, 박리 필름이 형성된 적층 시트를 얻는다.
별도로, 박리 필름의 박리 처리면 상에 상술한 수지 필름 형성용 조성물을 도공하고, 필요에 따라 건조시킴으로써, 수지 필름을 적층한다.
그리고, 상기에서 얻어진 적층 시트로부터 박리 필름을 제거하고, 이에 의해 새로 생긴 점착제층의 노출면과, 상술한 박리 필름 상의 수지 필름의 노출면을 첩합함으로써, 기재, 완충층, 점착제층, 수지 필름, 및 박리 필름이 이 순서로, 이들의 두께 방향에 있어서 적층되어 구성된 복합 시트를 얻는다. 수지 필름 상의 박리 필름은 복합 시트의 사용시 제거하면 된다.
상술한 각 층 이외의 다른 층을 구비한 복합 시트는, 상술한 제조 방법에 있어서, 상기 다른 층의 적층 위치가 적절한 위치가 되도록, 상기 다른 층의 형성 공정 및 적층 공정 중 어느 한쪽 또는 양쪽을 적절히 추가하여 행함으로써 제조할 수 있다.
◇제1 보호막이 형성된 반도체 칩의 제조 방법(수지 필름 및 복합 시트의 사용 방법)
앞서 설명한 바와 같이, 본 실시형태의 수지 필름은, 그 첩부 대상물의 요철면에 대해 첩부했을 때, 볼록부를 관통시켜 그 상부를 노출시키면서, 요철면 전체를 피복할 수 있는 점에서, 매우 우수한 특성을 갖는다. 즉, 본 실시형태의 수지 필름은, 요철면을 갖는 첩부 대상물의 상기 요철면에 대한 첩부용으로서 바람직하다. 또한, 요철면이 미세한 홈을 갖는 경우, 상기 수지 필름에 의해 이러한 홈을 충전할 수 있고, 그 결과, 홈을 보호막에 의해 충전할 수 있다. 또한, 수지 필름이 요철면 상의 미세한 홈에 충전되어 경화를 위한 열처리가 실시된 수지 필름의 경화 불량이 억제되어 있으므로, 보호막의 절단시 발생할 수 있는 가공 부스러기가 반도체 칩 또는 웨이퍼에 부착되는 것을 억제할 수 있다.
이러한 본 실시형태의 수지 필름은, 반도체 칩의 요철면 및 측면의 보호용으로서 바람직하고, 예를 들면, 반도체 칩과, 상기 반도체 칩의 측면 및 범프를 갖는 면(범프 형성면)에 형성된 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩의 제조에 사용하는데 특히 바람직하다. 이 경우, 상기 요철면은 반도체 칩의 범프 형성면이며, 볼록부는 범프이다. 또한, 오목부에는 범프 형성면 상의 홈이 포함된다. 그리고, 제1 보호막이 형성된 반도체 칩은, 그 중의 범프에 있어서, 기판에 플립 칩 접속함으로써, 반도체 장치의 제조에 사용하는데 바람직하다.
본 실시형태의 수지 필름은, 상술한 복합 시트의 형태로 사용하는데 바람직하다.
이하, 상기 복합 시트를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법에 대해 설명한다.
본 발명의 일 실시형태에 따른 제1 보호막이 형성된 반도체 칩의 제조 방법은, 반도체 웨이퍼를 사용한, 제1 보호막이 형성된 반도체 칩의 제조 방법으로서, 상기 제1 보호막이 형성된 반도체 칩은, 반도체 칩과, 상기 반도체 칩의 측면 및 범프를 갖는 면에 형성된 제1 보호막을 구비하고 있고, 상기 반도체 웨이퍼는, 그 한쪽 면에 범프와, 상기 반도체 웨이퍼의 분할 개소가 되는 홈을 가지며, 상기 제조 방법은, 상술한 본 발명의 일 실시형태에 따른 복합 시트 중의 상기 열경화성 수지 필름을 상기 반도체 웨이퍼의 상기 한쪽 면에 첩부함으로써, 상기 한쪽 면에 상기 수지 필름을 구비하고, 또한, 상기 홈이 상기 수지 필름으로 충전된, 수지 필름이 형성된 반도체 웨이퍼를 제작하는 첩부 공정을 가지며, 상기 제조 방법은, 추가로, 상기 첩부 공정 후, 상기 수지 필름을 열경화시켜, 상기 제1 보호막을 형성함으로써, 상기 반도체 웨이퍼와, 상기 반도체 웨이퍼의 상기 한쪽 면에 형성되고, 또한 상기 홈에 충전된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 웨이퍼를 제작하는 경화 공정(1)과, 상기 경화 공정(1) 후, 상기 반도체 웨이퍼를 분할함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩군을 제작하는 분할 공정(1)과, 상기 분할 공정(1) 후, 상기 제1 보호막이 형성된 반도체 칩군 중의 상기 반도체 칩 간의 간극을 따라, 상기 제1 보호막을 절단함으로써, 상기 제1 보호막이 형성된 반도체 칩을 제작하는 절단 공정(1)을 갖거나(이 경우의 제조 방법을, 본 명세서에 있어서는, 「제조 방법(1)」로 칭하는 경우가 있다), 상기 첩부 공정 후이면서 상기 경화 공정(1) 후, 상기 제1 보호막이 형성된 반도체 웨이퍼 중의 상기 홈을 따라, 상기 제1 보호막을 절입함으로써, 절입된 제1 보호막이 형성된 반도체 웨이퍼를 제작하는 절단 공정(2)과, 상기 절단 공정(2) 후, 상기 반도체 웨이퍼를 분할함으로써, 상기 제1 보호막이 형성된 반도체 칩을 제작하는 분할 공정(2)을 갖거나(이 경우의 제조 방법을, 본 명세서에 있어서는, 「제조 방법(2)」로 칭하는 경우가 있다), 또는, 상기 첩부 공정 후, 상기 반도체 웨이퍼를 분할함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 수지 필름을 구비한 수지 필름이 형성된 반도체 칩군을 제작하는 분할 공정(3)과, 상기 분할 공정(3) 후, 상기 수지 필름을 열경화시켜, 상기 제1 보호막을 형성함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩군을 제작하는 경화 공정(3)과, 상기 경화 공정(3) 후, 상기 제1 보호막이 형성된 반도체 칩군 중의 상기 반도체 칩 간의 간극을 따라, 상기 제1 보호막을 절단함으로써, 상기 제1 보호막이 형성된 반도체 칩을 얻는 절단 공정(3)을 갖는다(이 경우의 제조 방법을, 본 명세서에 있어서는, 「제조 방법(3)」으로 칭하는 경우가 있다).
이하, 이들 제조 방법에 대해 설명한다.
＜＜제조 방법(1)＞＞
도 4a∼도 4e는, 도 3에 나타내는 복합 시트(1)를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 일 예로서, 제조 방법(1)을 모식적으로 나타내는 단면도이다.
여기서는, 수지 필름을 제1 보호막의 형성용으로서 사용하기 때문에, 「복합 시트(1)」를 「제1 보호막 형성용 시트(1)」로 칭하고, 「기재(11)」를 「제1 기재(11)」로 칭한다.
＜첩부 공정＞
제조 방법(1)의 상기 첩부 공정에 있어서는, 도 4a∼도 4b에 나타내는 바와 같이, 제1 보호막 형성용 시트(1) 중의 수지 필름(12)을 반도체 웨이퍼(9)의 한쪽 면(이하, 「범프 형성면」으로 칭하는 경우가 있다)(9a)에 첩부한다.
반도체 웨이퍼(9)는 그 범프 형성면(9a)에 복수개의 범프(91)와, 반도체 웨이퍼(9)의 분할 개소가 되는 복수개의 홈(90)을 갖는다.
본 공정에서 반도체 웨이퍼(9)에 제1 보호막 형성용 시트(1)를 형성함으로써, 반도체 웨이퍼(9)의 범프 형성면(9a)에 수지 필름(12)을 구비하고, 또한, 홈(90)이 수지 필름(12)으로 충전된, 수지 필름이 형성된 반도체 웨이퍼(901)를 제작한다.
여기서는, 범프(91)의 꼭대기부(9101)가 수지 필름(12)으로부터 돌출되어 있는 상태를 나타내고 있다. 범프(91)의 꼭대기부(9101)가 수지 필름(12)으로부터의 돌출되는 정도는, 수지 필름(12)의 조성, 두께, 또는, 수지 필름(12)의 첩부 조건에 의해 조정할 수 있다.
제조 방법(1)의 상기 첩부 공정에 있어서는, 예를 들면, 우선 도 4a에 나타내는 바와 같이, 제1 보호막 형성용 시트(1)를, 그 수지 필름(12)이 반도체 웨이퍼(9)의 범프 형성면(9a)에 대향하도록 배치한다.
수지 필름(12)의 첩부 대상인 반도체 웨이퍼(9)의 두께는, 특별히 한정되지 않으나, 100∼1000㎛인 것이 바람직하고, 200∼900㎛인 것이 보다 바람직하며, 300∼800㎛인 것이 더욱 바람직하다. 반도체 웨이퍼(9)의 두께가 상기 하한값 이상임으로써, 수지 필름(12)의 경화시의 수축에 수반하는 휨을 억제하기 쉬워진다. 반도체 웨이퍼(9)의 두께가 상기 상한값 이하임으로써, 후술하는 반도체 웨이퍼(9)의 분할 시간을 보다 단축할 수 있다.
본 명세서에 있어서, 「반도체 웨이퍼의 두께」란, 반도체 웨이퍼가 상기 홈을 갖는 경우, 상기 홈이 존재하지 않는 영역에서의 반도체 웨이퍼의 두께를 의미한다.
범프(91)의 높이는 특별히 한정되지 않으나, 120∼300㎛인 것이 바람직하고, 150∼270㎛인 것이 보다 바람직하며, 180∼240㎛인 것이 특히 바람직하다. 범프(91)의 높이가 상기 하한값 이상임으로써, 범프(91)의 기능을 보다 향상시킬 수 있다. 범프(91)의 높이가 상기 상한값 이하임으로써, 범프(91) 상부에서의 수지 필름(12)의 잔존을 억제하는 효과가 보다 높아진다.
본 명세서에 있어서, 「범프의 높이」란, 범프 중, 범프 형성면으로부터 가장 높은 위치에 존재하는 부위에서의 높이를 의미한다.
범프(91)의 폭은 특별히 한정되지 않으나, 170∼350㎛인 것이 바람직하고, 200∼320㎛인 것이 보다 바람직하며, 230∼290㎛인 것이 특히 바람직하다. 범프(91)의 폭이 상기 하한값 이상임으로써, 범프(91)의 기능을 보다 향상시킬 수 있다. 범프(91)의 폭이 상기 상한값 이하임으로써, 범프(91) 상부에서의 수지 필름(12)의 잔존을 억제하는 효과가 보다 높아진다.
본 명세서에 있어서, 「범프의 폭」이란, 범프 형성면에 대해 수직인 방향으로부터 범프를 내려다보아 평면으로 보았을 때 범프 표면 상의 상이한 2점 사이를 직선으로 이어 얻어지는 선분의 길이의 최대값을 의미한다.
서로 이웃하는 범프(91) 간의 거리는 특별히 한정되지 않으나, 250∼800㎛인 것이 바람직하고, 300∼600㎛인 것이 보다 바람직하며, 350∼500㎛인 것이 특히 바람직하다. 상기 거리가 상기 하한값 이상임으로써, 범프(91)의 기능을 보다 향상시킬 수 있다. 상기 거리가 상기 상한값 이하임으로써, 범프(91) 상부에서의 수지 필름(12)의 잔존을 억제하는 효과가 보다 높아진다.
본 명세서에 있어서, 「서로 이웃하는 범프 간의 거리」란, 서로 이웃하는 범프끼리의 표면 사이의 거리의 최소값을 의미한다.
홈(90)의 깊이는, 최종적으로 목적으로 하는 칩의 두께 이상이면서, 후술하는 연삭을 행하기 전의 반도체 웨이퍼(9)의 두께 미만이면, 특별히 한정되지 않으나, 30∼700㎛인 것이 바람직하고, 60∼600㎛인 것이 보다 바람직하며, 100∼500㎛인 것이 더욱 바람직하다. 홈(90)의 깊이가 상기 하한값 이상임으로써, 후술하는 반도체 웨이퍼(9)의 분할이 보다 용이해진다. 홈(90)의 깊이가 상기 상한값 이하임으로써, 반도체 웨이퍼(9)가 보다 고강도가 된다.
본 명세서에 있어서는, 홈의 깊이가 일정 값이 아닌 경우, 홈의 깊이의 최대값을 「홈의 깊이」로서 채용한다.
홈(90)의 폭은 특별히 한정되지 않으나, 10∼2000㎛인 것이 바람직하고, 30∼1000㎛인 것이 보다 바람직하며, 40∼500㎛인 것이 더욱 바람직하고, 50∼300㎛인 것이 특히 바람직하다. 홈(90)의 폭이 상기 하한값 이상임으로써, 후술하는 반도체 웨이퍼(9)의 분할시, 서로 이웃하는 반도체 칩끼리의 접촉을 방지하는 효과가 높아진다. 홈(90)의 폭이 상기 상한값 이하임으로써, 반도체 웨이퍼(9)가 보다 고강도가 된다.
본 명세서에 있어서는, 홈의 폭이 일정 값이 아닌 경우, 홈의 폭의 최대값을 「홈의 폭」으로서 채용한다.
이어서, 제조 방법(1)의 상기 첩부 공정에 있어서는, 반도체 웨이퍼(9) 상의 범프(91)에 수지 필름(12)을 접촉시키고, 제1 보호막 형성용 시트(1)를 반도체 웨이퍼(9)에 압부한다. 이에 의해, 수지 필름(12)의 제1 면(12a)을 범프(91)의 표면(91a) 및 반도체 웨이퍼(9)의 범프 형성면(9a)에 순차 압착시킨다. 이 때, 수지 필름(12)을 가열함으로써, 수지 필름(12)은 연화되어, 범프(91)를 덮도록 하여 범프(91) 사이에 퍼져, 범프 형성면(9a)에 밀착함과 함께, 범프(91)의 표면(91a), 특히 범프 형성면(9a)의 근방 부위의 표면(91a)를 덮어, 범프(91)의 기부를 매입한다. 따라서, 범프 형성면(9a)과 범프(91)의 기부에는, 수지 필름(12)이 충분히 밀착되고, 추가로, 반도체 웨이퍼(9) 상의 홈(90)에 수지 필름(12)이 충전된다.
이상에 의해, 도 4b에 나타내는 바와 같이, 수지 필름이 형성된 반도체 웨이퍼(901)가 얻어진다.
상기와 같이, 제1 보호막 형성용 시트(1)를 반도체 웨이퍼(9)에 압착시키는 방법으로는, 각종 시트를 대상물에 압착시켜 첩부하는 공지의 방법을 적용할 수 있으며, 예를 들면, 라미네이트 롤러를 이용하는 방법 등을 들 수 있다.
반도체 웨이퍼(9)에 압착시킬 때의 제1 보호막 형성용 시트(1)(수지 필름(12))의 가열 온도는, 수지 필름(12)의 경화가 완전히 또는 과도하게 진행되지 않는 정도의 온도이면 되고, 예를 들면, 80∼100℃여도 된다.
범프 형성면(9a)과 범프(91)의 기부에 수지 필름(12)이 충분히 밀착되어, 홈(90)에 수지 필름(12)이 충분히 충전되는 효과가 보다 높아지는 점에서는, 상기 가열 온도는 85∼95℃인 것이 바람직하다.
제1 보호막 형성용 시트(1)(수지 필름(12))을 반도체 웨이퍼(9)에 압착시킬 때의 압력은, 특별히 한정되지 않고, 예를 들면, 0.1∼1.5MPa이어도 된다.
범프 형성면(9a)과 범프(91)의 기부에 수지 필름(12)이 충분히 밀착되어, 홈(90)에 수지 필름(12)이 충분히 충전되는 효과가 보다 높아지는 점에서는, 상기 압력은, 0.3∼1MPa인 것이 바람직하다.
상기와 같이, 제1 보호막 형성용 시트(1)를 반도체 웨이퍼(9)에 압착시키면, 제1 보호막 형성용 시트(1) 중의 수지 필름(12), 점착제층(14), 및 완충층(13)은, 범프(91)로부터 압력이 가해져, 초기에는, 수지 필름(12)의 제1 면(12a), 점착제층(14)의 제1 면(14a), 및 완충층(13)의 제1 면(13a)이 오목한 상태로 변형된다. 그리고, 이대로 범프(91)로부터 압력이 가해진 수지 필름(12)에 있어서, 파열이 발생하는 경우가 있다. 상기 X값이 19 이상 10000 미만(19≤X값＜10000)이면, 이러한 수지 필름(12)의 파열이 발생한다. 이 경우, 최종적으로, 수지 필름(12)의 제1 면(12a)이 반도체 웨이퍼(9)의 범프 형성면(9a)에 압착된 단계에서는, 범프(91)의 꼭대기부(9101)를 포함하는 상부(910)가 수지 필름(12)을 관통하여 돌출된 상태가 된다. 한편, 이 최종 단계에 있어서, 통상, 범프(91)의 상부(910)는 완충층(13)을 관통하지 않는다. 이는 완충층(13)이 범프(91)로부터 가해진 압력에 대해, 완충 작용을 갖기 때문이다.
도 4b에서는, 상기 첩부 공정이 종료된 단계에서, 범프(91)의 꼭대기부(9101)를 포함하는 상부(910)에 수지 필름(12)이 전혀 또는 거의 잔존하지 않고, 범프(91)의 상부(910)에 있어서, 수지 필름(12)의 잔존이 억제된 경우를 나타내고 있다.
여기서, 본 명세서에 있어서 「범프의 상부에 수지 필름이 거의 잔존하지 않는다」란, 특별히 언급이 없는 한, 범프의 상부에 수지 필름이 약간 잔존하고 있으나, 그 잔존량이, 이 범프를 구비한 반도체 칩을 기판에 플립 칩 접속했을 때, 반도체 칩과 기판의 전기적 접속을 방해하지 않는 정도의 양인 것을 의미한다.
상기 X값이 19 이상 10000 미만인 경우에는, 추가로, 상기 첩부 공정이 종료된 단계에서는, 수지 필름(12)에 있어서는, 당초의 크기로부터의 확장이 억제되기 때문에, 반도체 웨이퍼(9)의 범프 형성면(9a)으로부터의, 수지 필름(12)의 확장이 억제된다.
상기 X값이 19 이상 10000 미만인 경우에는, 추가로, 상기 첩부 공정이 종료된 단계에서는, 범프 형성면(9a) 상에 있어서, 수지 필름(12)의 크롤링이 억제된다. 보다 구체적으로는, 범프 형성면(9a)에 수지 필름(12)이 형성된 상태에서, 범프(91) 중, 그 상부(910) 이외의 영역(예를 들면, 범프 형성면(9a) 근방의 기부), 또는, 범프 형성면(9a)의 범프(91) 근방의 영역이, 의도치 않게 수지 필름(12)으로 덮이지 않고 노출되는 현상이 억제된다.
＜경화 공정(1)＞
제조 방법(1)의 상기 첩부 공정 후의 상기 경화 공정(1)에 있어서는, 제1 지지 시트(10)를 수지 필름이 형성된 반도체 웨이퍼(901)로부터 제거한 후, 도 4c에 나타내는 바와 같이, 수지 필름(12)을 경화시켜, 제1 보호막(12')을 형성함으로써, 반도체 웨이퍼(9)와, 반도체 웨이퍼(9)의 범프 형성면(9a)에 형성되고, 또한 홈(90)에 충전된 제1 보호막(12')을 구비한 제1 보호막이 형성된 반도체 웨이퍼(902)를 제작한다.
상기 경화 공정(1)에 있어서는, 수지 필름(12)을 가열에 의해 경화시킨다. 이 때의 가열 조건은 앞서 설명한 바와 같다.
수지 필름(12)은 수지 필름(12)을 사용하여 제작된 상기 제1 시험편의 상기 발열량이 100J/g 이하이며, 경화 불량이 억제되어 있다.
부호 9b는 반도체 웨이퍼(9)의 범프 형성면(9a)과는 반대측 면(이면)을 나타내고 있다.
수지 필름이 형성된 반도체 웨이퍼(901)에 있어서, 반도체 웨이퍼(9) 상의 홈(90)에 수지 필름(12)이 충분히 충전되어 있기 때문에, 상기 경화 공정(1)에 의해, 상기 홈(90)에 제1 보호막(12')이 충분히 충전되어 있는 제1 보호막이 형성된 반도체 웨이퍼(902)가 얻어진다.
＜분할 공정(1)＞
상기 경화 공정(1) 후의 상기 분할 공정(1)에 있어서는, 반도체 웨이퍼(9)를 분할함으로써, 도 4d에 나타내는 바와 같이, 복수개의 반도체 칩(9')과, 복수개의 반도체 칩(9')의 범프를 갖는 면(이하, 「범프 형성면」으로 칭하는 경우가 있다)(9a') 및 반도체 칩(9') 간의 간극(90')에 형성된 제1 보호막(12')을 구비한 제1 보호막이 형성된 반도체 칩군(903)을 제작한다.
반도체 칩(9') 간의 간극(90')이란, 인접하는 반도체 칩(9')의 측면(9c')으로 끼인 영역이다.
반도체 웨이퍼(9)의 분할은, 공지의 방법으로 행할 수 있으며, 본 실시형태에 있어서는, 예를 들면, 반도체 웨이퍼(9)의 이면(9b)을 그라인더 등의 연삭 수단을 이용하여 연삭함으로써 행할 수 있다. 이 때, 반도체 웨이퍼(9)의 이면(9b)으로부터 범프 형성면(9a)을 향하는 방향으로, 연삭면(이면(9b))이 상기 홈(90)에 도달할 때까지(다시 말하면, 상기 홈(90)이 출현할 때까지, 또 다시 말하면, 상기 간극(90')이 형성될 때까지), 반도체 웨이퍼(9)를 연삭한다. 이와 같이 함으로써, 반도체 웨이퍼(9)의 두께가 얇아짐과 함께, 홈(90)이 분할 개소가 되어 반도체 웨이퍼(9)가 분할되고, 동시에, 홈(90)으로부터 상기 간극(90')이 형성된다. 반도체 웨이퍼(9)의 이면(9b)의 연삭은, 반도체 칩(9')의 두께가 목적으로 하는 값이 될 때까지 행하며, 예를 들면, 연삭면이 홈(90)에 도달한 단계에서 연삭을 정지해도 되고, 연삭면이 홈(90)에 도달한 후에도, 상기 간극(90')의 내부에 존재하는 제1 보호막(12')과 함께, 상기 이면(9b)을 연삭해도 된다.
분할 공정(1)에 있어서는, 필요에 따라, 제1 보호막이 형성된 반도체 웨이퍼(902)의 범프 형성면(9a)측 면에, 백 그라인드 테이프를 첩부하고, 반도체 웨이퍼(9)의 이면(9b)을 연삭해도 된다.
본 명세서에 있어서는, 연삭 중인 반도체 웨이퍼(9)의 이면에도, 편의상, 부호 9b를 부여한다.
부호 9b'는, 반도체 칩(9')의 범프 형성면(9a')과는 반대측 면(이면)을 나타내고 있다.
제1 보호막이 형성된 반도체 칩군(903)에 있어서, 모든 반도체 칩(9')은 1장의 제1 보호막(12')에 의해 일체로 유지되어 있다. 상술한 바와 같이 백 그라인드 테이프를 사용한 경우에는, 모든 반도체 칩(9')은 1장의 제1 보호막(12')과, 제1 보호막이 형성된 반도체 칩군(903)의 범프 형성면(9a')측 면에 첩부되어 있는 상기 백 그라인드 테이프에 의해 일체로 유지된다.
＜절단 공정(1)＞
상기 분할 공정(1) 후의 상기 절단 공정(1)에 있어서는, 제1 보호막이 형성된 반도체 칩군(903) 중의 반도체 칩(9') 간의 간극(90')을 따라, 제1 보호막(12')을 절단함으로써, 도 4e에 나타내는 바와 같이, 제1 보호막이 형성된 반도체 칩(900)을 제작한다.
수지 필름(12)은 상기 수지 필름을 사용하여 제작한 상기 제1 시험편의 상기 발열량이 100J/g 이하임으로써 경화 불량이 억제되어 있으므로, 절단시 발생할 수 있는 가공 부스러기가 반도체 칩(9')에 부착되기 어렵다.
제1 보호막이 형성된 반도체 칩(900)은, 반도체 칩(9')과, 반도체 칩(9')의 측면(9c') 및 범프 형성면(9a')에 형성된 제1 보호막(120')을 구비하고 있다. 반도체 칩(9')은 각각, 그 측면(9c') 및 범프 형성면(9a')에 있어서, 절단 후의 제1 보호막(120')으로 보호되어 있어, 반도체 칩(9')이 얻어지는 보호 효과는, 현저히 높다.
반도체 칩(9')을 그 범프 형성면(9a')측의 상방에서 내려다보아 평면으로 보았을 때의, 반도체 칩(9')의 평면 형상이 사각형 형상인 경우에는, 1개의 반도체 칩(9')은 4개의 측면(9c')을 갖고 있다. 따라서, 제1 보호막이 형성된 반도체 칩(900)에 있어서, 반도체 칩(9')의 모든(즉, 4개) 측면(9c')과, 1개의 범프 형성면(9a')에는 일체적으로, 절단 후의 제1 보호막(120')이 형성되어 있다. 본 명세서에 있어서는, 「절단 후의 제1 보호막」을 단순히 「제1 보호막」으로 칭하는 경우가 있다.
상기 절단 공정(1)에 있어서, 제1 보호막(12')은 반도체 칩(9')의 외주(다시 말하면, 측면(9c'))를 따라 절단한다. 이 때, 서로 이웃하는 반도체 칩(9') 간의 간극(90')에 충전되어 있는 제1 보호막(12')을, 반도체 칩(9')의 외주(다시 말하면, 측면(9c'))를 따라 절단하여, 2개로 분할하는 것이 바람직하다. 이와 같이 함으로써, 반도체 칩(9')의 각각의 측면(9c')에, 형상이 보다 균일한 절단 후의 제1 보호막(120')을 형성할 수 있다.
제1 보호막(12')은 예를 들면, 블레이드 다이싱, 레이저 다이싱 등의 공지의 방법에 의해 절단할 수 있다.
제1 보호막(12')의 절단은 예를 들면, 제1 보호막이 형성된 반도체 칩군(903) 중의 반도체 칩(9')의 이면(9b')에 공지의 다이싱 시트를 첩부하고, 백 그라인드 테이프를 제거한 상태로 행할 수 있다. 백 그라인드 테이프가 에너지선 경화성 점착제층을 구비하고 있는 경우에는, 점착제층을 에너지선의 조사에 의해 경화시킴으로써, 제1 보호막이 형성된 반도체 칩군(903)으로부터 백 그라인드 테이프를 보다 용이하게 제거할 수 있다.
제1 보호막이 형성된 반도체 칩(900)에 있어서, 반도체 칩(9')의 범프 형성면(9a')과, 범프(91)의 기부와 측면(9c')에는, 제1 보호막(120')이 충분히 밀착되어 있어, 이들로부터의 제1 보호막(120')의 박리가 억제되어 있다. 그리고, 반도체 칩(9')의 측면(9c')에는, 충분한 두께의 제1 보호막(120')이 형성되어 있다.
또한, 상기 X값이 19 이상 10000 미만인 경우에는, 추가로, 제1 보호막이 형성된 반도체 칩(900)에 있어서는, 범프(91)의 꼭대기부(9101)가 제1 보호막(120')으로부터 돌출되어 있어, 범프(91)의 꼭대기부(9101)를 포함하는 상부(910)에 제1 보호막(120')은 전혀 또는 거의 부착되지 않고, 범프(91)의 상부(910)에서의 제1 보호막(120')의 부착이 억제된다.
또한, 제1 보호막이 형성된 반도체 칩(900)에 있어서는, 반도체 칩(9')의 범프 형성면(9a')에서의 제1 보호막(120')의 확장이 억제된다.
또한, 반도체 칩(9')의 범프 형성면(9a')에서의 제1 보호막(120')의 크롤링이 억제된다. 보다 구체적으로는, 범프 형성면(9a')에 제1 보호막(120')이 형성된 상태에서, 범프(91) 중, 그 상부(910) 이외의 영역(예를 들면, 범프 형성면(9a') 근방의 기부), 또는, 범프 형성면(9a')의 범프(91) 근방의 영역이, 의도치 않게 제1 보호막(120')으로 덮이지 않고 노출되는 현상이 억제된다.
＜＜제조 방법(2)＞＞
도 5a∼도 5e는, 도 3에 나타내는 복합 시트(1)를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 다른 예로서, 제조 방법(2)를 모식적으로 나타내는 단면도이다.
＜첩부 공정, 경화 공정(1)＞
제조 방법(2)에 있어서는, 도 5a∼도 5c에 나타내는 바와 같이, 제조 방법(1)의 경우와 동일한 방법으로, 상기 첩부 공정 및 경화 공정(1)을 행하여, 상기 제1 보호막이 형성된 반도체 웨이퍼(902)를 제작한다.
＜절단 공정(2)＞
제조 방법(2)의 상기 경화 공정(1) 후의 상기 절단 공정(2)에 있어서는, 제1 보호막이 형성된 반도체 웨이퍼(902) 중의 홈(90)을 따라, 제1 보호막(12')을 절입함으로써, 도 5d에 나타내는 바와 같이, 절입된 제1 보호막이 형성된 반도체 웨이퍼(904)를 제작한다.
본 공정에 있어서는, 홈(90)에 충전되어 있는 제1 보호막(12')을, 홈(90)의 측면(90c)을 따라 절입하는 것이 바람직하다. 이와 같이 함으로써, 최종적으로 반도체 칩의 각각의 측면에, 형상이 보다 균일한 절단 후의 제1 보호막을 형성할 수 있다.
상기 절단 공정(2)에 있어서는, 제1 보호막(12')의 반도체 웨이퍼(9)측과는 반대측 면(12b')으로부터, 반도체 웨이퍼(9)측의 면(12a')을 향해, 제1 보호막(12')을 절입한다. 이 때, 제1 보호막(12')의 절입은 홈(90)의 깊이 방향에 있어서의 제1 보호막(12')의 선단부에 도달시키지 않아도 되나, 후술하는 반도체 웨이퍼(9)의 분할이 보다 용이해지는 점에서는, 절입의 도달 위치는 상기 선단부에 가까울수록 바람직하고, 절입을 상기 선단부에 도달시키는 것, 즉, 제1 보호막(12')을 절단하는 것이 보다 바람직하다. 도 5d에서는, 제1 보호막(12')의 절입을 상기 선단부에까지 도달시켜, 제1 보호막(12')을 절단한(절단 후의 제1 보호막(120')으로 하고 있는) 경우를 나타내고 있다.
한편, 후술하는 반도체 웨이퍼(9)의 이면(9b)의 연삭에 의해, 반도체 웨이퍼(9)를 반도체 칩으로 분할했을 때, 반도체 칩의 각부의 균열 또는 결함과, 반도체 칩의 각부 근방에 존재하는 제1 보호막(12')의 균열 또는 결함이 억제되는 점에서는, 제1 보호막(12')의 절입의 도달 위치는, 최종적으로 반도체 칩의 이면이 형성된다고 상정되는 개소와 일치하고 있거나, 또는, 이러한 개소의 근방인 것이 바람직하다.
제1 보호막(12')은 상기 절단 공정(1)의 경우와 동일하게, 예를 들면, 블레이드 다이싱, 레이저 다이싱 등의 공지의 방법에 의해 절단할 수 있다.
＜분할 공정(2)＞
상기 절단 공정(2) 후의 상기 분할 공정(2)에 있어서는, 반도체 웨이퍼(9)를 분할함으로써, 도 5e에 나타내는 바와 같이, 제1 보호막이 형성된 반도체 칩(900)을 제작한다.
분할 공정(2)에서 얻어지는 제1 보호막이 형성된 반도체 칩(900)은, 상기 절단 공정(1)에서 얻어지는 제1 보호막이 형성된 반도체 칩(900)과 동일하다.
반도체 웨이퍼(9)의 분할은 상기 분할 공정(1)의 경우와 동일하게, 공지의 방법으로 행할 수 있다.
예를 들면, 반도체 웨이퍼(9)의 이면(9b)을 그라인더 등의 연삭 수단을 이용하여 연삭하는 경우, 상기 이면(9b)으로부터 범프 형성면(9a)을 향하는 방향으로, 연삭면(이면(9b))이 상기 홈(90)에 도달할 때까지, 상기 이면(9b)을 연삭한다. 절단 공정(2)에 있어서, 제1 보호막(12')의 절입을, 홈(90)의 깊이 방향에 있어서의 제1 보호막(12')의 선단부에 도달시키지 않았던 경우에는, 추가로, 연삭면이 제1 보호막(12')의 절입에 도달할 때까지, 제1 보호막(12')과 함께 이면(9b)을 연삭한다.
제조 방법(1)의 경우와 동일하게, 분할 공정(2)에서 얻어진 제1 보호막이 형성된 반도체 칩(900)에 있어서는, 반도체 칩(9')의 범프 형성면(9a')과, 범프(91)의 기부와, 측면(9c')으로부터의 제1 보호막(120')의 박리가 억제되어 있다. 그리고, 반도체 칩(9')의 측면(9c')에는, 충분한 두께의 제1 보호막(120')이 형성되어 있다.
또한, 상기 X값이 19 이상 10000 미만인 경우에는, 제조 방법(1)의 경우와 동일하게, 분할 공정(2)에서 얻어진 제1 보호막이 형성된 반도체 칩(900)에 있어서는, 상술한 범프(91)의 상부(910)에서의 제1 보호막(120')의 부착이 억제되는 효과와, 범프 형성면(9a')에서의 제1 보호막(120')의 확장이 억제되는 효과와, 범프 형성면(9a')에서의 제1 보호막(120')의 크롤링이 억제되는 효과가 얻어진다.
＜＜제조 방법(3)＞＞
도 6a∼도 6e는 도 3에 나타내는 복합 시트(1)를 사용한 경우의, 제1 보호막이 형성된 반도체 칩의 제조 방법의 또 다른 예로서, 제조 방법(3)을 모식적으로 나타내는 단면도이다.
＜첩부 공정＞
제조 방법(3)에 있어서는, 도 6a∼도 6b에 나타내는 바와 같이, 제조 방법(1)의 경우와 동일한 방법으로, 상기 첩부 공정을 행하여, 상기 수지 필름이 형성된 반도체 웨이퍼(901)를 제작한다.
＜분할 공정(3)＞
제조 방법(3)의 상기 첩부 공정 후의 상기 분할 공정(3)에 있어서는, 반도체 웨이퍼(9)를 분할함으로써, 도 6c에 나타내는 바와 같이, 복수개의 반도체 칩(9')과, 복수개의 반도체 칩(9')의 범프 형성면(9a') 및 반도체 칩(9') 간의 간극(90')에 형성된 수지 필름(12)을 구비한 수지 필름이 형성된 반도체 칩군(905)을 제작한다.
반도체 웨이퍼(9)의 분할은 상기 분할 공정(1)의 경우와 동일하게, 공지의 방법으로 행할 수 있다.
수지 필름이 형성된 반도체 칩군(905)에 있어서, 모든 반도체 칩(9')은 1장의 수지 필름(12)과, 지지 시트(10)에 의해, 일체로 유지되어 있다.
＜경화 공정(3)＞
상기 분할 공정(3) 후의 상기 경화 공정(3)에 있어서는, 제1 지지 시트(10)를 반도체 칩군(905)으로부터 제거한 후, 수지 필름(12)을 경화시켜, 제1 보호막을 형성함으로써, 도 6d에 나타내는 바와 같이, 복수개의 반도체 칩(9')과, 복수개의 반도체 칩(9')의 범프 형성면(9a') 및 반도체 칩(9') 간의 간극(90')에 형성된 제1 보호막(12')을 구비한 제1 보호막이 형성된 반도체 칩군(903)을 제작한다.
경화 공정(3)에서 얻어지는 제1 보호막이 형성된 반도체 칩군(903)은, 상기 분할 공정(1)에서 얻어지는 제1 보호막이 형성된 반도체 칩군(903)과 동일하다.
수지 필름(12)의 경화는 상기 경화 공정(1)의 경우와 동일하게, 공지의 방법으로 행할 수 있다.
＜절단 공정(3)＞
상기 경화 공정(3) 후의 상기 절단 공정(3)에 있어서는, 제1 보호막이 형성된 반도체 칩군(903) 중의 반도체 칩(9') 간의 간극(90')을 따라, 제1 보호막(12')을 절단함으로써, 제1 보호막이 형성된 반도체 칩(900)을 제작한다.
절단 공정(3)에서 얻어지는 제1 보호막이 형성된 반도체 칩(900)은, 상기 절단 공정(1)에서 얻어지는 제1 보호막이 형성된 반도체 칩(900)과 동일하다.
제1 보호막(12')의 절단은 상기 절단 공정(1)의 경우와 동일하게, 공지의 방법으로 행할 수 있다.
제조 방법(1)의 경우와 동일하게, 절단 공정(3)에서 얻어진 제1 보호막이 형성된 반도체 칩(900)에 있어서는, 반도체 칩(9')의 범프 형성면(9a')과, 범프(91)의 기부와, 측면(9c')으로부터의 제1 보호막(120')의 박리가 억제되어 있다. 그리고, 반도체 칩(9')의 측면(9c')에는, 충분한 두께의 제1 보호막(120')이 형성되어 있다.
또한, 상기 X값이 19 이상 10000 미만인 경우에는, 제조 방법(1)의 경우와 동일하게, 절단 공정(3)에서 얻어진 제1 보호막이 형성된 반도체 칩(900)에 있어서는, 상술한 범프(91)의 상부(910)에서의 제1 보호막(120')의 부착이 억제되는 효과와, 범프 형성면(9a')에서의 제1 보호막(120')의 확장이 억제되는 효과와, 범프 형성면(9a')에서의 제1 보호막(120')의 크롤링이 억제되는 효과가 얻어진다.
지금까지는, 도 3에 나타내는 복합 시트(제1 보호막 형성용 시트)(1)를 사용한 경우에 대해 설명했으나, 앞서 설명한 다른 실시형태의 복합 시트를 사용한 경우에도, 이 복합 시트는 복합 시트(1)를 사용한 경우와 동일한 효과를 나타낸다.
상술한 제조 방법(1)∼제조 방법(3)은, 본 발명의 주지를 일탈하지 않는 범위에 있어서, 지금까지 설명한 공정과는 상이한 다른 공정을 갖고 있어도 된다.
예를 들면, 반도체 칩의 이면에 제2 보호막을 형성하는 경우에는, 제조 방법(1)∼제조 방법(3)은, 어느 타이밍에서, 반도체 칩의 이면에 제2 보호막 형성용 시트 중의 제2 보호막 형성용 필름을 첩부하는 공정, 제2 보호막 형성용 필름이 경화성인 경우에는, 제2 보호막 형성용 필름을 경화시켜 제2 보호막을 형성하는 공정, 제2 보호막 형성용 필름 또는 제2 보호막을 반도체 칩의 외주(측면)를 따라 절단하는 공정 등을 갖고 있어도 된다.
예를 들면, 상기 첩부 공정 이후 어느 단계에서, 범프(91)의 꼭대기부(9101)를 포함하는 상부(910)에 수지 필름(12), 제1 보호막(12'), 또는 절단 후의 제1 보호막(120')이 잔존하고 있는 경우에는, 제조 방법(1)∼제조 방법(3)은, 첩부 공정 이후 어느 타이밍에서, 수지 필름(12), 제1 보호막(12'), 또는 절단 후의 제1 보호막(120')의 잔존물을 범프(91)의 상부(910)로부터 제거하는 제거 공정을 갖고 있어도 된다.
범프(91)의 상부(910)에 있어서의, 수지 필름(12), 제1 보호막(12'), 또는 절단 후의 제1 보호막(120')의 잔존물은, 예를 들면, 플라즈마 조사 등의 공지의 방법으로 제거할 수 있다.
지금까지는, 반도체 웨이퍼의 범프 형성면 또는, 반도체 칩군의 범프 형성면에 수지 필름 또는 제1 보호막을 개재하여, 지지 시트 또는 백 그라인드 테이프를 형성하고, 반도체 웨이퍼의 이면 또는 반도체 칩군의 이면의 연삭 등을 행하는 것에 대해 설명했으나, 본 실시형태에 있어서는, 이들 지지 시트 또는 백 그라인드 테이프 대신에, 이들 이외의 수지 시트를 형성하고, 반도체 웨이퍼의 이면 또는 반도체 칩군의 이면의 연삭 등을 행해도 된다. 여기서, 상기 수지 시트는 유동성을 갖는 수지를 사용하여, 상기 반도체 웨이퍼의 범프 형성면 상 혹은 상기 반도체 칩군의 범프 형성면 상의 수지 필름 또는 제1 보호막을 매입하고, 추가로 범프의 표면을 매입한 후, 경화시킴으로써 형성 가능한 것이다. 이러한 수지 시트를 형성하는 경우에는, 상기 유동성을 갖는 수지를 사용하기 전에, 상기 범프 형성면 상의 수지 필름 또는 제1 보호막, 및 범프의 표면에 추종 가능한 유연성을 갖는 다른 수지를 사용하여, 이들을 피복하는 수지막을 형성해 두고, 이 수지막을 개재하여, 상기 수지 시트를 형성해도 된다. 이와 같이 상기 수지막을 형성함으로써, 상기 반도체 웨이퍼의 이면 또는 반도체 칩군의 이면의 연삭 등을 행한 후, 불필요해진 상기 수지 시트를 용이하게 제거할 수 있다.
◇제1 보호막이 형성된 반도체 칩의 사용 방법
상기 제1 보호막이 형성된 반도체 칩을 사용함으로써, 반도체 장치를 제조할 수 있다. 예를 들면, 제1 보호막이 형성된 반도체 칩을, 그 중의 범프의 꼭대기부에 있어서, 회로 기판의 회로 형성면에 플립 칩 접속(실장)한다.
제2 보호막 형성용 시트를 사용한 경우에는, 제1 보호막이 형성된 반도체 칩의 플립 칩 접속에 앞서, 제2 보호막 형성용 시트 중의 다이싱 시트로부터, 제2 보호막을 구비한 제1 보호막이 형성된 반도체 칩을 분리하여 픽업한다.
제2 보호막을 구비한 제1 보호막이 형성된 반도체 칩은, 공지의 방법으로 픽업할 수 있다.
이후는 이와 같이 하여 얻어진 반도체 칩을 실장한 회로 기판을 사용하여, 공지의 방법에 따라, 반도체 패키지를 제작하고, 이 반도체 패키지를 사용함으로써, 목적으로 하는 반도체 장치를 제조할 수 있다.
실시예
이하, 구체적 실시예에 의해, 본 발명에 대해 보다 상세하게 설명한다. 단, 본 발명은 이하에 나타내는 실시예에 한정되는 것은 전혀 아니다.
＜수지 필름 형성용 조성물의 제조 원료＞
수지 필름 형성용 조성물의 제조에 사용한 원료를 이하에 나타낸다.
[중합체 성분(A)]
(A)-1: 하기식 (i)-1, (i)-2, 및 (i)-3으로 나타내는 구성 단위를 갖는 폴리비닐부티랄(세키스이 카가쿠 코교사 제조 「에스렉 BL-10」, 중량 평균 분자량 25000, 유리 전이 온도 59℃).
Figure pct00002
(식 중, l1은 약 28이며, m1은 1∼3이며, n1은 68∼74의 정수이다)
[에폭시 수지(B1)]
(B1)-1: 액상 변성 비스페놀 A형 에폭시 수지(DIC사 제조 「에피클론 EXA-4850-150」, 분자량 900, 에폭시 당량 450g/eq)
(B1)-2: 디시클로펜타디엔형 에폭시 수지(DIC사 제조 「에피클론 HP-7200HH」, 에폭시 당량 254∼264g/eq)
(B1)-3: 비스페놀 A형 에폭시 수지(미츠비시 카가꾸사 제조 「jER828」, 에폭시 당량 184∼194g/eq)
[열경화제(B2)]
(B2)-1: o-크레졸 노볼락 수지(DIC사 제조 「페놀라이트 KA-1160」, 연화점 80℃, 수산기 당량 117g/eq)
(B2)-2: 비페닐아랄킬형 페놀 수지(메이와 카세이사 제조 「MEHC-7851-H」, 고체 분산형 잠재성 경화제, 수산기 당량 218g/eq)
[경화 촉진제(C)]
(C)-1: 2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 카세이 코교사 제조 「큐어졸 2PHZ-PW」)
[충전재(D)]
(D)-1: 에폭시기로 수식된 구형 실리카(아드마텍스사 제조 「아드마나노 YA050C-MKK」, 평균 입자 직경 50㎚)
(D)-2: 에폭시기로 수식된 구형 실리카(아드마텍스사 제조 「5SE-CH1」, 평균 입자 직경 500㎚)
[커플링제(E)]
(E)-1: 3-글리시독시프로필트리메톡시실란(실란 커플링제, 신에츠 실리콘사 제조 「KBM-403」)
[첨가제(I)]
(I)-1: 계면 활성제(아크릴 중합체, BYK사 제조 「BYK-361N」)
(I)-2: 실리콘 오일(아랄킬 변성 실리콘 오일, 모멘티브·퍼포먼스·머티리얼즈·재팬사 제조 「XF42-334」)
(I)-3: 레올로지 컨트롤제(폴리히드록시카르복실산에스테르, BYK사 제조 「BYK-R606」)
[실시예 1]
＜＜제1 보호막 형성용 시트의 제조＞＞
＜열경화성 수지 필름 형성용 조성물의 제조＞
중합체 성분(A)-1(100질량부), 에폭시 수지(B1)-1(290질량부), 에폭시 수지(B1)-2(220질량부), (B2)-1(160질량부), 경화 촉진제(C)-1(2질량부), 충전재(D)-1(200질량부), 첨가제(I)-1(25질량부), 및 첨가제(I)-2(3질량부)를, 메틸에틸케톤에 용해 또는 분산시키고, 23℃에서 교반함으로써, 열경화성 수지 필름 형성용 조성물로서, 용매 이외의 모든 성분의 합계 농도가 45질량％인 조성물(III)을 얻었다. 한편, 여기에 나타내는 용매 이외의 성분의 배합량은 모두, 용매를 포함하지 않는 목적물의 배합량이다.
＜열경화성 수지 필름의 제조＞
폴리에틸렌테레프탈레이트제 필름의 한쪽 면이 실리콘 처리에 의해 박리 처리된 박리 필름(린텍사 제조 「SP-PET381031」, 두께 38㎛)을 사용하여, 그 상기 박리 처리면에 상기에서 얻어진 조성물(III)을 도공하고, 120℃에서 2분 가열 건조시킴으로써, 두께 45㎛의 열경화성 수지 필름을 형성했다.
＜제1 보호막 형성용 시트의 제조＞
제1 기재와, 완충층과, 제1 점착제층의 적층물에 상당하는 적층 시트(백 그라인드 테이프, 린텍사 제조 「E-8510HR」, 상기 지지 시트에도 상당)를 사용하여, 이 적층 시트 중의 제1 점착제층과, 상기에서 얻어진 박리 필름 상의 열경화성 수지 필름을 첩합했다. 이에 의해, 제1 기재와, 완충층과, 제1 점착제층과, 열경화성 수지 필름과, 박리 필름이 이 순서로, 이들의 두께 방향에 있어서 적층되어 구성된, 도 3에 나타내는 구성의 제1 보호막 형성용 시트를 얻었다.
＜＜열경화성 수지 필름의 평가＞＞
＜시차 주사 열량 분석(DSC)＞
[열경화성 수지 필름 및 제1 시험편의 제조]
조성물(III)의 도공량을 변경한 점 이외에는, 상기와 동일한 방법으로, 두께 45㎛의 열경화성 수지 필름을 제작했다. 얻어진 열경화성 수지 필름을 두께 225㎛로 적층하고, 열경화성 수지 필름 5㎎을 분취했다. 이를 열경화 전의 상기 수지 필름의 제1 시험편으로 했다. 5㎎의 제1 시험편을 알루미늄 팬에 봉입하고, DSC 장치(티·에이·인스트루먼트사 제조 「Q-2000」)를 이용하여, 질소 분위기하, 실온으로부터 300℃까지, 승온 속도 10℃/min로 가열하고, 50∼300℃의 범위를 주사했다. 주사 차트로부터 100∼300℃의 범위에 있는 발열 피크를 적분하고, 반응에 수반하여 발생하는 열량을 산출했다.
＜열경화성 수지 필름의 웨이퍼 표면의 홈의 충전 적성 평가＞
[제1 보호막이 형성된 실리콘 웨이퍼의 제작]
하프컷 다이서(DISCO사 제조 「DFD6361」)를 이용하여, 크기가 6㎜×6㎜인 칩이 얻어지도록, 실리콘 웨이퍼(직경 12인치, 두께 750㎛)의 표면에 폭이 60㎛이고 깊이가 230㎛인 홈을 복수개, 그물 형상으로 형성했다.
첩부 장치(롤러식 라미네이터, 린텍사 제조 「RAD-3510 F/12」)를 이용하여, 테이블 온도 90℃, 첩부 속도 2㎜/s, 첩부 압력 0.5MPa, 롤러 첩부 높이 -200㎛의 조건에서, 상기에서 얻어진 제1 보호막 형성용 시트를, 그 중의 열경화성 수지 필름에 의해, 실리콘 웨이퍼의 상기 홈이 형성되어 있는 표면에 첩부했다.
이어서, 상기 제1 보호막 형성용 시트로부터, 상기 적층 시트(지지 시트)를 박리하여, 열경화성 수지 필름이 형성된 실리콘 웨이퍼를 제작했다.
이어서, 실리콘 웨이퍼의 상기 홈이 형성되어 있는 표면에 첩부 후의 이 열경화성 수지 필름을, 가압 오븐(린텍사 제조 「RAD-9100」)을 이용하여, 온도 130℃, 시간 4h, 오븐 내압력 0.5MPa의 가열 조건에서 가열 처리함으로써, 열경화시켜, 제1 보호막을 형성했다.
이상에 의해, 제1 보호막이 형성된 실리콘 웨이퍼를 제작했다.
[열경화성 수지 필름의 웨이퍼 표면의 홈의 충전 적성 평가]
광학 현미경을 사용하여, 상기에서 얻어진 제1 보호막이 형성된 실리콘 웨이퍼를 관찰했다. 그리고, 하기 기준에 따라, 제1 보호막(즉, 열경화성 수지 필름의 경화물)의 웨이퍼 표면의 홈의 충전 적성을 평가했다. 결과를 표 1 중의 「홈의 충전 적성」란에 나타낸다.
(평가 기준)
A: 제1 보호막의 형상에 변형이 확인되지 않고, 홈의 충전 적성이 높다.
B: 홈의 개구부 근방에 상당하는 부위에 있어서, 제1 보호막의 형상에 약간 변형이 확인되나, 홈의 충전 적성이 양호하다.
C: 상기 A, B의 어느 것에도 해당하지 않고, 홈의 충전 적성이 불량하다.
＜가공 부스러기 평가＞
[제1 보호막이 형성된 실리콘 칩의 제조]
재차, 제1 기재와, 완충층과, 제1 점착제층의 적층물에 상당하는 적층 시트(백 그라인드 테이프, 린텍사 제조 「E-8510HR」)를 사용하여, 이 적층 시트 중의 제1 점착제층과, 상기 충전 적성 평가를 행한 제1 보호막이 형성된 실리콘 웨이퍼의 제1 보호막의 면을 첩합했다.
제1 보호막이 형성된 실리콘 웨이퍼의 이면을 연삭하여, 연삭면을 상기 홈에 도달시킴으로써, 실리콘 웨이퍼를 실리콘 칩으로 분할하고, 실리콘 칩의 두께가 200㎛가 될 때까지 연삭을 진행시켰다.
이어서, 첩부 장치(롤러식 라미네이터, 린텍사 제조 「RAD-3510 F/12」)를 이용하여, 상기에서 얻어진 모든 실리콘 칩의 이면(연삭면)에 다이싱 테이프(린텍사 제조 「D-686H」)를 첩부했다. 그리고, 블레이드 다이서(DISCO사 제조 「DFD6362」)를 이용하여, 블레이드 다이싱에 의해, 얻어진 실리콘 칩의 외주를 따라 제1 보호막을 절단했다. 이 때, 블레이드의 이동 속도를 10㎜/s로 하고, 블레이드의 회전 속도를 50000rpm으로 하여, 다이싱 테이프의 기재를 그 실리콘 칩측의 면으로부터 20㎛ 깊이까지, 블레이드에 의해 절입했다.
이상에 의해, 크기가 6㎜×6㎜인 실리콘 칩과, 상기 실리콘 칩의 4개의 측면 및 1개의 표면(실리콘 웨이퍼의 홈을 갖고 있던 면)에 일체적으로 형성된 제1 보호막을 구비하고, 다이싱 테이프 상에서 고정된 상태의 복수개의 제1 보호막이 형성된 실리콘 칩을 얻었다.
[평가]
이어서, 상기 블레이드에 의한 절단 후, 절단 라인의 교차부를 광학 현미경을 이용하여 관찰했다. 교차부는 관찰 개소에 편향이 없도록, 실리콘 웨이퍼의 중앙부의 개소와, 실리콘 웨이퍼의 주연부 근방에서, 상기 중앙부로부터 대략 등거리에 위치하고, 또한 서로 등거리에 위치하고 있던 부위에 상당하는 4개의 개소 합계 5개소를 선택하여 관찰했다. 그리고, 5개소 중 1개라도, 칩에 대한 가공 부스러기의 부착이 확인된 복수개의 실리콘 칩 전체를 불량품으로 했다. 이 때의 「불량품 수／평가수(＝5)」의 결과를, 표 1 중의 「가공 부스러기 평가」란에 나타낸다.
＜열경화성 수지 필름의 Gc1 및 Gc300의 측정과, X값의 산출＞
[열경화성 수지 필름 및 제2 시험편의 제조]
조성물(III)의 도공량을 변경한 점 이외에는, 상기와 동일한 방법으로, 두께 50㎛의 열경화성 수지 필름을 20장 제작했다. 이어서, 이들 열경화성 수지 필름을 적층하고, 얻어진 적층 필름을 직경 25㎜의 원반 형상으로 재단함으로써, 두께 1㎜의 열경화성 수지 필름의 제2 시험편을 제작했다.
[열경화성 수지 필름의 Gc1 및 Gc300의 측정과, X값의 산출]
점탄성 측정장치(안톤파사 제조 「MCR301」)에 있어서의, 시험편의 설치 개소를 미리 90℃로 보온해 두고, 이 설치 개소에 상기에서 얻어진 열경화성 수지 필름의 제2 시험편을 재치하고, 이 제2 시험편의 상면에 측정 지그를 압착함으로써, 제2 시험편을 상기 설치 개소에 고정했다.
이어서, 온도 90℃, 측정 주파수 1Hz의 조건에서, 제2 시험편에 발생시키는 변형을 0.01％∼1000％의 범위에서 단계적으로 상승시켜, 제2 시험편의 저장 탄성률 Gc를 측정했다. 그리고, Gc1 및 Gc300의 측정값으로부터, X값을 산출했다. 결과를 표 1에 나타낸다.
＜열경화성 수지 필름의 확장량의 측정＞
[열경화성 수지 필름 및 제3 시험편의 제조]
폴리에틸렌테레프탈레이트제 필름의 한쪽 면이 실리콘 처리에 의해 박리 처리된 박리 필름(린텍사 제조 「SP-PET381031」, 두께 38㎛)을 사용하여, 그 상기 박리 처리면에 상기에서 얻어진 조성물(III)을 도공하고, 120℃에서 2분 가열 건조시킴으로써, 두께 30㎛의 열경화성 수지 필름을 형성했다.
이어서, 이 열경화성 수지 필름을 상기 박리 필름과 함께, 직경 170㎜의 원 형상으로 가공함으로써, 박리 필름이 형성된 제3 시험편을 제작했다.
[열경화성 수지 필름의 확장량의 측정]
얻어진 제3 시험편의 노출면(다시 말하면, 박리 필름을 구비하고 있는 측과는 반대측 면) 전체면을, 투명한 띠 형상의 백 그라인드 테이프(린텍사 제조 「E-8180」)의 표면과 첩합함으로써, 도 7에 나타내는 적층물을 얻었다. 도 7은 얻어진 적층물을 그 중의 백 그라인드 테이프측의 상방에서 내려다보았을 때의 상태를 모식적으로 나타내는 평면도이다.
여기에 나타내는 바와 같이, 얻어진 적층물(101)은 백 그라인드 테이프(7)와, 제3 시험편(120)(열경화성 수지 필름(12))과, 박리 필름이 이 순서로, 이들의 두께 방향에 있어서 적층되어 구성되어 있다.
이어서, 얻어진 적층물로부터 상기 박리 필름을 제거하고, 새로 생긴 제3 시험편의 노출면(다시 말하면, 제3 시험편의 상기 백 그라인드 테이프를 구비하고 있는 측과는 반대측 면)을, 직경 12인치의 실리콘 웨이퍼의 한쪽 표면에 압착시킴으로써, 실리콘 웨이퍼의 표면에 제3 시험편을 첩부했다. 이 때, 제3 시험편의 첩부는 첩부 장치(롤러식 라미네이터, 린텍사 제조 「RAD-3510 F/12」)를 이용하여, 테이블 온도 90℃, 첩부 속도 2㎜/s, 첩부 압력 0.5MPa, 롤러 첩부 높이 -200㎛의 조건에서, 제3 시험편을 가열하면서 행했다.
이어서, 실리콘 웨이퍼에 첩부되어 있는 백 그라인드 테이프가 형성된 제3 시험편에 대해, 그 외주 상의 상이한 2점 사이를 잇는 선분의 길이의 최대값을 측정하고, 그 측정값(상기 선분의 길이의 최대값)을 이용하여, 도 2를 참조하여 설명한 방법에 의해, 제3 시험편(다시 말하면, 열경화성 수지 필름)의 확장량(mm)을 산출했다. 결과를 표 1에 나타낸다.
[실시예 2, 참고예 1]
＜＜열경화성 수지 필름 및 제1 보호막 형성용 시트의 제조와, 열경화성 수지 필름의 평가＞＞
열경화성 수지 필름 형성용 조성물의 함유 성분의 종류 및 함유량이 표 1에 나타내는 바와 같이 되도록, 열경화성 수지 필름 형성용 조성물의 제조시에 있어서의 배합 성분의 종류 및 배합량의 어느 한쪽 또는 양쪽을 변경한 점 이외에는, 실시예 1의 경우와 동일한 방법으로, 열경화성 수지 필름 및 제1 보호막 형성용 시트를 제조하여, 열경화성 수지 필름을 평가했다. 결과를 표 1에 나타낸다.
한편, 표 1 중의 함유 성분란의 「-」이라는 기재는, 열경화성 수지 필름 형성용 조성물이 그 성분을 함유하고 있지 않음을 의미한다.
Figure pct00003
상기 결과로부터 명백한 바와 같이, 실시예 1∼2에 있어서는, 칩에 대한 가공 부스러기의 부착이 확인되지 않았다. 실시예 1∼2는 시차 주사 열량 분석(DSC)에 의해 취득된 열량이 100J/g 이하인 규정을 만족하고 있었다. 마찬가지로 실시예 1∼2는, 수지 필름의 총 질량에 대한 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％의 범위 내였다.
또한, 열경화성 성분(B)의 함유량의 비율 및 충전재(D)의 함유량의 비율이 높고, X값도 높은 값인 실시예 1에 있어서는, 열경화성 수지 필름의 실리콘 웨이퍼 표면의 홈의 충전 적성이 특히 양호했다.
또한, 실시예 1에 있어서는(실시예 2는 미평가), 제3 시험편의 확장량이 0㎜이며(열경화성 수지 필름의 확장이 확인되지 않으며), 이 열경화성 수지 필름의 기본적 특성이 양호했다.
실시예 1∼2에 있어서는, X값이 27∼65이며, 실시예 1∼2의 열경화성 수지 필름은 요철면(예를 들면, 반도체 웨이퍼의 범프 형성면)에 대한 첩부시, 볼록부(예를 들면, 범프)의 관통이 가능하여, 볼록부의 상부에서의 잔존을 억제 가능하고, 요철면에서의 확장을 억제 가능하고, 요철면 상에서의 열경화성 수지 필름 자체와 그 경화물의 크롤링을 억제 가능하다고 판단할 수 있었다.
본 발명은 플립 칩 접속 방법에서 사용되는, 접속 패드부에 범프를 갖는 반도체 칩 등의 제조에 이용 가능하다.
1…복합 시트(제1 보호막 형성용 시트), 10…지지 시트(제1 지지 시트), 10a…지지 시트의 한쪽 면, 11…기재(제1 기재), 11a…기재의 한쪽 면, 12…수지 필름, 12a…수지 필름의 제1 면, 12'…제1 보호막, 120'…제1 보호막(절단 후의 제1 보호막), 13…완충층, 9…반도체 웨이퍼, 90…반도체 웨이퍼의 홈, 9a…반도체 웨이퍼의 범프 형성면, 9'…반도체 칩, 9a'…반도체 칩의 범프 형성면, 9c'…반도체 칩의 측면, 91…범프, 900…제1 보호막이 형성된 반도체 칩, 901…수지 필름이 형성된 반도체 웨이퍼, 902…제1 보호막이 형성된 반도체 웨이퍼, 903…제1 보호막이 형성된 반도체 칩군, 904…절입된 제1 보호막이 형성된 반도체 웨이퍼, 905…수지 필름이 형성된 반도체 칩군

Claims (9)

  1. 열경화성 수지 필름으로서,
    열경화 전의 상기 수지 필름을 제1 시험편으로서 사용하여, 시차 주사 열량 분석(DSC)법에 의해 제1 시험편을 승온 속도 10℃/min의 등속 승온 조건에서 분석하여 얻어지는, 100∼300℃의 범위의 발열량이 100J/g 이하인, 수지 필름.
  2. 제 1 항에 있어서,
    상기 수지 필름이 열경화성 성분(B)을 함유하고,
    상기 수지 필름의 총 질량에 대한 상기 열경화성 성분(B)의 함유량의 비율이 10∼75질량％인, 수지 필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지 필름으로, 직경 25㎜, 두께 1㎜인 것을 제2 시험편으로서 사용하여, 온도 90℃, 주파수 1Hz의 조건에서, 상기 제2 시험편에 변형을 발생시키고, 상기 제2 시험편의 저장 탄성률을 측정하여, 상기 제2 시험편의 변형이 1％일 때의, 상기 제2 시험편의 저장 탄성률을 Gc1로 하고, 상기 제2 시험편의 변형이 300％일 때의, 상기 제2 시험편의 저장 탄성률을 Gc300으로 했을 때, 하기 식:
    X＝Gc1／Gc300
    에 의해 산출되는 X값이 19 이상 10000 미만인, 수지 필름.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수지 필름이 요철면에 대한 첩부용인, 수지 필름.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 필름이 반도체 칩의 요철면 및 측면의 보호용인, 수지 필름.
  6. 지지 시트와, 상기 지지 시트의 한쪽 면 상에 형성된 수지 필름을 구비하고,
    상기 수지 필름이 제 1 항 내지 제 5 항 중 어느 한 항의 수지 필름인, 복합 시트.
  7. 제 6 항에 있어서,
    상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 점착제층을 구비하고 있고, 상기 점착제층이 상기 기재와 상기 수지 필름 사이에 배치되어 있는, 복합 시트.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 지지 시트가 기재와, 상기 기재의 한쪽 면 상에 형성된 완충층을 구비하고 있고, 상기 완충층이 상기 기재와 상기 수지 필름 사이에 배치되어 있는, 복합 시트.
  9. 반도체 웨이퍼를 사용한, 제1 보호막이 형성된 반도체 칩의 제조 방법으로서,
    상기 제1 보호막이 형성된 반도체 칩은, 반도체 칩과, 상기 반도체 칩의 측면 및 범프를 갖는 면에 형성된 제1 보호막을 구비하고 있고,
    상기 반도체 웨이퍼는, 그 한쪽 면에 범프와, 상기 반도체 웨이퍼의 분할 개소가 되는 홈을 가지며,
    상기 제조 방법은, 제 6 항 내지 제 8 항 중 어느 한 항의 복합 시트 중의 상기 수지 필름을 상기 반도체 웨이퍼의 상기 한쪽 면에 첩부함으로써, 상기 한쪽 면에 상기 수지 필름을 구비하고, 또한, 상기 홈이 상기 수지 필름으로 충전된, 수지 필름이 형성된 반도체 웨이퍼를 제작하는 첩부 공정을 가지며,
    상기 제조 방법은, 추가로,
    상기 첩부 공정 후, 상기 수지 필름을 열경화시켜, 상기 제1 보호막을 형성함으로써, 상기 반도체 웨이퍼와, 상기 반도체 웨이퍼의 상기 한쪽 면에 형성되고, 또한 상기 홈에 충전된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 웨이퍼를 제작하는 경화 공정(1)과, 상기 경화 공정(1) 후, 상기 반도체 웨이퍼를 분할함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩군을 제작하는 분할 공정(1)과, 상기 분할 공정(1) 후, 상기 제1 보호막이 형성된 반도체 칩군 중의 상기 반도체 칩 간의 간극을 따라, 상기 제1 보호막을 절단함으로써, 상기 제1 보호막이 형성된 반도체 칩을 제작하는 절단 공정(1)을 갖거나,
    상기 첩부 공정 후이면서 상기 경화 공정(1) 후, 상기 제1 보호막이 형성된 반도체 웨이퍼 중의 상기 홈을 따라, 상기 제1 보호막을 절입함으로써, 절입된 제1 보호막이 형성된 반도체 웨이퍼를 제작하는 절단 공정(2)과, 상기 절단 공정(2) 후, 상기 반도체 웨이퍼를 분할함으로써, 상기 제1 보호막이 형성된 반도체 칩을 제작하는 분할 공정(2)을 갖거나, 또는,
    상기 첩부 공정 후, 상기 반도체 웨이퍼를 분할함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 수지 필름을 구비한 수지 필름이 형성된 반도체 칩군을 제작하는 분할 공정(3)과, 상기 분할 공정(3) 후, 상기 수지 필름을 열경화시켜, 상기 제1 보호막을 형성함으로써, 복수개의 상기 반도체 칩과, 복수개의 상기 반도체 칩의 상기 범프를 갖는 면 및 상기 반도체 칩 간의 간극에 형성된 상기 제1 보호막을 구비한 제1 보호막이 형성된 반도체 칩군을 제작하는 경화 공정(3)과, 상기 경화 공정(3) 후, 상기 제1 보호막이 형성된 반도체 칩군 중의 상기 반도체 칩 간의 간극을 따라, 상기 제1 보호막을 절단함으로써, 상기 제1 보호막이 형성된 반도체 칩을 얻는 절단 공정(3)을 갖는, 제1 보호막이 형성된 반도체 칩의 제조 방법.
KR1020227010219A 2020-02-27 2021-02-25 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법 KR20220147062A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-031717 2020-02-27
JP2020031717 2020-02-27
PCT/JP2021/007082 WO2021172424A1 (ja) 2020-02-27 2021-02-25 樹脂フィルム、複合シート、及び第１保護膜付き半導体チップの製造方法

Publications (1)

Publication Number Publication Date
KR20220147062A true KR20220147062A (ko) 2022-11-02

Family

ID=77490089

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020227028764A KR20220147084A (ko) 2020-02-27 2021-01-29 보호막 형성용 시트, 보호막이 형성된 칩의 제조 방법, 및 적층물
KR1020227010219A KR20220147062A (ko) 2020-02-27 2021-02-25 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
KR1020227011241A KR20220147063A (ko) 2020-02-27 2021-02-25 열경화성 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
KR1020227014617A KR20220147064A (ko) 2020-02-27 2021-02-25 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
KR1020227014068A KR20220147571A (ko) 2020-02-27 2021-02-25 수지 필름, 복합 시트, 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227028764A KR20220147084A (ko) 2020-02-27 2021-01-29 보호막 형성용 시트, 보호막이 형성된 칩의 제조 방법, 및 적층물

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020227011241A KR20220147063A (ko) 2020-02-27 2021-02-25 열경화성 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
KR1020227014617A KR20220147064A (ko) 2020-02-27 2021-02-25 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
KR1020227014068A KR20220147571A (ko) 2020-02-27 2021-02-25 수지 필름, 복합 시트, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (5) JPWO2021171898A1 (ko)
KR (5) KR20220147084A (ko)
CN (5) CN115176333A (ko)
TW (5) TW202136448A (ko)
WO (5) WO2021171898A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022138946A1 (ko) * 2020-12-25 2022-06-30
JP7095780B1 (ja) * 2021-06-09 2022-07-05 住友ベークライト株式会社 離型フィルムおよび成型品の製造方法
JP2024047019A (ja) * 2022-09-26 2024-04-05 株式会社レゾナック 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム
JP2024047022A (ja) * 2022-09-26 2024-04-05 株式会社レゾナック 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092594A (ja) 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205426A (ja) 1983-05-06 1984-11-21 Nippon Mining Co Ltd 転炉の操業方法
JP4778667B2 (ja) * 2001-06-29 2011-09-21 富士通株式会社 アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4532358B2 (ja) * 2005-06-15 2010-08-25 株式会社ディスコ 半導体チップの製造方法
JP5564782B2 (ja) * 2008-06-17 2014-08-06 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
JP2011171712A (ja) * 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
JP5738263B2 (ja) * 2012-12-25 2015-06-17 日立化成株式会社 半導体装置の製造方法
WO2014148496A1 (ja) * 2013-03-19 2014-09-25 リンテック株式会社 保護膜形成用フィルム
JP6328987B2 (ja) * 2014-04-22 2018-05-23 デクセリアルズ株式会社 半導体装置の製造方法
WO2017077957A1 (ja) 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
US20190055396A1 (en) * 2015-11-04 2019-02-21 Lintec Corporation Curable resin film and first protective film forming sheet
SG11201902955QA (en) * 2016-10-05 2019-05-30 Lintec Corp First protective film forming sheet
KR102387943B1 (ko) * 2017-05-17 2022-04-18 린텍 가부시키가이샤 반도체 장치 및 이의 제조 방법
JP7098221B2 (ja) * 2017-09-08 2022-07-11 株式会社ディスコ ウェーハの加工方法
CN111357088B (zh) * 2017-11-17 2024-05-14 琳得科株式会社 带第一保护膜的半导体芯片及其制造方法、及半导体芯片-第一保护膜层叠体的评价方法
TWI783082B (zh) * 2017-11-17 2022-11-11 日商琳得科股份有限公司 熱硬化性樹脂膜及第一保護膜形成用片材
JP7064184B2 (ja) * 2017-12-11 2022-05-10 日東電工株式会社 ダイシングテープ一体型封止用シート及び半導体装置の製造方法
TWI825080B (zh) * 2018-03-30 2023-12-11 日商琳得科股份有限公司 半導體晶片的製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092594A (ja) 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム

Also Published As

Publication number Publication date
JPWO2021172424A1 (ko) 2021-09-02
TW202200374A (zh) 2022-01-01
KR20220147064A (ko) 2022-11-02
JPWO2021172410A1 (ko) 2021-09-02
WO2021172426A1 (ja) 2021-09-02
CN114729142A (zh) 2022-07-08
WO2021171898A1 (ja) 2021-09-02
KR20220147084A (ko) 2022-11-02
WO2021172424A1 (ja) 2021-09-02
JPWO2021172426A1 (ko) 2021-09-02
KR20220147063A (ko) 2022-11-02
CN114555697A (zh) 2022-05-27
WO2021172431A1 (ja) 2021-09-02
WO2021172410A1 (ja) 2021-09-02
KR20220147571A (ko) 2022-11-03
TW202136448A (zh) 2021-10-01
CN114728508A (zh) 2022-07-08
TW202146540A (zh) 2021-12-16
JPWO2021171898A1 (ko) 2021-09-02
JPWO2021172431A1 (ko) 2021-09-02
CN114585683A (zh) 2022-06-03
TW202140664A (zh) 2021-11-01
CN115176333A (zh) 2022-10-11
TW202200373A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
JP5615471B1 (ja) 保護膜形成用フィルムおよび保護膜形成用複合シート
KR20220147062A (ko) 수지 필름, 복합 시트, 및 제1 보호막이 형성된 반도체 칩의 제조 방법
CN107615454B (zh) 保护膜形成用复合片
KR20130105435A (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
JP7233377B2 (ja) 熱硬化性樹脂フィルム及び第１保護膜形成用シート
WO2020085220A1 (ja) 半導体装置の製造方法
JPWO2019182001A1 (ja) フィルム状接着剤及び半導体加工用シート
KR102387943B1 (ko) 반도체 장치 및 이의 제조 방법
JP7413356B2 (ja) フィルム状接着剤及び半導体加工用シート
WO2020196138A1 (ja) フィルム状接着剤及び半導体加工用シート
WO2019189173A1 (ja) 半導体チップの製造方法
KR20200078529A (ko) 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
WO2021235005A1 (ja) 半導体装置の製造方法
KR102594248B1 (ko) 제1 보호막이 형성된 반도체 칩, 제1 보호막이 형성된 반도체 칩의 제조 방법, 및 반도체 칩 제1 보호막 적층체의 평가 방법
WO2020195761A1 (ja) 熱硬化性樹脂フィルム、第１保護膜形成用シート、キット、及び第１保護膜付きワーク加工物の製造方法
TW202342274A (zh) 第１保護膜形成用片、半導體裝置之製造方法、以及片之用途
JPWO2020175423A1 (ja) 熱硬化性樹脂フィルム及び第１保護膜形成用シート
JPWO2020175428A1 (ja) 第１保護膜付きワーク加工物の製造方法
JPWO2020175421A1 (ja) 熱硬化性樹脂フィルム及び第１保護膜形成用シート
CN115244654A (zh) 保护膜形成用片
JP2022153305A (ja) ダイシングダイボンディングシート及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination