KR20110127101A - 터치스크린 및 이의 제조방법 - Google Patents

터치스크린 및 이의 제조방법 Download PDF

Info

Publication number
KR20110127101A
KR20110127101A KR1020110104279A KR20110104279A KR20110127101A KR 20110127101 A KR20110127101 A KR 20110127101A KR 1020110104279 A KR1020110104279 A KR 1020110104279A KR 20110104279 A KR20110104279 A KR 20110104279A KR 20110127101 A KR20110127101 A KR 20110127101A
Authority
KR
South Korea
Prior art keywords
conductive pattern
pattern
touch screen
conductive
etching resist
Prior art date
Application number
KR1020110104279A
Other languages
English (en)
Other versions
KR101361422B1 (ko
Inventor
황지영
황인석
홍영준
이동욱
박민춘
최현
이승헌
전상기
손용구
구범모
김수진
김기환
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090127756A external-priority patent/KR20100090628A/ko
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20110127101A publication Critical patent/KR20110127101A/ko
Application granted granted Critical
Publication of KR101361422B1 publication Critical patent/KR101361422B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Position Input By Displaying (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 a) 기판상에 도전성 막을 형성하는 단계; b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성(forming)하는 단계; 및 c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭(over-etching)함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 단계를 포함하는 터치스크린의 제조방법, 이에 의하여 제조된 터치스크린을 제공한다. 본 발명에 따르면, 초미세 선폭을 갖는 도전성 패턴을 포함하는 터치스크린을 효율적이고 경제적으로 제공할 수 있다.

Description

터치스크린 및 이의 제조방법{TOUCHSCREEN AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 터치스크린 및 이의 제조방법에 관한 것이다. 본 출원은 2009년 2월 6일 및 2009년 12월 21일에 한국 특허청에 제출된 한국 특허 출원 제10-2009-0009750호 및 제10-2009-0127756호의 출원일의 이익을 주장하며, 그 내용 전부는 본 명세서에 포함된다. 또한, 본 출원은 2009년 7월 16일에 한국 특허청에 제출된 한국 특허 출원 제10-2009-0065103호 및 제10-2009-0065106호의 출원일의 이익을 주장하며, 그 내용 전부는 본 명세서에 포함된다.
일반적으로 터치 스크린은 ITO 기반의 전도성막을 패터닝하여 사용하고 있으나, 이러한 ITO는 대면적 터치 스크린에 적용시 자체적인 RC 지연에 의하여 인식속도가 낮은 문제가 있다. 이러한 문제점을 극복하기 위하여, 많은 업체에서 인쇄방식을 이용하여 ITO를 대체하기 위한 기술을 개발 중이나, 이러한 기술은 시인성 측면에 있어서 눈에 띄지 않는 정밀도가 높은 미세 패턴을 만들기 어렵다는 단점을 가지고 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 정밀도가 높고 초미세 선폭을 갖는 도전성 패턴을 포함하는 터치스크린을 경제적이고 효율적으로 제조할 수 있는 제조방법 및 이 방법으로 제조될 수 있는 터치스크린을 제공하는 것을 목적으로 한다.
본 발명의 하나의 실시상태는
a) 기판상에 도전성 막을 형성하는 단계;
b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성(forming)하는 단계; 및
c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭(over-etching)함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 제1 도전성 패턴을 형성하는 단계
를 포함하는 터치스크린의 제조방법을 제공한다.
본 발명에 따른 터치스크린의 제조방법은
d1) 도전성 막을 기판이 아닌 상기 제1 도전성 패턴 상에 형성하는 것을 제외하고는 상기 a) 단계 내지 상기 c) 단계와 동일하게 실시하여 제2 도전성 패턴을 형성하는 단계,
d2) 상기 기판의 상기 제1 도전성 패턴이 형성된 면의 반대측면에서 상기 a) 단계 내지 상기 c) 단계와 동일하게 실시하여, 상기 기판 상에 제2 도전성 패턴을 형성하는 단계, 또는
d3) 별도의 기판 상에 상기 a) 단계 내지 상기 c) 단계와 동일하게 실시하여 제2 도전성 패턴을 형성한 후, 상기 제2 도전성 패턴이 형성된 기판의 기판 면을 상기 제1 도전성 패턴이 구비된 기판의 기판 면 또는 제1 도전성 패턴이 형성된 면에 라미네이션하는 단계
를 더 포함할 수 있다.
상기 제조방법은 상기 c) 단계 이후에 e) 상기 에칭 레지스트 패턴을 제거하는 단계; 또는 f) 상기 도전성 패턴을 덮도록(covering) 상기 에칭 레지스트 패턴을 재형성(reforming)하는 단계를 추가로 포함할 수 있다. 상기 e) 단계를 수행하는 경우에는 상기 제1 도전성 패턴 상에 절연층을 형성하는 단계를 추가로 포함할 수 있다.
상기 d1) 단계 내지 d3) 단계에 있어서, a) 단계 내지 c) 단계와 동일하게 실시하여 제2 도전성 패턴을 형성한 후 상기 제2 도전성 패턴 상에 추가의 절연층을 형성할 수 있다.
본 발명의 또 하나의 실시 양태는 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴 및 상기 도전성 패턴을 덮고 있는 절연층 패턴을 포함하고, 상기 터치스크린의 제조 방법을 사용하여 제조된 터치스크린을 제공한다.
본 발명의 또 하나의 실시 양태는 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴 및 상기 도전성 패턴을 덮고 있는 절연층 패턴을 포함하고, 상기 도전성 패턴의 테이퍼각이 작은 것을 특징으로 하는 터치스크린을 제공한다. 상기 도전성 패턴의 테이퍼각은 0 초과 90도 미만일 수 있으며, 0 초과 45도 이하인 것이 바람직하고, 0 초과 30도 이하인 것이 더욱 바람직하다.
본 발명의 또 하나의 실시 상태는 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴 및 상기 도전성 패턴을 덮고 있는 절연층 패턴을 포함하고, 상기 절연층 패턴의 테이퍼각이 작은 것을 특징으로 하는 터치스크린을 제공한다. 상기 절연층 패턴의 테이퍼각은 0 초과 90도 미만일 수 있으며, 0 초과 70도 이하인 것이 바람직하고, 0 초과 30도 이하인 것이 더욱 바람직하다.
본 발명의 또 하나의 실시 상태는 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴 및 상기 도전성 패턴을 덮고 있는 절연층 패턴을 포함하고, 상기 절연층 패턴의 테이퍼각이 상기 도전성 패턴의 테이퍼각보다 큰 것을 특징으로 하는 터치스크린을 제공한다. 상기 절연층 패턴의 테이퍼각은 상기 도전성 패턴의 테이퍼각 보다 크다면 특별히 한정되지 않으나, 0도 초과 45도 이하 더 큰 것이 더 바람직하다.
본 발명의 또 하나의 실시 양태는 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴 및 상기 도전성 패턴을 덮고 있는 절연층 패턴을 포함하고, 상기 도전성 패턴과 상기 절연층 패턴 사이에 보이드를 포함하는 것을 특징으로 하는 터치스크린을 제공한다.
본 발명의 또 하나의 실시 양태는 기판, 상기 기판의 적어도 일면에 형성된 선폭이 100 마이크로미터 이하, 바람직하게는 0.1 내지 30 마이크로미터, 더욱 바람직하게는 0.5 내지 10 마이크로미터, 더욱 바람직하게는 1 내지 5 마이크로미터인 도전성 패턴을 포함하는 터치스크린을 제공한다. 이 실시 상태에 따른 터치스크린은 상기 도전성 패턴 상에는 상기 도전성 패턴을 덮고 있는 절연층 패턴을 추가로 포함할 수 있다. 또한, 상기 터치스크린은 상기 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭보다 긴 선폭을 갖는 절연층 패턴을 추가로 포함할 수 있다.
본 발명의 또 하나의 실시 양태는 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴, 및 상기 도전성 패턴을 덮고 있는 절연층 패턴 또는 상기 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭 보다 긴 선폭을 갖는 절연층 패턴을 포함하고, 상기 도전성 패턴의 선폭 방향의 단면에 있어서, 상기 도전성 패턴의 일측 단부로부터 상기 절연층 패턴까지의 거리(a)와 상기 도전성 패턴의 타측 단부로부터 상기 절연층 패턴까지의 거리(b)의 백분비(a/b*100)가 90 내지 110의 범위 내인 것을 특징으로 하는 터치스크린을 제공한다.
본 발명에 따른 터치스크린은 정밀도가 높고 초미세 선폭을 갖는 도전성 패턴을 포함할 수 있으므로, 성능이 우수할 뿐만 아니라, 그 제조방법이 매우 효율적이고 경제적이다. 또한, 본 발명에 따른 터치스크린의 도전성 패턴은 정밀도가 높고 초미세 선폭을 가질 뿐만 아니라 대면적을 가질 수 있다.
도 1 내지 도 5는 본 발명에 따른 방법의 실시상태들을 예시한 것이다.
도 6은 오버에칭 정도에 따른 도전성 패턴의 선폭을 나타낸 사진이다.
도 7은 본 발명의 일 실시상태에 따른 터치스크린에 있어서, 에칭 레지스트 패턴이 나머지 영역과 경화도가 상이한 영역을 포함하는 경우의 사진을 예시한 것이다.
도 8 내지 도 11은 도전성 패턴 상에 상기 도전성 패턴의 선폭 보다 긴 선폭을 갖는 에칭 레지스트 패턴이 구비된 구조를 예시한 것이다.
도 12 내지 도 15는 절연층 패턴이 상기 도전성 패턴에 대하여 대칭적인 구조로 배치된 것을 예시한 것이다.
도 16은 본 발명에 따른 방법을 이용하는 경우 쇼트 유발 원인을 제거할 수 있다는 효과를 도식화한 것이다.
도 17 내지 도 19는 본 발명의 일 실시상태에 따른 터치스크린의 구조를 측면 구조를 예시한 것이다.
도 20 및 도 21은 본 발명의 일 실시상태에 따른 터치스크린의 제조방법을 예시한 것이다.
도 22 및 도 23은 본 발명의 일 실시상태에 따른 터치스크린의 도전성 패턴이 분할된 상태를 예시한 것이다.
도 24 및 도 25는 본 발명의 일 실시상태에 따른 터치스크린이 외부 전압에 연결된 구조를 예시한 것이다.
도 26 내지 도 29는 본 발명의 일 실시상태에 따른 터치스크린의 도전성 패턴을 예시한 것이다.
도 30은 보로노이 다이어그램 제너레이터를 이용한 패턴 형성을 예시한 것이다.
도 31 내지 도 33은 본 발명의 일 실시상태에 따른 터치스크린의 도전성 패턴을 예시한 것이다.
도 34는 델로니 패턴의 형성 예를 도시한 것이다.
도 35 내지 도 37은 델로니 패턴의 예를 도시한 것이다.
도 38 및 도 39는 메쉬 형태의 도전성 패턴을 분할한 경우와 메쉬 형태의 도전성 패턴 상에 도전선을 올려 놓은 경우의 시인성 평가 결과를 예시한 것이다.
도 40은 선폭 및 피치에 따른 모아레 현상을 예시한 것이다.
도 41 내지 도 43은 실시예 1에서 제조된 도전성 패턴을 나타낸 것이다.
도 44는 실시예 2에서 제조된 도전성 패턴을 나타낸 것이다.
도 45는 전도성 패턴을 형성하기 위한, 불규칙하면서 균질한 기준점들을 생성하는 방법을 예시한 것이다.
이하, 본 발명을 더욱 구체적으로 설명한다.
본 발명에 따른 터치스크린의 제조방법은 a) 기판상에 도전성 막을 형성하는 단계; b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성하는 단계; 및 c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 제1 도전성 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 명세서에 있어서, 오버 에칭(over-etching)이란, 상기 도전성 막을 상기 에칭 레지스트 패턴의 선폭보다 작은 선폭을 갖도록 에칭하는 것을 의미한다.
본 발명에 따른 터치스크린이 2 이상의 도전성 패턴을 포함하는 경우, 본 발명에 따른 터치스크린의 제조방법은 하기 d1) 내지 d3) 단계 중 어느 하나를 더 포함할 수 있다.
d1) 도전성 막을 기판이 아닌 상기 제1 도전성 패턴 상에 형성하는 것을 제외하고는 상기 a) 단계 내지 상기 c) 단계와 동일하게 실시하여 제2 도전성 패턴을 형성하는 단계,
d2) 상기 기판의 상기 제1 도전성 패턴이 형성된 면의 반대측면에서 상기 a) 단계 내지 상기 c) 단계와 동일하게 실시하여, 상기 기판 상에 제2 도전성 패턴을 형성하는 단계, 또는
d3) 별도의 기판 상에 상기 a) 단계 내지 상기 c) 단계와 동일하게 실시하여 제2 도전성 패턴을 형성한 후, 상기 제2 도전성 패턴이 형성된 기판의 기판 면을 상기 제1 도전성 패턴이 구비된 기판의 기판 면 또는 제1 도전성 패턴이 형성된 면에 라미네이션하는 단계.
본 명세서에 있어서, 후술하는 도전성 패턴의 형성방법이나 재료는 상기 제1 도전성 패턴 및 상기 제2 도전성 패턴에 적용될 수 있다.
상기 제조방법은 상기 c) 단계 이후에 e) 상기 에칭 레지스트 패턴을 제거하는 단계; 또는 f) 상기 도전성 패턴을 덮도록(covering) 상기 에칭 레지스트 패턴을 재형성(reforming)하는 단계를 추가로 포함할 수 있다. 상기 e) 단계를 수행하는 경우에는 상기 제1 도전성 패턴 상에 절연층을 형성하는 단계를 추가로 포함할 수 있다. 상기 e) 단계를 이용한 예를 도 1 및 도 3에, 상기 f) 단계를 이용한 예를 도 2 및 도 4에 예시하였으나, 본 발명의 범위가 도면에 도시된 공정들로 한정되는 것은 아니며, 도 1 내지 도 4에 기재된 공정 중 필요한 경우 일부공정을 생략 또는 부가하여 수행할 수 있다.
상기 d) 단계에 있어서, a) 단계 내지 c) 단계와 동일하게 실시하여 제2 도전성 패턴을 형성한 후 상기 제2 도전성 패턴 상에 추가의 절연층을 형성할 수 있다.
본 명세서에서 상기 에칭 레지스트 패턴이 절연성을 갖는 경우 절연층 패턴에 대한 설명이 적용될 수 있다.
상기 기판의 재료는 본 발명에 따른 도전성 패턴의 제조 방법을 적용하고자 하는 분야에 따라 적절하게 선택될 수 있으며, 바람직한 예로는 유리 혹은 무기 재료 기판, 플라스틱 기판 또는 기타 플렉시블 기판 등이 있으나 이에 한정되는 것은 아니다.
또한 상기 도전성 막의 재료는 특별히 한정되지 않지만, 금속 막인 것이 바람직하다. 상기 도전성 막의 재료의 구체적인 예로는 은, 알루미늄, 구리, 네오디윰, 몰리브덴 또는 이들의 합금을 포함하는 단일막 또는 다층막이 바람직하다. 여기서, 상기 도전성 막의 두께는 특별히 한정되는 것은 아니지만, 0.01~10 ㎛인 것이 도전층의 전도도 및 형성 공정의 경제성 측면에서 바람직하다.
상기 도전성 막의 형성 방법으로는 특별히 한정되지 않으며, 증착, 스퍼터링, 습식 코팅, 증발, 전해 도금 또는 무전해 도금, 금속박의 라미네이션 등의 방법을 이용할 수 있다. 본 발명의 방법에 따르면, 디스플레이용 전자부품의 유효화면부에 포함되는 도전성 패턴과 이의 신호 인가를 위한 배선부를 동시에 형성할 수 있다는 장점이 있다. 특히, 상기 도전성 막의 형성 방법으로서 유기금속, 나노금속 또는 이들의 복합체 용액을 기판상에 코팅한 후, 소성 및/또는 건조에 의하여 전도도를 부여하는 방법을 이용할 수 있다. 상기 유기금속으로는 유기은을 사용할 수 있으며, 상기 나노금속으로는 나노 은 입자 등을 사용할 수 있다.
본 발명에 있어서, 상기 도전성 막 형성 전에, 기판 상에 부착력 향상을 위한 버퍼층을 추가로 형성할 수도 있다.
본 발명에 따른 방법은 상기 a) 단계 이후에 세정 단계를 추가로 포함할 수 있다.
본 발명자들은, 상기 b) 단계에서 형성되는 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)는 오버 에칭에 의하여 단선없이 형성할 수 있는 도전성 패턴의 최소 선폭의 임계 수치(Critical dimension)를 결정한다는 것을 밝혀내었다. 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)가 너무 큰 경우에는 오버 에칭시 원하는 선폭의 도전성 패턴을 얻기 전에 도전성 패턴이 단선될 수 있다. 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)가 상기 도전성 패턴의 최소 선폭의 1/2이 될 수 있다. 따라서, 상기 에칭 레지스트 패턴의 라인 엣지 거칠기(LER)를 목적하는 도전성 패턴의 선폭의 1/2 이하로 조절할 수 있다. 따라서, 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)는 0.1 내지 5 마이크로미터인 것이 바람직하고, 0.2 내지 5 마이크로미터인 것이 더욱 바람직하다. 이 범위에 있는 경우 10 마이크로미터 이하, 바람직하게는 5 마이크로미터 이하의 초미세 선폭의 도전성 패턴을 형성하는데 유리하다. 여기서, 라인 엣지 거칠기(line edge roughness, LER)란, 에칭 레지스트 패턴의 라인 엣지에서 가장 깊이 파인 지점을 기준으로 가장 돌출된 지점의 높이를 의미한다.
상기 b) 단계에서 상기 에칭 레지스트 패턴을 형성하는 방법은 인쇄법, 포토리소그래피법, 포토그래피법, 마스크를 이용한 방법 또는 레이져 전사, 예컨대, 열 전사 이미징(thermal transfer imaging)인 것이 바람직하며, 인쇄법 또는 포토리소그래피법이 더욱 바람직하다.
상기 인쇄법은 에칭 레지스트 재료를 포함하는 페이스트 혹은 잉크를 도전성 막이 형성된 기판 상에 목적하는 패턴 형태로 전사한 후 소성하는 방식으로 수행될 수 있다. 상기 전사 방법으로는 특별히 한정되지 않으나, 요판 또는 스크린 등 패턴 전사 매체에 패턴을 형성하고, 이를 이용하여 원하는 패턴을 도전성 막 상에 전사할 수 있다. 상기 패턴 전사 매체에 패턴 형태를 형성하는 방법은 당 기술 분야에 알려져 있는 방법을 이용할 수 있다.
상기 인쇄법으로는 특별히 한정되지 않으며, 그라비아 오프셋 인쇄, 리버스 오프셋 인쇄, 스크린 인쇄, 그라비아 인쇄 등의 인쇄법이 사용될 수 있으나, 특히 전술한 라인 엣지 거칠기(line edge roughness, LER) 범위내의 에칭 레지스트 패턴을 형성함으로서 초미세 선폭을 갖는 도전성 패턴을 얻기 위하여 그라비아 오프셋 인쇄 또는 리버스 오프셋 인쇄법이 더욱 바람직하다.
리버스 오프셋 인쇄는 롤형 블랑킷에 페이스트를 도포한 후 이를 요철을 갖는 클리쉐와 밀착시켜 블랑킷 상에 목적하는 패턴을 형성하고, 이어서 블랑킷 상에 형성된 패턴을 도전성 막에 전사시키는 방식으로 수행될 수 있다. 이와 같은 인쇄방법을 도 1 및 도 2에 예시하였다. 또는, 그라비아 오프셋 인쇄는 패턴이 새겨진 요판에 페이스트를 채운 후 블랑킷(blanket)이라고 부르는 실리콘 고무로 1차 전사를 시키고, 상기 블랑킷과 도전성 막이 형성된 기판을 밀착시켜 2차 전사를 시키는 방식으로 수행될 수 있다. 이와 같은 인쇄방법을 도 3 내지 도 5에 예시하였다. 단, 도 1 내지 도 5는 본 발명을 실시하는 방법을 예시하는 것이며, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 도 1 내지 도 5에 기재된 공정 중 필요한 경우 일부공정을 생략 또는 부가하여 수행할 수 있다.
그라비아 오프셋 인쇄법 또는 리버스 오프셋 인쇄법의 경우, 블랑킷이 갖는 이형 특성으로 인하여 잉크 혹은 페이스트가 도전성 막이 형성된 기판에 거의 대부분 전사되기 때문에 별도의 블랑킷 세정공정이 필요하지 않다. 상기 요판은 기판을 정밀 에칭하여 제조할 수 있다. 상기 요판은 금속판을 에칭하여 제조할 수도 있으며, 또는 고분자 수지를 통한 광학적 패터닝을 통하여 제조할 수도 있다.
스크린 인쇄는 패턴이 있는 스크린 위에 페이스트를 위치시킨 후, 스퀴지를 밀면서 공간이 비워져 있는 스크린을 통하여 직접적으로 도전성 막이 형성된 기판에 페이스트를 위치시키는 방식으로 수행될 수 있다. 그라비아 인쇄는 롤 위에 패턴이 새겨진 블랑킷을 감고 페이스트를 패턴 안에 채운 후, 도전성 막이 형성된 기판에 전사시키는 방식으로 수행될 수 있다. 본 발명에서는 상기 방식들이 각각 단독으로 사용될 수 있을 뿐만 아니라 상기 방식들이 복합적으로 사용될 수도 있다. 또한 그 외의 당업자들에게 알려진 인쇄 방식을 사용할 수도 있다.
본 발명에서는 인쇄법을 사용하는 것이 바람직하며, 그 중에서도 오프셋 인쇄법, 리버스 오프셋 인쇄법 또는 그라비아 인쇄법을 사용하는 것이 바람직하다.
리버스 오프셋 인쇄법을 사용할 경우, 상기 에칭 레지스트 패턴의 재료가 포함된 인쇄용 잉크의 점도는 0 cps 초과 1000 cps 이하인 것이 바람직하고, 5 cps 내지 10 cps인 것이 더욱 바람직하다. 또한, 그라비아 인쇄법을 사용할 경우, 상기 잉크의 점도가 6000 cps 내지 12000 cps인 것이 바람직하고, 7000 cps 내지 8000 cps 범위인 것이 더욱 바람직하다. 잉크의 점도가 상기 범위일 때 각 인쇄법에서 잉크의 코팅이 적절하게 이루어지면서도 공정 중에 잉크의 안정성(잉크의 공정유지능력)이 유지될 수 있다.
본 발명에서 상기 에칭 레지스트 패턴을 형성하는 방법은 전술한 인쇄법에 한정되지 않고, 포토리소그래피법을 사용할 수도 있다. 예컨대, 도전성 막 위에 감광성과 내산성(에칭에 대한 내성)을 지니는 에칭 레지스트층을 형성하고 이를 선택적 노광 및 현상에 의하여 패턴화하여 방법으로 수행될 수 있다.
상기 에칭 레지스트 패턴을 마스크로 이용하여 도전성 막을 에칭한 이후에, 상기 에칭 레지스트 패턴을 도전성 패턴을 덮도록 재형성하는 경우 상기 에칭 레지스트 패턴의 테이퍼각(taper angle)은 0도 초과 90도 미만인 것이 바람직하며, 10도 이상 70도 이하인 것이 더욱 바람직하다. 에칭 레지스트 패턴의 테이퍼각이 상기 범위일 때, 상기 에칭 레지스트 패턴의 재형성이 쉽게 일어나고, 에칭 레지스트 패턴이 도전성 패턴을 충분히 커버링할 수 있다.
상기 에칭 레지스트 패턴은 도전성 막 에칭시 사용되는 에칭액에 반응하지 않는 내산성 및 도전성 막과의 충분한 접착력을 갖는 재료를 이용하여 형성하는 것이 바람직하다. 추가로, 상기 에칭 레지스트 패턴을 마스크로 이용하여 도전성 막을 에칭한 이후에, 상기 에칭 레지스트 패턴을 도전성 패턴을 덮도록 재형성하는 경우 상기 에칭 레지스트 패턴 재료는 절연성을 갖는 것이 바람직하다. 또한 f) 단계에서 에칭 레지스트 패턴의 재형성시 사용하는 조건, 예컨대 열, 용매, 증기(용매의 증기) 또는 플라스마 등의 처리에 의해 유동성(mobility)을 나타내면서도 내산성을 가지고 있는 고분자 재료를 사용하는 것이 바람직하며, 가교성을 가지고 있는 고분자 재료를 사용하는 것이 더욱 바람직하다.
상기 에칭 레지스트 재료는 누설전류 10-1 암페어 이하인 절연성을 갖는 것이 바람직하다. 상기 에칭 레지스트 재료의 누설전류는 10-16 암페어 이상일 수 있다. 상기 에칭 레지스트 재료는 해당 방법에서 이용되는 도전성 막의 에칭액에 대하여 내산성을 가지는 것이 바람직하며, 예컨대 해당 도전성 막의 에칭액에 대하여 침지 또는 스프레이의 방법으로 접촉시 10분이상 형태 변화가 없는 것이 바람직하다.
또한, 상기 에칭 레지스트 재료는 후술하는 f) 단계를 위한 가공 조건에서 유동성을 갖는 것이 바람직하다. 구체적으로, 상기 에칭 레지스트 재료로는 가소성 또는 경화성을 갖는 고분자 재료를 사용할 수 있다. 본 발명에서는 상기 에칭 레지스트 재료로서 열경화성 수지 뿐만 아니라 UV 경화성 수지를 사용할 수 있다. UV 경화성 수지는 열경화성 수지와는 달리 용매를 사용하지 않을 수 있기 때문에, 용매 증발에 따른 문제점이 없어, 안정적인 형태의 미세한 패턴 형성에 유리하다. 도 5는 UV 경화성 수지를 이용하여 에칭 레지스트 패턴을 제조하는 경우를 예시한 것이다.
구체적으로, 상기 에칭 레지스트 재료의 예로는 이미드계 고분자, 비스페놀계 고분자, 에폭시계 고분자, 아크릴계 고분자, 에스테르계 고분자, 노볼락(Novolac)계 고분자 또는 이들의 조합물을 이용할 수 있다. 이 중에서도 아크릴계, 이미드계 또는 노볼락(Novolac)계 수지가 바람직하다. 또한, 상기 에칭 레지스트 재료의 예로는 이미드계 단량체, 비스페놀계 단량체, 에폭시계 단량체, 아크릴계 단량체 및 에스테르계 단량체 중 2 이상의 조합물 또는 공중합체, 예컨대 에폭시화 아크릴 수지 또는 에폭시와 아크릴계 단량체의 공중합체를 이용할 수 있다.
상기 에칭 레지스트 패턴을 인쇄법에 의하여 형성하는 경우, 고형분의 함량을 조절하거나, 용매를 적절히 선택함으로써 공정마진을 증가시킬 수 있다.
상기 에칭 레지스트 패턴 형성용 인쇄 조성물의 고형분 함량은 인쇄법의 종류나 에칭 레지스트 패턴의 두께에 따라 다르게 조절할 수 있다. 예컨대 그라비아 오프셋 인쇄법을 사용하는 경우 상기 에칭 레지스트 패턴 조성물의 고형분 함량은 70-80 중량%인 것이 바람직하다. 또한, 리버스 오프셋 인쇄법을 사용하여 100 nm 내지 10 마이크로미터, 더욱 바람직하게는 500 nm 내지 2 마이크로미터의 두께를 갖는 에칭 레지스트 패턴을 형성하는 경우, 상기 에칭 레지스트 패턴 조성물의 고형분 함량은 10 중량% 내지 25 중량%인 것이 바람직하다. 그러나, 본 발명의 범위가 상기 예들로 한정되는 것은 아니며, 에칭 레지스트 패턴 조성물의 고형분 함량은 기타 재료나 공정 조건에 따라 당업자가 조절할 수 있다.
상기 에칭 레지스트 패턴 조성물에 첨가할 수 있는 용매로는 당 기술분야에서 사용될 수 있는 용매를 사용할 수 있으며, 1종 단독 또는 2종 이상의 혼합 용매를 사용할 수 있다. 예컨대, 인쇄법에 사용되는 블랑킷 재료, 에컨대 PDMS에 손상(damage)을 주지 않는 용매라면 특별히 한정되지 않는다. 예컨대 PGMEA(propylene glycol methyl ether acetate), 에탄올, 프로필렌카보네이트, 부틸셀로솔브, DMAc(dimethyl acetamide), MEK(methyl ethyl ketone), MIBK(methyl isobutyl ketone) 등을 사용할 수 있다.
상기 에칭 레지스트 패턴 형성용 조성물은 접착 증진제(adhesion promoter), 계면활성제 등을 추가로 포함할 수 있다.
상기 에칭 레지스트 패턴을 마스크로 이용하여 도전성 막을 에칭한 이후에, 상기 에칭 레지스트 패턴을 도전성 패턴을 덮도록 재형성하는 경우, 상기 에칭 레지스트 패턴이 도전선을 충분히 덮도록 하기 위해서는 상기 에칭 레지스트 패턴의 두께는 상기 도전선의 두께보다 두꺼운 것이 바람직하나, 이에 한정되는 것은 아니다. 또한, 상기 에칭 레지스트 패턴의 폭은 본 발명의 방법이 적용되는 분야에 따라 당업자가 적절히 선택할 수 있으며, 특별히 한정되지 않는다. 예컨대, 상기 에칭 레지스트 패턴의 하부 폭은 도전선의 상면과 측면을 모두 덮을 수 있는 치수를 갖는 것이 바람직하다.
상기 c) 단계에서, 상기 도전성 패턴의 형성은 상기 에칭 레지스트 패턴을 마스크로 이용하여 오버 에칭함으로써 상기 에칭 레지스트 패턴의 선폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 것을 특징으로 한다.
상기 에칭 방식은 에칭액을 사용하는 습식 에칭 또는 플라즈마나 레이져를 이용하는 건식 에칭일 수 있으나, 이에 한정되는 것은 아니다.
습식 에칭을 사용할 경우, 에칭액으로는 질산(HNO3) 용액, 인산/질산/초산의 혼합 산 용액, 과산화수소, 과염소산, 염산, 불산 및 옥살산 중 하나 또는 둘 이상 또는 이의 수용액을 사용할 수 있으며, 필요한 경우 원하는 도전성 막을 에칭하기 위한 첨가제 및 기타 원소를 첨가할 수 있으나 이에 한정되는 것은 아니며 일반적으로 해당 도전성 막의 에칭 용액으로 알려진 것을 이용하여도 무방하다.
상기 c) 단계에서, 도전성 막을 에칭할 때, 오버 에칭을 수행함으로써, 상기 에칭 레지스트 패턴의 테두리 하부에 언더컷(undercut)이 형성된다.
상기 "언더컷(undercut)"이라는 용어는 기판 위에 제1층을 형성하고, 그 위에 제2층을 형성한 후 제2층을 마스크로 이용하여 제1층만을 선택적으로 에칭할 때, 제1층의 옆면이 과하게 에칭되어 제2층의 면적보다 제1층의 면적이 좁아진 형태를 의미한다. 여기서 "제2층을 마스크로 이용하여"라는 용어는 제2층이 에칭에 의해 변형되거나 제거되지 않고 그대로 남는 것을 의미한다.
일반적인 에칭 공정에서는, 제2층을 마스크로 이용하여 제1층을 에칭하는 경우, 제1층의 패턴이 제2층의 패턴과 동일한 형상으로 구현되는 것을 목표로 하고, 언더컷이 발생하는 것은 지양된다.
그러나, 본 발명에서는 에칭 레지스트 패턴의 하부에 언더컷이 형성되도록 도전성 막을 에칭함으로써 에칭 레지스트 패턴의 선폭 보다 더욱 얇은 선폭의 도전성 패턴을 얻을 수 있다.
상기 c) 단계에서 오버 에칭에 의하여 언더컷이 발생할 경우, 에칭 레지스트 패턴의 선폭 또는 길이는 도전성 패턴의 선폭 또는 길이보다 길어지게 된다.
또한, 언더컷이 발생할 경우, 도전성 패턴의 테이퍼각은 0도 초과 90도 미만, 더욱 바람직하게는 0도 초과 45도 이하, 더욱 바람직하게는 0도 초과 30도 이하일 수 있으나, 이에만 한정되는 것은 아니다. 여기서, 테이퍼각은 도전성 패턴의 단부가 그 하부층, 즉 기판의 표면과 이루는 각을 의미한다. 상기 테이퍼각은 상기 도전성 패턴의 말단 지점으로부터 상기 도전성 패턴의 상면이 평활해지기 시작하는 지점까지의 접선들의 평균 기울기를 갖는 직선과 그 하부층 표면 사이의 각으로 측정될 수 있다. 본 발명에서는 상기와 같은 방법을 이용함으로써 종래기술과 달리 테이퍼각이 작은 도전성 패턴을 제공할 수 있다.
상기 c) 단계에 있어서, 도전성 패턴의 형성을 위한 에칭 시간에 따라 도전성 패턴의 선폭을 조절할 수 있다. 에칭 시간이 길어질수록 도전성 패턴의 선폭을 얇게 형성할 수 있다.
본 발명에 있어서, 상기 도전성 패턴의 형성을 위한 에칭 시간은 도전성 패턴의 형성시 사용되는 에칭액의 종류나 농도, 도전성 막의 종류, 에칭 온도 등의 조건에 따라 달라질 수 있다. 예컨대 상기 에칭 시간은 저스트 에칭 타임(just-etching time) 내지 저스트 에칭 타임 보다 2000% 연장된 시간, 바람직하게는 저스트 에칭 타임 보다 1% 내지 1000% 연장된 시간, 더욱 바람직하게는 저스트 에칭 타임 보다 1% 내지 500% 연장된 시간, 더더욱 바람직하게는 저스트 에칭 타임 보다 5% 내지 100% 연장된 시간인 것이 바람직하다. 여기서 저스트 에칭 타임이란 마스크의 형태와 동일한 형태로 패턴을 에칭하는데 소요되는 시간을 의미한다. 에칭 시간에 따른 도전성 패턴의 선폭을 도 6에 예시하였다.
상기 도전성 막의 에칭 온도도 역시 도전성 막의 패터닝에 사용되는 에칭액의 종류나 농도, 도전성 막의 종류, 에칭 온도 등의 조건에 따라 달라질 수 있으며, 예컨대 상온 내지 80도, 바람직하게는 30도 내지 70도에서 수행할 수 있다.
에칭 방식은 딥에칭 방식 또는 스프레이 방식 등이 가능하나, 균일한 에칭을 위해서는 스프레이 방식이 더욱 바람직하다.
상기 도전성 막이 다층막인 경우, 다층막이 동시에 거의 동일한 속도로 에칭되기 위한 에칭액을 사용하는 것이 바람직하다.
상기 에칭 레지스트 패턴을 마스크로 이용하여 도전성 막을 에칭한 이후에, 상기 e) 단계와 같이 상기 에칭 레지스트 패턴은 제거할 수도 있으나, 상기 에칭 레지스트 패턴을 제거하지 않고 그대로 터치스크린에 사용할 수 있다. 또한, 상기 f) 단계와 같이 상기 에칭 레지스트 패턴을 재형성하여 상기 도전성 패턴을 덮도록 할 수 있다.
상기 e) 단계에서 상기 에칭 레지스트 패턴의 제거는 에칭 레지스트 패턴 재료의 종류에 따라 당기술분야에 알려진 방법을 이용할 수 있다.
상기 f) 단계에 있어서 "덮는다(covering)"이라는 용어는 에칭 레지스트 패턴이 형태가 변화되면서 흘려내려(reflow) 도전성 패턴의 측면과 기판에 밀착되면서 도전성 막을 외부와 절연시키는 것을 의미한다. 또한, 본 발명에서 "재형성(reforming)"이라는 용어는 본 명세서에서 정의되는 용어로서, 에칭 레지스트 패턴이 유동성을 나타내면서 형태가 변화되어 하부에 있는 도전성 패턴을 뒤덮는 현상을 의미한다.
상기 f) 단계에 있어서, 상기 에칭 레지스트 패턴의 재형성은 예를 들면 열, 용매 혹은 그 증기(용매의 증기), 플라스마 처리 등에 의해 에칭 레지스트 패턴에 유동성을 부여하여 변형을 일으킨 후, 열 또는 플라스마의 추가 처리 또는 용매의 제거에 의해 상기 에칭 레지스트 패턴이 경화되는 화학적인 현상을 이용할 수 있다. 또는 상기 에칭 레지스트 패턴에 압력을 가하여 물리적으로 변형을 일으킬 수도 있다.
상기 에칭 레지스트 패턴의 재형성은 열 또는 용매(또는 용매의 증기)를 이용하는 것이 더 바람직하며, 이때 상기 기술한 바와 같이 에칭 레지스트 패턴 재료로서 가소성 또는 경화성 고분자 재료를 사용하는 것이 바람직하다.
열을 이용하여 에칭 레지스트 패턴을 재형성할 경우, 열을 가함에 따라 에칭 레지스트 패턴 재료가 유동성을 나타내어 기판과 에칭 레지스트 패턴 사이의 공간으로 내려앉은 후, 열을 더욱 가하면 상기 재료가 경화되어 유동성이 사라지게 되는 방법이 바람직하다. 이때, 가열 온도는 에칭 레지스트 패턴 재료에 따라 당업자가 적절히 선택할 수 있다. 상기 가열 조건은 에칭 레지스트 패턴이 원하는 가교도, 예컨대 10% 내지 100%나, 원하는 절연특성, 예컨대 누설전류 10-1 암페어 이하를 갖도록 조절되는 것이 바람직하다. 예컨대, 120℃ 내지 350℃의 온도에서 가열하여 5 ℃/분 ~ 60 ℃/분으로 승온하도록 하는 것이 바람직하다. 또한, 동일한 온도의 열처리 또는 각기 다른 온도에서의 중복 열처리도 가능하다. 구체적인 예로서, 에칭 레지스트 패턴 재료로서 이미드계 수지를 사용하는 경우에는 250℃ 내지 300℃의 온도에서 열처리할 수 있다. 또 다른 예로서, 에칭 레지스트 패턴 재료로서 노볼락계 수지를 사용하는 경우에는, 120℃ 내지 140℃의 온도에서 열처리할 수 있다.
또한 용매 또는 용매의 증기를 이용하여 에칭 레지스트 패턴을 재형성할 경우, 에칭 레지스트 패턴에 용매의 증기(fume) 분위기에 노출시킬 수 있다(solvent annealing). 이에 의하여 용매와 에칭 레지스트 패턴 재료가 반응하면 에칭 레지스트 패턴 재료가 유동성을 나타내고, 이로 인해 에칭 레지스트 패턴이 변형되어 기판과 접촉된다. 이어서, 용매가 건조될 정도의 일정 온도로 가열하여 용매를 제거하면 상기 에칭 레지스트 패턴 재료가 경화되어 유동성이 사라지게 되는 재형성 방법이 바람직하다. 이때, 용매는 에칭 레지스트 패턴 재료에 따라 당업자가 적절히 선택할 수 있으며, 에칭 레지스트 패턴 재료가 용해될 수 있는 용매군에서 선택되는 것이 바람직하다. 예컨대, 에칭 레지스트 패턴 재료로서 노볼락 수지를 사용할 경우 용매로서 IPA를 사용할 수 있다. 또한, 건조 온도는 선택된 용매의 끓는점 근처가 적절하며, 상온부터 내지 300℃ 사이가 바람직하나 이에 한정되는 것은 아니다.
본 발명에 있어서, 상기 에칭 레지스트 패턴을 형성하는 b) 단계 도중 또는 이후에는 베이크 공정을 수행하는 것이 바람직하다(도 1 내지 도 4). 구체적으로, 상기 베이크 공정은 b) 단계 도중 기판 상에 에칭 레지스트층을 형성한 후, 에칭 레지스트 패턴을 형성한 후, 또는 c) 단계에서의 도전성 패턴의 형성 전에 수행하는 것이 바람직하다. 베이크란 상기 에칭 레지스트 패턴과 이에 인접하는 층 사이의 접착력을 부여하는 동시에, 에칭 레지스트 패턴을 적어도 일부 경화시킴으로써 베이크 단계 또는 그 이후 단계에서 에칭 레지스트 패턴의 변형을 방지하고, 필요한 경우 이후 수행되는 에칭 레지스트 패턴의 재형성 단계에서 에칭 레지스트 패턴이 흘러내리는 형상을 안정적으로 형성할 수 있도록 수행하는 것이 바람직하다. 베이크 공정에 의하여 달성하고자 하는 에칭 레지스트 패턴의 경화도는 에칭 레지스트 패턴의 재료나 필요한 경우 이후 수행되는 재형성 조건에 따라 당업자가 결정할 수 있으며, 예컨대 경화도는 0% 내지 100%의 범위 내일 수 있다.
상기 베이크 공정의 조건은 에칭 레지스트 패턴의 재료, 에칭 레지스트 패턴의 두께, 도전선의 형성에 사용되는 에칭 조건, 예컨대, 에칭액 종류, 에칭 시간, 에칭 온도 등에 따라 당업자가 선택할 수 있다. 베이크 온도가 너무 높으면 에칭 레지스트 패턴의 가교도가 너무 높아 변형, 예컨대 패턴영역의 뒤틀림 등이 일어날 수 있다.
하나의 예로서, 에칭 레지스트 패턴을 노볼락계 고분자를 사용하여 포토리소그래피 방법으로 형성하는 경우 상기 베이크 온도는 80도 내지 150도에서 2분 내지 3분간 수행하는 것이 바람직하다. 또 하나의 예로서, 에칭 레지스트 패턴을 노볼락계 고분자를 사용하여 인쇄법으로 형성하는 경우 상기 베이크는 125도 내지 130도에서 2분 내지 3분간 수행하는 것이 바람직하다. 또 하나의 예로서, 에칭 레지스트 패턴을 아크릴계 고분자를 사용하여 형성하는 경우 상기 베이크는 170도 내지 230에서 5분 내지 60분간 동안 수행하는 것이 바람직하다. 또 하나의 예로서 에칭 레지스트 패턴을 PSPI 고분자를 형성하는 경우 상기 베이크 온도는 120도 내지 300도에서 1분 내지 60분간 수행하는 것이 바람직하다.
상기 베이크 온도가 너무 낮은 경우에는 베이크를 수행함에 따른 가교 효과를 얻기가 어렵고, 상기 베이크 온도가 너무 높은 경우에는 에칭 레지스트 패턴의 뒤틀림 등으로 인하여 형상이 변형될 수 있다. 상기 베이크 시간은 전술한 재료 또는 공정조건에 따라 달라지며, 예컨대 2분 내지 3분 정도 수행할 수 있으나, 이에 한정되는 것은 아니다.
본 발명에 있어서, 상기 에칭 레지스트 패턴 재료로서 UV 경화성 수지를 사용하는 경우 상기 b) 단계 도중 또는 이후에는 노광 및 소성을 수행할 수도 있다. 이와 같은 예를 도 5에 예시하였다.
본 발명에 따른 방법은 상기 c) 단계, e) 단계 또는 f) 단계 이후에 세정 단계를 더 포함할 수 있다. 이 세정 단계에서는 상기 c) 단계에서 사용한 에칭액을 사용할 수 있다. 이 세정 단계를 수행함으로써 이물을 제거할 수 있다.
본 발명의 일 실시상태에 따른 터치스크린은 상기 도전성 패턴의 테이퍼각이 낮은 것을 특징으로 하며, 상기 테이퍼각은 90도 미만, 바람직하게는 45도 이하, 더욱 바람직하게는 30도 이하이다.
본 발명에 있어서, f) 단계를 수행하는 경우에는 본 발명에 따른 터치스크린은 에칭 레지스트 패턴의 재료에 따라, 에칭 레지스트 패턴이 나머지 영역과 경화도가 상이한 영역을 포함할 수 있다. 상기 나머지 영역과 경화도가 상이한 영역은 상기 에칭 레지스트 패턴이 재형성되지 않은 영역과 재형성된 영역의 경계부분에서 발생할 수 있으며, 상기 경계부분에 띠 모양으로 형성될 수 있다. 상기 띠는 상기 단면에 있어서 나머지 부분에 비하여 상부로 돌출된 형상을 가질 수 있다. 도 7에서 띠 모양을 관찰할 수 있다.
본 발명에서는 상기 에칭 레지스트 패턴이 재형성됨으로써 상기 도전성 패턴의 말단 지점과 상기 에칭 레지스트 패턴의 말단 지점간의 거리가 0 내지 1 마이크로미터 또는 5 마이크로미터 이상으로 제어될 수 있다. 특히, 에칭 레지스트 패턴 재료로서 열경화성 수지를 사용하는 경우에는 상기 도전성 패턴의 말단 지점과 상기 에칭 레지스트 패턴의 말단 지점간의 거리가 0 내지 1 마이크로미터로 매우 짧을 수 있다. 한편, 에칭 레지스트 패턴 재료로서 열가소성 수지를 사용하는 경우에는 상기 도전성 패턴의 말단 지점과 상기 에칭 레지스트 패턴의 말단 지점간의 거리가 5 마이크로미터 이상으로 비교적 길 수 있다.
본 발명에 있어서, 상기 에칭 레지스트 패턴의 재형성을 수행하는 경우, 도전성 패턴과 상기 에칭 레지스트 패턴 사이에 보이드가 관찰될 수 있다. 이는 종래에 도전성 패턴 상에 절연층을 형성하는 경우에는 보이드가 관찰될 수 없는 것과 상이하다. 본 발명에 있어서, 상기 보이드의 두께(가장 긴 변과 가장 짧은 변의 최단거리)는 0 초과 상기 도전성 패턴의 두께 이하인 것이 바람직하며, 0초과 도전성 패턴 두께의 0.7이하인 것이 더욱 바람직하다.
본 발명의 일 실시상태에 따른 터치스크린에서는 상기 재형성된 에칭 레지스트 패턴의 테이퍼각이 도전성 패턴의 테이퍼각보다 클 수 있다.
본 발명에 따른 방법에 의하여 제조된 터치스크린에 있어서, 상기 재형성된 에칭 레지스트 패턴의 단면 형상은 예컨대 반원형일 수도 있다.
본 발명의 일 실시상태에 따른 터치스크린에 있어서, 상기 도전성 패턴의 선폭은 특별히 제한되지 않으나, 상기 도전성 패턴은 100 마이크로미터 이하, 바람직하게는 0.1 내지 30 마이크로미터, 더욱 바람직하게는 0.5 내지 10 마이크로미터, 더욱 바람직하게는 1 내지 5 마이크로미터의 미세 선폭을 가질 수 있다. 특히, 전술한 방법에서, 에칭 레지스트 패턴을 마스크로 이용하여 도전성 막을 에칭할 때 오버에칭을 수행하여 언더컷이 형성되도록 함으로써 더욱 미세한 선폭을 구현할 수 있다.
본 발명에 따른 터치스크린은 도전성 패턴 상에 배치되고, 상기 도전성 패턴을 뒤덮는 절연층 패턴, 또는 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭보다 긴 선폭을 갖는 에칭 레지스트 패턴을 추가로 포함할 수 있다. 상기 도전성 패턴을 뒤덮는 절연층 패턴은 도 12 및 도 13와 같은 구조를 가질 수 있고, 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭보다 긴 선폭을 갖는 에칭 레지스트 패턴은 도 8 내지 도 11과 같은 구조를 가질 수 있다. 그러나, 도면에 의하여 본 발명의 범위가 한정되는 것은 아니다.
이와 같은 구조는 전술한 방법에 따라 도전성 패턴을 형성한 후 상기 도전성 패턴을 형성하기 위하여 마스크로서 사용한 에칭 레지스트 패턴을 제거하지 않음으로써 제조될 수 있다. 이 때, 상기 에칭 레지스트 패턴은 절연성을 갖는 것이 바람직하다.
상기 도전성 패턴 상에 에칭 레지스트 패턴이 구비된 경우에는 에칭 레지스트 패턴의 물질의 종류 및 이의 3차원적 형상의 제어를 통하여 추가적인 광학적 특성의 부여가 가능할 수 있다. 본 발명에 따른 도전성 패턴 상에 상기 도전성 패턴의 선폭 보다 긴 선폭을 갖는 에칭 레지스트 패턴이 구비된 구조를 도 8 내지 도 11에 예시하였다. 그러나, 이들 도면에 예시된 구조로만 한정되는 것은 아니며, 다른 구조를 가질 수도 있고, 상기 에칭 레지스트 패턴이 제거될 수도 있다.
본 발명의 일 실시상태에 따른 터치스크린은 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴, 및 상기 도전성 패턴을 덮고 있는 절연층 패턴 또는 상기 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭 보다 긴 선폭을 갖는 절연층 패턴을 포함하고, 상기 도전성 패턴의 선폭 방향의 단면에 있어서, 상기 도전성 패턴의 일측 단부로부터 상기 절연층 패턴까지의 거리(a)와 상기 도전성 패턴의 타측 단부로부터 상기 절연층 패턴까지의 거리(b)의 백분비(a/b*100)가 90 내지 110의 범위 내인 것을 특징으로 한다. 상기 백분비는 95 내지 105인 것이 바람직하고, 99 내지 101인 것이 더욱 바람직하다. 본 발명에 따른 방법에 있어서, 상기 절연층 패턴과 도전성 패턴을 별개의 마스크를 이용하여 형성하거나, 별개의 인쇄방법을 이용하여 형성하지 않고, 절연층 패턴을 마스크로 이용하여 도전성 패턴을 형성한 후, 상기 절연층 패턴을 재형성하여 이용함으로써 도전성 패턴 상에 위치한 절연층 패턴이 상기 도전성 패턴에 대하여 대칭적인 구조로 존재할 수 있다. 이와 같은 대칭적인 구조를 도 12 내지 및 도 15에 예시하였으나, 이와 같은 구조에 의하여 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 방법에 따르면 터치스크린의 제조과정 도중 에칭 레지스트 패턴 또는 도전성 패턴의 형성시 패턴 불량이 발생하는 경우에도 쇼트가 발생하지 않는 절연된 도전성 패턴을 제공할 수 있다. 여기서, 패턴 불량이란, 패턴 형태 이외의 부분에 도전성 패턴을 형성하기 위한 절연성 패턴이 형성된 경우를 의미한다. 본 발명에서는 도전성 패턴의 형성시 사용한 에칭 레지스트 패턴을 제거하지 않고 에칭 레지스트 패턴의 형태를 재형성(reforming)함으로써 도전성 패턴을 절연시키는데 이용한다. 이 때문에, 상기 절연성 패턴에 의하여 절연되지 않는 도전성 패턴이 존재하지 않게 된다. 따라서, 에칭 레지스트 패턴 또는 도전성 패턴의 형성시 패턴 불량이 발생하는 경우에도 기판에 도전성 물질과 같은 이물질이 남지 않아 쇼트가 발생하지 않는다. 종래기술에서는 절연층 패턴의 패턴 불량으로 도전성 패턴을 모두 덮지 못하거나, 도전성 패턴의 패턴 불량으로 절연층 패턴에 의하여 덮여 있지 않은 도전성 패턴이 존재하는 경우 쇼트가 발생할 수 있다. 이에 반하여, 본 발명에서는 전술한 이유로 불량율을 크게 줄일 수 있으며, 종래기술에서 필요한 도전성 패턴 불량 영역의 제거를 위한 추가적인 세정 또는 에칭 공정이 도입될 필요가 없다. 이와 같은 본 발명의 효과를 도 16에 도시하였다. 따라서, 본 발명의 방법에 따르면 패턴 불량에 따른 쇼트가 실질적으로 발생하지 않는 절연된 도전성 패턴을 제공할 수 있다.
본 발명의 실시상태에 따른 도전성 패턴을 포함하는 터치스크린의 예를 도 17 및 도 18에 도시하였다. 도 17은 단층 또는 다층의 기재의 일면에 도전성 패턴이 구비된 구조이고, 도 18은 단층 또는 다층의 기재의 양면에 도전성 패턴이 구비된 구조이다.
본 발명의 일 실시상태에 따른 전자소자의 일 예인 터치 스크린의 구조를 도 19에 나타내었다. 도 19에 따른 터치 스크린은 기판, 기판 상에 구비된 제1 도전성 패턴, 상기 제1 도전성 패턴 상에 구비된 제1 절연층, 상기 제1 절연층 상에 구비된 제2 도전성 패턴 및 상기 제2 도전성 패턴 상에 구비된 제2 절연층으 포함한다
그러나, 본 발명의 범위가 도 17 내지 도 19에 한정되는 것은 아니다.
본 발명에 따른 터치스크린의 제조방법을 도 20 및 도 21에 예시하였다. 도 20은 단일 기판을 이용하여 터치스크린을 제조한 예이고, 도 21은 2장의 기판을 이용하여 도전성 패턴을 형성한 후 이를 라미네이션함으로써 터치스크린을 제조한 예이다.
본 발명에 따른 터치스크린의 도전성 패턴은 직선 또는 곡선에 의하여 분할 될 수 있다. 여기서 분할이란 도전성 패턴이 특정 패턴에 의하여 끊겨져 있는 것을 의미한다. 이와 같은 분할에 의하여 외부 터치의 인식도를 높일 수 있고, 투명도를 향상시킬 수 있다. 분할된 형태는 특별히 한정되지 않으며, 제조공정상의 용이성을 고려하여 직선, 곡선 또는 지그재그 등이 이용될 수 있고, 예컨대 도 22 및 도 23과 같은 형태를 가질 수 있다. 선폭 15 마이크로미터, 피치 200 마이크로미터인 메쉬를 각각 선폭을 5~90까지 변화시킨 선으로 분할한 경우와 도전선을 메쉬 상에 올려 놓은 경우의 시인성 평가 결과를 도 38에 나타내었다. 또한, 선폭 30 마이크로미터, 피치 200 마이크로미터인 메쉬를 각각 선폭을 5~90까지 변화시킨 선으로 분할한 경우와 도전선을 메쉬 상에 올려 놓은 경우의 시인성 평가 결과를 도 39에 나타내었다. 시인성 평가 결과(오른쪽) 중 음영 표시 영역은 사람이 쉽게 인지 하지 못하는 영역에 해당된다.
본 발명에 따른 터치스크린은 외부 전압에 연결될 수 있으며, 이 때 도 24 및 도 25와 같은 구조를 가질 수 있으나, 특별히 한정되는 것은 아니다. 외부 전압이 연결되는 도선의 PAD부는 절연층을 제거하는 것이 바람직 하다.
본 발명에 따른 터치스크린의 도전선 패턴의 면저항은 200 오옴/스퀘어 내지 0.001 오옴/스퀘어인 것이 바람직하다.
본 발명에 따른 터치스크린의 도전성 패턴은 두께가 10 마이크로미터 이하인 것이 바람직하고, 300nm 이하인 것이 더욱 바람직하고, 100 내지 300nm인 것이 더더욱 바람직하다. 상기 도전성 패턴의 구성물질의 종류에 따라 비저항값이 결정되고, 도전성 패턴의 두께에 따라 면저항 값이 조절될 수 있다. 본 발명에서는 전술한 바와 같이 에칭 레지스트 패턴을 마스크로 이용하여 도전성 패턴을 형성하는 방법을 이용함으로써, 직접 도전성 패턴을 인쇄하는 경우에 비하여 두께가 얇은 도전성 패턴을 얻을 수 있다.
본 발명에 따른 터치스크린의 도전성 패턴은 개구율 85% 내지 98%이고, 면저항이 1 오옴 내지 200오옴이며, 두께가 100 내지 300 nm이고, 선폭이 0.1 내지 10 마이크로미터이며, 하기 식 1을 만족하는 것이 바람직하다.
[식 1]
a / (1-개구율) = A
상기 식 1에 있어서,
a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
A는 도전성 패턴의 두께 t에서의 면저항이다.
본 발명에 따른 도전성 패턴은 하기 식 2 및 식 3을 만족하는 것이 바람직하다:
[식 2]
a/[1-(R-L)2/R2] = A
[식 3]
(R-L)2/R2 X Ts = Tc
상기 식 2 및 식 3에 있어서,
R은 도전성 패턴의 피치이고,
L은 도전성 패턴의 선폭이며,
a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
A는 도전성 패턴의 두께 t에서의 면저항이고,
Ts는 기판 자체의 투과율이고,
Tc는 도전성 패턴을 갖는 기판의 투과율이다.
본 명세서에 있어서, 개구율이란 적층체 전면에서 도전성 패턴이 형성되지 않은 면적의 비율을 의미하고, 투과율이란 가시광이 기판을 통과하면서 나타나는 빛의 투과비율을 의미한다.
본 발명에 따른 터치스크린의 도전성 패턴은 위치별 도전성 패턴의 두께 편차가 3% 이내인 것이 바람직하고, 2% 이내인 것이 더욱 바람직하다. 본 발명에 따른 도전성 패턴은 위치별 도전성 패턴의 선폭의 편차가 30% 이내인 것이 바람직하고, 20% 이내인 것이 더욱 바람직하다. 본 발명에서는 도전성 패턴의 형성시 에칭 레지스트 패턴을 마스크로 이용함으로써, 도전성 잉크 및 페이스트를 직접 인쇄하여 형성하는 종래기술에 비하여, 도전성 패턴의 두께 및/또는 선폭의 편차를 줄일 수 있다.
본 발명에 따른 터치스크린의 도전성 패턴은 7 인치(inch) 이상의 면적에 연속적으로 형성된 패턴 형태를 갖는 것이 바람직하고, 10 인치 내지 50 인치의 면적을 갖는 것이 바람직하다. 여기서 연속적으로 형성된 패턴 형태라 함은 연결 흔적이 없는 것을 의미한다. 본 발명에서는 전술한 오버 에칭 방법을 이용함으로서 초미세 선폭을 갖는 도전성 패턴을 연결 흔적 없이 대면적으로 형성할 수 있다. 이와 같은 대면적의 초미세 선폭을 갖는 도전성 패턴은 종래기술에 의해 달성될 수 없었던 것이다. 상기 연결 흔적이란 소면적으로 제작한 도전성 패턴을 연결하여 대면적을 구현하기 위한 흔적으로서, 예컨대 소면적의 도전성 패턴들을 패드부를 이용하여 연결하는 방법을 이용할 수 있다. 이 때 투과율은 85% 내지 98%인 것이 바람직하고, 전도도는 0.1 오옴 내지 100 오옴인 것이 바람직하다. 이는 최소한의 전기적 전도도를 지니면서 이를 이용한 전자기기가 디스플레이와 같은 전자소자에 부착되었을 때, 이를 크게 인지하지 못하게 하기 위한 설계적인 디자인 수치이다.
상기 터치 스크린에 포함되는 도전성 패턴은 규칙적일 수도 있고, 비규칙적일 수 있다. 규칙적인 패턴의 피치는 수 내지 2000 마이크로미터 일 수 있고, 500 마이크로미터 이하인 것이 바람직하고, 250 마이크로미터 이하가 더욱 바람직하다. 터치스크린의 도전선 패턴의 피치는 디스플레이의 펙셀의 크기보다 작은 것이 바람직하다.
하나의 실시상태에 있어서, 상기 터치 스크린에 포함되는 도전성 패턴은 기판의 전체 면적의 30% 이상, 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상이, 분포가 연속적인 폐쇄 도형들로 이루어지고, 상기 폐쇄 도형들의 면적의 평균값에 대한 표준 편차의 비율(면적 분포 비율)이 2% 이상인 형태를 가질 수 있다. 이에 의하여 모아레 현상을 방지하는 동시에 우수한 전기 전도도와 광학적 특성을 만족할 수 있다.
상기 폐쇄 도형은 적어도 100개 존재하는 것이 바람직하다.
상기 폐쇄 도형들의 면적의 평균값에 대한 표준 편차의 비율(면적 분포 비율)이 2% 이상인 것이 바람직하고, 10% 이상인 것이 더욱 바람직하고, 20% 이상인 것이 더더욱 바람직하다.
면적의 평균값에 대한 표준 편차의 비율(면적 분포 비율)이 2% 이상인 폐쇄 도형들로 이루어진 패턴은 기판의 전체 면적에 대하여 30 % 이상인 것이 바람직하다. 상기와 같은 도전성 패턴이 구비된 기판의 표면의 적어도 일부에는 다른 형태의 도전성 패턴에 구비될 수도 있다.
도 26은 본 발명의 일 실시상태에 따른 터치스크린의 도전성 패턴을 예시한 것이다. 이와 같은 패턴의 면적 분포 비율은 20% 이상, 예컨대 20%~35%이다.
또 하나의 실시상태에 있어서, 상기 터치 스크린에 포함되는 도전성 패턴은 기판의 전체 면적의 30% 이상, 바람직하게는 70% 이상, 더욱 바람직하게는 90% 이상이, 상기 도전성 패턴과 교차하는 직선을 그렸을 때, 상기 직선과 상기 도전성 패턴의 인접하는 교점들간의 거리의 평균값에 대한 표준 편차의 비율(거리 분포 비율)이 2% 이상인 형태를 가질 수 있다. 이에 의하여도 모아레 현상을 방지하는 동시에 우수한 전기 전도도와 광학적 특성을 만족할 수 있다.
상기 도전성 패턴과 교차하는 직선은 상기 도전성 패턴과의 인접하는 교점들간의 거리의 표준 편차가 가장 작은 선인 것이 바람직하다. 또는, 상기 도전성 패턴과 교차하는 직선은 상기 도전성 패턴의 어느 한 점의 접선에 대하여 수직한 방향으로 연장된 직선인 것이 바람직하다.
상기 도전성 패턴과 교차하는 직선은 상기 도전성 패턴과의 교점이 80개 이상인 것이 바람직하다.
상기 도전성 패턴과 교차하는 직선과 상기 도전성 패턴의 인접하는 교점들간의 거리의 평균값에 대한 표준 편차의 비율(거리 분포 비율)이 2% 이상인 것이 바람직하고, 10% 이상인 것이 더욱 바람직하고, 20% 이상인 것이 더더욱 바람직하다.
상기 도전성 패턴과 교차하는 직선과 상기 도전성 패턴의 인접하는 교점들간의 거리의 평균값에 대한 표준 편차의 비율(거리 분포 비율)이 2% 이상인 패턴은 기판의 전체 면적에 대하여 30 % 이상인 것이 바람직하다. 상기와 같은 도전성 패턴이 구비된 기판의 표면의 적어도 일부에는 다른 형태의 도전성 패턴에 구비될 수도 있다.
도 27 및 도 28는 도전성 패턴에 임의의 선을 그렸을 때를 나타낸 것이다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니다. 도 27은 도전성 패턴이 서로 교차하지 않은 1차원의 형태이고, 도 28은 전기 전도성 패턴이 서로 교차하여 적어도 일부 영역에 폐쇄도형의 형태가 형성된 2차원의 형태이다. 또 하나의 상기 도전성 패턴의 예를 도 29에 도시하였으나, 본 발명의 범위가 이에만 한정되는 것은 아니다.
본 발명에 따른 터치스크린에 있어서, 균일한 전도도 및 시각성을 위하여 패턴의 개구율이 단위면적에서 일정한 것이 바람직하다. 상기 도전성 패턴이 구비된 기판은 유효화면부 내 직경 0.5cm의 임의의 원 내부 및 터치스크린 내의 임의의 n 개의 위치에서 측정한 투과율 편차 (인위적 패턴 단선부를 포함하지 않는 영역기준)가 5% 이하인 것이 바람직하다. 이 경우, 상기 도전성 패턴이 구비된 기판의 국부적인 전도성을 방지할 수 있다.
본 발명에 있어서, 상기 도전성 패턴은 직선들로 이루어질 수도 있으나, 곡선, 물결선, 지그재그선 등 다양한 변형이 가능하다. 또한， 상기 형태들의 선들 중 적어도 ２가지가 혼재된 형태일 수도 있다．
본 발명의 일 실시상태에 따르면, 상기 도전성 패턴은 보로노이 다이어그램(Voronoi diagram)을 이루는 도형들의 경계선 형태일 수 있다.
본 발명에 있어서, 상기 도전성 패턴을 보로노이 다이어그램을 이루는 도형들의 경계선 형태로 형성함으로써 모아레 현상을 방지할 수 있다. 보로노이 다이어그램(Voronoi diagram)이란, 채우고자 하는 영역에 보로노이 다이어그램 제너레이터(Voronoi diagram generator)라는 점들을 배치하면, 각 점들이 다른 점들로부터의 거리에 비하여 해당 점과의 거리가 가장 가까운 영역을 채우는 방식으로 이루어진 패턴이다. 예를 들어, 전국의 대형 할인점을 점으로 표시하고 소비자들은 가장 가까운 대형 할인점을 찾아간다고 할 때, 각 할인점의 상권을 표시하는 패턴을 예로 들 수 있다. 즉, 정육각형으로 공간을 채우고 정육각형들의 각점들을 보로노이 제너레이터로 선정하면 벌집(honeycomb) 구조가 상기 도전성 패턴이 될 수 있다. 본 발명에서 보로노이 다이어그램 제너레이터를 이용하여 도전성 패턴을 형성하는 경우, 다른 규칙적인 패턴과의 간섭에 의하여 발생할 수 있는 모아레 현상을 방지할 수 있는 복잡한 패턴 형태를 용이하게 결정할 수 있는 장점이 있다. 도 30에 보로노이 다이어그램 제너레이터를 이용한 패턴 형성이 나타나 있다. 상기 도전성 패턴의 일 예를 도 31 내지 도 33에 도시하였으나, 본 발명의 범위가 이에만 한정되는 것은 아니다.
본 발명에서는 보로노이 다이어그램 제너레이터의 위치를 규칙 또는 불규칙하게 위치시킴으로써 상기 제너레이터로부터 파생된 패턴을 이용할 수 있다.
도전성 패턴을 보로노이 다이어그램을 이루는 도형들의 경계선 형태로 형성하는 경우에도, 전술한 바와 같은 시각적인 인지성의 문제를 해결하기 위하여, 보로노이 다이어그램 제너레이터를 생성할 때 규칙성과 불규칙성을 적절히 조화시킬 수 있다. 예를 들어, 패턴이 들어갈 면적에 일정크기의 면적을 기본 단위(unit)로 지정한 후, 기본 단위 안에서의 점의 분포가 불규칙성을 갖도록 점을 생성한 후 보로노이 패턴을 제작할 수도 있다. 이와 같은 방법을 이용하면 선의 분포가 어느 한 지점에 몰리지 않게 함으로써 시각성을 보완할 수 있다.
전술한 바와 같이, 균일한 전도성 및 시각성을 위하여 패턴의 개구율을 단위면적에서 일정하게 하는 경우 보로노이 다이어그램 제너레이터의 단위면적당 개수를 조절할 수 있다. 이 때, 보로노이 다이어그램 제너레이터의 단위면적당 개수를 균일하게 조절시 상기 단위면적은 5 cm2이하인 것이 바람직하고, 1 cm2이하인 것이 더욱 바람직하다. 상기 보로노이 다이어그램 제너레이터의 단위면적당 개수는 25-2,500 개/cm2인 것이 바람직하고, 100-2,000 개/cm2인 것이 더욱 바람직하다.
상기 단위면적 내의 패턴을 구성하는 도형들 중 적어도 하나는 나머지 도형들과 상이한 형태를 갖는 것이 바람직하다.
본 발명의 또 하나의 실시상태에 따르면, 상기 도전성 패턴은 델로니 패턴을 이루는 적어도 하나의 삼각형으로 이루어진 도형들의 경계선 형태일 수 있다. 구체적으로, 상기 도전성 패턴의 형태는 델로니 패턴을 구성하는 삼각형들의 경계선 형태이거나, 델로니 패턴을 구성하는 적어도 2개의 삼각형들로 이루어진 도형들의 경계선 형태이거나, 이들의 조합 형태이다.
상기 도전성 패턴을 델로니 패턴을 이루는 적어도 하나의 삼각형으로 이루어진 도형들의 경계선 형태로 형성함으로써 빛의 회절 및 간섭에 의한 부작용을 최소화할 수 있다. 델로니 패턴(Delaunay pattern)이란, 패턴을 채우고자 하는 영역에 델로니 패턴 제너레이터(generator)라는 점들을 배치하고, 주변에 위치한 3개의 점들을 서로 연결하여 삼각형을 그리되, 삼각형의 모든 꼭지점을 포함하는 원(circumcircle)을 그렸을 때, 상기 원 내에는 다른 점이 존재하지 않도록 삼각형을 그림으로써 형성된 패턴이다. 이와 같은 패턴을 형성하기 위하여, 델로니 페턴 제너레이터를 바탕으로 델로니 삼각형 분할(Delaunay triangulation)과 원그리기(circulation)를 반복할 수 있다. 상기 델로니 삼각형 분할은 삼각형의 모든 각의 최소 각도를 최대화하여 마른 체형의 삼각형을 피하는 방식으로 수행될 수 있다. 상기 델로니 패턴의 개념은 Boris Delaunay에 의하여 1934년에 제안되었다. 상기 델로니 패턴의 형성 예를 도 34에 도시하였다. 또한, 델로니 패턴의 예를 도 35 내지 도 37에 도시하였다. 그러나, 본 발명의 범위가 이에만 한정되는 것은 아니다.
상기 델로니 패턴을 이루는 적어도 하나의 삼각형으로 이루어진 도형들의 경계선 형태의 패턴은 델로니 패턴 제너레이터의 위치를 규칙 또는 불규칙하게 위치시킴으로써 상기 제너레이터로부터 파생된 패턴을 이용할 수 있다. 본 발명에서 델로니 패턴 제너레이터를 이용하여 도전성 패턴을 형성하는 경우, 모아레 현상을 방지할 수 있는 복잡한 패턴 형태를 용이하게 결정할 수 있는 장점이 있다.
도전성 패턴을 델로니 패턴을 이루는 적어도 하나의 삼각형으로 이루어진 도형들의 경계선 형태로 형성하는 경우에도, 시각적인 인지성의 문제 및 국부 전도성 문제를 해결하기 위하여, 델로니 패턴 제너레이터를 생성할 때 규칙성과 불규칙성을 적절히 조화시킬 수 있다. 예를 들어, 먼저 패턴이 들어갈 면적에 불규칙하면서 균질한 기준점을 생성한다. 이 때 불규칙하다는 것은 각 점들의 거리가 일정하지 않음을 의미하는 것이고, 균질하다는 것을 단위 면적당 포함되는 점의 개수가 동일함을 의미한다.
상기와 같이 불규칙하면서 균질한 기준점들을 생성하는 방법을 예로 들면 다음과 같다. 도 45의 1에 도시된 바와 같이, 전 면적에 임의의 점을 생성한다. 그런 다음, 생성된 점들의 간격을 측정하여, 점들의 간격이 기 설정된 값보다 작을 경우에는 점들을 제거한다. 또한, 점들을 바탕으로 델로니 삼각형 패턴을 형성하고, 그 삼각형의 면적이 기 설정된 값보다 클 경우에는 삼각형 내부에 점을 추가한다. 상기 과정을 반복적으로 거치면 도 45의 2에 도시된 바와 같이 불규칙하면서도 균질한 기준점들이 생성되게 된다. 다음으로 생성된 기준점들을 하나씩 포함하는 델로니 삼각형을 생성한다. 이 단계는 델로니 패턴을 이용하여 이루어질 수 있다. 이와 같은 방법을 이용하면 선의 분포가 어느 한 지점에 몰리지 않게 함으로써 시각성을 보완할 수 있다.
전술한 바와 같이, 균일한 전도성 및 시각성을 위하여 패턴의 개구율이 단위면적에서 일정하게 하는 경우, 델로니 패턴 제너레이터의 단위면적당 개수를 조절하는 것이 바람직하다. 이 때, 델로니 패턴 제너레이터의 단위면적당 개수를 균일하게 조절시 상기 단위면적은 5 cm2 이하인 것이 바람직하고, 1 cm2 이하인 것이 더욱 바람직하다. 상기 델로니 패턴 제너레이터의 단위면적당 개수는 25-2,500 개/cm2인 것이 바람직하고, 100-2,000 개/cm2인 것이 더욱 바람직하다.
상기 단위면적 내의 패턴을 구성하는 도형들 중 적어도 하나는 나머지 도형들과 상이한 형태를 갖는 것이 바람직하다.
본 발명의 일 실시상태에 따르면, 인위적으로 상기 도전성 패턴의 적어도 일부를 나머지 패턴과 다르게 형성할 수 있다. 이와 같은 구성에 의하여 원하는 도전성 패턴을 얻을 수 있다. 예컨대, 목적에 따라 일부 영역이 나머지 면적에 비하여 도전성이 더 높을 것이 요구되거나，일부 영역에서 터치의 인지가 더 민감하게 요구되는 경우, 해당 영역과 나머지 영역의 도전성 패턴을 달리할 수 있다. 도전성 패턴의 적어도 일부를 나머지 인쇄 패턴과 다르게 하기 위하여 인쇄 패턴의 선폭이나 선간격을 다르게 할 수 있다. 일 예로 정전 용량식 터치 스크린의 경우 측면의 패드(pad)와 연결되는 부분은 고 전도성 여부가 큰 이슈가 되고 있다.
본 발명의 하나의 실시상태에 따르면, 상기 전도체는 도전성 패턴이 형성되지 않은 영역을 포함할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 도전성 패턴은 흑화될 수 있다. 고온에서 금속 재료를 포함하는 페이스트를 소성하게 되면 금속 광택이 발현되어 빛의 반사 등에 의하여 시인성이 나빠질 수 있다. 이와 같은 문제는 상기 도전성 패턴을 흑화시킴으로써 방지할 수 있다. 상기 도전성 패턴을 흑화시키기 위하여, 도전성 패턴 형성을 위한 페이스트에 흑화물질을 첨가하거나, 상기 페이스트를 인쇄 및 소성 후 흑화처리를 수행함으로써 도전성 패턴을 흑화시킬 수 있다.
상기 페이스트에 첨가될 수 있는 흑화물질로는 금속 산화물, 카본 블랙, 카본나노튜브, 흑색 안료, 착색된 글래스 프릿 등이 있다. 이 때 상기 페이스트의 조성은 도전성 패턴 재료는 50-90중량%, 유기 바인더는 1-20중량%, 흑화물질 1-10중량%, 글래스 프릿은 0.1-10중량%, 용매는 1-20중량%로 하는 것이 좋다.
상기 소성 후 흑화처리를 할 때 페이스트의 조성은 도전성 패턴 재료는 50-90중량%, 유기 바인더는 1-20중량%, 글래스 프릿은 0.1-10중량%, 용매는 1-20중량%로 하는 것이 좋다. 소성 후 흑화 처리는 산화용액, 예컨대 Fe 또는 Cu 이온 함유 용액에 침지, 염소 이온 등 할로겐 이온 함유 용액에 침지, 과산화수소, 질산 등에의 침지, 할로겐 가스로의 처리 등이 있다.
상기 모아레 현상 방지 효과를 극대화하기 위하여, 상기 도전성 패턴을, 비대칭 구조의 도형으로 이루어진 패턴 면적이 전체 패턴 면적에 대하여 10 % 이상이 되도록 형성할 수 있다. 또한, 보로노이 다이어그램을 이루는 어느 한 도형의 중심점을 상기 도형과 경계를 이루는 인접 도형의 중심점과 연결한 선들 중 적어도 하나가 나머지 선들과 길이가 상이한 도형들의 면적이 전체 도전성 패턴 면적에 대하여 10 % 이상이 되도록 형성할 수 있다. 또한, 상기 델로니 패턴을 이루는 적어도 하나의 삼각형으로 이루어진 도형을 이루는 적어도 한 변이 나머지 변과 길이가 상이한 도형들로 이루어진 패턴 면적이 전체 도전성 패턴이 형성된 면적에 대하여 10 % 이상이 되도록 형성할 수 있다.
상기와 같은 패턴에 의하여 모아레 현상을 회피할 수 있으나, 상기 도전성 패턴의 선폭 및 피치를 조절함으로써 모아레 현상의 회피를 극대화할 수 있다. 구체적으로, 상기 도전성 패턴은 100 마이크로미터 이하, 바람직하게는 0.1 내지 30 마이크로미터, 더욱 바람직하게는 0.5 내지 10 마이크로미터, 더욱 바람직하게는 1 내지 5 마이크로미터의 미세 선폭을 가짐으로써 잔모아레 현상까지 방지할 수 있다. 또한, 상기 도전선 패턴의 피치를 디스플레이의 픽셀의 크기단위와 일치시키지 않음으로써, 예컨대 장축방향으로 250 마이크로미터의 Sub Pixel을 지니는 디스플레이의 경우 도전성 패턴의 피치간격을 250 피치를 피함으로써 Pixel간섭으로 인한 디스플레이의 색의 왜곡 현상까지 방지할 수 있다. 선폭 및 피치에 따른 모아레 현상을 도 40에 나타내었다. 10 마이크로미터 이하의 선폭 및 피치 변화에 따른 모아레를 평가한 결과, 1,3 마이크로미터의 경우 잔모아레의 발생이 없어짐을 확인할 수 있다. 또한, 250 피치의 경우 무지개 빛이 관찰되었다. 이로부터 LCD와 같은 디스플레이의 픽셀(pixel) 장축 길이와의 연관성을 확인할 수 있다.
이하, 실시예를 통하여 본 발명을 예시한다. 그러나, 이하의 실시예는 본 발명을 예시하기 위한 것이며, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다.
실시예
실시예 1
터치스크린 제작을 위하여 0.5t 유리상에 MoTi 합금을 30nm의 두께로 증착한 후 그 위에 다시 Cu를 200nm의 두께로, 다시 그 위에 Mo를 30nm의 두께로 스퍼터링 공정을 이용하여 증착한 유리기판을 제조하였다.
이후 리버스 오프셋 프린팅을 이용하여 선폭 8 미크론 / 피치 200미크론의 크기를 지니는 보로노이 불규칙 패턴을 갖는 클리쉐(Cliche)를 이용하여 에칭 레지스트 잉크(노볼락 수지 조성물(한국 ㈜엘지화학 제조의 상품명 LG412DF))를 인쇄하였다. 이후 인쇄된 샘플을 130도에서 3분간 베이크 공정을 거친 후 ENF사(한국)에서 제조중인 Cu etchant (ELCE-100)를 이용하여 40도에서 약 110초간 에칭 (just etching time 30sec)하였다. 이어서, 상기 보로노이 패턴의 에칭 레지스트 잉크를 제거하였다.
이에 의하여 제조된 도전성 패턴은 도 41과 같았으며, 도전성 패턴의 선폭은 2.65 마이크로미터였다. 상기 에칭 후 에칭 레지스트 제거 전 사진을 도 42에 나타내었고, 상기 에칭 레지스트 잉크의 제거 후의 도전성 패턴의 사진을 도 43에 나타내었다.
이후 절연층의 에칭 레지스트로 덮힌 전극의 PAD부를 LG화학의 LGS100 스트리퍼를 이용하여 부분 제거 하였다.
이러한 공정을 150 미크론 두께의 PET상에 증착한 동일 금속에 대하여 반복한 후 이를 100 두께의 점착필름 (아크릴 수지 계열)을 이용하여 접합하였으며, (이때 ACF 연결 위치는 부착시 점착제를 제거해 놓음) 이후 ACF를 부착함으로써 터치스크린을 완성하였다.
실시예 2
터치스크린 제작을 위하여 0.5t 유리상에 Ni 금속을 20nm의 두께로 증착한 후 그 위에 다시 Ag 를 200nm의 두께로, 다시 그 위에 Ni를 20nm의 두께로 스퍼터링 공정을 이용하여 증착한 유리기판을 제조하였다.
이후 그라비아 오프셋 프린팅을 이용하여 선폭 8 미크론 / 피치 200미크론의 크기를 지니는 보로노이 불규칙 패턴을 클리쉐(Cliche)를 이용하여 UV 경화형 잉크(나토코사 (일본) LGP-7)를 인쇄하였다.
이후 인쇄된 샘플을 UV 경화를 약 500mJ/cm2 로 노광한 후 다시 기판을 130도 30분간 베이크 공정을 수행하였다. 이어서 제우스사(한국)에서 제조 중인 Al etchant (인산, 질산, 초산 및 물의 혼합용액)를 이용하여 40도에서 약 60초간 에칭 (just etching time 20sec)하였다. 이에 의하여 제조된 도전성 패턴은 도 15와 같았다. UV 경화형 잉크가 투명하여 내부 선폭의 측정이 가능하였으며, 도전성 패턴의 선폭은 3.74 마이크로미터이었고, 절연층 패턴의 선폭은 7.61 마이크로미터였다. 상기 도전성 패턴의 사진을 도 44에 나타내었다.
이후 절연층의 에칭 레지스트로 덮힌 전극의 PAD부를 KOH 30% 용액를 이용하여 부분 제거하였다.
이러한 공정을 150 미크론 두께의 PET상에 증착한 동일 금속에 대하여 반복한 후 이를 100 두께의 점착필름 (아크릴 수지 계열)을 이용하여 접합하였으며, (이때 ACF 연결 위치는 부착시 점착제를 제거해 놓음) 이후 ACF를 부착 함으로써 터치스크린을 완성하였다.

Claims (21)

  1. 기판, 상기 기판의 적어도 일면에 형성된 도전성 패턴 및 상기 도전성 패턴을 덮고 있는 절연층 패턴을 포함하고, 상기 도전성 패턴의 테이퍼각이 0도 초과 45도 이하인 것을 특징으로 하는 터치스크린.
  2. 청구항 1에 있어서, 상기 절연층 패턴의 테이퍼각은 0 초과 90도 미만인 것을 특징으로 하는 터치스크린.
  3. 청구항 1에 있어서, 상기 절연층 패턴의 테이퍼각은 상기 도전성 패턴의 테이퍼각보다 큰 것을 특징으로 하는 터치스크린.
  4. 청구항 1에 있어서, 상기 도전성 패턴과 상기 절연층 패턴 사이에 보이드를 포함하는 것을 특징으로 하는 터치스크린.
  5. 청구항 1에 있어서, 상기 도전성 패턴의 선폭 방향의 단면에 있어서, 상기 도전성 패턴의 일측 단부로부터 상기 절연층 패턴까지의 거리(a)와 상기 도전성 패턴의 타측 단부로부터 상기 절연층 패턴까지의 거리(b)의 백분비(a/b*100)가 90 내지 110의 범위 내인 것을 특징으로 하는 터치스크린.
  6. 청구항 1에 있어서, 상기 도전성 패턴의 면저항은 100 오옴/스퀘어 내지 0.001 오옴/스퀘어인 것을 특징으로 하는 터치스크린.
  7. 청구항 1에 있어서, 상기 도전성 패턴의 두께는 300nm 이하인 것을 특징으로 하는 터치스크린.
  8. 청구항 1에 있어서, 상기 도전성 패턴은 개구율 85% 내지 98%이고, 면저항이 1 오옴/스퀘어 내지 200 오옴/스퀘어이며, 두께가 100 내지 300 nm이고, 선폭이 0.1 내지 10 마이크로미터이며, 하기 식 1을 만족하는 것을 특징으로 하는 터치스크린:
    [식 1]
    a / (1-개구율) = A
    상기 식 1에 있어서,
    a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
    A는 도전성 패턴의 두께 t에서의 면저항이다.
  9. 청구항 1에 있어서, 상기 도전성 패턴은 하기 식 2 및 식 3을 만족하는 것을 특징으로 하는 터치스크린:
    [식 2]
    a/[1-(R-L)2/R2] = A
    [식 3]
    (R-L)2/R2 X Ts = Tc
    상기 식 2 및 식 3에 있어서,
    R은 도전성 패턴의 피치이고,
    L은 도전성 패턴의 선폭이며,
    a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
    A는 도전성 패턴의 두께 t에서의 면저항이고,
    Ts는 기판 자체의 투과율이고,
    Tc는 도전성 패턴을 갖는 기판의 투과율이다.
  10. 청구항 1에 있어서, 상기 도전성 패턴의 위치별 두께 편차는 3% 이내인 것을 특징으로 하는 터치스크린.
  11. 청구항 1에 있어서, 상기 도전성 패턴의 위치별 선폭의 편차는 30% 이내인 것을 특징으로 하는 터치스크린.
  12. 청구항 1에 있어서, 상기 절연층 패턴의 절연성은 누설전류 10-1 암페어 이하인 것을 특징으로 하는 터치스크린.
  13. 청구항 1에 있어서, 상기 절연층 패턴은 이미드계 고분자, 비스페놀계 고분자, 에폭시계 고분자, 아크릴계 고분자, 에스테르계 고분자, 노볼락계 고분자 및 이들의 조합물로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 터치스크린.
  14. 청구항 1에 있어서, 상기 절연층 패턴은 이미드계 단량체, 비스페놀계 단량체, 에폭시계 단량체, 아크릴계 단량체, 에스테르계 단량체, 이들의 조합물 및 이들의 공중합체로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 터치스크린.
  15. 기판, 상기 기판의 적어도 일면에 형성된 선폭이 100 마이크로미터 이하인 도전성 패턴을 포함하고, 상기 도전성 패턴의 테이퍼각이 0도 초과 90도 미만인 것을 특징으로 하는 터치스크린.
  16. 청구항 15에 있어서, 상기 도전성 패턴의 면저항은 100 오옴/스퀘어 내지 0.001 오옴/스퀘어인 것을 특징으로 하는 터치스크린.
  17. 청구항 15에 있어서, 상기 도전성 패턴의 두께는 300nm 이하인 것을 특징으로 하는 터치스크린.
  18. 청구항 15에 있어서, 상기 도전성 패턴은 개구율 85% 내지 98%이고, 면저항이 1 오옴/스퀘어 내지 200 오옴/스퀘어이며, 두께가 100 내지 300 nm이고, 선폭이 0.1 내지 10 마이크로미터이며, 하기 식 1을 만족하는 것을 특징으로 하는 터치스크린:
    [식 1]
    a / (1-개구율) = A
    상기 식 1에 있어서,
    a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
    A는 도전성 패턴의 두께 t에서의 면저항이다.
  19. 청구항 15에 있어서, 상기 도전성 패턴은 하기 식 2 및 식 3을 만족하는 것을 특징으로 하는 터치스크린:
    [식 2]
    a/[1-(R-L)2/R2] = A
    [식 3]
    (R-L)2/R2 X Ts = Tc
    상기 식 2 및 식 3에 있어서,
    R은 도전성 패턴의 피치이고,
    L은 도전성 패턴의 선폭이며,
    a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
    A는 도전성 패턴의 두께 t에서의 면저항이고,
    Ts는 기판 자체의 투과율이고,
    Tc는 도전성 패턴을 갖는 기판의 투과율이다.
  20. 청구항 15에 있어서, 상기 도전성 패턴의 위치별 두께 편차는 3% 이내인 것을 특징으로 하는 터치스크린.
  21. 청구항 15에 있어서, 상기 도전성 패턴의 위치별 선폭의 편차는 30% 이내인 것을 특징으로 하는 터치스크린.
KR1020110104279A 2009-02-06 2011-10-12 터치스크린 및 이의 제조방법 KR101361422B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020090009750 2009-02-06
KR20090009750 2009-02-06
KR1020090065103 2009-07-16
KR1020090065106 2009-07-16
KR20090065103 2009-07-16
KR20090065106 2009-07-16
KR1020090127756 2009-12-21
KR1020090127756A KR20100090628A (ko) 2009-02-06 2009-12-21 절연된 도전성 패턴의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20100011697A Division KR101156275B1 (ko) 2009-02-06 2010-02-08 터치스크린 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110127101A true KR20110127101A (ko) 2011-11-24
KR101361422B1 KR101361422B1 (ko) 2014-02-12

Family

ID=42756176

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20100011697A KR101156275B1 (ko) 2009-02-06 2010-02-08 터치스크린 및 이의 제조방법
KR1020110104279A KR101361422B1 (ko) 2009-02-06 2011-10-12 터치스크린 및 이의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20100011697A KR101156275B1 (ko) 2009-02-06 2010-02-08 터치스크린 및 이의 제조방법

Country Status (4)

Country Link
US (2) US8921726B2 (ko)
JP (1) JP5474097B2 (ko)
KR (2) KR101156275B1 (ko)
CN (1) CN102308366B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095078A1 (ko) * 2011-12-23 2013-06-27 주식회사 엘지화학 전도성 기판 및 이를 포함하는 전자소자
US9479153B2 (en) 2014-06-04 2016-10-25 Displax S.A. Large projected capacitive touch sensor
KR20170112540A (ko) * 2016-03-31 2017-10-12 주식회사 엘지화학 리버스 오프셋 행오버 중간체 및 이를 형성하는 리버스 오프셋 금속 패턴의 제조방법
US9958996B2 (en) 2016-01-29 2018-05-01 Displax S.A. Capacitive touch sensor
US10101860B2 (en) 2016-07-20 2018-10-16 Displax S.A. Borderless projected capacitive multitouch sensor
KR20190034615A (ko) * 2016-09-12 2019-04-02 후지필름 가부시키가이샤 도전성 필름, 터치 패널 센서, 및 터치 패널
KR20190099619A (ko) * 2018-02-19 2019-08-28 동우 화인켐 주식회사 컬러필터 일체형 터치센서 및 그 제조 방법

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004042A (ja) * 2010-06-18 2012-01-05 Fujifilm Corp 透明導電性フイルム及び透明導電性フイルムの製造方法
US8921144B2 (en) 2010-06-25 2014-12-30 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
CN103168285B (zh) 2010-10-19 2016-05-11 Lg化学株式会社 包括导电图形的触摸面板及其制备方法
US10620754B2 (en) 2010-11-22 2020-04-14 3M Innovative Properties Company Touch-sensitive device with electrodes having location pattern included therein
KR20120082310A (ko) * 2011-01-13 2012-07-23 엘지이노텍 주식회사 터치 패널, 이의 제조 방법 및 터치 패널을 포함한 액정 표시 장치
TWI511168B (zh) * 2011-03-28 2015-12-01 Lg Chemical Ltd 導電基板、觸控螢幕及包含其之顯示器
KR101978666B1 (ko) * 2011-06-10 2019-05-15 미래나노텍(주) 터치 스크린 센서 기판, 터치 스크린 센서 및 이를 포함하는 패널
US20130234969A1 (en) * 2011-08-17 2013-09-12 Wintek Corporation Touch display panel
TW201310291A (zh) * 2011-08-17 2013-03-01 Wintek Corp 觸控顯示面板
CN103828502B (zh) * 2011-09-27 2016-10-26 Lg化学株式会社 透明导电基板及其制造方法
US20140151098A1 (en) * 2011-09-27 2014-06-05 Lg Chem, Ltd Conductive substrate comprising conductive pattern and touch panel comprising same
JP5781886B2 (ja) 2011-10-05 2015-09-24 富士フイルム株式会社 導電シート、タッチパネル及び表示装置
US9259904B2 (en) 2011-10-20 2016-02-16 Apple Inc. Opaque thin film passivation
JP6056861B2 (ja) 2011-12-23 2017-01-11 エルジー・ケム・リミテッド タッチパネルおよびそれを含むディスプレイ装置
US8884918B2 (en) * 2012-02-28 2014-11-11 Eastman Kodak Company Electronic device having metallic micro-wires
US8661662B1 (en) 2012-08-10 2014-03-04 Eastman Kodak Company Making transparent touch-responsive device with micro-wire electrodes
US8952263B2 (en) 2012-08-10 2015-02-10 Eastman Kodak Company Micro-wire electrode pattern
US9046974B2 (en) 2012-02-28 2015-06-02 Eastman Kodak Company Transparent touch-screen capacitor with micro-wire electrode
CN103377754B (zh) * 2012-04-19 2016-03-09 深圳欧菲光科技股份有限公司 导电薄膜及其制备方法
CN103377747B (zh) * 2012-04-19 2016-08-24 深圳欧菲光科技股份有限公司 导电薄膜及其制备方法
WO2013157900A1 (ko) * 2012-04-20 2013-10-24 주식회사 엘지화학 도전성 패턴 형성용 기재 및 이를 이용하여 형성된 도전성 패턴
US8946985B2 (en) 2012-05-07 2015-02-03 Samsung Display Co., Ltd. Flexible touch screen panel and flexible display device with the same
EP2662758A3 (en) * 2012-05-09 2015-03-04 LG Innotek Co., Ltd. Electrode member and touch window including the same
JP5224203B1 (ja) 2012-07-11 2013-07-03 大日本印刷株式会社 タッチパネルセンサ、タッチパネル装置および表示装置
JP6015203B2 (ja) * 2012-07-27 2016-10-26 大日本印刷株式会社 タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
JP5983149B2 (ja) * 2012-07-27 2016-08-31 大日本印刷株式会社 タッチパネル用電極基材、及びタッチパネル、並びに画像表示装置
US9477352B2 (en) 2012-08-10 2016-10-25 Eastman Kodak Company Making display device with pixel-aligned micro-wire electrode
US9098154B2 (en) 2012-08-10 2015-08-04 Eastman Kodak Company Display apparatus with pixel-aligned micro-wire electrode
US9005744B2 (en) 2012-08-10 2015-04-14 Eastman Kodak Company Conductive micro-wire structure
US9131606B2 (en) 2012-08-10 2015-09-08 Eastman Kodak Company Micro-channel pattern for effective ink distribution
US9167688B2 (en) 2012-08-10 2015-10-20 Eastman Kodak Company Micro-wire pattern for electrode connection
US9030438B2 (en) 2012-08-16 2015-05-12 Eastman Kodak Company Pixel-aligned micro-wire electrode device
US9244558B2 (en) 2012-08-16 2016-01-26 Eastman Kodak Company Pixel-aligned electrode device
US9134860B2 (en) 2012-08-16 2015-09-15 Eastman Kodak Company Method of making a display device
US9158420B2 (en) 2012-08-22 2015-10-13 Eastman Kodak Company Pixel-aligned diamond-patterned micro-wire electrode
US8585455B1 (en) 2012-09-26 2013-11-19 Eastman Kodak Company Making display device with pixel-aligned ground micro-wire
US9092088B2 (en) 2012-08-16 2015-07-28 Eastman Kodak Company Pixel-aligned ground micro-wire device
US8922512B2 (en) 2012-08-16 2014-12-30 Eastman Kodak Company Display apparatus with diamond-patterned micro-wire electrode
US9024918B2 (en) 2012-08-16 2015-05-05 Eastman Kodak Company Display apparatus with pixel-aligned electrode
US8854327B2 (en) 2012-09-26 2014-10-07 Eastman Kodak Company Display apparatus with pixel-aligned ground micro-wire
US9164630B2 (en) 2012-09-26 2015-10-20 Eastman Kodak Company Display apparatus with pixel-aligned ground mesh
US8591279B1 (en) * 2012-10-19 2013-11-26 Eastman Kodak Company Making display apparatus with pixel-aligned ground mesh
TWI490885B (zh) * 2012-10-05 2015-07-01 Far Eastern New Century Corp 於基板上形成透明導電層的方法
TWI537782B (zh) 2012-11-30 2016-06-11 Ｌｇ化學股份有限公司 觸控螢幕及顯示裝置
JP6289494B2 (ja) * 2012-12-07 2018-03-07 スリーエム イノベイティブ プロパティズ カンパニー 導電性物品
CN104838342B (zh) 2012-12-07 2018-03-13 3M创新有限公司 在基板上制作透明导体的方法
KR101608630B1 (ko) 2013-03-08 2016-04-01 후지필름 가부시키가이샤 도전 필름
CN104583455B (zh) * 2013-03-12 2018-05-25 Dic株式会社 高精细金属图案的形成方法、高精细金属图案及电子构件
KR102085793B1 (ko) * 2013-03-26 2020-03-06 엘지이노텍 주식회사 터치 패널 및 이의 제조방법
CN104076973A (zh) * 2013-03-26 2014-10-01 Lg伊诺特有限公司 触控面板和具有该触控面板的触控设备
KR102053238B1 (ko) * 2013-07-29 2020-01-08 엘지이노텍 주식회사 터치 윈도우
JP5884763B2 (ja) * 2013-03-26 2016-03-15 大日本印刷株式会社 タッチパネル用電極基板、及びタッチパネル、ならびに画像表示装置
JP2014191445A (ja) 2013-03-26 2014-10-06 Fujifilm Corp タッチパネル及び表示装置
JP6373360B2 (ja) * 2013-05-16 2018-08-15 インクテック カンパニー， リミテッドＩｎｋｔｅｃ Ｃｏ．， Ｌｔｄ． 透明電極フィルムの製造方法
KR101617521B1 (ko) * 2013-06-18 2016-05-02 주식회사 엘지화학 절연층 형성방법 및 이를 이용하여 제조된 터치 스크린
CN103412693A (zh) * 2013-07-18 2013-11-27 向火平 大尺寸电容屏制作方法及大尺寸电容屏
US9304617B2 (en) 2013-09-19 2016-04-05 Atmel Corporation Mesh design for touch sensors
CN104391614B (zh) * 2013-12-02 2017-09-22 深圳市联合瑞泰科技有限公司 凹版微移印制作触摸屏传感器的方法
JP6497752B2 (ja) * 2013-12-13 2019-04-10 エルジー・ケム・リミテッド タッチセンサおよびその製造方法｛ｔｏｕｃｈ ｓｅｎｓｏｒ ａｎｄ ｍｅｔｈｏｄ ｆｏｒ ｍａｎｕｆａｃｔｕｒｉｎｇ ｓａｍｅ｝
US9454252B2 (en) 2014-02-14 2016-09-27 Atmel Corporation Touch-sensor mesh design for display with complex-shaped sub-pixels
JP5794485B1 (ja) * 2014-03-20 2015-10-14 大日本印刷株式会社 位置検知電極基板、タッチパネル装置、表示装置、並びに、位置検知電極基板の製造方法
CN105814529B (zh) * 2014-03-28 2019-09-20 株式会社钟化 触摸屏、显示装置及触摸屏的制造方法
KR102208814B1 (ko) * 2014-03-28 2021-01-28 삼성전자주식회사 통신 시스템에서 패킷 송수신 방법 및 장치
JP2015201002A (ja) * 2014-04-07 2015-11-12 日東電工株式会社 タッチセンサ
US9280246B2 (en) 2014-04-08 2016-03-08 Atmel Corporation Line spacing in mesh designs for touch sensors
KR101621525B1 (ko) * 2014-05-09 2016-05-16 (주)아이에스엘 모아레 현상 방지를 위한 터치 패널 및 그 제조방법
JP6159688B2 (ja) * 2014-06-25 2017-07-05 三菱製紙株式会社 光透過性導電材料
KR101828646B1 (ko) * 2014-08-11 2018-02-13 주식회사 엘지화학 알루미늄 패턴 및 이의 제조 방법
KR102199340B1 (ko) * 2014-10-08 2021-01-06 엘지이노텍 주식회사 터치 윈도우
JP6275618B2 (ja) * 2014-10-15 2018-02-07 富士フイルム株式会社 導電性フィルム、それを備える表示装置及び導電性フィルムの配線パターンの評価方法
JP6285888B2 (ja) * 2014-10-15 2018-02-28 富士フイルム株式会社 導電性フィルム、これを備える表示装置及び導電性フィルムの評価方法
US9285942B1 (en) 2014-10-27 2016-03-15 Atmel Corporation Optical-band visibility for touch-sensor mesh designs
KR20160088530A (ko) * 2015-01-15 2016-07-26 삼성디스플레이 주식회사 터치 패널
US20170182830A1 (en) * 2015-02-12 2017-06-29 LCY Chemical Corp. Blanket for transferring a paste image from engraved plate to substrate
US9573405B2 (en) * 2015-02-17 2017-02-21 LCY Chemical Corp. Method and blanket for transferring a paste image from engraved plate to substrate
JP6477079B2 (ja) * 2015-03-18 2019-03-06 大日本印刷株式会社 タッチパネルセンサ、タッチパネル装置および表示装置
KR102255415B1 (ko) 2015-03-30 2021-05-21 동우 화인켐 주식회사 터치 센서
EP3287878A4 (en) * 2015-04-24 2018-10-31 LG Innotek Co., Ltd. Touch window
JP6529329B2 (ja) * 2015-05-01 2019-06-12 株式会社ブイ・テクノロジー タッチパネル製造方法、タッチパネルのガラス基板及びタッチパネル製造用マスク
JP6511382B2 (ja) * 2015-10-16 2019-05-15 富士フイルム株式会社 導電性フィルム、及びこれを備える表示装置
WO2017086216A1 (ja) * 2015-11-17 2017-05-26 三菱製紙株式会社 光透過性導電材料
CN107045399B (zh) * 2016-02-06 2023-08-08 宸鸿科技(厦门)有限公司 触控面板及其制作方法
TWI601044B (zh) * 2016-03-04 2017-10-01 群創光電股份有限公司 觸控顯示面板
KR102541112B1 (ko) 2016-04-05 2023-06-09 미래나노텍(주) 터치 센서 및 이를 이용한 터치스크린 패널
USD804830S1 (en) * 2016-06-30 2017-12-12 Nta Enterprises Textile sheet with a camouflage pattern
EP3516489A1 (en) 2016-09-23 2019-07-31 Apple Inc. Touch sensor panel with top and/or bottom shielding
KR20180040792A (ko) * 2016-10-13 2018-04-23 인트리 주식회사 도전 패턴의 배치 방법, 이를 이용하여 형성한 도전 패턴 구조체, 도전성 메쉬, 포토마스크, 스템퍼 및 터치 스크린 패널
CN107015702A (zh) * 2017-03-02 2017-08-04 南昌欧菲显示科技有限公司 导电模组及触摸屏
EP3895001A1 (en) * 2019-02-20 2021-10-20 Scrona AG Optically transparent conductor assembly with electrical tracks and touch sensor comprising the same
KR102708891B1 (ko) * 2019-11-01 2024-09-25 삼성디스플레이 주식회사 광 센서의 제조 방법
JP7012120B2 (ja) * 2020-05-22 2022-01-27 Ｎｉｓｓｈａ株式会社 導電シート、タッチセンサ及びタッチセンサの製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197770A (en) 1975-02-25 1976-08-27 Haisenyododentaino himakukeiseihoho
JPS556833A (en) 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
US4290052A (en) * 1979-10-26 1981-09-15 General Electric Company Capacitive touch entry apparatus having high degree of personal safety
DE3320183A1 (de) 1983-06-03 1984-12-06 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zum herstellen gedruckter schaltungen
JPH0554326A (ja) 1991-08-23 1993-03-05 Mitsubishi Electric Corp パターン形成法およびそれを用いた平面型薄膜磁気ヘツドの製法
JP3402637B2 (ja) 1992-12-28 2003-05-06 キヤノン株式会社 太陽電池の製造方法、その製造装置及び長尺シート基板の製造方法
JPH10106754A (ja) * 1996-09-30 1998-04-24 Matsushita Electric Ind Co Ltd 分散型エレクトロルミネセンス素子配線板およびそれを用いた照光式スイッチユニット
JPH10200234A (ja) 1997-01-07 1998-07-31 Pfu Ltd 微細パターンのプリント配線板およびその製造方法
JP3515131B2 (ja) 1997-07-28 2004-04-05 株式会社東芝 弾性表面波素子およびその製造方法
KR100269520B1 (ko) 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP2000315890A (ja) * 1999-04-30 2000-11-14 Hitachi Chem Co Ltd 電磁波シールドフィルムの製造方法、電磁波シールドフィルム並びにこの電磁波シールドフィルムを用いた電磁波遮蔽体及びディスプレイ
JP2000315683A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 多層配線とその形成方法およびレジスト軟化装置
JP2001077098A (ja) 1999-09-03 2001-03-23 Toshiba Corp エッチング液、及びこれを用いる薄膜パターンの製造方法
TW493285B (en) 2000-10-23 2002-07-01 Nat Science Council A new grid electrode technique for LEDs fabrication
US7321362B2 (en) * 2001-02-01 2008-01-22 3M Innovative Properties Company Touch screen panel with integral wiring traces
JP4803473B2 (ja) 2001-08-28 2011-10-26 大日本印刷株式会社 ドライフィルムレジストを用いた電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP5046350B2 (ja) 2001-03-29 2012-10-10 大日本印刷株式会社 ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP3854889B2 (ja) 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
JP4718725B2 (ja) 2001-07-03 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP3841399B2 (ja) * 2002-02-21 2006-11-01 富士写真フイルム株式会社 ポジ型レジスト組成物
JP4641719B2 (ja) 2002-12-27 2011-03-02 富士フイルム株式会社 透光性電磁波シールド膜の製造方法及び透光性電磁波シールド膜
EP2099050A3 (en) 2002-12-27 2009-10-07 Fujifilm Corporation Method for producing a metallic silver pattern on a transparent substrate and manufacture of a light-transmitting electromagnetic wave-shielding film
US20040166447A1 (en) * 2003-02-26 2004-08-26 Vencent Chang Method for shrinking pattern photoresist
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
KR100741962B1 (ko) 2003-11-26 2007-07-23 삼성에스디아이 주식회사 평판표시장치
US20050221222A1 (en) * 2004-03-22 2005-10-06 Canon Kabushiki Kaisha Photosensitive resin composition, resist pattern forming method, substrate processing method, and device manufacturing method
US7723235B2 (en) * 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR20060060795A (ko) 2004-11-30 2006-06-05 삼성전자주식회사 박막 트랜지스터 및 디스플레이 픽셀 제조방법
KR20060070333A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
TWI403761B (zh) * 2005-02-15 2013-08-01 Fujifilm Corp 透光性導電性膜之製法
JP4610416B2 (ja) * 2005-06-10 2011-01-12 日本写真印刷株式会社 静電容量型タッチパネル
WO2006137299A1 (ja) 2005-06-20 2006-12-28 Toray Industries, Inc. 電磁波シールドシートの製造方法およびその方法により製造された電磁波シールドシート、ならびにそれを用いたフィルターおよびディスプレイ
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US7418202B2 (en) 2005-08-04 2008-08-26 3M Innovative Properties Company Article having a birefringent surface and microstructured features having a variable pitch or angles for use as a blur filter
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
KR20070047956A (ko) 2005-11-03 2007-05-08 삼성전자주식회사 표시 기판의 제조방법
JP2007128091A (ja) 2005-11-03 2007-05-24 Samsung Electronics Co Ltd 表示基板及びその製造方法並びにそれを具備した表示パネル
CN100517075C (zh) 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
JP2008009921A (ja) * 2006-06-30 2008-01-17 Optrex Corp 入力装置、及びその製造方法
KR20080004211A (ko) 2006-07-05 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
TW200818981A (en) 2006-08-30 2008-04-16 Sumitomo Chemical Co Organic electroluminescence device
JP4907456B2 (ja) 2006-08-30 2012-03-28 住友化学株式会社 有機エレクトロルミネッセンス素子
WO2008029776A1 (fr) 2006-09-04 2008-03-13 Toray Industries, Inc. Élément de protection contre les ondes électromagnétiques, transparent à la lumière et procédé de fabrication de celui-ci
JP2008083497A (ja) * 2006-09-28 2008-04-10 Epson Imaging Devices Corp 電極基板の製造方法
JP4245179B2 (ja) * 2006-09-29 2009-03-25 株式会社日立製作所 パターン形成用基材及びネガ型レジスト組成物、並びにパターン形成方法
US7932183B2 (en) 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
JP2008134975A (ja) 2006-11-29 2008-06-12 Optrex Corp 入力装置及びその製造方法
JP2008251822A (ja) 2007-03-30 2008-10-16 Toray Ind Inc 網目状導電体被覆付き基板およびその製造方法
JP2008290354A (ja) * 2007-05-25 2008-12-04 Panasonic Corp 導電シート及びその製造方法
JP2008305036A (ja) * 2007-06-06 2008-12-18 Hitachi Displays Ltd タッチパネル付表示装置
JP2009009249A (ja) * 2007-06-26 2009-01-15 Nissha Printing Co Ltd 静電容量式タッチパネル及びこれを用いた２方式併用タッチパネル
JP2009176198A (ja) 2008-01-28 2009-08-06 Hitachi Displays Ltd タッチパネル付表示装置
JP5197418B2 (ja) 2008-08-26 2013-05-15 三菱電機株式会社 反射防止膜及びその製造方法、並びに表示装置
US9213450B2 (en) * 2008-11-17 2015-12-15 Tpk Touch Solutions Inc. Touch sensor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095078A1 (ko) * 2011-12-23 2013-06-27 주식회사 엘지화학 전도성 기판 및 이를 포함하는 전자소자
US8780567B2 (en) 2011-12-23 2014-07-15 Lg Chem, Ltd. Conductive substrate and electronic device comprising same
US9479153B2 (en) 2014-06-04 2016-10-25 Displax S.A. Large projected capacitive touch sensor
US9958996B2 (en) 2016-01-29 2018-05-01 Displax S.A. Capacitive touch sensor
KR20170112540A (ko) * 2016-03-31 2017-10-12 주식회사 엘지화학 리버스 오프셋 행오버 중간체 및 이를 형성하는 리버스 오프셋 금속 패턴의 제조방법
US10101860B2 (en) 2016-07-20 2018-10-16 Displax S.A. Borderless projected capacitive multitouch sensor
KR20190034615A (ko) * 2016-09-12 2019-04-02 후지필름 가부시키가이샤 도전성 필름, 터치 패널 센서, 및 터치 패널
US10901561B2 (en) 2016-09-12 2021-01-26 Fujifilm Corporation Conductive film, touch panel sensor, and touch panel
KR20190099619A (ko) * 2018-02-19 2019-08-28 동우 화인켐 주식회사 컬러필터 일체형 터치센서 및 그 제조 방법
US11287913B2 (en) 2018-02-19 2022-03-29 Dongwoo Fine-Chem Co., Ltd. Color filter-integrated touch sensor and manufacturing method therefor

Also Published As

Publication number Publication date
KR101156275B1 (ko) 2012-06-13
US9524043B2 (en) 2016-12-20
JP5474097B2 (ja) 2014-04-16
US20120031746A1 (en) 2012-02-09
CN102308366B (zh) 2015-08-12
CN102308366A (zh) 2012-01-04
KR20100090669A (ko) 2010-08-16
US20150108085A1 (en) 2015-04-23
US8921726B2 (en) 2014-12-30
KR101361422B1 (ko) 2014-02-12
JP2012517063A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
KR101156275B1 (ko) 터치스크린 및 이의 제조방법
KR101191003B1 (ko) 도전성 패턴 및 이의 제조방법
JP6856793B2 (ja) タッチパネル及びタッチパネルの製造方法
JP5991554B2 (ja) 透明基板の製造方法
US20120234663A1 (en) Touch screen and method for manufacturing the same
US8895429B2 (en) Micro-channel structure with variable depths
JP5491528B2 (ja) 絶縁された導電性パターンの製造方法及び積層体
JP5330546B2 (ja) 発熱体およびその製造方法
TWI489340B (zh) 觸控面板及包含其之顯示裝置
US8865292B2 (en) Micro-channel structure for micro-wires
US9282647B2 (en) Method of making micro-channel structure for micro-wires
US9296013B2 (en) Making multi-layer micro-wire structure
JP5343115B2 (ja) 透明導電回路基板及びその製造方法
US9167700B2 (en) Micro-channel connection method
US20150181702A1 (en) Micro-wire connection pad
US20140251660A1 (en) Variable-depth micro-channel structure
US20140251671A1 (en) Micro-channel with conductive particle
US20140251672A1 (en) Micro-channel connection pad
KR101380097B1 (ko) 절연된 도전성 패턴의 제조 방법 및 적층체(2)
CN106575546A (zh) 铝图案及其制备方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 6