KR101191003B1 - 도전성 패턴 및 이의 제조방법 - Google Patents

도전성 패턴 및 이의 제조방법 Download PDF

Info

Publication number
KR101191003B1
KR101191003B1 KR1020100011698A KR20100011698A KR101191003B1 KR 101191003 B1 KR101191003 B1 KR 101191003B1 KR 1020100011698 A KR1020100011698 A KR 1020100011698A KR 20100011698 A KR20100011698 A KR 20100011698A KR 101191003 B1 KR101191003 B1 KR 101191003B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
pattern
conductive
etching resist
etching
Prior art date
Application number
KR1020100011698A
Other languages
English (en)
Other versions
KR20100090670A (ko
Inventor
황지영
황인석
이동욱
박민춘
이승헌
전상기
손용구
구범모
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20100090670A publication Critical patent/KR20100090670A/ko
Application granted granted Critical
Publication of KR101191003B1 publication Critical patent/KR101191003B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

본 발명은 a) 기판상에 도전성 막을 형성하는 단계; b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성하는 단계; 및 c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭(over-etching)함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 단계를 포함하는 도전성 패턴의 제조방법, 이에 의하여 제조된 도전성 패턴을 제공한다. 본 발명에 따르면, 초미세 선폭을 갖는 도전성 패턴을 효율적이고 경제적으로 제공할 수 있다.

Description

도전성 패턴 및 이의 제조방법 {CONDUCTIVE PATTERNS AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 도전성 패턴 및 이의 제조방법에 관한 것이다. 본 출원은 2009년 2월 6일 및 2009년 12월 21일에 한국 특허청에 제출된 한국 특허 출원 제10-2009-0009750호 및 제10-2009-0127756호의 출원일의 이익을 주장하며, 그 내용 전부는 본 명세서에 포함된다.
터치스크린, 디스플레이, 반도체 등 전자소자에는 전극과 같은 도전성 부품이 사용되고 있다. 최근에는 각종 전자소자에 투명성이 요구됨에 따라 상기 도전성 부품도 우수한 도전성을 가질 뿐만 아니라, 시야에 띠지 않을 것이 요구되고 있다. 특히, 터치스크린은 터치에 대한 감응성 및 다중 터치의 인식성이 점점 더 높게 요구되고 있으며, 이와 같은 성능을 낼 수 있는 도전성 부품의 개발이 요구되고 있다.
상기 도전성 부품은 도전성 패턴이나 투명 도전성 막의 형태로 형성될 수 있다. 그런데, 상기 도전성 부품이 도전성 패턴의 형태로 형성되는 경우, 종래의 인쇄방법으로는 도전성 패턴의 선폭을 얇게 형성하는데 한계가 있으며, 포토리소그래피법은 도전성 패턴의 선폭을 얇게 형성하는데 고가의 장비 사용으로 인하여 비용이 많이 소요되는 단점이 있다. 따라서, 상기 도전성 부품이 시야에 띠지 않도록 하기 위하여 투명 도전성 막의 형태로 형성되어 왔다.
예컨대, 일반적으로 터치 스크린은 ITO 기반의 전도성막을 패터닝하여 사용하고 있으나, 이러한 ITO는 대면적 터치 스크린에 적용시 자체적인 높은 저항치에 의한 RC 지연에 의하여 인식속도가 낮은 문제가 있다. 이러한 문제점을 극복하기 위하여, 많은 업체에서 인쇄방식을 이용하여 ITO를 대체하기 위한 기술을 개발 중이나, 이러한 기술은 시인성 측면에 있어서 눈에 띄지 않는 초미세 패턴을 만들기 어렵다는 단점을 가지고 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 초미세 선폭을 갖는 도전성 패턴을 경제적으로 제공할 수 있고, 대면적으로도 제조할 수 있는 방법 및 이에 의하여 형성된 초미세 선폭을 갖는 도전성 패턴을 제공하는 것을 목적으로 한다.
본 발명의 하나의 실시 양태는
a) 기판상에 도전성 막을 형성하는 단계;
b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성하는 단계; 및
c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭(over-etching)함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 단계
를 포함하는 도전성 패턴의 제조방법을 제공한다.
본 발명에 따른 도전성 패턴의 제조방법은 d) 상기 에칭 레지스트 패턴을 제거하는 단계를 추가로 포함할 수도 있다.
본 발명의 또 하나의 실시 양태는 선폭이 100 마이크로미터 이하, 바람직하게는 0.1 내지 30 마이크로미터, 더욱 바람직하게는 0.5 내지 10 마이크로미터, 더욱 바람직하게는 1 내지 5 마이크로미터인 도전성 패턴을 제공한다. 본 발명에 따른 도전성 패턴은 도전성 패턴 상에 배치되고, 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭보다 긴 선폭을 갖는 절연층 패턴을 추가로 포함할 수 있다. 본 발명에 따른 도전성 패턴은 전술한 방법에 의하여 제조될 수 있다.
본 발명의 방법에 따르면, 오버 에칭 방법을 이용함으로써, 종래의 도전성 패턴의 형성방법에 비하여 더욱 미세한 선폭을 갖는 도전성 패턴을 매우 경제적으로 제공할 수 있으며, 나아가 미세한 선폭을 갖는 도전성 패턴을 연결 흔적 없이 대면적으로 형성할 수도 있다. 또한, 종래의 방법에 따라 쉽게 도달할 수 없었던 초미세 선폭을 갖는 도전성 패턴을 제공할 수 있다.
도 1 내지 도 3은 본 발명에 따른 방법의 실시상태들을 예시한 것이다.
도 4는 오버 에칭 정도에 따른 도전성 패턴의 선폭을 나타낸 사진이다.
도 5은 도전성 패턴의 라인 엣지 거칠기 및 이에 따른 도전성 패턴의 최소 선폭의 임계 수치를 도식화한 것이다.
도 6 내지 도 9은 본 발명에 따른 도전성 패턴이 상면에 에칭 레지스트 패턴을 구비한 경우의 구조의 단면을 예시한 것이다.
도 10 및 도 11은 본 발명에 따른 도전성 패턴의 상면에 구비된 에칭 레지스트 패턴이 대칭 구조로 배치된 것을 예시한 것이다.
도 12 내지 도 14는 실시예 1에서 제조된 도전성 패턴을 나타낸 것이다.
도 15는 실시예 6에서 제조된 도전성 패턴의 에칭 레지스트 제거 전 사진이다.
도 16은 실시예 2 내지 7에서 제조된 도전성 패턴을 나타낸 사진이다.
도 17은 실시예 8에서 제조된 도전성 패턴을 나타낸 사진이다.
이하, 본 발명을 더욱 구체적으로 설명한다.
본 발명에 따른 도전성 패턴의 제조방법은 a) 기판상에 도전성 막을 형성하는 단계; b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성하는 단계; 및 c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 명세서에 있어서, 오버 에칭이란, 상기 도전성 막을 상기 에칭 레지스트 패턴의 선폭보다 작은 선폭을 갖도록 에칭하는 것을 의미한다.
본 발명에 따른 도전성 패턴의 제조방법은 d) 상기 에칭 레지스트 패턴을 제거하는 단계를 추가로 포함할 수 있다. 상기 d) 단계를 이용한 예를 도 1 및 도 2에 예시하였으나, 본 발명의 범위가 도면에 도시된 공정들로 한정되는 것은 아니며, 도 1 및 도 2에 기재된 공정 중 필요한 경우 일부공정을 생략 또는 부가하여 수행할 수 있다.
상기 기판의 재료는 본 발명에 따른 도전성 패턴의 제조 방법을 적용하고자 하는 분야에 따라 적절하게 선택될 수 있으며, 바람직한 예로는 유리 혹은 무기 재료 기판, 플라스틱 기판 또는 기타 플렉시블 기판 등이 있으나 이에 한정되는 것은 아니다.
또한 상기 도전성 막의 재료는 특별히 한정되지 않지만, 금속 막인 것이 바람직하다. 상기 도전성 막의 재료의 구체적인 예로는 은, 알루미늄, 구리, 네오디윰, 몰리브덴 또는 이들의 합금을 포함하는 단일막 또는 다층막이 바람직하다. 여기서, 상기 도전성 막의 두께는 특별히 한정되는 것은 아니지만, 0.01~10 ㎛인 것이 도전층의 전도도 및 형성 공정의 경제성 측면에서 바람직하다.
상기 도전성 막의 형성 방법으로는 특별히 한정되지 않으며, 증착, 스퍼터링, 습식 코팅, 증발, 전해 도금 또는 무전해 도금, 금속박의 라미네이션 등의 방법을 이용할 수 있다. 본 발명의 방법에 따르면, 디스플레이용 전자부품의 유효화면부에 포함되는 도전성 패턴과 이의 신호 인가를 위한 배선부를 동시에 형성할 수 있다는 장점이 있다. 특히, 상기 도전성 막의 형성 방법으로서 유기금속, 나노금속 또는 이들의 복합체 용액을 기판상에 코팅한 후, 소성 및/또는 건조에 의하여 전도도를 부여하는 방법을 이용할 수 있다. 상기 유기금속으로는 유기은을 사용할 수 있으며, 상기 나노금속으로는 나노 은 입자 등을 사용할 수 있다.
본 발명에 있어서, 상기 도전성 막 형성 전에, 기판 상에 부착력 부여를 위한 버퍼층을 추가로 형성할 수도 있다.
본 발명에 따른 방법은 상기 a) 단계 이후에 세정 단계를 추가로 포함할 수 있다.
본 발명자들은, 상기 b) 단계에서 형성되는 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)는 오버 에칭에 의하여 단선없이 형성할 수 있는 도전성 패턴의 최소 선폭의 임계 수치(Critical dimension)를 결정한다는 것을 밝혀내었다. 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)가 너무 큰 경우에는 오버 에칭시 원하는 선폭의 도전성 패턴을 얻기 전에 도전성 패턴이 단선될 수 있다. 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)가 상기 도전성 패턴의 최소 선폭의 1/2가 될 수 있다. 따라서, 상기 에칭 레지스트 패턴의 라인 엣지 거칠기(LER)는 목적하는 도전성 패턴의 선폭의 1/2 이하로 조절할 수 있다. 따라서, 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)는 0.1 내지 5 마이크로미터인 것이 바람직하고, 0.2 내지 5 마이크로미터인 것이 더욱 바람직하다. 이 범위에 있는 경우 10 마이크로미터, 바람직하게는 5 마이크로미터 이하의 초미세 선폭의 도전성 패턴을 형성하는데 유리하다. 여기서, 라인 엣지 거칠기(line edge roughness, LER)란, 에칭 레지스트 패턴의 라인 엣지에서 가장 깊이 파인 지점을 기준으로 가장 돌출된 지점의 높이를 의미한다. 도 5에 에칭 레지스트 패턴의 라인 엣지 거칠기를 나타내었다.
상기 b) 단계에서 상기 에칭 레지스트 패턴을 형성하는 방법은 인쇄법, 포토리소그래피법, 포토그래피법, 마스크를 이용한 방법 또는 레이져 전사, 예컨대, 열 전사 이미징(thermal transfer imaging)인 것이 바람직하며, 인쇄법 또는 포토리소그래피법이 더욱 바람직하다.
상기 인쇄법은 에칭 레지스트 재료를 포함하는 페이스트 혹은 잉크를 도전성 막이 형성된 기판 상에 목적하는 패턴 형태로 전사한 후 소성하는 방식으로 수행될 수 있다. 상기 전사 방법으로는 특별히 한정되지 않으나, 요판 또는 스크린 등 패턴 전사 매체에 패턴을 형성하고, 이를 이용하여 원하는 패턴을 도전성 막 상에 전사할 수 있다. 상기 패턴 전사 매체에 패턴 형태를 형성하는 방법은 당 기술 분야에 알려져 있는 방법을 이용할 수 있다.
상기 인쇄법으로는 특별히 한정되지 않으며, 그라비아 오프셋 인쇄, 리버스 오프셋 인쇄, 스크린 인쇄, 그라비아 인쇄 등의 인쇄법이 사용될 수 있으나, 특히 전술한 라인 엣지 거칠기(line edge roughness, LER) 범위내의 에칭 레지스트 패턴을 형성함으로서 초미세 선폭을 갖는 도전성 패턴을 얻기 위하여 그라비아 오프셋 인쇄 또는 리버스 오프셋 인쇄법이 더욱 바람직하다.
리버스 오프셋 인쇄는 롤형 블랑킷에 페이스트를 도포한 후 이를 요철을 갖는 클리쉐와 밀착시켜 블랑킷 상에 목적하는 패턴을 형성하고, 이어서 블랑킷 상에 형성된 패턴을 도전성 막에 전사시키는 방식으로 수행될 수 있다. 이와 같은 인쇄방법을 도 1에 예시하였다. 그라비아 오프셋 인쇄는 패턴이 새겨진 요판에 페이스트를 채운 후 블랑킷(blanket)이라고 부르는 실리콘 고무로 1차 전사를 시킨 후, 상기 블랑킷과 도전성 막이 형성된 기판을 밀착시켜 2차 전사를 시키는 방식으로 수행될 수 있다. 이와 같은 인쇄방법을 도 2 및 도 3에 예시하였다. 단, 도 1 내지 도 3은 본 발명을 실시하는 방법을 예시하는 것이며, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다. 도 1 내지 도 3에 기재된 공정 중 필요한 경우 일부공정을 생략 또는 부가하여 수행할 수 있다.
그라비아 오프셋 인쇄법 또는 리버스 오프셋 인쇄법의 경우, 블랑킷이 갖는 이형 특성으로 인하여 잉크 혹은 페이스트가 도전성 막이 형성된 기판에 거의 대부분 전사되기 때문에 별도의 블랑킷 세정공정이 필요하지 않다. 상기 요판은 기판을 정밀 에칭하여 제조할 수 있다. 상기 요판은 금속판을 에칭하여 제조할 수도 있으며, 또는 고분자 수지를 통한 광학적 패터닝을 통하여 제조할 수도 있다.
스크린 인쇄는 패턴이 있는 스크린 위에 페이스트를 위치시킨 후, 스퀴지를 밀면서 공간이 비워져 있는 스크린을 통하여 직접적으로 도전성 막이 형성된 기판에 페이스트를 위치시키는 방식으로 수행될 수 있다. 그라비아 인쇄는 롤 위에 패턴이 새겨진 블랑킷을 감고 페이스트를 패턴 안에 채운 후, 도전성 막이 형성된 기판에 전사시키는 방식으로 수행될 수 있다. 본 발명에서는 상기 방식들이 각각 단독으로 사용될 수 있을 뿐만 아니라 상기 방식들이 복합적으로 사용될 수도 있다. 또한 그 외의 당업자들에게 알려진 인쇄 방식을 사용할 수도 있다.
본 발명에서는 인쇄법을 사용하는 것이 바람직하며, 그 중에서도 오프셋 인쇄법, 리버스 오프셋 인쇄법 또는 그라비아 인쇄법을 사용하는 것이 바람직하다.
리버스 오프셋 인쇄법을 사용할 경우, 상기 에칭 레지스트 패턴의 재료가 포함된 인쇄용 잉크의 점도는 0 cps 초과 1000 cps 이하인 것이 바람직하고, 5 cps 내지 10 cps인 것이 더욱 바람직하다. 또한, 그라비아 인쇄법을 사용할 경우, 상기 잉크의 점도가 6000 cps 내지 12000 cps인 것이 바람직하고, 7000 cps 내지 8000 cps 범위인 것이 더욱 바람직하다. 잉크의 점도가 상기 범위일 때 각 인쇄법에서 잉크의 코팅이 적절하게 이루어지면서도 공정 중에 잉크의 안정성(잉크의 공정유지능력)이 유지될 수 있다.
본 발명에서 상기 에칭 레지스트 패턴을 형성하는 방법은 전술한 인쇄법에 한정되지 않고, 포토리소그래피법을 사용할 수도 있다. 예컨대, 도전성 막 위에 감광성과 내산성(에칭에 대한 내성)을 지니는 레지스트층을 형성하고 이를 선택적 노광 및 현상에 의하여 패턴화하여 방법으로 수행될 수 있다.
상기 에칭 레지스트 패턴은, 특별히 한정되지 않으나, 테이퍼각(taper angle)이 0도 초과 90도 미만인 것이 바람직하다.
상기 에칭 레지스트 패턴은 도전성 막 에칭시 사용되는 에칭액에 반응하지 않는 내산성 및 도전성 막과의 충분한 접착력을 갖는 재료를 이용하여 형성하는 것이 바람직하다. 추가로, 상기 에칭 레지스트 패턴의 재료는 절연성을 갖는 것이 바람직하다. 상기 에칭 레지스트 재료는 누설전류 10-1 암페어 이하인 절연성을 갖는 것이 바람직하다. 상기 에칭 레지스트 재료의 누설전류는 10-16 암페어 이상일 수 있다. 상기 에칭 레지스트 재료는 해당 방법에서 이용되는 도전성 막의 에칭액에 대하여 내산성을 가지는 것이 바람직하며, 예컨대 해당 도전성 막의 에칭액에 대하여 침지 또는 스프레이의 방법으로 접촉시 10분이상 형태 변화가 없는 것이 바람직하다.
구체적으로, 상기 에칭 레지스트 재료로는 가소성 또는 경화성을 갖는 고분자 재료를 사용할 수 있다. 본 발명에서는 상기 에칭 레지스트 재료로서 열경화성 수지 뿐만 아니라 UV 경화성 수지를 사용할 수 있다. UV 경화성 수지는 열경화성 수지와는 달리 용매를 사용하지 않을 수 있기 때문에, 용매 증발에 따른 문제점이 없어 안정적인 형태의 미세한 패턴 형성에 유리하다. 도 3은 UV 경화성 수지를 이용하여 에칭 레지스트 패턴을 제조하는 경우를 예시한 것이다.
구체적으로, 상기 에칭 레지스트 재료의 예로는 이미드계 고분자, 비스페놀계 고분자, 에폭시계 고분자, 아크릴계 고분자, 에스테르계 고분자, 노볼락(Novolac)계 고분자 또는 이들의 조합물을 이용할 수 있다. 이 중에서도 아크릴계, 이미드계 또는 노볼락(Novolac)계 수지가 바람직하다. 또한, 상기 에칭 레지스트 재료의 예로는 이미드계 단량체, 비스페놀계 단량체, 에폭시계 단량체, 아크릴계 단량체 및 에스테르계 단량체 중 2 이상의 조합물 또는 공중합체, 예컨대 에폭시화 아크릴 수지 또는 에폭시와 아크릴계 단량체의 공중합체를 이용할 수 있다.
상기 에칭 레지스트 패턴을 인쇄법에 의하여 형성하는 경우, 고형분의 함량을 조절하거나, 용매를 적절히 선택함으로써 공정마진을 증가시킬 수 있다.
상기 에칭 레지스트 패턴 형성용 인쇄 조성물의 고형분 함량은 인쇄법의 종류나 에칭 레지스트 패턴의 두께에 따라 다르게 조절할 수 있다. 예컨대 그라비아 인쇄법을 사용하는 경우 상기 에칭 레지스트 패턴 조성물의 고형분 함량은 70-80 중량%인 것이 바람직하다. 또한, 리버스 오프셋 인쇄법을 사용하여 100nm 내지 10 마이크로미터, 더욱 바람직하게는 500 nm 내지 2 마이크로미터의 두께를 갖는 에칭 레지스트 패턴을 형성하는 경우, 상기 에칭 레지스트 패턴 조성물의 고형분 함량은 10중량% 내지 25중량%인 것이 바람직하다. 그러나, 본 발명의 범위가 상기 예들로 한정되는 것은 아니며, 에칭 레지스트 패턴 조성물의 고형분 함량은 기타 재료나 공정 조건에 따라 당업자가 조절할 수 있다.
상기 에칭 레지스트 패턴 조성물에 첨가할 수 있는 용매로는 당 기술분야에서 사용될 수 있는 용매를 사용할 수 있으며, 1종 단독 또는 2종 이상의 혼합 용매를 사용할 수 있다. 예컨대, 인쇄법에 사용되는 블랑킷 재료, 에컨대 PDMS에 손상(damage)을 주지 않는 용매라면 특별히 한정되지 않는다. 예컨대 PGMEA(propylene glycol methyl ether acetate), 에탄올, 프로필렌카보네이트, 부틸셀로솔브, DMAc(dimethyl acetamide), MEK(methyl ethyl ketone), MIBK(methyl isobutyl ketone) 등을 사용할 수 있다.
상기 에칭 레지스트 패턴 형성용 조성물은 접착 증진제(adhesion promoter), 계면활성제 등을 추가로 포함할 수 있다.
상기 c) 단계에서, 상기 도전성 패턴의 형성은 상기 에칭 레지스트 패턴을 마스크로 이용하여 오버 에칭함으로써 상기 에칭 레지스트 패턴의 선폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 것을 특징으로 한다.
상기 에칭 방식은 에칭액을 사용하는 습식 에칭 또는 플라즈마나 레이져를 이용하는 건식 에칭일 수 있으나, 이에 한정되는 것은 아니다.
습식 에칭을 사용할 경우, 에칭액으로는 질산(HNO3) 용액, 인산/질산/초산의 혼합 산 용액, 과산화수소, 과염소산, 염산, 불산 및 옥살산 중 하나 또는 둘 이상 또는 이의 수용액을 사용할 수 있으며, 필요한 경우 원하는 도전성 막을 에칭하기 위한 첨가제 및 기타 원소를 첨가할 수 있으나 이에 한정되는 것은 아니며 일반적으로 해당 도전성 막의 에칭 용액으로 알려진 것을 이용하여도 무방하다.
상기 c) 단계에서, 도전성 막을 에칭할 때, 오버 에칭을 수행함으로써, 상기 에칭 레지스트 패턴의 테두리 하부에 언더컷(undercut)이 형성된다.
상기 "언더컷(undercut)"이라는 용어는 기판 위에 제1층을 형성하고, 그 위에 제2층을 형성한 후 제2층을 마스크로 이용하여 제1층만을 선택적으로 에칭할 때, 제1층의 옆면이 과하게 에칭되어 제2층의 면적보다 제1층의 면적이 좁아진 형태를 의미한다. 여기서 "제2층을 마스크로 이용하여"라는 용어는 제2층이 에칭에 의해 변형되거나 제거되지 않고 그대로 남는 것을 의미한다.
일반적인 에칭 공정에서는, 제2층을 마스크로 이용하여 제1층을 에칭하는 경우, 제1층의 패턴이 제2층의 패턴과 동일한 형상으로 구현되는 것을 목표로 하고, 언더컷이 발생하는 것은 지양된다.
그러나, 본 발명에서는 에칭 레지스트 패턴의 하부에 언더컷이 형성되도록 도전성 막을 에칭함으로써 에칭 레지스트 패턴의 선폭 보다 더욱 얇은 선폭의 도전성 패턴을 얻을 수 있다.
상기 c) 단계에서 오버 에칭에 의하여 언더컷이 발생할 경우, 에칭 레지스트 패턴의 선폭 또는 길이는 도전성 패턴의 선폭 또는 길이보다 길어지게 된다.
또한, 언더컷이 발생할 경우, 도전성 패턴의 테이퍼각은 0도 초과 90도 미만, 더욱 바람직하게는 0도 초과 45도 이하, 더욱 바람직하게는 0도 초과 30도 이하일 수 있으나, 이에만 한정되는 것은 아니다. 여기서, 테이퍼각은 도전성 패턴의 단부가 그 하부층, 즉 기판의 표면과 이루는 각을 의미한다. 상기 테이퍼각은 상기 도전성 패턴의 말단 지점으로부터 상기 도전성 패턴의 상면이 평활해지기 시작하는 지점까지의 접선들의 평균 기울기를 갖는 직선과 그 하부층 표면 사이의 각으로 측정될 수 있다. 본 발명에서는 상기와 같은 방법을 이용함으로써 종래기술과 달리 테이퍼각이 작은 도전성 패턴을 제공할 수 있다.
상기 c) 단계에 있어서, 도전성 패턴의 형성을 위한 에칭 시간에 따라 도전성 패턴의 선폭을 조절할 수 있다. 에칭 시간이 길어질수록 도전성 패턴의 선폭을 얇게 형성할 수 있다.
본 발명에 있어서, 상기 도전성 패턴의 형성을 위한 에칭 시간은 도전성 패턴의 형성시 사용되는 에칭액의 종류나 농도, 도전성 막의 종류, 에칭 온도 등의 조건에 따라 달라질 수 있다. 예컨대 상기 에칭 시간은 저스트 에칭 타임(just-etching time, JET) 내지 저스트 에칭 타임 보다 2000% 연장된 시간, 바람직하게는 저스트 에칭 타임 보다 1% 내지 1000% 연장된 시간, 더욱 바람직하게는 저스트 에칭 타임 보다 1% 내지 500% 연장된 시간, 더더욱 바람직하게는 저스트 에칭 타임 보다 5% 내지 100% 연장된 시간인 것이 바람직하다. 여기서 저스트 에칭 타임이란 마스크의 형태와 동일한 형태로 패턴을 에칭하는데 소요되는 시간을 의미한다. 에칭 시간에 따른 도전성 패턴의 선폭을 도 4에 예시하였다.
상기 도전성 막의 에칭 온도도 역시 도전성 막의 패터닝에 사용되는 에칭액의 종류나 농도, 도전성 막의 종류, 에칭 온도 등의 조건에 따라 달라질 수 있으며, 예컨대 상온 내지 80도, 바람직하게는 30도 내지 70도에서 수행할 수 있다.
에칭 방식은 딥에칭 방식 또는 스프레이 방식 등이 가능하나, 균일한 에칭을 위해서는 스프레이 방식이 더욱 바람직하다.
상기 도전성 막이 다층막인 경우, 다층막이 동시에 거의 동일한 속도로 에칭되기 위한 에칭액을 사용하는 것이 바람직하다.
상기 에칭 레지스트 패턴을 마스크로 이용하여 도전성 막을 에칭한 이후에, 상기 에칭 레지스트 패턴은 제거할 수도 있으나, 상기 에칭 레지스트 패턴을 제거하지 않고 그대로 전자소자에 사용할 수 있다.
상기 d) 단계에서 상기 에칭 레지스트 패턴의 제거는 에칭 레지스트 패턴 재료의 종류에 따라 당기술분야에 알려진 방법을 이용할 수 있다.
본 발명에 있어서, 상기 에칭 레지스트 패턴을 형성하는 b) 단계 도중 또는 이후에는 베이크 공정을 수행하는 것이 바람직하다(도 1 및 도 2). 구체적으로, 상기 베이크 공정은 b) 단계 도중 기판 상에 에칭 레지스트층을 형성한 후, 에칭 레지스트 패턴을 형성한 후, 또는 c) 단계에서의 도전성 패턴의 형성 전에 수행하는 것이 바람직하다. 베이크란 상기 에칭 레지스트 패턴과 이에 인접하는 층 사이의 접착력을 부여하는 동시에, 에칭 레지스트 패턴을 적어도 일부 경화시키는 것을 의미하며, 이에 의하여 베이크 단계 또는 그 이후 단계에서 에칭 레지스트 패턴의 변형을 방지할 수 있다. 베이크 공정에 의하여 달성하고자 하는 에칭 레지스트 패턴의 경화도는 에칭 레지스트 패턴의 재료나 공정 조건에 따라 당업자가 결정할 수 있으며, 예컨대 경화도는 0% 내지 100%의 범위 내일 수 있다.
상기 베이크 공정의 조건은 에칭 레지스트 패턴의 재료, 에칭 레지스트 패턴의 두께, 도전성 패턴의 형성에 사용되는 에칭 조건, 예컨대, 에칭액 종류, 에칭 시간, 에칭 온도 등에 따라 당업자가 선택할 수 있다. 베이크 온도가 너무 높으면 에칭 레지스트 패턴의 가교도가 너무 높아 변형, 예컨대 패턴 영역의 뒤틀림 등이 일어날 수도 있다.
하나의 예로서, 에칭 레지스트 패턴을 노볼락계 고분자를 사용하여 포토리소그래피 방법으로 형성하는 경우 상기 베이크 온도는 80도 내지 150도에서 2분 내지 3분간 수행하는 것이 바람직하다. 또 하나의 예로서, 에칭 레지스트 패턴을 노볼락계 고분자를 사용하여 인쇄법으로 형성하는 경우 상기 베이크는 125도 내지 130도에서 2분 내지 3분간 수행하는 것이 바람직하다. 또 하나의 예로서, 에칭 레지스트 패턴을 아크릴계 고분자를 사용하여 형성하는 경우 상기 베이크는 170도 내지 230에서 5분 내지 60분간 동안 수행하는 것이 바람직하다. 또 하나의 예로서 에칭 레지스트 패턴을 PSPI 고분자를 형성하는 경우 상기 베이크 온도는 120도 내지 300도에서 1분 내지 60분간 수행하는 것이 바람직하다.
상기 베이크 온도가 너무 낮은 경우에는 베이크를 수행함에 따른 가교 효과를 얻기가 어렵고, 상기 베이크 온도가 너무 높은 경우에는 에칭 레지스트 패턴의 뒤틀림 등으로 인하여 형상이 변형될 수 있다. 상기 베이크 시간은 전술한 재료 또는 공정조건에 따라 달라지며, 예컨대 2분 내지 3분 정도 수행할 수 있으나, 이에 한정되는 것은 아니다.
본 발명에 있어서, 상기 에칭 레지스트 패턴 재료로서 UV 경화성 수지를 이용하는 경우에는 b) 단계 도중 또는 이후에는 노광 및 소성을 수행할 수도 있다. 이와 같은 예를 도 3에 예시하였다.
본 발명에 따른 방법은 상기 c) 단계 또는 d) 단계 이후에 세정 단계를 더 포함할 수 있다. 이 세정 단계에서는 상기 c) 단계에서 사용한 에칭액을 사용할 수 있다. 이 세정 단계를 수행함으로써 이물을 제거할 수 있다.
본 발명의 또 하나의 실시 양태는 선폭이 100 마이크로미터 이하, 바람직하게는 0.1 내지 30 마이크로미터, 더욱 바람직하게는 0.5 내지 10 마이크로미터, 더욱 바람직하게는 1 내지 5 마이크로미터 마이크로미터인 도전성 패턴을 제공한다.
본 발명에 따른 도전성 패턴은 도전성 패턴 상에 배치되고, 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭보다 긴 선폭을 갖는 에칭 레지스트 패턴을 추가로 포함할 수 있다. 이와 같은 구조는 전술한 방법에 따라 도전성 패턴을 형성한 후 상기 도전성 패턴을 형성하기 위하여 마스크로서 사용한 에칭 레지스트 패턴을 제거하지 않음으로써 제조될 수 있다. 이 때, 상기 에칭 레지스트 패턴은 절연성을 갖는 것이 바람직하다.
상기 도전성 패턴 상에 에칭 레지스트 패턴이 구비된 경우에는 에칭 레지스트 패턴의 물질의 종류 및 이의 3차원적 형상의 제어를 통하여 추가적인 광학적 특성의 부여가 가능할 수 있다. 본 발명에 따른 도전성 패턴 상에 상기 도전성 패턴의 선폭보다 긴 선폭을 갖는 에칭 레지스트 패턴이 구비된 구조를 도 6 내지 도 9에 예시하였다. 그러나, 이들 도면에 예시된 구조로만 한정되는 것은 아니며, 다른 구조를 가질 수도 있고, 상기 에칭 레지스트 패턴이 제거될 수도 있다.
상기와 같이 도전성 패턴 상에 에칭 레지스트 패턴이 구비되는 경우, 상기 도전성 패턴의 선폭 방향의 단면에 있어서, 상기 도전성 패턴의 일측 단부로부터 상기 절연층 패턴의 단부까지의 거리(a)와 상기 도전성 패턴의 타측 단부로부터 상기 절연층 패턴의 단부까지의 거리(b)의 백분비(a/b*100)가 90 내지 110의 범위 내일 수 있다. 상기 백분비는 95 내지 105인 것이 바람직하고, 99 내지 101인 것이 더욱 바람직하다. 본 발명에 따른 방법에 있어서, 상기 절연층 패턴과 도전성 패턴을 별개의 마스크를 이용하여 형성하거나, 별개의 인쇄방법을 이용하여 형성하지 않고, 절연층 패턴을 이용하여 오버에칭에 의하여 도전성 패턴을 형성함으로써 도전성 패턴 상에 위치한 절연층 패턴이 상기 도전성 패턴에 대하여 대칭적인 구조로 존재할 수 있다. 이와 같은 대칭적인 구조를 도 10 및 도 11에 예시하였으나, 이와 같은 구조에 의하여 본 발명의 범위가 한정되는 것은 아니다. 본 발명에 따른 도전성 패턴은 전술한 방법에 의하여 제조될 수 있다.
본 발명에 따른 도전성 패턴은 규칙적일 수도 있고, 비규칙적일 수 있다. 규칙적인 패턴의 피치는 수 내지 2000 마이크로미터일 수 있고, 500 마이크로미터이하인 것이 바람직하고, 250 마이크로미터 이하가 더욱 바람직하다.
상기 도전성 패턴의 면저항은 100 오옴/스퀘어 내지 0.001 오옴/스퀘어인 것이 바람직하다.
본 발명에 따른 도전성 패턴은 두께가 10 마이크로미터 이하가 바람직하고, 더욱 바람직하게는 300nm 이하, 더더욱 바람직하게는 100 내지 300nm인 것이 바람직하다. 상기 도전성 패턴의 구성물질의 종류에 따라 비저항값이 결정되고, 도전성 패턴의 두께에 따라 면저항 값이 조절될 수 있다. 본 발명에서는 전술한 바와 같이 에칭 레지스트 패턴을 마스크로 이용하여 도전성 패턴을 형성하는 방법을 이용함으로써, 직접 도전성 패턴을 인쇄하는 경우에 비하여 두께가 얇은 도전성 패턴을 얻을 수 있다.
본 발명에 따른 도전성 패턴은 개구율 85% 내지 98%이고, 면저항이 1 오옴 내지 200오옴이며, 두께가 100 내지 300 nm이고, 선폭이 0.1 내지 10 마이크로미터이며, 하기 식 1을 만족하는 것이 바람직하다.
[식 1]
a / (1-개구율) = A
상기 식 1에 있어서,
a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
A는 도전성 패턴의 두께 t에서의 면저항이다.
본 발명에 따른 도전성 패턴은 하기 식 2 및 식 3을 만족하는 것이 바람직하다:
[식 2]
a/[1-(R-L)2/R2] = A
[식 3]
(R-L)2/R2 X Ts = Tc
상기 식 2 및 식 3에 있어서,
R은 도전성 패턴의 피치이고,
L은 도전성 패턴의 선폭이며,
a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
A는 도전성 패턴의 두께 t에서의 면저항이고,
Ts는 기판 자체의 투과율이고,
Tc는 도전성 패턴을 갖는 기판의 투과율이다.
본 명세서에 있어서, 개구율이란 적층체 전면에서 도전성 패턴이 형성되지 않은 면적의 비율을 의미하고, 투과율이란 가시광이 기판을 통과하면서 나타나는 빛의 투과비율을 의미한다.
본 발명에 따른 도전성 패턴은 위치별 도전성 패턴의 두께 편차가 3% 이내인 것이 바람직하고, 2% 이내인 것이 더욱 바람직하다. 본 발명에 따른 도전성 패턴은 위치별 도전성 패턴의 선폭의 편차가 30% 이내인 것이 바람직하고, 20% 이내인 것이 더욱 바람직하다. 본 발명에서는 도전성 패턴의 형성시 에칭 레지스트 패턴을 마스크로 이용함으로써, 도전성 잉크 또는 페이스트를 직접 인쇄하여 형성하는 종래기술에 비하여, 도전성 패턴의 두께 및/또는 선폭의 편차를 줄일 수 있다.
본 발명에 따른 도전성 패턴은 7 인치(inch) 이상의 면적에 연속적으로 형성된 패턴 형태을 갖는 것이 바람직하고, 10 인치 내지 50 인치의 면적을 갖는 것이 바람직하다. 여기서 연속적으로 형성된 패턴 형태라 함은 연결 흔적이 없는 것을 의미한다. 본 발명에서는 전술한 오버 에칭 방법을 이용함으로써 초미세 선폭을 갖는 도전성 패턴을 연결 흔적 없이 대면적으로 형성할 수 있다. 이와 같은 대면적의 초미세 선폭을 갖는 도전성 패턴은 종래기술에 의해 달성될 수 없었던 것이다. 상기 연결 흔적이란 소면적으로 제작한 도전성 패턴을 연결하여 대면적을 구현하기 위한 흔적으로서, 예컨대 소면적의 도전성 패턴들을 패드부를 이용하여 연결하는 방법을 이용할 수 있다. 이 때 투과율은 85% 내지 98%인 것이 바람직하고, 전도도는 0.1 오옴 내지 100 오옴인 것이 바람직하다. 이는 최소한의 전기적 전도도를 지니면서 이를 이용한 전자기기가 디스플레이와 같은 전자소자에 부착되었을 때, 이를 크게 인지하지 못하게 하기 위한 설계적인 디자인 수치이다.
본 발명에 따른 도전성 패턴은 도전성 패턴을 필요로 하는 용도라면 제한없이 사용될 수 있다. 예컨대, 전자소자 또는 조명의 전극으로 사용될 수 있다. 전자 소자의 예로는 터치스크린, 디스플레이, 반도체 등을 포함한다.
이하, 실시예를 통하여 본 발명을 예시한다. 그러나, 이하의 실시예는 본 발명을 예시하기 위한 것이며, 이에 의하여 본 발명의 범위가 한정되는 것은 아니다.
실시예
실시예 1
0.5t 유리상에 MoTi 합금을 30nm의 두께로 증착한 후 그 위에 다시 Cu를 200nm의 두께로, 다시 그 위에 Mo를 30nm의 두께로 스퍼터링 공정을 이용하여 증착한 유리기판을 제조하였다.
이후 리버스 오프셋 프린팅을 이용하여 선폭 8 미크론 / 피치 200미크론의 크기를 지니는 보로노이 불규칙 패턴을 갖는 클리쉐(Cliche)를 이용하여 에칭 레지스트 잉크(노볼락 수지 조성물(한국 ㈜엘지화학 제조의 상품명 LG412DF))를 인쇄하였다. 이후 인쇄된 샘플을 130도에서 3분간 베이크 공정을 수행하였다.
이어서, ENF사(한국)에서 제조중인 Cu etchant (ELCE-100)를 이용하여 40도에서 약 110초간 에칭 (just etching time 30sec)하였다. 이어서, 상기 보로노이 패턴의 에칭 레지스트 잉크를 제거하였다. 이에 의하여 제조된 도전성 패턴은 도 12와 같았으며, 도전성 패턴의 선폭은 2.65 마이크로미터였다. 상기 에칭 레지스트 잉크의 제거 전 사진을 도 13에 나타내었고, 상기 에칭 레지스트 잉크의 제거 후의 도전성 패턴의 사진을 도 14에 나타내었다.
실시예 2 내지 7
도전성 막의 에칭시간을 저스트 에칭 타임(30초)(실시예 2), 저스트 에칭 타임의 1.3배(실시예 3), 저스트 에칭 타임의 1.5배(실시예 4), 저스트 에칭 타임의 2배(실시예 5), 저스트 에칭 타임의 3배(실시예 6) 및 저스트 에칭 타임의 5배(실시예 7)의 조건으로 각각 에칭하였다. 저스트 에칭 타임의 3배(실시예 6)로 에칭했을 때의 선폭은 6.05 마이크로미터였으며, 이 때 사진을 도 15에 나타내었다.
이어서, 상기 보로노이 패턴의 에칭 레지스트 잉크를 제거하였다. 에칭 레지스트 잉크가 제거된 사진을 도 16에 나타내었다. 각 실시예에서의 선폭은 하기와 같다.
에칭레지스트 제거 전 에칭레지스트 제거 후
실시예 2 실시예 3 실시예 4 실시예 5 실시예 6 실시예 7
선폭(마이크로미터) 6.05 5.66 4.96 4.66 4.46 4.07 1.59
실시예 8
0.5t 유리상에 Ni 금속을 20nm의 두께로 증착한 후 그 위에 다시 Ag 를 200nm의 두께로, 다시 그 위에 Ni를 20nm의 두께로 스퍼터링 공정을 이용하여 증착한 유리기판을 제조하였다.
이후 그라비아 오프셋 프린팅을 이용하여 선폭 8 미크론 / 피치 200미크론의 크기를 지니는 보로노이 불규칙 패턴을 클리쉐(Cliche)를 이용하여 UV 경화형 잉크(나토코사 (일본) LGP-7)를 인쇄하였다.
이후 인쇄된 샘플을 UV 경화를 약 500mJ/cm2 로 노광한 후 다시 기판을 130도 30분간 베이크 공정을 수행하였다. 이어서 제우스사(한국)에서 제조 중인 Al etchant (인산, 질산, 초산 및 물의 혼합용액)를 이용하여 40도에서 약 60초간 에칭 (just etching time 20sec)하여 도 13과 같은 구조의 도전성 패턴을 얻었다. UV 경화형 잉크가 투명하여 내부 선폭의 측정이 가능하였으며, 도전성 패턴의 선폭은 3.74 마이크로미터이었고, 절연층 패턴의 선폭은 7.61 마이크로미터였다. 상기 도전성 패턴의 사진을 도 17에 나타내었다.

Claims (22)

  1. a) 기판상에 도전성 막을 형성하는 단계;
    b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성하는 단계; 및
    c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭(over-etching)함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 단계를 포함하고,
    상기 b) 단계에서 에칭 레지스트 패턴의 라인 엣지 거칠기(line edge roughness, LER)를 상기 c) 단계에서 형성하고자 하는 도전성 패턴의 선폭의 1/2 이하이고 0 이상인 범위 내로 조절하는 것인 도전성 패턴의 제조방법.
  2. 청구항 1에 있어서, 상기 a) 단계에서 증착, 스퍼터링, 습식 코팅, 증발, 전해 도금, 무전해 도금 또는 금속박의 라미네이션을 이용하는 것인 도전성 패턴의 제조방법.
  3. 청구항 1에 있어서, 상기 a) 단계는 유기금속, 나노금속 또는 이들의 복합체 용액을 기판상에 코팅한 후, 소성 또는 건조에 의하여 전도도를 부여하는 방법을 이용하여 도전성 막을 형성하는 단계인 것인 도전성 패턴의 제조방법.
  4. 삭제
  5. 청구항 1에 있어서, 상기 c) 단계에서 에칭시간은 저스트 에칭 타임(just-etching time) 내지 저스트 에칭 타임 보다 2000% 연장된 시간인 것인 도전성 패턴의 제조방법.
  6. 청구항 1에 있어서, b) 단계 도중 또는 이후에 베이크 단계를 추가로 포함하는 도전성 패턴의 제조방법.
  7. 청구항 1에 있어서, 상기 c) 단계 이후에 d) 상기 에칭 레지스트 패턴을 제거하는 단계를 추가로 포함하는 것인 도전성 패턴의 제조방법.
  8. 청구항 1에 있어서, 상기 도전성 패턴의 선폭은 0.1 마이크로미터 이상 100 마이크로미터 이하인 것인 도전성 패턴의 제조방법.
  9. 청구항 8에 있어서, 상기 도전성 패턴의 선폭은 0.5 내지 10 마이크로미터 이하인 것인 도전성 패턴의 제조방법.
  10. 개구율 85% 내지 98%이고, 면저항이 1 오옴/스퀘어 내지 200 오옴/스퀘어이며, 두께가 100 내지 300 nm 이고, 선폭이 0.1 내지 10 마이크로미터이며, 하기 식 1을 만족하는 것인 도전성 패턴:
    [식 1]
    a / (1-개구율) = A
    상기 식 1에 있어서,
    a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
    A는 도전성 패턴의 두께 t에서의 면저항이다.
  11. 청구항 10에 있어서, 상기 도전성 패턴의 선폭은 0.5 내지 10 마이크로미터 이하인 것인 도전성 패턴.
  12. 청구항 10 또는 11에 있어서, a) 기판상에 도전성 막을 형성하는 단계; b) 상기 도전성 막 상에 에칭 레지스트 패턴을 형성하는 단계; 및 c) 상기 에칭 레지스트 패턴을 이용하여 상기 도전성 막을 오버 에칭함으로써 상기 에칭 레지스트 패턴의 폭보다 작은 선폭을 갖는 도전성 패턴을 형성하는 단계를 포함하는 방법에 의하여 제조된 도전성 패턴.
  13. 청구항 10 또는 11에 있어서, 상기 도전성 패턴 상에 배치되고, 도전성 패턴에 상응하는 패턴을 갖되, 도전성 패턴의 선폭보다 긴 선폭을 갖는 에칭 레지스트 패턴을 추가로 포함하는 도전성 패턴.
  14. 청구항 13에 있어서, 상기 에칭 레지스트 패턴은 절연성을 갖는 것인 도전성 패턴.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 청구항 10 또는 11에 있어서, 상기 도전성 패턴은 하기 식 2 및 식 3을 만족하는 것인 도전성 패턴:
    [식 2]
    a/[1-(R-L)2/R2] = A
    [식 3]
    (R-L)2/R2 X Ts = Tc
    상기 식 2 및 식 3에 있어서,
    R은 도전성 패턴의 피치이고,
    L은 도전성 패턴의 선폭이며,
    a는 도전성 패턴을 구성하는 물질로 이루어진 층의 두께 t에서의 면저항이고,
    A는 도전성 패턴의 두께 t에서의 면저항이고,
    Ts는 기판 자체의 투과율이고,
    Tc는 도전성 패턴을 갖는 기판의 투과율이다.
  19. 청구항 10 또는 11에 있어서, 상기 도전성 패턴은 위치별 두께 편차가 0 이상 3% 이내인 것인 도전성 패턴.
  20. 청구항 10 또는 11에 있어서, 상기 도전성 패턴은 위치별 선폭의 편차가 0 이상 30% 이내인 것인 도전성 패턴.
  21. 청구항 10 또는 11에 있어서, 상기 도전성 패턴은 직사각형의 대각선의 길이가 7 인치(inch) 이상의 면적에 연속적으로 형성된 패턴 형태를 갖는 것인 도전성 패턴.
  22. 청구항 13에 있어서, 상기 도전성 패턴의 선폭 방향의 단면에 있어서, 상기 도전성 패턴의 일측 단부로부터 상기 에칭 레지스트 패턴의 단부까지의 거리(a)와 상기 도전성 패턴의 타측 단부로부터 상기 에칭 레지스트 패턴의 단부까지의 거리(b)의 백분비(a/b*100)가 90 내지 110의 범위 내인 것인 도전성 패턴.
KR1020100011698A 2009-02-06 2010-02-08 도전성 패턴 및 이의 제조방법 KR101191003B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020090009750 2009-02-06
KR20090009750 2009-02-06
KR1020090127756A KR20100090628A (ko) 2009-02-06 2009-12-21 절연된 도전성 패턴의 제조 방법
KR1020090127756 2009-12-21

Publications (2)

Publication Number Publication Date
KR20100090670A KR20100090670A (ko) 2010-08-16
KR101191003B1 true KR101191003B1 (ko) 2012-10-16

Family

ID=42542473

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090127756A KR20100090628A (ko) 2009-02-06 2009-12-21 절연된 도전성 패턴의 제조 방법
KR1020100011698A KR101191003B1 (ko) 2009-02-06 2010-02-08 도전성 패턴 및 이의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020090127756A KR20100090628A (ko) 2009-02-06 2009-12-21 절연된 도전성 패턴의 제조 방법

Country Status (6)

Country Link
US (2) US8637776B2 (ko)
EP (1) EP2395541B1 (ko)
JP (2) JP5486019B2 (ko)
KR (2) KR20100090628A (ko)
CN (2) CN102308365B (ko)
WO (1) WO2010090394A2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012091487A2 (ko) * 2010-12-30 2012-07-05 주식회사 엘지화학 전극 및 이를 포함하는 전자소자
KR101221722B1 (ko) 2011-03-04 2013-01-11 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
AT511056B1 (de) * 2011-03-07 2012-09-15 Swarovski D Kg Lasermarkierter gegenstand
CN103443214B (zh) * 2011-03-15 2016-01-20 Lg化学株式会社 导电墨水组合物，使用该导电墨水组合物的印刷方法及由该导电墨水组合物制备的导电图案
CN104246973A (zh) * 2012-04-20 2014-12-24 Lg化学株式会社 用于形成导电图形的基材以及使用所述基材形成的导电图形
JP5224203B1 (ja) 2012-07-11 2013-07-03 大日本印刷株式会社 タッチパネルセンサ、タッチパネル装置および表示装置
KR101465609B1 (ko) * 2012-11-19 2014-11-27 성균관대학교산학협력단 나노구 리소그래피를 이용한 플렉서블 투명전극의 제조방법 및 이를 이용한 플렉서블 투명전극
JP2015050295A (ja) * 2013-08-30 2015-03-16 大日本印刷株式会社 太陽電池モジュール用の集電シートの製造方法
WO2015037919A1 (ko) * 2013-09-10 2015-03-19 (주)삼원에스티 터치패널센서의 제조방법
US20150107878A1 (en) 2013-10-21 2015-04-23 Carestream Health, Inc. Invisible patterns for transparent electrically conductive films
KR20150069417A (ko) * 2013-12-13 2015-06-23 삼성전자주식회사 터치 패널의 제조 방법, 터치 패널 및 그를 구비하는 전자 장치
KR101586837B1 (ko) * 2014-06-19 2016-01-20 주식회사 지엔테크 접착제를 기판에 도포시키는 도포장치 및 이 장치를 이용하여 기판을 접착하는 방법.
KR102250238B1 (ko) * 2014-08-18 2021-05-10 삼성전자주식회사 고정 모듈 및 이를 포함하는 운동 보조 장치
CN104327857B (zh) * 2014-09-30 2016-01-13 江西省平波电子有限公司 一种触摸屏用蚀刻液及其制备方法
CN105607791A (zh) * 2014-11-13 2016-05-25 财团法人工业技术研究院 导线结构与感测元件
US9946426B2 (en) * 2014-11-25 2018-04-17 Interface Optoelectronics Corporation Method for forming metal mesh pattern and touch panel
KR102329810B1 (ko) * 2015-04-14 2021-11-22 삼성디스플레이 주식회사 메시 형태의 전극 패턴 및 전극 패턴의 형성 방법, 그리고 전극 패턴을 포함하는 터치 패널
US10339496B2 (en) 2015-06-15 2019-07-02 Milwaukee Electric Tool Corporation Power tool communication system
KR101657076B1 (ko) 2015-06-25 2016-09-20 주식회사 네패스 미세 패턴의 형성 방법
TWI574595B (zh) 2015-10-28 2017-03-11 財團法人工業技術研究院 多層線路的製作方法與多層線路結構
CN105677103A (zh) * 2016-01-07 2016-06-15 深圳市志凌伟业技术股份有限公司 一种可绕性触控面板的制备方法
KR101672526B1 (ko) * 2016-03-30 2016-11-03 유제덕 손톱미용기구 및 그 제조방법
US11622392B2 (en) 2016-06-06 2023-04-04 Milwaukee Electric Tool Corporation System and method for establishing a wireless connection between power tool and mobile device
TWM555274U (zh) 2016-06-06 2018-02-11 米沃奇電子工具公司 用以與動力工具裝置作連接的行動裝置
CN106229080B (zh) * 2016-08-26 2018-01-05 华南理工大学 用于柔性电子器件的低阻值透明导电网络膜及其制备方法
CN109976591B (zh) * 2017-12-28 2022-11-18 盈天实业(深圳)有限公司 触控传感器及其制备方法和应用
KR20210053373A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 광 센서의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077098A (ja) * 1999-09-03 2001-03-23 Toshiba Corp エッチング液、及びこれを用いる薄膜パターンの製造方法
JP2002093316A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 電極および電極の製造方法
WO2006088059A1 (ja) * 2005-02-15 2006-08-24 Fujifilm Corporation 透光性導電性膜、透光性電磁波シールド膜および光学フィルターならびにディスプレイ用フィルターの製造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1236505A (en) 1914-06-06 1917-08-14 Dutchess Tool Co Dough-rounding-up machine.
JPS5197770A (en) 1975-02-25 1976-08-27 Haisenyododentaino himakukeiseihoho
JPS556833A (en) 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
DE3320183A1 (de) 1983-06-03 1984-12-06 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zum herstellen gedruckter schaltungen
JPH0554326A (ja) 1991-08-23 1993-03-05 Mitsubishi Electric Corp パターン形成法およびそれを用いた平面型薄膜磁気ヘツドの製法
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JP3402637B2 (ja) 1992-12-28 2003-05-06 キヤノン株式会社 太陽電池の製造方法、その製造装置及び長尺シート基板の製造方法
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH10200234A (ja) 1997-01-07 1998-07-31 Pfu Ltd 微細パターンのプリント配線板およびその製造方法
JP3515131B2 (ja) 1997-07-28 2004-04-05 株式会社東芝 弾性表面波素子およびその製造方法
KR100269520B1 (ko) 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
JP4074018B2 (ja) 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
KR100322390B1 (ko) 1999-04-15 2002-03-18 야마모토 카즈모토 암모니아산화에 의한 프로판 또는 이소부탄으로부터의 아크릴로니트릴 또는 메타크릴로니트릴 제조용 암모니아산화 촉매
JP2000315890A (ja) 1999-04-30 2000-11-14 Hitachi Chem Co Ltd 電磁波シールドフィルムの製造方法、電磁波シールドフィルム並びにこの電磁波シールドフィルムを用いた電磁波遮蔽体及びディスプレイ
JP2000315683A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 多層配線とその形成方法およびレジスト軟化装置
TW493285B (en) 2000-10-23 2002-07-01 Nat Science Council A new grid electrode technique for LEDs fabrication
US7321362B2 (en) * 2001-02-01 2008-01-22 3M Innovative Properties Company Touch screen panel with integral wiring traces
JP4803473B2 (ja) 2001-08-28 2011-10-26 大日本印刷株式会社 ドライフィルムレジストを用いた電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP5046350B2 (ja) 2001-03-29 2012-10-10 大日本印刷株式会社 ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP3854889B2 (ja) 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
JP3997487B2 (ja) * 2001-05-30 2007-10-24 株式会社カネカ 感光性樹脂組成物及びそれを用いた感光性ドライフィルムレジスト、感光性カバーレイフィルム
JP4718725B2 (ja) 2001-07-03 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP2004192093A (ja) * 2002-12-09 2004-07-08 Micro Gijutsu Kenkyusho:Kk 透明タッチパネル及びその製造方法
JP4641719B2 (ja) 2002-12-27 2011-03-02 富士フイルム株式会社 透光性電磁波シールド膜の製造方法及び透光性電磁波シールド膜
EP2099050A3 (en) * 2002-12-27 2009-10-07 Fujifilm Corporation Method for producing a metallic silver pattern on a transparent substrate and manufacture of a light-transmitting electromagnetic wave-shielding film
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR100741962B1 (ko) 2003-11-26 2007-07-23 삼성에스디아이 주식회사 평판표시장치
US7723235B2 (en) 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR20060060795A (ko) 2004-11-30 2006-06-05 삼성전자주식회사 박막 트랜지스터 및 디스플레이 픽셀 제조방법
JP4609074B2 (ja) * 2005-01-13 2011-01-12 日立化成工業株式会社 配線板及び配線板の製造方法
KR20060124859A (ko) * 2005-05-26 2006-12-06 주식회사 코오롱 솔더 레지스트 조성물
JP4610416B2 (ja) 2005-06-10 2011-01-12 日本写真印刷株式会社 静電容量型タッチパネル
US8580128B2 (en) * 2005-06-20 2013-11-12 Toray Industries, Inc. Method of manufacturing electromagnetic-wave shielding plate, electromagnetic-wave shielding plate manufactured thereby, and filter display using the same
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US7418202B2 (en) 2005-08-04 2008-08-26 3M Innovative Properties Company Article having a birefringent surface and microstructured features having a variable pitch or angles for use as a blur filter
JP2007128091A (ja) 2005-11-03 2007-05-24 Samsung Electronics Co Ltd 表示基板及びその製造方法並びにそれを具備した表示パネル
KR20070047956A (ko) 2005-11-03 2007-05-08 삼성전자주식회사 표시 기판의 제조방법
TWI408496B (zh) * 2006-03-01 2013-09-11 Zeon Corp A radiation linear resin composition, a laminate, and a method for producing the same
CN100517075C (zh) 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
JP2008009921A (ja) 2006-06-30 2008-01-17 Optrex Corp 入力装置、及びその製造方法
JP4907456B2 (ja) 2006-08-30 2012-03-28 住友化学株式会社 有機エレクトロルミネッセンス素子
TW200818981A (en) 2006-08-30 2008-04-16 Sumitomo Chemical Co Organic electroluminescence device
US20100206628A1 (en) 2006-09-04 2010-08-19 Toray Industries, Inc. Transparent electromagnetic wave shield member and method for manufacturing the same
JP2008083497A (ja) 2006-09-28 2008-04-10 Epson Imaging Devices Corp 電極基板の製造方法
US7932183B2 (en) 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device
JP4932602B2 (ja) * 2006-11-14 2012-05-16 三菱電機株式会社 多層薄膜パターン及び表示装置の製造方法
JP2008134975A (ja) 2006-11-29 2008-06-12 Optrex Corp 入力装置及びその製造方法
JP2008182162A (ja) * 2007-01-26 2008-08-07 Toray Ind Inc プラズマディスプレイ用フィルター、およびその製造方法
JP2008251822A (ja) 2007-03-30 2008-10-16 Toray Ind Inc 網目状導電体被覆付き基板およびその製造方法
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009009249A (ja) 2007-06-26 2009-01-15 Nissha Printing Co Ltd 静電容量式タッチパネル及びこれを用いた２方式併用タッチパネル
JP2009176198A (ja) 2008-01-28 2009-08-06 Hitachi Displays Ltd タッチパネル付表示装置
JP5197418B2 (ja) 2008-08-26 2013-05-15 三菱電機株式会社 反射防止膜及びその製造方法、並びに表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077098A (ja) * 1999-09-03 2001-03-23 Toshiba Corp エッチング液、及びこれを用いる薄膜パターンの製造方法
JP2002093316A (ja) 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 電極および電極の製造方法
WO2006088059A1 (ja) * 2005-02-15 2006-08-24 Fujifilm Corporation 透光性導電性膜、透光性電磁波シールド膜および光学フィルターならびにディスプレイ用フィルターの製造方法

Also Published As

Publication number Publication date
WO2010090394A3 (ko) 2010-09-23
EP2395541A2 (en) 2011-12-14
US8637776B2 (en) 2014-01-28
CN102308365A (zh) 2012-01-04
CN102308365B (zh) 2014-04-30
US20120031647A1 (en) 2012-02-09
JP2014060454A (ja) 2014-04-03
JP2012517117A (ja) 2012-07-26
WO2010090394A2 (ko) 2010-08-12
JP5486019B2 (ja) 2014-05-07
CN103777837B (zh) 2017-12-08
KR20100090628A (ko) 2010-08-16
EP2395541A4 (en) 2012-10-24
KR20100090670A (ko) 2010-08-16
US9615450B2 (en) 2017-04-04
US20140151109A1 (en) 2014-06-05
CN103777837A (zh) 2014-05-07
EP2395541B1 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
KR101191003B1 (ko) 도전성 패턴 및 이의 제조방법
KR101156275B1 (ko) 터치스크린 및 이의 제조방법
EP2825006B1 (en) Method for manufacturing insulated conductive pattern
US7535107B2 (en) Tiled construction of layered materials
JP6162897B2 (ja) 導電性基板およびその製造方法
TWI449479B (zh) 線路之製造方法
JP5019395B2 (ja) 画像形成方法および画像パターン
KR102048605B1 (ko) 인쇄 조성물, 상기 인쇄 조성물로 제조된 경화막, 적층체, 경화막 형성방법 및 적층체 제조방법
KR20120092746A (ko) 터치 스크린 및 이의 제조방법
CN106575546A (zh) 铝图案及其制备方法
TW201217583A (en) which can be used to etch a wiring line with a width between 200 to 25 micrometers on an aluminum foil or an aluminum plate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7