KR20100047821A - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20100047821A
KR20100047821A KR1020090103534A KR20090103534A KR20100047821A KR 20100047821 A KR20100047821 A KR 20100047821A KR 1020090103534 A KR1020090103534 A KR 1020090103534A KR 20090103534 A KR20090103534 A KR 20090103534A KR 20100047821 A KR20100047821 A KR 20100047821A
Authority
KR
South Korea
Prior art keywords
gas
substrate
oxygen
hydrogen
film
Prior art date
Application number
KR1020090103534A
Other languages
English (en)
Other versions
KR101215835B1 (ko
Inventor
나오노리 아카에
요시로 히로세
유신 다카사와
요스케 오타
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20100047821A publication Critical patent/KR20100047821A/ko
Application granted granted Critical
Publication of KR101215835B1 publication Critical patent/KR101215835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Abstract

본 발명은 막중의 탄소, 수소, 질소, 염소 등의 불순물 농도가 극히 낮은 절연막을 저온에서 형성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 것이다.
기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 기판 상에 소정 원소 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 소정 원소 함유층을 산화층으로 개질하는 공정을 교대로 반복함으로써, 기판 상에 소정 막두께의 산화막을 형성하는 공정을 갖고, 산소 함유 가스가 산소 가스 또는 오존 가스이고, 수소 함유 가스가 수소 가스 또는 중수소 가스이며, 산화막을 형성하는 공정에서는, 기판의 온도를 400℃ 이상 700℃ 이하로 한다.
원료 가스, 산화막, 산화층

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 기판 상에 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.
플래시 메모리(flash memory)는, 절연막(絶緣膜)으로 둘러싸인 전자(電子) 축적 영역[부유(浮游) 게이트]을 구비하고, 얇은 터널 산화막을 개재한 전자의 교환에 의해, 정보의 기입을 수행함과 동시에, 이 얇은 산화막의 절연성을 이용하여 장시간에 걸쳐서 전자를 보지(保持)하고 기억을 유지하는 것이 동작 원리이다. 플래시 메모리에 기억된 정보는, 외부로부터의 동작이 이루어지지 않더라도 10년이나 되는 장시간(長時間)동안 보지할 필요가 있고, 부유 게이트로 불리는 전하(電荷) 축적 영역을 둘러싸는 절연막에 대한 요구가 절실해지고 있다. 메모리 셀(memory cell) 동작을 제어하기 위한 부유(浮遊) 게이트와 제어(制御) 게이트와의 사이에 설치된 층간 절연막에는 일반적으로 ONO라고 불리는 산화막(酸化膜, SiO2)/질화막(窒化膜, Si3N4)/산화막(SiO2)의 적층 구조가 사용되고, 높은 리크(leak) 전류 특성 을 갖는 것이 기대되고 있다.
종래, ONO 적층 구조에 있어서의 SiO2 절연막 형성은, 예를 들면 SiH2Cl2 가스와 N2O 가스를 이용하여 CVD법에 의해 800℃ 부근의 고온에서 수행되어 왔는데, 한층 더 디바이스의 미세화(微細化)를 수반하고, ONO 적층막중의 질화막의 용량 저하가 일어나기 때문에, 용량 확보의 관점에서, 질화막층 대신에 고유전체막(高誘電體膜)의 채용이 검토되고 있다. 고유전체막 상에 형성하는 SiO2 절연막은 고유전체막의 결정화(結晶化)를 억제하기 때문에, 고유전체막 형성 온도보다 저온에서 형성될 필요가 있다.
SiO2 절연막을 형성하는 경우, 막을 형성할 때에 사용하는 원료 중에 포함되는 실리콘(Si) 및 산소(O) 이외의 원자는, 형성 온도의 저온화에 따라, 막중에 불순물로서 남는 경향이 있다. 그 때문에, 유기(有機) 원료 가스를 이용하여 저온에서 SiO2 절연막을 형성한 경우, 유기 원료 가스 분자에 포함되는 탄소(C), 수소(H), 질소(N) 등이 SiO2 절연막 중에 불순물로서 남아 버리는 문제가 있었다.
또한, 무기(無機) 원료 가스를 이용한 경우에 있어서도, 원료에 포함되는 수소(H), 염소(Cl) 등이 불순물로서 막중에 남아 버리는 문제가 있었다. 이러한 불순물은, 형성한 절연막의 막질을 현저하게 열화(劣化)시키기 때문에, 저온에서 막중 불순물 농도가 낮은 양질의 절연막을 형성하는 기술이 필요했다.
따라서 본 발명의 목적은, 상기 과제를 해결하고, 막중의 탄소, 수소, 질소, 염소 등의 불순물 농도가 극히 낮은 절연막을 저온에서 형성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 데 있다.
본 발명의 한 형태에 의하면, 기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 대기압(大氣壓) 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 상기 소정 원소 함유층을 산화층으로 개 질(改質)하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 산화막을 형성하는 공정을 갖고, 상기 산소 함유 가스가 산소 가스 또는 오존 가스이고, 상기 수소 함유 가스가 수소 가스 또는 중(重)수소 가스이며, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면, 기판을 수용한 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 상기 실리콘 함유층을 실리콘 산화층으로 개질하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 실리콘 산화막을 형성하는 공정을 갖고, 상기 산소 함유 가스가 산소 가스 또는 오존 가스이고, 상기 수소 함유 가스가 수소 가스 또는 중수소 가스이며, 상기 실리콘 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 의하면, 기판을 수용하는 처리 용기와, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 산소 함유 가스로서 산소 가스 또는 오존 가스를 공급하는 산소 함유 가스 공급계와, 상기 처리 용기 내에 수소 함유 가스로서 수소 가스 또는 중수소 가스를 공급하는 수소 함유 가스 공급계와, 상기 처리 용기 내의 압력을 조정하는 압력 조정부와 기판을 수용한 상기 처 리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하고, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를 공급함으로써, 상기 소정 원소 함유층을 산화층으로 개질하고, 이를 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 산화막을 형성함과 함께, 상기 산화막을 형성할 때의 상기 기판의 온도를 400℃ 이상 700℃ 이하가 되도록 상기 원료 가스 공급계, 상기 산소 함유 가스 공급계, 상기 수소 함유 가스 공급계, 상기 압력 조정부 및 상기 히터를 제어하는 컨트롤러를 갖는 기판 처리 장치가 제공된다.
　본 발명에 의하면, 막중의 탄소, 수소, 질소, 염소 등의 불순물 농도가 극히 낮은 절연막을 저온에서 형성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공할 수 있다.
종래, 산화막의 저온 성막에는 유기계(有機系) 원료가 사용되어 왔는데, 발명자 등은, 무기계(無機系) 원료를 이용하여 저온에서 산화막을 형성하는 방법에 대해서 열심히 연구를 했다. 그 결과, 기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 기판 상에 원료의 흡착층(吸着層) 또는 소정 원소의 층(이하, 소정 원소 함유층)을 형성하는 공정과, 처리 용기 내의 압력을 대기압보다 낮은 압력으로 설정한 상태에서 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 기판 상에 형성된 소정 원소 함유층을 산화층으로 개질 하는 공정을 1 사이클로 하고 이 사이클을 적어도 1 회 이상 수행함으로써, 기판 상에 소정 막두께의 산화막을 형성하는 것이 가능하다는 지견(知見)을 얻었다. 여기서, 원료의 흡착층이란, 원료 분자의 연속적인 흡착층 외에, 불연속적인 흡착층도 포함한다. 소정 원소의 층이란, 소정 원소에 의해 구성되는 연속적인 층 외에, 불연속적인 층이나, 이것들이 겹쳐져서 생기는 박막(薄膜)도 포함한다. 한편, 소정 원소에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다.
기판 상에 소정 원소 함유층(원료의 흡착층 또는 소정 원소의 층)을 형성하는 공정은, CVD(Chemical　Vapor　Deposition) 반응이 발생하는 조건 하에서 수행하고, 이 때 기판 상에 1 원자층 미만으로부터 수 원자층 정도의 소정 원소 함유층을 형성한다. 한편, 1 원자층 미만의 층이란 불연속적으로 형성되는 원자층인 것을 의미하고 있다.
또한, 소정 원소 함유층을 산화층으로 개질하는 공정에서는, 대기압 미만의 압력 분위기 하에 있는 처리 용기 내에서 산소 함유 가스와 수소 함유 가스를 반응시켜 산소를 포함하는 산화종(酸化種)을 생성하고, 이 산화종에 의해 소정 원소 함유층을 산화하여 산화층으로 개질한다. 이 산화 처리에 의하면, 산소 함유 가스를 단독으로 공급하는 경우에 비해, 산화력을 큰 폭으로 향상시킬 수 있다. 즉, 감압 분위기 하에 있어서 산소 함유 가스에 수소 함유 가스를 첨가함으로써 산소 함유 가스 단독 공급의 경우에 비해 큰 폭의 산화력 향상 효과를 얻을 수 있다. 소정 원소 함유층을 산화층으로 개질하는 공정은 논 플라즈마의 감압 분위기 하에서 수행된다.
그리고, 이 방법에 의해 산화막을 형성하면, 성막 레이트(rate), 기판 면내에 있어서의 막두께 균일성은, 유기계 원료를 이용한 CVD법에 의한 성막의 경우보다 양호한 것으로 되는 것이 판명되었다.
또한, 이 방법에 의해 형성한 산화막의 막중의 불순물 농도는, 유기계 원료를 이용한 CVD법에 의한 성막의 경우보다 극히 낮아지는 것이 판명되었다. 또한, 이 방법에 따르면, 유기계 원료를 이용한 경우라 하더라도, 성막 레이트, 기판 면내에 있어서의 막두께 균일성, 막중의 불순물 농도가 양호한 것으로 되는 것이 판명되었다.
본 발명은, 발명자 등이 얻은 이러한 지견에 근거하여 이루어진 것이다. 이하에, 본 발명의 일 실시 형태에 대해 도면을 참조하면서 설명한다.
도 1은, 본 발명의 일 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로(縱型處理爐)의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내고 있다. 또한, 도 2는, 도 1에 나타내는 처리로의 A－A＇단면도이다. 한편, 본 발명은, 본 실시 형태에 따른 기판 처리 장치에 국한하지 않고, 매엽식(枚葉式), 핫월(Hot　Wall)형, 콜드월(cold　Wall)형의 처리로를 갖는 기판 처리 장치에도 적합하게 적용할 수 있다.
도 1에 나타낸 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다.
히터(207)의 내측에는, 히터(207)와 동심원(同心圓) 형상으로 반응관으로서 의 프로세스 튜브(203)가 배설(配設)되어 있다. 프로세스 튜브(203)는, 예를 들면 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성(耐熱性) 재료로 이루어지고, 상단이 폐색하고 하단이 개구(開口)한 원통 형상으로 형성되어 있다. 프로세스 튜브(203)의 통 중공부에는 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세에서 수직 방향에 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다.
프로세스 튜브(203)의 하방에는, 프로세스 튜브(process tube, 203)와 동심원 형상으로 매니폴드(manifold, 209)가 배설(配設)되어 있다. 매니폴드(209)는, 예를 들면 스테인리스 등으로 이루어지고, 상단 및 하단이 개구한 원통 형상으로 형성되어 있다. 매니폴드(209)는, 프로세스 튜브(203)에 계합(係合)하고 있고, 프로세스 튜브(203)를 지지하도록 설치되어 있다. 한편, 매니폴드(209)와 프로세스 튜브(203)와의 사이에는 씰(seal) 부재로서의 O링(220a)이 설치되어 있다. 매니폴드(209)가 히터 베이스(heater base)에 지지됨으로써, 프로세스 튜브(203)는 수직으로 고정된 상태로 되어 있다. 프로세스 튜브(203)와 매니폴드(209)에 의해 반응 용기(처리 용기)가 형성된다.
매니폴드(209)에는, 제1 가스 도입부로서의 제1 노즐(233a)과, 제2 가스 도입부로서의 제2 노즐(233b)과, 제3 가스 도입부로서의 제3 노즐(233c)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있고, 제1 노즐(233a), 제2 노즐(233b), 제3 노즐(233c)에는, 각각 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제3 가스 공급관(232c)이 접속되어 있다. 이와 같이, 처리실(201) 내로는 복수 종류, 여기에서는 3 종류의 처리 가스를 공급하는 가스 공급로(供給路)로서, 3 개의 가스 공급관이 설치되어 있다.
제1 가스 공급관(232a)에는, 상류 방향부터 차례로, 유량(流量) 제어기(유량 제어 수단)인 매스 플로우 컨트롤러(241a) 및 개폐 밸브인 밸브(243a)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 밸브(243a)보다 하류측에는, 불활성(不活性) 가스를 공급하는 제1 불활성 가스 공급관(234a)이 접속되어 있다. 이 제1 불활성 가스 공급관(234a)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 매스 플로우 컨트롤러(241c) 및 개폐 밸브인 밸브(243c)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 선단부에는, 상술한 제1 노즐(233a)이 접속되어 있다. 제1 노즐(233a)은, 처리실(201)을 구성하고 있는 프로세스 튜브(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호(圓弧) 형상의 공간에, 프로세스 튜브(203)의 내벽의 하부로부터 상부를 따라서, 웨이퍼(200)의 적재 방향 상방을 향하여 입상(立上)하도록 설치되어 있다. 제1 노즐(233a)의 측면에는 가스를 공급하는 공급공(孔)인 가스 공급공(248a)이 설치되어 있다. 이 가스 공급공(248a)은, 하부로부터 상부에 걸쳐서 각각 동일한 개구 면적을 갖고, 더욱이 동일한 개구 핏치로 설치되어 있다. 주로, 제1 가스 공급관(232a), 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(233a)에 의해 제1 가스 공급계가 구성되고, 주로, 제1 불활성 가스 공급관(234a), 매스 플로우 컨트롤러(241c), 밸브(243c)에 의해, 제1 불활성 가스 공급계가 구성된다.
제2 가스 공급관(232b)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 매스 플로우 컨트롤러(241b) 및 개폐 밸브인 밸브(243b)가 설치되어 있다.
또한, 제2 가스 공급관(232b)의 밸브(243b)보다 하류측에는, 불활성 가스를 공급하는 제2 불활성 가스 공급관(234b)이 접속되어 있다. 이 제2 불활성 가스 공급관(234b)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 매스 플로우 컨트롤러(241d) 및 개폐 밸브인 밸브(243d)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 선단부(先端部)에는, 상술한 제2 노즐(233b)이 접속되어 있다. 제2 노즐(233b)은, 처리실(201)을 구성하고 있는 프로세스 튜브(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호 형상의 공간에, 프로세스 튜브(203)의 내벽의 하부로부터 상부를 따라서, 웨이퍼(200)의 적재 방향 상방을 향하여 입상(立上)하도록 설치되어 있다. 제2 노즐(233b)의 측면에는 가스를 공급하는 공급공인 가스 공급공(248b)이 설치되어 있다. 이 가스 공급공(248b)은, 하부로부터 상부에 걸쳐서 각각 동일한 개구 면적을 갖고, 더욱이 동일한 개구 핏치로 설치되어 있다. 주로, 제2 가스 공급관(232b), 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(233b)에 의해 제2 가스 공급계가 구성되고, 주로, 제2 불활성 가스 공급관(234b), 매스 플로우 컨트롤러(241d), 밸브(243d)에 의해 제2 불활성 가스 공급계가 구성된다.
제3 가스 공급관(232c)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 매스 플로우 컨트롤러(241e) 및 개폐 밸브인 밸브(243e)가 설치되어 있다.
또한, 제3 가스 공급관(232c)의 밸브(243e)보다 하류측에는, 불활성 가스를 공급하는 제3 불활성 가스 공급관(234c)이 접속되어 있다. 이 제3 불활성 가스 공급 관(234c)에는, 상류 방향부터 차례로, 유량 제어기(유량 제어 수단)인 매스 플로우 컨트롤러(241f) 및 개폐 밸브인 밸브(243f)가 설치되어 있다. 또한, 제3 가스 공급관(232c)의 선단부에는, 상술한 제3 노즐(233c)이 접속되어 있다. 제3 노즐(233c)은, 처리실(201)을 구성하고 있는 프로세스 튜브(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 프로세스 튜브(203)의 내벽의 하부로부터 상부를 따라서, 웨이퍼(200)의 적재 방향 상방을 향하여 입상하도록 설치되어 있다. 제3 노즐(233c)의 측면에는 가스를 공급하는 공급공인 가스 공급공(248c)이 설치되어 있다. 이 가스 공급공(248c)은, 하부로부터 상부에 걸쳐서 각각 동일한 개구 면적을 갖고, 더욱이 동일한 개구 핏치로 설치되어 있다. 주로, 제3 가스 공급관(232c), 매스 플로우 컨트롤러(241e), 밸브(243e), 제3 노즐(233c)에 의해 제3 가스 공급계가 구성되고, 주로, 제3 불활성 가스 공급관(234c), 매스 플로우 컨트롤러(241f), 밸브(243f)에 의해 제3 불활성 가스 공급계가 구성된다.
제1 가스 공급관(232a)으로부터는, 산소를 포함하는 가스(산소 함유 가스)로서, 예를 들면 산소(O2) 가스가, 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(233a)을 개재하여 처리실(201) 내에 공급된다. 즉, 제1 가스 공급계는 산소 함유 가스 공급계로서 구성된다. 이 때 동시에, 제1 불활성 가스 공급관(234a)으로부터, 불활성 가스가, 매스 플로우 컨트롤러(241c), 밸브(243c)를 개재하여 제1 가스 공급관(232a) 내에 공급되도록 해도 좋다.
또한, 제2 가스 공급관(232b)으로부터는, 수소를 포함하는 가스(수소 함유 가스)로서, 예를 들면 수소(H2) 가스가, 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(233b)을 개재하여 처리실(201) 내에 공급된다. 즉, 제2 가스 공급계는 수소 함유 가스 공급계로서 구성된다. 이 때 동시에, 제2 불활성 가스 공급관(234b)으로부터, 불활성 가스가, 매스 플로우 컨트롤러(241d), 밸브(243d)를 개재하여 제2 가스 공급관(232b) 내에 공급되도록 해도 좋다.
또한, 제3 가스 공급관(232c)으로부터는, 원료 가스, 즉, 소정(所定) 원소로서의 실리콘을 포함하는 가스(실리콘 함유 가스)로서, 예를 들면 헥사클로로디실란(Hexachlorodisilane)(Si2Cl6, 약칭 HCD) 가스가, 매스 플로우 컨트롤러(241e), 밸브(243e), 제3 노즐(233c)을 개재하여 처리실(201) 내에 공급된다. 즉, 제3 가스 공급계는 원료 가스 공급계(실리콘 함유 가스 공급계)로서 구성된다. 이 때 동시에, 제3 불활성 가스 공급관(234c)으로부터, 불활성 가스가, 매스 플로우 컨트롤러(241f), 밸브(243f)를 개재하여 제3 가스 공급관(232c) 내에 공급되도록 해도 좋다.
한편, 본 실시 형태에서는, O2가스, H2가스, HCD가스를, 각각 다른 노즐로부터 처리실(201) 내에 공급하도록 하고 있는데, 예를 들면, H2가스와 HCD가스를 동일한 노즐로부터 처리실(201) 내에 공급하도록 해도 좋다. 또한, O2가스와 H2가스를 동일한 노즐로부터 처리실(201) 내에 공급하도록 해도 좋다. 이와 같이, 복수 종류의 가스로 노즐을 공용(共用)으로 하면, 노즐의 개수를 줄일 수 있고, 장치 비용을 저감할 수 있으며, 또한 메인터넌스도 용이하게 되는 등의 메리트가 있다. 한편, 후술하는 성막 온도대(溫度帶)에서는, HCD 가스와 H2 가스와는 반응하지 않지만, HCD 가스와 O2가스와는 반응하는 것을 생각할 수 있기 때문에, HCD 가스와 O2가스와는 다른 노즐로부터 처리실(201) 내에 공급하는 것이 좋다.
매니폴드(209)에는, 처리실(201) 내의 분위기를 배기(排氣)하는 가스 배기관(231)이 설치되어 있다. 가스 배기관(231)에는, 압력 검출기로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto　Pressure　Controller) 밸브(242)를 개재하여, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. 한편 APC 밸브(242)는, 밸브를 개폐하여 처리실(201) 내의 진공 배기·진공 배기 정지를 할 수 있고, 나아가 밸브 개방도(開度)를 조절하여 압력 조정 가능하도록 구성되어 있는 개폐 밸브이다. 진공 펌프(246)를 작동시키면서, 압력 센서(245)에 의해 검출된 압력에 근거하여 APC 밸브(242)의 개방도를 조절함으로써, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다. 주로, 가스 배기관(231), 압력 센서(245), APC 밸브(242), 진공 펌프(246)에 의해 배기계가 구성된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀(氣密)하게 폐색 가능한 노구(爐口) 덮개로서의 씰 캡(219)이 설치되어 있다. 씰 캡(219)은, 매니폴드(209)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 구성되어 있다. 씰 캡(219)은, 예를 들면 스테인리스 등의 금속으로 이루어지고, 원반(圓盤) 형상 으로 형성되어 있다. 씰 캡(219)의 상면(上面)에는, 매니폴드(209)의 하단과 당접하는 씰 부재로서 O링(220b)이 설치되어 있다. 씰 캡(219)의 처리실(201)과 반대측에는, 후술하는 기판 보지구(保持具)로서의 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 씰 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(219)은, 프로세스 튜브(203)의 외부에 수직으로 설치된 승강(昇降) 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 씰 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내에 대해서 반입·반출하는 것이 가능하도록 구성되어 있다.
기판 보지구로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성(耐熱性) 재료로 이루어지고, 복수 매의 웨이퍼(200)를, 수평 자세이면서 서로 중심을 맞춘 상태에서 정렬시켜 다단으로 보지하도록 구성되어 있다. 한편, 보트(217)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열 부재(218)가 설치되어 있고, 히터(207)로부터의 열이 씰 캡(219) 측에 전달되기 어렵게 되도록 구성되어 있다. 한편, 단열(斷熱) 부재(218)는, 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수 매의 단열판과, 이들 단열판을 수평 자세에서 다단으로 지지하는 단열판 홀더에 의해 구성해도 좋다. 프로세스 튜브(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 근거하여 히터(207)로의 통전(通電) 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 제1 노즐(233a), 제2 노즐(233b) 및 제3 노즐(233c)과 마찬가지로, 프로세스 튜브(203)의 내벽을 따라 설치되어 있다.
제어부(제어 수단)인 컨트롤러(280)는, 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f), 밸브(243a, 243b, 243c, 243d, 243e, 243f), 압력 센서(245), APC 밸브(242), 히터(207), 온도 센서(263), 진공 펌프(246), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다. 컨트롤러(280)에 의해, 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f)에 의한 가스 유량 조정, 밸브(243a, 243b, 243c, 243d, 243e, 243f)의 개폐 동작, APC 밸브(242)의 개폐 및 압력 센서(245)에 근거하는 압력 조정 동작, 온도 센서(263)에 근거하는 히터(207)의 온도 조정, 진공 펌프(246)의 기동(起動)·정지, 회전 기구(267)의 회전 속도 조절, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등의 제어가 이루어진다.
다음으로, 상술한 기판 처리 장치의 처리로를 이용하여, 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 절연막으로서의 산화막을 성막하는 방법의 예에 대해서 설명한다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다.
도 3에, 본 실시 형태에 있어서의 성막 플로우도를, 도 4에 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍도를 나타낸다. 본 실시 형태의 성막 시퀀스에서는, 기판을 수용한 처리 용기 내에 소정 원소로서의 실리콘을 포함하는 원료 가스를 공급함으로써, 기판 상에 원료의 흡착층 또는 실리콘층(이하, 실리콘 함유층)을 형성하는 공정과, 대기압 미만의 압력으로 설정한 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 기판 상에 형성된 실리콘 함유층을 산화층으로 개질하는 공정을 1 사이클로 하고 이 사이클을 적어도 1회 이상 수행함으로써, 기판 상에 소정 막두께의 실리콘 산화막을 형성한다. 여기서, 원료의 흡착층이란, 원료 분자의 연속적인 흡착층 외에, 불연속적인 흡착층도 포함한다. 실리콘 층이란, 실리콘에 의해 구성되는 연속적인 층 외에, 불연속적인 층이나, 이들이 겹쳐져 생기는 실리콘 박막도 포함한다. 한편, 실리콘에 의해 구성되는 연속적인 층을 실리콘 박막이라고 하는 경우도 있다.
기판 상에 실리콘 함유층(원료의 흡착층 또는 실리콘층)을 형성하는 공정은, CVD 반응이 발생하는 조건 하에서 수행하고, 이 때 기판 상에 1 원자층 미만으로부터 수 원자층 정도의 실리콘 함유층을 형성한다. 한편, 1 원자층 미만의 층이란 불연속적으로 형성되는 원자층을 의미하고 있다.
또한, 실리콘 함유층을 실리콘 산화층으로 개질하는 공정에서는, 대기압 미만의 압력 분위기 하에 있는 처리 용기 내에서 산소 함유 가스와 수소 함유 가스를 반응시켜 산소를 포함하는 산화종을 생성하고, 이 산화종에 의해 실리콘 함유층을 산화하여 실리콘 산화층으로 개질한다. 이 산화 처리에 의하면, 산소 함유 가스를 단독으로 공급하는 경우에 비해, 산화력을 큰 폭으로 향상시킬 수 있다. 즉, 감압(減壓) 분위기 하에 있어서 산소 함유 가스에 수소 함유 가스를 첨가함으로써, 산소 함유 가스 단독 공급의 경우에 비해 큰 폭의 산화력 향상 효과를 얻을 수 있다. 실리콘 함유층을 실리콘 산화층으로 개질하는 공정은 논 플라즈마(non plasma)의 감압 분위기 하에서 이루어진다. 한편, 수소 함유 가스는, 도 4(a)에 나타내는 바와 같이 간헐적으로, 즉, 실리콘 함유층을 산화층으로 개질하는 공정에서만 공급해도 좋고, 도 4(b)에 나타내는 바와 같이 연속적으로, 즉, 기판 상에 실리콘 함유층을 형성하는 공정과 실리콘 함유층을 실리콘 산화층으로 개질하는 공정을 반복하는 동안에, 상시(常時) 공급하도록 해도 좋다.
이하, 이를 구체적으로 설명한다. 한편, 본 실시 형태에서는, 원료 가스로서 실리콘을 포함하는 원료 가스인 HCD 가스를 이용하고, 산소를 포함하는 가스로서 O2가스를 이용하며, 수소를 포함하는 가스로서 H2가스를 이용하고, 도 4(a)의 시퀀스에 의해, 기판 상에 절연막으로서 실리콘 산화막(SiO2막)을 형성하는 예에 대해 설명한다.
복수 매의 웨이퍼(200)가 보트(217)에 장전[웨이퍼 차지(wafer charge)]되면, 도 1에 나타낸 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어올려져 처리실(201) 내에 반입[보트 로드(boat load)]된다. 이 상태에서, 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 씰한 상태가 된다.
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이 때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력에 근거하여 APC 밸브(242)가 피드백 제어된다(압력 조정). 또한, 처리 실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때, 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 근거하여 히터(207)로의 통전 상태가 피드백 제어된다(온도 조정). 이어서, 회전 기구(267)에 의해 보트(217)가 회전됨으로써 웨이퍼(200)가 회전된다. 그 후, 후술하는 4 개의 스텝을 순차적으로 실행한다.
<스텝 1>
제3 가스 공급관(232c)의 밸브(243e), 제3 불활성 가스 공급관(234c)의 밸브(243f)를 개방하고, 제3 가스 공급관(232c)에 HCD 가스, 제3 불활성 가스 공급관(234c)에 불활성 가스(예를 들면 N2 가스)를 흘린다. 불활성 가스는, 제3 불활성 가스 공급관(234c)으로부터 흐르고, 매스 플로우 컨트롤러(241f)에 의해 유량 조정된다. HCD 가스는, 제3 가스 공급관(232c)으로부터 흐르고, 매스 플로우 컨트롤러(241e)에 의해 유량 조정된다. 유량 조정된 HCD 가스는, 유량 조정된 불활성 가스와 제3 가스 공급관(232c)내에서 혼합되고, 제3 노즐(233c)의 가스 공급공(248c)으로부터, 가열된 감압 상태의 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다(HCD 가스 공급).
이 때, APC 밸브(242)를 적정하게 조정하여, 처리실(201) 내의 압력을, 대기압 미만, 예를 들면 10~1000Pa의 범위 내의 압력으로 유지한다. 매스 플로우 컨트롤러(241e)로 제어하는 HCD 가스의 공급 유량은, 예를 들면 10~1000sccm의 범위 내의 유량으로 한다. HCD 가스에 웨이퍼(200)를 노출하는 시간은, 예를 들면 1~180초 간의 범위 내의 시간으로 한다. 히터(207)의 온도는, 처리실(201) 내에서 CVD 반응이 발생하는 온도가 되도록 설정한다. 즉 웨이퍼(200)의 온도가, 예를 들면 300~700℃, 바람직하게는 350~650℃의 범위 내의 온도가 되도록 히터(207)의 온도를 설정한다. 한편, 웨이퍼(200)의 온도가 300℃ 미만이 되면 웨이퍼(200) 상에 HCD가 흡착하기 어렵게 된다. 또한, 웨이퍼(200)의 온도가 650℃, 특히 700℃를 넘으면 CVD 반응은 강해지고, 균일성은 악화되기 쉬워진다. 따라서, 웨이퍼(200)의 온도는 300~700℃로 하는 것이 바람직하다.
상술한 조건으로 HCD 가스를 처리실(201) 내에 공급함으로써, 웨이퍼(200)[표면의 하지막(下地膜)] 상에 1 원자층 미만부터 수 원자층의 HCD의 흡착층 또는 실리콘층(이하, 실리콘 함유층)이 형성된다. 한편, 웨이퍼(200) 상에 HCD가 표면 흡착하여 HCD의 흡착층이 형성된다. 또한, HCD가 자기(自己) 분해함으로써 웨이퍼(200) 상에 실리콘 분자가 퇴적하여 실리콘층이 형성된다.
웨이퍼(200) 상에 형성되는 실리콘 함유층의 두께가 수 원자층을 넘으면, 후술하는 스텝 3에서의 산화의 작용이 실리콘 함유층의 전체에 미치지 않게 된다. 또한, 웨이퍼(200) 상에 형성 가능한 실리콘 함유층의 최소치는 1 원자층 미만이다. 따라서, 실리콘 함유층의 두께는 1 원자층 미만부터 수 원자층으로 하는 것이 바람직하다.
Si를 포함하는 원료로서는, HCD 외에, TCS[테트라클로로실란(tetrachlorosilane), SiCl4], DCS[디클로로실란(dichlorosilane), SiH2Cl2], SiH4[모노실란(monosilane)] 등의 무기 원료뿐 아니라, 아미노실란(aminosilane)계의 4DMAS[테트라키스디메틸아미노실란(tetrakisdimethylaminosilane), Si(N(CH3)2)) 4], 3DMAS[트리스디메틸아미노실란[tris (dimethylamino) Silane, Si(N(CH3)2))3 H], 2DEAS[비스디에틸아미노실란(bisdithylaminosilane), Si(N(C2H5)2)2 H2], BTBAS[비스터셔리부틸아미노실란[Bis (tertiary-butylamino) Silane, SiH2(NH(C4H9))2] 등의 유기 원료를 사용해도 좋다.
불활성 가스로서는, N2가스 외에, Ar, He, Ne, Xe 등의 희(希)가스를 사용해도 좋다. 한편, 불활성 가스로서 질소(N)를 포함하지 않는 가스인 Ar이나 He 등의 희가스를 사용함으로써, 형성되는 실리콘 산화막의 막중 N불순물 농도를 저감할 수 있다. 따라서, 불활성 가스로서는, Ar, He 등의 희가스를 사용하는 것이 바람직하다. 후술하는 스텝 2, 3, 4에 있어서도 동일하다고 할 수 있다.
<스텝 2>
웨이퍼(200) 상에 실리콘 함유층이 형성된 후, 제3 가스 공급관(232c)의 밸브(243e)를 닫아, HCD 가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(242)는 개방한 상태로 하고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 잔류한 HCD 가스를 처리실(201) 내로부터 배제(排除)한다. 이 때, 불활성 가스를 처리실(201) 내로 공급하면, 잔류한 HCD 가스를 배제하는 효과가 더욱 높아진다(잔류 가스 제거). 이 때의 히터(207)의 온도는, 웨이퍼(200)의 온도가 HCD 가 스의 공급시와 동일하게 300~700℃, 바람직하게는 350~650℃의 범위 내의 온도가 되도록 설정한다.
<스텝 3>
처리실(201) 내의 잔류 가스를 제거한 후, 제1 가스 공급관(232a)의 밸브(243a), 제1 불활성 가스 공급관(234a)의 밸브(243c)를 개방하고, 제1 가스 공급관(232a)에 O2가스, 제1 불활성 가스 공급관(234a)에 불활성 가스를 흘린다. 불활성 가스는, 제1 불활성 가스 공급관(234a)으로부터 흐르고, 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. O2가스는 제1 가스 공급관(232a)으로부터 흐르고, 매스 플로우 컨트롤러(241a)에 의해 유량 조정된다. 유량 조정된 O2가스는, 유량 조정된 불활성 가스와 제1 가스 공급관(232a) 내에서 혼합되고, 제1 노즐(233a)의 가스 공급공(248a)으로부터, 가열된 감압 상태의 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때 동시에, 제2 가스 공급관(232b)의 밸브(243b), 제2 불활성 가스 공급관(234b)의 밸브(243d)를 개방하고, 제2 가스 공급관(232b)에 H2가스, 제2 불활성 가스 공급관(234b)에 불활성 가스를 흘린다. 불활성 가스는, 제2 불활성 가스 공급관(234b)으로부터 흐르고, 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. H2가스는 제2 가스 공급관(232b)으로부터 흐르고. 매스 플로우 컨트롤러(241b)에 의해 유량 조정된다. 유량 조정된 H2가스는, 유량 조정된 불활성 가스와 제2 가스 공급관(232b) 내에서 혼합되고, 제2 노즐(233b)의 가 스 공급공(248b)으로부터, 가열된 감압 상태의 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다(O2가스 및 H2가스 공급). 한편, O2가스 및 H2가스는 플라즈마에 의해 활성화하는 일 없이 처리실(201) 내에 공급한다.
이 때, APC 밸브(242)를 적정하게 조정하여, 처리실(201) 내의 압력을, 대기압 미만, 예를 들면 1~1000Pa의 범위 내의 압력으로 유지한다. 매스 플로우 컨트롤러(241a)로 제어하는 O2가스의 공급 유량은, 예를 들면 1sccm~20slm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241b)로 제어하는 H2가스의 공급 유량은, 예를 들면 1sccm~20slm의 범위 내의 유량으로 한다. 한편, O2 가스 및 H2 가스에 웨이퍼(200)를 노출하는 시간은, 예를 들면 1~180초간의 범위 내의 시간으로 한다. 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들면 350~1000℃의 범위 내의 온도가 되도록 설정한다. 한편, 이 범위 내의 온도이면 감압 분위기 하에서의 O2가스로의 H2가스 첨가에 의한 산화력 향상의 효과를 얻을 수 있는 것을 확인했다. 또한, 웨이퍼(200)의 온도가 너무 낮으면 산화력 향상의 효과를 얻을 수 없는 것도 확인했다. 다만 스루풋(throughput)을 고려하면, 웨이퍼(200)의 온도가, 산화력 향상의 효과를 얻을 수 있는 온도로서 스텝 1의 HCD 가스의 공급시와 동일한 온도가 되도록, 즉 스텝 1과 스텝 3에서 처리실(201) 내의 온도를 동일한 온도로 보지하도록 히터(207)의 온도를 설정하는 것이 바람직하다. 이 경우, 스텝 1과 스텝 3에서 웨이퍼(200)의 온도, 즉 처리실(201) 내의 온도가 350~700℃, 바람직하게는 350~650 ℃의 범위 내의 일정한 온도가 되도록 히터(207)의 온도를 설정한다. 나아가서는, 스텝 1~스텝 4(후술)에 걸쳐서 처리실(201) 내의 온도를 동일한 온도로 보지하도록 히터(207)의 온도를 설정하는 것이 보다 바람직하다.
이 경우, 스텝 1~스텝 4(후술)에 걸쳐서 처리실(201) 내의 온도가 350~700℃, 바람직하게는 350~650℃의 범위 내의 일정한 온도가 되도록 히터(207)의 온도를 설정한다. 한편, 감압 분위기 하에서의 O2가스로의 H2가스 첨가에 의한 산화력 향상의 효과를 얻기 위해서는, 처리실(201) 내의 온도를 350℃ 이상으로 할 필요가 있는데, 처리실(201) 내의 온도는 400℃ 이상으로 하는 것이 바람직하고, 나아가서는 450℃ 이상으로 하는 것이 바람직하다. 처리실(201) 내의 온도를 400℃ 이상으로 하면, 400℃ 이상의 온도에서 수행하는 O3 산화 처리에 의한 산화력을 초과하는 산화력을 얻을 수 있고, 처리실(201) 내의 온도를 450℃ 이상으로 하면, 450℃ 이상의 온도에서 수행하는 O2플라즈마 산화 처리에 의한 산화력을 초과하는 산화력을 얻을 수 있다.
상술한 조건으로 O2가스 및 H2가스를 처리실(201) 내에 공급함으로써, O2가스 및 H2가스는 가열된 감압 분위기 하에 있어서 논플라즈마로 활성화 되어 반응하고, 그에 따라 원자 형상 산소 등의 O를 포함하는 산화종이 생성된다. 그리고, 주로 이 산화종에 의해, 스텝 1에서 웨이퍼(200) 상에 형성된 실리콘 함유층에 대해서 산화 처리가 이루어진다. 그리고 이 산화 처리에 의해, 실리콘 함유층은 실리콘 산화 층(SiO2층, 이하, 단순히 SiO층이라고도 함)으로 개질된다.
산소 함유 가스로서는, 산소(O2) 가스 외에, 오존(O3) 가스 등을 이용해도 좋다. 한편, 상술한 온도대에 있어서, 일산화질소(NO) 가스나 아산화질소(N2O) 가스로의 수소 함유 가스 첨가 효과를 시도해 본 결과, NO가스 단독 공급이나 N2O 가스 단독 공급에 비해 산화력 향상의 효과를 얻을 수 없음을 확인했다. 즉, 산소 함유 가스로서는 질소 비(非)함유의 산소 함유 가스(질소를 포함하지 않고 산소를 포함하는 가스)를 이용하는 것이 바람직하다. 수소 함유 가스로서는, 수소(H2) 가스 외에, 중수소(D2) 가스 등을 이용해도 좋다. 한편, 암모니아(NH3) 가스나 메탄(CH4) 가스 등을 이용하면, 질소(N) 불순물이나 탄소(C) 불순물의 막중으로의 혼입(混入)을 생각할 수 있다. 즉, 수소 함유 가스로서는, 타(他)원소 비(非)함유의 수소 함유 가스(타원소를 포함하지 않고 수소 또는 중수소를 포함하는 가스)를 이용하는 것이 바람직하다. 즉, 산소 함유 가스로서는, O2가스 및 O3가스로 이루어지는 군(群)으로부터 선택되는 적어도 하나의 가스를 이용할 수 있고, 수소 함유 가스로서는, H2가스 및 D2가스로 이루어지는 군으로부터 선택되는 적어도 하나의 가스를 이용할 수 있다.
<스텝 4>
실리콘 함유층을 실리콘 산화층으로 개질한 후, 제1 가스 공급관(232a)의 밸 브(243a)를 닫아 O2가스의 공급을 정지한다. 또한, 제2 가스 공급관(232b)의 밸브(243b)를 닫아 H2가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(242)는 개방한 상태로 하고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 잔류한 O2가스나 H2가스를 처리실(201) 내로부터 배제한다. 이 때, 불활성 가스를 처리실(201) 내에 공급하면, 잔류한 O2가스나 H2가스를 배제하는 효과가 더욱 높아진다(잔류 가스 제거). 이 때의 히터(207)의 온도는, 웨이퍼(200)의 온도가 O2가스 및 H2가스의 공급 시와 동일하게 350~700℃, 바람직하게는 350~650℃의 범위 내의 온도로 설정한다.
상술한 스텝 1~4를 1 사이클로　하고， 이 사이클을 복수 회 반복함으로써, 웨이퍼(200) 상에 소정 막두께의 실리콘 산화막을 성막할 수 있다.
소정 막두께의 실리콘 산화막을 성막하면, 불활성 가스가 처리실(201) 내로 공급되면서 배기(排氣)됨으로써 처리실(201) 내가 불활성 가스로 퍼지된다(purge). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고， 처리실(201) 내의 압력이 상압(常壓)으로 복귀된다(대기압 복귀).
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구됨과 동시에, 처리　완료된 웨이퍼(200)가 보트(217)에 보지된 상태에서 매니폴드(209)의 하단으로부터 프로세스 튜브(203)의 외부에 반출(boat unload)된다. 그 후, 처리　완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된 다(wafer discharge).
상술한 스텝 3에서는, 가열된 감압 분위기 하에 있어서 O2가스와 H2가스를 반응시켜 원자 형상 산소　등의 O를 포함하는 산화종을 생성하고, 이 산화종을 이용하여, 실리콘 함유층을 실리콘 산화층으로 개질하는 개질 공정을 수행함으로써, 산화종이 갖는 에너지가 실리콘 함유층　중에 포함되는 Si－N, Si－Cl, Si－H, Si－C 결합을 분리한다. Si－O 결합을 형성하기 위한 에너지는, Si－N, Si－Cl, Si－H, Si－C의 결합 에너지보다 높기 때문에, Si－O결합 형성에 필요한 에너지를 산화 처리 대상의 실리콘 함유층에 부여함으로써, 실리콘 함유층 중의 Si－N, Si－Cl, Si－H, Si－C 결합은 분리된다. Si와의 결합이 분리된 N, H, Cl, C는 막중으로부터 제거되고， N2, H2, Cl2, HCl, CO2 등으로서 배출된다. 또한, N, H, Cl, C와의 결합이 끊어짐으로써 남은 Si의 결합수(結合手)는, 산화종에 포함되는 O와 연결되어 SiO2층으로 개질된다. 본 실시 형태의 성막 시퀀스에 의해 형성한 SiO2막의 막중 질소, 수소, 염소, 탄소 농도는 극히 낮고, Si/O 비율은 화학량론조성(化學量論組成)인 0.5에 극히 가까운, 양질(良質)의 막이 되는 것을 확인했다.
한편, 이 스텝 3의 산화 처리와, O2플라즈마 산화 처리와, O3산화 처리를 비교한 결과, 450℃ 이상 700℃ 이하에 있어서의 저온 분위기 하에 있어서는, 이 스텝 3의 산화 처리의 산화력이 가장 강력함을 확인했다. 정확하게는, 400℃ 이상 700℃ 이하에서는, 스텝 3의 산화 처리에 의한 산화력은, O3산화 처리에 의한 산화 력을 웃돌게 되고, 450℃ 이상 700℃ 이하에서는, 스텝 3의 산화 처리에 의한 산화력은, O3산화 처리 및 O2플라즈마 산화 처리에 의한 산화력을 웃돌게 되는 것을 확인했다. 이에 의해, 이 스텝 3의 산화 처리는, 이러한 저온 분위기 하에서는 매우 유효하다는 것이 판명되었다.
한편, O2플라즈마 산화 처리의 경우, 플라즈마 발생기가 필요하게 되고, O3 산화 처리의 경우, 오조나이저(ozonizer)가 필요하게 되는데, 이 스텝 3의 산화 처리에 의하면, 이들이 불필요하게 되어, 장치 비용을 저감할 수 있는 등의 메리트가 있다. 다만, 본 실시 형태에 있어서는, 산소 함유 가스로서 O3나 O2플라즈마를 이용한다고 하는 선택지(選擇肢)도 있어, 이들의 가스의 사용을 부정하는 것은 아니다. O3나 O2플라즈마에 수소 함유 가스를 첨가함으로써, 보다 에너지가 높은 산화종을 생성할 수 있고, 이 산화종에 의해 산화 처리를 수행함으로써, 디바이스 특성이 향상하는 등의 효과도 생각할 수 있다.
또한, 본 실시 형태의 성막 시퀀스에 의해 실리콘 산화막을 형성하면, 성막 레이트, 웨이퍼 면내에 있어서의 막두께 균일성은, 일반적인 CVD법에 의해 실리콘 산화막을 형성하는 경우보다 양호한 것이 되는 것을 확인했다. 한편, 일반적인 CVD법이란, 무기 원료인 DCS와 N2O를 동시에 공급하여 CVD법에 의해 실리콘 산화막[HTO(High　Temperature　Oxide) 막]을 형성하는 방법을 가리키고 있다. 또한, 본 실시 형태의 성막 시퀀스에 의해 형성한 실리콘 산화막의 막중의 질소, 염소 등 의 불순물의 농도는, 일반적인 CVD법에 의해 형성한 실리콘 산화막보다 극히 낮아지는 것을 확인했다. 또한, 본 실시 형태의 성막 시퀀스에 의해 형성한 실리콘 산화막의 막중의 불순물 농도는, 유기계 실리콘 원료를 이용하여 CVD법에 의해 형성한 실리콘 산화막보다 극히 낮아지는 것을 확인했다. 또한, 본 실시 형태의 성막 시퀀스에 의하면, 유기계 실리콘 원료를 이용한 경우라고 하더라도, 성막 레이트, 웨이퍼 면내에 있어서의 막두께 균일성, 막중의 불순물 농도가 양호한 것이 되는 것을 확인했다.
상기 실시 형태에서는, 수소 함유 가스로서의 H2가스는, 도 4(a)에 나타내는 바와 같이 간헐적으로, 즉, 스텝 3에 있어서만 공급하는 예에 대해 설명했는데, 도 4(b)에 나타내는 바와 같이 연속적으로, 즉, 스텝 1~4를 반복하는 동안, 항상 계속해서 공급하도록 해도 좋다. 또한, H2가스를 간헐적으로 공급하는 경우에서도, 스텝 1 및 3에 있어서만 공급하도록 해도 좋고, 스텝 1~3에 걸쳐서 공급하도록 해도 좋다.
또한, 스텝 2~3에 걸쳐서 공급하도록 해도 좋고, 스텝 3~4에 걸쳐서 공급하도록 해도 좋다.
스텝 1에 있어서, 즉 HCD 가스 공급 시에 H2가스를 공급함으로써, HCD 가스 중의 Cl를 뽑아내는 것을 생각할 수 있고, 성막 레이트의 향상, 막중 Cl불순물의 저감 효과를 생각할 수 있다. 또한, 스텝 2에 있어서, 즉 HCD 가스의 공급을 정지한 후에 O2가스보다 선행(先行)하여 H2가스의 공급을 개시함으로써, 막두께 균일성 제어에 유효하게 되는 것을 생각할 수 있다. 또한, 스텝 2에 있어서, 즉 O2가스보다 선행하여 H2가스의 공급을 개시함으로써, 예를 들면 금속과 실리콘이 노출한 부분에 대해서는, 선택적으로 실리콘에 산화막을 형성할 수 있도록 되는 것을 생각할 수 있다. 또한, 스텝 4에 있어서, 즉 O2가스의 공급을 정지한 후, HCD 가스의 공급을 개시하기 전에, H2가스를 공급함으로써, 스텝 3에서 형성된 SiO층의 표면을 수소 종단시켜서 개질시키고, 다음의 스텝 1에 있어서 공급하는 HCD 가스가 SiO층의 표면에 흡착하기 쉽게 되도록 할 수 있는 것을 생각할 수 있다.
<실시예>
<제1 실시예>
다음으로 제1 실시예에 대해 설명한다.
본 실시 형태의 시퀀스 및 종래 기술의 시퀀스에 의해 실리콘 산화막을 형성하고, 성막 속도 및 막두께 분포 균일성을 측정했다. 한편, 종래 기술의 시퀀스란, 본 실시 형태의 시퀀스의 스텝 3에 있어서, O2가스와 H2가스를 이용하는 대신에 O2가스를 플라즈마 여기(勵起)하여 얻어진 산소 활성종(O*)을 포함하는 가스를 이용하는 시퀀스이다. 또한, 본 실시 형태의 시퀀스에 있어서의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형태에 기재한 조건 범위 내의 조건으로 했다. 종래 기술의 시퀀스에 있어서의 성막 조건(각 스텝에서의 처리 조건)은, 스텝 1, 2, 4에서의 처리 조건은 본 실시 형태의 시퀀스와 동일하게 하고, 스텝 3에서의 처리 조 건은, 처리실 내의 압력：10~100Pa의 범위 내의 압력, O2가스의 공급 유량：100~10000sccm의 범위 내의 유량, O2가스 공급 시간：1~180초간의 범위 내의 시간, 웨이퍼 온도：350~650℃의 범위 내의 온도, 고주파 전력：50~400W의 범위 내의 전력으로 했다.
그 결과를 도 5, 도 6에 나타낸다. 도 5는, 종래 기술의 시퀀스에 의해 성막한 실리콘 산화막의 성막 속도를 1로 한 경우의, 본 실시 형태의 시퀀스에 의해 성막한 실리콘 산화막의 성막 속도 비율을 나타내고 있다. 도 6은, 종래 기술의 시퀀스에 의해 성막한 실리콘 산화막의 웨이퍼 면내에 있어서의 막두께 분포 균일성을 1로 한 경우의, 본 실시 형태의 시퀀스에 의해 성막한 실리콘 산화막의 웨이퍼 면내에 있어서의 막두께 분포 균일성 비율을 나타내고 있다. 한편, 막두께 분포 균일성은, 웨이퍼 면내에 있어서의 막두께 분포의 편차의 정도를 나타내고 있고, 그 값이 작을수록 웨이퍼 면내에 있어서의 막두께 분포 균일성이 양호한 것을 나타내고 있다.
도 5에 나타내는 바와 같이, 본 실시 형태의 시퀀스에 의해 형성된 실리콘 산화막은, 종래 기술의 시퀀스에 의해 형성된 실리콘 산화막에 비해, 성막 속도가 현격히 높은 것을 알 수 있다. 본 실시 형태의 시퀀스에 의하면, 종래 기술의 시퀀스에 의한 성막 속도의 5 배나 되는 성막 속도를 얻을 수 있음을 알 수 있다. 한편, 본 실시 형태의 시퀀스에 의해 실리콘 산화막을 형성할 때의 성막 속도는 2Å／사이클 정도였다.
또한, 도 6에 나타내는 바와 같이, 본 실시 형태의 시퀀스에 의해 형성된 실리콘 산화막은, 종래 기술의 시퀀스에 의해 형성된 실리콘 산화막에 비해, 막두께 분포 균일성도 큰 폭으로 개선되고 있음을 알 수 있다. 본 실시 형태의 시퀀스에 의하면, 종래 기술의 시퀀스에 의해 형성된 실리콘 산화막의 막두께 분포 균일성의 1/20 정도의, 매우 양호한 막두께 분포 균일성을 얻을 수 있음을 알 수 있다. 한편, 본 실시 형태의 시퀀스에 의해 형성된 실리콘 산화막의 막두께 분포 균일성은 1. 5% 정도였다.
여기서, 본 실시 형태의 시퀀스에 있어서, 기판 상에 형성한 실리콘 함유층(HCD의 흡착층 또는 실리콘층)을, 종래 기술의 시퀀스와 같이 O2가스를 플라즈마 여기하여 얻어진 O*로 산화하는 것이 아니라, 가열된 감압 분위기 하에 있어서 O2가스와 H2가스를 반응시켜 얻어진 O를 포함하는 산화종으로 산화하는 메리트에 대해 설명한다.
도 7에 종래 기술의 시퀀스에 있어서의 SiO2 퇴적 모델을, 도 8에 본 실시 형태의 시퀀스에 있어서의 SiO2 퇴적 모델을 나타낸다. 한편, 그 어느 시퀀스도, 스텝 1에서 실리콘 웨이퍼 표면에 원료로서의 HCD의 흡착층이 형성되는 경우를 나타내고 있다.
도 7의 종래 기술의 시퀀스의 경우, 우선 원료 가스로서의 HCD 가스를 공급하면, 도 7(a)에 나타내는 바와 같이, 실리콘 웨이퍼 표면에 HCD가 흡착하여, 실리 콘 웨이퍼 상에 HCD의 흡착층이 형성된다.
이 상태에서 O2가스를 플라즈마 여기하여 얻어진 산소 활성종(O*)을 포함하는 가스를 공급하면, 도 7(b)에 나타내는 바와 같이, 웨이퍼 면내에 있어서의 O2가스(O*)류의 상류로부터 하류를 향해 실리콘 웨이퍼 표면에 흡착한 HCD 분자의 산화가 진행한다. 한편, 웨이퍼 면내에 있어서의 O2가스류의 하류의 HCD 분자는 실리콘 웨이퍼 표면으로부터 이탈을 일으킨다.
이것은, O2가스를 플라즈마 여기함으로써 얻어진 O*에는 HCD 분자를 산화시킬 뿐 아니라, Si－O 결합이나 Si－Si 결합을 끊어버릴 만큼의 에너지가 있기 때문이라고 생각된다. 즉, 이 경우, 실리콘 웨이퍼 표면 상에의 Si의 고정을 충분히 수행하지 못하고, 실리콘 웨이퍼 표면 상에 Si가 고정되지 않는 영역이 생기게 된다. 그리고, 도 7(c)에 나타내는 바와 같이, O*는, 형성한 SiO2층의 하지인 실리콘 웨이퍼의 표면도 산화해 버린다.
이 때문에, 실리콘 웨이퍼를 회전시키면서 종래 기술의 시퀀스에 의해 SiO2막을 형성하면, 그 SiO2막의 외주부의 막두께가 두꺼워지고, 웨이퍼 면내에 있어서의 막두께 분포 균일성이 악화되어 버린다(도 6 참조). 또한, 실리콘 웨이퍼 표면으로부터 이탈한 HCD 분자는 처리실 내의 하류로 흐르고, 처리실 내에 있어서의 O2 가스류의 하류, 즉, 웨이퍼 배열 영역 하부의 웨이퍼에 재흡착하여, 산화하기 때문에, 웨이퍼간에 있어서의 막두께 분포 균일성도 악화되어 버리는 것을 생각할 수 있다.
이에 반해, 도 8의 본 실시 형태의 시퀀스의 경우, 우선 HCD 가스를 공급하면, 도 8(a)에 나타내는 바와 같이, 실리콘 웨이퍼 표면에 HCD가 흡착하여, 실리콘 웨이퍼 상에 HCD의 흡착층이 형성된다.
이 상태에서 가열된 감압 분위기 하에 있어서 O2가스와 H2가스를 반응시켜 얻어진 O를 포함하는 산화종을 포함하는 가스를 공급하면, 도 8(b)에 나타내는 바와 같이, 웨이퍼 면내에 있어서의 O2가스 및 H2가스(산화종)류의 상류로부터 하류를 향하여 실리콘 웨이퍼 표면에 흡착한 HCD 분자의 산화가 진행한다. 이 때 웨이퍼 면내에 있어서의 O2가스 및 H2가스류의 하류의 HCD 분자는 실리콘 웨이퍼 표면으로부터 이탈하는 일은 없다. 즉 종래 기술의 시퀀스에 있어서 발생하고 있던 HCD 분자의 실리콘 웨이퍼 표면으로부터의 이탈은 억제된다. 이것은, O2가스를 플라즈마 여기하여 얻어진 O*나 O3을 이용하는 경우, 실리콘 웨이퍼에 가해진 여분(餘分)의 에너지가 Si－O 결합이나 Si－Si결합을 끊어 버리는 것에 반하여, 가열된 감압 분위기 하에 있어서 O2가스와 H2가스를 반응시켜 얻어진 산화종을 이용하는 경우, 실리콘 웨이퍼에 새로운 에너지를 가하는 것이 아니라, 실리콘 웨이퍼 근방에 있어서 O2가스와 H2가스와의 반응에 의해 생성된 산화종에 의해 HCD 분자를 산화시켜가기 위함이다. 즉, 본 실시 형태에 있어서의 산화 처리의 경우, O2플라즈마 산화 처리나 O3산화 처리에 의한 산화력을 웃돌게 되는 산화력으로 산화가 이루어지는데, Si－O결합이나 Si－Si결합을 끊어 버리는 여분의 에너지는 발생하지 않는 것이다. 이 경우, 실리콘 웨이퍼 표면 상에의 Si의 고정을 충분히 수행할 수 있어, 실리콘 웨이퍼 표면 상에 균일하게 Si가 고정되게 된다. 이 때문에, 도 8(c)에 나타내는 바와 같이, 실리콘 웨이퍼 표면에 흡착한 HCD 분자는 웨이퍼 면내에 걸쳐서 균일하게 산화되어 SiO2층으로 개질되고, 실리콘 웨이퍼 표면 상에 SiO2층이 웨이퍼 면내에 걸쳐서 균일하게 형성된다. 그리고, 이것들이 반복됨으로써, 웨이퍼 상에 형성되는 SiO2막의 웨이퍼 면내에 있어서의 막두께 균일성은 양호한 것이 된다(도 6 참조). 한편, O2플라즈마에 H2를 첨가한 경우, O2와 H2와의 반응에 의해 생성되는 산화종에 의한 산화가 지배적이 된다. 또한, O3에 H2를 첨가한 경우, O3과 H2와의 반응에 의해 생성되는 산화종에 의한 산화가 지배적이 된다. 즉, O2플라즈마나 O3을 이용하는 경우에서도, H2를 첨가함으로써, 본 실시 형태에 있어서의 산화 처리와 동일한 효과를 얻을 수 있게 된다.
한편, 도 7의 종래 기술의 시퀀스 및 도 8의 본 실시 형태의 시퀀스에서는, 제1 스텝에서 실리콘 웨이퍼 표면에 HCD의 흡착층이 형성되는 경우에 대해 설명했 는데, 제1 스텝에서 공급한 HCD 가스가 자기 분해하여 실리콘 웨이퍼 표면에 실리콘층이 형성되는 경우에 대해서도 동일하다고 할 수 있다. 그 경우, 도 7, 도 8의 HCD 분자를 Si 분자로 치환하면, 동일하게 설명할 수 있다.
<제2 실시예>
다음으로 제2 실시예에 대해 설명한다.
본 실시 형태의 시퀀스 및 일반적인 CVD법에 의해 실리콘 산화막을 형성하고, 막중 불순물의 농도를 측정했다. 한편, 일반적인 CVD법이란, DCS와 N2O를 동시에 공급하여 CVD법에 의해 실리콘 산화막(HTO막)을 형성하는 방법이며, 성막 온도는 780℃로 했다. 또한, 본 실시 형태 시퀀스의 각 스텝에 있어서의 성막 온도는 600℃로 일정하게 하고, 그 이외의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형태에 기재한 조건 범위 내의 조건으로 했다. 또한 막중 불순물의 측정은 SIMS를 이용하여 수행했다.
그 결과를 도 9에 나타낸다. 도 9(a)는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내고 있다. 도 9(b)는, 본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내고 있다. 모든 도면은, 횡축은 SiO2막 표면으로부터의 깊이(nm)를 나타내고 있고, 종축은, H, C, N, Cl의 농도(atoms/cm3)를 나타내고 있다.
도 9(a), 도 9(b)에 나타내는 바와 같이, 본 실시 형태의 시퀀스에 의해 형 성한 실리콘 산화막의 막중에 포함되는 불순물 중 H의 농도에 대해서는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막중에 포함되는 H의 농도와 동등하다는 것을 알 수 있다. 그러나 본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막의 막중에 포함되는 불순물 중 Cl의 농도에 대해서는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막중에 포함되는 Cl의 농도보다 3자리수 정도나 낮은 것을 알 수 있다. 또한, 본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막의 막중에 포함되는 불순물 중 N의 농도에 대해서는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막중에 포함되는 N의 농도보다 1자리수 정도나 낮은 것을 알 수 있다. 한편, 막중 불순물 중 C의 농도에 대해서는, 본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막도, 일반적인 CVD법에 의해 형성한 실리콘 산화막도, 모두 검출 하한 이하였다. 즉, 본 실시 형태의 시퀀스에 의해 형성된 실리콘 산화막은, 일반적인 CVD법에 의해 형성된 실리콘 산화막에 비해, 불순물 중 특히 Cl, N의 농도가 낮고, 그 중에서도 특히 Cl의 농도가 극히 낮은 것을 알 수 있다. 한편, 제2 실시예에서 이용한 실험 장치의 제약(制約) 상, 본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막의 막중에는, ppm 오더에서의 N 불순물의 혼입을 볼 수 있는데, 퍼지 가스를 N2 가스로부터 Ar 가스 등의 희가스로 변경함으로써, N 농도가 백그라운드 레벨(미검출)이 되는 것을 확인했다.
<제3 실시예>
다음으로 제3 실시예에 대해 설명한다.
본 실시 형태의 시퀀스에 의해, 표면에 실리콘 원자를 포함하는 막과 금속 원자를 포함하는 막이 노출하고 있는 웨이퍼에 대해, 실리콘 산화막을 형성하여, 그 단면(斷面) 구조의 SEM 관찰을 수행했다. 웨이퍼(Si　sub)로서는, 표면에 게이트 산화막(Gate　Ox)으로서의 실리콘 산화막이 형성되고, 그 위에 게이트 전극으로서의 폴리 실리콘막(Poly－Si) 및 텅스텐막(W)이 형성되고, 그 위에 실리콘 질화막(SiN)이 형성되어 있는 웨이퍼를 이용했다. 한편, 실리콘 원자를 포함하는 막이란 실리콘 산화막이나 폴리 실리콘막이나 실리콘 질화막을 말하고, 금속 원자를 포함하는 막이란 텅스텐막을 말한다. 이 웨이퍼에 대해, 즉, 실리콘 산화막, 폴리 실리콘막, 텅스텐막 및 실리콘 질화막 상에 본 실시 형태의 시퀀스에 의해, 사이드 월 스페이서(side wall spacer)로서의 실리콘 산화막을 형성했다. 본 실시 형태의 시퀀스에 있어서의 성막 조건(각 스텝에서의 처리 조건)은, 상기의 실시 형태에 기재한 조건 범위 내의 조건으로 했다. 한편, O2가스와 H2가스는, 수소가 풍부한 조건, 즉, O2가스의 공급 유량보다 H2가스의 공급 유량이 크게 되도록 하여 처리실 내에 공급했다.
그 SEM 화상을 도 10에 나타낸다. 도 10(a)는, 본 실시 형태의 시퀀스에 의해 실리콘 산화막을 형성하기 전의 웨이퍼 상태를 나타내고 있고, 도 10(b)는, 본 실시 형태의 시퀀스에 의해 실리콘 산화막을 형성한 후의 웨이퍼 상태를 나타내고 있다. 도 10에 의하면, 본 실시 형태의 시퀀스에 의해, 상술한 처리 조건에서, 실리콘 산화막을 형성함으로써, 텅스텐막의 측벽을 산화시키지 않고, 실리콘 산화막, 폴리 실리콘막, 텅스텐막 및 실리콘 질화막 상에, 한결같이 실리콘 산화막을 퇴적시킬 수 있음을 알 수 있다.
<제4 실시예>
다음으로 제4 실시예에 대해 설명한다.
본 실시 형태의 시퀀스 및 일반적인 CVD법에 의해 실리콘 산화막을 각각 형성하고, 웨이퍼 면내 막두께 균일성(WIW　Unif)을 측정했다. 한편, 일반적인 CVD법이란, DCS와 N2O를 동시에 공급하여 CVD법에 의해 실리콘 산화막(HTO막)을 형성하는 방법이며, 성막 온도는 800℃로 했다. 또한, 본 실시 형태의 시퀀스에 있어서의 성막 온도는 450~800℃의 사이에서 변화시켰다. 그 이외의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 실시 형태에 기재한 조건 범위 내로 했다.
그 결과를 도 11에 나타낸다. 도 11은, 웨이퍼 면내 막두께 균일성과 성막 온도(웨이퍼의 온도)와의 관계를 나타내는 그래프도이다. 도 11의 횡축은 성막 온도(℃)를 나타내고 있고, 종축은 웨이퍼 면내 막두께 균일성(임의 단위)을 나타내고 있다. 도 11의 검은 원(●)은, 본 실시 형태의 시퀀스에 의해 성막한 실리콘 산화막의 웨이퍼 면내 막두께 균일성을 나타내고 있다. 또한, 흰 원(○)은, 일반적인 CVD법에 의해 성막한 실리콘 산화막의 웨이퍼 면내 막두께 균일성을 나타내고 있다. 한편, 웨이퍼 면내 막두께 균일성은, 웨이퍼 면내에 있어서의 막두께 분포의 편차의 정도를 나타내고 있고, 그 값이 작을수록 웨이퍼 면내에 있어서의 막두께 균일성이 양호한 것을 나타내고 있다.
도 11에서, 본 실시 형태의 시퀀스에 의해 형성된 실리콘 산화막의 웨이퍼 면내 막두께 균일성은, 성막 온도가 700℃를 넘으면, 일반적인 CVD법에 의해 형성된 실리콘 산화막의 웨이퍼 면내 막두께 균일성보다 악화되고, 700℃ 이하이면, 일반적인 CVD법에 의해 형성된 실리콘 산화막의 웨이퍼 면내 막두께 균일성보다 양호하게 되는 것을 알 수 있다. 또한, 본 실시 형태의 시퀀스에 의해 형성된 실리콘 산화막의 웨이퍼 면내 막두께 균일성은, 성막 온도가 650℃ 이하이면, 일반적인 CVD법에 의해 형성된 실리콘 산화막의 웨이퍼 면내 막두께 균일성의 1/2 정도가 되고, 성막 온도가 630℃ 이하이면, 일반적인 CVD법에 의해 형성된 실리콘 산화막의 웨이퍼 면내 막두께 균일성의 1/3 정도가 되어, 극히 양호하게 되는 것을 알 수 있다. 특히, 성막 온도가 650℃ 이하, 특히 630℃ 이하가 되면, 급격하게 웨이퍼 면내 막두께 균일성이 양호한 것이 되고, 나아가 안정화되는 것을 알 수 있다.
이러한 것으로부터, 본 실시 형태의 시퀀스에 있어서의 성막 온도(웨이퍼 온도)는, 형성되는 실리콘 산화막의 웨이퍼 면내 막두께 균일성의 관점에서 말하면, 700℃ 이하가 바람직하고, 더 나은 균일성 확보를 위해서는 650℃ 이하, 나아가서는 630℃ 이하가 보다 바람직하다.
<제5 실시예>
다음으로 제5 실시예에 대해 설명한다.
본 실시 형태의 시퀀스에 있어서의 스텝 3의 산화 처리(이하, O2＋H2첨가 산화 처리)와, 본 실시 형태의 시퀀스에 있어서의 스텝 3의 산화 처리를 플라즈마를 병용하여 수행한 경우(이하, O2＋H2첨가 플라즈마 산화 처리)와, O2플라즈마 산화 처리와 O3산화 처리와, O2산화 처리와의 산화력을 비교했다. 한편, O2＋H2첨가 플라즈마 산화 처리란, O2에 H2를 첨가한 것을 플라즈마로 활성화하여 산화 처리하는 케이스를 가리킨다. 산화력은, 실리콘에 대한 산화량, 즉, 실리콘에 대한 산화 처리에 의해 형성되는 실리콘 산화막의 막두께로 판정했다. 산화 처리 온도(웨이퍼의 온도)는 30~600℃의 사이에서 변화시켰다. 그 이외의 산화 처리 조건은, 상술한 실시 형태에 기재된 스텝 3의 산화 처리 조건 범위 내로 했다.
그 결과를 도 12에 나타낸다. 도 12는, 실리콘 산화막의 막두께와 산화 처리 온도(웨이퍼의 온도)와의 관계를 나타내는 그래프도이다. 도 12의 횡축은 산화 처리 온도(℃)를 나타내고 있고, 종축은 실리콘 산화막의 막두께(Å)를 나타내고 있다. 도 12의 검은 원(●)은, O2＋H2첨가 산화 처리에 의한 산화량을 나타내고 있고, 검은 삼각(▲)은, O2＋H2첨가 플라즈마 산화 처리에 의한 산화량을 나타내고 있다. 또한, 검은 마름모(◆), 검은 사각(■), 흰 원(○)은, 각각 O2플라즈마 산화 처리, O3산화 처리, O2산화 처리에 의한 산화량을 나타내고 있다.
도 12로부터, 300℃ 이하의 온도에서는, O2＋H2첨가 산화 처리에 의한 산화량은, O2플라즈마 산화 처리나 O3산화 처리에 의한 산화량보다 작고, O2 단독으로 수행하는 O2산화 처리에 의한 산화량과 동등하다는 것을 알 수 있다. 그러나, 300℃ 를 넘는 온도, 특히 350℃ 이상의 온도에서는, O2＋H2첨가 산화 처리에 의한 산화량은, O2 단독으로 수행하는 O2산화 처리에 의한 산화량을 웃돌게 된다. 또한, 400℃ 이상의 온도에서는, O2＋H2첨가 산화 처리에 의한 산화량은, O3산화 처리에 의한 산화량을 웃돌게 된다. 나아가, 450℃ 이상의 온도에서는, O2＋H2첨가 산화 처리에 의한 산화량은, O3산화 처리에 의한 산화량 및 O2플라즈마 산화 처리에 의한 산화량을 웃돌게 되는 것을 알 수 있다.
이러한 것으로부터, 본 실시 형태의 시퀀스에 있어서의 성막 온도(웨이퍼 온도)는, O2＋H2첨가 산화 처리에 있어서의 산화력의 관점에서 말하면, 300℃ 이상, 특히 350℃ 이상이 바람직하고, 더 나은 산화력 향상을 위해서는 400℃ 이상, 나아가서는 450℃ 이상이 보다 바람직하다. 한편, 이 산화 처리에 의하면, 450℃ 이상이면, O3산화 처리에 의한 산화력 및 O2플라즈마 산화 처리에 의한 산화력을 웃돌게 되는 산화력을 얻을 수 있다. 또한, 이 산화 처리에 의하면, 650℃, 700℃에 있어서도, O3산화 처리에 의한 산화력 및 O2플라즈마 산화 처리에 의한 산화력을 웃돌게 되는 산화력을 얻을 수 있음을 확인했다.
300℃를 넘는 온도에서는, O2와 H2가 반응함으로써 형성되는 수분(H2O)이나, 그 때에 생성되는 고(高)에너지를 갖는 산소 및 실리콘 산화막중에 있어서 확산 속도가 빠른 수소이온(H＋)의 실리콘 산화막중에 있어서의 확산에 의한 산소 이온(O2 －)의 확산 촉진에 의해, 강한 산화력을 갖는 것이라고 생각된다. 한편, 산소 분자(O－O)의 결합 에너지나 수소 분자(H－H)의 결합 에너지보다, 물(H－O－H)의 결합 에너지 쪽이 크다. 이것은, 산소 원자끼리 결합하여 산소 분자가 된 상태보다, 산소 원자와 수소 원자가 결합하여 물이 된 상태의 쪽이 안정 상태에 있다고 말할 수 있다. 또한, 노내(爐內) 압력 특성에 의하면, O2와 H2가 반응하여 물이 생기고 있음은 명백하다. 이러한 점으로부터, O2에의 H2의 첨가에 의해 산화력이 향상하는 것이라고 생각된다.
한편, 300℃ 이상의 온도에서는, O2＋H2첨가 플라즈마 산화 처리에 의한 산화량은, O2＋H2첨가 산화 처리에 의한 산화량, O3산화 처리에 의한 산화량 및 O2플라즈마 산화 처리에 의한 산화량을 웃돌게 되고, 이들 중에서 가장 크다. 따라서, 본 실시 형태의 시퀀스에 있어서의 스텝 3의 산화 처리는, 플라즈마를 병용하여 수행하는 경우에서도 유효하다고 말할 수 있다. 또한, 650℃, 700℃에 있어서도, O2＋H2첨가 플라즈마 산화 처리에 의한 산화력은, O2＋H2첨가 산화 처리에 의한 산화력, O3산화 처리에 의한 산화력 및 O2플라즈마 산화 처리에 의한 산화력을 웃돌게 되는 것을 확인했다. 한편, O2에 H2를 첨가한 것을 플라즈마로 활성화하여 산화 처리하는 경우뿐 아니라, O2플라즈마에 H2를 첨가하여 산화 처리하도록 해도 좋고, O2에 H2플라즈마를 첨가하여 산화 처리하도록 해도 좋다.
즉, O2 및 H2 중 어느 한쪽 또는 양쪽 모두를 플라즈마로 활성화하여 산화 처리하도록 해도 좋다. 이러한 경우에서도, O2＋H2첨가 플라즈마 산화 처리와 동일한 효과를 얻을 수 있다.
<제6 실시예>
다음으로 제6 실시예에 대해 설명한다.
본 실시 형태의 시퀀스에 있어서의 스텝 3의 산화 처리를 N2O로 수행한 경우(이하, N2O 산화 처리), N2O에 H2를 첨가하여 수행한 경우(이하, N2O＋H2산화 처리), NO에 H2를 첨가하여 수행한 경우(이하, NO＋H2산화 처리)의 산화력을 비교했다. 산화력의 비교는 제5 실시예와 동일한 방법으로 수행했다. 산화 처리 온도는 600℃로 하고, 그 이외의 산화 처리 조건은, 상술한 실시 형태에 기재한 스텝 3의 산화 처리 조건 범위 내의 조건으로 했다.
그 결과를 도 13에 나타낸다. 도 13은, 실리콘 산화막의 막두께와 산화 처리 온도(웨이퍼의 온도)와의 관계를 나타내는 그래프도이다. 도 13의 횡축은 산화 처리 온도(℃)를 나타내고 있고, 종축은 실리콘 산화막의 막두께(Å)를 나타내고 있다. 도 13의 흰 사각(□)은, N2O 산화 처리에 의한 산화량을 나타내고 있고, 흰 마름모(◇)는, N2O＋H2산화 처리에 의한 산화량을 나타내고 있으며, 흰 삼각(△)은, NO＋H2산화 처리에 의한 산화량을 나타내고 있다. 또한, 도 13에는, 비교를 위해, 도 12의 실험 결과도 병기하고 있다. 즉, 검은 원(●), 검은 삼각(▲), 검은 마름 모(◆), 검은 사각(■), 흰 원(○)은, 각각, O2＋H2첨가 산화 처리, O2＋H2첨가 플라즈마 산화 처리, O2플라즈마 산화 처리, O3산화 처리, O2산화 처리에 의한 산화량을 나타내고 있다.
도 13으로부터, N2O나 NO에 H2를 첨가하더라도 산화력은 향상하지 않고, O2 단독으로 수행하는 O2산화 처리나 N2O 단독으로 수행하는 N2O 산화 처리에 의한 산화력과 동등하다는 것을 알 수 있다. 또한, 산화 처리 온도가 300℃, 450℃, 650℃, 700℃에 있어서도, 동일한 경향을 나타내는 것을 확인하고 있다.
이러한 것으로부터, 이러한 온도대에서는, 산소 함유 가스로서, N2O나 NO를 이용하더라도 산화력 향상의 효과는 없고, 산화력 향상 효과를 얻기 위해서는, O2 등의 질소 비(非)함유의 산소 함유 가스(질소를 포함하지 않고 산소를 포함하는 가스)를 이용할 필요가 있다. 질소 비함유의 산소 함유 가스로서는, O2 외에 O3 등의 산소 원자 단독으로 구성되는 물질을 들 수 있다. 한편, 제5 실시예에서 설명한 바와 같이, 산소 함유 가스로서는, O2를 플라즈마로 활성화한 가스를 이용해도 좋다.
<제7 실시예>
다음으로 제7 실시예에 대해 설명한다.
본 실시 형태의 시퀀스에 의해 실리콘 산화막을 형성하여, 막중 불순물의 농도를 측정했다. 한편, 퍼지 가스로서 N2가스를 이용한 경우와, Ar가스를 이용한 경 우의 막중 불순물의 농도, 특히 N농도를 비교했다. 본 실시 형태의 시퀀스의 각 스텝에 있어서의 성막 온도는 600℃로 일정하게 하고, 그 이외의 성막 조건(각 스텝에서의 처리 조건)은, 상술한 일 실시 형태에 기재한 조건 범위 내로 했다. 또한 막중 불순물의 측정은 SIMS를 이용하여 수행했다.
그 결과를 도 14에 나타낸다. 도 14(a)는, 퍼지 가스로서 N2가스를 이용한 경우의 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내고 있다. 도 14(b)는, 퍼지 가스로서 Ar가스를 이용한 경우의 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내고 있다. 모든 도면은, 횡축은 SiO2막 표면으로부터의 깊이(nm)를 나타내고 있고, 종축은, H, C, N, Cl의 농도(atoms/cm3)를 나타내고 있다.
도 14(a), 도 14(b)에 나타내는 바와 같이, 퍼지 가스로서 Ar가스를 사용함으로써, 퍼지 가스로서 N2가스를 사용하는 경우보다, 실리콘 산화막중의 N농도를 저감할 수 있음을 알 수 있다. 한편, 처리 조건에 따라서는, N농도가 백그라운드 레벨(검출되지 않음)이 되는 것도 확인하고 있다.
본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막은, 상술한 바와 같이 불순물이 적고, 일반적인 CVD법에 의해 형성한 실리콘 산화막(HTO막) 등과 비교해도 양질(良質)이며, 그들의 특성을 살려, 반도체 제조 공정의 IPD나 SWS 등의 공정에 적응할 수 있는 것이라고 생각된다.
또한, 일반적으로 3DMAS, BTBAS 등의 아민(amine)계 원료를 이용하여 실리콘 산화막을 형성하는 경우, 형성된 실리콘 산화막에는 C나 N 등의 막중 불순물이 많아진다. 이 경우에, 웨이퍼에 대해서 아민계 원료 가스를 공급함으로써, 웨이퍼 상에 Si함유층을 형성하고, 이 Si함유층에 대해서 질소 함유 가스를 플라즈마나 열로 활성화하여 공급함으로써, 이 Si함유층을 질화하여 일단 SiN층으로 개질하고, 이 SiN층에 대해서 산소 함유 가스를 플라즈마 등으로 활성화하여 공급함으로써, 이 SiN층을 SiO층으로 개질하고, 이를 반복함으로써 SiO막을 형성하는 방법도 있는데, 그 경우에도, SiO막중에는 N 등의 불순물이 남기 쉽다. 본 실시 형태의 시퀀스에 의하면, 아민계 원료를 이용하는 경우에서도, 막중 불순물 N, C가 적은 SiO막을 형성할 수 있다. 또한, 상술한 바와 같이, 막중 불순물 Cl도 일반적인 CVD법에 의해 형성한 SiO막(HTO막)보다 3자리수 정도나 낮은 SiO막을 형성할 수 있다. 또한, 웨이퍼에 대해서 원료 가스를 공급함으로써, 웨이퍼 상에 Si함유층을 형성하고, 이 Si함유층에 대해서 질소 함유 가스를 플라즈마나 열로 활성화하여 공급함으로써, 이 Si함유층을 질화하여 일단 SiN층으로 개질하고, 이 SiN층에 대해서 산소 함유 가스를 플라즈마 등으로 활성화하여 공급함으로써, 이 SiN층을 산화하여 SiO층으로 개질하고, 이를 반복함으로써 SiO막을 형성하는 방법을 이용하는 경우에 있어서, SiN층을 산화하여 SiO층으로 개질할 때에, 본 실시 형태의 시퀀스의 스텝 3의 산화 처리를 수행하도록 해도 좋다. 이와 같이 하더라도, 막중 불순물 N, C이 적은 SiO막을 형성할 수 있다.
또한, 게이트의 가공에서는, 예를 들면, 게이트의 측벽 에칭 후에, 플라즈마 산화나 고온에서의 감압 산화에 의해 수복(修復) 산화·선택 산화를 수행하고, 그 후에, 사이드 월 스페이서로서의 SiO막을 ALD법이나 CVD법 등에 의해 퇴적시키는 것이 수행되는데, 본 실시 형태의 시퀀스를 이용하여, 스텝 3에서의 산화 처리 조건 중의 수소의 공급량, 시간을 최적화함으로써, In－Situ에서 연속적으로 수복 산화와 사이드 월 스페이서로서의 SiO막의 퇴적이 가능함을 확인했다.
또한, 배리어(barrier)막인 SiN막을 산화시키지 않고 SiO막을 퇴적시키는 것이 요구되는데, 그 경우에는, 본 실시 형태의 시퀀스를 이용하여, 스텝 3에서의 수소 공급 조건이나 산화 처리 시간을 최적화하고, 스텝 1에서 공급한 Si소스만을 산화하는 조건으로서 SiO막을 퇴적시키면 좋다. 또한, 이 경우에 레이트가 필요한 경우는, 하지 SiN막에 영향이 미치지 않을 정도의 소프트한 조건에서 SiO막을 퇴적시키고 나서, 레이트가 빠른 조건, 즉 산화력이 강한 조건에서 SiO막을 성막하는 것도 좋다. 즉, 본 실시 형태의 시퀀스를 이용하여, 레이트가 늦은 소프트한 조건에서 하지 SiN막 상에 제1 SiO막을 형성하는 제1 공정(초기 성막 공정)과, 레이트가 빠른 조건에서 제2 SiO막을 형성하는 제2 공정(본 성막 공정)과의 2 단계에서 SiO막을 형성하도록 해도 좋다.
또한, STI의 라이너(liner) 및 매립(埋)의 형성에서도, 마찬가지로 확산계의 산화와 CVD계의 SiO 성막이 따로따로 이루어지고 있는데, 본 실시 형태의 시퀀스를 이용하여, 각 스텝에서의 성막 온도를 포함하는 조건을 In－Situ로 변경함으로써, 이들을 연속적으로 수행하는 것도 가능하다.
또한, 본 실시 형태의 시퀀스에 의해 SiO막을 형성한 후에, 이 SiO막에 대해 고온 산화, 아닐을 더욱 수행하고, SiO막의 막질을 개질하는 공정을 마련하여, 더 욱 양질의 SiO막을 형성하도록 해도 좋다.
또한, 본 실시 형태의 시퀀스에서는, 스텝 1에서, Si함유층을 형성하고, 최종적으로 SiO막을 형성하는 예에 대해 설명했는데, Si함유층(반도체 원소를 포함하는 층) 대신에 Ti, Al, Hf 등의 금속 원소를 포함하는 층을 형성하고, 최종적으로 금속 산화막을 형성하도록 해도 좋다. 예를 들면, TiO막을 형성하는 경우에는, 스텝 1에서 웨이퍼 상에 Ti함유층(Ti원료의 흡착층 또는 Ti층)을 형성하고, 스텝 3에서 Ti함유층을 TiO층으로 개질하는 것도 생각할 수 있다. 또한 예를 들면, AlO막을 형성하는 경우에는, 스텝 1에서 웨이퍼 상에 Al함유층(Al원료의 흡착층 또는 Al층)을 형성하고, 스텝 3에서 Al함유층을 AlO층으로 개질하는 것도 생각할 수 있다. 또한 예를 들면, HfO막을 형성하는 경우에는, 스텝 1에서 웨이퍼 상에 Hf함유층(Hf원료의 흡착층 또는 Hf층)을 형성하고, 스텝 3에서 Hf함유층을 HfO층으로 개질하는 것도 생각할 수 있다. 이와 같이, 본 실시 형태의 시퀀스는, 메탈 산화물을 형성하는 공정에도 적용할 수 있다. 즉, 본 실시 형태의 시퀀스는, 소정 원소가 반도체 원소인 경우뿐 아니라 금속 원소인 경우에도 적용할 수 있다.
다만, 스텝 3에서의 산화 처리를 수행하기 위해서는, 즉, 가열된 감압 분위기 하에 있어서 산소 함유 가스와 수소 함유 가스를 반응시켜 원자 형상 산소 등의 O를 포함하는 산화종을 생성하고, 이 산화종을 이용하여, 산화 처리를 수행하기 위해서는, 적어도 처리실 내의 온도(웨이퍼의 온도)를 350℃ 이상의 온도로 할 필요가 있다. 350℃ 미만의 온도에서는, 충분한 산화 처리를 수행할 수 없게 된다.
상기 실시 형태에서는, O2가스, H2가스, HCD 가스를, 각각 다른 노즐로부터 처리실(201) 내에 공급하는 예에 대해 설명했는데, 도 15에 나타내는 바와 같이, O2가스와 H2가스를 동일한 노즐로부터 처리실(201) 내에 공급하도록 해도 좋다.
도 15(a)는, 본 발명의 다른 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내고 있다. 또한, 도 15(b)는, 도 15(a)에 나타내는 처리로의 A－A＇단면도이다.
본 실시 형태의 기판 처리 장치가 도 1, 2의 기판 처리 장치와 다른 것은, 본 실시 형태에서는, 도 1, 2의 제1 노즐(233a)과 제2 노즐(233b)을 공용의 노즐(233a)로 하고 있고, 제2 가스 공급관(232b)을 제1 가스 공급관(232a)에 접속하고 있는 점이다. 기타의 점은 도 1, 2와 동일하다 한편, 도 15(a), 도 15(b)에 있어서, 도 1, 2에서 설명한 요소와 실질적으로 동일한 요소에는 동일한 부호를 붙이고, 그 설명을 생략한다.
본 실시 형태에서는, O2가스와 H2가스를, 제1 가스 공급관(232a) 및 노즐(233a) 내에서 혼합시키고 나서 처리실(201) 내에 공급하게 된다. 이 경우, 노즐(233a) 내는 처리실(201) 내와 동일한 온도로 가열되고 있다. 그 때문에, O2가스와 H2가스는, 가열된 대기압 미만의 압력 분위기 하에 있는 노즐(233a) 내에서 반응하고, 이 노즐(233a) 내에서 산소를 포함하는 산화종이 생성되게 된다. 또한, 노즐(233a) 내는, 처리실(201) 내보다 압력이 높게 되어 있다. 그 때문에, 노 즐(233a) 내에서의 O2가스와 H2가스와의 반응은 촉진되고, O2가스와 H2가스와의 반응에 의해 발생하는 산화종을 보다 많이 생성하는 것이 가능하게 되고, 산화력을 보다 향상시킬 수 있게 된다. 또한, O2가스와 H2가스를 처리실(201) 내에 공급하기 전에 노즐(233a) 내에서 균등하게 혼합시킬 수 있는 점으로부터, O2가스와 H2가스를 노즐(233a) 내에서 균등하게 반응시킬 수 있고, 산화종의 농도를 균일화할 수 있어, 웨이퍼(200)간에 있어서의 산화력의 균일화를 꾀하는 일도 가능하게 된다.
이러한 것으로부터, 보다 높은 산화력 향상 효과 및 산화력 균일화 효과를 얻기 위해서는, O2가스와 H2가스를 같은 노즐로부터 처리실(201) 내에 공급하는 것이 바람직하다.
이하, 본 발명의 바람직한 형태를 부기한다.
본 발명의 한 형태에 의하면, 기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 상기 소정 원소 함유층을 산화층으로 개질하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 산화막을 형성하는 공정을 갖고, 상기 산소 함유 가스가 산소 가스 또는 오존 가스이고, 상기 수소 함유 가스가 수소 가스 또는 중수소 가스이며, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 450 ℃ 이상 700℃ 이하로 한다.
또한 바람직하게는, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 450℃ 이상 650℃ 이하로 한다.
또한 바람직하게는, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 일정한 온도로 유지한다.
또한 바람직하게는, 상기 소정 원소 함유층을 산화층으로 개질하는 공정에서는, 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를, 동일한 노즐을 개재하여 공급한다.
또한 바람직하게는, 상기 소정 원소 함유층을 산화층으로 개질하는 공정에서는, 대기압 미만의 압력 분위기 하에 있는 상기 처리 용기 내에서 산소 함유 가스와 수소 함유 가스를 반응시켜 산소를 포함하는 산화종을 생성하고, 이 산화종에 의해 상기 소정 원소 함유층을 산화하여 산화층으로 개질한다.
또한 바람직하게는, 상기 소정 원소가 반도체 원소 또는 금속 원소이다.
또한 바람직하게는, 상기 소정 원소 함유층을 형성하는 공정과, 상기 소정 원소 함유층을 산화층으로 개질하는 공정을 교대로 반복하는 동안에, 상기 처리 용기 내를 질소 비(非)함유의 불활성 가스를 이용하여 가스 퍼지하는 공정을 갖는다.
또한 바람직하게는, 상기 질소 비함유의 불활성 가스가 희가스이다.
또한 바람직하게는, 상기 소정 원소 함유층을 형성하는 공정에서는, 상기 처리 용기 내에 상기 원료 가스와 함께 상기 수소 함유 가스를 공급한다.
또한 바람직하게는, 상기 산화막을 형성하는 공정에서는, 상기 처리 용기 내 에 상기 수소 함유 가스를 상시 공급한다.
또한 바람직하게는, 상기 산소 함유 가스가 산소 가스이며, 상기 수소 함유 가스가 수소 가스이다.
본 발명의 다른 형태에 의하면, 기판을 수용한 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 상기 실리콘 함유층을 실리콘 산화층으로 개질하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 실리콘 산화막을 형성하는 공정을 갖고, 상기 산소 함유 가스가 산소 가스 또는 오존 가스이고, 상기 수소 함유 가스가 수소 가스 또는 중수소 가스이며, 상기 실리콘 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 의하면, 표면에 실리콘 원자를 포함하는 막과 금속 원자를 포함하는 막이 노출하고 있는 기판을 수용한 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를, 상기 산소 함유 가스의 공급 유량보다 상기 수소 함유 가스의 공급 유량 쪽이 크게 되도록 하여 공급함으로써, 상기 실리콘 함유층을 실리콘 산화층으로 개질하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 실리콘 산화막을 형성하는 공정을 갖고, 상기 산소 함유 가스가 산소 가스 또는 오존 가스 이며, 상기 수소 함유 가스가 수소 가스 또는 중수소 가스이며, 상기 실리콘 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 금속 원자를 포함하는 막이 텅스텐막이다.
본 발명의 또 다른 형태에 의하면, 기판을 수용하는 처리 용기와, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 산소 함유 가스로서 산소 가스 또는 오존 가스를 공급하는 산소 함유 가스 공급계와, 상기 처리 용기 내에 수소 함유 가스로서 수소 가스 또는 중수소 가스를 공급하는 수소 함유 가스 공급계와, 상기 처리 용기 내의 압력을 조정하는 압력 조정부와, 기판을 수용한 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하고, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를 공급함으로써, 상기 소정 원소 함유층을 산화층으로 개질하고, 이를 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 산화막을 형성함과 함께, 상기 산화막을 형성할 때의 상기 기판의 온도를 400℃ 이상 700℃ 이하가 되도록 상기 원료 가스 공급계, 상기 산소 함유 가스 공급계, 상기 수소 함유 가스 공급계, 상기 압력 조정부 및 상기 히터를 제어하는 컨트롤러를 갖는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 의하면, 기판을 수용하는 처리 용기와, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 산소 함유 가스로서 산소 가스 또는 오존 가스를 공급하는 산소 함유 가스 공급계와, 상기 처리 용기 내에 수소 함유 가스로서 수소 가스 또는 중수소 가스를 공급하는 수소 함유 가스 공급계와, 상기 처리 용기 내의 압력을 조정하는 압력 조정부와, 기판을 수용한 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하고, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를 공급함으로써, 상기 실리콘 함유층을 실리콘 산화층으로 개질하고, 이를 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 실리콘 산화막을 형성함과 함께, 상기 실리콘 산화막을 형성할 때의 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하도록 상기 원료 가스 공급계, 상기 산소 함유 가스 공급계, 상기 수소 함유 가스 공급계, 상기 압력 조정부 및 상기 히터를 제어하는 컨트롤러를 갖는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 의하면, 기판을 수용하는 처리 용기와, 상기 처리 용기 내를 가열하는 히터와, 상기 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급하는 원료 가스 공급계와, 상기 처리 용기 내에 산소 함유 가스로서 산소 가스 또는 오존 가스를 공급하는 산소 함유 가스 공급계와, 상기 처리 용기 내에 수소 함유 가스로서 수소 가스 또는 중수소 가스를 공급하는 수소 함유 가스 공급계와, 상기 처리 용기 내의 압력을 조정하는 압력 조정부와, 표면에 실리콘 원자를 포함하는 막과 금속 원자를 포함하는 막이 노출하고 있는 기판을 수용한 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하 고, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를, 상기 산소 함유 가스의 공급 유량보다 상기 수소 함유 가스의 공급 유량 쪽이 크게 되도록 하여 공급함으로써, 상기 실리콘 함유층을 실리콘 산화층으로 개질하고, 이를 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 실리콘 산화막을 형성함과 함께, 상기 실리콘 산화막을 형성할 때의 상기 기판의 온도를 400℃ 이상 700℃ 이하가 되도록 상기 원료 가스 공급계, 상기 산소 함유 가스 공급계, 상기 수소 함유 가스 공급계, 상기 압력 조정부 및 상기 히터를 제어하는 컨트롤러를 갖는 기판 처리 장치가 제공된다.
도 1은 본 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면으로 나타내는 도면.
도 2는 본 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A－A＇선(線)단면도로 나타내는 도면.
도 3은 본 실시 형태에 있어서의 성막 플로우도를 나타내는 도면.
도 4는 본 실시 형태의 성막 시퀀스에 있어서의 가스 공급의 타이밍을 나타내는 도이며, (a)는 H2 가스를 간헐적(間歇的)으로 공급하는 예를 나타내고, (b)는 H2가스를 연속적으로 공급하는 예를 나타내는 도면.
도 5는 종래 기술의 시퀀스에 의해 성막한 실리콘 산화막과 본 실시 형태의 시퀀스에 의해 성막한 실리콘 산화막의 성막 속도 비율을 나타내는 도면.
도 6은 종래 기술의 시퀀스에 의해 성막한 실리콘 산화막과 본 실시 형태의 시퀀스에 의해 성막한 실리콘 산화막의 막두께 분포 균일성 비율을 나타내는 도면.
도 7은 종래 기술의 시퀀스에 있어서의 SiO2 퇴적 모델을 나타내는 개략도.
도 8은 본 실시 형태의 시퀀스에 있어서의 SiO2 퇴적 모델을 나타내는 개략도.
도 9의 (a)는, 일반적인 CVD법에 의해 형성한 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내는 그래프도이며, (b)는 본 실시 형태의 시퀀스에 의해 형성한 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농 도를 나타내는 그래프도.
도 10의 (a)는, 본 실시 형태의 시퀀스에 의해 실리콘 산화막을 형성하기 전의 웨이퍼의 상태를 나타내는 SEM 화상이며, (b)는, 본 실시 형태의 시퀀스에 의해 실리콘 산화막을 형성한 후의 웨이퍼의 상태를 나타내는 SEM 화상.
도 11은 웨이퍼 면내 막두께 균일성과 웨이퍼의 온도와의 관계를 나타내는 그래프도.
도 12는 실리콘 산화막의 막두께와 웨이퍼의 온도와의 관계를 나타내는 그래프도.
도 13은 실리콘 산화막의 막두께와 웨이퍼의 온도와의 관계를 나타내는 그래프도.
도 14의 (a)는, 퍼지(purge) 가스로서 N2 가스를 이용한 경우의 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내는 그래프도이며, (b)는, 퍼지 가스로서 Ar가스를 이용한 경우의 실리콘 산화막의 막중에 포함되는 불순물(H, C, N, Cl)의 농도를 나타내는 그래프도.
도 15의 (a)는, 본 발명의 다른 실시 형태에서 적합하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, (b)는, 도 15(a)에 나타내는 처리로의 A－A＇단면도.
<도면 주요 부호의 설명>
121 : 컨트롤러 200 : 웨이퍼
201 : 처리실 202 : 처리로
203 : 반응관 207 : 히터
231 : 가스 배기관 232a : 제1 가스 공급관
232b : 제2 가스 공급관 232c : 제3 가스 공급관

Claims (15)

  1. 기판을 수용한 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 상기 소정 원소 함유층을 산화층으로 개질하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 산화막을 형성하는 공정을 갖고,
    상기 산소 함유 가스가 산소 가스 또는 오존 가스이고,
    상기 수소 함유 가스가 수소 가스 또는 중수소 가스이며,
    상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 450℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 산화층을 형성하는 공정에서는, 상기 기판의 온도를 450℃ 이상 650℃ 이하로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 산화막을 형성하는 공정에서는, 상기 기판의 온도를 일정한 온도로 보지(保持)하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 소정 원소 함유층을 산화층으로 개질하는 공정에서는, 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를, 동일 노즐을 개재하여 공급하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 소정 원소 함유층을 산화층으로 개질하는 공정에서는, 대기압 미만의 압력 분위기 하에 있는 상기 처리 용기 내에서 산소 함유 가스와 수소 함유 가스를 반응시켜 산소를 포함하는 산화종을 생성하고, 이 산화종에 의해 상기 소정 원소 함유층을 산화하여 산화층으로 개질하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 소정 원소가 반도체 원소 또는 금속 원소인 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 소정 원소 함유층을 형성하는 공정과, 상기 소정 원소 함유층을 산화층으로 개질하는 공정을 교대로 반복하는 동안에, 상기 처리 용기 내를 질소 비(非)함유의 불활성 가스를 이용하여 가스 퍼지하는 공정을 갖는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 질소 비(非)함유의 불활성 가스가 희(希)가스인 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 소정 원소 함유층을 형성하는 공정에서는, 상기 처리 용기 내에 상기 원료 가스와 함께 상기 수소 함유 가스를 공급하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 산화막을 형성하는 공정에서는, 상기 처리 용기 내에 상기 수소 함유 가스를 상시 공급하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 산소 함유 가스가 산소 가스이며, 상기 수소 함유 가스가 수소 가스인 반도체 장치의 제조 방법.
  13. 기판을 수용한 처리 용기 내에 실리콘을 포함하는 원료 가스를 공급함으로써, 상기 기판 상에 실리콘 함유층을 형성하는 공정과, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급함으로써, 상기 실리콘 함유층을 실리콘 산화층으로 개질하는 공정을 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 실리콘 산화막을 형성하는 공정
    을 갖고,
    상기 산소 함유 가스가 산소 가스 또는 오존 가스이고,
    상기 수소 함유 가스가 수소 가스 또는 중수소 가스이며,
    상기 실리콘 산화막을 형성하는 공정에서는, 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하는 반도체 장치의 제조 방법.
  14. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내를 가열하는 히터와,
    상기 처리 용기 내에 소정 원소를 포함하는 원료 가스를 공급하는 원료 가스 공급계와,
    상기 처리 용기 내에 산소 함유 가스로서 산소 가스 또는 오존 가스를 공급하는 산소 함유 가스 공급계와,
    상기 처리 용기 내에 수소 함유 가스로서 수소 가스 또는 중수소 가스를 공급하는 수소 함유 가스 공급계와,
    상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
    기판을 수용한 상기 처리 용기 내에 상기 원료 가스를 공급함으로써, 상기 기판 상에 소정 원소 함유층을 형성하고, 대기압 미만의 압력으로 설정한 상기 처리 용기 내에 상기 산소 함유 가스와 상기 수소 함유 가스를 공급함으로써, 상기 소정 원소 함유층을 산화층으로 개질하고, 이를 교대로 반복함으로써, 상기 기판 상에 소정 막두께의 산화막을 형성함과 함께, 상기 산화막을 형성할 때의 상기 기판의 온도를 400℃ 이상 700℃ 이하로 하도록 상기 원료 가스 공급계, 상기 산소 함유 가스 공급계, 상기 수소 가스 공급계, 상기 압력 조정부 및 상기 히터를 제어하는 컨트롤러
    를 갖는 기판 처리 장치.
  15. 제14항에 있어서, 상기 산소 함유 가스 공급계로부터 공급하는 상기 산소 함유 가스와, 상기 수소 함유 가스 공급계로부터 공급하는 상기 수소 함유 가스를, 상기 처리 용기 내에 공급하는 공용의 노즐을 더 갖는 기판 처리 장치.
KR1020090103534A 2008-10-29 2009-10-29 반도체 장치의 제조 방법 및 기판 처리 장치 KR101215835B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008278089 2008-10-29
JPJP-P-2008-278089 2008-10-29
JPJP-P-2009-178309 2009-07-30
JP2009178309A JP5665289B2 (ja) 2008-10-29 2009-07-30 半導体装置の製造方法、基板処理方法および基板処理装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020110091119A Division KR101233141B1 (ko) 2008-10-29 2011-09-08 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020120058991A Division KR101233135B1 (ko) 2008-10-29 2012-06-01 반도체 장치의 제조 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20100047821A true KR20100047821A (ko) 2010-05-10
KR101215835B1 KR101215835B1 (ko) 2013-01-18

Family

ID=42117921

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020090103534A KR101215835B1 (ko) 2008-10-29 2009-10-29 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020110091119A KR101233141B1 (ko) 2008-10-29 2011-09-08 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020120058991A KR101233135B1 (ko) 2008-10-29 2012-06-01 반도체 장치의 제조 방법 및 기판 처리 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020110091119A KR101233141B1 (ko) 2008-10-29 2011-09-08 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020120058991A KR101233135B1 (ko) 2008-10-29 2012-06-01 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (4) US8367557B2 (ko)
JP (1) JP5665289B2 (ko)
KR (3) KR101215835B1 (ko)
TW (2) TWI543259B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276953B1 (ko) * 2010-09-10 2013-06-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101300604B1 (ko) * 2010-06-28 2013-08-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101538581B1 (ko) * 2013-05-24 2015-07-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101540534B1 (ko) * 2013-02-07 2015-07-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20200141935A (ko) * 2019-06-11 2020-12-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083651A1 (ja) * 2006-01-17 2007-07-26 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2011111498A1 (ja) * 2010-03-08 2011-09-15 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5705495B2 (ja) * 2010-10-07 2015-04-22 株式会社日立ハイテクノロジーズ プラズマの処理方法及びプラズマ処理装置
JP5562434B2 (ja) 2010-11-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5847566B2 (ja) 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5602711B2 (ja) * 2011-05-18 2014-10-08 東京エレクトロン株式会社 成膜方法及び成膜装置
KR101509453B1 (ko) * 2011-06-03 2015-04-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101505354B1 (ko) * 2011-09-13 2015-03-23 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 산화막 성막 방법 및 산화막 성막 장치
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6049395B2 (ja) * 2011-12-09 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6039996B2 (ja) 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5921181B2 (ja) * 2011-12-19 2016-05-24 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5959907B2 (ja) 2012-04-12 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5922542B2 (ja) * 2012-09-19 2016-05-24 東京エレクトロン株式会社 積層膜の形成方法およびその形成装置
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
JP2014185363A (ja) * 2013-03-22 2014-10-02 Hitachi Kokusai Electric Inc 基板処理装置、処理容器および半導体装置の製造方法
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6128969B2 (ja) * 2013-06-03 2017-05-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP2015056632A (ja) * 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6349234B2 (ja) * 2014-02-19 2018-06-27 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
JP5855691B2 (ja) 2014-02-25 2016-02-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP2016058676A (ja) * 2014-09-12 2016-04-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR101627102B1 (ko) * 2014-10-14 2016-06-03 주식회사 테스 유기금속화학기상증착장치
US20180204729A1 (en) * 2015-08-17 2018-07-19 Ulvac, Inc. Substrate processing method and substrate processing device
JP6545093B2 (ja) 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102458309B1 (ko) 2015-12-28 2022-10-24 삼성전자주식회사 SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN109314054A (zh) * 2016-07-21 2019-02-05 株式会社国际电气 等离子体生成装置、衬底处理装置及半导体器件的制造方法
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN117810127A (zh) 2017-02-23 2024-04-02 株式会社国际电气 基板处理装置、半导体装置的制造方法、基板处理方法、容器及存储介质
JP6777614B2 (ja) 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10319586B1 (en) * 2018-01-02 2019-06-11 Micron Technology, Inc. Methods comprising an atomic layer deposition sequence
CN111602230A (zh) * 2018-01-09 2020-08-28 株式会社斯库林集团 衬底处理方法及衬底处理装置
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
JP7023905B2 (ja) 2019-08-30 2022-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7065818B2 (ja) 2019-10-28 2022-05-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7123100B2 (ja) 2020-09-24 2022-08-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN114334627A (zh) * 2020-09-29 2022-04-12 长鑫存储技术有限公司 氧化层的形成方法及半导体结构
CN117616546A (zh) 2021-09-14 2024-02-27 株式会社国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置、及程序

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727106B2 (ja) * 1988-03-30 1998-03-11 東京エレクトロン株式会社 膜形成方法
JP3556804B2 (ja) * 1997-05-20 2004-08-25 東京エレクトロン株式会社 処理装置及び処理方法
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
AU2001245388A1 (en) * 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
JP3436256B2 (ja) 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
JP3706811B2 (ja) * 2000-06-14 2005-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び半導体製造装置
DE10034005A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche
JP2002075977A (ja) * 2000-08-30 2002-03-15 Applied Materials Inc 成膜方法及び成膜装置
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US6528430B2 (en) * 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP4147017B2 (ja) 2001-10-19 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ基板処理装置
JP3952735B2 (ja) * 2001-10-25 2007-08-01 ソニー株式会社 半導体装置の製造方法
US6962876B2 (en) * 2002-03-05 2005-11-08 Samsung Electronics Co., Ltd. Method for forming a low-k dielectric layer for a semiconductor device
JP2004006699A (ja) 2002-04-25 2004-01-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
US6884464B2 (en) * 2002-11-04 2005-04-26 Applied Materials, Inc. Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
US7531679B2 (en) * 2002-11-14 2009-05-12 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride
US7446217B2 (en) * 2002-11-14 2008-11-04 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films
US7084076B2 (en) * 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
JP2004296887A (ja) 2003-03-27 2004-10-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP3913723B2 (ja) * 2003-08-15 2007-05-09 株式会社日立国際電気 基板処理装置及び半導体デバイスの製造方法
CN101807525B (zh) * 2003-08-26 2012-05-23 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
JP2007507902A (ja) * 2003-09-30 2007-03-29 アヴィザ テクノロジー インコーポレイテッド 原子層堆積による高誘電率誘電体の成長
TW200525636A (en) * 2003-11-20 2005-08-01 Tokyo Electron Ltd Oxidation method and oxidation system for workpieces
JP4647499B2 (ja) * 2003-12-18 2011-03-09 東京エレクトロン株式会社 成膜方法およびコンピュータ可読記録媒体
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20050276922A1 (en) * 2004-06-10 2005-12-15 Henry Bernhardt Method of forming thin dielectric layers
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP4563113B2 (ja) * 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP4694209B2 (ja) * 2005-01-05 2011-06-08 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US7557027B2 (en) * 2005-01-24 2009-07-07 Interuniversitair Microelektronica Centrum Method of producing microcystalline silicon germanium suitable for micromachining
KR100924055B1 (ko) * 2005-02-17 2009-10-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 디바이스의 제조 방법 및 기판 처리 장치
KR100966086B1 (ko) * 2005-03-08 2010-06-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체장치의 제조 방법 및 기판처리장치
US8974868B2 (en) 2005-03-21 2015-03-10 Tokyo Electron Limited Post deposition plasma cleaning system and method
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US7101760B1 (en) * 2005-03-31 2006-09-05 Atmel Corporation Charge trapping nanocrystal dielectric for non-volatile memory transistor
JP2006294750A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 薄膜堆積装置及び方法
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
CN100461343C (zh) * 2005-09-28 2009-02-11 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用预处理的材料原子层沉积的方法
US20070082507A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Method and apparatus for the low temperature deposition of doped silicon nitride films
WO2007083651A1 (ja) * 2006-01-17 2007-07-26 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
US8304328B2 (en) * 2006-03-20 2012-11-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
KR100762238B1 (ko) * 2006-03-21 2007-10-01 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 이의 형성 방법
WO2007116768A1 (ja) * 2006-03-27 2007-10-18 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
JP4929811B2 (ja) * 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
US20080038486A1 (en) * 2006-08-03 2008-02-14 Helmuth Treichel Radical Assisted Batch Film Deposition
JP2008075166A (ja) 2006-09-25 2008-04-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び基板処理装置
KR100757333B1 (ko) * 2006-10-12 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US8080109B2 (en) * 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
US8008166B2 (en) * 2007-07-26 2011-08-30 Applied Materials, Inc. Method and apparatus for cleaning a substrate surface
US7928019B2 (en) * 2007-08-10 2011-04-19 Micron Technology, Inc. Semiconductor processing
US7790628B2 (en) * 2007-08-16 2010-09-07 Tokyo Electron Limited Method of forming high dielectric constant films using a plurality of oxidation sources
US8716147B2 (en) * 2007-11-19 2014-05-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2009231373A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 不揮発性半導体記憶装置
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法
JP5190307B2 (ja) * 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5155070B2 (ja) * 2008-09-02 2013-02-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR20110055701A (ko) * 2008-09-30 2011-05-25 도쿄엘렉트론가부시키가이샤 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US10378106B2 (en) * 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010183069A (ja) * 2009-01-07 2010-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5562434B2 (ja) * 2010-11-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6476369B2 (ja) * 2013-03-25 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6128969B2 (ja) * 2013-06-03 2017-05-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300604B1 (ko) * 2010-06-28 2013-08-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101276953B1 (ko) * 2010-09-10 2013-06-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101540534B1 (ko) * 2013-02-07 2015-07-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9425075B2 (en) 2013-02-07 2016-08-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101538581B1 (ko) * 2013-05-24 2015-07-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20200141935A (ko) * 2019-06-11 2020-12-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US20140318451A1 (en) 2014-10-30
TW201413821A (zh) 2014-04-01
US9269566B2 (en) 2016-02-23
JP5665289B2 (ja) 2015-02-04
TWI442473B (zh) 2014-06-21
US20150194302A1 (en) 2015-07-09
US8367557B2 (en) 2013-02-05
KR101233141B1 (ko) 2013-02-14
KR101233135B1 (ko) 2013-02-14
JP2010153776A (ja) 2010-07-08
KR101215835B1 (ko) 2013-01-18
US20130059451A1 (en) 2013-03-07
KR20120069642A (ko) 2012-06-28
TW201030847A (en) 2010-08-16
KR20110106262A (ko) 2011-09-28
US9011601B2 (en) 2015-04-21
US8809204B2 (en) 2014-08-19
TWI543259B (zh) 2016-07-21
US20100105192A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
KR101215835B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US8895455B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
KR101097726B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5467007B2 (ja) 半導体装置の製造方法および基板処理装置
JP5616737B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
KR101300604B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP5723427B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5982045B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP5797255B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8