KR20080019053A - 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법 - Google Patents
전자부품, 전자부품의 실장구조 및 전자부품의 제조방법 Download PDFInfo
- Publication number
- KR20080019053A KR20080019053A KR1020087000401A KR20087000401A KR20080019053A KR 20080019053 A KR20080019053 A KR 20080019053A KR 1020087000401 A KR1020087000401 A KR 1020087000401A KR 20087000401 A KR20087000401 A KR 20087000401A KR 20080019053 A KR20080019053 A KR 20080019053A
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- layer
- plating layer
- heat treatment
- layers
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 135
- 238000010438 heat treatment Methods 0.000 claims abstract description 82
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 40
- 239000001301 oxygen Substances 0.000 claims abstract description 40
- 239000002245 particle Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012298 atmosphere Substances 0.000 claims abstract description 30
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 25
- 239000000956 alloy Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 229910000679 solder Inorganic materials 0.000 claims description 64
- 239000000919 ceramic Substances 0.000 claims description 23
- 239000000843 powder Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 213
- 239000003985 ceramic capacitor Substances 0.000 description 60
- 238000009413 insulation Methods 0.000 description 39
- 230000007547 defect Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000012360 testing method Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000005452 bending Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000035939 shock Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000027 scanning ion microscopy Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910018054 Ni-Cu Inorganic materials 0.000 description 2
- 229910018481 Ni—Cu Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Details Of Resistors (AREA)
Abstract
고온·고습 조건하에 있어서도 절연저항이 저하하지 않으면서 외부전극의 납땜성에도 뛰어난, 신뢰성이 높은 전자부품, 그 실장구조, 및 전자부품의 제조방법을 제공한다. 전자부품 본체(1)와, 전자부품 본체의 표면에 형성된 외부전극(5a, 5b)을 구비한 전자부품에 있어서, 외부전극을, 금속을 포함하는 하부 전극층(6a, 6b)과, 하부 전극층 위에 형성된 합금층(17a, 17b)과, 합금층 위에 형성된 Ni 도금층(7a, 7b)과, Ni 도금층 위에 형성된 Ni 산화층(27a, 27b)과, 그 위에 형성된 상층쪽 도금층(8a, 8b)을 구비하고, Ni 산화층의 두께가 150㎚ 이하이며, 또한 Ni 도금층을 구성하는 Ni 입자의 평균입경이 2㎛ 이상인 구성으로 한다. 입자경계가 감소한 Ni 도금층을 형성하는데 있어서는, 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃의 조건으로 열처리를 행한다.
전자부품 본체, 외부전극, 하부 전극층, Ni 산화층, 상층쪽 도금층
Description
본원 발명은 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법에 관한 것으로, 상세하게는 전자부품 본체의 표면에 외부전극이 형성된 구조를 갖는 전자부품, 전자부품의 실장구조 및 그 제조방법에 관한 것이다.
세라믹 소자의 표면에 외부전극이 배치되어 형성된 구조를 갖는 세라믹 전자부품의 하나로, 도 9에 나타내는 바와 같이, 복수의 내부전극층(52a, 52b)이 세라믹층(53)을 통해서 서로 대향하도록 배치되어 형성되어 있고, 또한 교대로 반대쪽의 단면(端面)(54a, 54b)으로 인출된 세라믹 적층체(51)의 양 단부에, 내부전극층(52a, 52b)과 도통(導通)하도록 한쌍의 외부전극(55a, 55b)이 배치되어 형성된 구조를 갖는 칩형의 전자부품(적층 세라믹 콘덴서)이 있다(특허문헌 1).
그리고, 이 적층 세라믹 콘덴서에 있어서는, 외부전극(55a, 55b)으로서 소결전극층(56a, 56b)을 형성하고, 또한 그 위에 Ni 도금층(57a, 57b), Sn 도금층(58a, 58b)을 형성하는 것이 기재되어 있다.
또한 일반적으로 Ni 도금층(57a, 57b)은, 소결전극층(56a, 56b)의 솔더 부식 을 방지하기 위해서 형성되며, Sn 도금층(58a, 58b)은 솔더 젖음성을 향상시키기 위해서 형성된다.
한편, 최근 환경의 오염을 방지하는 견지에서, 전자부품의 실장에 이용되는 솔더로서, 납을 포함하지 않는 솔더(무연 솔더)가 이용되고 있다. 그리고 이 무연 솔더의 하나로, 예컨대 Sn-Ag-Cu계의 주성분에 Zn을 첨가한 무연 솔더가 있다.
그런데 이 Zn을 포함하는 무연 솔더를 이용하여, 상술한 바와 같이 구성된 외부전극을 갖는 적층 세라믹 콘덴서를 실장한 경우, 외부전극을 구성하는 Ni 도금층에 Zn이 확산하여, Ni 도금층에 수분 등의 침입경로가 되는 공극이 형성될 뿐만 아니라, 무연 솔더에 포함되는 Zn이 빠짐(Ni 도금층으로 확산함)으로써, 납땜 후의 솔더 부분(무연 솔더)에도 수분 그대로 길이 되는 공극이 형성되게 된다.
그 결과, 배선기판 등의 실장대상 위에 실장된 적층 세라믹 콘덴서의 내습성이 저하하고, 신뢰성이 저해된다는 문제점이 있다.
특허문헌 1: 일본국 공개특허 2001-210545호 공보
본원 발명은 상기 과제를 해결하는 것으로서, 고온·고습 조건하에 있어서도 절연저항이 저하하지 않고, 외부전극의 납땜성에도 뛰어난, 신뢰성이 높은 전자부품, 그 실장구조, 및 전자부품의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본원 발명(청구항 1)의 전자부품은,
전자부품 본체와, 상기 전자부품 본체의 표면에 형성된 외부전극을 구비한 전자부품으로서, 상기 외부전극이,
금속을 포함하는 하부 전극층과,
상기 하부 전극층 위에 형성되고, 상기 하부 전극에 포함되는 상기 금속과 Ni로 이루어지는 합금을 포함하는 합금층과,
상기 합금층 위에 형성된 Ni 도금층과,
상기 Ni 도금층 위에 형성된 Ni 산화층과,
상기 Ni 산화층 위에 형성된 상층쪽 도금층을 구비하고,
상기 Ni 산화층의 두께가 150㎚ 이하이면서,
상기 Ni 도금층을 구성하는 Ni 입자의 평균입경이 2㎛ 이상인 것을 특징으로 하고 있다.
또한 청구항 2의 전자부품은, 청구항 1에 기재된 발명의 구성에 있어서, 상기 하부 전극층이 Cu를 주성분으로 하는 것임을 특징으로 하고 있다.
또한 청구항 3의 전자부품은, 청구항 1 또는 2에 기재된 발명의 구성에 있어서, 상기 Ni 산화층 위에 형성된 상층쪽 도금층이 Sn을 주성분으로 하는 것임을 특징으로 하고 있다.
또한 청구항 4의 전자부품은, 청구항 1∼3 중 어느 하나에 기재된 발명의 구성에 있어서, 상기 전자부품 본체가, 세라믹 소결체와, 세라믹 소결체 내에 배치되어 형성된 내부전극을 구비하고, 상기 외부전극이 상기 내부전극에 전기적으로 접속되어 있는 것을 특징으로 하고 있다.
또한 본원 발명(청구항 5)의 전자부품의 실장구조는, 청구항 1∼4 중 어느 하나에 기재된 전자부품이, 실장기판의 랜드(land) 위에 실장된 전자부품의 실장구조로서, 상기 전자부품의 외부전극 및 상기 실장기판의 상기 랜드가, 무연 솔더에 의해 전기적으로 접속되어 있는 것을 특징으로 하고 있다.
또한 청구항 6의 전자부품의 실장구조는, 청구항 5의 발명의 구성에 있어서, 상기 무연 솔더가 Zn을 함유하는 것임을 특징으로 하고 있다.
또한 청구항 7의 전자부품의 실장구조는, 청구항 5 또는 6의 발명의 구성에 있어서, 상기 Ni 산화층과 상기 상층쪽 도금층이, 경계면에 있어서 부분적으로 박리되어 있는 것을 특징으로 하고 있다.
또한 본원 발명(청구항 8)의 전자부품의 제조방법은,
전자부품 본체에, 금속분말을 도전성분으로 하는 도전성 페이스트를 도포하고, 소정의 베이킹 온도로 베이킹함으로써 하부 전극층을 형성하는 공정과,
상기 하부 전극층 위에 Ni 도금층을 형성하는 공정과,
상기 Ni 도금층을 형성한 후, 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃로 열처리를 행하는 공정과,
상기 Ni 도금층 위에, 또한 상층쪽 도금층을 형성하는 공정을 구비하고 있는 것을 특징으로 하고 있다.
[발명의 효과]
본원 발명은, 청구항 1에 기재되어 있는 바와 같이, 외부전극을 하부 전극층 위에, 합금층을 통해서, 표면에 얇은 Ni 산화층을 구비한 Ni 도금층을 구비하고, 또한 그 위에 상층쪽 도금층을 구비한 구성으로 하고 있기 때문에, 예컨대 무연 솔더를 이용하여 실장하는 경우에도, Zn 등의 무연 솔더의 구성성분이 Ni 도금층으로 확산하는 것을 억제, 방지하여, 고온·고습 조건하에 있어서도 절연저항이 저하하는 것을 방지할 수 있다.
한편, 본원 발명에 있어서의 Ni 입자의 평균입경이 2㎛ 이상인 Ni 도금층과, 그 위에 형성된 두께가 150㎚ 이하인 Ni 산화층을 구비한 복합층은, Ni 도금층의 그레인(grain)이 성장하여 그레인 사이의 틈새가 감소한 층으로서, 예컨대 수분에 의해 이온화한 Zn 이온의 침입(확산)을 억제, 방지하는 것이 가능한 동시에, 물의 통로가 되는 공극이 없고, 수분의 통과를 억제, 방지하는 것이 가능한 층이다.
그리고 이와 같은 Ni 도금층과 그 위에 형성된 두께가 150㎚ 이상인 Ni 산화층과의 복합층은, 예컨대 비(非)산화성의 분위기 중에서, Ni 도금층을 500∼900℃로 열처리함으로써 형성할 수 있는 것이다. 즉, 예컨대 비산화성의 분위기 중에서 500∼900℃로 열처리를 행함으로써 Ni 도금층의 산화를 억제하고, 형성되는 Ni 산화층의 두께를 150㎚ 이하로 억제하여, 양호한 납땜성을 확보하면서 Ni 도금층의 입자경계(grain boundaries)를 감소시키고, 수분 그대로 길이 되는 부분이 거의 없는 Ni 도금층을 형성할 수 있다.
한편, Ni 도금층을 구성하는 Ni 입자(그레인)는 일반적으로 1㎛ 미만의 미소한 것이나, 상술한 바와 같은 처리를 행함으로써, Ni 입자의 평균입경을 2㎛ 이상의 크기로 성장시키는 것이 가능하고, 그만큼 그레인 사이의 틈새를 감소시킬 수 있다.
따라서, 본원 발명에 따르면, 납땜성이 양호하고, 무연 솔더를 이용하여 실장한 경우에 있어서, 고온·고습 조건하에서 사용한 경우에도 절연저항이 저하하지 않는, 신뢰성이 높은 전자부품을 얻는 것이 가능해진다.
또한 청구항 2의 전자부품과 같이, 하부 전극층을 Cu를 주성분으로 하는 것으로 한 경우, 도전성(導電性)이 높고, 게다가 Ni 도금층과의 친화성이 뛰어난 하부 전극층을 구비한, 신뢰성이 높은 외부전극을 형성하는 것이 가능해져서, 본원 발명을 더욱 실효적인 것으로 할 수 있다.
또한 청구항 3의 전자부품과 같이, Ni 산화층 위에 형성된 상층쪽 도금층으로서, Sn을 주성분으로 하는 도금층을 형성함으로써, Pb-Sn계의 통상의 솔더를 이용하는 경우는 물론이고, 무연 솔더를 이용하는 경우에 있어서도 납땜성이 뛰어난 외부전극을 형성하는 것이 가능해져서, 본원 발명을 더욱 실효적인 것으로 할 수 있다.
또한 청구항 4의 전자부품과 같이, 내부전극을 구비한 세라믹 소결체(전자부품 본체)에, 내부전극과 접속하도록 외부전극을 배치하여 형성한 구성으로 함으로써, 도금액이 전자부품 본체의 내부로 침입하여 내부전극을 손상시키거나, 외부환경의 습기가 전자부품 본체의 내부로 침입하여 특성을 저하시키거나 하는 것을 방지하여, 신뢰성이 높은 전자부품(예컨대, 적층 세라믹 콘덴서 등)을 제공하는 것이 가능해진다.
또한 청구항 5의 전자부품의 실장구조는, 전자부품의 외부전극 및 실장기판의 랜드를, 무연 솔더에 의해 전기적으로 접속하도록 하고 있는데, 본원 발명의 전자부품은, 입자경계가 감소한 Ni 도금층을 구비하고 있기 때문에, 외부전극을, 무연 솔더에 의해 실장기판의 랜드에 접속, 고정하도록 한 경우에도, 예컨대 Zn 등을 비롯한 무연 솔더의 구성성분이 Ni 도금층으로 확산하는 것을 억제, 방지하여 신뢰성이 높은 실장을 행하는 것이 가능해진다.
또한 청구항 6의 전자부품의 실장구조와 같이, 무연 솔더로서 Zn을 함유하는 것을 이용한 경우, 하부 전극층 위에 Ni 도금막을 형성하고 그 위에 상층쪽 도금층을 형성한 종래의 외부전극에서는, Zn이 Ni 도금층으로 확산하여 Ni 도금층에 수분 등의 침입경로가 되는 공극이 형성되고, 또한 무연 솔더에 포함되는 Zn이 빠짐(Ni 도금층으로 확산함)으로써 납땜 후의 솔더 부분에도 수분 그대로 길이 되는 공극이 형성되게 되기 때문에, 내습성이 저하하고 신뢰성이 저해되게 되는데, 본원 발명의 전자부품은, 입자경계가 감소한 Ni 도금층을 구비하고 있기 때문에, 외부전극을, Zn을 함유하는 무연 솔더에 의해 실장기판의 랜드에 접속, 고정하도록 한 경우에도, Zn이 Ni 도금층으로 확산하는 것을 억제, 방지하여 내습성을 향상시키는 것이 가능해지고, 신뢰성을 향상시키는 것이 가능해진다.
또한 청구항 7의 전자부품의 실장구조와 같이, Ni 산화층과 상층쪽 도금층이 경계면에 있어서 부분적으로 박리되어 있는 경우에도, 전자부품 본체에 크랙(cracks)이 생겨서 쇼트(short)를 일으키지 않는 한, 상기 박리가 생긴 상태에서도 도통을 유지하여 회로기능을 해하지 않도록 할 수 있다.
즉, 본원 발명의 전자부품은, 입자경계가 감소한 Ni 도금층을 구비하고 있기 때문에, 외부전극을, 예컨대 Zn을 함유하는 무연 솔더에 의해 실장기판의 랜드에 접속, 고정하도록 한 경우에도, Zn 등의 무연 솔더의 구성성분이 Ni 도금층으로 확산하는 것을 억제, 방지하여 내습성을 향상시키는 것이 가능해지고, Ni 산화층과 상층쪽 도금층이 경계면에 있어서 부분적으로 박리되는 경우에도, 전자부품 본체에 크랙이 생기는 것을 방지하는 것이 가능해져서, 상기 박리가 생긴 상태에서도 도통을 유지하여 회로기능을 해하지 않도록 할 수 있다.
또한 본원 발명(청구항 8)의 전자부품의 제조방법은, 하부 전극층 위에 Ni를 석출시켜서 Ni 도금층을 형성하고, 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃로 열처리를 행한 후, Ni 도금층 위에 또한 상층쪽 도금층을 형성하도록 하고 있기 때문에, 전자부품 본체와, 전자부품 본체의 표면에 형성된 하부 전극층과, 하부 전극층에 Ni 도금층을 형성할 때에 형성되는, Ni와 하부 전극에 포함되는 금속으로 이루어지는 합금을 포함하는 합금층과, 그 합금층 위에 형성된 Ni 도금층과, 열처리 공정으로 Ni 도금층 위에 생성된 Ni 산화층과, 그 Ni 산화층 위에 형성된 상층쪽 도금층을 갖는 외부전극을 구비한, 신뢰성이 높은 전자부품을 확실하게 제조하는 것이 가능해진다.
즉, Ni 도금을 행하여 Ni 도금층을 형성한 후, 예컨대 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃의 고온으로 열처리함으로써, Ni 도금층이 현저하게 산화되는 것을 방지하고, Ni를 입자 성장시키면서 Ni 도금층을 구성하는 입자끼리의 결합을 강고하게 하는 것이 가능해져서, Zn 등의 무연 솔더의 구성성분이 Ni 도금층으로 확산하는 것을 억제하는 것이 가능해진다. 더욱이, 본원 발명의 방법으로 제조되는, 입자경계가 감소한 Ni 도금막을 외부전극에 포함하는 전자부품에 있어서는, Ni 도금층에 수분 그대로 길이 되는 부분이 거의 존재하지 않고, 게다가 솔더로부터 Zn이 빠지는 일이 없기 때문에, 실장용의 솔더로서, 예컨대 Zn을 포함하는 무연 솔더를 이용한 경우에도 솔더에 공극이 형성되는 것을 방지하는 것이 가능해진다.
따라서, 본원 발명의 전자부품의 제조방법에 따르면, 고온·고습 조건하에 있어서도 절연저항이 저하하지 않고, 게다가 납땜성이 뛰어난, 신뢰성이 높은 전자부품을 얻는 것이 가능해진다.
한편, 본원 발명에 있어서는, Ni 도금막을 형성하기 위한 도금방법으로서 전해도금에 의한 방법을 이용하는 것이 바람직하지만, 무전해 도금의 방법을 이용하는 것도 가능하다.
도 1은 본원 발명의 일실시예(실시예 1)에 따른 전자부품(적층 세라믹 콘덴서)의 구성을 나타내는 단면도이다.
도 2는 본원 발명의 실시예 1의 전자부품(적층 세라믹 콘덴서)의 실장구조를 나타내는 도면이다.
도 3의 (a)는 실장기판을 휘게 한 경우에, 크랙이 발생한 비교예의 적층 세라믹 콘덴서의 요부를 모식적으로 나타내는 단면도이고, (b)는 실장기판을 휘게 한 경우에도, 크랙이 발생하지 않는 본원 발명의 실시예 1의 적층 세라믹 콘덴서의 요부를 나타내는 단면도이다.
도 4는 본원 발명의 실시예 4의 적층 세라믹 콘덴서에 있어서 조사한, 기판을 휘게 한 경우의 정전용량 변화율을 나타내는 도면이다.
도 5는 본원 발명의 실시예 4의 적층 세라믹 콘덴서에 있어서 조사한, 적층 세라믹 콘덴서의 기판에의 고착강도를 나타내는 도면이다.
도 6의 (a), (b), (c)는 본원 발명의 실시예 4에 있어서, 산소농도 1ppm 이하의 분위기 중에서 소성한 적층 세라믹 콘덴서에 대해서 조사한, 열충격 사이클과 정전용량 변화의 관계를 나타내는 도면이다.
도 7의 (a), (b), (c)는 본원 발명의 실시예 4에 있어서, 산소농도 1ppm 이하의 분위기 중에서 소성한 적층 세라믹 콘덴서에 대해서 조사한, 열충격 사이클과 유전손실의 관계를 나타내는 도면이다.
도 8의 (a), (b), (c)는 본원 발명의 실시예 4에 있어서, 산소농도 1ppm 이하의 분위기 중에서 소성한 적층 세라믹 콘덴서에 대해서 조사한, 열충격 사이클과 절연저항의 관계를 나타내는 도면이다.
도 9는 종래의 전자부품(적층 세라믹 콘덴서)의 구성을 나타내는 단면도이다.
[부호의 설명]
A 전자부품(적층 세라믹 콘덴서)
1 세라믹 소자(전자부품 본체)
2a, 2b 내부전극
3 세라믹층
4a, 4b 세라믹 소자(전자부품 본체)의 단면(端面)
5a, 5b 외부전극
6a, 6b 하부 전극층
7a, 7b Ni 도금층
8a, 8b Sn 도금층(상층쪽 도금층)
11 기판
12 전극
13 솔더(무연 솔더)
17a, 17b 합금층
21 기판
27a, 27b Ni 산화층
C 크랙
이하에 본원 발명의 실시예를 나타내고, 본원 발명이 특징으로 하는 점을 더욱 상세하게 설명한다.
[실시예 1]
도 1은 본원 발명의 일실시예(실시예 1)에 따른 전자부품의 제조방법에 의해 제조한 전자부품(이 실시예에서는 적층 세라믹 콘덴서) A의 구성을 나타내는 단면도이다.
이 적층 세라믹 콘덴서 A는, 도 1에 나타내는 바와 같이, 복수의 내부전극(Ni 전극)(2a, 2b)이 세라믹층(3)을 통해서 서로 대향하도록 배치되어 형성되고, 또한 교대로 반대쪽의 단면(4a, 4b)으로 인출된 세라믹 소자(전자부품 본체)(1)에, 내부전극(2a, 2b)과 도통하도록 한 쌍의 외부전극(5a, 5b)이 배치되어 형성된 구조 를 갖고 있다.
또한 이 실시예의 적층 세라믹 콘덴서 A에 있어서, 외부전극(5a, 5b)은,
(a) Cu 베이킹 전극인 하부 전극층(6a, 6b),
(b) 하부 전극층(6a, 6b) 위에 형성된, 하부 전극층(6a, 6b)에 포함되는 금속(Cu)과 Ni로 이루어지는 합금을 포함하는 합금층(17a, 17b),
(c) 합금층(17a, 17b) 위에 형성된 Ni 도금층(7a, 7b),
(d) Ni 도금층(7a, 7b) 위에 형성된 Ni 산화층(27a, 27b),
(e) Ni 산화층(27a, 27b) 위에 형성된, 솔더 젖음성을 양호하게 하기 위한 Sn 도금층(8a, 8b)
의 각 층을 구비한 5층 구조를 갖고 있다.
이하에, 이 적층 세라믹 콘덴서 A의 제조방법에 대해서 설명한다.
(1) 먼저, Cu 분말을 도전성분으로 하고, 이것에 유리 프릿을 혼합한 후, 유기 비히클을 적당량 첨가하여, 3롤로 혼합·분산시킨 도전성 페이스트를 제작했다.
(2) 이어서, 소성이 끝난 세라믹 소자(전자부품 본체)(1)의 양 단면측을 도전성 페이스트에 침지하고, 세라믹 소자(1)의 양 단면(4a, 4b)에 도전성 페이스트를 도포하여 건조시킨 후, 환원 분위기 중 800℃, 유지시간 10분의 조건으로 도전성 페이스트를 베이킹함으로써, 하부 전극층(Cu 베이킹 전극)(6a, 6b)을 형성했다.
(3) 계속해서, 상기 하부 전극층(6a, 6b) 위에, Ni의 전해도금을 행하여 두께 3㎛의 Ni 도금층(7a, 7b)을 형성했다.
이 공정에서, 하부 전극층(6a, 6b)과 Ni 도금층(7a, 7b)의 사이에 합금 층(17a, 17b)이 형성된다.
(4) 다음으로 소정의 조건으로 Ni 도금층(7a, 7b)의 열처리를 행했다.
한편, 이 열처리는, 이하의 각종 조건으로 행했으며, 얻어진 적층 세라믹 콘덴서의 절연저항 불량의 발생상태 및 외부전극의 납땜성을 조사했다.
[열처리 조건]
(a) 열처리 온도 : 100℃, 300℃, 500℃, 700℃, 900℃, 1000℃
(b) 열처리 시의 산소농도: 50ppm, 100ppm, 150ppm, 200ppm
(c) 열처리 시간 : 1시간
이 열처리 공정에서, Ni 도금층(7a, 7b) 위에 Ni 산화층(27a, 27b)이 형성된다. 한편 Ni 산화층(27a, 27b)은 열처리 조건에 따라 변화한다.
(5) 상술한 바와 같이 해서 열처리를 행한 후, 표면에 Ni 산화층(27a, 27b)이 형성된 Ni 도금층(7a, 7b) 위에 Sn의 전해도금을 행하고, 솔더 젖음성을 양호하게 하기 위한 Sn 도금층(8a, 8b)을 형성했다.
이것에 의해, 도 1에 나타내는 바와 같은 구조를 갖는 적층 세라믹 콘덴서(시료) A를 얻었다.
또한 비교를 위해, 열처리를 행하지 않고 다른 조건은 상기 실시예 1의 경우와 동일한 조건으로 적층 세라믹 콘덴서를 제작했다.
한편, 상기의 적층 세라믹 콘덴서의 각 시료에 대해서, Ni 도금층을 구성하는 Ni 입자의 평균입경 및 Ni 산화층의 두께를 조사했다. Ni 입자의 평균입경을 표 1에 나타내고, Ni 산화층의 두께를 표 2에 나타낸다.
한편, Ni 도금층을 구성하는 Ni 입자의 평균입경은 이하의 방법에 의해 구했다.
(1) 적층 세라믹 콘덴서를, FIB(Focused Ion Beam)에 의해 길이방향-두께방향 단면을 연마하여, 30㎛ 시야의 SIM(scanning Ion Microscopy) 사진에 의해 Ni 입자를 관찰한다.
(2) SIM 사진의 Ni 도금층 부분에 10㎛의 직선을 긋고, 이 직선에 겹쳐지는 Ni 입자의 개수를 센다.
(3) 10㎛를 직선에 겹쳐지는 Ni 입자의 개수로 나눈 값을 Ni 도금층을 구성하는 Ni 입자의 평균입경으로 한다.
또한 Ni 산화층의 두께는, 적층 세라믹 콘덴서를, FIB(Focused Ion Beam)에 의해 길이방향-두께방향 단면을 연마하여, 10㎛ 시야로 WDX(파장분산형 X선 분광기)에 의해 Ni 산화물의 확산 두께를 측정함으로써 구했다.
표 1에 나타내는 바와 같이, 산소농도가 50∼200ppm인 분위기 중에서, 500℃ 이상의 온도로 열처리를 행함으로써, Ni 도금층을 구성하는 Ni 입자의 평균입경이 2㎛ 이상이 되는 것이 확인되었다.
또한 표 2에 나타내는 바와 같이, 산소농도 100ppm 이하인 환원 분위기에서 900℃ 이하로 열처리를 행한 경우에는, Ni 산화층의 두께가 150㎚ 이하가 되는 것이 확인되었다.
이 결과에 의해, 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃로 열처리를 행함으로써, Ni 도금층을 구성하는 Ni 입자의 평균입경이 2㎛ 이상이면서, Ni 산화층의 두께가 150㎚ 이하라는 조건을 만족하는 외부전극을 형성할 수 있음을 알 수 있다.
또한, 이 실시예 1에서 제작한 적층 세라믹 콘덴서의 구성은 이하와 같다.
크기 : 길이 2.0㎜, 폭 1.25㎜, 높이 1.25㎜
유전체 세라믹 : BiTiO3계 유전체 세라믹
내부전극의 적층수 : 400개
내부전극의 구성재료 : Ni
다음으로, 도 2에 모식적으로 나타내는 바와 같이, 적층 세라믹 콘덴서 A를, Zn을 함유하는 무연 솔더를 이용하여, N2 중 230℃의 조건으로 리플로우(reflow)하고, 외부전극(5a, 5b)을 기판(11) 위에 배치되어 형성된 전극(12) 위에, 솔더(무연 솔더)(13)에 의해 전기적, 기계적으로 접속, 고정함으로써 실장했다.
한편, 이 실시예 1에서는, 무연 솔더로서, Bi 3중량%, Zn 8중량%, Sn 나머지(Sn-8Zn-3Bi)의 조성의 것을 이용했다.
그리고, 솔더(무연 솔더)(13)를 재용융시켜서 적층 세라믹 콘덴서 A를 기판(11)으로부터 떼어내고, 125℃, 1.2atm, 95% RH, 정격전압인가의 조건하에 72시간 방치하여, 적층 세라믹 콘덴서의 절연저항의 변화를 조사했다. 그리고, 초기값과 비교해 절연저항의 저하가 관찰된 것을 불량으로 하여 카운트했다.
그 결과를 표 3에 나타낸다.
또한, 상술한 바와 같이 해서 제작한 적층 세라믹 콘덴서에 대해서, Bi 3중량%, Zn 8중량%, Sn 나머지(Sn-8Zn-3Bi)의 조성의 무연 솔더를 이용하여, 230℃에서 납땜성 시험을 행했다.
한편 납땜성 시험은, 용융한 솔더 욕조(solder bath)에 적층 세라믹 콘덴서를 3초간 침지함으로써 행하고, 솔더 부착 면적이 95% 이하인 것을 납땜성 불량으로 판정했다.
그 결과를 표 4에 나타낸다.
한편, 표 3에 있어서의 No.1-1∼1-7은, 표 1 및 표 2에 있어서의 시료 1∼7에 대해서 절연저항 시험을 행한 것이며, 또한 표 4에 있어서의 No.2-1∼2-7은, 표 1 및 표 2에 있어서의 시료 1∼7에 대해서 납땜성 시험을 행한 것이다.
표 3으로부터, No.1-4∼1-7과 같이, Ni 도금 후의 콘덴서를 500℃ 이상의 온도로 열처리함으로써 적층 세라믹 콘덴서의 절연저항의 저하가 억제, 방지되는 것을 알 수 있었다. 이는, 열처리에 의해 Ni 도금층의 그레인이 성장하여 그레인 사이의 틈새가 없어지기 때문에, 수분에 의해 이온화한 Zn의 침입(확산)이 방지되어, Ni 도금층의 부식이 억제되는 것에 의한 것으로 생각된다.
그 결과, 외부로부터의 수분이 외부전극을 통과하여 세라믹 적층체의 내부로 침입하는 것을 저지하는 것이 가능해지고, 절연저항의 저하를 방지하는 것이 가능해진다.
한편, No.1-2 및 1-3과 같이 열처리 온도가 500℃ 미만인 경우나, No.1-1과 같이 열처리를 행하지 않은 경우에는, 모두 절연저항의 저하가 인정되었다. 이는, 열처리 온도가 500℃ 미만인 경우에는, 열처리를 행해도 Ni 도금층의 그레인이 충분히 성장하지 않고, 또한 열처리를 행하지 않은 경우에는, Ni 도금층의 그레인이 Ni 도금층을 형성했을 때 그대로, 전혀 성장하고 있지 않은 것에 의한 것으로 생각된다.
또한 납땜성에 관해서는, 표 4의 No.2-2∼2-6에 나타내는 바와 같이, 열처리 온도가 100∼900℃이고, 분위기의 산소농도가 50ppm 및 100ppm인 경우에는, 납땜성 불량은 발생하지 않았으나, 산소농도가 150ppm 이상이 되면, 납땜성 불량의 발생이 보여졌다. 이는, 산소농도가 150ppm 이상이 되면, Ni 도금층의 표면의 산화가 진행하여, 솔더와 Ni의 합금화를 저해하는 것에 의한 것으로 생각된다.
한편 표 4의 No.2-7과 같이, 열처리 온도가 1000℃가 되면, 분위기의 산소농도에 관계없이 납땜 불량의 발생이 보였다.
또한 열처리를 행하지 않은 No.2-1의 비교예의 시료의 경우, Ni 도금층이 산화되지 않고 납땜 불량의 발생은 보이지 않았다.
상기의 결과로부터, Ni 도금층을 형성한 후, 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃의 온도범위로 열처리를 행함으로써, Ni 도금층이 산화되는 것을 방지하여 납땜성이 저하하는 것을 방지하고, 또한 Ni 도금층의 그레인을 성장시키는 것이 가능해져서 Zn의 확산을 억제, 방지하는 것이 가능해지는 것을 알 수 있다.
따라서, 본원 발명을 적용함으로써, 고온·고습 조건하에 있어서도 절연저항이 저하하는 것을 방지하는 것이 가능하며, 납땜성에도 뛰어난 전자부품을 확실하게 제조하는 것이 가능해진다.
[실시예 2]
이 실시예 2에서도, 상기 실시예 1의 경우와 마찬가지로, 도 1에 나타내는 바와 같은 구성을 구비한 적층 세라믹 콘덴서를, 실시예 1의 경우와 동일한 제조방법 및 제조조건으로 제작했다.
단, 이 실시예 2에서는, 하부 전극층(6a, 6b) 위에 형성된 Ni 도금층(7a, 7b)의 열처리 조건을 이하와 같이 했다. 그 외의 조건은 모두 상기 실시예 1의 경우와 동일하다.
(a) 열처리 온도 : 300℃, 500℃, 700℃, 900℃, 1100℃
(b) 열처리 시의 산소농도: 50ppm, 100ppm, 150ppm
(c) 열처리 시간 : 1시간
얻어진 적층 세라믹 콘덴서를, Zn을 포함하는 무연 솔더를 이용하여 230℃, N2 분위기 중에서 리플로우하여 기판실장하고, 125℃, 1.2atm, 95% RH, 정격전압인가의 조건하에 144시간 방치하여, 적층 세라믹 콘덴서의 절연저항의 변화를 조사했다. 그리고, 초기값과 비교해 절연저항의 저하가 관찰된 것을 불량으로 하여 카운트했다.
그 결과를 표 5에 나타낸다.
표 5로부터, 열처리 온도 500∼900℃, 산소농도 50ppm∼150ppm으로 열처리를 행함으로써, 적층 세라믹 콘덴서의 절연저항의 저하를 억제, 방지할 수 있다는 것을 알 수 있다. 이는, 열처리에 의해 하부 전극의 주성분인 Cu가 Ni 도금층으로 확산하여 고밀도의 합금층을 형성함으로써, 치밀성이 향상한 것에 의한 것으로 생각된다.
한편, 에너지 분산형 X선 분석장치(EDX)로 조성분석을 한 결과, 절연저항이 열화하지 않은 조건에서는, 하부 전극층과 Ni 도금층의 사이에 Ni-Cu(Cu:30atm% 이상)의 합금층이 0.5㎛ 이상의 두께로 형성되어 있는 것이 확인되었다.
또한 열처리 온도 1100℃에서는, 상기 합금층은 형성되어 있었으나, 절연저항의 열화가 발생했다. 이는, 하부 전극층의 유리가 유동함으로써 구조파괴가 생긴 것에 따른 것으로 생각된다.
또한 상술한 바와 같이 해서 얻은 적층 세라믹 콘덴서를, Bi 3중량%, Zn 8중량%, Sn 나머지(Sn-8Zn-3Bi)의 조성의 무연 솔더를 이용하여, 230℃에서 납땜성 시험을 행했다.
한편, 납땜성 시험은, 용융한 솔더 욕조에 적층 세라믹 콘덴서를 3초간 침지함으로써 행하고, 솔더 부착 면적이 95% 이하인 것을 납땜성 불량으로 판정했다.
그 결과를 표 6에 나타낸다.
표 6으로부터, 산소농도 100ppm 이하, 열처리 온도 900℃ 이하의 조건으로 납땜성이 양호하게 되어 있다. 이는, 상기 조건을 만족하는 범위에서 Ni 도금 표면의 산화가 억제되기 때문에, 납땜성에 대한 영향이 적어지는 것으로 생각된다.
한편, 산소농도가 150ppm 이상이고 열처리 온도가 상승함에 따라, 납땜성이 극단적으로 악화한다. 이는, Ni 도금층의 표면의 산화가 진행하여 솔더 성분과 Ni와의 합금화를 저해하기 때문인 것으로 생각된다.
상술한 바와 같이, 하부 전극층에 Ni 도금을 행한 후, 이 실시예 2에 나타내는 바와 같은 조건으로 열처리를 행함으로써, 하부 전극층과 Ni 도금층 사이에, 절연저항의 열화를 억제하는 기능을 수행하는 고밀도의 합금층을 형성하는 것이 가능해져서, 절연저항의 저하가 없으면서, 게다가 무연 솔더를 이용하여 납땜을 행한 경우에도, 양호한 납땜성을 확보하는 것이 가능한 외부전극을 구비한 전자부품을 실현할 수 있다.
[실시예 3]
이 실시예 3에서도, 상기 실시예 1의 경우와 마찬가지로, 도 1에 나타내는 바와 같은 구성을 구비한 적층 세라믹 콘덴서를, 실시예 1의 경우와 동일한 제조방법 및 제조조건으로 제작했다.
단, 이 실시예 3에서는, 하부 전극층 위에 형성된 Ni 도금층의 열처리 조건을 이하와 같이 했다. 또한 Ni 도금층의 두께를 이하와 같이 변화시켰다. 그 외의 조건은 모두 상기 실시예 1, 2의 경우와 동일하다.
[열처리 조건]
(a) 열처리 온도 : 600℃
(b) 열처리 시의 산소농도: 50ppm
(c) 열처리 시간 : 0.5시간, 1시간, 2시간
[Ni 도금층의 두께]
0.5㎛, 1.0㎛, 3.0㎛, 5.0㎛, 7.0㎛, 9.0㎛
그리고, 얻어진 적층 세라믹 콘덴서를, Zn을 포함하는 무연 솔더를 이용하여 230℃, N2 분위기 중에서 리플로우하여 기판실장하고, 125℃, 1.2atm, 95% RH, 정격전압인가의 조건하에 144시간 방치하여, 적층 세라믹 콘덴서의 절연저항의 변화를 조사했다. 그리고, 초기값과 비교해 절연저항의 저하가 관찰된 것을 불량으로 하여 카운트했다.
그 결과를 표 7에 나타낸다.
표 7에 나타내는 바와 같이, Ni 도금층의 두께가 3.0㎛ 이상인 경우, Ni 도금층의 두께가 얇은 것이, 보다 단시간의 열처리로 절연저항의 저하를 억제할 수 있다는 것이 확인되었다.
이는, Ni 도금층의 두께가 얇을수록 Cu가 확산하는 것이 가능한 거리가 짧아져서, Ni 도금층과, Cu 하부 전극층의 경계면 근방에 머무는 Cu의 양이 많아지기 때문에 절연저항의 저하가 억제된 것으로 추측된다.
한편, Ni 도금층의 두께가 너무 얇아지면 절연저항의 열화가 보이게 되는데, 이는 Ni 도금층의 연속성이 저하하기 때문에, 합금층에 의한 절연저항의 저하 억제효과가 발현하지 않은 것으로 생각된다.
또한 상기 실시예 2의 경우와 마찬가지로, 절연저항이 열화하지 않은 조건에서는, Cu 하부 전극층과 Ni 도금의 사이에 Ni-Cu(Cu:30atm% 이상)의 합금층이 0.5㎛ 이상의 두께로 형성되어 있어서, 이 고밀도의 합금층에 의해 치밀성이 향상하고 있는 것으로 생각된다.
상술한 바와 같이, 하부 전극층에 Ni 도금을 행한 후, 이 실시예 3에 나타내는 바와 같은 조건으로 열처리를 행함으로써, 하부 전극층과 Ni 도금층 사이에, 절연저항의 열화를 억제하는 기능을 수행하는 고밀도의 합금층을 형성하는 것이 가능해져서, 절연저항의 저하가 없으면서, 게다가 무연 솔더를 이용하여 납땜을 행한 경우에도, 양호한 납땜성을 확보하는 것이 가능한 외부전극을 구비한 전자부품을 실현할 수 있다.
[실시예 4]
이 실시예 4에서도, 상기 실시예 1의 경우와 마찬가지로, 도 1에 나타내는 바와 같은 구성을 구비한 적층 세라믹 콘덴서를, 실시예 1의 경우와 동일한 제조방법 및 제조조건으로 제작했다.
단, 이 실시예 4에서는, 하부 전극층 위에 형성된 Ni 도금층의 열처리 조건을 이하와 같이 했다. 하기의 조건 중, 열처리 시의 산소농도를 1ppm 및 5ppm으로 한 조건과, 열처리 온도 100℃의 경우를 제외한 것 이외에는, 상기 실시예 1에 나타낸 열처리 조건과 동일한 조건이다.
[열처리 조건]
(a) 열처리 온도 : 열처리 안함, 300℃, 500℃, 700℃, 900℃, 1000℃
(b) 열처리 시의 산소농도: 1ppm, 5ppm, 50ppm, 100ppm, 150ppm, 200ppm
(c) 열처리 시간 : 1시간
그리고, 상기의 적층 세라믹 콘덴서의 각 시료에 대해서, Ni 도금층을 구성하는 Ni 입자의 평균입경 및 Ni 산화층의 두께를 조사했다. Ni 입자의 평균입경을 표 8에 나타내고, Ni 산화층의 두께를 표 9에 나타낸다.
한편, Ni 입자의 평균입경 및 Ni 산화층의 두께의 측정방법은, 상기 실시예 1의 경우와 동일하다.
표 8에 나타내는 바와 같이, 산소농도가 1ppm 및 5ppm인 분위기 중에서 열처리하는 경우에도, 산소농도가 50ppm∼200ppm인 분위기 중에서 열처리하는 경우와 마찬가지로, 소성온도 500℃∼1000℃의 범위로 열처리를 행함으로써, Ni 도금층을 구성하는 Ni 입자의 평균입경이 2㎛ 이상이 되는 것이 확인되었다.
또한 표 9에 나타내는 바와 같이, 산소농도가 1ppm 및 5ppm인 분위기 중에서 소성하는 경우에는, 소성온도 300∼1000℃의 어느 조건으로 열처리를 행한 경우에도 Ni 산화층의 두께가 150㎚ 미만이 되고, 산소농도가 50ppm 및 100ppm인 분위기 중에서 열처리하는 경우에는, 소성온도 900℃ 이하의 조건으로 열처리를 행함으로써 Ni 산화층의 두께가 150㎚ 미만이 되며, 또한 산소농도가 150ppm 및 200ppm의 분위기 중에서 열처리하는 경우에는, 소성온도 300∼1000℃의 어느 조건으로 열처리를 행한 경우에도 Ni 산화층의 두께가 150㎚ 이상이 되므로 바람직하지 않다는 것이 확인되었다.
또한 상술한 조건으로 열처리를 행하여 제조한 이 실시예 4의 적층 세라믹 콘덴서를, Zn을 포함하는 무연 솔더를 이용하여, 230℃, N2 분위기 중에서 리플로우하여 기판실장하고, 125℃, 1.2atm, 95% RH, 정격전압인가의 조건하에 72시간 방치하여, 적층 세라믹 콘덴서의 절연저항의 변화를 조사했다. 그리고, 초기값과 비교해 절연저항의 저하가 관찰된 것을 불량으로 하여 카운트했다.
그 결과를 표 10에 나타낸다.
표 10으로부터, 산소농도가 1ppm 및 5ppm인 분위기 중에서 열처리한 경우, 열처리 온도가 500℃∼1000℃인 범위 내에서는, 적층 세라믹 콘덴서의 절연저항의 저하를 억제, 방지할 수 있다는 것을 알 수 있다. 단, 열처리 온도가 300℃인 경우 및 열처리를 행하지 않은 경우에는, 모든 시료(N=5)에 대해서 절연저항 불량의 발생이 확인되었다.
또한 상술한 조건으로 열처리를 행하여 제조한 이 실시예 4의 적층 세라믹 콘덴서에 대해서, Bi 3중량%, Zn 8중량%, Sn 나머지(Sn-8Zn-3Bi)의 조성의 무연 솔더를 이용하여 230℃에서 납땜성 시험을 행했다.
한편 납땜성 시험은, 용융한 솔더 욕조에 적층 세라믹 콘덴서를 3초간 침지함으로써 행하고, 솔더 부착 면적이 95% 이하인 것을 납땜성 불량으로 판정했다.
그 결과를 표 11에 나타낸다.
표 11에 나타내는 바와 같이, 산소농도가 1∼100ppm의 범위이고 열처리 온도가 900℃ 이하인 경우, 납땜성 불량의 발생은 보이지 않는다는 것이 확인되었다. 또한 표 11의 그 외의 조건에서는 납땜 불량의 발생이 보였다.
그리고, 상기의 표 10 및 11로부터, 산소농도 1ppm∼100ppm, 열처리 온도 500℃∼900℃의 조건에서는, 절연저항 불량의 발생과 납땜 불량의 발생의 양쪽을 방지할 수 있다는 것을 알 수 있다.
[기판 휨 시험]
상기 절연저항 및 납땜성의 시험에 있어서 불량이 발생하지 않았던, 산소농도 1ppm∼100ppm, 열처리 온도 500℃∼900℃의 조건으로 열처리를 행한 적층 세라믹 콘덴서에 대해서, 기판 휨 시험을 행했다.
기판 휨 시험은, 납-주석 공융 솔더(Pb-Sn eutectic solder)를 이용하여 적층 세라믹 콘덴서를 기판에 실장하고, 기판을 1㎜/sec로 2㎜ 휘게 해서 그때 발생하는 파괴음을 검출했으며, 파괴음 검출시의 휨 양을 강도로 하여 측정했다.
그 결과를 표 12에 나타낸다.
표 12에 나타내는 바와 같이, 열처리 분위기 중의 산소농도에 의한 휨 강도의 평균치(N=10)에 어떠한 경향은 없고, 표 12에 있어서의 조건으로 열처리를 행한 경우의 기판 휨 평균 강도는, 열처리가 없는 경우에 비해 개선되어 있는 것이 확인되었다.
이는, 열처리를 행하지 않는 경우, 도 3(a)에 모식적으로 나타내는 바와 같이, 기판(실장기판)(21)을 휘게 하면, 외부전극(5a, 5b)의 단부(端部)로부터 세라믹 소자(전자부품 본체)(1)로 크랙 C가 진전하는데 반해, 열처리를 행한 경우에는, 도 3(b)에 모식적으로 나타내는 바와 같이, 세라믹 소자(전자부품 본체)(1)로의 크랙의 발생이 없기 때문이다. 그 이유는 꼭 명확한 것은 아니지만, 열처리를 행한 경우에 기판(21)을 휘게 하면, 세라믹 소자(전자부품 본체)(1)보다도 먼저 열처리를 한 Ni 도금층(7a, 7b)과 Sn 도금층(상층쪽 도금층)(8a, 8b)의 층 사이에서 박리가 발생하여, 이것에 의해 응력이 완화되고, 세라믹 소자(전자부품 본체)(1)로의 크랙의 진전이 억제, 방지되는 것에 의한 것으로 추측된다.
[기판을 휘게 한 경우의 전기특성]
산소농도 1ppm 이하의 분위기 중에서, 500℃(조건 1), 700℃(조건 2) 및 900℃(조건 3)로 열처리를 행한 적층 세라믹 콘덴서를 기판에 실장해 기판을 2㎜ 휘게 하고, 열처리한 Ni 도금층과 그 위의 Sn 도금층(상층쪽 도금층)의 층 사이를 박리시킨 상태에서 정전용량 변화율을 측정했다. 각 조건에 있어서의 정전용량 변화율을 도 4에 나타낸다.
도 4에 나타내는 바와 같이, 조건 1, 2 및 3의 각 조건에 있어서의 정전용량 변화율은 매우 작고, 기판을 휘게 한 경우에도 전기특성의 열화가 거의 없는 것이 확인되었다.
[전자부품의 기판에의 고착강도]
열처리 없음(조건 1), 산소농도 1ppm 이하의 분위기 중 500℃로 열처리(조건 2), 및 산소농도 1ppm 이하의 분위기 중 900℃로 열처리(조건 3)를 행한 적층 세라믹 콘덴서를 기판에 실장하고, 적층 세라믹 콘덴서의 측면으로부터 누르는 힘을 부가하여, 적층 세라믹 콘덴서를 기판으로부터 떼어내는데 필요한 힘(고착강도)을 측정했다. 각 조건에 있어서의 고착강도를 도 5에 나타낸다.
도 5에 나타내는 바와 같이, 열처리 없는 조건 1과, 열처리 있는 조건 2 및 3의 각 조건에 있어서의 고착강도의 차이는 작으며, 열처리를 행한 본원 발명의 적층 세라믹 콘덴서에서는, 실용상 문제가 없는 고착강도가 얻어지는 것이 확인되었다.
[내열 충격성의 평가]
열처리 없음(조건 1), 산소농도 1ppm 이하의 분위기 중 500℃로 열처리(조건 2), 및 산소농도 1ppm 이하의 분위기 중 900℃로 열처리(조건 3)를 행한 적층 세라믹 콘덴서를 기판에 실장하고, -55℃∼+85℃의 범위에서 가열냉각을 1000 사이클까지 반복하는 환경하에 방치하여, 100 사이클, 200 사이클, 1000 사이클에 있어서의 정전용량 변화율, 유전손실, 및 절연 저항값을 측정했다.
도 6의 (a), (b), (c)에, 각 조건에 있어서의 정전용량 변화율을 나타낸다.
또한 도 7의 (a), (b), (c)에, 각 조건에 있어서의 유전손실의 크기를 나타낸다.
또한 도 8의 (a), (b), (c)에, 각 조건에 있어서의 절연 저항값의 크기를 나타낸다.
도 6∼도 8에 나타내는 바와 같이, 열처리 없는 조건 1과, 열처리 있는 조건 2 및 3에 있어서의 특성의 차이는 작고, 열처리를 행한 본원 발명의 적층 세라믹 콘덴서는, 정전용량 변화율, 유전손실, 및 절연저항에 관해서 열처리를 하지 않는 경우와 동등한 특성이 있으며, 실용상 문제없이 사용할 수 있는 것임을 알 수 있다.
또한, 기판을 휘게 한 경우의 전기특성, 전자부품의 기판에의 고착강도, 내열 충격성을 평가하기 위한 상기 검사는, 산소농도가 1ppm 이상인 조건하에서 행하고 있으나, 100ppm 이하의 각 산소농도에서의 조건인 경우에도, 같은 정도의 결과가 얻어지는 것이 확인되어 있다.
한편, 여기서는 구체적인 데이터는 나타내지 않았으나, 산소농도 1ppm 이하의 분위기에서 열처리한 경우, 특히 외부전극의 솔더 젖음성이 뛰어난 전자부품이 얻어지는 것이 확인되어 있다.
또한, 상기 실시예에서는, 적층 세라믹 콘덴서를 예를 들어 설명했으나, 본원 발명은, 적층 세라믹 콘덴서에 한정되지 않고, 적층 바리스타, 적층 LC 복합부품, 다층 회로기판, 그 외 전자부품 본체의 표면에 외부전극을 구비한 각종 전자부품에 적용하는 것이 가능하며, 그 경우에도 상기 실시예의 경우와 동일한 효과를 얻을 수 있다.
또한 상기 실시예에서는, 하부 전극층이 Cu 전극층인 경우를 예를 들어 설명했으나, 하부 전극층을 구성하는 금속재료가 Cu 이외인 경우, 예컨대 Ag, Ag 합금, Cu 합금 등의 경우에도 본원 발명을 적용하는 것이 가능하다.
더욱이, 상기 실시예에서는, 열처리를 행한 Ni 도금층 위에, 상층쪽 도금층으로서 Sn 도금층을 형성하도록 하고 있으나, 상층쪽 도금층은 Sn 도금층에 한정되지 않고, Sn-Pb, Sn-Bi, Sn-Ag 등을 상층쪽 도금층으로서 형성하는 것도 가능하다. 또한 상층쪽 도금층을, 단층 구조가 아니라 복수층 구조로 하는 것도 가능하다.
또한 본원 발명은, 그 외의 점에 있어서도 상기 실시예에 한정되지 않고, 전자부품 본체를 구성하는 재료의 종류나, 전자부품 본체의 구체적인 구성, 내부전극의 구성재료, 내부전극의 유무 등에 관해서, 발명의 범위 내에서 각종 응용, 변형을 부가하는 것이 가능하다.
상술한 바와 같이 본원 발명에 따르면, 무연 솔더를 이용하여 실장을 행한 경우에도, 고온·고습 조건하에 있어서의 절연저항의 저하가 적으면서, 게다가 납땜성이 뛰어난, 신뢰성이 높은 전자부품을 얻는 것이 가능해진다.
따라서 본원 발명은, 전자부품 소자의 표면에 외부전극이 배치되어 형성된 구조를 갖는 각종 전자부품 및 그 제조공정에 널리 적용하는 것이 가능하다.
Claims (8)
- 전자부품 본체와, 상기 전자부품 본체의 표면에 형성된 외부전극을 구비한 전자부품으로서,상기 외부전극이,금속을 포함하는 하부 전극층;상기 하부 전극층 위에 형성되고, 상기 하부 전극에 포함되는 상기 금속과 Ni로 이루어지는 합금을 포함하는 합금층;상기 합금층 위에 형성된 Ni 도금층;상기 Ni 도금층 위에 형성된 Ni 산화층; 및상기 Ni 산화층 위에 형성된 상층쪽 도금층;을 구비하고,상기 Ni 산화층의 두께가 150㎚ 이하이면서,상기 Ni 도금층을 구성하는 Ni 입자의 평균입경이 2㎛ 이상인 것을 특징으로 하는 전자부품.
- 제1항에 있어서,상기 하부 전극층이 Cu를 주성분으로 하는 것임을 특징으로 하는 전자부품.
- 제1항 또는 제2항에 있어서,상기 Ni 산화층 위에 형성된 상층쪽 도금층이 Sn을 주성분으로 하는 것임을 특징으로 하는 전자부품.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 전자부품 본체가, 세라믹 소결체와, 세라믹 소결체 내에 배치되어 형성된 내부전극을 구비하고, 상기 외부전극이 상기 내부전극에 전기적으로 접속되어 있는 것을 특징으로 하는 전자부품.
- 제1항 내지 제4항 중 어느 한 항에 기재된 전자부품이, 실장기판의 랜드(land) 위에 실장된 전자부품의 실장구조로서,상기 전자부품의 외부전극 및 상기 실장기판의 상기 랜드가, 무연 솔더에 의해 전기적으로 접속되어 있는 것을 특징으로 하는 전자부품의 실장구조.
- 제5항에 있어서,상기 무연 솔더가 Zn을 함유하는 것임을 특징으로 하는 전자부품의 실장구조.
- 제5항 또는 제6항에 있어서,상기 Ni 산화층과 상기 상층쪽 도금층이, 경계면에 있어서 부분적으로 박리되어 있는 것을 특징으로 하는 전자부품의 실장구조.
- 전자부품 본체에, 금속분말을 도전성분으로 하는 도전성 페이스트를 도포하고, 소정의 베이킹 온도로 베이킹함으로써 하부 전극층을 형성하는 공정;상기 하부 전극층 위에 Ni 도금층을 형성하는 공정;상기 Ni 도금층을 형성한 후, 산소농도 100ppm 이하의 환원 분위기에서 500∼900℃로 열처리를 행하는 공정; 및상기 Ni 도금층 위에, 또한 상층쪽 도금층을 형성하는 공정;을 구비하고 있는 것을 특징으로 하는 전자부품의 제조방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2005-00199317 | 2005-07-07 | ||
| JP2005199317 | 2005-07-07 | ||
| JP2006185995A JP3861927B1 (ja) | 2005-07-07 | 2006-07-05 | 電子部品、電子部品の実装構造および電子部品の製造方法 |
| JPJP-P-2006-00185995 | 2006-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080019053A true KR20080019053A (ko) | 2008-02-29 |
| KR100918913B1 KR100918913B1 (ko) | 2009-09-23 |
Family
ID=37637070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087000401A KR100918913B1 (ko) | 2005-07-07 | 2006-07-07 | 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7719852B2 (ko) |
| JP (1) | JP3861927B1 (ko) |
| KR (1) | KR100918913B1 (ko) |
| CN (1) | CN101213625B (ko) |
| TW (1) | TWI317139B (ko) |
| WO (1) | WO2007007677A1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160019266A (ko) * | 2014-08-11 | 2016-02-19 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
| KR20160033032A (ko) * | 2014-09-17 | 2016-03-25 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 그 제조 방법 |
| KR20190108541A (ko) * | 2019-09-11 | 2019-09-24 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
| US11978594B2 (en) | 2019-09-02 | 2024-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multi-layer ceramic electronic component |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8194391B2 (en) | 2007-12-21 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP5239731B2 (ja) * | 2007-12-21 | 2013-07-17 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5217609B2 (ja) * | 2008-05-12 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP2009277715A (ja) | 2008-05-12 | 2009-11-26 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| JP5115349B2 (ja) * | 2008-06-13 | 2013-01-09 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP4905497B2 (ja) * | 2009-04-22 | 2012-03-28 | 株式会社村田製作所 | 電子部品 |
| JP5293506B2 (ja) * | 2009-08-31 | 2013-09-18 | Ｔｄｋ株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
| JP5458821B2 (ja) * | 2009-11-17 | 2014-04-02 | Ｔｄｋ株式会社 | 積層セラミックコンデンサ |
| WO2011112707A2 (en) | 2010-03-10 | 2011-09-15 | University Of Maine System Board Of Trustees | Attachment of a device to a substrate for operation under variable conditions |
| JP5589891B2 (ja) * | 2010-05-27 | 2014-09-17 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
| CN102043097B (zh) * | 2010-10-13 | 2012-12-19 | 朱建瑞 | 一种陶瓷电容器的高压蒸汽恒定湿热试验 |
| JP2012114119A (ja) * | 2010-11-19 | 2012-06-14 | Seiko Instruments Inc | 電子部品およびその製造方法 |
| KR101058697B1 (ko) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
| JP2012253292A (ja) * | 2011-06-07 | 2012-12-20 | Murata Mfg Co Ltd | 電子部品 |
| KR101548773B1 (ko) * | 2011-08-22 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조 |
| JP5884653B2 (ja) * | 2011-09-01 | 2016-03-15 | 株式会社村田製作所 | 実装構造 |
| JP2013102232A (ja) * | 2011-09-01 | 2013-05-23 | Murata Mfg Co Ltd | 電子部品 |
| KR101645625B1 (ko) | 2012-03-05 | 2016-08-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법 |
| EP2824682A4 (en) * | 2012-03-05 | 2015-09-23 | Murata Manufacturing Co | ELECTRONIC COMPONENT |
| KR101309479B1 (ko) | 2012-05-30 | 2013-09-23 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
| KR101422926B1 (ko) * | 2012-10-26 | 2014-07-23 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
| KR101422929B1 (ko) * | 2012-11-07 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| KR101452079B1 (ko) * | 2012-12-28 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| KR101462767B1 (ko) * | 2013-03-14 | 2014-11-20 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
| DE102013106810A1 (de) | 2013-06-28 | 2014-12-31 | Epcos Ag | Verfahren zur Herstellung eines Vielschicht-Varistorbauelements und Vielschicht-Varistorbauelement |
| US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
| US9959973B2 (en) * | 2014-09-19 | 2018-05-01 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor and method for manufacturing same |
| JP6696124B2 (ja) * | 2014-09-19 | 2020-05-20 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
| US9997295B2 (en) * | 2014-09-26 | 2018-06-12 | Murata Manufacturing Co., Ltd. | Electronic component |
| US10079108B2 (en) * | 2014-12-19 | 2018-09-18 | Kyocera Corporation | Multilayer capacitor and mounting structure |
| JP7105615B2 (ja) * | 2017-09-21 | 2022-07-25 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP7089402B2 (ja) * | 2018-05-18 | 2022-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| JP7196732B2 (ja) * | 2019-03-28 | 2022-12-27 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
| JP2020202220A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
| CN110783209B (zh) * | 2019-10-22 | 2021-11-09 | 天水华天科技股份有限公司 | 一种数字隔离芯封装件的生产方法 |
| JP7188356B2 (ja) * | 2019-10-25 | 2022-12-13 | 株式会社村田製作所 | セラミック電子部品およびセラミック電子部品の製造方法 |
| JP2021182585A (ja) * | 2020-05-19 | 2021-11-25 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法、積層セラミック電子部品及び回路基板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656825B2 (ja) * | 1991-05-09 | 1994-07-27 | 三菱マテリアル株式会社 | セラミックコンデンサ |
| JPH0935995A (ja) * | 1995-07-25 | 1997-02-07 | Murata Mfg Co Ltd | 電子部品 |
| JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JP3039417B2 (ja) * | 1997-02-07 | 2000-05-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| CN1060420C (zh) * | 1997-04-18 | 2001-01-10 | 清华大学 | 电镀后性能可恢复的片式元件的端电极的制备方法 |
| JP3831497B2 (ja) * | 1997-10-06 | 2006-10-11 | Ｔｄｋ株式会社 | Ｃｒ複合電子部品とその製造方法 |
| TW414898B (en) * | 1997-10-06 | 2000-12-11 | Tdk Corp | Electronic device and its production |
| JP2001035740A (ja) * | 1999-07-23 | 2001-02-09 | Taiyo Kagaku Kogyo Kk | 外部端子電極具備電子部品及びその製造方法 |
| JP3630056B2 (ja) | 2000-01-26 | 2005-03-16 | 株式会社村田製作所 | チップ型電子部品及びチップ型コンデンサ |
| JP3475910B2 (ja) | 2000-05-24 | 2003-12-10 | 株式会社村田製作所 | 電子部品、電子部品の製造方法および回路基板 |
| JP4721576B2 (ja) * | 2001-08-30 | 2011-07-13 | 京セラ株式会社 | 積層セラミックコンデンサ及びその製法 |
| CN100527289C (zh) * | 2003-02-21 | 2009-08-12 | 株式会社村田制作所 | 叠层陶瓷电子器件及制作该电子器件的方法 |
| JP4747604B2 (ja) * | 2005-02-18 | 2011-08-17 | Ｔｄｋ株式会社 | セラミック電子部品 |
| JP4334007B2 (ja) * | 2006-03-30 | 2009-09-16 | 本田技研工業株式会社 | オイルフィルタ装置を備える内燃機関 |
-
2006
- 2006-07-05 JP JP2006185995A patent/JP3861927B1/ja active Active
- 2006-07-07 CN CN2006800242235A patent/CN101213625B/zh active Active
- 2006-07-07 KR KR1020087000401A patent/KR100918913B1/ko active IP Right Grant
- 2006-07-07 TW TW095124839A patent/TWI317139B/zh active
- 2006-07-07 WO PCT/JP2006/313589 patent/WO2007007677A1/ja active Application Filing
-
2008
- 2008-01-03 US US11/968,716 patent/US7719852B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160019266A (ko) * | 2014-08-11 | 2016-02-19 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
| KR20160033032A (ko) * | 2014-09-17 | 2016-03-25 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 그 제조 방법 |
| US11978594B2 (en) | 2019-09-02 | 2024-05-07 | Samsung Electro-Mechanics Co., Ltd. | Multi-layer ceramic electronic component |
| KR20190108541A (ko) * | 2019-09-11 | 2019-09-24 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101213625B (zh) | 2012-03-28 |
| US20080118721A1 (en) | 2008-05-22 |
| WO2007007677A1 (ja) | 2007-01-18 |
| CN101213625A (zh) | 2008-07-02 |
| JP2007043144A (ja) | 2007-02-15 |
| JP3861927B1 (ja) | 2006-12-27 |
| US7719852B2 (en) | 2010-05-18 |
| KR100918913B1 (ko) | 2009-09-23 |
| TW200710892A (en) | 2007-03-16 |
| TWI317139B (en) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100918913B1 (ko) | 전자부품, 전자부품의 실장구조 및 전자부품의 제조방법 | |
| JP6679964B2 (ja) | 積層セラミックコンデンサ | |
| JP3918851B2 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
| KR101794753B1 (ko) | 적층 세라믹 콘덴서 | |
| KR100812077B1 (ko) | 전자부품 및 그 제조방법 | |
| JP6061104B2 (ja) | 電子部品および電子部品と接合対象物との接合構造体の形成方法 | |
| US20070242416A1 (en) | Surface-mounting ceramic electronic component | |
| KR101670980B1 (ko) | 적층 세라믹 전자부품 | |
| KR101670974B1 (ko) | 적층 세라믹 전자부품 | |
| JP2006245049A (ja) | 電子部品及び電子機器 | |
| KR930002982B1 (ko) | 전자부품 | |
| JP2830456B2 (ja) | セラミックコンデンサ | |
| JP4720425B2 (ja) | 電子部品 | |
| US20230326681A1 (en) | Multi-layer ceramic electronic component, and circuit board | |
| US11810726B2 (en) | Multilayer ceramic capacitor | |
| JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
| KR102433615B1 (ko) | 전자부품 | |
| KR100438124B1 (ko) | 세라믹 전자 부품 | |
| JPH0656825B2 (ja) | セラミックコンデンサ | |
| US20230326682A1 (en) | Multilayer ceramic electronic component, method of manufacturing the same, and circuit board | |
| KR20230097508A (ko) | 적층형 전자 부품 | |
| JP2015065333A (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130819 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140826 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160909 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170908 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 11 |