KR102433615B1

KR102433615B1 - 전자부품

Info

Publication number: KR102433615B1
Application number: KR1020200078588A
Authority: KR
Inventors: 카즈키 요시노; 마코토 오가와; 야스히로 니시사카
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2019-07-17
Filing date: 2020-06-26
Publication date: 2022-08-18
Also published as: CN112242246A; US20210020370A1; JP2021019008A; CN112242246B; US11302479B2; KR20210010327A; JP7226161B2

Abstract

전자부품은 본체부와 외부 전극을 포함하고 있다. 외부 전극은 본체부의 표면에 마련되어 있다. 외부 전극은 하부전극층과 제1 Ni(니켈) 도금층과 상측 도금층을 포함하고 있다. 제1 Ni 도금층은 하부전극층 상에 형성되어 있다. 상측 도금층은 제1 Ni 도금층의 상방에 형성되어 있다. 제1 Ni 도금층은 평균 입경이 52㎚ 이하의 Ni 입자로 구성되어 있다.

Description

전자부품{Electronic Component}

본 발명은 전자부품에 관한 것이다.

전자부품의 구성을 개시한 선행 문헌으로서 일본 공개특허공보 특개2017-11142호가 있다. 일본 공개특허공보 특개2017-11142호에 기재된 전자부품은 내부 전극을 내설(內設)한 세라믹 소체의 양 단부(端部)에 하부전극층을, 상기 하부전극층 상에 도금층을 형성하여 단자 전극을 형성하는 세라믹 전자부품이다. 하부전극층의 표면에는 Ni 도금층이 형성되고, 이 Ni 도금층 상에는 Sn 도금층이 형성되어 있다.

일본 공개특허공보 특개2017-11142호

종래의 전자부품에서는 하부전극층에 Ni 도금층을 형성했을 때에 수소 원자가 발생한다. 이 수소 원자는 하부전극층 중을 확산한 후, 본체부에 더 침입한다. 이로써, 전자부품의 전기 특성을 저하시킨다.

본 발명은 상기 문제점을 감안하여 이루어진 것이며, 본체부에 대한 수소 원자의 확산을 억제함으로써 전기적 특성의 저하를 억제할 수 있는 전자부품을 제공하는 것을 목적으로 한다.

본 발명에 기초하는 전자부품은 본체부와 외부 전극을 포함한다. 외부 전극은 본체부의 표면에 마련된다. 외부 전극은 하부전극층과 제1 Ni(니켈) 도금층과 상측 도금층을 포함한다. 제1 Ni 도금층은 하부전극층 상에 형성된다. 상측 도금층은 제1 Ni 도금층의 상방(上方)에 형성된다. 제1 Ni 도금층은 평균 입경이 52㎚ 이하의 Ni 입자로 구성된다.

본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.

도 1은 본 발명의 실시형태 1에 따른 전자부품의 외관을 나타내는 사시도이다.
도 2는 도 1의 전자부품을 II-II선 화살표방향에서 본 단면도이다.
도 3은 도 1의 전자부품을 III-III선 화살표방향에서 본 단면도이다.
도 4는 도 2의 전자부품 IV부에서의 Ni 도금층의 Ni 입자를 나타내는 모식적 단면도이다.
도 5는 본 발명의 실시형태 1에 따른 전자부품에서의, Ni 입자의 평균 입경 측정 방법을 나타낸 모식적 부분 단면도이다.
도 6은 본 발명의 제1 실험예에서의 비교예에 따른 전자부품에서 외부 전극의 표면으로부터의 깊이에 대한, 외부 전극 중의 수소 원자 농도의 변화를 측정한 결과의 일례를 모식적으로 나타내는 그래프이다.
도 7은 본 발명의 제1 실험예에서의 실시예에 따른 전자부품에서 외부 전극의 표면으로부터의 깊이에 대한, 외부 전극 중의 수소 원자 농도의 변화를 측정한 결과의 일례를 모식적으로 나타내는 그래프이다.
도 8은 본 발명의 실시형태 2에 따른 전자부품을 나타내는 단면도이다.

이하, 본 발명의 각 실시형태에 따른 전자부품에 대해 도면을 참조하여 설명한다. 이하의 각 실시형태의 설명에서는 도면 중의 동일하거나 상당 부분에는 동일한 부호를 붙여서 그 설명은 반복하지 않는다.

(실시형태 1)

도 1은 본 발명의 실시형태 1에 따른 전자부품의 외관을 나타내는 사시도이다. 도 2는 도 1의 전자부품을 II-II선 화살표방향에서 본 단면도이다. 도 3은 도 1의 전자부품을 III-III선 화살표방향에서 본 단면도이다. 도 4는 도 2의 전자부품의 IV부에서의 Ni 도금층의 Ni 입자를 나타내는 모식적 단면도이다.

도 1에 나타내는 바와 같이, 본 발명의 실시형태 1에 따른 전자부품(100)은 적층 세라믹 콘덴서인데, 전자부품(100)은 예를 들면 적층형 NTC(Negative Temperature Coefficient) 서미스터, 적층형 인덕터 또는 세라믹 전지(전고체(all-solid-state) 전지)이어도 된다.

도 1부터 도 3에 나타내는 바와 같이, 본 발명의 실시형태 1에 따른 전자부품(100)은 본체부(110)와 외부 전극(120)을 포함하고 있다. 본 실시형태에서 본체부(110)는 적층체이며, 적층방향(T)을 따라 한층씩 교대로 적층된 복수개의 유전체층(130) 및 복수개의 내부 전극층(140)을 포함하고 있다.

본체부(110)는 적층방향(T)에서 마주보는 제1 주면(主面)(111) 및 제2 주면(112)과, 적층방향(T)에 직교하는 폭방향(W)에서 마주보는 제1 측면(113) 및 제2 측면(114)과, 적층방향(T) 및 폭방향(W) 양쪽에 직교하는 길이방향(L)에서 마주보는 제1 단면(端面)(115) 및 제2 단면(116)을 포함하고 있다.

도 1 및 도 2에 나타내는 바와 같이, 외부 전극(120)은 본체부(110)의 표면에 마련되어 있다. 본 실시형태에 따른 전자부품(100)에서는, 외부 전극(120)은 제1 외부 전극(120A)과 제2 외부 전극(120B)을 포함하고 있다. 제1 외부 전극(120A)은 제1 단면(115)에 마련되어 있다. 제2 외부 전극(120B)은 제2 단면(116)에 마련되어 있다.

복수개의 내부 전극층(140)은 제1 외부 전극(120A)에 접속된 복수개의 제1 내부 전극층(140A), 및 제2 외부 전극(120B)에 접속된 복수개의 제2 내부 전극층(140B)을 포함하고 있다. 도 2에 나타내는 바와 같이, 제1 내부 전극층(140A)은 제2 내부 전극층(140B)과 대향하고 있는 대향부(141A), 및 제1 단면(115)으로 인출되어 있는 인출부(142A)를 포함한다. 또한, 제2 내부 전극층(140B)은 제1 내부 전극층(140A)과 대향하고 있는 대향부(141B), 및 제2 단면(116)으로 인출되어 있는 인출부(142B)를 포함하고 있다.

도 1~도 3에 나타내는 바와 같이, 적층체인 본체부(110)는 내층부(C)와 제1 외층부(X1)와 제2 외층부(X2)와 제1 사이드 마진부(S1)와 제2 사이드 마진부(S2)와 제1 엔드 마진부(E1)와 제2 엔드 마진부(E2)로 구획된다.

내층부(C)는 제1 내부 전극층(140A)의 대향부(141A) 및 제2 내부 전극층(140B)의 대향부(141B)가 적층방향(T)으로 적층되어 있음으로써 정전 용량을 가지고 있다. 제1 외층부(X1)는 적층방향(T)에서 내층부(C)의 제1 주면(111) 측에 위치한다. 제2 외층부(X2)는 적층방향(T)에서 내층부(C)의 제2 주면(112) 측에 위치하고 있다.

제1 사이드 마진부(S1)는 폭방향(W)에서 내층부(C)의 제1 측면(113) 측에 위치한다. 제2 사이드 마진부(S2)는 폭방향(W)에서 내층부(C)의 제2 측면(114) 측에 위치한다. 제1 엔드 마진부(E1)는 길이방향(L)에서 내층부(C)의 제1 단면(115) 측에 위치하고 있다. 제2 엔드 마진부(E2)는 길이방향(L)에서 내층부(C)의 제2 단면(116) 측에 위치하고 있다.

제1 사이드 마진부(S1)의 폭방향(W)의 치수, 제2 사이드 마진부(S2)의 폭방향(W)의 치수, 제1 엔드 마진부(E1)의 길이방향(L)의 치수, 및 제2 엔드 마진부(E2)의 길이방향(L)의 치수 각각은 전자부품(100)을 소형화한다는 관점에서 전자부품(100)의 절연 저항이 저하되지 않을 정도로 작게 하는 것이 바람직하다. 본 실시형태에서는 후술하는 바와 같이, 전자부품(100)의 절연 저항의 저하를 억제할 수 있기 때문에 상기 각 치수를 비교적 작게 할 수 있다. 예를 들면, 제1 엔드 마진부(E1)의 길이방향(L)의 치수 및 제2 엔드 마진부(E2)의 길이방향(L)의 치수 각각은 10㎛ 이상 30㎛ 이하인 것이 바람직하다.

내층부(C)에 포함되는 복수개의 유전체층(130) 각각의 두께는 0.4㎛ 이상 0.6㎛ 이하인 것이 바람직하고, 0.4㎛ 이상 0.45㎛ 이하인 것이 보다 바람직하다.

한편, 본 실시형태에서는, 전자부품(100)은 길이방향(L)의 치수가 2.0㎜ 이하이고, 폭방향(W)의 치수가 1.25㎜ 이하이며, 적층방향(T)의 치수가 1.25㎜ 이하이다. 전자부품(100)의 외형 치수는 전자부품(100)을 광학 현미경에 의해 관찰함으로써 측정할 수 있다.

유전체층(130)은 Ba 또는 Ti를 포함하는 페로브스카이트형 화합물로 구성되어 있다. 유전체층(130)을 구성하는 재료로는 BaTiO₃, CaTiO₃, SrTiO₃ 또는 CaZrO₃ 등을 주성분으로 하는 유전체 세라믹스를 사용할 수 있다. 또한, 이들 주성분에 부성분으로서 Mn 화합물, Mg 화합물, Si 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물, Al 화합물, V 화합물 또는 희토류 화합물 등이 첨가된 재료를 사용해도 된다. 유전체층(130)을 구성하는 재료의 비유전율은 1000 이상이다.

복수개의 내부 전극층(140) 각각의 두께는 0.3㎛ 이상 1.0㎛ 이하인 것이 바람직하다. 복수개의 내부 전극층(140) 각각이 유전체층(130)을 틈새 없이 덮고 있는 피복율은 50% 이상 95% 이하인 것이 바람직하다.

내부 전극층(140)을 구성하는 재료로는 Ni, Cu, Ag, Pd 및 Au로 이루어지는 군에서 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 사용할 수 있다. 내부 전극층(140)은 유전체층(130)에 포함되는 유전체 세라믹스와 동일 조성계의 유전체의 입자를 포함하고 있어도 된다.

도 2에 나타내는 바와 같이, 본 실시형태에서 외부 전극(120)은 하부전극층(121)과 제1 Ni(니켈) 도금층(122)과 제2 Ni 도금층(123)과 상측 도금층(124)을 포함하고 있다.

본 실시형태에서 하부전극층(121)은 적층체인 본체부(110)에 도전성 페이스트가 도포되어 베이킹된 베이킹층이다. 하부전극층(121)은 금속과 유리를 포함하고 있다. 하부전극층(121)에 포함되는 상기 금속은 Cu(구리), Ag(은), Au(금), Ni(니켈), Sn(주석), 또는 이들 중 어느 하나를 가지는 합금을 포함하고 있다. 본 실시형태에서 상기 금속은, 구체적으로는 Cu이다. 상기 유리는 예를 들면, Si를 포함하고 있다.

하부전극층(121)은 BaTiO₃ 등의 금속산화물을 추가로 포함하고 있어도 된다. 또한, 하부전극층(121)은 수지 성분을 추가로 포함하고 있어도 된다. 수지 성분으로는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등을 들 수 있다. 수지 성분은 에폭시 수지 또는 페놀 수지인 것이 바람직하다. 하부전극층(121)이 금속과 수지 성분을 포함하는 경우, 하부전극층(121)은 예를 들면, 금속 필러를 가지는 수지전극층이다.

하부전극층(121)은 적층된 복수개의 층으로 구성되어 있어도 된다. 하부전극층(121)은 내부 전극층(140)과 동시에 소성(燒成)된 층이어도 된다.

제1 Ni 도금층(122)은 하부전극층(121) 상에 형성되어 있다. 제1 Ni 도금층(122)은 실질적으로 금속Ni만으로 구성되어 있다. 한편, 제1 Ni 도금층(122)의 형성 과정상, 제1 Ni 도금층(122)에는 불가피 불순물로서 NiO(니켈산화물)가 포함되는 경우가 있다. 도 4에 나타내는 바와 같이, 제1 Ni 도금층(122)은 평균 입경이 52㎚ 이하인 Ni 입자(122G)로 구성되어 있다.

도 2에 나타내는 바와 같이, 제2 Ni 도금층(123)은 제1 Ni 도금층(122)과 상측 도금층(124) 사이에 위치하고 있다. 제2 Ni 도금층(123)은 실질적으로 금속Ni만으로 구성되어 있다. 한편, 제2 Ni 도금층(123)의 형성 과정상, 제2 Ni 도금층(123)에는 불가피 불순물로서 NiO(니켈산화물)가 포함되는 경우가 있다. 또한, 도 4에 나타내는 바와 같이, 제2 Ni 도금층(123)은 평균 입경이 99㎚ 이상인 Ni 입자(123G)로 구성되어 있다. 본 실시형태에서 제2 Ni 도금층(123)을 구성하는 Ni 입자(123G)의 평균 입경은 제1 Ni 도금층(122)을 구성하는 Ni 입자(122G)의 평균 입경의 2.3배 이상이다.

본 실시형태에서 제1 Ni 도금층 및 제2 Ni 도금층의 합계 평균 두께는 0.5㎛ 이상 10㎛ 이하인 것이 바람직하고, 4.5㎛ 이하인 것이 보다 바람직하며, 3.7㎛ 이하인 것이 더 바람직하다. 또한, 후술하는 바와 같이, 제1 Ni 도금층(122)이 보다 많은 수소 원자를 흡장한다는 관점에서 제1 Ni 도금층(122)의 두께는 제2 Ni 도금층(123)의 두께보다 두꺼운 것이 바람직하다. 제1 Ni 도금층(122)의 두께가 비교적 두꺼움으로써, 제1 Ni 도금층(122)에서 보다 많은 수소 원자를 트래핑할 수 있다. 나아가서는 절연 저항이 저하되는 것을 억제하면서, 외부 전극(120) 전체의 평균 두께를 보다 얇게 하여 전자부품(100)을 소형화할 수 있다. 본 실시형태에서 제1 Ni 도금층(122)의 두께는 제2 Ni 도금층(123) 두께의 0.03배 이상 14.5배 이하이다.

한편, 제2 Ni 도금층(123)은 외부 전극(120)에 포함되어 있지 않아도 된다. 외부 전극(120)이 제2 Ni 도금층(123)을 포함하고 있지 않은 실시형태에 대해서는 후술한다.

상측 도금층(124)은 제1 Ni 도금층(122)의 상방에 형성되어 있다. 구체적으로는, 상측 도금층(124)은 제2 Ni 도금층(123) 상에 형성되어 있다. 본 실시형태에서는, 상측 도금층(124)은 Sn 도금층이다. Sn 도금층은 실질적으로 Sn만으로 구성되어 있다. 본 실시형태에서 상측 도금층(124)의 두께는 0.5㎛ 이상 10㎛ 이하인 것이 바람직하고, 4.5㎛ 이하인 것이 더 바람직하다.

여기서, 본 발명의 실시형태 1에서의 제1 Ni 도금층(122)을 구성하는 Ni 입자(122G) 및 제2 Ni 도금층(123)을 구성하는 Ni 입자(123G) 각각의 측정 방법에 대해 설명한다.

도 1, 도 2 및 도 4에 나타내는 바와 같이, 우선, 전자부품(100)을 연마하고, 폭방향(W)에 직교하는 절단면을 노출시킨 후, 이 절단면을 관찰한다. 전자부품(100)의 연마에서는 집속 이온빔(FIB: Focused Ion Beam) 장치를 이용한다. 절단면 관찰에서는 마이크로스코프를 이용하여 제1 Ni 도금층(122)을 구성하는 Ni 입자(122G) 및 제2 Ni 도금층(123)을 구성하는 Ni 입자(123G) 각각의 평균 입경을 측정한다.

도 2 및 도 4에 나타내는 바와 같이, 제1 Ni 도금층(122)의 Ni 입자(122G)의 측정 위치(P1)는 적층방향(T)의 중앙부이며, 길이방향(L)에서 하부전극층(121)으로부터 100㎚ 떨어진 부분이다.

도 5는 본 발명의 실시형태 1에 따른 전자부품에서의, Ni 입자의 평균 입경 측정 방법을 나타낸 모식적 부분 단면도이다. 도 5에 나타내는 바와 같이, 측정 위치(P1) 상에서 제1 Ni 도금층(122)에서 서로 인접하는 10개의 Ni 입자(122G)의 합계 길이를 측정한다. 이 합계 길이를 10으로 나눔으로써, 제1 Ni 도금층(122)의 Ni 입자(122G)의 평균 입경을 산출한다.

도 2 및 도 4에 나타내는 바와 같이, 제2 Ni 도금층(123)의 Ni 입자(123G)의 측정 위치(P2)는 적층방향(T)의 중앙부이며, 길이방향(L)에서 상측 도금층(124)으로부터 100㎚ 떨어진 부분이다. 이 측정 위치(P2) 상에서 제2 Ni 도금층(123)에서 서로 인접하는 10개의 Ni 입자(123G)의 합계 길이를 측정한다. 이 합계 길이를 10으로 나눔으로써, 제2 Ni 도금층(123)의 Ni 입자(123G)의 평균 입경을 산출한다.

다음으로, 각 구성의 치수 측정 방법에 대해 설명한다. 내층부(C)에 포함되는 유전체층(130) 및 내부 전극층(140) 각각의 두께는 다음과 같이 측정한다. 우선, 전자부품(100)을 연마하고, 길이방향(L)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 주사형 전자현미경으로 관찰한다. 다음으로, 노출시킨 절단면의 중심을 통과하는 적층방향(T)을 따른 중심선, 및 이 중심선으로부터 양 측에 등간격으로 2개씩 그은 선의 합계 5개의 선 상에서의 유전체층(130) 및 내부 전극층(140) 각각의 두께를 측정한다. 유전체층(130)의 5개의 측정값의 평균값을 유전체층(130)의 두께로 한다. 내부 전극층(140)의 5개의 측정값의 평균값을 내부 전극층(140)의 두께로 한다.

한편, 노출시킨 절단면을 적층방향(T)에서 4등분하는 경계선 상에 위치하는 상부, 중앙부 및 하부 각각에서 상기 5개의 선 상에서의 유전체층(130) 및 내부 전극층(140) 각각의 두께를 측정하고, 유전체층(130)의 측정값의 평균값을 유전체층(130)의 두께로 하며, 내부 전극층(140)의 측정값의 평균값을 내부 전극층(140)의 두께로 해도 된다.

적층체인 본체부(110)의 폭방향(W)의 치수, 및 본체부(110)의 적층방향(T)의 치수 각각은 본체부(110)에서 제1 외부 전극(120A) 및 제2 외부 전극(120B)에 덮여 있지 않은 부분을 광학 현미경에 의해 관찰함으로써 측정한다. 측정 위치는 길이방향(L)의 중앙부로 한다.

적층체인 본체부(110)의 길이방향(L)의 치수는 이하와 같이 측정한다. 우선, 전자부품(100)을 연마하고, 폭방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 상기 치수를 측정한다. 측정 위치는 적층방향(T)의 중앙부로 한다.

제1 외층부(X1)의 적층방향(T)의 치수, 및 제2 외층부(X2)의 적층방향(T)의 치수 각각은 이하와 같이 측정한다. 우선, 전자부품(100)을 연마하고, 폭방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 상기 각 치수를 측정한다. 측정 위치는 길이방향(L)의 중앙부로 한다.

제1 엔드 마진부(E1)의 길이방향(L)의 치수, 및 제2 엔드 마진부(E2)의 길이방향(L)의 치수 각각은 이하와 같이 측정한다. 우선, 전자부품(100)을 연마하고, 폭방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 상기 각 치수를 측정한다. 측정 위치는 노출시킨 절단면을 적층방향(T)에서 4등분하는 경계선 상에 위치하는 상부, 중앙부 및 하부로 한다. 이들 3군데에서의 제1 엔드 마진부(E1)의 측정값의 평균값을 제1 엔드 마진부(E1)의 길이방향(L)의 치수로 하고, 이들 3군데에서의 제2 엔드 마진부(E2)의 측정값의 평균값을 제2 엔드 마진부(E2)의 길이방향(L)의 치수로 한다.

제1 사이드 마진부(S1) 및 제2 사이드 마진부(S2) 각각의 두께는 이하와 같이 측정한다. 우선, 전자부품(100)을 연마하고, 길이방향(L)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 측정한다. 측정 위치는 노출시킨 절단면을 적층방향(T)에서 4등분하는 경계선 상에 위치하는 상부, 중앙부 및 하부로 한다. 이들 3군데에서의 제1 사이드 마진부(S1)의 측정값의 평균값을 제1 사이드 마진부(S1)의 폭방향(W)의 치수로 하고, 이들 3군데에서의 제2 사이드 마진부(S2)의 측정값의 평균값을 제2 사이드 마진부(S2)의 폭방향(W)의 치수로 한다.

하부전극층(121)의 두께는 이하와 같이 측정한다. 우선, 전자부품(100)을 연마하고, 폭방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 측정한다. 측정 위치는 적층방향(T)의 중앙부로 한다.

또한, 제1 Ni 도금층(122), 제2 Ni 도금층(123) 및 상측 도금층(124) 각각의 두께에 대해서는 이하와 같이 측정한다. 우선, 전자부품(100)을 FIB 장치에 의해 연마하고, 폭방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 상기 각각의 두께를 측정한다. 측정 위치는 적층방향(T)의 중앙부로 한다. 한편, 상측 도금층(124)의 두께에 대해서는 형광 X선 막두께계를 이용하여 측정해도 된다.

이하, 본 발명의 실시형태 1에 따른 전자부품(100)의 제조 방법에 대해 설명한다. 한편, 이하에 나타내는 전자부품(100)의 제조 방법은 적층 세라믹 콘덴서의 제조 방법이며, 제조 과정의 도중 단계까지 일괄적으로 가공 처리를 실시함으로써 마더(mother) 적층체를 제작하고, 그 후에 마더 적층체를 분단하여 개편화하고, 개편화 후의 연질 적층체에 가공 처리를 더 실시함으로써 복수개의 적층 세라믹 콘덴서를 동시에 대량으로 생산하는 방법이다.

적층 세라믹 콘덴서인 전자부품(100)을 제조할 때에는 우선 세라믹 슬러리가 조제된다. 구체적으로는 세라믹스 분말, 바인더 및 용제 등이 소정의 배합 비율로 혼합되고, 이로써 세라믹 슬러리가 형성된다.

다음으로, 세라믹 그린시트가 형성된다. 구체적으로는 세라믹 슬러리가 캐리어 필름 상에서 다이 코터, 그라비아 코터, 또는 마이크로 그라비아 코터 등을 이용하여 시트 형상으로 형성됨으로써 세라믹 그린시트가 형성된다.

다음으로, 마더 시트가 형성된다. 구체적으로는 세라믹 그린시트에 도전성 페이스트가 소정의 패턴을 가지도록 스크린 인쇄법 또는 그라비아 인쇄법 등을 이용하여 인쇄됨으로써, 세라믹 그린시트 상에 소정의 도전 패턴이 마련된 마더 시트가 형성된다.

한편, 마더 시트로는 도전 패턴을 가지는 마더 시트 이외에 도전 패턴이 형성되어 있지 않은 세라믹 그린시트도 준비된다.

다음으로, 마더 시트가 적층된다. 구체적으로는 제1 외층부(X1)를 구성하며 도전 패턴이 형성되어 있지 않은 마더 시트가 소정 매수 적층되고, 그 위에 내층부(C)를 구성하며 도전 패턴이 형성된 복수개의 마더 시트가 순차 적층되고, 그 위에 제2 외층부(X2)를 구성하며 도전 패턴이 형성되어 있지 않은 마더 시트가 소정 매수 적층됨으로써 마더 시트군이 구성된다.

다음으로, 마더 시트군이 압착된다. 정수압 프레스 또는 강체 프레스에 의해 마더 시트군이 적층방향(T)을 따라 가압되어 압착됨으로써 마더 적층체가 형성된다.

다음으로, 마더 적층체가 분단된다. 구체적으로는 프레스 커팅 또는 다이싱에 의해 마더 적층체가 매트릭스 형상으로 분단되고, 복수개의 연질 적층체로 개편화된다.

다음으로, 연질 적층체가 배럴 연마된다. 구체적으로는 연질 적층체가 세라믹 재료보다도 경도가 높은 미디어 볼(media ball)과 함께 배럴이라고 불리는 작은 상자 내에 봉입되고, 상기 배럴을 회전시킴으로써, 연질 적층체의 모서리부 및 능선부가 곡면 형상의 라운드형으로 마련된다.

다음으로, 연질 적층체가 소성된다. 구체적으로는 연질 적층체가 소정의 온도로 가열되고, 이로써 유전체 세라믹스 재료가 소성된다. 소성 온도는 유전체 세라믹스 재료의 종류에 따라 적절히 설정되고, 예를 들면, 900℃ 이상 1300℃ 이하의 범위 내에서 설정된다.

다음으로, 적층체인 본체부(110)의 표면에 하부전극층이 형성된다. 구체적으로는 제1 외부 전극(120A) 및 제2 외부 전극(120B) 각각의 하부전극층(121)이 각종 박막 형성법, 각종 인쇄법 또는 디핑법 등에 의해 형성된다. 예를 들면, 디핑법에 의해 하부전극층을 형성하는 경우, 본체부(110)의 제1 단면(115) 및 제2 단면(116)에 도전성 페이스트를 도포한 후, 도전성 페이스트를 베이킹한다. 도전성 페이스트는 유기 용제와 금속 입자와 유리를 포함한다. 본 실시형태에서는 베이킹 온도는 840℃이다.

다음으로, 도금 처리에 의해 하부전극층(121)을 덮도록 제1 Ni 도금층(122), 제2 Ni 도금층(123) 및 상측 도금층(124)이 순차 전해도금에 의해 형성된다. 상기 각 전극이 형성됨으로써, 제1 외부 전극(120A) 및 제2 외부 전극(120B)이 구성된다.

본 실시형태에서 제1 Ni 도금층(122) 및 제2 Ni 도금층(123)은 배럴 전기도금 장치를 이용한 전해도금에 의해 형성된다. 제1 Ni 도금층(122)의 제1 Ni 입자(122G) 및 제2 Ni 도금층(123)의 제2 Ni 입자(123G) 각각의 평균 입경은 상기 전해도금에서 사용하는 도금액 중의 금속이온 농도, 도금액에 포함되는 첨가제의 종류 및 농도, 전해도금 시에 인가하는 전류의 전류값, 처리 온도, 또는 도금액의 교반 강도 등의 가공 조건을 제어함으로써 적절히 설정할 수 있다. 예를 들면, 도금액 중에서의 첨가제의 농도가 클수록 Ni 입자의 평균 입경은 작아진다. 인가하는 전류의 전류값이 클수록 Ni 입자의 평균 입경은 작아진다. 도금액의 온도가 높을수록 Ni 입자의 평균 입경은 작아진다.

배럴 전기도금 장치를 이용한 전해도금의 가공 조건을 제어함으로써 Ni 도금의 평균 입경을 설정할 때의 가공 조건의 일례를 하기 표 1에 나타낸다. 한편, 하기 표 1에서 사용한 첨가제는 사카린이다.

표 1에 나타내는 바와 같이, 가공 조건 1, 가공 조건 2 및 가공 조건 3 각각은 인가하는 전류의 전류값이 서로 다르다. 표 1에 나타내는 바와 같이, 전류값이 클수록, 형성되는 Ni 도금의 Ni 입자의 입경이 작아져 있는 것을 알 수 있다.

한편, 첨가제로는 사카린 이외에 벤젠설폰산, 벤조티아졸, 티오요소, 벤잘아세톤, 폴리에틸렌글리콜, 부틴디올, 또는 프로파르길알코올 등을 사용할 수 있다.

한편, 제1 Ni 도금층 및 제2 Ni 도금층을 전해도금에 의해 형성했을 때에는 수소 이온의 환원 반응에 의해 수소 원자가 생긴다. 이 수소 원자가 제1 Ni 도금층(122) 및 제2 Ni 도금층 각각에 흡장된다. 흡장된 수소 원자는 외부 전극(120) 중을 자유롭게 이동하는 것이 가능해진다.

상기 일련의 공정을 거침으로써, 적층 세라믹 콘덴서인 본 발명의 실시형태 1에 따른 전자부품(100)이 제조된다.

이하, 전자부품에서 제1 Ni 도금층(122)의 Ni 입자(122G)의 평균 입경(D_N1), 제2 Ni 도금층(123)의 Ni 입자(123G)의 평균 입경(D_N2), 제1 Ni 도금층(122)의 두께(T_N1), 및 제2 Ni 도금층(123)의 두께(T_N2) 각각을 변경했을 때의, 전자부품(100)에서의 가속 시험 후 절연 저항 및 솔더 젖음성의 변화를 평가한 제1 실험예에 대해 설명한다.

본 실험예에서는 각 실시예 및 각 비교예에 따른 전자부품의 길이방향(L)의 치수가 1.10㎜, 폭방향(W)의 치수가 0.600㎜, 적층방향(T)의 치수가 0.600㎜가 되도록 전자부품을 제조했다. 또한, 각 실시예 및 각 비교예에 따른 전자부품은 내층부(C)에 포함되는 복수개의 유전체층(130) 각각의 두께가 0.60㎛, 내층부(C)에 포함되는 복수개의 내부 전극층(140) 각각의 두께가 0.50㎛, 제1 엔드 마진부(E1)의 길이방향(L)의 치수 및 제2 엔드 마진부(E2)의 길이방향(L)의 치수 각각이 40㎛, 제1 사이드 마진부(S1) 및 제2 사이드 마진부(S2)의 폭방향(W)의 치수 각각이 20㎛, 제1 외층부(X1)의 적층방향(T)의 치수 및 제2 외층부(X2)의 적층방향(T)의 치수 각각이 30㎛가 되도록 제조했다.

본 실험예에서는 Ni 입자의 평균 입경의 측정에 이용하는 FIB 장치로서 에스아이아이·나노테크놀로지 가부시키가이샤 제품인 "SMI-3050R"을 사용했다.

또한, 가속 시험은 고온고습도의 조 내에서 전자부품에 전압을 인가함으로써 실시했다. 우선, 각 실시예 및 각 비교예에 따른 전자부품을 125℃, 상대 습도 95% RH의 분위기를 가지는 조 내에 설치했다. 그리고 조 내에 설치한 전자부품에 대해 1V의 직류 전압을 제1 외부 전극(120A)과 제2 외부 전극(120B) 사이에 인가한 상태에서 100시간 유지했다. 이와 같이 처리된 전자부품에 대해 절연 저항값을 측정하고, 가속 시험 전 상태에서의 절연 저항값에 대하여 90% 이하가 된 전자부품을 "불량"으로 판정했다.

솔더 젖음성 평가는 가부시키가이샤 레스카 제품인 솔더 체커(품번: SAT-5100)를 사용하여 솔더 소구평형법(solder globule balancing method)에 의해 실시했다. 한편, 에이징은 불포화형 PCT 장치를 이용하여 온도가 105℃, 상대 습도가 100% 이하 RH, 기압이 1.22×10⁵Pa의 분위기하에서 4시간 실시했다. 또한, 솔더의 조성은 Sn-3.0Ag-0.5Cu, 솔더의 질량은 25±2.5㎎, 철심의 직경은 2㎜, 플럭스는 로진을 25wt%와 2-프로판올(이소프로필알코올)을 포함하는 것, 솔더 측의 플럭스의 양은 20±1㎕, 침지 속도는 1㎜/s, 침지 깊이는 0.1㎜, 침지 시간은 10초, 측정 레인지는 5mN, 시험 온도는 230±3℃로 했다. 상기 조건 하에 솔더 접촉 시부터 솔더와의 접촉각이 90도로 돌아올 때까지의 시간(T₀)을 측정했다. 측정 결과, 시간(T₀)이 4.0초 이하인 것을 "양호", 4.0초 초과인 것을 "불량"으로 판정했다.

각 실시예 및 각 비교예에 따른 전자부품에 대해, 가속 시험 후 절연 저항 및 솔더 젖음성을 평가한 결과를 하기 표 2부터 표 4에 나타낸다. 표 2부터 표 4에서는 각 실시예 및 각 비교예에 대해 10개의 샘플의 절연 저항값을 측정한 결과, "불량"으로 판정된 수가 0개인 경우에 "A", 1개 이상 3개 이하인 경우에 "B", 4개 이상인 경우에 "C"로 하여 가속 시험 후 절연 저항의 평가 결과를 나타내고 있다. 또한, 표 2부터 표 4에서는 각 실시예 및 각 비교예에 대해 10개의 샘플의 시간(T₀)을 측정한 결과, "불량"으로 판정된 수가 0개이었던 경우에 "A", 1개 이상 3개 이하이었던 경우에 "B", 4개 이상이었던 경우에 "C"로 하여 솔더 젖음성의 평가 결과를 나타내고 있다.

표 2부터 표 4에 나타내는 바와 같이, 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)이 52㎚를 초과하는 비교예 1~8, 및 제1 Ni 도금층을 가지지 않는 비교예 9 및 10에서는 가속 시험 후 절연 저항의 평가가 "B" 또는 "C"로 되어 있다. 즉, 각 비교예에 따른 전자부품은 절연 저항이 저하되는 경향이 있다.

절연 저항이 낮아지는 원인으로는 이하의 경우를 생각할 수 있다. 상술한 바와 같이, 제1 Ni 도금층 및 제2 Ni 도금층을 전해도금에 의해 형성했을 때에 수소 원자가 생긴다. 상기 각 비교예에 따른 전자부품에서는 이 수소 원자가 금속 성분을 가지는 외부 전극 중을 자유롭게 이동할 수 있고, 수소 원자는 본체부 내에도 확산된다. 본체부 내에 확산된 수소 원자는 본체부의 절연 저항의 저하를 발생시킨다.

그러나 표 2부터 표 4에 나타내는 바와 같이, 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)이 52㎚ 이하인 실시예 1~실시예 26은 가속 시험 후 절연 저항의 평가가 "A"로 되어 있다. 즉, 각 실시예에 따른 전자부품은 절연 저항이 저하되는 것이 억제되어 있다.

절연 저항의 저하가 억제되어 있는 이유는 이하와 같이 생각할 수 있다. 도 6은 본 발명의 제1 실험예에서의 비교예에 따른 전자부품에서 외부 전극의 표면으로부터의 깊이에 대한, 외부 전극 중의 수소 원자 농도의 변화를 측정한 결과의 일례를 모식적으로 나타내는 그래프이다. 도 7은 본 발명의 제1 실험예에서의 실시예에 따른 전자부품에서 외부 전극의 표면으로부터의 깊이에 대한, 외부 전극 중의 수소 원자 농도의 변화를 측정한 결과의 일례를 모식적으로 나타내는 그래프이다.

도 6 및 도 7에서는 제1 Ni 도금층 및 제2 Ni 도금층 양쪽을 가지는 전자부품에 대해 측정한 결과를 나타내고 있다. 상기 수소 원자 농도는 예를 들면, 다이나믹 2차 이온 질량분석법(D-SIMS: Dynamic-Secondary Ion Mass Spectrometry)에 의해 측정할 수 있다. 본 실험예에서 수소 원자 농도는 Cameca사 제품인 "IMS-6f"를 이용하여 다이나믹 2차 이온 질량분석법(D-SIMS: Dynamic-Secondary Ion Mass Spectrometry)에 의해 측정했다.

도 6에 나타내는 바와 같이, 비교예에 따른 전자부품에 대해서는 외부 전극 내에서 제1 Ni 도금층의 수소 원자 농도와 제2 Ni 도금층의 수소 원자 농도가 대략 동일하게 되어 있다. 이에 반해, 도 7에 나타내는 바와 같이, 각 실시예에 따른 전자부품에 대해서는 외부 전극 내에서 제1 Ni 도금층의 수소 원자 농도가 가장 높아져 있다. 더욱이, 도 6 및 도 7에 나타내는 바와 같이, 비교예에 따른 전자부품의 하부전극층의 수소 원자 농도보다 실시예에 따른 전자부품의 하부전극층의 수소 원자 농도가 낮아져 있다.

따라서, 도 6 및 도 7에 나타내는 바와 같이, 본 실험예에서의 각 실시예에 따른 전자부품에서는 제1 Ni 도금층(122)이 수소 원자를 트래핑하기 때문에, 하부전극층(121)에 확산되는 수소 원자가 비교적 적어지고, 나아가서는 하부전극층(121)을 통해 본체부(110)에 확산되는 수소 원자가 비교적 적어져 있다고 생각할 수 있다. 본체부(110) 내의 수소 원자가 적으면, 유전체층(130)을 확산하는 수소 원자도 적어진다. 이와 같이 하여, 상기 각 실시예에 따른 전자부품(100)에서는 절연 저항의 저하가 억제되어 있다고 생각할 수 있다.

또한, 표 2부터 표 4에 나타내는 바와 같이, 각 실시예에서는 제1 Ni 도금층은 Ni 입자의 평균 입경이 52㎚ 이하이며, 비교적 작은 입경의 Ni 입자로 구성되어 있다. 즉, 각 실시예에서의 제1 Ni 도금층은 Ni 입자의 입계 면적이 크다. 이 때문에, 각 실시예에서 외부 전극(120) 중을 확산하고 있는 수소 원자는 제1 Ni 도금층의 Ni 입자의 계면 상에 쌓이기 쉬워진다고 생각할 수 있다.

다음으로, 솔더 젖음성의 평가 결과에 대해 설명한다. 또한, 표 2에 나타내는 바와 같이, 제2 Ni 도금층의 Ni 입자의 평균 입경(D_N2)이 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)의 2.3배 이상인 실시예 1~5, 7, 8에 따른 전자부품은 솔더 젖음성의 평가가 "A"이다. 한편, 제2 Ni 도금층의 Ni 입자의 평균 입경(D_N2)이 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)의 2.3배 미만인 실시예 6, 9에 따른 전자부품은 솔더 젖음성의 평가가 "C"로 되어 있다. 즉, 제2 Ni 도금층의 Ni 입자의 평균 입경(D_N2)이 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)의 2.3배 이상이면, 솔더 젖음성이 향상되어 있는 것을 알 수 있다.

솔더 젖음성이 향상되어 있는 이유에 대해서는 이하와 같이 생각할 수 있다. 외부 전극(120)에 솔더를 부착시킬 때, 솔더는 상측 도금층(124)을 용융시킨 후, 제2 Ni 도금층(123) 상을 젖음 확산된다. 여기서, 실시예 1~5, 7, 8에 따른 전자부품은 상기 구성에 의해 제2 Ni 도금층(123)을 구성하는 Ni 입자(123G)의 평균 입경이 비교적 커져 있기 때문에, 제2 Ni 도금층(123)에서는 Ni의 산화가 억제되어 있다. 이 때문에, 산화가 억제된 제2 Ni 도금층(123)의 표면 상에서는 젖음성이 향상되는 것으로 생각할 수 있다. 나아가서는 외부 전극(120)에 솔더를 부착시켰을 때의 솔더 젖음성이 향상되는 것으로 생각할 수 있다.

또한, 표 3 및 표 4에 나타내는 바와 같이, 제1 Ni 도금층의 두께(T_N1)가 제2 Ni 도금층의 두께(T_N2)의 0.03배 이상인 실시예 11~18, 20~26에 따른 전자부품은 절연 저항의 저하가 억제되어 있다. 제1 Ni 도금층의 두께(T_N1)가 제2 Ni 도금층의 두께(T_N2)의 14.5배 이하인 실시예 10~26에 따른 전자부품은 솔더 젖음성이 향상되어 있다.

표 2에 나타내는 바와 같이, 제2 Ni 도금층의 Ni 입자의 평균 입경(D_N2)이 99㎚ 이상인 실시예 1~5, 7, 8에 따른 전자부품은 제2 Ni 도금층의 Ni 입자의 평균 입경(D_N2)이 99㎚ 미만인 실시예 6, 9에 따른 전자부품과 비교하여 솔더 젖음성이 향상되어 있다.

이상과 같이, 본 발명의 실시형태 1에 따른 전자부품(100)은 제1 Ni 도금층(122)이 평균 입경이 52㎚ 이하의 Ni 입자로 구성되어 있다.

이로써, 제1 Ni 도금층(122)으로부터 본체부(110)로 수소 원자가 확산되는 것을 억제할 수 있다. 나아가서는 전자부품(100)의 전기적 특성 저하를 억제할 수 있다.

본 실시형태에서 제2 Ni 도금층(123)을 구성하는 Ni 입자(123G)의 평균 입경은 제1 Ni 도금층(122)을 구성하는 Ni 입자의 평균 입경의 2.3배 이상이다.

이로써, 제2 Ni 도금층(123)의 표면에서는 산화가 억제됨으로써 솔더 젖음성이 향상된다. 나아가서는 외부 전극(120)의 솔더 젖음성을 향상시킬 수 있다.

본 실시형태에서 제1 Ni 도금층(122)의 두께는 제2 Ni 도금층(123) 두께의 0.03배 이상이다.

이로써, 수소 원자의 트래핑이 가능한 제1 Ni 도금층(122)이 소정의 두께를 가지도록 마련되어 있기 때문에, 보다 많은 수소 원자를 트래핑할 수 있다. 나아가서는 전자부품(100)의 전기적 특성의 저하를 억제할 수 있다.

본 실시형태에서 제1 Ni 도금층(122)의 두께는 제2 Ni 도금층(123) 두께의 14.5배 이하이다.

이로써, 제2 Ni 도금층(123)이 소정의 두께를 확보할 수 있기 때문에, 상측 도금층(124)이 솔더의 부착에 의해 용융했을 때에 제2 Ni 도금층(123)과 함께 제1 Ni 도금층(122)이 노출되는 것을 억제할 수 있다. 따라서, 외부 전극(120)의 솔더 젖음성이 저하되는 것을 억제할 수 있다.

본 실시형태에서 제2 Ni 도금층(123)은 평균 입경이 99㎚ 이상의 Ni 입자로 구성되어 있다.

이로써, 제2 Ni 도금층(123)의 Ni 입자(123G) 표면 산화가 억제되고, 제2 Ni 도금층(123)의 솔더 젖음성이 향상된다. 따라서 외부 전극(120)의 솔더 젖음성을 향상시킬 수 있다.

본 실시형태에서 하부전극층(121)은 금속을 포함하고 있다. 이로써, 하부전극층(121)에서 소정의 전기 전도율을 확보할 수 있다.

본 실시형태에서 하부전극층(121)은 금속산화물을 추가로 포함하고 있어도 된다. 이로써, 본체부(110)와 하부전극층(121)을 동시에 소성함으로써 형성하는 경우에는 하부전극층(121)과 본체부(110)의 고착력을 향상시킬 수 있다. 나아가서는 외부 전극(120) 전체의 두께를 얇게 할 수 있다.

본 실시형태에서 하부전극층(121)은 유리를 추가로 포함하고 있다. 이로써, 도전성 페이스트를 본체부(110)에 도포하여 하부전극층(121)을 마련할 때에 상기 유리가 도전성 페이스트에 포함되는 소결 조제와 본체부(110)를 서로 충분한 강도로 고착시킬 수 있다.

본 실시형태에서 하부전극층(121)은 수지 성분을 추가로 포함하고 있어도 된다. 이로써, 전자부품(100)이 기판에 실장되었을 때에, 기판의 굴곡에 대하여 하부전극층(121)의 강도를 향상시킬 수 있다.

본 실시형태에서 하부전극층(121)에 포함되는 상기 금속은 Cu(구리), Ag(은), Au(금), Ni(니켈), Sn(주석), 또는 이들 중 어느 하나를 가지는 합금을 포함하고 있다.

이로써, 하부전극층(121)에 비교적 높은 도전성을 부여할 수 있다.

본 실시형태에 따른 전자부품(100)은 적층 세라믹 콘덴서이다.

본 실시형태에서의 전자부품(100)은 하부전극층(121) 중으로의 수소 원자의 확산이 억제되어 있다. 따라서, 적층 세라믹 콘덴서의 본체부(110)에 포함되는 세라믹스가 수소 원자로 환원되는 것을 억제할 수 있다. 나아가서는 수소 원자에 의한 세라믹스의 환원에 의해 적층 세라믹 콘덴서의 절연 저항이 저하되는 것을 억제할 수 있다.

(실시형태 2)

이하, 본 발명의 실시형태 2에 따른 전자부품에 대해 설명한다. 본 발명의 실시형태 2에 따른 전자부품은 외부 전극이 제2 Ni 도금층을 포함하고 있지 않은 점에서, 본 발명의 실시형태 1에 따른 전자부품(100)과 다르다. 따라서, 본 발명의 실시형태 1에 따른 전자부품과 동일한 구성에 대해서는 설명을 반복하지 않는다.

도 8은 본 발명의 실시형태 2에 따른 전자부품을 나타내는 단면도이다. 한편, 도 8에서는 도 2와 동일한 절단면에서 본 것으로 도시하고 있다. 도 8에 나타내는 바와 같이, 본 발명의 실시형태 2에 따른 전자부품(200)에서는 상측 도금층(124)은 제1 Ni 도금층(222) 상에 형성되어 있다.

다음으로, 본 실시형태에 따른 전자부품(200)에서의 가속 시험 후 절연 저항을 평가한 제2 실험예에 대해 설명한다. 제2 실험예에서의 각 측정 조건 및 절연 저항의 평가 방법은 본 발명의 실시형태 1에서의 제1 실험예와 동일하다.

제2 실험예에서 각 실시예 및 각 비교예에 따른 전자부품에 대해, 가속 시험 후 절연 저항을 평가한 결과를 하기 표 5에 나타낸다.

표 5에 나타내는 바와 같이, 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)이 52㎚를 초과하는 비교예 11~15에서는 가속 시험 후 절연 저항의 평가가 "B" 또는 "C"로 되어 있다. 한편, 제1 Ni 도금층의 Ni 입자의 평균 입경(D_N1)이 52㎚ 이하인 실시예 27~실시예 32는 가속 시험 후 절연 저항의 평가가 "A"로 되어 있다. 즉, 제2 실험예에서도 각 실시예에 따른 전자부품은 절연 저항의 저하가 억제되어 있다.

이상에 의해, 본 발명의 실시형태 2에서도 제1 Ni 도금층(222)은 평균 입경이 52㎚ 이하의 Ni 입자(122G)로 구성되어 있기 때문에, 제1 Ni 도금층(222)으로부터 본체부(110)로 수소 원자가 확산되는 것을 억제할 수 있다. 나아가서는 전자부품(100)의 특성 저하를 억제할 수 있다.

상술한 실시형태의 설명에서 조합 가능한 구성을 서로 조합해도 된다.

본 발명의 실시형태에 대해 설명했는데, 금번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타내지고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims

본체부와,
상기 본체부의 표면에 마련된 외부 전극을 포함하고,
상기 외부 전극은 하부전극층과, 상기 하부전극층 상에 형성된 제1 Ni(니켈) 도금층과, 상기 제1 Ni 도금층의 상방(上方)에 형성된 상측 도금층을 포함하며,
상기 제1 Ni 도금층은 평균 입경이 52㎚ 이하의 Ni 입자로 구성되는, 전자부품.
제1항에 있어서,
상기 외부 전극은 상기 제1 Ni 도금층과 상기 상측 도금층 사이에 위치하는 제2 Ni 도금층을 더 포함하고,
상기 제2 Ni 도금층을 구성하는 Ni 입자의 평균 입경은 상기 제1 Ni 도금층을 구성하는 Ni 입자의 평균 입경의 2.3배 이상인, 전자부품.
제2항에 있어서,
상기 제1 Ni 도금층의 두께는 상기 제2 Ni 도금층의 두께의 0.03배 이상인, 전자부품.
제3항에 있어서,
상기 제1 Ni 도금층의 두께는 상기 제2 Ni 도금층의 두께의 14.5배 이하인, 전자부품.
제1항에 있어서,
상기 외부 전극은 상기 제1 Ni 도금층과 상기 상측 도금층 사이에 위치하는 제2 Ni 도금층을 더 포함하고,
상기 제2 Ni 도금층은 평균 입경이 99㎚ 이상의 Ni 입자로 구성되는, 전자부품.
제5항에 있어서,
상기 제1 Ni 도금층의 두께는 상기 제2 Ni 도금층의 두께의 0.03배 이상인, 전자부품.
제6항에 있어서,
상기 제1 Ni 도금층의 두께는 상기 제2 Ni 도금층의 두께의 14.5배 이하인, 전자부품.
제1항에 있어서,
상기 하부전극층은 금속을 포함하는, 전자부품.
제8항에 있어서,
상기 하부전극층은 금속산화물을 추가로 포함하는, 전자부품.
제8항에 있어서,
상기 하부전극층은 유리를 추가로 포함하는, 전자부품.
제10항에 있어서,
상기 하부전극층은 금속산화물을 추가로 포함하는, 전자부품.
제8항에 있어서,
상기 하부전극층은 수지 성분을 추가로 포함하는, 전자부품.
제12항에 있어서,
상기 하부전극층은 금속산화물을 추가로 포함하는, 전자부품.
제8항에 있어서,
상기 하부전극층은 유리 및 수지 성분을 추가로 포함하는, 전자부품.
제14항에 있어서,
상기 하부전극층은 금속산화물을 추가로 포함하는, 전자부품.
제8항에 있어서,
상기 금속은 Cu(구리), Ag(은), Au(금), Ni(니켈), Sn(주석), 또는 이들 중 어느 하나를 가지는 합금을 포함하는, 전자부품.
제1항에 있어서,
상기 전자부품은 적층 세라믹 콘덴서인, 전자부품.