KR20060105688A - 발광 장치 구동 방법 - Google Patents

발광 장치 구동 방법 Download PDF

Info

Publication number
KR20060105688A
KR20060105688A KR1020060074720A KR20060074720A KR20060105688A KR 20060105688 A KR20060105688 A KR 20060105688A KR 1020060074720 A KR1020060074720 A KR 1020060074720A KR 20060074720 A KR20060074720 A KR 20060074720A KR 20060105688 A KR20060105688 A KR 20060105688A
Authority
KR
South Korea
Prior art keywords
signal line
circuit
digital image
display
gate signal
Prior art date
Application number
KR1020060074720A
Other languages
English (en)
Other versions
KR100830363B1 (ko
Inventor
준 고야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060105688A publication Critical patent/KR20060105688A/ko
Application granted granted Critical
Publication of KR100830363B1 publication Critical patent/KR100830363B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

n-비트(n은 자연수) 디지털 영상 신호들을 사용함으로써 영상 디스플레이를 수행하기 위한 전기-광학 장치(electro-optical device)에서, 한 화소는 n×m(m은 자연수) 메모리 회로들을 통합하며, m개의 프레임에 대한 디지털 영상 신호를 화소[도면에 도시된 예에서, n=3, m=2, 및 메모리 회로들(A1 내지 A3 및 B1 내지 B3)은 3비트×2 프레임에 대한 신호를 저장한다]에 저장하는 기능을 가진다. 따라서, 정지 화상(still picture)의 디스플레이에서, 메모리 회로들에 한번 저장된 디지털 영상 신호들은 반복적으로 수행되고, 디스플레이는 각각의 프레임에 대하여 수행되며, 이에 따라 소스 신호 라인 구동 회로의 구동은 디스플레이동안 중지된다. 그 결과, 전기-광학 장치의 소비전력이 감소된다.
전기-광학 장치, 영상 신호, 정지 화상, 구동 회로,

Description

발광 장치 구동 방법{A driving method of a light-emitting device}
도 1은 내부에 복수의 메모리 회로들을 포함하는 본 발명의 화소 회로도.
도 2는 본 발명의 화소를 사용함으로써 디스플레이를 수행하는 소스 신호 라인 구동 회로에 대한 회로 구조를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 화소를 사용함으로써 디스플레이를 수행하는 타이밍도를 도시한 도면.
도 4a 내지 도 4b는 내부에 복수의 메모리 회로들을 포함하는 본 발명의 화소에 대한 상세 회로도.
도 5는 제 2 래치 회로를 갖지 않는 소스 신호 라인 구동 회로의 회로 구조를 나타낸 도면.
도 6은 도 5의 소스 신호 라인 구동 회로에 의해 구동되며 본 발명이 적용되는 화소의 상세 회로도.
도 7a 내지 도 7c는 도 5 및 도 6에 도시된 회로를 사용함으로써 디스플레이를 수행하는 타이밍도를 나타낸 도면.
도 8은 동적 메모리가 메모리 회로를 위해 사용되는 경우의 본 발명의 화소에 대한 상세 회로도.
도 9는 도 10a 내지 도 12b에 도시된 전기-광학 장치와 다른 방향에서 광을 방사하는 EL 소자의 구조를 가진 전기-광학 장치의 단면도.
도 10a 내지 도 10c는 본 발명의 화소를 포함하는 전기-광학 장치의 제조공정의 실시예를 나타낸 도면.
도 11a 내지 도 11c는 본 발명의 화소를 포함하는 전기-광학 장치의 제조공정의 실시예를 나타낸 도면.
도 12a 내지 도 12b는 본 발명의 화소를 포함하는 전기-광학 장치의 제조공정을 실시예를 나타낸 도면.
도 13은 종래의 전기-광학 장치의 전체 회로구조를 나타내는 개략도.
도 14는 종래의 전기-광학 장치의 소스신호 라인 구동 회로의 회로 구조를 나타낸 도면.
도 15a 내지 도 15f는 본 발명의 화소를 포함하는 디스플레이 장치가 적용될 수 있는 전기 장치의 실시예를 나타낸 도면.
도 16a 내지 도 16d는 본 발명의 화소를 포함하는 디스플레이 장치가 적용될 수 잇는 전기장치의 실시예를 나타낸 도면.
도 17은 제 2 래치 회로를 갖지 않는 소스 신호 라인 구동 회로의 회로구조를 나타낸 도면.
도 18a 내지 도 18c는 도 17에 도시된 회로를 사용함으로써 디스플레이를 수행하기 위한 타이밍도를 나타낸 도면.
도 19a 및 도 19b는 종래의 전기-광학 장치의 화소부의 확대도.
도 20a 내지 도 20d는 전기-광학 장치에서 시간순서 시스템의 타이밍을 나타 낸 도면.
도 21은 도 5의 소스 신호 라인 구동 회로에 의해 구동된 화소의 회로도.
본 발명은 전기-광학 장치의 구동 회로 및 구동 회로를 사용하는 전기-광학 장치, 특히 절연체상에 형성된 박막 트랜지스터를 포함하는 능동 매트릭스형 전기-광학 장치 및 구동 회로를 사용하는 능동 매트릭스형 전기-광학 장치의 구동 회로에 관한 것이다. 특히, 본 발명은 디지털 영상 신호를 영상원(image source)으로서 사용하며, 유기 전계-발광(organic electro-luminescence)(EL) 소자와 같은 자체 발광소자를 화소부로서 사용하는 능동 매트릭스형 전기-광학 장치의 구동 회로, 및 구동 회로를 사용하는 능동 매트릭스형 전기-광학 장치에 관한 것이다.
EL 소자는, 전계-발광(전계-발광: 전기장이 공급될 때 발생하는 발광)이 얻어지는 유기화합물을 가지는 층(이하 EL층으로써 언급됨), 애노드, 및 캐소드를 포함한다. 유기화합물에서의 발광은, 단일 여기 상태(singlet excitation state)가 접지 상태(ground state)로 리턴되는 시간에 광방사(light emission)[형광(fluorescence)]를 포함하며, 다중항 여기 상태(triplet excitation state)가 접지 상태로 리턴되는 시간에 광방사[인광(phosphorescence)]를 포함하며, 본 발명은 다른 광 방사를 사용하는 전기-광학 장치에 적용될 수 있다.
부수적으로, 본 명세서에서는 애노드 및 캐소드사이에 제공된 층은 EL층으로 써 정의된다. 특히, EL 층은 발광층, 홀 주입층, 전자 주입층, 홀 전송층, 전자 전송층등을 포함한다. EL 소자는 기본적으로 애노드/발광층/캐소드가 연속적으로 적층되는 구조를 가지며, 이 구조외에 EL소자는 애노드/홀주입층/발광층/캐소드 또는 애노드/홀 주입층/발광층/전자 전송층/캐소드가 연속적으로 적층되는 구조를 가질 수 있다.
이외에, 본 명세서에서는 애노드, EL층 및 캐소드로 형성된 소자는 EL 소자로 불린다.
최근에, 반도체 박막이 절연체, 특히 유리기판상에 형성되는 전기-광학 장치, 특히 박막 트랜지스터(이하 TFT들로 언급됨)를 사용하는 능동 매트릭스형 전기-광학 장치는 현저하게 대중화되었다. TFT들을 사용하는 능동 매트릭스형 전기-광학 장치는 매트릭스 형태로 배열되는 수천개 내지 수백만개의 TFT들을 포함하며, 각 화소의 전하를 제어함으로써 영상을 디스플레이한다.
게다가, 최근 기술로써 화소를 구성하는 화소 TFT들외에 TFT들을 사용함으로써 화소부의 주변 부분에 구동 회로를 동시에 형성되는 폴리실리콘 TFT에 관한 기술은 발전되어 왔으며, 장치를 소형화시키고 소비전력를 감소시켰으며, 이에 따라 전기-광학 장치는 이동장치의 디스플레이 부분에 대해 필수적인 장치가 되었으며, 이의 응용분야는 최근에 현저하게 증대되고 있다.
게다가, LCD(액정 디스플레이)를 대체하는 평면 디스플레이로써, 유기 EL과 같은 자체 발광재료를 사용하는 전기-광학 장치는 점점 관심이 고조되고 있으며 활발한 연구가 수행되고 있다.
도 13은, 디지털 시스템 전기-광학 장치의 실시예를 나타낸 개략도이다. 화소부(1307)는 중심에 배열된다. 화소부에서, EL소자에 전류를 공급하기 위한 전류 공급라인(1306)은 소스 신호 라인 및 게이트 신호 라인에 더하여 배열된다. 소스 신호 라인을 제어하는 소스 신호 라인 구동 회로(1301)는 화소부의 상부측면에 배열된다. 소스 신호 라인 구동 회로(1301)는 시프트 레지스터 회로(1303), 제 1 래치 회로(1304), 제 2 래치 회로(1305)등을 포함한다. 게이트 신호 라인을 제어하는 게이트 신호 라인 구동 회로(1302)는 화소부의 양측면에 배열된다. 도 13에서, 비록 게이트 신호 라인 구동 회로(1302)가 화소부의 양측면에 배열될지라도, 게이트 신호 라인 구동 회로는 한측면에 배열될 수 있다. 그러나, 양측면에의 배열은 효율적인 구동 및 신뢰성 있는 구동을 달성할 수 있다.
소스 신호 라인 구동 회로(1301)는 도 14에 도시된 바와같은 구조를 가지며 시프트 레지스터 회로(SR)(1401), 제 1 래치 회로(LAT1)(1402), 제 2 래치 회로(LAT2)(1403) 등을 포함한다. 비록 도 14에 도시되지 않을지라도, 버퍼회로, 레벨 시프트 회로등은 필요할때마다 배열될 수 있다.
이하에서는 도 13 및 도 14를 참조로하여, 동작이 간단하게 설명될 것이다. 우선, 클록신호(S-CLK, SCLKb) 및 시작 펄스(S-SP)는 시프트 레지스터 회로(1303)(도 14에서 SR로 표현됨)에 입력되고, 샘플링 펄스는 순차적으로 출력된다. 다음에, 샘플링 펄스는 제 1래치 회로(1304)(도 14에서 LAT1으로 표현됨)에 입력되며, 동일한 제 1래치 회로(1304)에 입력되는 디지털 영상회로(디지털 데이터)가 각각 유지된다. 이러한 기간은 도트 데이터 샘플링 기간으로 불린다. 여기서, D1은 최상위 비트(MSB)이며, D3은 최하위 비트(LSB)이다. 제 1 래치 회로(1304)에서, 수평기간에서 1비트에 대한 디지털 영상 신호의 홀딩이 완료될 때, 제 1래치 회로(1304)에서 유지되는 디지털 영상 신호들이 래치신호(래치 펄스)의 입력에 따라 제 2래치 회로(1305)(도 14에서 LAT2로 표현됨)에 귀선 기간(refrace period)에서 전송된다. 디지털 영상 신호들이 제 1 래치 회로에서부터 제 2래치 회로로 전송되는 기간은 라인 데이터 래치기간으로 불린다.
다른 한편으로, 게이트 신호 라인측 구동 회로(1302)에서, 게이트 측 클록신호(G-CLK) 및 게이트측 시작펄스(G-SP)는 시프트 레지스터(도시안됨)에 입력된다. 입력신호를 기초로하여, 시프트 레지스터는 버퍼등(도시안됨)을 통해 게이트 신호 라인 선택펄스로써 출력되는 펄스들을 순차적으로 출력하며, 게이트 신호 라인들은 순차적으로 선택된다.
소스 신호 라인측 구동 회로(1301)의 제 2래치 회로(1305)에 전송되는 데이터는 게이트 신호 라인 선택 펄스에 의해 선택된 행의 회소에 기록된다.
다음에, 화소부(1307)의 구동이 기술될 것이다. 도 19a 및 도 19b는 도 13의 화소부(1307)의 일부분을 도시한다. 도 19a는 3×3화소의 매트릭스를 도시한다. 점선 프레임(1900)에 의해 둘러싸인 부분은 1개의 화소이며, 도 19b는 그것의 확대도이다. 도 19b에서, 도면부호 1902는 신호가 화소에 기록될 때 스위칭 소자로써 기능을 하는 TFT(이하 스위칭 TFT로 언급됨)를 나타낸다. N 채널형 및 P채널형중 어느 한 극성은 스위칭 TFT(1901)를 위하여 사용된다. 도면부호 1901은 EL 소자(1903)로의 전류를 제어하기 위한 소자(전류제어소자)로써 기능을 하는 TFT(이하 EL 구동 TFT로 언급됨)를 나타낸다. P 채널형이 EL 구동 TFT(1902)를 위하여 사용되는 경우에, 이 TFT(1902)은 EL소자(1903)의 애노드(1909) 및 전류 공급라인(1907)사이에 배열된다. 다른 구성방법으로써, N 채널형은 EL 구동 TFT(1902)를 위하여 사용되며, 이 TFT는 EL 소자(1903)의 애노드(1910) 및 전류 공급라인(1908)사이에 배열된다. 그러나, 접지 소스가 TFT의 동작에 대하여 우수하기 때문에, EL 소자(1903)의 제조시 제한으로부터 시스템은 P 채널형이 EL 구동 TFT(1902)를 위하여 사용되며, EL 구동 TFT(1902)는 EL 소자(1903)의 애노드(1909) 및 전류 공급라인(1907)사이에 배열된다. 도면부호 1904는 소스 신호 라인(1906)으로부터 입력되는 신호(전압)를 유지하는 저장 커패시터를 나타낸다. 비록 도 19b에서의 저장 커패시터(1904)의 한 단자가 전류 공급라인(1907)에 접속될지라도, 전용 기록라인이 사용되는 경우가 존재한다. 스위칭 TFT(1901)의 게이트 전극은 게이트 신호 라인(1905)에 접속되며, 그의 소스영역은 소스 신호 라인(1906)에 접속된다.
다음에, 능동형 전기-광학 장치의 회로에 대한 동작이 도 19a 및 도 19b를 참조로하여 기술될 것이다. 우선, 게이트 신호 라인(1905)이 선택될 때, 전압은 스위칭 TFT(1901)의 게이트 전극에 공급되며, 스위칭 TFT(1901)는 도전상태가 된다. 그 다음에, 소스 신호 라인(1906)의 신호(전압)는 저장 커패시터(storage capacitor)(1904)에 저장된다. 저장 커패시터(1904)의 전압이 EL 구동 TFT(1902)의 게이트 및 소스사이의 전압 VGS가 되기 때문에, 저장 커패시터(1904)의 전압에 대응하는 전류는 EL 구동 TFT(1902) 및 EL 소자(1903)를 통해 흐른다. 결과로써, EL 소 자(1903)가 발광된다.
EL 소자(1903)의 명도, 즉 EL 소자(1903)를 통해 흐르는 전류량은 EL 구동 TFT(1902)의 전압 VGS에 의해 제어될 수 있다. 전압 VGS은 저장 커패시터(1904)의 전압이며, 소스 신호 라인(1906)에 입력된 신호(전압)이다. 즉, 소스 신호 라인(1906)에 입력되는 신호(전압)를 제어함으로써, EL 소자(1903)의 명도가 제어된다. 최종적으로, 게이트 신호 라인(1905)은 비선택 상태를 가지도록 만들어지며, 스위칭 TFT(1901)의 게이트는 도통되며, 스위치 TFT(1901)는 오프상태가 되도록 만들어진다. 동시에, 저장 커패시터(1904)에 저장된 전하가 유지된다. 따라서, EL 구동 TFT(1902)의 전압 VGS은 유지되며, 전압 VGS에 대응하는 전류는 EL 구동 TFT(1902)를 통해 EL 소자(1903)로 계속해서 흐른다.
EL 소자등의 구동은 SID 99 Digest; P372: "폴리-Si TFT에 의해 구동되는 발광 중합체 디스플레이의 전류상태 및 특성", ASIA DISPLAY98:P217: "집적 구동기를 가진 저온 다결정실리콘 박막 트랜지스터에 의해 구동되는 고해상도 발광 중합체 디스플레이", Euro Display99 Late News:P27:"저온 폴리-Si TFT를 가진 3.8 녹색 OLED"에 개시되어 있다.
다음에, EL 소자의 그라데이션 디스플레이의 시스템은 EL 구동 TFT의 전류특성의 변동에 의해 영향을 받는 결함을 가진다. 즉, EL 구동 TFT의 전류특성이 다를 때, 비록 동일한 게이트 전압이 공급될지라도, EL 구동 TFT 및 EL 소자를 통해 흐르는 전류의 값이 변화된다. 결과로써, EL소자의 명도, 즉 그라데이션이 변화된다.
그 다음에, EL 구동 TFT의 특성의 변동의 영향을 감소시키기 위하여, 디지털 그라데이션 시스템으로 불리는 시스템은 고안되었다. 이러한 시스템은 EL 구동 TFT의 게이트 전압의 절대값 ｜VGS｜이 발광 시작전압보다 크기 않는 두 상태(작은 전류가 흐름)와 EL 구동 TFT의 게이트 전압의 절대값 ｜VGS｜이 명도 포화전압보다 큰 상태(전류가 거의 최대로 흐름)로 제어된다. 이러한 경우에, EL 구동 TFT의 게이트 전압의 절대값 ｜VGS｜이 명도 포화전압보다 충분히 크게 만들어질 때, 비록 EL 구동 TFT의 전류 특성이 변동할지라도, 전류값은 거의 IMAX에 유지한다. 따라서, EL 구동 TFT의 변동의 영향이 매우 작게 만들어질 수 있다. 전술한 바와같이, 그라데이션이 ON 상태(최대 전류가 흐르기 때문에 밝음) 및 OFF 상태(전류가 흐르지 않을 때 어두움)의 두 상태로 제어되기 때문에, 이 시스템은 디지털 그라데이션 시스템으로 불린다.
그러나, 디지털 그라데이션 시스템의 경우에, 만일 임의의 변화가 만들어지면, 단지 두 개의 그라데이션이 디스플레이될 수 있다. 그 다음에, 다른 시스템과 관련하여 다중 그라데이션을 실현하기 위한 여러 기술이 제안된다.
다중 그라데이션을 실현하기 위한 시스템중 한 시스템으로써, 시간 그라데이션 시스템이 존재한다. 시간 그라데이션 시스템은 EL소자가 발광되는 시간이 제어되는 시스템이며, 그라데이션은 발광시간의 길이에 의해 실현된다. 즉, 하나의 프레임 기간은 복수의 부프레임 기간으로 분할되고 발광 부프레임의 길이는 제어되며, 이에 따라 그라데이션이 표현된다.
이제 도 20a 내지 도 20d가 참조된다. 도 20a 내지 도 20d는 시간 그라데이션 시스템을 사용하는 회로의 구동 타이밍을 도시한다. 이러한 실시예에서, 프레임 주파수는 60Hz로 설정되며, 3비트 그라데이션은 VGA(640×480 화소) 표준의 전기-광학 장치에서 시간 그라데이션 시스템에 의해 얻어진다. 도 14의 회로는 소스 신호 라인 구동 회로로써 사용된다.
일반적으로, 영상은 초당 60번 전기-광학 장치의 스크린에 디스플레이된다. 이러한 방식에 의하여, 영상은 인간의 눈에 깜박임(명멸)없이 디스플레이될 수 있다. 하나의 영상이 스크린에 묘사되는 기간은 한 프레임 기간으로써 언급된다.
도 20a에 도시된 바와같이, 하나의 프레임은 그라데이션 비트의 수를 부프레임 기간으로 분할된다. 여기서, 3비트가 사용되기 때문에, 하나의 프레임 기간은 3개의 부프레임 기간으로 분할된다. 하나의 부프레임 기간은 어드레스 기간(Ta) 및 유지(디스플레이) 기간(Ts)(도 20b)로 더 분할된다. SF1에서의 유지기간은 Ts1로 언급된다. SF2 및 SF3의 경우에, 유지 기간은 Ts1 및 Ts3으로 언급될 것이다. 어드레스 기간은 한 프레임에 대한 영상 신호가 화소로 기록되는 기간이기 때문에, 임의의 부프레임 기간의 길이는 서로 동일하다(도 20c). 여기서, 유지 기간은 Ts1:Ts2:Ts3=22:21:20=4:2:1과 같은 2의 제곱비를 가진다.
어드레스 기간에서, 게이트 신호 라인은 제 1행라인으로 순차적으로 선택되며, 디지털 영상 데이터는 화소에 기록된다. VGA(640×480 화소) 표준이 도 20c에 도시되기 때문에, 디지털 영상 신호는 480행에 기록된다. 여기서, 하나의 행에 대 한 처리기간은 하나의 수평기간으로써 도시된다.
게다가, 하나의 수평 기간에서, 샘플링 펄스는 클럭 펄스(S-CLK,S-CLKb) 및 시작 펄스(SP)에 따라 시프트 레지스터(SR) 회로로부터 순차적으로 출력되며, 디지털 영상 신호가 처리된다. 이 기간은 도트 데이터 샘플링 기간으로 불린다. VGA 표준 전기-광학 장치에서, 하나의 행에는 640화소들이 존재하며, 디지털 영상 신호는 640 화소에 대해 처리된다.
디지털 신호가 하나의 행(640 화소들)을 위해 처리된후, 래치 펄스는 귀로기간에 입력되며, 제 1 래치 회로(LAT1)에 유지된 디지털 신호는 제 2래치 회로(LAT2)에 한번에 전송되며, 이 이후에, 하나의 행의 디지털 영상 신호는 대응하는 화소로 동시에 기록된다.
그라데이션 디스플레이의 방법으로서, Ts1 에서 Ts3까지의 유지(디스플레이) 기간에서, EL소자는 조명상태 또는 비조명상태중 하나를 가지도록 제어되며, 이에 따라 명도는 한 프레임 기간에 전체 발광시간의 길이에 의해 제어된다. 이러한 실시예에서, 조명 시간의 23=8 길이가 조명 유지(디스플레이) 기간의 결합에 의하여 결정될 수 있기 때문에, 8 그라데이션은 디스플레이된다. 이와 마찬가지로, 그라데이션 디스플레이는 조명시간의 길이를 사용함으로써 수행된다.
그라데이션의 수가 더 증가하는 경우에, 하나의 프레임 기간의 분할 수가 증가될 수 있어야 한다. 하나의 프레임 기간이 n 부프레임으로 분할되는 경우에, 유 지(디스플레이) 기간의 길이비는 Ts1:Ts2:...Ts(n-1):Tsn=2(2-1):2(n-2):...21:20이 되며, 2n 그라데이션이 표현될 수 있다.
일반적인 능동 매트릭스형 전기-광학 장치에서, 동화상을 스무스하게 디스플레이하기 위하여, 도 20a에 도시된 바와같이, 스크린 디스플레이의 재생은 초당 약 60번 수행된다. 즉, 디지털 영상 신호가 모든 프레임에 대하여 공급되며, 화소로의 기록은 매 시간에 수행된다. 비록 영상이 정지 화상일지라도, 구동 회로는 동일한 디지털 영상 신호의 반복처리를 연속적으로 수행해야 한다.
비록 정지 화상의 디지털 영상 신호가 외부 메모리 회로에 한번 기록되고 디지털 영상 신호가 모든 프레임에 대하여 외부 메모리 회로로부터 전기-광학 장치에 공급되는 방법이 존재할지라도, 외부 메모리 회로 및 구동 회로가 계속해서 동작해야하는 변화가 존재하지 않는다.
특히, 이동장치에서, 소비전력의 감소는 매우 바람직하다. 게다가, 이동장치에서, 이동장치가 정지 화상 모드에서 사용할지라도, 구동 회로가 정지 화상 디스플레이의 시간에 조차 계속해서 동작하기 때문에, 이는 소비전력을 감소시키는데 장애가 된다.
본 발명의 목적은 신규한 회로를 사용함으로써 정지 화상의 디스플레이 시간에 구동 회로의 소비전력을 감소시키는데 있다.
이와같은 본 발명의 목적을 달성하기 위하여, 본 발명은 다음과 같은 수단을 사용한다.
복수의 메모리 회로는 화소로 배열되며, 디지털 영상 신호는 각 화소에 저장된다. 정지 화상의 경우에, 기록이 한번 수행될 때, 화소에 기록된 정보가 동일하기 때문에, 비록 신호가 각 프레임에 대하여 입력되지 않을지라도, 정지 화상은 메모리 회로에 저장된 신호를 판독함으로써 연속적으로 디스플레이된다. 즉, 정지 화상이 디스플레이될 때, 적어도 하나의 프레임의 신호에 대한 동작이 소스 신호 라인 구동 회로를 정지시키고 이에 따라 소비전력을 감소시키는 것이 가능하다.
그 다음에, 본 발명의 전기-광학 장치의 구조가 기술될 것이다.
본 발명의 제 1특징에 따르면, 복수의 화소를 가진 전기-광학 장치는 복수의 화소의 각 화소가 복수의 메모리 회로를 포함하는 것을 특징으로 한다.
본 발명의 제 2특징에 따르면, 복수의 화소를 가진 전기-광학 장치는 복수의 화소의 각 화소가 m개의 프레임들(여기서, m은 자연수이며, 1≤m)에 대하여 n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호를 저장하는 n×m 메모리 회로를 포함한다.
본 발명의 제 3 특징에 따르면, 복수의 화소를 가진 전기-광학 장치는 다음과 같은 특징을 가진다.
복수의 화소들 각각은, 소스 신호 라인, n 개의(n은 자연수이며, 2≤n) 기록 게이트 신호 라인, n개의 판독 게이트 신호 라인들, n개의 기록 트랜지스터들, n개의 판독 트랜지스터들, m개의 프레임들(m은 자연수이며, 1≤m)에 대하여 n-비트 디지털 영상 신호들을 저장하는 n×m 메모리 회로들, n개의 기록 메모리 회로 선택부들, n개의 판독 메모리 회로 선택부들, 전류 공급 라인, EL 구동 트랜지스터, 및 EL 소자를 포함하며,
n개의 기록 트랜지스터들의 각각의 게이트 전극들은 n개의 기록 게이트 신호 라인중 임의의 다른 하나에 전기적으로 접속되며, 소스 영역 및 드레인 영역중 하나는 소스 신호 라인에 전기적으로 접속되며, 다른 하나는 n개의 기록 메모리 회로 선택부들의 임의의 다른 하나의 신호 입력부에 전기적으로 접속되며,
n개의 기록 메모리 회로 선택부들의 각각은 m개의 신호 출력부들을 포함하며, m개의 신호 출력부들은 다른 m개의 메모리 회로들의 신호 입력부들에 각각 전기적으로 접속되며,
n개의 판독 메모리 회로 선택부들의 각각은 m개의 신호 입력부들을 포함하며, m개의 신호 입력부들은 다른 m개의 메모리 회로들의 신호 출력부들에 각각 전기적으로 접속되며,
n개의 판독 트랜지스터들의 게이트 전극들 각각은 n개의 판독 게이트 신호 라인들의 임의의 다른 하나에 전기적으로 접속되며, 소스 영역 및 드레인 영역 중 하나는 n개의 판독 메모리 회로 선택부들의 임의의 다른 하나의 신호 출력부에 전기적으로 접속되며, 다른 하나는 EL 구동 트랜지스터의 게이트 전극에 전기적으로 접속되며, EL 구동 트랜지스터의 소스 영역 및 드레인 영역중 하나는 전류 공급라인에 전기적으로 접속되며, 다른 하나는 EL 소자의 한 전극에 전기적으로 접속되는 특징을 갖는다.
본 발명의 제 4특징에 따르면, 복수의 화소를 가진 전기-광학 장치는 다음과 같은 특징을 가진다.
복수의 화소들 각각은 n 개의(n은 자연수이며, 2≤n) 소스 신호 라인, 기록 게이트 신호 라인, n개의 판독 게이트 신호 라인들, n개의 기록 트랜지스터들, n개의 판독 트랜지스터들, m개의 프레임들(m은 자연수이며, 1≤m)에 대하여 n-비트 디지털 영상 신호를 저장하는 n×m 메모리 회로들, n개의 기록 메모리 회로 선택부들, n개의 판독 메모리 회로 선택부들, 전류 공급라인, EL 구동 트랜지스터, 및 EL 소자를 포함하며,
n개의 기록 트랜지스터들의 게이트 전극들의 각각은 기록 게이트 신호 라인에 전기적으로 접속되며, 소스 영역 및 드레인 영역중 하나는 n개의 소스 신호 라인들 중 임의의 다른 하나에 전기적으로 접속되며, 다른 하나는 n개의 기록 메모리 회로 선택부들의 임의의 다른 하나의 신호 입력부에 전기적으로 접속되며,
n개의 기록 메모리 회로 선택부들의 각각은 m개의 신호 출력부들을 포함하며, m개의 신호 출력부들은 다른 m개의 메모리 회로들의 신호 입력부들에 각각 전기적으로 접속되며,
n개의 판독 메모리 회로 선택부들의 각각은 m개의 신호 입력부들을 포함하며, m개의 신호 입력부들은 다른 m개의 메모리 회로들의 신호 출력부들에 각각 전기적으로 접속되며,
n개의 판독 트랜지스터들의 게이트 전극들의 각각은 n개의 판독 게이트 신호 라인들중 임의의 다른 하나에 전기적으로 접속되며, 소스 영역 및 드레인 영역 중 하나는 n개의 판독 메모리 회로 선택부들의 임의의 다른 하나의 신호 출력부에 전기적으로 접속되며, 다른 하나는 EL 구동 트랜지스터의 게이트 전극에 전기적으로 접속되며, EL 구동 트랜지스터의 소스 영역 및 드레인 영역중 하나는 전류 공급 라인에 전기적으로 접속되며, 다른 하나는 EL 소자의 한 전극에 전기적으로 접속되는 특징을 갖는다.
본 발명의 제 5특징에 따르면, 본 발명의 제 3 및 제 4특징을 가진 전기-광학 장치는 다음과 같은 특징을 가진다.
기록 메모리 회로 선택부들 각각은 m개의 메모리 회로들 중 어느 하나를 선택하고, 디지털 영상 신호를 메모리 회로에 기록하기 위하여, 기록트랜지스터의 소스 영역 및 드레인 영역 중 하나에 전기적으로 접속되며,
판독 메모리 회로 선택부들 각각은 디지털 영상 신호가 저장되는 메모리 회로들 중 어느 하나를 선택하고, 저장된 디지털 영상 신호를 판독하기 위하여 판독 트랜지스터의 소스 영역 및 드레인 영역중 하나에 전기적으로 접속되는 특징을 갖는다.
본 발명의 제 6특징에 따르면, 본 발명의 제 3 특징의 전기 광학 장치는 다음과같은 수단들을 더 포함하는 것을 특징으로 하는데,
클럭 신호 및 시작 펄스에 따라 샘플링 펄스들을 순차적으로 출력하는 시프트 레지스터들과,
샘플링 펄스들에 따라 n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호들을 유지하는 제 1 래치 회로들과,
제 1 래치 회로들에 유지된 n-비트 디지털 영상 신호들이 전송되는 제 2 래치 회로들과,
각각의 비트에 대해 제 2 래치 회로들에 전송되는 n-비트 디지털 영상 신호들을 순차적으로 선택하고, n-비트 디지털 영상 신호들을 소스 신호 라인에 출력하는 비트 신호 선택 스위치들을 더 포함하는 것을 특징으로 한다.
본 발명의 제 7 특징에 따르면, 본 발명의 제 4 특징의 전기-광학 장치는 다음과 같은 수단들을 더 포함하는 것을 특징으로 하는데,
클럭 신호 및 시작 펄스에 따라 샘플링 펄스들을 순차적으로 출력하는 시프트 레지스터들, 및
샘플링 펄스들에 따라 n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호들 중의 1-비트 디지털 영상 신호들을 유지하며, 1-비트 디지털 영상 신호들을 소스 신호 라인들에 출력하는 제 1 래치 회로들을 포함하는 것을 특징으로 한다.
본 발명의 제 8특징에 따르면, 본 발명의 제 4특징의 전기-광학 장치는 다음과 같은 수단들을 더 포함하는 것을 특징으로 하는데,
클럭 신호 및 시작펄스에 따라 샘플링 펄스를 순차적으로 출력하는 시프트 레지스터, 및
샘플링 펄스에 따라 n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호의 1비트 디지털 영상 신호를 유지하며 1비트 디지털 영상 신호를 소스 신호 라인을 출력하는 제 1래치 회로를 포함하는 것을 특징으로 한다.
본 발명의 제 9특징에 따르면, 본 발명의 제 1 내지 제 8특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 정적 메모리(SRAM)인 것을 특징으로 한다.
본 발명의 제 10특징에 따르면, 본 발명의 제 1 내지 제 8 특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 강유전성 메모리(FeRAM)인 것을 특징으로 한다.
본 발명의 제 11특징에 따르면, 본 발명의 제 1 내지 제 8특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 동적 메모리(DRAM)인 것을 특징으로 한다.
본 발명의 제 12특징에 따르면, 본 발명의 제 1 내지 제 11 특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 유리 기판상에 형성되는 것을 특징으로 한다.
본 발명의 제 13특징에 따르면, 본 발명의 제 1 내지 제 11 특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 플라스틱 기판상에 형성되는 것을 특징으로 한다.
본 발명의 제 14특징에 따르면, 본 발명의 제 1 내지 제 11 특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 스테인레스 기판상에 형성되는 것을 특징으로 한다.
본 발명의 제 15특징에 따르면, 본 발명의 제 1 내지 제 11특징중 한 특징을 가진 전기-광학 장치는 메모리 회로가 단결정 웨이퍼상에 형성되는 것을 특징으로 한다.
본 발명의 제 16특징에 따르면, n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호를 사용하여 영상의 디스플레이를 수행하는 전기-광학 장치의 구동방법은 다음 과 같은 특징을 갖는데,
전기-광학 장치는 소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 복수의 화소를 포함하고,
소스 신호 라인 구동 회로에서, 샘플링 펄스는 시프트 레지스터로부터 출력되며 래치 회로에 입력되고,
래치 회로에서, 디지털 영상 신호는 샘플링 펄스에 따라 유지되며,
유지된 디지털 영상 신호는 소스 신호 라인에 전송되고,
게이트 신호 라인 구동 회로에서, 게이트 신호 라인 선택펄스는 출력되고, 게이트 신호 라인이 선택되며,
복수의 화소의 각 화소에서, 소스 신호 라인으로부터 메모리 회로로 입력되는 n-비트 디지털 영상 신호의 기록, 및 메모리 회로에 저장된 n-비트 디지털 영상 신호의 판독은 게이트 신호 라인이 선택되는 행에서 수행되는 것을 특징으로 한다.
본 발명의 제 17특징에 따르면, n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호를 사용하여 영상의 디스플레이를 수행하는 전기-광학 장치의 구동방법은 다음과 같은 특징을 가지는데,
전기-광학 장치는 소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 복수의 화소를 포함하고,
소스 신호 라인 구동 회로에서, 샘플링 펄스는 시프트 레지스터로부터 출력되며 래치 회로에 입력되고,
래치 회로에서, 디지털 영상 신호는 샘플링 펄스에 따라 유지되며,
유지된 디지털 영상 신호는 게이트 신호 라인 선택펄스를 출력하며, 제 1행으로부터 게이트 신호 라인을 순차적으로 선택하고,
복수의 화소의 각 화소에서, n-비트 디지털 영상 신호의 기록은 제 1 행으로부터 순차적으로 수행되는 특징을 갖는다.
본 발명의 제 18 특징에 따르면, n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호의 디스플레이를 수행하는 전기-광학 장치의 구동방법은 다음과 같은 특징을 가지는데,
전기-광학 장치는 소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 복수의 화소를 포함하며,
소스 신호 라인 구동 회로에서, 샘플링 펄스는 시프트 레지스터로부터 출력되며 래치 회로에 입력되고,
래치 회로에서, 디지털 영상 신호는 샘플링 펄스에 따라 유지되고,
유지된 디지털 영상 신호는 소스 신호 라인에 전송되고,
게이트 신호 라인 구동 회로는 게이트 신호 라인의 임의의 행을 지정하여 그것을 선택하기 위하여 게이트 신호 라인 선택펄스를 출력하고,
복수의 화소의 각 화소에서, n-비트 디지털 영상 신호의 기록은 게이트 신호 라인이 선택되는 임의의 행을 수행하는 특징을 갖는다.
본 발명의 제 19특징에 따르면, 본 발명의 제 16 내지 제 18 특징을 가진 구동 방법은 정지 화상의 디스플레이 기판에서 메모리 회로에 저장된 n-비트 디지털 영상 신호가 정지 화상의 디스플레이를 수행하기 위하여 판독하며 소스 신호 라인 구동 회로가 정지되는 특징을 가진다.
게다가, 이 명세서에서 언급된 전계-발광(EL) 디스플레이 패널(장치)이 발광 장치 또는 발광 다이오드를 언급한다는 것을 유의해야 한다.
본 발명을 수행하기 위한 방법이 이하에 기술될 것이다. 도 2는 복수의 메모리 회로를 포함하는 화소를 사용하여 전기-광학 장치의 소스 신호 라인 구동 회로 및 임의의 화소의 구조를 도시한다. 이 회로는 3비트 디지털 그라데이션 신호에 대응하며, 시프트 레지스터 회로(201), 제 1 래치 회로(202), 제 2 래치 회로(203), 비트 신호선택 스위치(204) 및 화소(205)를 포함한다. 도면부호 210은 게이트 신호 라인 구동 회로로부터 공급되거나 또는 외부로부터 직접 공급되는 신호를 나타내며, 화소에 대한 상세한 설명과 함께 이후 기술된다.
도 1은 도 2의 화소(205)의 회로구조를 상세히 도시한다. 이러한 화소는 3비트 디지털 그라데이션에 대응하며, EL소자(EL)(123), 저장 커패시터(Cs)(121), 및 메모리 회로(A1 내지 A3 및 B1 내지 B3) 등을 포함한다. 도면부호 101은 소스 신호 라인을 나타내며, 도면 부호 102 내지 104는 기록 게이트 신호 라인을 나타내며, 도면부호 105 내지 107은 판독 게이트 신호 라인을 나타내며, 도면부호 108 내지 110은 기록 TFT를 나타내며, 도면부호 111 내지 113은 판독 TFT를 나타내며, 도면부호 114는 제 1 기록 메모리 회로 선택부를 나타내며, 도면부호 115는 제 1 판독 메모리 회로 선택부를 나타내며, 도면부호 116은 제 2 기록 메모리 회로 선택부를 나타내며, 도면부호 117은 제 2 판독 메모리 회로 선택부를 나타내며, 도면부호 118은 제 3기록 메모리 회로 선택부를 나타내며, 도면부호 119는 제 3 판독 메모리 회로 선택회로(120)를 나타내며, 도면부호 120은 전류 공급라인을 나타내며, 도면부호 122는 EL 구동 TFT를 나타낸다.
도 1에 도시된 화소내에 포함된 각각의 메모리 회로(A1 내지 A3 및 B1 내지 B3)는 1비트 디지털 영상 신호를 저장할 수 있으며, 여기서 메모리 회로(A1 내지 A3)는 하나의 세트로 만들어지며, 메모리 회로(B1 내지 B3)는 하나의 세트로 만들어지며, 각각의 세트는 3비트 디지털 영상 신호를 저장한다. 즉, 도 1에 도시된 화소는 두 프레임에 대하여 3비트 디지털 영상 신호를 저장할 수 있다.
도 3은 도 1에 도시된 본 발명의 디스플레이 장치의 타이밍도이다. 디스플레이 장치는 3비트 디지털 그라데이션 및 VGA에 대한 것이다. 구동 방법은 도 1 내지 도 3을 참조로하여 기술될 것이다. 게다가, 도 1 내지 도 3에서 동일부재는 동일 부호를 따른다.
이제, 도 2 및 도 3a 내지 도 3b를 참조하여 설명될 것이다. 도 3a에서, 각각의 프레임 기간은 α,β,γ 및 δ에 의하여 표시되며 상세한 설명이 제공된다. 첫째, 프레임 기간의 회로동작이 기술될 것이다.
종래의 디지털 시스템 구동 회로의 경우와 유사하게, 클럭신호(S-CLK, S-CLKb) 및 시작펄스(S-SP)는 시프트 레지스터 회로(201)에 입력되며, 샘플링 펄스는 순차적으로 출력된다. 다음에, 샘플링 펄스는 동일한 제 1 래치 회로(202)에 입력되는 디지털 영상 신호(디지털 데이터)를 각각 유지하는 제 1 래치 회로(202)(LAT1)에 입력된다. 이 기간은 본 명세서에서 도트 데이터 샘플링 기간으로써 표현된다. 하나의 수평기간에 대한 도트 데이터 샘플링 기간은 도 3a에서 도면 부호 1 내지 480으로 표시된 각각의 기간이다. 디지털 영상 신호는 3비트 이며, D1은 MSB(최상위비트), D3은 LSB(최하위비트)이다. 제 1 래치 회로(202)에서, 하나의 수평기간에 대한 디지털 영상 신호의 유지가 완료될 때, 귀로기간에서, 제 1래치 회로(202)에서 유지되는 디지털 영상 신호는 래치신호(래치펄스)의 입력에 따라 동시에 제 2래치 회로(203)(LAT2)에 전송된다.
다음에, 시프트 레지스터(201)로부터 출력된 샘플링 펄스에 따라, 다음 수평기간에 대한 디지털 영상 신호의 유지동작이 다시 실행된다.
다른 한편으로, 제 2 래치 회로(203)에 전송되는 디지털 영상 신호는 화소로 배열되는 메모리 회로에 기록된다. 도 3b에 도시된바와같이, 다음 라인 도트 데이터 샘플링 기간은 I, II 및 III로 분할되며, 제 2 래치 회로에서 유지되는 디지털 영상 신호는 소스 신호 라인에 출력된다. 동시에, 그들은 각 비트의 신호가 소스 신호 라인에 연속적으로 출력되도록 비트 신호선택 스위치(204)에 의해 선택적으로 접속된다.
기간 I에서, 펄스는 기록 게이트 신호 라인(102)에 입력되며, 기록 TFT(108)는 턴온되며, 메모리 회로 선택부(114)는 메모리 회로(A1)를 선택하며, 디지털 영상 신호는 메모리 회로(A1)에 기록된다. 다음에, 기간 II에서, 펄스는 기록 게이트 신호 라인(103)에 입력되며, 기록 TFT(109)는 턴온되며, 메모리 회로 선택부(16)는 메모리 회로(A2)를 선택하며, 디지털 영상 신호는 메모리 회로(a2)에 기록된다. 최종적으로, 기간 III에서, 펄스는 기록 게이트 신호 라인(104)에 입력되며, 기록 TFT(110)는 턴온되며, 메모리 회로 선택부(118)는 메모리 회로(A3)를 선택하며, 디 지털 영상 신호는 메모리 회로(A3)로 기록된다.
여기서, 하나의 수평기간에 대한 디지털 영상 신호의 처리가 완료된다. 도 3b의 기간은 도 3a에서 마크* 에 의해 표시된 기간이다. 앞의 동작은 하나의 프레임에 대한 디지털 영상 신호가 메모리 회로(A)에 기록되도록 최종 단계에서 수행된다.
본 발명의 전기-광학 장치에서, 3비트 디지털 그라데이션은 시간 그라데이션 시스템에 의해 표현된다. 시간 그라데이션 시스템은 명도가 화소에 공급된 전압에 의하여 제어되는 보통 시스템과 다르며, 단지 두종료의 전압이 화소에 공급되며 ON 및 OFF의 두 상태가 사용되며 그라데이션이 조명시간의 차이를 사용함으로써 얻어지는 시스템이다. 시간 그라데이션 시스템에서, n-비트 그라데이션 표현이 주어질 때, 디스플레이 기간은 n 기간으로 분할되며, 각 기간의 길이에 대한 비는 2n-1:22-n,...,20과 같은 2 제곱으로 만들어지며, 조명시간의 길이의 차이는 ON 상태의 화소를 가지는 것에 따라 발생되며, 이에 따라 그라데이션이 표현된다.
게다가, 비록 디스플레이 기간의 길이가 2제곱과 다른 비로 분할되고 그라데이션 디스플레이가 수행될지라도, 디스플레이가 인에이블된다.
전술한 설명을 기초로하여, 프레임 기간
Figure 112006056703258-PAT00001
에서의 동작이 기술될 것이다. 최종 단계에서 메모리 회로로의 기록이 종료될 때, 제 1 프레임의 디스플레이가 수행된다. 도 3c는 3비트 시간 그라데이션 시스템을 설명하는 도면이다. 지금, 디지털 영상 신호는 메모리 회로(A1 내지 A3)의 각 비트에 대해 저장된다. 도면부호 Ts1은 제 1 비트 데이터에 의하여 디스플레이 기간을 나타내며, Ts2는 제 2 비트 데이터에 의하여 디스플레이 기간을 나타내며, Ts3은 제 3비트 데이터에 의하여 디스플레이 기간을 나타낸다. 각 디스플레이 기간의 길이는 Ts1:Ts2:Ts3=4:2:1이다.
여기서, 3비트가 사용되기 때문에, 0 내지 7의 8 단계는 명도를 위하여 얻어질 수 있다. 디스플레이가 Ts1 내지 Ts3중 어느 한 기간에서 수행되지 않는 경우에, 명도는 0이며, 디스플레이가 모든 기간을 사용하여 수행될 때 명도는 7이다. 예컨대, 명도 5가 디스플레이되기에 바람직한 경우에, 디스플레이는 화소가 디스플레이 기간 Ts1 및 Ts3에서 턴온되는 경우에만 수행된다.
이하에서는 도면을 참조로하여 상세한 설명이 제공될 것이다. 디스플레이 기간 Ts1에서, 펄스는 판독 게이트 신호 라인(105)에 입력되며, 판독 TFT(111)는 턴온되며, 메모리 회로 선택부(115)는 메모리 회로(A1)을 선택하며, EL 소자는 메모리 회로(A1)에 저장된 디지털 영상 신호에 따라 발광된다. 다음에, 디스플레이 기간 Ts2에서, 펄스는 판독 게이트 신호 라인(106)에 입력되며, 판독 TFT(112)는 턴온되며, 메모리 회로선택부(117)는 메모리 회로(A2)를 선택하며, EL 소자는 메모리 회로(A2)에 저장된 디지털 영상 신호에 따라 발광된다. 최종적으로, 디스플레이 기간 Ts3에서, 입력은 판독 게이트 신호 라인(107)에 입력되며, 입력 TFT(113)는 턴온되며, 메모리 회로 선택부(119)는 메모리 회로(A3)를 선택하며, EL 소자는 메모리 회로(A3)에 저장된 디지털 영상 신호에 의하여 발광된다.
전술한 방식에서, 한 프레임 기간에 대한 디스플레이가 수행된다. 다른 한편으로, 구동 회로의 측면에서, 다음 프레임 기간의 디지털 영상 신호의 처리는 동시 에 수행된다. 이러한 절차는 제 2 래치 회로로의 디지털 영상 신호의 전송까지 앞의 설명과 동일하다. 메모리 회로로의 다음 기록기간에서, 메모리 회로는 이전 프레임 기간에서 디지털 영상 신호를 저장하는 메모리 회로와 다른 메모리 회로가 사용된다.
기간 I에서, 펄스는 기록 게이트 신호 라인(102)에 입력되며, 기록 TFT(108)는 턴온되며, 메모리 회로 선택부(114)는 메모리 회로(B1)를 선택하며, 디지털 영상 신호는 메모리 회로(B1)에 기록된다. 다음에, 기간 II에서, 펄스는 기록 게이트 신호 라인(103)에 입력되며, 기록 TFT(109)는 턴온되며, 메모리 회로 선택부(116)는 메모리 회로(B2)를 선택하며, 디지털 영상 신호는 메모리 회로(B2)에 기록된다. 최종적으로, 기간 III에서, 펄스는 기록 게이트 신호 라인(104)에 입력되며, 기록 TFT(110)는 턴온되며, 메모리 회로 선택부(118)는 메모리 회로(B3)를 선택하며, 디지털 영상 신호는 메모리 회로(B3)에 기록된다.
다음에, 프레임 기간 Υ에서, 제 2 프레임의 디스플레이는 메모리 회로(B1 내지 B3)에 저장된 디지털 영상 신호에 따라 수행된다. 동시에 다음 프레임 기간의 디지털 영상 신호의 처리가 시작된다. 디지털 영상 신호는 제 1 프레임의 디스플레이가 완료되는 메모리 회로(A1 내지 A3)에 다시 저장된다.
그 다음에, 메모리 회로(A1 내지 A3)에 저장된 디지털 영상 신호의 디스플레이는 프레임 기간 δ에서 수행된다. 동시에 다음 프레임 기간의 디지털 영상 신호의 처리가 시작된다. 디지털 영상 신호는 제 1 프레임의 디스플레이가 완료되는 메모리 회로(B1 내지 B3)에 다시 저장된다.
앞의 동작은 반복되며, 영상의 디스플레이는 연속적으로 수행된다. 여기서, 정지 화상이 디스플레이되는 경우에, 디지털 영상 신호가 제 1 동작에 의하여 메모리 회로(A1 내지 A3)에 한번 저장되는 경우에, 메모리 회로(A1 내지 A3)에 저장된 디지털 영상 신호는 각각의 프레임 기간에서 반복적으로 판독된다. 따라서, 정지 화상이 디스플레이되는 기간에, 소스 신호 라인 구동 회로의 구동은 정지될 수 있다.
디코더 회로가 소스 신호 라인 구동 회로 및/또는 게이트 신호 라인 구동 회로로서 사용될 수 있다는 것에 유의해야 한다. 이러한 방식에 의하여, 임의의 행 또는 열이 선택되며, 이에 따라 디지털 영상 신호가 임의의 화소에 기록될 수 있다.
게다가, 메모리 회로로의 디지털 영상 신호의 기록 또는 메모리 회로로부터의 디지털 영상 신호의 판독이 하나의 게이트 신호 라인의 유니트에서 수행될 수 있다. 즉, 소스 신호 라인 구동 회로가 짧은 시간동안만 수행되도록 만들어지며 스크린의 일부분만이 재기록된다.
게다가, 본 발명을 수행하는 모드에서, 비록 하나의 화소가 메모리 회로(A1 내지 A3) 및 (B1 내지 B3)를 포함하고 두 개의 프레임에 대하여 3비트 디지털영상 신호를 저장하는 기능을 가질지라도, 본 발명은 이 수에 제한되지 않는다. 즉, m개의 프레임들동안 n-비트 디지털 영상 신호를 저장하기 위하여, 단지 하나의 화소만이 n×m 메모리 회로를 포함해야 한다.
앞의 방법에 의하여, 디지털 영상 신호는 화소에 설치된 메모리 회로를 사용 함으로써 저장되며, 정지 화상이 디스플레이될 때, 메모리 회로에 저장된 디지털 영상 신호는 각각의 프레임 기간에서 반복적으로 사용되며, 정지 화상은 소스 신호 라인 구동 회로를 구동하지 않고 연속적으로 디스플레이될 수 있다. 따라서, 본 발명은 전기-광학 장치의 소비전력을 상당히 감소시킬 수 있다.
게다가, 소스 신호 라인 구동 회로에 대하여, 비트의 수에 따라 증가되는 래치 회로등의 배열문제로부터, 절연체상에 회로를 집적하는 것이 필요치 않으나 그의 일부분 또는 모두는 외부에서 구성될 수 있다.
게다가, 본 발명을 수행하기 위한 모드에서 기술되는 전기-광학 장치의 소스 신호 라인 구동 회로에서, 비록 비트의 수에 대응하는 래치 회로가 배열될지라도, 단지 1비트에 대하여 래치 회로를 배열하고 이를 동작시키는 것이 가능하다. 이러한 경우에, 상부 비트에서부터 하부 비트까지의 디지털 영상 신호는 래치 회로를 직렬로 입력시킬 수 있어야 한다.
이하에서는 본 발명의 실시예가 설명될 것이다.
(실시예 1)
이 실시예에 있어서, 본 발명을 수행하기 위한 모드에서 설명되는 회로의 메모리 회로 선택부는 트랜지스터 등을 사용함으로써 구성되며 이의 동작이 설명될 것이다.
도 4a는 도 1에 도시된 화소와 유사한 실시예를 도시하며, 메모리 회로 선택부(114 내지 119)는 회로에 의해 구성된다. 도면에서, 각 부분에 주어진 부호에 대하여, 도 1의 부품과 동일한 부품은 도 1의 부호와 동일한 부호를 가진다. 기록 부 TFT(401, 403, 405, 407, 409, 411) 및 판독 선택 TFT(402, 404, 406, 408, 410, 412)는 메모리 회로(A1 내지 A3) 및 (B1 내지 B3)에 제공되며, 메모리 회로 선택 신호 라인(413, 414)에 의해 제어된다.
도 4b는 메모리 회로의 실시예를 도시한다. 점선 프레임(450)에 의해 지시된 부분은 메모리 회로(도 4a에서 A1 내지 A3 및 B1 내지 B3로 표시된 부분)이다. 도면부호 451은 기록 선택 TFT를 나타내며, 도면부호 452는 판독 선택 TFT를 나타낸다. 여기에 도시된 메모리 회로에서, 비록 루프에 접속된 두 개의 인버터로 만들어진 정적 메모리(정적 RAM:SRAM)가 사용될지라도, 메모리 회로는 이 구성에 제한되지 않는다. 여기서, SRAM이 메모리 회로를 위하여 사용되는 경우에, 화소는 저장 커패시터(Cs)(121)를 포함하지 않는 구조를 가지도록 만들어질 수 있다.
이러한 실시예에서, 도 4a에 도시된 회로의 구동은 본 발명을 수행하기 위한 모드에서 도 3a 내지 도 3c에 도시된 타이밍도에 따라 만들어질 수 있다. 메모리 회로 선택부분의 실제 구동방법과 함께 회로의 동작은 도 3a 내지 도 3c 및 도 4a를 참조로하여 설명될 것이다. 게다가, 도 3a 내지 도 3c 및 도 4a의 각각의 부호가 사용된다.
이제 도 3a 및 도 3b를 참조로하여 설명이 이루어질 것이다. 각각의 프레임 기간은 α, β, γ 및 δ로 표현되며, 상세한 설명이 제공될 것이다. 첫째, 프레임 기간 α에서의 회로동작이 설명될 것이다.
시프트 레지스터에서부터 제 2 래치 회로까지의 구동방법은 본 발명을 수행하기 위한 모드에서 도시된 방법과 동일하다.
첫째, 펄스는 메모리 회로 선택 신호 라인(413)에 입력되며, 기록 선택 TFT(401, 405, 409)는 턴온되며, 메모리 회로(A1 내지 A3)가 인에이블되는 상태가 얻어진다. 기간 I에서, 펄스는 기록 게이트 신호 라인(102)에 기록되며, TFT(108)는 턴온되며, 디지털 영상 신호는 메모리 회로(A1)에 기록된다. 다음에, 기간 II에서, 펄스는 기록 게이트 신호 라인(103)에 입력되며, 기록 TFT(109)는 턴온되며, 디지털 영상 신호는 메모리 회로(A2)에 기록된다.
최종적으로, 기간 III에서, 펄스는 기록 게이트 신호 라인(104)에 입력되며, 기록 TFT(110)는 턴온되며, 디지털 영상 신호는 메모리 회로(A3)에 기록된다.
여기서, 하나의 수평 기간동안의 디지털 영상의 처리가 완료된다. 도 3b의 기간은 도 3a에서 마크 *로 표시된 기간이다. 전술한 동작은 최종 단계에서 수행되며, 이에 따라 한 프레임에 대한 디지털 영상 신호는 메모리 회로(A1 내지 A3)에 기록된다.
다음에, 프레임 기간 β에서의 동작이 설명될 것이다. 최종 단계에서 메모리 회로로의 기록이 종료될 때, 제 1 프레임의 디스플레이가 수행된다. 도 3c는 1비트 시간 그라데이션 시스템을 설명하기 위한 도면이다. 지금, 각 비트에 대한 디지털 영상 신호가 메모리 회로(A1 내지 A3)에 저장된다. 도면부호 Ts1은 제 1 비트 데이터에 의해 디스플레이 기간을 나타내며, Ts2는 제 2 비트 데이터에 의하여 디스플레이 기간을 나타내며, Ts3은 제 3 비트 데이터에 의하여 디스플레이 기간을 나타낸다. 각각의 디스플레이 기간의 길이는 Ts1:Ts2:Ts3=4:2:1이다.
그러나, 비록 디스플레이 기간의 길이가 그라데이션 디스플레이를 수행하기 위하여 2의 제곱과 다른 기간으로 분할될지라도, 디스플레이는 인에이블된다.
여기서, 3개의 비트가 사용되기 때문에 0 내지 7의 8단계가 명도를 위하여 얻어질 수 있다. 디스플레이가 Ts1 내지 Ts3중 어느 한 기간에 수행되지 않는 경우에, 명도는 0이며, 디스플레이가 모든 기간을 사용하여 수행될 때 명도는 7이다. 예컨대, 명도 5가 디스플레이되는 것이 바람직한 경우에, 디스플레이는 화소가 디스플레이 기간 Ts1 및 Ts3에서 ON상태를 가지는 것으로 만들어지는 상태로 수행된다.
이제 도면을 참조로하여 상세한 설명이 제공될 것이다. 메모리 회로로의 기록동작이 종료되기전에, 기록이 디스플레이 기간으로 진행할 때 메모리 회로 선택 신호 라인(413)로 입력되는 펄스는 종료되며, 동시에 펄스는 메모리 선택 신호 라인(414)에 입력되며, 기록 TFT(401, 405, 409)는 턴오프되며, 판독 TFT(402, 406, 410)은 턴온되며, 메모리 회로(A1 내지 A3)로부터의 판독이 인에이블되는 상태가 발생할 것이다. 디스플레이 기간 Ts1에서, 펄스는 판독 게이트 신호 라인(105)에 입력되며, 판독 TFT(111)는 턴온되며, EL 소자(123)는 메모리 회로(A1)에 저장된 디지털 영상 신호에 따라 발광된다. 다음에, 디스플레이이 기간 Ts2에서, 펄스는 판독 게이트 신호 라인(106)에 입력되며, 판독 TFT(112)는 턴온되며, EL 소자(123)는 메모리 회로(A2)에 저장된 디지털 영상 신호에 따라 발광된다. 최종적으로, 디스플레이 Ts3에서, 펄스는 판독 게이트 신호 라인(107)에 입력되며, 판독 TFT(113)는 턴온되며, EL 소자(123)는 메모리 회로(A3)에 저장된 디지털 영상 신호에 따라 발광된다.
전술한 방식에서, 하나의 프레임 기간에 대한 디스플레이가 수행된다. 다른 한편으로, 구동 회로의 측면에서, 다음 프레임 기간의 디지털 영상 신호의 처리가 동시에 수행된다. 제 2 래치 회로로의 디지털 영상 신호의 전송까지의 절차는 전술한 것과 동일하다. 메모리 회로로의 다음 기록기간에서, 메모리 회로(B1 내지 B3)가 사용된다.
신호가 메모리 회로(A1 내지 A3)로 기록되는 기간에서, 비록 기록 TFT(401, 405, 409) 내지 메모리 회로(A1 내지 A3)가 턴온될지라도, 판독 TFT(404, 408, 412) 내지 메모리 회로(B1 내지 B3)가 턴온된다. 메모리 회로(A1 내지 A3)로부터의 판독 TFT(402, 406, 410)가 턴온될 때, 기록 TFT(403, 407, 411) 내지 메모리 회로(B1 내지 B3)는 턴온되며, 공동 메모리 회로에서 기록 및 판독은 임의의 프레임 기간에서 선택적으로 수행된다.
기간 I에서, 펄스는 길고 게이트 신호 라인(102)에 입력되며, 기록 TFT(108)는 턴온되며, 디지털 영상 신호는 메모리 회로(B1)에 기록된다. 다음에, 기간 II에서, 펄스는 기록 게이트 신호 라인(103)에 입력되며, 기록 TFT(109)는 턴온되며, 디지털 영상 신호는 메모리 회로(B2)에 기록된다. 최종적으로, 기간 III에서, 펄스는 기록 게이트 신호 라인(104)에 입력되며, 기록 TFT(110)는 턴온되며, 디지털 영상 신호는 메모리 회로(B3)에 기록된다.
다음에, 프레임 기간 γ에서, 제 2 프레임의 디스플레이는 메모리 회로(B1 내지 B3)에 저장된 디지털 영상 신호에 따라 수행된다. 동시에, 다음 프레임 기간의 디지털 영상 신호의 처리가 시작된다. 디지털 영상 신호는 제 1 프레임의 디스 플레이가 완료되는 메모리 회로(A1 내지 A3)에 다시 저장된다.
그 다음에, 메모리 회로(A1 내지 A3)에 저장된 디지털 영상 신호의 디스플레이는 프레임 기간 γ에서 수행되며, 동시에 다음 프레임 기간의 디지털 영상 신호의 처리가 시작된다. 디지털 영상 신호는 제 2 프레임의 디스플레이가 완료되는 메모리 회로(B1 내지 B3)에 다시 저장된다.
앞의 절차는 반복되며, 영상의 디스플레이가 수행된다. 부수적으로, 정자화상이 디스플레이되는 경우에, 메모리 회로로의 임의의 프레임의 디지털 영상 신호의 기록이 완료된후에, 동일한 메모리 회로에 저장된 신호는 중지되며, 동일한 메모리 회로에 저장된 신호는 각각의 프레임에 대하여 판독되며, 디스플레이가 수행된다. 이와같은 방법에 의하여, 정지 화상의 디스플레이동안의 소비전력이 상당히 감소된다.
(실시예 2)
이 실시예에서는 화소부의 메모리 회로로의 기록이 도트 순서로 수행되어 이에 따라 소스 신호 라인 구동 회로의 제 2 래치 회로가 생략되는 실시예에 대한 상세한 설명이 제공될 것이다.
도 5는 메모리 회로를 포함하는 화소를 사용하는 전기-광학 장치의 소스 신호 라인 구동 회로 및 임의의 화소의 구조를 도시한다. 이 회로는 3비트 디지털 그라데이션 신호에 대응하며, 시프트 레지스터 회로(501), 래치 회로(502) 및 화소(503)를 포함한다. 도면부호 510은 게이트 신호 라인 구동 회로로부터 또는 외부로부터 직접 공급된 신호를 나타내며, 화소의 상세한 설명과 함께 이후에 설명될 것이다.
도 21은 도 5에 도시된 화소(503)의 회로 구조의 상세도를 도시한다. 실시예 1과 유사하게, 화소는 3비트 디지털 그라데이션에 대응하며, 복수의 메모리 회로(A1 내지 A3 및 B1 내지 B3)를 포함하며, EL 소자(EL)(2123), 저장 커패시터(Cs)(2121) 등을 포함한다. 도면부호 2101 내지 2103는 소스 신호 라인을 나타내며, 도면부호 2104는 기록 게이트 신호 라인을 나타내며, 도면부호 2105 내지 2107은 판독 게이트 신호 라인을 나타내며, 도면부호 2108 내지 2110은 기록 TFT를 나타내며, 도면부호 2111 내지 2113는 판독 TFT를 나타내며, 도면부호 2114는 제 1 기록 메모리 회로 선택부를 나타내며, 도면부호 2115는 제 1 판독 메모리 회로 선택부를 나타내며, 도면부호 2116은 제 2 기록 메모리 회로 선택부를 나타내며, 도면부호 2117은 제 3 기록 메모리 회로 선택부를 나타내며, 도면부호 2118은 제 3 길고 메모리 회로 선택부를 나타내며, 도면부호 2119는 제 3 판독 메모리 회로 선택부를 나타내며, 도면부호 2120은 전류 공급라인을 나타내며, 도면부호 2122는 EL 구동 TFT를 나타낸다.
도 6은 길고 메모리 회로 선택부(2114, 2116, 2118) 및 판독 메모리 회로 선택부(2115, 2117, 211)가 실시예 1에서와 유사하게 구성되는 구조를 도시한다. 도면부호 601은 제 1 비트(MSB) 신호에 대한 소스 신호 라인을 나타내며, 도면부호 602는 제 2 비트 신호에 대한 소스 신호 라인을 나타내며, 도면부호 603은 제 3 비트(LSB) 신호에 대한 소스 신호 라인을 나타내며, 도면부호 604는 기록 게이트 신호 라인을 나타내며, 도면부호 605 내지 607은 판독 게이트 신호 라인을 나타내며, 도면부호 608 내지 610은 기록 TFT를 나타내며, 도면부호 611 내지 613은 판독 TFT를 나타낸다. 메모리 회로 선택부는 기록 선택 TFT(614, 616, 618, 620, 622, 624) 및 판독 선택 TFT(615, 617, 619, 621, 623, 625) 등을 사용함으로써 구성된다. 도면부호 626 및 627은 메모리 회로 선택 신호 라인을 나타낸다. 전류 공급라인(628), 저장 커패시터(Cs)(629), EL 구동 TFT(630) 및 EL 소자(631)는 실시예 1의 구성요소와 동일할 것이다.
도 7a 내지 도 7c는 본 실시예에 도시된 회로의 구동에 관한 타이밍도이다. 도 6 및 도 7a 내지 도 7c를 참조로하여 설명이 이루어질 것이다.
시프트 레지스터 회로(501)로부터 래치 회로(LAT1)(502)까지의 동작은 본 발명 및 실시예 1를 수행하기 위한 모드에서 유사하게 수행된다. 도 7b에 도시된 바와같이, 제 1 단계에서의 래치동작이 종료될 때, 화소의 메모리 회로로의 기록은 미리 시작된다. 펄스는 기록 게이트 신호 라인(604)에 입력되며, 기록 TFT(608 내지 610)는 턴온되며, 펄스는 메모리 회로 선택 신호 라인(626)에 입력되며, 기록 선택 TFT(614, 618, 622)는 턴온되며, 메모리 회로(A1 내지 A3)로의 기록이 인에이블된 상태가 발생한다. 래치 회로(502)에서 유지되는 각각의 비트에 대한 디지털 영상 신호는 3개의 소스 신호 라인(601 내지 603)을 통해 동시에 기록된다.
래치 회로에 유지된 디지털 영상 신호가 제 1 단계에서 메모리 회로에 저장될 때, 다음 단계에서 디지털 영상 신호는 샘플링 펄스에 따라 래치 회로에서 유지된다. 이러한 방식에서, 메모리 회로로의 기록은 순차적으로 수행된다.
앞의 설명은 하나의 수평기간(이 기간은 도 7a에서 **로 표시됨)에서 수행되 며, 소정의 수로 반복되며, 이 수는 게이트 신호 라인의 수와 동일하며, 프레임 기간 α에서의 한 프레임 동안 메모리 회로로의 디지털 영상 신호의 기록이 종료될 때 프레임 기간
Figure 112006056703258-PAT00002
에 의해 표시된 제 1프레임의 디스플레이 기간동안 절차가 수행된다. 기록 게이트 신호 라인(604)에 입력되는 펄스는 중지되며, 게다가 메모리 선택 신호 라인(626)에 입력되는 펄스는 중지되며, 이 대신에 펄스는 메모리 회로 선택신호 라인(627)에 입력되며, 판독 선택 TFT(615, 619, 623)는 턴온되며, 메모리 회로(A1 내지 A3)로부터의 판독이 인에이블되는 상태가 발생한다.
다음에, 본 발명 및 실시예 1등을 수행하기 위한 모드에서 기술된 시간 그라데이션 시스템에 의하여, 도 7c에 도시된 바와같이, 디스플레이 기간 Ts1에서, 펄스는 판독 게이트 신호 라인(605)에 입력되며, 판독 TFT(611)는 턴온되며, 디스플레이는 메모리 회로(A1)에 기록된 디지털 영상 신호에 의해 수행된다. 다음에, 디스플레이 기간 Ts2에서, 펄스는 판독 게이트 신호 라인(606)에 입력되며, 판독 TFT(612)는 턴온되며, 디스플레이는 메모리 회로(A2)에 기록된 디지털 영상 신호에 의해 수행된다. 유사하게, 디스플레이 기간 Ts3에서, 펄스는 판독 게이트 신호 라인(607)에 입력되며, 판독 TFT(613)는 턴온되며, 디스플레이는 메모리 회로(A3)에 기록된 디지털 영상 신호에 의해 수행된다.
여기서, 제 1프레임의 디스플레이 기간이 완료된다. 프레임 기간 β에서, 다음 프레임에서 디지털 영상 신호의 처리는 동시에 수행된다. 전술한 절차와 유사한 절차가 래치 회로(502)에서 디지털 영상 신호의 홀딩까지 수행된다. 메모리 회로로 의 다음 기록기간에서, 메모리 회로(B1 내지 B2)가 사용된다.
부수적으로, 신호가 메모리 회로(A1 내지 A3)에 기록되는 기간에, 비록 기록 TFT(614, 618, 622) 내지 메모리 회로(A1 내지 A3)가 턴온될지라도, 메모리 회로(B1 내지 B3)로부터의 판독 TFT(617, 621, 625)는 동시에 턴온된다. 유사하게, 메모리 회로(A1 내지 A3)로부터의 판독 TFT(615, 619, 623)이 턴온될 때, 기록 TFT(616, 620, 624) 내지 메모리 회로(B1 내지 B3)는 동시에 턴온되며, 기록 및 판독은 공동 메모리 회로에서 임의의 프레임 기간에서 선택적으로 수행된다.
메모리 회로(B1 내지 B3)로의 기록 동작 및 판독동작은 메모리 회로(A1 내지 A3)의 기록 및 판독동작과 동일하다. 메모리 회로(B1 내지 B3)로의 기록이 종료될 때, 프레임 기간 γ이 시작되며, 제 2 프레임의 디스플레이 기간이 시작된다. 게다가, 이 프레임 기간에서, 다음 프레임에서 디지털 영상 신호의 처리가 수행된다. 전술한 절차와 유사한 절차는 래치 회로(502)에서 디지털 영상 신호의 홀딩까지 수행된다. 메모리 회로로의 다음 기록시, 메모리 회로(A1 내지 A3)는 다시 사용된다.
그 다음에, 메모리 회로(A1 내지 A3)에 저장된 디지털 영상 신호는 프레임 기간 δ에 수행되며, 동시에 다음 프레임 기간에서의 디지털 영상 신호의 처리가 시작된다. 디지털 영상 신호는 제 2 프레임의 디스플레이가 완료되는 메모리 회로(B1 내지 B3)에 다시 저장된다.
앞의 절차는 영상이 디스플레이되도록 반복된다. 부수적으로, 정지 화상의 디스플레이가 수행되는 경우에, 메모리 회로로의 임의의 프레임의 디지털 영상 신호의 기록이 완료될 때, 소스 신호 라인 구동 회로는 중지되며, 동일한 메모리 회 로에 기록된 신호는 각 프레임에서 판독되며, 디스플레이가 수행된다. 이와같은 방법에 의하여, 소비전력은 정지 화상의 디스플레이동안 상당히 감소될 수 있다. 게다가, 실시예 1에서 기술된 회로와 비교할 때, 래치 회로의 수는 회로 구조에도 불구하고 전체 장치를 소형화, 즉 절반으로 만들어질 수 있다.
(실시예 3)
이 실시예에서는 실시예 2에서 기술된 바와같이 제 2 래치 회로가 생략되는 전기-광학 장치의 회로 구조를 사용하고 선형적인 순차 구동에 의해 화소단위로 메모리 회로로의 기록을 사용하는 전기-광학 장치의 설명이 제공될 것이다.
도 17은 본 실시예에서 기술될 전기-광학 장치의 소스 신호 라인 구동 회로의 회로 구조를 나타낸 도면이다. 이 회로는 3비트 디지털 그라데이션 신호에 대응하며, 시프트 레지스터 회로(1701), 래치 회로(1702), 스위치 회로(1703) 및 화소(1704)를 포함한다. 도면부호 1710은 게이트 신호 라인 구동 회로로부터 또는 외부로부터 직접 공급된 신호를 나타낸다. 화소의 회로구조가 실시예 2의 회로 구조와 동일하기 때문에, 도면부호는 도 6의 부호와 동일할 것이다.
도 18a 내지 도 18c는 본 실시예에서 기술된 회로의 구동에 대한 타이밍도이다. 이하에서는 도 6, 도 17 및 도 18a 내지 도 18c를 참조로하여 상세한 설명이 제공될 것이다.
샘플링 펄스가 시프트 레지스터 회로(1701)로부터 출력되고 디지털 영상 신호가 샘플링 펄스에 따라 래치 회로(1702)에 유지되는 동작은 실시예 1 및 2에서와 같이 동일하다. 이 실시예에서, 스위치 회로(1703)가 화소(1704)에서 래치 회 로(1702) 및 래치 회로(1702)사이에 제공되기 때문에, 비록 래치 회로에서의 디지털 영상 신호의 홀딩이 완료될지라도, 메모리 회로로의 기록은 미리 시작되지 않는다. 스위치 회로(1703)는 도트 데이터 샘플링 기간이 완료될때까지 폐쇄되며, 래치 회로는 디지털 영상 신호를 계속해서 홀딩한다.
도 18b에 도시된 바와같이, 하나의 수평 기간동안의 디지털 영상 신호의 홀딩이 완료될 때, 래치 신호(래치 펄스)는 다음 귀로기간에 입력되며, 스위치 회로(1703)는 갑자기 개방되며, 래치 회로(1702)에서 유지된 디지털 영상 신호는 화소(1704)에서 메모리 회로로 기록된다. 기록 동작과 관련한 화소(1704)의 동작 및 다음 프레임 기간에서의 디스플레이의 재판독 동작과 관련한 화소(1704)의 동작이 실시예 2에서와 같기 때문에, 이에 대한 상세한 설명은 생략한다.
전술한 방법에 의하여, 래치 회로가 생략되는 소스 신호 라인 구동 회로에서 조차, 선형 순차기록이 용이하게 수행될 수 있다.
(실시예 4)
실시예 4에서, 본 발명의 전기-광학 디스플레이의 화소부의 TFT 및 구동 회로 부분을 동시에 제조하는 방법이 그것의 주변장치(소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 화소 선택 신호 라인 구동 회로)에 제공된다. 그러나, 설명을 단순화하기 위하여, 구동 회로에 대한 기본적인 회로인 CMOS 회로가 도면에 도시된다.
첫째, 도 10a에 도시된 바와같이, 실리콘 산화물 막, 실리콘 질화물 막 또는 실리콘 산소질화물 막과 같은 절연막으로 만들어진 기본 막(5002)은 코닝 인코포레 이티드의 #7059 유리 또는 #1737 유리로 대표되는 바륨 보로실리케이트 유리 또는 알루미노 보로실리케이트 유리와같은 유리로 만들어진 기판(5001)상에 형성된다. 예컨대, 플라즈마 CVD 방법에 의하여 SiH4, NH3 및 N2O로 제조된 실리콘 산소질화물 막(5002a)은 10 내지 20nm(바람직하게 50 내지 100nm)의 두께로 형성되며, SiH4 및 N2O로 제조된 수소화된 실리콘 산소질화물 막(5002b)은 적층을 형성하기 위하여 50 내지 200nm(바람직하게 100 내지 150nm)로 형성된다. 실시예 4에서, 비록 기본 막(5002)이 2층 구조로 도시될지라도, 막은 전술한 절연막의 단층 막 또는 2층 이상의 적층 구조로 형성될 수 있다.
섬형 반도체 막(5003 내지 5006)은 비결정 구조를 가진 반도체 막상에 레이저 결정 방법을 사용함으로써 또는 공지된 열 결정방법을 사용함으로써 제조된 결정 반도체 막으로 형성된다. 섬형 반도체 막(5003 내지 5006)의 두께는 25 내지 80nm(바람직하게 30 내지 60nm)로 설정된다. 결정체 반도체 막 재료에 대해 제한되지 않으나 실리콘 또는 실리콘 게르마늄(SiGe) 합금으로 막을 형성하는 것이 바람직하다.
펄스 발진형 또는 연속 방사형 액시머 레이저, YAG 레이저 또는 YVO4 레이저와 같은 레이저는 레이저 결정 방법에서 결정체 반도체 막을 제조하기 위하여 사용된다. 광학 시스템에 의하여 선형 형상으로 레이저 발진기로부터 방사된 레이저 광을 집중시키고 반도체 막에 광을 방사하는 방법은 이들 형태의 레이저가 사용될 때 사용될 수 있다. 결정 조건은 오퍼레이터에 의하여 적절하게 선택될 수 있으나, 펄 스 발진 주파수는 30Hz로 설정되며, 레이저 에너지 밀도는 액시머 레이저를 사용할 때 100 내지 400mJ/cm2(전형적으로 200 내지 300mJ/cm2)로 설정된다. 게다가, 제 2 고조파는 YAG 레이저를 사용할 때 이용되며, 펄스 발진 주파수는 1 내지 10kHz로 설정되며, 레이저 에어지 밀도는 300 내지 600 mJ/cm2(전형적으로 350 내지 500mJ/cm2)로 설정된다. 100 내지 1000㎛, 예컨대 400㎛의 폭을 가진 레이저 형상으로 집중되는 레이저 광은 기판의 전체 표면상에 조사된다. 이는 선형 레이저의 경우에 80 내지 98%의 중첩비로 수행된다.
다음에, 게이트 절연막(5007)은 섬형 반도체 레이저(5003 내지 5006)를 커버하도록 형성된다. 게이트 절연 막(5007)은 플라즈마 CVD 방법 또는 스퍼터링 방법에 의하여 40 내지 150nm의 두께를 가진 실리콘을 포함하는 절연막으로 형성된다. 120nm 두께의 실리콘 산소질화물 막은 실시예 4에서 형성된다. 게이트 절연막(5007)은 실리콘 산소 질화물 막에 제한되지 않으며 실리콘을 포함하는 다른 절연막은 단층 구조 또는 적층구조에 사용될 수 있다. 예컨대, 실리콘 산화물막을 사용할 때, 실리콘 산화물 막은 300 내지 400℃로 설정된 기판온도와 함께 40Pa의 반응온도로 TEOS(테트라에틸 오소실리케이트) 및 O2의 혼합물을 사용하여 플라즈마 CVD 방법에 의해 형성될 수 있으며, 0.5 내지 0.8W/cm2의 전력밀도를 사용하여 고주파수(13.56MHz)로 방전시킴으로써 형성된다. 이와같이 게이트 절연막으로써 제조된 실리콘 산화물 막의 양호한 특성은 400 내지 500℃로 열처리를 수행함으로써 얻어 질 수 있다.
제 1 도전막(5008) 및 제 2 도전막(5009)은 게이트 전극을 형성하기 위하여 게이트 절연막(5007)상에 형성된다. 실시예 4에서, 제 1 도전막(5008)은 50 내지 100nm의 두께를 가진 Ta로 형성되며, 제 2 도전막(5009)은 100 내지 300nm을 사용하여 W로 형성된다.
Ta 막은 스퍼터링에 의하여 형성되며, Ta 타깃의 스퍼터링은 Ar을 사용함으로써 수행된다. 만일 Xe 또는 Kr의 적정양이 스퍼터링동안 Ar에 첨가되면, Ta 막의 내부 압력은 완화될 것이며, 막 필링은 방지될 수 있다. α 위상 Ta막의 저항은 20μΩcm 정도이며, Ta 막은 게이트 전극을 위하여 사용될 수 있으나, β위상 Ta 막의 저항은 180μΩcm 정도이며, Ta 막은 게이트 전극 위하여 부적절하다. α 위상 Ta 막은 위상 Ta의 결정 구조와 근접한 결정 구조를 가지는 탄탈 질화물 막이 위상 Ta 막을 형성하기 위하여 Ta에 대한 베이스로서 10 내지 50 nm의 두께로 형성되는 경우 용이하게 얻어질 수 있다.
W막은 타깃으로서 W로 스퍼터링함으로써 형성된다. W 막은 텅스텐 헥사플루오르화물(WF6)을 사용하여 열적 CVD 방법에 의하여 형성될 수 있다. 게이트 전극으로서 막을 사용하기 위하여 막의 낮은 저항을 형성하고 W막의 저항이 20μΩcm 이하로 설정하는 것이 바람직하다. 저항은 W막의 결정체를 확장시킴으로써 낮아질 수 있으며, W막내에서 산소와 같은 많은 불순물 원소가 존재하는 경우에 결정체가 방지되며 막은 고저항이된다. 순도가 99.9999%인 W 타깃은 가스 위상내에 있는 불순 물이 막형성 시간에 유입되도록 충분히 고려하면서 W막을 형성함으로써, 9 내지 20 μΩcm의 저항이 달성될 수 있다.
비록 제 1 도전막(5008) 및 제 2 도전막(5009)은 실시예 4에서 Ta 및 W로 형성될지라도, 도전막이 이들에 제한되지 않는다. 제 1 도전막(5008) 및 제 2 도전막(5009)은 Ta, W, Ti, Mo, Al 및 Cu를 포함하는 그룹으로부터 또는 합금 재료 또는 주 구성요소로서 이들 원소중 하나를 가진 화학 화합물 재료로부터 선택된 원소로 형성될 수 있다. 게다가, 반도체 막, 바람직하게 인과 같은 불순물 원소가 도핑되는 다결정 막이 사용될 수 있다. 실시예 4의 화합물과 다른 바람직한 화합물의 예는 탄탈 질화물(TaN)로 형성된 제 1 도전막(5008) 및 W로 형성된 제 2 도전 막(5009)과, 탄탈 질화물(TaN)로 형성된 제 1 도전막(5008) 및 Al로 형성된 제 2 도전막(5009)과, 탄탈 질화물(TaN0으로 형성된 제 1 도전막(5008) 및 Cu로 형성된 제 2 도전막(5009)을 포함한다.
다음에, 마스크(5010)는 레지스터로 형성되며, 제 1 에칭 공정은 전극 및 배선을 형성하기 위하여 수행된다. ICP(유도 결합 플라즈마) 에칭 방법은 실시예 4에서 사용된다. CF4 및 Cl2의 가스 혼합물은 에칭 가스로서 사용되며, 플라즈마는 500 W RF 전력(13.56MHz)을 코일형상 전극에 1Pa에서 공급함으로써 발생된다. 100W RF 전력(13.56MHz)은 음의 자체 바이어스 전압을 효율적으로 공급하는 기판측면(테스트 피스 단계)에 공급된다. W 막 및 Ta 막은 CF4 및 Cl2가 혼합될 때 동일한 순서로 에칭된다.
제 1 도전층 및 제 2 도전층의 에지 부분은 적절한 레지스트 마스크 형상을 사용함으로써 앞의 에칭상태를 가진 기판에 공급되는 바이어스 전압의 효과에 따라 테이퍼진 형상으로 만들어진다. 테이퍼진 부분의 각도는 15 내지 45°이다. 에칭 시간은 게이트 절연막상에의 임의의 잔류물없이 에칭을 수행하기 위하여 10 내지 20%에 의해 증대될 수 있다. W 막과 관련한 실리콘 산소질화물 막의 선택성은 2 내지 4(전형적으로 3)이며, 따라서 실리콘 산소질화물 막의 노출된 표면의 대략 20 내지 50nm는 과에칭 공정에 의해 에칭된다. 따라서, 제 1 형성 도전막(5011 내지 5016)(제 1 도전층(5011a 내지 5016a) 및 제 2 도전층(5011b 내지 5016b)은 제 1 에칭 공정에 의하여 제 1 도전층 및 제 2 도전층으로 형성된다. 이 지점에서, 제 1 형상 도전층(5011 내지 5016)에 의해 커버되지 않는 게이트 절연막(5007)의 영역은 에칭에 의하여 대략 20 내지 50nm에 의해 얇게 만들어진다(도 10a).
그 다음에, 제 1도핑 공정은 n형 도전성을 첨가하기 위한 불순물 성분을 첨가하기 위하여 수행된다. 도핑은 이온 도핑방법 또는 이온 주입방법에 의해 수행될 수 있다. 이온 도핑 방법의 조건은 적량이 1×1013 내지 5×1014 원자/cm2이며 가속전압이 60 내지 100keV이다. N형 도전성을 첨가하기 위한 불순물 원소, 그룹 15에 속하는 원소, 전형적으로 인(P) 또는 비소(As)가 사용되며, 인은 여기에 사용된다. 이러한 경우에, 도전층(5011 내지 5015)은 n형 도전성을 첨가하기 위하여 불순물 원소에 대한 마스크가 되며, 제 1 불순물 영역(5017 내지 5025)은 자체 정렬 방식으로 형성된다. 1×1020 내지 1×1021 원자/cm3의 농도영역에 n형 도전성을 부여하는 불순물 원소는 제 1 불순물 영역(5017 내지 5025)에 첨가된다(도 10b).
다음에, 도 10c에 도시된 바와같이, 제 2 에칭 공정은 레지스트로 형성된 마스크를 제거하지 않고 수행된다. CF4, Cl2, 및 O2의 혼합물의 에칭가스가 사용되며, W막은 선택적으로 에칭된다. 이때에, 제 2 형상의 도전층(5026 내지 5031)(제 1 도전층(5026a 내지 5031a) 및 제 2도전층(5026b 내지 5031b))은 제 2 에칭공정에 의하여 형성된다. 제 2형상의 도전층(5026 내지 5031)으로 커버되지 않는 게이트 절연막(5007)의 영역은 에칭에 의하여 약 20 내지 50nm에 의해 얇게 만들어진다.
CF4 및 Cl2의 혼합가스에 의한 W 막 또는 Ta 막의 에칭 반응은 발생된 기 또는 이온 종 및 반응물의 기상압력으로부터 추측될 수 있다. W 및 Ta의 플루오르화물 및 염화물의 기상 압력이 서로 비교될 때, W의 염화물의 WF6에 대한 기상압력이 너무 높으며 다른 WCl4, TaF5, 및 TaCl5는 거의 동일한 기상 압력을 가진다. 따라서, CF4 및 Cl2의 가스 혼합물에서, W 막 및 Ta 막이 에칭된다. 그러나, O2의 적정 양이 이 혼합물 가스에 첨가될 때, CF4 및 O2는 CO 및 F를 형성하기 위하여 서로 반응하며, F 기 또는 F 이온중 가능 큰수가 발생된다. 결과로서, 플루오르화물의 높은 기상압력을 가진 W막의 에칭율이 증가된다. 다른 한편으로, Ta와 관련하여, 만일 F가 증가될지라도, 에칭율의 증가는 매우 작다. 게다가, Ta가 W에 비교하여 용이하게 산화되기 때문에, Ta의 표면은 O2의 첨가에 의하여 산화된다. Ta의 산화물이 플루오르화물 또는 염화물과 반응하지 않기 때문에, Ta 막의 에칭율이 더 감소된 다. 따라서, W 막 및 Ta 막의 에칭율사이의 차이가 만들어지는 것이 가능하게 되며, Ta 막의 에칭율보다 높은 W 막의 에칭율을 만드는 것이 가능하게 된다.
그 다음에, 도 11a에 도시된 바와같이, 제 2 도핑공정이 수행된다. 이러한 경우에, 적량이 제 1 도핑공정의 적량보다 낮게되며, 높은 가속 전압의 조건하에서 n형 도전성을 부가하는 불순물 원소가 도핑된다. 예컨대, 공정은 70 내지 120keV로 설정된 가속전압으로 그리고 1×1013 원자/cm3의 적량으로 수행되며, 이에 따라 새로운 불순물 영역이 도 10b에서 섬형 반도체층으로 형성된 제 1 불순물 영역의 내부에 형성된다. 도핑은 제 2형상의 도전층(5026 내지 5031)이 불순물 원소에 대하여 마스크로서 사용되고 불순물 원소가 제 1 도전층(5026a 내지 5031a)하에서 영역에 첨가되도록 수행된다. 이러한 방식에서, 제 3 불순물 영역(5032 내지 5036)이 형성된다. 제 3 불순물 영역에 첨가된 이(P)의 농도는 제 1도전층(5026a 내지 5031a)의 테이퍼진 부분의 두께에 따라 알맞은 농도 기울기를 가진다. 제 1 도전층(5026a 내지 5031a)의 테이퍼진 부분으로 중첩되는 반도체층에서, 불순물 원소의 농도는 제 1 도전층(5026a 내지 5031a)의 테이퍼진 부분의 단부로부터 내부쪽으로 갈수록 약하게 되나, 농도는 거의 동일한 레벨을 유지한다.
도 11b에 도시된 바와같이, 제 3 에칭공정이 수행된다. 이는 CHF6의 에칭가스로 반응성 이온에칭 방법(RIE 방법)을 사용함으로써 수행된다. 제 1 도전층(5026a 내지 5031a)의 테이퍼진 부분은 부분적으로 에칭되며, 제 1 도전층이 반도체층과 중첩되는 영역은 제 3 에칭 공정에 의하여 감소된다. 제 3형상의 도전 층(5037 내지 5042)(제 1도전층(5037a 내지 5042a) 및 제 2도전층(5037b 내지 5042b))이 형성된다. 이때에, 제 3 형상의 도전층(5037 내지 5042)으로 커버되지 않는 게이트 절연막(5007)의 영역은 에칭에 의하여 약 20 내지 50nm만큼 보다 얇게 만들어진다.
제 3에칭 공정에 의하여, 제 3 불순물 영역(5032 내지 5036)에서, 제 1도전층(5037a 내지 5042a)과 중첩되는 제 3불순물 영역(5032a 내지 5036a) 및 제 1 불순물 영역 및 제 3 불순물 영역사이의 제 2 불순물 영역(5032b 내지 5236b)가 형성된다.
그 다음에, 도 11c에 도시된 바와같이, 제 1도전형과 다른 도전형을 가진 제 4 불순물 영역(5043 내지 5048)은 P채널 TFT를 형성하기 위하여 섬형 반도체층(5004)에 형성된다. 제 2 도전층(5038b)은 불순물 원소에 대해 마스크로서 사용되며, 불순물 영역은 자체정렬 방식으로 형성된다. 이때, 섬형 반도체층(5003, 5005, 5006) 및 N채널 TFT를 형성하는 배선부(5042)의 전체 표면은 레지스트 마스크(5200)로 커버된다. 인은 다른 농도로 각각 불순물 영역(5043 내지 5048)에 첨가된다. 영역은 다이보란(B2H6)을 사용하여 이온 도핑 방법에 의하여 형성되며, 불순물 농도는 2×1020 내지 2×1021원자/cm3으로 영역중 어느 한영역에 형성된다.
여기까지의 단계에 의하여, 불순물 영역은 각각의 섬형 반도체층에 형성된다. 섬형 반도체층과 중첩되는 제 3 형상의 도전층(5037 내지 5041)은 게이트 전극으로서 기능을 한다. 도전층(5042)은 섬형 소스 신호 라인으로서 기능을 한다.
레지스트 마스크(5200)가 제거된후에, 불순물 원소를 활성화시키는 단계는 도전형태를 제어하기 위하여 각각의 섬형 반도체층에 첨가된다. 이러한 단계는 노 열처리 오븐을 사용하여 열 얼처리 방법에 의하여 수행된다. 더욱이, 레이저 열처리 방법 또는 고속 열처리 방법(RTA 방법)이 적용될 수 있다. 열처리 방법은 1ppm이하, 바람직하게 0.1ppm 이하의 산소농도를 가진 질소 분위기와 400 내지 700℃, 전형적으로 500 내지 600℃에서 수행된다. 실시예 4에서, 열처리는 4시간동안 500℃에서 수행된다. 그러나, 제 3도전층(5037 내지 5042)을 위해 사용된 기록재료가 열에 약한 경우에, 층간 절연막(그것의 주성분으로서 실리콘을 포함)이 배선 등을 보호하기 위하여 형성된후 활성화가 수행되는 것이 바람직하다.
게다가, 1 내지 12시간동안 300 내지 450℃에서의 열처리는 3 내지 100%의 수소를 포함하는 대기에서 수행되며, 섬형 반도체층을 수소화하는 단계가 수행된다. 이러한 단계는 열적으로 여기된 수소에 의하여 반도체층에 결합되어 있지 않은 화학 결합손 결합을 종료하는 단계이다. 수소화에 대한 다른 수단으로서, 플라즈마 수소화(플라즈마에 의하여 여기된 수소를 사용함)가 수행될 수 있다.
다음에, 도 12a에 도시된 바와같이, 100 내지 200nm의 두께를 가진 제 1 층간 절연막(5055)은 실리콘 산소 막으로 형성된다. 유기 절연체 재료로 만들어진 제 2 층간 절연막(5056)은 그위에 형성된다. 접촉홀은 제 1층간 절연막(5055), 제 2층간 절연막(5056), 및 게이트 절연막(5007)과 관련하여 형성되며, 각각의 배선(접속 배선 및 신호선을 포함)(5057 내지 5062 및 5064)은 패터닝에 의하여 형성되며, 그 다음에 접속 배선(5062)와 접촉하는 화소 전극(5063)은 패터닝에 의하여 형성된다.
그 다음에, 유기 수지로 만들어진 막은 제 2 층간 절연막(5056)을 위하여 사용된다. 유기 수지로서, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조사이클로부텐) 등이 사용될 수 있다. 특히, 제 2층간 절연막(5056)이 평탄화의 의미를 가지기 때문에, 아크릴은 평탄화에 바람직하다. 실시예 4에서, 아크릴 막은 TFT에 의해 형성된 스텝형 부분이 충분히 평탄화될 수 있는 두께로 형성된다. 두께는 바람직하게 1 내지 5㎛(더 바람직하게 2 내지 4㎛)로 만들어진다.
접촉홀의 형성시, 건조 에칭 또는 습식 에칭이 사용되며, n형 불순물 영역(5017, 5018, 5021, 5023 내지 5025) 또는 p형 불순물 영역(5043 내지 5048)에 도달하는 접촉홀 또는 배선(5042)에 도달하는 접촉홀, 전력소스 공급라인(도시안됨)에 도달하는 접촉홀, 및 게이트 전극(도시안됨)에 도달하는 접촉홀이 각각 형성된다.
게다가, 100nm 두께의 Ti 막, Ti를 포함하는 300nm두께의 알루미늄 막 및 150nm 두께의 Ti 막이 스퍼터링에 의하여 연속적으로 형성되는 3개의 층 구조를 가진 적층막은 바람직한 형상으로 패터닝되며, 결과적인 적층 막은 배선(접속 배선 및 신호 라인을 포함)(5057 내지 5062 및 5064)로서 사용된다. 물론, 다른 도전막이 사용될 수 있다.
더욱이, 실시예 4에서, MgAg 막은 110nm의 두께로 형성되며, 패터닝은 화소 전극(5063)을 형성하기 위하여 수행된다. 화소 전극(5063)은 접촉이 얻어지도록 접속 배선(5062)과 접촉 및 중첩되도록 배열된다. 이러한 화소 전극(5063)은 EL 소자의 애노드에 대응한다(도 12a)
다음에, 도 12b에 도시된 바와같이, 도 12b에 도시된 바와같이, 실리콘을 포함하는 절연막(실시예 4에서의 실리콘 산화물막)은 500nm의 두께로 형성되며, 개방부는 화소전극(5063)에 대응하는 위치에 형성되며, 뱅크로서 기능을 하는 제 3 층간 절연막(5065)가 형성된다. 개구부를 형성할 때, 테이퍼진 형상을 가진 측벽은 습식 에칭을 사용함으로써 용이하게 형성될 수 있다. 테이퍼진 부분으로 인한 EL층의 저하는 개구부의 측벽이 충분히 평탄화된 경우에 심각한 문제가 된다.
EL층(5066) 및 캐소드(투명 전극)(5067)는 진공 증발방법을 사용하여 대기에 노출되지 않고 연속적으로 형성된다. EL층(5066)의 막두께는 80 내지 200nm(전형적으로 100 내지 120nm)로 설정되며, 캐소드(5067)의 두께는 ITO 막으로 형성된다.
적색에 대응하는 화소, 녹색에 대응하는 화소 및 청색에 대응하는 화소에 대하여 화소 다음의 화소에 형성된다. 그러나, EL 층은 솔루션에 대하여 약하며, EL층 및 캐소드는 포토리소그라피 기술을 사용하지 않고 각각의 색에 대하여 형성되어야 한다. 금속 마스크를 사용하여 적정 화소의 외부 영역을 커버하고 필요한 위치에만 EL층 및 캐소드를 선택적으로 형성하는 것이 바람직하다.
다시 말해서, 마스크는 적색에 대응하는 화소들을 제외하고 모든 화소를 커버하기 위하여 우선 설정되며,적색 광을 방사하는 EL층은 마스크를 사용하여 선택적으로 형성된다. 다음에, 마스크는 적색에 대응하는 화소들을 제외하고 모든 화소를 커버하기 위하여 설정되며, 녹색광을 방사하는 EL층은 마스크를 사용하여 선택적으로 형성된다. 유사하게, 마스크는 청색에 대응하는 화소들을 제외하고 모든 화소를 커버하기 위하여 설정되며, 청색광을 방사하는 EL층은 마스크를 사용하여 선 택적으로 형성된다. 모든 다른 마스크의 사용이 여기에서 설명되나 동일한 마스크가 재사용될 수 있다는 것에 유의하라.
색 KGB에 대응하는 3종류의 EL소자를 형성하는 방법은 여기에 사용되나, 백색광 방사 EL소자 및 색 필터를 결합하는 방법, 청색 방사 EL 소자 및 형광 몸체(형광색 변환층:CCM)를 결합하는 방법, 캐소드(반대전극)로서 투명전극을 사용하고 색 RGB 등중 하나에 각각 대응하는 EL소자와 투명전극을 중첩하는 방법이 사용될 수 있다.
공지된 재료는 EL층(5066)으로써 사용될 수 있다. 구동기 전압을 고려할 때, 공지된 재료로서 유기재료를 사용하는 것이 바람직하다. 예컨대, 홀 주입층, 홀 투명층, 발광층 및 전자주입층으로 구성된 4개의 층구조는 EL층으로서 사용될 수 있다.
다음에, 캐소드(5067)는 게이트 전극이 동일한 신호 라인(동일한 라인상의 화소)에 접속되는 스위칭 TFT를 가진 화소상에 금속 마스크를 사용하여 형성된다. 실시예 4에서, 비록 MgMg가 캐소드(5067)로서 사용될지라도, 본 발명은 이에 제한되지 않는다 다른 공지된 재료는 캐소드(5067)에 대해 사용될 수 있다.
최종적으로, 실리콘 질화물막으로 만들어진 불활성 막(5068)은 300nm의 두께로 형성된다. 불활성막(5068)의 형성은 EL층(5066)이 습기 등에 대해 보호되도록 하며, EL소자의 신뢰성이 더 강화될 수 있다.
결과적으로, 도 12b에 도시된 구조를 가진 EL 디스플레이 패널이 완성된다. 실시예 4에서 EL 디스플레이의 제조공정에서, 소스신호는 게이트 전극을 형성하기 위한 재료인 Ta 및 W로 형성되며, 게이트 신호 라인은 배선을 형성하기 위한 재료인 Al로 형성되나, 다른 재료가 사용될 수 있다.
전술한 단계에 의해 형성된 능동 매트릭스 전기-광학 장치의 TFT는 상부 게이트 구조를 가지나, 이 실시예는 하부 게이트 구조 TFT 및 다른 구조 TFT에 용이하게 적용될 수 있다.
게다가, 유리 기판은 이 실시예에 사용되나 이에 제한되지 않는다. 플라스틱 기판, 스테인레스 기판 및 단결정 웨이퍼와 같은, 유리 기판과 다른 기판이 중요하게 사용될 수 있다.
부수적으로, 실시예 4에서의 EL 디스플레이 패널은 매우 높을 신뢰성을 가지며 화소부 뿐만아니라 구동 회로부에 가장 적절한 구조를 가진 TFT를 제공함으로써 개선된 동작특성을 가진다. 게다가, 결정화 공정에서 Ni와 같은 금속 촉매제를 첨가하는 것이 가능하며, 이에 따라 결정체가 증가한다. 따라서, 10 MHz 이상으로 소스 신호 라인 구동 회로의 구동 주파수를 설정하는 것이 가능하게 된다.
첫째, 열캐리어 주입이 가능한 동작속도를 감소시키지 않고 감소되는 구조를 가진 TFT는 구동 회로부를 형성하는 CMOS 회로의 N채널 TFT로서 사용된다. 시프트 레지스터, 버퍼, 레벨 시프트, 라인 순차 구동 래치 및 도트 순차 구동 전송 게이트와 같은 회로를 포함하는 것으로 언급된다.
실시예 4에서, N채널 TFT의 능동층은 소스 영역, 드레인 영역, 게이트 전극과 이 사이에 삽입된 게이트 절연막을 중첩하는 LDD(약하게 도핑된 드레인) 영역, 게이트 전극과 이 사이에 삽입된 게이트 절연막과 중첩되지 않는 LDD 영역(Loff 영 역) 및 채널형성 영역을 포함한다.
게다가, CMOS의 P채널 TFT에 있어서 열 캐리어 주입으로 인한 저하를 개선할 필요성이 존재하지 않으며, 이에 따라 LDD 영역은 특히 형성되지 않을 수 있다. 물론, 열 캐리어에 대한 측정으로서 N채널 TFT의 영역과 유사한 LDD 영역을 형성하는 것이 가능하다.
더욱이, 전류가 채널형성 영역에서 양방향으로 흐르는 CMOS 회로를 사용할 때, 즉 소스 영역 및 드레인 영역의 롤이 서로 교환되는 CMOS 회로를 사용할 때, LDD 영역은 CMOS 회로를 형성하며 채널 형성영역을 삽입하는 N채널 TFT의 채널 형성영역의 양 측면상에 형성된다. 도트 순차 구동기에 사용되는 전송 게이트와 같은 회로는 이러한 예로서 제공될 수 있다. 게다가, 오프 전류의 값을 가능한 억제하는 것이 필요한 CMOS 회로가 사용될 때, CMOS 회로를 형성하는 N채널 TFT는 Lov 영역을 가진다. 도트 순차 구동에 사용된 전송 게이트와 같은 회로는 이러한 예로서 제공될 수 있다.
특히, 도 12b의 상태를 통해 완성한후에 양호한 밀폐 특성 및 가스배출 방지특성을 가진 보호막(적층된 막 또는 초음파 경화 수지막) 또는 투명 밀봉재료를 사용하여 대기에 노출되지 않고 패키징(밀봉)을 수행하는 것이 바람직하다. 동시에, EL소자의 신뢰성은 밀봉 재료의 내부상에 불활성 대기를 형성하고 밀봉 재료내에 건조 작용제(예컨대, 바륨 산화물)를 배열함으로써 증가된다.
게다가, 밀폐특성이 패키징 공정에 의해 증가된후에, 커넥터(가요성 인쇄회로:FPC)는 기판상에 형성된 소자 또는 회로로부터 리드된 단자를 외부 신호단자에 접속하기 위하여 부착된다. 그 다음에, 최종 제품이 완성된다. 제품이 이송을 위하여 준비되는 이러한 상태는 본 명세서 전반에 걸쳐 전기-광학 장치로서 언급된다.
게다가, 실시예 4에 기술된 공정에 따라, 전기-광학 장치의 제조를 위해 필요한 광 마스크의 수는 제한될 수 있다. 결과로서, 공정은 단축될 수 있으며, 제조단가의 감소 및 수율 개선이 달성될 수 있다.
(실시예 5)
여기서, 도 9는 본 발명에 따른 전기-광학 장치의 화소부의 상세한 단면구조를 도시한다.
도 9에서, 기판(4501)상에 제공된 스위칭 TFT(4502)는 실시예 5에 따라 N채널 TFT를 사용함으로써 형성된다. 이러한 실시예에서, 비록 이중 게이트 구조가 사용될지라도, 구조 및 제조공정사이에 큰 차이가 존재하지 않기 때문에 설명은 생략한다. 그러나, 두 개의 TFT가 서로 직렬로 접속되는 구조는 이중 게이트 구조를 형성함으로서 얻어지며, 오프 전류값이 감소될 수 있는 장점이 있다. 비록 이중 게이트 구조가 본 실시예에서 사용될지라도, 단일 게이트 구조가 사용될 수 있으며, 또는 3중 게이트 구조 또는 복수의 게이트를 가진 다중 게이트 구조가 사용될 수 있다. 게다가, 게이트 구조는 P채널 TFT를 사용함으로써 형성될 수 있다.
게다가, EL 구동 TFT는 N채널 TFT를 사용함으로써 형성된다. 스위칭 TFT(4502)의 드레인 배선(4504)은 배선(도면에 도시안됨)을 통해 EL 구동 TFT(4502)의 게이트 전극(4506)에 전기적으로 접속된다.
전기-광학 장치의 구동 전압이 높은 경우에(즉 구동전압이 10V이상인 경우 에), 구동 회로 TFT, 특히 N채널 TFT는 열 캐리어 등으로 인한 품질저하의 높은 단점을 가진다. 따라서, LDD 영역(GOLD(약하게 도핑된 중첩된 게이트)영역)은 게이트 절연막을 통해 게이트 전극과 중첩되기 위하여 소스 및 드레인 측면에 또는 N채널 TFT의 드레인 측면에 제공된다. 구동 전압이 낮은 경우에(즉 구동전압이 10V 이하인 경우에), GOLD 영역을 제공할 필요성이 존재하지 않도록 열 캐리어로 인한 품질저하의 단점이 발생하지 않는다. 그러나, 화소부에서의 스위칭 TFT(4502)에 대하여, LDD 영역이 오프 전류를 감소시키는 게이트 절연막을 통해 게이트 전극과 중첩되지 않도록 소스 및 드레인 측면에 또는 N채널 TFT의 드레인 측면에 제공된다. 동시에, EL 구동 TFT(4503)에 대하여, LDD 영역을 제공할 필요성이 존재하지 않으며, 그러나 개별(전용) 마스크는 LDD 영역이 스위칭 TFT(4502)에 형성될 때 EL 구동 TFT(4503)의 일부분을 레지스트로 커버하기 위하여 필요하다. 따라서, 실시예 5에서, EL 구동 TFT(4503)는 마스크의 수를 감소시키기 위하여 스위칭 TFT(4502)의 구조와 동일한 구조로 형성된다.
이 실시예에서, 비록 EL 구동 TFT(4503)가 단일 게이트 구조로서 도시될지라도, 복수의 TFT가 서로 직렬로 접속되는 다중 게이트 구조가 사용될 수 있다. 게다가, 이러한 구조는 복수의 TFT가 채널 형성 영역을 복수의 부분으로 분할하기 위하여 서로 병렬로 접속되며, 이에 따라 열의 방사가 매우 효율적으로 이루어질 수 있다. 이러한 구조는 열로 인한 품질저하에 대해 대응책으로서 효율적이다.
게다가, EL 구동 TFT(4503)의 게이트 전극(4506)을 포함하는 배선(도면에 도시안됨)은 절연막을 통해 EL 구동 TFT(4503)의 드레인 배선(4512)과 부분적으로 중 첩되며, 저장 커패시터는 영역에 형성된다. 저장 커패시터는 EL 구동 TFT(4503)의 게이트 전극(4506)에 공급되는 전압을 저장하기 위한 기능을 한다.
비록 PPV형 유기 EL재료에 대한 다양한 종류가 존재할지라도, 예컨대 "H.Shenk, H.Becker, O Gelsen, E.Kluge, W.Kreuder 및 H. Spreitzer, " 발광다이오드에 대한 중합체", Euro Display, Proceedings, 1999, p.33-37" 또는 일본 특허출원 공개 번호 10-92576에 개시된 재료가 사용될 수 있다.
특정 발광층으로서, 사이아노폴리페닐렌 비닐이 적색 광을 방사하는 발광층을 위해 사용되고 폴리페닐렌비닐이 녹색광을 방사하는 발광을 위해 사용되며, 그리고 폴리페닐비닐 또는 폴리아킬페닐이 청색광을 방사하는 발광층을 위해 사용되는 것이 바람직하다. 막의 두께는 30 내지 150nm(바람직하게 40 내지 100nm)으로 만들어지는 것이 적절하다.
그러나, 전술한 실시예는 발광층을 위해 사용될 수 있는 유기 EL재료의 실시예이며, 본 발명은 이에 제한되지 않는다. EL층(광방사 및 이동을 위한 캐리어의 광방사 및 이동이 수행되는 층)은 발광층, 전하 이송층 및 전하 주입층을 결합함으로써 형성될 수 있다.
예컨대, 비록 중합체 재료가 발광층을 위해 사용되는 실시예로 본 실시예가 기술될지라도, 저분자 유기 EL 재료가 사용될 수 있다. 전하이송층 또는 전하 주입층으로써 실리콘 카바이드와 같은 무기 재료를 사용하는 것이 가능하다. 유기 EL 재료 또는 무기 EL재료로서, 공지된 재료가 사용될 수 있다.
애노드(4523)가 형성될 때, EL 소자(4510)가 완성된다. 부수적으로, EL소 자(4510)는 화소 전극(캐소드)(4517), 발광층(4519), 애노드(4523) 및 저장 커패시터(기술안됨)로 형성된 저장 커패시터를 나타낸다.
본 실시예에서, 불활성 막(4524)은 애노드(4523)상에 제공된다. 불활성 막(4524)으로서, 실리콘 질화물 막 또는 실리콘 산소질화물 막이 바람직하다. 이러한 목적은 외부로부터 EL 소자를 절연시키는 것이며, 유기 EL 재료의 산화로 인한 품질저하를 방지하며 유기 EL 재료로부터의 가스제거를 억제하는 의미를 가진다. 이를 수행함으로써, 전기-광학 장치의 신뢰성이 개선된다.
전술한 바와같이, 실시예 5에 기술된 전기-광학 장치는 충분한 전류값을 가진 스위칭 TFT 및 열 캐리어 주입에 저항하는 EL 구동 TFT를 포함한다. 따라서, 고신뢰성을 가지고 우수한 영상 디스플레이를 만들 수 있는 전기-광학 장치를 얻는 것이 가능하다.
실시예 5에 기술된 구조를 가진 EL 소자의 경우에, 발광층(4519)에 발생된 광은 TFT가 화살표로 표시된 바와같이 형성되는 기판에 대해 역방향으로 방사된다. 따라서, 화소부를 구성하는 복수의 소자가 증가되면, 개구부 비의 감소를 개선할 필요가 없기 때문에 본 발명에 전기-광학 장치를 적용하는 것이 충분하다.
(실시예 6)
비록 실시예 1 내지 3에 기술된 본 발명의 전기-광학 장치의 화소부가 메모리 회로로서 정적 메모리(정적 RAM:SRAM)를 사용함으로써 구성될지라도, 메모리 회로는 SRAM에 제한되지 않는다. 본 발명의 전기-광학 장치의 화소부에 적용가능한 메모리 회로로서, 동작 메모리(동적 RAM:DRAM)등이 사용될 수 있다. 본 실시예에 서, 회로가 메모리 회로를 사용함으로서 구성되는 실시예가 기술될 것이다.
도 8은 DRAM이 화소로 배열된 메모리 회로(A1 내지 A3 및 B1 내지 B3)를 위하여 사용되는 실시예를 도시한다. 기본적인 구조는 실시예 1에 도시된 회로와 동일하다. 메모리 회로(A1 내지 A3 및 B1 내지 B3)를 위해 사용되는 DRAM에 대해서는 일반적인 구조가 사용될 수 있다. 본 실시예에서, 인버터 및 커패시턴스에 의해 구성된 샘플 구조 DRAM이 사용된다.
소스 신호 라인 구동 회로의 동작은 실시예 1의 동작과 동일하다. 여기서, SRAM과 다르게, DRAM의 경우에 메모리 회로로의 기록(이후 이 동작은 리프레시로서 표현됨)이 모든 임의의 기간동안 요구되기 때문에, 리프레싱 TFT(801 내지 803)이 포함될 것이다. 리프레시는 정지 화상이 디스플레이되는 기간(메모리 회로에 저장되는 디지털 영상 신호가 수행되는 기간)중 어느 한 시간에 리프레싱 TFT(801 내지 803)이 턴온되며 화소부의 전하가 메모리 회로의 측면에 다시 공급되는 방식으로 수행된다.
게다가, 비록 부분적으로 도시되지 않을지라도, 다른 형태의 메모리 회로로서, 본 발명의 전자광학 장치의 화소부는 강유전체 메모리(강유전체 RAM:FeRAM)를 사용함으로써 구성될 수 있다. FeRAM은 SRAM 또는 DRAM과 동일한 기록 속도를 가진 비휘발성 메모리이며, 저기록 전압 등의 특성을 사용함으로써 본 발명의 전자광학 장치의 전력 소비는 더 감소될 수 있다. 게다가, 화소부는 플래시 메모리 등에 의해 구성될 수 있다.
(실시예 7)
본 발명의 구동 회로로 만들어진 능동 매트릭스 반도체 디스플레이 장치는 다양한 용도를 가진다. 본 실시예에서, 본 발명의 구동 회로로부터 만들어진 디스플레이 장치를 통합하는 전자장치에 대한 설명이 제공될 것이다.
이하에서는 디스플레이 장치, 휴대용 정보 단말(전자북, 이동 컴퓨터 및 휴대용 전화와 같은), 비디오 카메라, 디지털 카메라, 퍼스널 컴퓨터 및 텔리비전의 실시예가 제공될 것이다. 이들의 실시예는 도 15 및 도 16에 도시된다.
도 15a는 휴대용 전화이며, 주몸체(2601), 오디오 출력부(2602), 오디오 입력부(2603), 디스플레이부(2604), 동작 스위치(2605) 및 안테나(2606)으로 구성된다. 본 발명은 디스플레이부(2604)에 적용될 수 있다.
도 15b는 비디오 카메라이며, 주몸체(2611), 디스플레이부(2612), 오디오 입력부(2613), 오디오 입력부(2613), 동작 스위치(2614), 배터리(2615) 및 영상 수신부(2616)로 구성된다. 본 발명은 디스플레이부(2612)에 적용될 수 있다.
도 15c는 이동 컴퓨터 또는 휴대용 정보 단말이며, 주몸체(2621), 카메라부(2622), 영상 수신부(2623), 동작 스위치(2624) 및 디스플레이부(2625)로 구성된다. 본 발명은 디스플레이부(2632)에 적용될 수 있다.
도 15e는 텔레비전이며, 주몸체(2641), 스피커(2642), 디스플레이부(2643), 수신부(2644) 및 증폭장치(2645)로 구성된다. 본 발명은 디스플레이부(2643)에 적용될 수 있다.
도 15f는 휴대용 전자북이며, 주몸체(2651), 디스플레이 장치(2652), 메모리 매체(2653), 동작 스위치(2654) 및 안테나(2655)로 구성된다. 본 발명은 디스플레 이부(2652)에 적용될 수 있다.
도 16a는 퍼스널 컴퓨터이며, 주몸체(2701), 영상입력부(2702), 디스플레이 장치(2703), 및 키보드(2704)로 구성된다. 본 발명은 능동 매트릭스 기판과 함께 준비된 디스플레이부(2703)에 적용될 수 있다.
도 16b는 프로그램이 기록되는 기록매체를 사용하는 플레이어이며, 주몸체(2711), 디스플레이부(2712), 스피커부(2713), 기록매체(2714), 및 동작 스위치(2715)로 구성된다. 이와같은 플레이어는 음악 및 영화를 감상하고 게임을 수행하고 또한 인터넷에 연결하기 위하여 기록매체로서 DVD(디지털 다방면 디스크), CD등을 사용한다. 본 발명은 디스플레이부(2612)에 적용될 수 있다.
도 16c는 주몸체(2721), 디스플레이부(2722), 눈쪽렌즈(2723), 동작 스위치(2724) 및 영상수신부(도면에 도시안됨)를 포함하는 디지털 카메라이다. 본 발명은 디스플레이부(2722)에 적용될 수 있다.
도 16d는 디스플레이부(2731) 및 대역부(2732)를 포함하는 한쪽눈 헤드장착 디스플레이이다. 본 발명은 디스플레이부(2731)에 적용될 수 있다.
전술한 바와같이, 본 발명에 따르면, 디지털 영상 신호는 각 화소의 내부에 배열된 복수의 메모리 회로를 사용함으로써 저장되며, 이에 따라 메모리 회로에 저장된 디지털 영상 신호는 정지 화상이 디스플레이될 때 각 프레임 기간에서 반복적으로 사용되며, 정지 화상 디스플레이가 연속적으로 수행될 때 소스 신호 라인 구동 회로의 동작이 중지상태를 유지하는 것이 가능하다. 따라서, 본 발명은 전체 전 기-광학 장치의 소비전력을 상당히 감소시킬 수 있다.

Claims (6)

  1. n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호들을 사용하여 영상을 디스플레이하는 발광 장치의 구동 방법으로서, 상기 발광 장치는 소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 복수의 화소들을 포함하는, 상기 발광 장치 구동 방법에 있어서,
    시프트 레지스터 회로들로부터 샘플링 펄스들을 출력하고, 상기 샘플링 펄스들을 상기 소스 신호 라인 구동 회로들의 래치 회로들로 입력하는 단계;
    상기 샘플링 펄스들에 따라 상기 디지털 영상 신호들을 홀딩(holding)하는 단계;
    상기 디지털 영상 신호들을 소스 신호 라인들로 전송하는 단계;
    상기 게이트 신호 라인 구동 회로로부터 게이트 신호 라인 선택 펄스를 출력하고, 게이트 신호 라인을 선택하는 단계;
    상기 소스 신호 라인으로부터 입력된 상기 n-비트 디지털 영상 신호들을 상기 데이트 신호 라인이 선택된 열(row)의 메모리 회로들에 기록하는 단계; 및
    상기 복수의 화소들 각각의 상기 메모리 회로들에 저장된 상기 n-비트 디지털 영상 신호들을 판독하는 단계를 포함하는, 발광 장치 구동 방법.
  2. n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호들을 사용하여 영상을 디스플레이하는 발광 장치의 구동 방법으로서, 상기 발광 장치는 소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 복수의 화소들을 포함하는, 상기 발광 장치 구동 방법에 있어서,
    시프트 레지스터 회로들로부터 샘플링 펄스들을 출력하고, 상기 샘플링 펄스들을 상기 소스 신호 라인 구동 회로들의 래치 회로들로 입력하는 단계;
    상기 래치 회로들의 상기 샘플링 펄스들에 따라 상기 디지털 영상 신호들을 홀딩하는 단계;
    상기 디지털 영상 신호들을 소스 신호 라인들로 전송하는 단계;
    상기 게이트 신호 라인 구동 회로로부터 게이트 신호 라인 선택 펄스를 출력하고, 제 1 열로부터 상기 게이트 신호 라인들은 순차적으로 선택하는 단계;
    상기 제 1 열로부터의 상기 n-비트 디지털 영상 신호들을 상기 복수의 화소들 각각에 순차적으로 기록하는 단계를 포함하는, 발광 장치 구동 방법.
  3. n-비트(n은 자연수이며, 2≤n) 디지털 영상 신호들을 사용하여 영상을 디스플레이하는 발광 장치의 구동 방법으로서, 상기 발광 장치는 소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 및 복수의 화소들을 포함하는, 상기 발광 장치 구동 방법에 있어서,
    시프트 레지스터들로부터 샘플링 펄스들을 출력하고, 상기 샘플링 펄스들을 상기 소스 신호 라인 구동 회로들의 래치 회로들로 입력하는 단계;
    상기 래치 회로들의 상기 샘플링 펄스들에 따라 상기 디지털 영상 신호들을 홀딩하는 단계;
    상기 디지털 영상 신호들을 소스 신호 라인들로 전송하는 단계;
    상기 게이트 신호 라인 구동 회로로부터 게이트 신호 라인 선택 펄스를 출력하고, 임의의 게이트 신호 라인을 선택하는 단계; 및
    상기 n-비트 디지털 영상 신호들을 상기 게이트 신호 라인이 선택된 임의의 열의 상기 복수의 화소들 각각에 기록하는 단계를 포함하는, 발광 장치 구동 방법.
  4. 제 1 항에 있어서,
    정지 화상의 디스플레이 기간에, 상기 n-비트 디지털 영상 신호들은 상기 정지 화상을 디스플레이하도록 반복적으로 판독되고, 상기 소스 신호 라인 구동기 회로는 정지되는, 발광 장치 구동 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항 있어서,
    상기 발광 장치는 전계-발광 디스플레이 장치인, 발광 장치 구동 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항 있어서,
    상기 발광 장치는 비디오 카메라, 개인용 컴퓨터, 휴대 전화, 헤드-마운트 디스플레이, 디지털 카메라, 휴대용 전자북으로 구성된 그룹으로부터 선택된 하나에 통합되는, 발광 장치 구동 방법.
KR1020060074720A 2000-08-08 2006-08-08 발광 장치 구동 방법 KR100830363B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000240324 2000-08-08
JPJP-P-2000-00240324 2000-08-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010047640A Division KR100815830B1 (ko) 2000-08-08 2001-08-08 전기-광학 장치

Publications (2)

Publication Number Publication Date
KR20060105688A true KR20060105688A (ko) 2006-10-11
KR100830363B1 KR100830363B1 (ko) 2008-05-20

Family

ID=18731701

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010047640A KR100815830B1 (ko) 2000-08-08 2001-08-08 전기-광학 장치
KR1020060074720A KR100830363B1 (ko) 2000-08-08 2006-08-08 발광 장치 구동 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010047640A KR100815830B1 (ko) 2000-08-08 2001-08-08 전기-광학 장치

Country Status (5)

Country Link
US (3) US7151511B2 (ko)
JP (1) JP4896315B2 (ko)
KR (2) KR100815830B1 (ko)
CN (2) CN1269219C (ko)
TW (1) TW522374B (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522374B (en) 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
US6992652B2 (en) 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
JP4954399B2 (ja) * 2000-08-18 2012-06-13 株式会社半導体エネルギー研究所 液晶表示装置
JP4954400B2 (ja) * 2000-08-18 2012-06-13 株式会社半導体エネルギー研究所 半導体装置
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
JP3428593B2 (ja) * 2000-09-05 2003-07-22 株式会社東芝 表示装置及びその駆動方法
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8339339B2 (en) * 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP4785300B2 (ja) * 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
KR20030083123A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 평판 표시 장치 및 그 구동 방법
JP4493931B2 (ja) * 2002-05-13 2010-06-30 株式会社半導体エネルギー研究所 表示装置
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
JP4206805B2 (ja) * 2002-06-28 2009-01-14 セイコーエプソン株式会社 電気光学装置の駆動方法
US6982727B2 (en) * 2002-07-23 2006-01-03 Broadcom Corporation System and method for providing graphics using graphical engine
US7696952B2 (en) * 2002-08-09 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Display device and method of driving the same
KR100459135B1 (ko) * 2002-08-17 2004-12-03 엘지전자 주식회사 유기 ｅｌ 디스플레이 패널 및 구동방법
CN100397458C (zh) * 2002-10-21 2008-06-25 株式会社半导体能源研究所 显示器件及其驱动方法
KR100476368B1 (ko) * 2002-11-05 2005-03-17 엘지.필립스 엘시디 주식회사 유기 전계발광 표시패널의 데이터 구동 장치 및 방법
US6888657B2 (en) * 2003-01-28 2005-05-03 Hewlett-Packard Development Company, L.P. Multiple-bit storage element for binary optical display element
TWI367466B (en) * 2003-05-16 2012-07-01 Semiconductor Energy Lab Display device, method for driving the same, and electronic device using the same
JP4884655B2 (ja) * 2003-05-16 2012-02-29 株式会社半導体エネルギー研究所 表示装置
JP2005275315A (ja) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd 表示装置、その駆動方法及びそれを用いた電子機器
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
EP1917656B1 (en) * 2005-07-29 2016-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
EP1777691A3 (en) * 2005-10-21 2010-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP5044117B2 (ja) * 2005-12-14 2012-10-10 関西電力株式会社 炭化珪素バイポーラ型半導体装置
EP1806724A3 (en) * 2006-01-07 2009-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
JP2008076624A (ja) * 2006-09-20 2008-04-03 Toshiba Matsushita Display Technology Co Ltd 平面表示装置
US7782313B2 (en) * 2006-10-31 2010-08-24 Via Technologies, Inc. Reducing power during idle state
US20080117190A1 (en) * 2006-11-22 2008-05-22 Chien-Ru Chen Method and driver for driving a display
US20100033460A1 (en) * 2007-05-25 2010-02-11 Takaji Numao Display device
CN101527167B (zh) * 2008-02-01 2012-08-15 索尼株式会社 显示装置
TW201009420A (en) * 2008-08-18 2010-03-01 Au Optronics Corp Color sequential liquid crystal display and pixel circuit thereof
CN102379121A (zh) * 2009-04-01 2012-03-14 惠普开发有限公司 屏幕捕获
US8907881B2 (en) * 2010-04-09 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
KR101748901B1 (ko) * 2010-04-09 2017-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
US8830278B2 (en) * 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
DE102010019667B4 (de) * 2010-04-28 2014-02-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung für in einer zweidimensionalen Matrix angeordnete organische Leuchtdioden
KR101956216B1 (ko) 2010-08-05 2019-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR20120129335A (ko) 2011-05-19 2012-11-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
JP2011215635A (ja) * 2011-07-11 2011-10-27 Sony Corp 画像表示装置、電子機器、携帯機器及び画像表示方法
JP2013050682A (ja) * 2011-08-31 2013-03-14 Sony Corp 駆動回路、表示装置、および表示装置の駆動方法
JP5849538B2 (ja) * 2011-08-31 2016-01-27 ソニー株式会社 駆動回路、表示装置、および表示装置の駆動方法
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
WO2014073374A1 (en) 2012-11-06 2014-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6320679B2 (ja) * 2013-03-22 2018-05-09 セイコーエプソン株式会社 表示装置のラッチ回路、表示装置及び電子機器
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
JP6424350B2 (ja) * 2014-03-07 2018-11-21 イー インク コーポレイション 電気泳動装置、及び電子機器
KR102510567B1 (ko) * 2016-07-21 2023-03-16 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
JP6846272B2 (ja) * 2017-04-19 2021-03-24 株式会社ジャパンディスプレイ 表示装置
JP2019039949A (ja) * 2017-08-22 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP6944334B2 (ja) * 2017-10-16 2021-10-06 株式会社ジャパンディスプレイ 表示装置
CN111279408B (zh) * 2017-11-09 2022-10-28 株式会社半导体能源研究所 显示装置、显示装置的驱动方法以及电子设备
JP6614228B2 (ja) * 2017-11-29 2019-12-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6555332B2 (ja) * 2017-12-19 2019-08-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置
JP6604374B2 (ja) * 2017-12-26 2019-11-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7015193B2 (ja) * 2018-03-15 2022-02-02 株式会社ジャパンディスプレイ 表示装置
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
WO2019217242A1 (en) * 2018-05-08 2019-11-14 Apple Inc. Memory-in-pixel display
CN111754933A (zh) * 2019-03-28 2020-10-09 云谷（固安）科技有限公司 一种像素数字驱动电路、显示装置以及驱动方法
US11282434B1 (en) * 2020-12-29 2022-03-22 Solomon Systech (China) Limited Driving method for active matrix display

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0034796B1 (en) * 1980-02-22 1987-09-16 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH06102530B2 (ja) 1985-04-23 1994-12-14 三菱油化株式会社 黒鉛質成形体の製造方法
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
US4773738A (en) * 1986-08-27 1988-09-27 Canon Kabushiki Kaisha Optical modulation device using ferroelectric liquid crystal and AC and DC driving voltages
JP2852042B2 (ja) * 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
US5125045A (en) * 1987-11-20 1992-06-23 Hitachi, Ltd. Image processing system
US4996523A (en) * 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US5339090A (en) * 1989-06-23 1994-08-16 Northern Telecom Limited Spatial light modulators
JP2797216B2 (ja) 1990-04-28 1998-09-17 本田技研工業株式会社 車両の変速装置
JP3143497B2 (ja) * 1990-08-22 2001-03-07 キヤノン株式会社 液晶装置
US6097357A (en) * 1990-11-28 2000-08-01 Fujitsu Limited Full color surface discharge type plasma display device
US5225823A (en) * 1990-12-04 1993-07-06 Harris Corporation Field sequential liquid crystal display with memory integrated within the liquid crystal panel
US5424752A (en) * 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5280280A (en) * 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
JP2782020B2 (ja) 1991-05-28 1998-07-30 株式会社半導体エネルギー研究所 液晶電気光学装置およびその作製方法
US5608549A (en) * 1991-06-11 1997-03-04 Canon Kabushiki Kaisha Apparatus and method for processing a color image
JPH0667620A (ja) * 1991-07-27 1994-03-11 Semiconductor Energy Lab Co Ltd 画像表示装置
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5900856A (en) * 1992-03-05 1999-05-04 Seiko Epson Corporation Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus
JPH06102530A (ja) 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JPH0792935A (ja) * 1993-09-22 1995-04-07 Sharp Corp 画像表示装置
KR0171233B1 (ko) * 1993-08-10 1999-03-20 쯔지 하루오 화상표시장치 및 그의 구동방법
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JPH07199149A (ja) * 1993-12-28 1995-08-04 Sharp Corp 画像表示装置及びその駆動方法
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JP3626514B2 (ja) * 1994-01-21 2005-03-09 株式会社ルネサステクノロジ 画像処理回路
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3672586B2 (ja) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
JPH08101609A (ja) 1994-09-30 1996-04-16 Ricoh Co Ltd 画像形成装置
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JP3428192B2 (ja) * 1994-12-27 2003-07-22 富士通株式会社 ウインドウ表示処理装置
JPH08194205A (ja) 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US6549657B2 (en) * 1995-04-06 2003-04-15 Canon Kabushiki Kaisha Image processing apparatus and method
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
JP3518086B2 (ja) * 1995-09-07 2004-04-12 ソニー株式会社 映像信号処理装置
JP3526992B2 (ja) * 1995-11-06 2004-05-17 株式会社半導体エネルギー研究所 マトリクス型表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
US5631741A (en) * 1995-12-29 1997-05-20 Intel Corporation Electronic carbon paper
AU2317597A (en) * 1996-02-27 1997-09-16 Penn State Research Foundation, The Method and system for the reduction of off-state current in field-effect transistors
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US6545654B2 (en) * 1996-10-31 2003-04-08 Kopin Corporation Microdisplay for portable communication systems
US6175922B1 (en) * 1996-12-04 2001-01-16 Esign, Inc. Electronic transaction systems and methods therefor
JPH10232649A (ja) 1997-02-21 1998-09-02 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JPH10214060A (ja) 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
JPH10228012A (ja) * 1997-02-13 1998-08-25 Nec Niigata Ltd Ｌｃｄ表示装置
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JPH10253941A (ja) 1997-03-13 1998-09-25 Hitachi Ltd マトリクス型画像表示装置
JP3605829B2 (ja) * 1997-04-18 2004-12-22 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JP3292093B2 (ja) * 1997-06-10 2002-06-17 株式会社日立製作所 液晶表示装置
JP4131340B2 (ja) * 1997-07-11 2008-08-13 ソニー株式会社 制御装置、制御方法、および受信装置
JP3335560B2 (ja) * 1997-08-01 2002-10-21 シャープ株式会社 液晶表示装置および液晶表示装置の駆動方法
JPH1164814A (ja) 1997-08-20 1999-03-05 Fujitsu General Ltd 多機能液晶プロジェクタ
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JPH11167373A (ja) * 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
JP3533074B2 (ja) * 1997-10-20 2004-05-31 日本電気株式会社 Ｖｒａｍ機能内蔵のｌｅｄパネル
KR100396160B1 (ko) * 1997-11-01 2003-11-28 엘지.필립스 엘시디 주식회사 액정패널의데이타구동회로
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US6332152B1 (en) * 1997-12-02 2001-12-18 Matsushita Electric Industrial Co., Ltd. Arithmetic unit and data processing unit
US6115019A (en) * 1998-02-25 2000-09-05 Agilent Technologies Register pixel for liquid crystal displays
JPH11282006A (ja) * 1998-03-27 1999-10-15 Sony Corp 液晶表示装置
US6246386B1 (en) * 1998-06-18 2001-06-12 Agilent Technologies, Inc. Integrated micro-display system
FR2780803B1 (fr) * 1998-07-03 2002-10-31 Thomson Csf Commande d'un ecran a cathodes a faible affinite electronique
JP3161599B2 (ja) * 1998-07-10 2001-04-25 日本電気株式会社 移動電話システム
JP3865942B2 (ja) * 1998-07-17 2007-01-10 富士フイルムホールディングス株式会社 アクティブマトリクス素子、及びアクティブマトリクス素子を用いた発光素子、光変調素子、光検出素子、露光素子、表示装置
US6636194B2 (en) * 1998-08-04 2003-10-21 Seiko Epson Corporation Electrooptic device and electronic equipment
US6750836B1 (en) * 1998-09-10 2004-06-15 Seiko Epson Corporation Liquid crystal panel and manufacturing method for the same
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP3403097B2 (ja) * 1998-11-24 2003-05-06 株式会社東芝 Ｄ／ａ変換回路および液晶表示装置
JP2000183187A (ja) * 1998-12-18 2000-06-30 Sony Corp 半導体記憶装置およびその製造方法
US6266178B1 (en) * 1998-12-28 2001-07-24 Texas Instruments Incorporated Guardring DRAM cell
US6738054B1 (en) * 1999-02-08 2004-05-18 Fuji Photo Film Co., Ltd. Method and apparatus for image display
US6670938B1 (en) * 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
US6259846B1 (en) * 1999-02-23 2001-07-10 Sarnoff Corporation Light-emitting fiber, as for a display
JP2000259124A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000276108A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
US20020118029A1 (en) * 1999-05-14 2002-08-29 Rikihito Yamasaka Probe card and contactor
KR100563826B1 (ko) * 1999-08-21 2006-04-17 엘지.필립스 엘시디 주식회사 액정표시장치의 데이타구동회로
US6441829B1 (en) * 1999-09-30 2002-08-27 Agilent Technologies, Inc. Pixel driver that generates, in response to a digital input value, a pixel drive signal having a duty cycle that determines the apparent brightness of the pixel
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
TW573165B (en) * 1999-12-24 2004-01-21 Sanyo Electric Co Display device
US7129918B2 (en) 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
JP3587125B2 (ja) * 2000-04-19 2004-11-10 日本電気株式会社 光プリンタヘッド及びそれに用いる駆動方法
JP3835113B2 (ja) * 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
TW522374B (en) 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
JP4896317B2 (ja) * 2000-08-23 2012-03-14 株式会社半導体エネルギー研究所 Ｅｌ表示装置
US6774876B2 (en) * 2000-10-02 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and driving method thereof
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8339339B2 (en) * 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP4099578B2 (ja) * 2002-12-09 2008-06-11 ソニー株式会社 半導体装置及び画像データ処理装置
JP4350627B2 (ja) 2004-09-27 2009-10-21 ソフトバンクモバイル株式会社 ストリーミングデータ受信再生端末

Also Published As

Publication number Publication date
CN1870112B (zh) 2010-08-04
US7724217B2 (en) 2010-05-25
KR20020013426A (ko) 2002-02-20
US9552775B2 (en) 2017-01-24
JP2002123218A (ja) 2002-04-26
US20020018029A1 (en) 2002-02-14
CN1269219C (zh) 2006-08-09
CN1349260A (zh) 2002-05-15
US20100201660A1 (en) 2010-08-12
KR100815830B1 (ko) 2008-03-24
US20070139309A1 (en) 2007-06-21
KR100830363B1 (ko) 2008-05-20
JP4896315B2 (ja) 2012-03-14
CN1870112A (zh) 2006-11-29
US7151511B2 (en) 2006-12-19
TW522374B (en) 2003-03-01

Similar Documents

Publication Publication Date Title
KR100815830B1 (ko) 전기-광학 장치
US7486262B2 (en) Electronic device and method of driving the same
KR100822650B1 (ko) 전자 장치 및 그의 구동 방법
KR100859570B1 (ko) 발광장치 구동방법
KR100677178B1 (ko) 디스플레이 장치
US6992652B2 (en) Liquid crystal display device and driving method thereof
KR100862541B1 (ko) 휴대용 정보 장치 및 그 구동 방법
JP4963145B2 (ja) 電子装置及び電子機器
JP4954400B2 (ja) 半導体装置
JP4731846B2 (ja) 表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee