KR100862541B1 - 휴대용 정보 장치 및 그 구동 방법 - Google Patents

휴대용 정보 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100862541B1
KR100862541B1 KR1020010051066A KR20010051066A KR100862541B1 KR 100862541 B1 KR100862541 B1 KR 100862541B1 KR 1020010051066 A KR1020010051066 A KR 1020010051066A KR 20010051066 A KR20010051066 A KR 20010051066A KR 100862541 B1 KR100862541 B1 KR 100862541B1
Authority
KR
South Korea
Prior art keywords
portable information
plurality
display device
circuit
pixels
Prior art date
Application number
KR1020010051066A
Other languages
English (en)
Other versions
KR20020015978A (ko
Inventor
야마자키순페이
코야마준
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JPJP-P-2000-00253188 priority Critical
Priority to JP2000253188 priority
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20020015978A publication Critical patent/KR20020015978A/ko
Application granted granted Critical
Publication of KR100862541B1 publication Critical patent/KR100862541B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857Static memory circuit, e.g. flip-flop
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Abstract

본 발명에 따라서, 정지 화상이 디스플레이될 때 소모 전력을 감소시킬 수 있는 EL 디스플레이 디바이스를 포함하는 휴대용 정보 장치가 제공된다. 상기 휴대용 정보 장치에 포함된 EL 디스플레이 디바이스에 있어서, 복수의 메모리 회로들과, D/A 변환기가 화소내에 배열된다. 상기 EL 디스플레이 디바이스가 정지 화상을 디스플레이할 때, EL 디스플레이 디바이스이외의 화상 디스플레이 기능들과, EL 디스플레이 디바이스를 제어하기 위한 제어 회로들이 정지되고, 그래서, 소모 전력을 감소시킬 수 있는 휴대용 정보 장치를 얻을 수 있다.
Figure R1020010051066
소스 신호 라인 구동 회로, 휴대용 정보 장치, EL 디스플레이 디바이스

Description

휴대용 정보 장치 및 그 구동 방법{Portable information apparatus and method of driving the same}

도 1은 복수의 메모리 회로들을 그 내측에 포함하고 있는 본 발명의 휴대용 정보 단말의 블록도.

도 2는 복수의 메모리 회로들을 그 내측에 포함하고 있는 본 발명의 휴대 전화의 블록도.

도 3a 및 도 3b는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소들을 사용하여 디스플레이를 수행하기 위한 타이밍 차트들을 도시하는 도면.

도 4는 본 발명의 휴대용 정보 장치내에 포함된 EL 디스플레이 디바이스의 화소내에 포함된 메모리 회로의 회로도.

도 5는 제 2 래치 회로를 구비하지 않은 소스 신호 라인 구동 회로의 회로 구조의 예를 도시하는 도면.

도 6은 도 5의 소스 신호 라인 구동 회로에 의해 구동되는 본 발명에 따른 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소의 세부 회로도.

도 7a 및 도 7b는 도 5 및 도 6에 도시된 회로를 사용함으로써 디스플레이를 수행하기 위한 타이밍 차트들을 도시하는 도면.

도 8은 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 D/A 변환기 의 구조를 도시하는 도면.

도 9는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 D/A 변환기의 구조를 도시하는 도면.

도 10a 내지 도 10c는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 제조 공정의 예를 도시하는 도면.

도 11a 내지 도 11c는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 제조 공정의 예를 도시하는 도면.

도 12의 a 및 b는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 제조 공정의 예를 도시하는 도면.

도 13은 종래의 휴대용 정보 장치의 EL 디스플레이 디바이스의 전체 회로 구조를 개략적으로 도시하는 도면.

도 14는 종래의 휴대용 정보 장치의 EL 디스플레이 디바이스의 소스 신호 라인 구동 회로의 회로 구조 예를 도시하는 도면.

도 15는 종래의 휴대용 정보 단말의 블록도.

도 16은 종래의 휴대 전화의 블록도.

도 17은 제 2 래치 회로를 갖지 않은 소스 신호 라인 구동 회로의 회로 구조 예를 도시하는 도면.

도 18a 및 도 18b는 도 17에 도시된 회로를 사용하여 디스플레이를 수행하는 타이밍 차트들을 도시하는 도면.

도 19a 내지 도 19c는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이 스의 상면도 및 단면도.

도 20은 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 D/A 변환기의 구조를 도시하는 도면.

도 21은 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 D/A 변환기의 구조를 도시하는 도면.

도 22는 1 비트 처리를 위한 래치 회로들을 포함하는 소스 신호 라인 구동 회로의 회로 구조 예를 도시하는 도면.

도 23은 디코더를 사용한 게이트 신호 라인 구동 회로의 예를 도시하는 도면.

도 24는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소의 구조를 도시하는 도면.

도 25는 소스 신호 라인 구동 회로의 회로 구조 예를 도시하는 도면.

도 26은 휴대 전화의 송수신부의 블록도.

도 27a 및 도 27b는 본 발명의 휴대용 정보 장치의 적용예들을 도시하는 도면.

도 28a 내지 도 28c는 본 발명의 휴대용 정보 장치의 적용예들을 도시하는 도면.

도 29a 및 도 29b는 종래의 능동 매트릭스형 EL 디스플레이 디바이스의 화소부의 구조 예를 도시하는 도면.

도 30은 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소의 상 면도.

도 31은 본 발명의 휴대용 정보 단말의 예를 도시하는 도면.

도 32는 본 발명의 휴대용 정보 단말의 예를 도시하는 도면.

도 33은 본 발명의 휴대용 정보 단말의 예를 도시하는 도면.

도 34는 삼중항 여기자(triplet excitation)로부터의 인광을 사용하는 EL 재료의 특성들을 도시하는 도면.

도 35는 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소의 구조를 도시하는 도면.

도 36은 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소의 구조를 도시하는 도면.

도 37은 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스의 화소의 구조를 도시하는 도면.

*도면의 주요 부분에 대한 부호의 설명*

1501 : 펜 입력 타블렛 1503 : 메모리 카드

1505 : 외부 인터페이스 1506 : CPU

1509 : DRAM 1510 : 플래쉬 메모리

1513 : EL 디스플레이 디바이스 1901 : 스위칭 TFT

1910 : 캐소드 1907 : 전류 공급 라인

2402 : 검출 회로 2803 : 디스플레이부

기술 분야

본 발명은 휴대용 정보 장치에 관한 것으로, 특히, 휴대 전화, PDA, 휴대용 퍼스널 컴퓨터, 휴대용 네비게이션 시스템 및 전자 도서 같은 유기 EL(electroluminescence) 소자를 사용한 디스플레이 디바이스를 채용하고 있는 휴대용 정보 장치에 관한 것이다.

본 명세서에서, EL 소자는 일중항 여기자(singlet exciton)로부터의 광 방출(형광; fluorescence)을 사용하는 소자와, 삼중항 여기자로부터의 광 방출(인광; phosphorescence)을 사용하는 소자 양자 모두를 나타낸다.

배경 기술

최근, 통신 기술의 발전에 의해 휴대 전화가 대중화되었다. 미래에는, 이동 화상의 전기적 전송 및 보다 많은 양의 정보의 전송이 기대된다. 한편, 휴대용 컴퓨터도 경량으로 제조되며, 휴대용 제품이 생산된다. 전자 노트북에서 시작하는 개인 휴대용 단말기(PDA; personal digital assistants)라 지칭되는 다수의 정보 기기들도 생산되며, 광범위하게 사용되어져 가고 있다. 부가적으로, EL 디스플레이 디바이스 등이 개발되었고, 그래서, 대부분의 휴대용 정보 기기들은 평면 디스플레이들을 장비하고 있다.

또한, 최근 기술에서는, 이들을 위해 채용된 EL 디스플레이 디바이스로서 능 동 매트릭스형 디스플레이 디바이스를 사용하는 경향이 있다.

능동 매트릭스형 디스플레이 디바이스에서, 각 화소에 대해 박막 트랜지스터(하기에는 TFT라 지칭함)가 배열되어, 영상이 제어된다. 수동 매트릭스형 디스플레이 디바이스와 비교할 때, 이런 능동 매트릭스형 디스플레이 디바이스는 높은 해상도가 달성될 수 있고, 화질이 향상될 수 있고, 이동 화상들이 취급될 수 있는 등의 장점을 갖고 있다. 따라서, 미래에는, 휴대용 정보 장치의 EL 디스플레이 디바이스는 수동 매트릭스형으로부터 능동 매트릭스형으로 변화될 것으로 판단된다.

부가적으로, 능동 매트릭스형 디스플레이 디바이스들에 있어서, 최근, 저온 폴리실리콘을 사용하는 디스플레이 디바이스가 제품으로서 실현되었다. 저온 폴리실리콘 기술에서는, 화소들을 구성하는 화소 TFT들에 부가하여, 동시에 TFT들을 사용함으로써 화소부의 외주부에 구동 회로가 형성될 수 있고, 이는 디바이스의 소형화 및 소모 전력 감소에 크게 기여한다. 따라서, EL 디스플레이 디바이스는 최근 그 응용분야가 현저히 확장되고 있는 모바일 기기의 디스플레이부를 위한 필수적 디바이스가 될 것이다.

도 15는 EL 디스플레이 디바이스를 갖는 종래의 휴대용 정보 단말의 블록도이다.

휴대용 정보 단말은 필요가 있을 때 사용자에 의해 요구되는 정보를 추출하는데 필요하다. 상기 정보는 휴대용 정보 단말내의 메모리 디바이스(DRAM 1509, 플래쉬 메모리 1510 등)내에 저장되어 있거나, 휴대용 정보 단말내로 삽입된 메모리 카드(1503)내에 저장되어 있거나, 또는, 외부 인터페이스부(1505)를 경유하여 외부 기기에 대한 접속을 통해 얻어진다. 상기 정보는 펜 입력 타블렛(1501)으로부터 입력된 사용자의 명령에 기초하여 CPU(1506)에 의해 처리되고, EL 디스플레이 디바이스(1513)가 디스플레이를 수행한다.

특히, 펜 입력 타블렛(1501)로부터 입력된 신호는 검출 회로(1502)에 의해 검출되고, 타블렛 인터페이스(1518)로 입력된다. 이 입력 신호는 타블렛 인터페이스(1518)에 의해 처리되고, 화상 신호 처리 회로(1507) 등으로 입력된다. 상기 CPU(1506)는 필요한 데이터를 처리하고, 이를 VRAM(1511)내에 저장된 영상 포맷에 기초하여 영상 데이터로 변환하며, 이를 EL 컨트롤러(1512)로 보낸다. 여기서, EL 컨트롤러(1512)는 EL 디스플레이 디바이스(1513)를 위한 신호를 발생시키고, 이를 상기 디스플레이 디바이스(1513)로 입력한다. 이 방식으로, 디스플레이 디바이스(1513)는 디스플레이를 실행하도록 구동된다.

도 16은 EL 디스플레이 디바이스를 갖는 종래의 휴대 전화의 블록도이다. 휴대 전화는 송수신 회로(1615)와, 수신된 신호를 음성 처리하기 위한 음성 처리 회로(1602)와, 스피커(1614)와, 마이크(1608)와, 데이터 입력을 위한 키보드(1601)와, 키보드(1601)로부터 입력된 신호를 처리하기 위한 키보드 인터페이스(1618) 등을 포함한다.

키보드로부터 입력된 사용자의 명령들에 기초하여, CPU(1606)는 메모리 디바이스(DRAM 1609, 플래쉬 메모리 1610 등)내에 저장된 정보나, 휴대용 정보 단말내에 삽입된 메모리 카드(1603)내에 저장된 정보 또는 외부 인터페이스 포트(1605)를 경유한 외부 기기에 대한 접속을 통해 얻어진 정보를 처리하고, EL 디스플레이 디바이스(1613)는 디스플레이를 수행한다.

특히, 키보드(1601)로부터 입력된 신호는 키보드 인터페이스(1618)에 의해 처리되고, 화상 신호 처리 회로(1607) 등으로 입력된다. CPU(1606)는 필요한 데이터를 처리하고, 이를 VRAM(1611)내에 저장된 영상 포맷에 기초하여 영상 데이터로 변환하며, 이를 EL 컨트롤러(1612)로 보낸다. 여기서, EL 컨트롤러(1612)는 EL 디스플레이 디바이스(1613)를 구동하기 위한 신호를 발생시키고, 이를 디스플레이 디바이스로 입력한다. 이 방식으로, 디스플레이 디바이스는 디스플레이를 수행한다.

송수신 회로(1615)의 구조의 예가 도 26에 도시되어 있다.

상기 송수신 회로(1615)는 안테나(2602)와, 필터들(2603, 2607, 2608, 2612 및 2616)과, 스위치(2604)와, 증폭기들(2605, 2606 및 2617)과, 제 1 주파수 변환 회로(2609)와, 제 2 주파수 변환 회로(2613)와, 주파수 변환 회로(2611)와, 발진 회로들(2610 및 2614)과, 초퍼(2615; chopper)와, 데이터 복조 회로(2618) 및 데이터 변조 회로(2619)를 포함한다.

여기서, 휴대용 정보 단말 또는 휴대 전화내에 통합된 디스플레이 디바이스로서, 종래의 디지털 시스템 EL 디스플레이 디바이스를 설명한다. 도 13은 그 개략도이다. 화소부(1308)는 중앙에 배열되어 있다. 소스 신호의 제어를 위한 소스 신호 라인 구동 회로(1301)는 화소부의 상부측에 배열되어 있다. 상기 소스 신호 라인 구동 회로(1301)는 시프트 레지스터 회로(1303)와, 제 1 래치 회로(1304)와, 제 2 래치 회로(1305)와, D/A 변환기(D/A 변환 회로)와, 아날로그 스위치(1307)등을 포함한다. 게이트 신호 라인들을 제어하기 위한 게이트 신호 라인 구동 회로들(1302)은 화소부의 양 측면들에 배열된다. 도 13에서, 비록, 게이트 신호 라인 구동 회로들(1302)이 화소부의 양 측면들에 배열되어 있지만, 이들은 일 측면에 배열될 수 있다. 그러나, 양 측면들에 배열되는 것이 구동 효율 및 구동 신뢰성의 관점에서 바람직하다.

소스 신호 라인 구동 회로(1301)는 도 14에 도시된 바와 같은 구조를 갖는다. 도 14에 예로서 도시된 상기 구동 회로는 1024 화소들의 수평 해상력 및 3-비트 디지털 계조 신호에 대응하는 소스 신호 라인 구동 회로이며, 시프트 레지스터 회로들(SR; 1401)과, 제 1 래치 회로들(LAT1; 1402)과, 제 2 래치 회로들(LAT2; 1403)과, D/A 변환기들(D/A; 1404) 등을 포함한다. 비록 도 14에는 도시되지 않았지만, 버퍼 회로, 레벨 쉬프터 회로 등이 필요에 따라 배열될 수 있다.

도 13 및 도 14를 참조로 상기 디스플레이 디바이스의 동작을 간단히 설명한다. 먼저, 클럭 신호들(S-CLK, S-CLKb)과, 스타트 펄스(S-SP)가 시프트 레지스터 회로(1303; 도 14에 SR로 표시됨)로 입력되고, 그 결과로서, 펄스들(샘플링 펄스들)이 출력된다. 이어서, 상기 펄스들은 제 1 래치 회로(1304; 도 14에는 LAT1으로 표시됨)로 입력되고, 동일한 제 1 래치 회로(1304)에 입력된 디지털 신호들(디지털 데이터)이 각각 유지된다. 여기서, D1은 최상위 비트(MSB)이며, D3는 최하위 비트(LSB)이다. 제 1 래치 회로(1304)에서, 하나의 수평 기간에 대해 디지털 신호들의 보유가 완료되었을 때, 제 1 래치 회로(1304)내에 보유된 디지털 신호들은 리트레이스 기간에, 래치 신호(래치 펄스)의 입력에 따라 모두 일시에 제 2 래치 회로(1305; 도 14에는 LAT2로서 표시됨)로 전달된다.

그후, 시프트 레지스터 회로(1303)가 다시 동작되고, 다음 수평 기간에 대해 디지털 신호들의 보유가 시작된다. 동시에, 제 2 래치 회로(1305)내에 보유된 디지털 신호들은 D/A 변환기(1306; 도 14에는 D/A로 표시됨)에 의해 아날로그 신호들로 변환된다. 아날로그 신호들은 소스 신호라인들을 통해 화소들로 입력된다. 이 동작이 반복되고, 그래서 영상이 디스플레이 된다.

이어서, 화소부(1308)의 구동을 설명한다. 도 29a 및 도 29b는 도 13의 화소부(1308)의 일부를 도시한다. 도 29a는 3×3 화소들의 매트릭스를 도시한다. 점선 프레임(1900)에 의해 둘려싸여진 부분은 하나의 화소이고, 도 29b는 그 확대도이다. 도 29b에서, 참조 부호 1901은 신호가 화소내로 기록될 때 스위칭 소자로서 기능하는 TFT(하기에는 스위칭 TFT라 지칭함)를 나타낸다. N-채널형 및 P-채널형 중 소정의 극성이 스위칭 TFT(1901)에 사용될 수 있다. 참조 부호 1902는 EL 소자(1903)로 공급되는 전류를 제어하기 위한 소자(전류 제어 소자)로서 기능하는 TFT(하기에는 EL 구동 TFT라 지칭함)를 나타낸다. P-채널형이 EL 구동 TFT(1902)로서 사용되는 경우에, 이는 EL 소자(1903)의 애노드(1909)와, 전류 공급 라인(1907) 사이에 배열되게 된다. 다른 구성 방법으로서, N-채널형이 EL 구동 TFT(1902)에 사용될 수 있고, 이는 EL 소자(1903)의 캐소드(1910)와, 캐소드 전극(1908) 사이에 배열될 수 있다. 그러나, 접지된 전원이 TFT의 동작을 위해 양호하기 때문에, 그리고, EL 소자(1903)의 제조시의 제한사항의 관점에서, 시스템은 일반적으로 EL 구동 TFT(1902)로서 P-채널형을 사용하고, 도 29b에 도시된 바와 같이, EL 구동 TFT(1902)가 EL 소자(1903)의 애노드(1909)와 전류 공급 라인(1907) 사이에 배열되도록 적용된다. 참조 부호 1904는 소스 신호 라인(1906)으로부터 입력된 신호(전압)를 보유하기 위한 저장 커패시터를 나타낸다. 비록 도 29b에 저장 커패시터(1904)의 하나의 단자가 전류 공급 라인(1907)에 접속되어 있지만, 전용의 배선이 사용될 수도 있다. 스위칭 TFT(1901)의 게이트 전극은 게이트 신호 라인(1905)에 접속되고, 소스 영역 및 드레인 영역 중 하나는 소스 신호 라인(1906)에 접속되며, 나머지는 EL 구동 TFT의 게이트 전극에 접속된다.

다음에, 도 29a 및 도 29b를 참조로 능동 매트릭스형 EL 디스플레이 디바이스의 회로의 동작을 설명한다. 먼저, 게이트 신호 라인(1905)이 선택되었을 때, 전압이 스위칭 TFT(1901)의 게이트 전극으로 적용되고, 상기 스위칭 TFT(1901)가 도전 상태가 된다. 이때, 상기 소스 신호 라인(1906)의 신호(전압)가 저장 커패시터(1904)로 입력된다. 상기 저장 커패시터(1904)의 전압이 EL 구동 TFT(1902)의 소스와 게이트 사이의 전압(VGS)이 되기 때문에, 저장 커패시터(1904)의 전압에 대응하는 전류가 EL 구동 TFT(1902)와 EL 소자(1903)를 통해 흐른다. 결과적으로, EL 소자(1903)가 점등된다.

EL 소자(1903)의 명도, 즉, EL 소자(1903)를 통해 흐르는 전류의 양은 EL 구동 TFT(1902)의 전압(VGS)에 의해 제어된다. 상기 전압(VGS)은 저장 커패시터(1904)의 전압이며, 소스 신호 라인(1906)으로 입력된 신호(전압)이다. 즉, 소스 신호 라인(1906)으로 입력된 신호(전압)을 제어함으로써, EL 소자(1903)의 명도가 제어된 다. 마지막으로, 게이트 신호 라인(1905)이 비선택 상태가 되고, 스위칭 TFT(1901)의 게이트가 닫혀지며, 스위칭 TFT(1901)는 비도전 상태가 된다. 이때, 저장 커패시터(1904)내에 저장된 전기 전하는 유지된다. 따라서, EL 구동 TFT(1902)의 전압(VGS)은 그대로 유지되고, EL 구동 TFT(1902)를 통해 EL 소자(1903)로 전압(VGS)에 대응하는 전류가 계속 흐르게 된다.

EL 소자의 구동 등은 SID99 Digest: 372페이지의 "Current Stauts and future of Light-Emitting Polymer Display Driven by Poly-Si TFT" 및, ASIA DISPLAY98: 217페이지의 "High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver" 및, Euro Display99 Late News: 27페이지의 "3.8 Green OLED with Low Temperature Poly-Si TFT" 등에 보고되어 있다.

상술한 바와 같은 종래의 휴대용 정보 장치에 있어서, 통합된 디스플레이 디바이스가 영상을 디스플레이하는 경우에, 영상이 정지 영상일 경우에도, 동일한 화상의 데이터는 계속 초당 60회로 상기 디스플레이 디바이스로 전송된다. 즉, 도 15에서, 점선들로 둘러싸인 부분들(CPU(1506)내의 화상 신호 처리 회로(1507), VRAM(1511), EL 컨트롤러(1512), EL 디스플레이 디바이스(1513)의 소스 신호 라인 구동 회로 및 게이트 신호 라인 구동 회로, 펜 입력 타블렛(1501), 검출 회로(1502) 및 타블렛 인터페이스(1518))은 영상이 디스플레이되는 한 동작을 계속한다. 부가적으로, 도 16에서, 점선들로 둘러싸인 부분들(CPU(1606)내의 화상 신호 처리 회로(1607), VRAM(1611), EL 컨트롤러(1612), EL 디스플레이 디바이스(1613)의 소스 신호 라인 구동 회로 및 게이트 신호 라인 구동 회로, 키보드(1601) 및 키보드 인터페이스(1618))은 영상이 디스플레이되는 한 동작을 계속한다.

여기서, 소수의 화소들, 디스플레이 디바이스의 드라이버 IC 또는 컨트롤러를 가진 수동 매트릭스형 디스플레이 디바이스들 중 일부는 내장 메모리 회로를 구비하고, VRAM이 정지된다. 그러나, 능동 매트릭스형 디스플레이 디바이스 같은 많은 수의 화소들을 사용하는 디스플레이 디바이스에서는 메모리 회로를 드라이버 또는 컨트롤러내에 통합시키는 것은 칩 크기의 관점에서 실용적이지 못하다. 따라서, 종래의 휴대용 정보 장치에서는, 정지 화상이 디스플레이되는 경우에도, 많은 회로들이 반드시 동작을 계속하여야 하며, 이것이 소모 전력의 감소를 막는다.

또한, 모바일 기기에서, 소모 전력의 감소는 크게 바람직하다. 부가적으로, 모바일 기기에서, 대부분 정지 화상 모드(정지 화상 모드가 지속적으로 디스플레이됨)에서 사용된다는 사실에도 불구하고, 상술한 바와 같이 정지 화상을 디스플레이 하고 있는 시간에도 구동 회로가 동작을 계속하기 때문에, 이것이 소모 전력 감소에 장애물이 되고 있다.

따라서, 본 발명의 목적은 소모전력을 감소시키는 것이 바람직한, 휴대용 정보 단말 또는 휴대 전화 같은 기기에서 정지 화상을 디스플레이하는 시간에 구동 회로의 소모 전력을 감소시키는 것이다.

상술한 목적을 달성하기 위해서, 본 발명은 하기의 수단을 채용한다.

복수의 메모리 회로들이 휴대용 정보 장치내에 통합된 디스플레이 디바이스 의 화소내에 배치되어 있고, 디지털 신호들이 각 화소에 저장되어 있다. 정지 화상의 경우에, 기록이 한번 수행되었을 때, 그후, 화소내에 기록된 정보가 동일하기 때문에, 각 프레임에 대하여 신호의 입력이 수행되지 않는 경우에도 메모리 회로들내에 저장된 신호들을 판독함으로써, 정지 화상이 지속적으로 디스플레이될 수 있다.

즉, 정지 화상이 디스플레이되었을 때, 하나 이상의 프레임을 위한 신호들의 처리 동작이 수행된 이후에, 소스 신호 라인 구동 회로, 영상 신호 처리 회로 등이 정지될 수 있고, 따라서, 전력 소모가 현저히 감소된다.

하기에, 본 발명의 휴대용 정보 장치의 구조들을 설명한다.

본 발명에 따라서, EL 디스플레이 디바이스를 갖는 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 EL 디스플레이 디바이스가 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이 복수의 메모리 회로들 및 D/A 변환기를 포함하는 것을 특징으로 한다.

본 발명에 따라서, EL 디스플레이 디바이스를 갖는 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 복수의 화소들을 포함하고, 상기 복수의 화소들 각각이 n(n은 2 이상의 자연수)개의 메모리 회로들과, 상기 n개의 메모리 회로들내에 저장된 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 포함하는 것을 특징으로 한다.

본 발명에 따라서, EL 디스플레이 디바이스를 갖는 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 복수의 화소들과 전력 공급 라인을 포함하고, 상기 복수의 화소들 각각은 그 게이트 전극으로 아날로그 신호가 입력되는 TFT와, EL 소자를 포함하고, 상기 TFT의 소스 영역과 드레인 영역 중 하나는 전력 공급 라인에 접속되고, 나머지는 EL 소자에 접속되며, 상기 복수의 화소들 각각은 n(n은 2 이상의 자연수)개의 메모리 회로들과, 상기 n개의 메모리 회로들내에 저장된 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 포함하는 것을 특징으로 한다.

본 발명에 따라서, EL 디스플레이 디바이스를 갖는 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 복수의 화소들과 전력 공급 라인을 포함하고, 상기 복수의 화소들 각각은 그 게이트 전극으로 아날로그 신호가 입력되는 TFT와, EL 소자를 포함하며, 상기 TFT의 소스 영역과 드레인 영역 중 하나는 전력 공급 라인에 접속되고, 나머지는 EL 소자에 접속되며, 상기 복수의 화소들 각각은 n×m(n은 2 이상의 자연수, m은 2 이상의 자연수)개의 메모리 회로들과, 상기 n×m 개의 메모리 회로들내에 저장된 n-비트 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 포함하는 것을 특징으로 한다.

본 발명에 따라서, EL 디스플레이 디바이스를 갖는 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 복수의 화소들을 포함하고, 상기 복수의 화소들 각각은 그 게이트 전극으로 아날로그 신호가 입력되는 TFT와, 전력 공급 라인과, EL 소자를 포함하며, 상기 TFT의 소스 영역과 드레인 영역 중 하나는 전력 공급 라인에 접속되고, 나머지는 EL 소자에 접속되며, 상기 복수의 화소들 각각은 n×m(n은 2 이상의 자연수, m은 2 이상의 자연수)개의 메모 리 회로들과, 상기 n×m 개의 메모리 회로들내에 저장된 n-비트 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 포함하며, 상기 복수의 화소들 각각은 m 프레임들을 위한 디지털 신호들을 저장하는 것을 특징으로 한다.

휴대용 정보 장치는 EL 디스플레이 디바이스가 소스 신호 라인을 포함하고, 메모리 회로들 및 D/A 변환기가 상기 소스 신호 라인과 중첩되도록 배치되는 특성을 가질 수 있다.

휴대용 정보 장치는 EL 디스플레이 디바이스가 게이트 신호 라인을 포함하고, 메모리 회로들 및 D/A 변환기가 상기 게이트 신호 라인과 중첩되도록 배치되는 특성을 가질 수 있다.

본 발명에 따라서, EL 디스플레이 디바이스를 가진 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 EL 디스플레이 디바이스가 복수의 화소들을 포함하고, 복수의 화소들 각각은 EL 소자를 포함하고, 상기 복수의 화소들 각각은 소스 신호 라인과, n(n은 2 이상의 자연수)개의 게이트 신호 라인들과, 전력 공급 라인과, n개의 제 1 TFT들과, n 개의 메모리 회로들과, 제 2 TFT 및 D/A 변환기를 포함하고, 상기 n 개의 제 1 TFT들의 게이트 전극들 각각은 상기 n 개의 게이트 신호 라인들 중 소정의 서로다른 하나에 접속되고, 소스 영역과 드레인 영역 중 하나는 소스 신호 라인에 접속되며, 나머지는 n 개의 메모리 회로들의 입력 단자 중 소정의 서로 다른 하나에 접속되며, 상기 n 개의 메모리 회로들의 출력 단자들 각각은 D/A 변환기의 입력 단자에 접속되고, 상기 D/A 변환기의 출력 단자는 제 2 TFT의 게이트 전극에 접속되며, 상기 제 2 TFT의 소스 영역 및 드레인 영역 중 하나는 전 력 공급 라인에 접속되고, 나머지는 EL 소자에 접속되는 것을 특징으로 한다.

본 발명에 따라서, EL 디스플레이 디바이스를 가진 휴대용 정보 장치가 제공되고, 상기 휴대용 정보 장치는 EL 디스플레이 디바이스가 복수의 화소들을 포함하고, 복수의 화소들 각각은 EL 소자를 포함하고, 상기 복수의 화소들 각각은 소스 신호 라인과, n(n은 2 이상의 자연수)개의 게이트 신호 라인들과, 전력 공급 라인과, n개의 제 1 TFT들과, n 개의 메모리 회로들과, 제 2 TFT 및 D/A 변환기를 포함하고, 상기 n 개의 제 1 TFT들의 게이트 전극들 각각은 게이트 신호 라인에 접속되고, 소스 영역과 드레인 영역 중 하나는 상기 n 개의 소스 신호 라인들 중 소정의 서로 다른 하나에 접속되고, 나머지는 n 개의 메모리 회로들의 입력 단자 중 소정의 서로 다른 하나에 접속되며, 상기 n 개의 메모리 회로들의 출력 단자들 각각은 D/A 변환기의 입력 단자에 접속되고, 상기 D/A 변환기의 출력 단자는 제 2 TFT의 게이트 전극에 접속되며, 상기 제 2 TFT의 소스 영역 및 드레인 영역 중 하나는 전력 공급 라인에 접속되고, 나머지는 EL 소자에 접속되는 것을 특징으로 한다.

휴대용 정보 장치는 EL 디스플레이 디바이스가 소스 신호 라인 구동 회로를 포함하고, 상기 소스 신호 라인 구동 회로는 시프트 레지스터들과, 상기 시프트 레지스터들로부터의 샘플링 펄스들에 의해 n-비트 디지털 신호들을 유지하기 위한 제 1 래치 회로들과, 상기 제 1 래치 회로에 유지된 n-비트 디지털 신호들이 전달되게되는 제 2 래치 회로들과, 상기 제 2 래치 회로들로 전달된 n-비트 디지털 신호들을 한 비트씩 연속적으로 선택하여 상기 소스 신호 라인으로 그들을 입력하는 스위치를 포함하는 특징을 가질 수 있다.

휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 소스 신호 구동 회로를 포함하고, 상기 소스 신호 구동 회로는 시프트 레지스터들과, 상기 시프트 레지스터들로부터의 샘플링 펄스들에 의해 1-비트 디지털 신호들을 유지하기 위한 제 1 래치 회로들과, 상기 제 1 래치 회로들에 유지된 1-비트 디지털 신호들이 전달되게 되는 제 2 래치 회로들을 포함하는 특성을 가질 수 있다.

휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 소스 신호 구동 회로를 포함하고, 상기 소스 신호 구동 회로가 시프트 레지스터들과, 상기 시프트 레지스터들로부터의 샘플링 펄스들에 의해 n-비트 디지털 신호들을 유지하기 위한 래치 회로들을 포함하는 특징을 가질 수 있다.

휴대용 정보 장치는 상기 EL 디스플레이 디바이스가 소스 신호 라인 구동 회로를 포함하고, 상기 소스 신호 라인 구동 회로는 시프트 레지스터들과, 상기 시프트 레지스터들로부터의 샘플링 펄스들에 의해 n-비트 디지털 신호들을 유지하기 위한 래치 회로들과, 상기 래치 회로들에서 유지된 n-비트 디지털 신호들을 n 개의 소스 신호 라인들로 입력하기 위한 n 개의 스위치들을 포함하는 특성을 가질 수 있다.

휴대용 정보 장치는 상기 메모리 회로가 정적 메모리(SRAM), 강유전체 메모리(FRAM) 및 동적 메모리(DRAM)로 구성되는 그룹으로부터 선택된 메모리인 특성을 가질 수 있다.

휴대용 정보 장치는 상기 메모리 회로들이 글래스 기판, 플라스틱 기판, 스텐레스 기판 및 단결정 웨이퍼로 구성되는 그룹으로부터 선택된 기판상에 형성되는 특징을 가질 수 있다.

휴대용 정보 장치는 휴대용 정보 장치가 휴대 전화, 퍼스널 컴퓨터, 네비게이션 시스템, PDA 및 전자 서적으로 구성되는 그룹으로부터 선택된 하나인 특성을 가질 수 있다.

본 발명에 따라서, 복수의 화소들을 포함하는 EL 디스플레이 디바이스를 가진 휴대용 정보 장치를 구동하는 방법이 제공되고, 상기 방법은 복수의 화소들 각각 내에 포함된 복수의 메모리 회로들내에 디지털 신호들을 저장하는 단계와, 저장된 디지털 신호들을 반복적으로 판독하는 단계와, 반복적으로 판독된 디지털 신호들을 대응하는 아날로그 신호들로 변환하는 단계와, 상기 아날로그 신호들을 EL 소자로 입력하는 단계를 포함한다.

휴대용 정보 장치 구동 방법은 상기 복수의 화소들이 매트릭스 형태로 배열되고, 상기 복수의 화소들중 특정 열 또는 특정 행에 포함된 복수의 메모리 회로들의 저장된 디지털 신호들만이 재기록되는 특성을 가질 수 있다.

본 발명에 따라서, 복수의 화소들과, 상기 복수의 화소들로 화상 신호들을 입력하기 위한 소스 신호 구동 라인을 포함하는 EL 디스플레이 디바이스를 갖는 휴대용 정보 단말을 구동하는 방법이 제공되고, 상기 방법은 복수의 화소들 각각에 포함된 복수의 메모리 회로들내에 디지털 신호들을 저장하는 단계와, 상기 저장된 신호들을 반복적으로 판독하는 단계와, 상기 반복적으로 판독된 디지털 신호들을 대응하는 아날로그 신호들로 변환하는 단계와, 상기 아날로그 신호들을 EL 소자로 입력하는 단계와, 상기 소스 신호 구동 회로의 동작을 정지시키는 단계를 포함한다.

본 발명에 따라서, EL 디스플레이 디바이스와 CPU를 포함하는 휴대용 정보 장치를 구동하는 방법이 제공되고, 상기 방법은 상기 EL 디스플레이 디바이스가 복수의 화소들과, 상기 복수의 화소들로 신호들을 출력하기 위한 제 1 회로를 포함하고, 상기 CPU가 상기 제 1 회로를 제어하기 위한 제 2 회로를 포함하고, 상기 복수의 화소들 각각에 포함된 복수의 메모리 회로들에 디지털 신호들이 저장되고, 상기 저장된 디지털 신호들이 반복적으로 판독되고, 상기 반복적으로 판독된 디지털 신호들이 대응하는 아날로그 신호들로 변환되고, 상기 신호들은 EL 소자로 입력되며, 상기 제 2 회로의 동작이 정지되는 것을 특징으로 한다.

본 발명에 따라서, 복수의 화소들을 포함하는 EL 디스플레이 디바이스과 VRAM를 갖는 휴대용 정보 장치를 구동하는 방법이 제공되고, 상기 방법은 디지털 신호들이 상기 복수의 화소들 각각에 포함된 복수의 메모리 회로들내에 저장되고, 저장된 디지털 신호들이 반복적으로 판독되고, 상기 반복적으로 판독된 디지털 신호들이 대응하는 아날로그 신호들로 변환되고, 상기 아날로그 신호들이 EL 소자로 입력되며, VRAM의 데이터 판독 동작이 정지되는 것을 특징으로 한다.

휴대용 정보 장치 구동 방법은 상기 복수의 메모리 회로들에서 하나의 프레임 기간에 대하여 한번의 판독 동작이 수행되는 특성을 가질 수 있다.

휴대용 정보 장치 구동 방법은 메모리 회로가 정적 메모리(SRAM), 강유전체 메모리(FRAM) 및 동적 메모리(DRAM)로 구성되는 그룹으로부터 선택된 메모리인 특성을 가질 수 있다.

휴대용 정보 장치 구동 방법은 상기 메모리 회로들이 글래스 기판, 프라스틱 기판, 스텐레스 기판 및 단결정 웨이퍼로 구성되는 그룹으로부터 선택된 기판상에 형성되는 특성을 가질 수 있다.

휴대용 정보 장치 구동 방법은 상기 휴대용 정보 장치가 휴대 전화, 퍼스널 컴퓨터, 네비게이션 시스템, PDA 및 전자 도서로 구성되는 그룹으로부터 선택된 하나인 특성을 가질 수 있다.

본 발명의 실시예를 하기에 설명한다.

먼저, 본 발명의 휴대용 정보 장치내에 포함된 디스플레이 디바이스를 설명한다.

도 1은 본 발명의 구조를 도시하고 있다. 본 발명에 있어서, 정지 화상이 디스플레이 되는 경우에, 화상 신호들은 디스플레이 디바이스(2413)의 화소의 내측에 있는 메모리 회로들내에 저장되고, 저장된 화상 신호들이 호출되어 디스플레이가 수행된다. 따라서, 종래에는 동작되었던, CPU(2406)의 내부 회로들내의 화상 신호 처리 회로(2407), VRAM(2411), 디스플레이 디바이스(2413)내의 소스 신호 라인 구동 회로들이 정지될 수 있다.

하기에, 상기 내용들을 상세히 설명한다. 펜 입력 타블렛(2401)으로부터 소정 시간 동안 입력이 이루어지지 않는 경우에, 또는 신호 입력이 외부 인터페이스 포트(2405)로부터 소정 시간 동안 화상 디스플레이가 변화되는 것을 유발하지 않을 때, CPU(2406)는 이 모드가 정지 화상 모드라고 판정한다. CPU(2406)가 이런 판정 을 한 경우에, CPU(2406)는 하기와 같은 동작을 수행한다. 디스플레이 디바이스(2413)의 소스 신호 라인 구동 회로가 EL 컨트롤러(2412)를 통해 정지된다. 특히, 스타트 펄스, 클럭 신호 및 화상 데이터 신호의 소스 신호 라인 구동 회로로의 공급이 중단되고, 그래서, 소스 신호 라인 구동 회로의 동작이 정지된다. 이때, 게이트 신호 라인 구동 회로는 정지되지 않고, 신호들을 수신하며, 메모리 회로들의 데이터를 EL 구동 TFT로 보내는 동작을 실행한다.

이와 같이, 메모리 회로들에서 유지된 신호들의 판독이 게이트 신호 라인 구동 회로를 사용하여 수행되는 경우에, EL 컨트롤러(2412)는 클럭 신호, 스타트 펄스 등을 게이트 신호 라인 구동 회로로 계속 공급하고, 게이트 신호 라인 구동 회로는 동작을 계속한다.

상기 게이트 신호 라인 구동 회로가 일반적으로 소스 신호 라인 구동 회로와 비교할 때 1/100 이하의 주파수에서 구동되기 때문에, 동작이 정지되지 않는 경우에도 소모 전력은 문제시되지 않는다. 물론, 게이트 신호 라인 구동회로는 정지될 수 있다. 이와 같은 동작에 의해, 디스플레이 디바이스(2413)는 단지 소스 신호 라인 구동 회로만, 또는, 소스 신호 라인 구동 회로와 상기 게이트 신호 라인 구동 회로 양자 모두를 정지시키고, 디스플레이를 수행한다.

다음에, CPU(2406)는 CPU(2406)내의 화상 신호 처리 회로(2407)와 VARM(2411)을 정지시킨다. 상술한 바와 같이, 디스플레이 디바이스(2413)가 내부 메모리 회로들에 저장된 화상 데이터를 사용하여 디스플레이를 수행하기 때문에, 디스플레이 디바이스로 새로 화상 데이터를 보낼 필요가 없다. 따라서, 화상 데이터를 발생 및 처리하는 화상 신호 처리 회로(2407), VRAM(2411) 등이 동작하지 않아도 문제가 없다.

즉, 화상 신호 처리 회로(2407), VRAM(2411) 등의 동작을 정지시키는 것이 가능하다.

상술한 바로부터, CPU(2406)내부의 전력 감소와, VRAM(2411)의 전력 감소 및 소스 신호 라인 구동 회로의 전력 감소가 달성될 수 있다.

EL 디스플레이 디바이스가 정지 화상을 디스플레이 할 때, 펜 입력 타블렛(2401)으로 입력이 이루어지고, 이 입력에 대응하는 화상 신호에 따라 EL 디스플레이 디바이스에 의해 디스플레이된 영상이 변경되는 경우에, 디스플레이 내용들을 변화시키기 위한 명령이 펜 입력 타블렛의 검출 회로(2402)로부터 타블렛 인터페이스(2418)를 통해 CPU(2406)로 발령되게 되고, CPU(2406)는 정지되었던 VRAM(2411) 및 화상 신호 처리 회로(2407)를 동작시킨다. 그후, 스타트 펄스, 클록 신호 및 화상 데이터가 EL 컨트롤러(2412)에 의해 디스플레이 디바이스(2413)의 소스 신호 라인 구동 회로로 공급되며, 정지된 소스 신호 라인 구동 회로가 동작되어, 새로운 화상 신호가 화소내에 기록될 수 있다.

이와 같이, 도 1에서, 점선들로 둘러싸여진 부분들(게이트 신호 라인 구동 회로, EL 컨트롤러(2412), 펜 입력 타브렛(2401), 검출 회로(2402) 및 타블렛 인터페이스(2418)가 동작되는 경우에, 휴대용 정보 단말은 정지 화상의 디스플레이를 지속한다.

도 2는 본 발명을 사용하는 휴대 전화의 실시예를 도시하고 있다. 동작의 개요는 도 1의 휴대용 정보 단말의 동작의 개요와 실질적으로 동일하다. 휴대 전화와 휴대용 정보 단말 사이의 차이는 휴대 전화에서, 키보드(2501)를 통해 입력이 이루어지고, 입력된 정보가 키보드 인터페이스(2518)를 통해 CPU(2506)로 입력되며, 전화 회사의 통신 시스템을 통해 안테나로 입력된 정보가 송수신 회로(2515)에 의해 증폭 등을 받게 되며, 그후, 이것이 CPU(2506)로 입력된다는 것이다.

정지 화상이 디스플레이되는 경우에, 상술한 휴대용 정보 단말와 유사하게, 화상 신호 처리 회로(2507), VRAM(2511), 소스 신호 라인 구동 회로 등이 정지될 수 있다.

이와 같이, 도 2에서, 점선들로 둘러싸여진 부분들(게이트 신호 라인 구동 회로, EL 컨트롤러(2512), 키보드(2501) 및 키보드 인터페이스(2518)이 동작하는 경우에, 휴대 전화는 정지 화상의 디스플레이를 지속한다.

다음에, 본 발명의 휴대용 정보 장치에 포함된 디스플레이 디바이스를 설명한다.

도 25는 메모리 회로들을 갖는 화소들을 포함하는 디스플레이 디바이스내의 소정의 화소들과, 소스 신호 라인 구동 회로의 구조를 도시하고 있다. 이 회로는 3-비트 디지털 계조 신호에 대응하며, 시프트 레지스터 회로들(201)과, 제 1 래치 회로들(202)과, 제 2 래치 회로들(203)과, 비트 신호 선택 스위치들(204) 및 화소들(205)을 포함한다. 참조 부호 210은 게이트 신호 라인 구동 회로 또는 외부로부터 직접적으로 공급된 신호를 나타내며, 이에 대해서는 나중에 화소의 설명과 함께 후술한다.

도 24는 도 25내의 화소(205)의 회로 구조를 세부적으로 도시하고 있다. 이 화소는 3-비트 디지털 계조에 대응하며, EL 소자(114)와, 저장 커패시터(Cs)와, 메모리 회로들(105 내지 107)과, D/A 변환기(D/A; 111)와, EL 구동 TFT(115)와, 전력 공급 라인(112) 등을 포함한다. 참조 부호 101은 소스 신호 라인을, 102 내지 104는 기록 게이트 신호 라인들을, 그리고, 108 내지 110은 기록 TFT들을 나타낸다.

도 3a 및 도 3b는 도 24에 도시된 디스플레이 디바이스내의 타이밍 차트들이다. 상기 디스플레이 디바이스는 3-비트 디지털 계조 신호에 대응하며, 이는 VGA를 위한 것이다. 구동 방법을 도 3, 도 24 및 도 25를 참조로 설명한다. 도 2, 도 24 및 도 25내의 문자들은 그대로 사용되었다(도면 부호는 생략됨).

도 25 및 도 3a 및 도 3b를 참조한다. 도 3a에서, 각 프레임 기간들은 α, β 및 γ로 표시되어 있으며, 이에 대해 설명한다. 먼저, 프레임 기간 α에서의 동작을 설명한다.

종래의 디지털 시스템 구동 회로의 경우와 유사하게, 클록 신호들(S-CLK, S-CLKb)과 스타트 펄스(S-SP)는 시프트 레지스터 회로들(201)로 입력되고, 이에 따라, 샘플링 펄스들이 출력된다. 이어서, 샘플링 펄스들이 제 1 레치 회로들(202; LAT1)로 입력되고, 이는 동일한 제 1 래치 회로들(202)로 입력된 디지털 신호들(디지털 데이터)을 각각 보유한다. 이 기간은 본 명세서에서 도트 데이터 샘플링 기간이라 지칭된다. 하나의 수평 기간을 위한 도트 데이터 샘플링 기간은 도 3a의 1 내지 480으로 지시된 각 기간이다. 디지털 신호는 3 비트들을 가지고 있으며, D1은 MSB(최상위 비트)이고, D3는 LSB(최하위 비트)이다. 제 1 래치 회로들(202)에서, 하나의 수평 기간에 대해 디지털 신호들의 보유가 완료되었을 때, 리트레이스 기간에서, 래치 신호(래치 펄스)의 입력에 따라, 상기 제 1 래치 회로들(202)내에 보유된 디지털 신호들이 제 2 래치 회로들(203; LAT2)로 모두 일시에 전달된다.

이어서, 다시, 시프트 레지스터들(201)로부터 출력된 샘플링 펄스들에 따라서, 다음 수평 기간에 대해 디지털 신호들의 보유 동작이 수행된다.

한편, 제 2 래치 회로들(203)로 전달된 디지털 신호들은 화소내에 배열된 메모리 회로들내에 기록된다. 도 3b에 도시된 바와 같이, 다음 라인 도드 데이터 샘플링 기간은 세개의 기간들(Ⅰ, Ⅱ 및 Ⅲ)로 분할되고, 제 2 래치 회로들내에 보유된 디지털 신호들은 소스 신호 라인들로 출력된다. 이때, 이들은 비트 신호 선택 스위치(204)에 의해 선택적으로 접속되고, 그래서, 이에 따라, 각 비트의 신호가 소스 신호 라인으로 출력된다.

기간 Ⅰ에서, 펄스는 기록 게이트 신호 라인(102)으로 입력되고, TFT(108)는 턴온되며, 디지털 신호는 메모리 회로(105)내에 기록된다. 이어서, 기간 Ⅱ에서, 펄스가 기록 게이트 신호 라인(103)으로 입력되고, TFT(109)가 턴온되며, 디지털 신호는 메모리 회로(106)내에 기록된다. 마지막으로, 기간 Ⅲ에서, 펄스는 기록 게이트 신호 라인(104)으로 입력되고, TFT(110)가 턴온되며, 디지털 신호는 메모리 회로(107)내로 기록된다.

여기서, 하나의 수평 기간을 위한 디지털 신호들의 처리가 완료된다. 도 3b의 기간은 도 3a에 ※표로 지시된 기간이다. 상기 동작은 최종 스테이지까지 수행되고, 그래서, 하나의 프레임을 위한 디지털 신호들이 메모리 회로들(105 내지 107)내로 기록된다.

기록된 디지털 신호들은 D/A 변환기(111)에 의해 아날로그 신호들로 변환되고, EL 구동 TFT(115)의 게이트 전극으로 입력된다. 아날로그 신호에 대응하는 전류가 전력 공급 라인(112)으로부터 EL 구동 TFT(115)를 통해 EL 소자(114)로 입력된다. 이 방식으로 EL 소자(114)의 명도가 변화되고, 계조가 디스플레이된다. 여기서, 세 개의 비트들이 사용되기 때문에, 명도에 대해 0 내지 7의 8개의 스테이지들이 얻어질 수 있다.

상기 동작은 반복되고, 영상의 디스플레이는 연속적으로 수행된다. 여기서, 정지 화상이 디스플레이되는 경우에, 첫 번째 동작에 의해 메모리 회로들(105 내지 107)에 디지털 신호들이 일단 저장된 이후에, 메모리 회로들(105 내지 107)내에 저장된 디지털 신호들이 각 프레임 기간들에 단지 반복적으로 판독된다.

메모리 회로들내에 저장된 디지털 신호들이 반복적으로 판독되고, 각 프레임 기간에서 D/A(111)에 의해 아날로그 신호들로 변환되는 동작은 DAC 컨트롤러를 사용하여 제어될 수 있다.

다른 방식으로, 각 메모리 회로들의 출력이 판독 TFT(미도시)를 통해 D/A(111)로 입력된다. 판독 TFT를 턴온 및 턴오프함으로써, 메모리 회로들내에 저장된 디지털 신호들이 각 프레임 기간에서 반복적으로 판독될 수 있다.

이때, 판독 TFT의 게이트 전극이 접속되어 있는 판독 게이트 신호 라인(미도시)으로의 신호 입력을 위한 동작은 판독 게이트 신호 라인 구동 회로(미도시)에 의해 수행된다.

따라서, 정지 화상이 디스플레이되는 기간에, 소스 신호 라인 구동 회로의 구동이 EL 디스플레이 디바이스에서 정지될 수 있다.

부가적으로, 메모리 회로들내로의 디지털 신호들의 기록 또는 메모리 회로들로부터의 디지털 신호들의 판독은 하나의 게이트 신호 라인의 유니트내에서 수행될 수 있다. 즉, 소스 신호 라인 구동 회로가 단지 짧은 시간 동안만 동작하게되고, 단지 스크린의 일부만이 재기록되는 디스플레이 방식이 적용될 수도 있다.

부가적으로, 본 실시예의 모드에서, 비록 하나의 화소가 세 개의 메모리 회로들을 포함하고, 단지 하나의 프레임에 대하여 3-비트 디지털 영상 신호들을 저장하는 기능을 가지고 있지만, 본 발명은 이 수에 제한되지 않는다. 즉, n-비트(n은 2 이상의 자연수) 디지털 영상 신호들을 단지 m(m은 2 이상의 자연수) 프레임들에 대해서 저장하기 위해서, 하나의 화소가 단지 n×m 메모리 회로들을 포함할 수 있다.

상술한 바와 같이, 디지털 신호들은 화소내에 장착된 메모리 회로들을 사용하여 저장되고, 정지 화상이 디스플레이될 때, 상기 메모리 회로들내에 저장된 디지털 영상 신호들이 각 프레임 기간들에서 반복적으로 사용된다. 이 방식에서, 소스 신호 라인 구동 회로를 구동하지 않고도 정지 화상이 지속적으로 디스플레이될 수 있다. 따라서, 본 발명은 EL 디스플레이 디바이스의 소모 전력 감소에 크게 기여한다.

부가적으로, 소스 신호 라인 구동 회로에 관련하여, 비트들의 수에 따라 증가되는 래치 회로들 등의 배열의 문제의 측면에서, 항상 절연체상에 회로를 일체로 형성할 필요가 있는 것은 아니며, 그 일부 또는 모두가 외부에 구성될 수 있다.

부가적으로, 본 실시예 모드에서 설명된 소스 신호 라인 구동 회로에서, 비록 비트들의 수에 대응하는 래치 회로들이 배열되어 있지만, 단지 하나의 비트에 대하여 래치 회로를 배열하고 이를 동작시키는 것도 가능하다. 이 경우에, 상위 비트로부터 하위 비트로의 디지털 신호들은 상기 래치 회로에 직렬적으로 입력되어야만 한다.

본 발명에서, 상술한 바와 같이, 하나의 게이트 신호 라인의 유니트내에 신호들을 재기록하는 것도 가능하다. 이 경우에, 게이트 신호 라인 구동 회로로서 디코더를 사용하는 것이 바람직하다. 도 23은 게이트 신호 라인 구동 회로로서 디코더가 사용된 예를 도시하고 있다.

디코더가 사용되는 경우에, 일본 특허 출원 공개 평8-101669호에 개시된 회로가 사용될 수 있다.

부가적으로, 이는 소스 신호 구동 회로를 위해서도 사용되어 부분 재기록이 이루어질 수 있다.

이와 같은 구조에 의해, 본 발명의 휴대용 정보 장치는 정지 화상의 디스플레이시 동작을 계속하는 부분들이 감소될 수 있고, 소모 전력이 절감될 수 있다.

하기에 본 발명의 실시예들을 설명한다.

[제 1 실시예]

본 실시예에서는, 본 실시 모드에 설명된 본 발명의 휴대용 정보 장치내에 포함된 EL 디스플레이 디바이스의 화소 부분의 회로내의 메모리 회로들과 D/A 변환기들이 트랜지스터들 등에 의해 특정하게 구성되어 있는 예가 제공되어 있으며, 하기에 동작 방식을 설명한다.

도 8은 도 24에 도시된 화소와 유사한 예를 도시하고 있으며, D/A 변환기(111)가 회로들에 의해 실제로 구성되어 있다. D/A 변환기(111)로서 복수의 계조 전압 라인들을 선택하기 위한 시스템이 사용된다. 도 24의 것들과 동일한 부분들은 동일한 문자들로 표시되어 있다.

3-비트 디지털 신호가 처리되는 경우에, 여덟 개의 계조 전압 라인들이 있으며, 이들은 각각 스위치 TFT들에 접속된다. 메모리 회로들(105 내지 107)로부터의 출력들은 디코더를 통해 스위치 TFT들을 선택적으로 구동한다. 이 동작에 의해서, 메모리 회로들로부터 입력된 디지털 신호들에 대응하는 계조 전압들이 EL 구동 TFT(115)의 게이트 전극으로 입력된다.

도면에서, 각 부분들에 주어진 문자들에서, 도 24의 것들과 동일한 부분들은 도 24와 동일한 문자들이 부여되어 있다. 기록 선택 TFT들(108 내지 110)이 메모리 회로들(105 내지 107)에 대해 각각 제공되고, 메모리 회로 선택 신호 라인들(기록 게이트 신호 라인들; 102 내지 104)을 통해 제어가 이루어진다.

도 8에서, 각 메모리 회로들(105 내지 107) 각각으로부터의 출력은 메모리 회로내에 저장된 신호와, 상기 신호의 역신호로 구성된다.

도 4는 메모리 회로의 예를 도시하고 있다. 점선 프레임(450)으로 표시된 부분은 메모리 회로(도 8에 105 내지 107로 지시된 각 부분들)이고, 참조 부호 451은 기록 TFT(도 8에 108 내지 110으로 도시된 각 부분들)를 나타낸다. 여기에 도시된 메모리 회로(450)에 있어서, 비록 플립-플롭을 사용하는 정적 메모리(SRAM)가 사용되었지만, 메모리 회로는 이 구조에 제한되지 않는다.

본 실시예에서 도 8에 도시된 회로는 본 실시 모드에서 도 3a 및 도 3b에 도시된 타이밍 차트에 따라 구동될 수 있다. 메모리 회로 선택부(기록 TFT들(108 내지 110))의 실제 구동 방법과 함께 상기 회로 동작을 도 3a, 도 3b 및 도 8을 참조로 설명한다. 도 3a, 도 3b 및 도 8의 각 문자들은 그대로 사용되었다(도면 부호는 생략됨).

도 3a 및 도 3b를 참조한다. 도 3a에서, 각 프레임 기간들은 α, β 및 γ로 표시되어 있으며, 이에 대해 설명한다. 먼저, 프레임 기간 α의 회로 동작을 설명한다.

시프트 레지스터 회로들로부터 제 2 래치 회로들로의 구동 방법은 본 실시 모드에서 설명된 바와 동일하기 때문에, 상기 방법은 하기와 같다.

기간 Ⅰ에서, 펄스는 기록 게이트 신호 라인(102)으로 입력되고, TFT(108)는 턴온되며, 디지털 신호는 메모리 회로(105)내에 기록된다. 이어서, 기간 Ⅱ에서, 펄스가 기록 게이트 신호 라인(103)으로 입력되고, TFT(109)가 턴온되며, 디지털 신호는 메모리 회로(106)내에 기록된다. 마지막으로, 기간 Ⅲ에서, 펄스는 기록 게이트 신호 라인(104)으로 입력되고, TFT(110)가 턴온되며, 디지털 신호는 메모리 회로(107)내로 기록된다.

여기서, 하나의 수평 기간에 대해 디지털 신호들의 처리가 완료된다. 도 3b의 기간은 도 3a에 ※표로 지시된 기간이다. 상기 동작은 최종 스테이지까지 수행되고, 그래서, 하나의 프레임을 위한 디지털 신호들이 메모리 회로들(105 내지 107)내로 기록된다.

기록된 디지털 신호들은 D/A 변환기(111)에 의해 아날로그 신호들로 변환되고, EL 구동 TFT(115)의 게이트 전극으로 입력된다. 아날로그 신호에 대응하는 전류가 전력 공급 라인(112)으로부터 EL 구동 TFT(115)를 통해 EL 소자(114)로 입력된다. 이 방식으로 EL 소자(114)의 명도가 변화되고, 계조가 디스플레이된다. 여기서, 세 개의 비트들이 사용되기 때문에, 명도에 대해 0 내지 7의 8개의 스테이지들이 얻어질 수 있다.

상술한 바와 같은 방식에서, 하나의 프레임 기간동안 디스플레이가 수행된다. 한편, 상기 구동 회로의 측면에서, 다음 프레임 기간의 디지털 영상 신호들의 처리가 동시에 수행된다.

상술한 절차가 반복되고, 영상의 디스플레이가 수행된다. 정지 화상이 디스플레이되는 경우에, 특정 프레임의 디지털 영상 신호들의 메모리 회로들내로의 기록이 완료되고 난 이후에, 소스 신호 라인 구동 회로가 정지되고, 상기 동일한 메모리 회로내에 저장된 신호들이 각 프레임에 대하여 판독되며, 디스플레이가 수행된다.

이때, 비록 도 8에 도시되지는 않았지만, 각 화소의 각 메모리 회로들의 출력은 판독 TFT를 통해 D/A 회로로 입력되고, 판독 TFT를 동작시킴으로써, 메모리 회로들의 신호들이 각 프레임 기간에 대하여 반복적으로 판독될 수 있다. 공지된 구조의 회로가 상기 판독 TFT를 동작시키기 위한 회로로서 자유롭게 사용될 수 있다.

부가적으로, 메모리 회로로 입력된 신호는 항상 D/A 회로로 입력되고, 대응하는 아날로그 신호가 액정 소자로 출력되며, 그래서, 정지 화상도 디스플레이될 수 있다. 이 경우, 기록 TFT가 선택되고, 정보가 새롭게 메모리 회로들내로 기록될때까지, 화소는 동일한 명도로 디스플레이를 지속한다. 이 구동 방법에 있어서, 상술한 판독 TFT등은 필수적인 것은 아니다.

이 같은 방법에 의해서, 정지 화상을 디스플레이하는 동안 소모 전력이 현저히 감소될 수 있다.

[제 2 실시예]

본 실시예에서는 도트 시퀀스에 화소부의 메모리 회로들내로 기록이 수행되고, 그래서, 소스 신호 라인 구동 회로의 제 2 래치 회로들이 생략되는 예를 설명한다.

도 5는 메모리 회로들을 포함하는 화소를 사용하는 EL 디스플레이 디바이스내의 소정의 화소들과, 소스 신호 라인 구동 회로의 구조를 도시하고 있다. 이 회로는 3-비트 디지털 계조 신호에 대응하며, 시프트 레지스터 회로(501)와, 래치 회로들(502)과, 화소들(503)을 포함하고 있다. 참조 부호 510은 게이트 신호 라인 구동 회로로부터 또는 외부로부터 직접적으로 공급된 신호를 나타내고, 이는 하기에 화소의 설명과 함께 설명된다.

도 6은 도 5에 도시된 화소(503)의 회로 구조를 세부적으로 도시하고 있다. 제 1 실시예에서와 유사하게, 이 화소는 3-비트 디지털 계조에 대응하고, EL 소자(614)와, 메모리 회로들(605 내지 607)와, D/A 변환기(D/A; 611)를 포함한다. 참조 부호 601은 제 1 비트(MSB) 신호를 위한 소스 신호 라인을 나타내고, 602는 제 2 비트 신호를 위한 소스 신호 라인을 나타내고, 603은 제 3 비트(LSB) 신호를 위한 소스 신호 라인을 나타내고, 604는 기록 게이트 신호 라인을 나타내며, 608 내지 610은 기록 TFT들을 나타낸다.

도 7a 내지 도 7C는 본 실시예에 도시된 회로의 구동에 관한 타이밍 차트들이다. 도 6 및 도 7a 내지 도 7C를 참조로 설명한다.

시프트 레지스터 회로들(501)로부터 래치 회로들(LAT1; 502)로의 동작은 제 1 실시예 및 본 발명을 수행하기 위한 모드와 유사하게 수행된다. 도 7b에 도시된 바와 같이, 제 1 스테이지에서 상기 래치 동작이 종료되었을 때, 화소의 메모리 회로들로의 기록이 즉시 시작된다. 펄스가 기록 게이트 신호 라인(604)으로 입력되고, 기록 TFT들(608 내지 610)이 턴온된다. 래치 회로들(502)내에 보유된 각 비트들에 대한 디지털 영상 신호들은 세 개의 소스 신호 라인들(601 내지 603)을 통해 동시에 기록된다.

래치 회로들내에 보유된 디지털 영상 신호들이 제 1 스테이지에서 메모리 회로들내로 저장되었을 때, 다음 스테이지에서, 샘플링 펄스들에 따라 디지털 영상 신호들이 래치 회로들내에 보유된다. 이 방식으로, 메모리 회로들내로의 기록이 이어서 수행된다.

상기 동작은 최종 스테이지까지 반복되고, 따라서 하나의 수평 기간이 완료된다.

이 직렬 동작은 모든 수평 기간들(1 내지 480)에서 반복된다.

여기서, 제 1 프레임의 디스플레이 기간이 완료된다. 상기 프레임 기간에서, 다음 프레임내의 디지털 영상 신호들의 처리가 동시에 수행된다.

도 7b에 의해 도시된 기간은 도 7a에 ※※로 표시된 기간에 대응한다.

상술한 절차의 반복에 따라서, 영상의 디스플레이가 수행된다. 정지 영상을 디스플레이 하는 경우에, 소정 프레임의 디지털 신호들이 메모리 회로내에 기록된 이후에, 소스 신호 라인 구동 회로가 정지된다. 디스플레이는 프레임 마다 메모리 회로내로 기록된 신호를 판독해냄으로써 수행된다. 상술한 방법에 의해서, 정지 화상의 디스플레이시에, 소모 전력이 현저히 절감된다. 부가적으로, 실시 모드에 도시된 회로와 비교할 때, 래치 회로들의 수가 1/2로 감소될 수 있고, 이는 회로 배열의 공간 감소에 따라 디바이스의 소형화에 기여한다.

[제 3 실시예]

본 실시예에서는 제 2 실시예에 도시된 제 2 래치 회로들이 생략된 EL 디스플레이 디바이스의 회로 구조와, 선형 순차 구동에 의해 화소내의 메모리 회로들내로 기록을 수행하는 방법을 사용하는 EL 디스플레이 디바이스의 실시예를 설명한다.

도 17은 본 실시예에 설명될 EL 디스플레이 디바이스의 소스 신호 라인 구동 회로의 회로 구조 예를 도시하고 있다. 이 회로는 3-비트 디지털 계조 신호에 대응하고, 시프트 레지스터 회로들(SR; 1701), 래치 회로들(LAT1; 1702), 스위치 회로들(SW; 1703) 및 화소들(1704)을 포함하고 있다. 참조 부호 1710은 게이트 신호 라인 구동 회로로부터, 또는, 외부로부터 직접적으로 공급되는 신호를 나타낸다. 상기 화소의 회로 구조는 제 2 실시예와 동일할 수 있기 때문에, 그대로 도 6을 참조한다.

도 18a 및 도 18b는 본 실시예에 도시된 회로의 구동에 대한 타이밍 차트들이다. 도 6, 도 17, 도 18a 및 도 18b를 참조로 설명한다.

샘플링 펄스들이 시프트 레지스터 회로들(1701)로부터 출력되고, 디지털 신호들이 샘플링 펄스들에 따라 래치 회로들(1702)내에 보유되는 동작은 제 1 및 제 2 실시예에서와 동일하다. 본 실시예에서는, 래치 회로들(1702)과 화소들(1704)내의 메모리 회로들 사이에 스위치 회로들(1703)이 제공되어 있기 때문에, 래치 신호들내의 디지털 신호들의 보유가 완료되더라도, 메모리 회로들내로의 기록이 바로 시작되지 않는다. 도트 데이터 샘플링 기간이 완료될때까지 스위치 회로들(1703)이 닫혀져 있으며, 래치 회로들은 디지털 영상 신호들을 계속 보유하고 있다.

도 18b에 도시된 바와 같이, 하나의 수평 기간을 위한 디지털 영상 신호들의 보유가 완료되었을 때, 래치 신호(래치 펄스)가 순차 리트레이스 기간에 입력되고, 스위치 회로들(1703)이 모두 동시에 개방되며, 래치 회로들(1702)내에 보유된 디지털 신호들이 모두 동시에 화소들(1704)내의 메모리 회로들에 기록된다. 이때의 기록 동작에 대한 상기 화소들(1704)내의 동작과, 다음 프레임 기간내의 디스플레이의 시간에서의 판독 동작에 대한 화소들(1704)내의 동작은 제 2 실시예의 것과 동일할 수 있기 때문에, 여기서는 설명하지 않기로 한다.

도 18b에 도시된 기간은 도 18a에 ※※※ 표시로 도시된 기간에 대응한다.

상술한 방법에 의해서, 제 2 래치 회로가 생략된 소스 신호 라인 구동 회로에서도 선형 순차 기록 구동이 용이하게 수행될 수 있다.

[제 4 실시예]

본 실시예에서는, 도 8에 도시된 D/A 변환기와는 상이한 구조를 사용하는 화소의 예가 주어진다. 도 9는 그 회로 다이어그램이다. 도 8의 그것들과 동일한 부분들은 동일한 문자로 표시되어 있다.

도 8에 도시된 것과 유사하게, 비록, 이 시스템이 계조 전압 라인들을 선택하지만, 도 8에서는, 소자들의 수가 많고, 화소내에서 소자들이 점유하는 면적이 크다. 따라서, 도 9에서는 스위치들이 직렬로 접속되고, 또한, 디코더로서 사용되며, 그래서, 소자들의 수가 감소된다.

도 9에서, 각 메모리 회로들(105 내지 107)로부터의 출력은 메모리 회로내에 저장된 신호와, 상기 신호의 역신호로 구성된다.

본 실시예는 제 1 내지 제 3 실시예와 자유롭게 조합 및 수행될 수 있다.

[제 5 실시예]

본 실시예에서는, 도 8 또는 도 9에 도시된 D/A 변환기와 다른 구조를 사용하는 화소의 예를 설명한다. 도 20은 그 회로 다이어그램이다. 도 8 및 도 9의 것들과 동일한 부분은 동일한 문자로 표시되어 있다.

도 8 또는 도 9에 도시된 D/A 변환기에서는, 계조 전압 라인들이 사용되기 때문에, 계조들의 수와 동일한 수의 배선들을 제공하여야만 하며, 이는 멀티 계조의 실현에는 적합하지 못하다. 따라서, 도 20에서는 기준 전압이 커패시터들(C1 내 지 C3)의 조합으로 분할되고, 계조 전압이 형성된다. 이런 커패시턴스 분할 시스템에서, 계조가 커패시터들(C1 내지 C3)의 비율에 의해 형성되기 때문에, 계조들의 변화가 표현될 수 있다.

이와 같은 커패시터 분할 시스템의 D/A 변환기는 "기술 신문의 AMLCD99 다이제스트 29 내지 32 페이지"에 개시되어 있다.

본 실시예는 제 1 내지 제 3 실시예와 자유롭게 조합 및 수행될 수 있다.

[제 6 실시예]

본 실시예에서는 도 8, 도 9 및 도 20에 도시된 D/A 변환기들과는 다른 구조를 가진 D/A 변환기를 사용하는 화소의 예를 설명한다. 도 21은 그 회로 다이어 그램이다. 도 8, 도 9 및 도 20의 것들과 동일한 부분들은 동일한 문자들로 지시되어 있다.

도 21은 도 20의 D/A 변환기를 부가적으로 단순화하여 얻어진 D/A 변환기를 도시하고 있다. 각 커패시터들(C1 내지 C3)의 두 개의 전극들에서, EL 소자에 접속되지 않은 전극은 리셋 시간에 VL에 접속되고, 논-리셋 시간에 VH 및 VL 중 하나에 접속되며, 이 접속은 단지 스위치에 의해 구성될 수 있다.

도 21에서, 각 메모리 회로들(105 내지 107)로부터의 출력은 메모리 회로내에 저장된 신호와, 상기 신호의 역신호로 구성된다.

본 실시예는 제 1 내지 제 3 실시예와 자유롭게 조합 및 수행될 수 있다.

[제 7 실시예]

본 실시예에서는 실시 모드에서 설명한 도 25의 것과는 다른 구조를 가진 소 스 신호 라인 구동 회로의 예를 설명한다.

도 22에 도시된 바와 같이, 단지 1-비트만을 위한 소스 신호 라인 구동 회로의 래치 회로들이 포함되고, 대신, 소스 신호 라인 구동 회로는 3배 빨리 동작하며, 데이터는 제 1 비트 데이터, 제 2 비트 데이터, 제 3 비트 데이터의 순서로 하나의 라인 기간에서 소스 신호 라인 구동 회로로 입력되며, 그래서, 실시 모드에서 설명한 도 25의 소스 신호 라인 구동 회로와 동일한 효과가 얻어질 수 있다.

비록, 이 시스템은 순차로 데이터를 교환하기 위한 외부 회로를 필요로 하지만, 소스 신호 라인 구동 회로는 소형으로 제조될 수 있다.

[제 8 실시예]

본 발명의 휴대용 정보 디바이스의 EL 디스플레이 디바이스의 화소부의 외주부와 화소부내에 제공된 구동 회로(소스 신호 라인 구동 회로, 게이트 신호 라인 구동 회로 등)를 위한 TFT들을 제조하는 단계에 관하여 설명한다. 설명의 단순화를 위해, 구동 회로부를 위한 근본 구조 회로인 CMOS 회로가 도면에 도시되어 있다.

먼저, 도 10a에 도시된 바와 같이, 실리콘 옥사이드막, 실리콘 니트라이드막 또는 실리콘 옥시니트라이드막 같은 절연막으로 제조된 기초막(5002)이 일반적으로 코닝 코포레이션의 #7059 글래스 또는 #1737 글래스 등의 글래스인 바륨 보로실리케이트 글래스 또는 알루미늄 보로실리케이트 글래스 같은 글래스로 제조된 기판(5001)상에 형성되어 있다. 예로서, 플라즈마 CVD에 의해 SiH4, NH3 및 N2 O 로부터 제조된, 두께가 10 내지 200nm(바람직하게는 50과 100nm 사이)인 실리콘 옥시니 트라이드막(5002a)과, 유사하게 SiH4 및 N2O 로부터 제조된 50 내지 200nm(바람직하게는 100과 150nm 사이)의 두께를 가진 하이드로제네이티드 실리콘 옥시니트라이드막(5002b)의 적층막이 형성된다. 두 층 구조는 제 8 실시예에서 기초막(5002)에 도시되어 있지만, 절연막의 단일층막과, 둘 이상의 층들이 적층된 구조도 형성될 수 있다.

아일랜드형 반도체 층들(5003 내지 5006)은 레이저 결정화 방법 또는 공지된 열적 결정화 방법을 사용하여 비결정 구조를 가진 반도체 막으로부터 제조된 결정질 반도체 막들로 형성된다. 상기 아일랜드형 반도체 층들(5003 내지 5006)의 두께들은 25 내지 80nm(바람직하게는 30과 60nm 사이)으로 형성될 수 있다. 결정질 반도체 막을 형성하는 재료에는 어떠한 제한 사항들도 없지만, 실리콘 또는 실리콘 게르마늄(SiGe) 합금으로 결정질 반도체 막들을 형성하는 것이 바람직하다.

펄스 발진형 또는 연속 광 방출형 엑시머 레이저, YAG 레이저 또는 YVO4 레이저 등의 레이저가 레이저 결정화 방법에 의한 결정질 반도체 막들의 제조에 사용될 수 있다. 레이저 발진기로부터 방출된 레이저광을 광학 시스템에 의해 선형으로 응집하고, 그후, 상기 광을 반도체 막으로 조사하는 방법이 이들 형태들의 레이저들을 사용할 때 사용될 수 있다. 결정화 조건들은 조작자에 의해 적절히 선택될 수 있지만, 엑시머 레이저를 사용할 때, 펄스 발진 진폭은 30Hz로 설정하고, 레이저 에너지 밀도는 100 내지 400mJ/cm2(일반적으로 200 과 300mJ/cm2 사이)로 설정한다. 부가적으로, YAG 레이저를 사용할 때, 제 2 하모닉이 사용되고, 펄스 발진 주파수는 1 내지 10kHz로 설정되며, 레이저 에너지 밀도는 300 내지 600mJ/cm2(일반적으로 350 과 500mJ/cm2 사이)로 설정될 수 있다. 100 내지 1000 m, 예로서 400 m의 폭을 가진 선형 형상으로 응집된 레이저광은 그후, 기판의 전체 표면에 걸쳐 조사된다. 이는 선형 레이저 광에 대하여 80 내지 98%의 중첩 비율로 수행된다.

게이트 절연막(5007)은 아일랜드형 반도체 층들(5003 내지 5006)을 덮도록 형성된다. 게이트 절연막(5007)은 플라즈마 CVD 스퍼터링에 의해 40 내지 150nm의 두께를 가진 실리콘 함유 절연막으로 형성된다. 제 8 실시예에서는 120nm 두께의 실리콘 옥시니트라이드막이 형성된다. 게이트 절연막은 이 형태의 실리콘 옥시니트라이드 막에 제한되지 않으며, 물론, 실리콘을 함유하는 다른 절연 막들도 단일층으로 또는 적층 구조로 사용될 수 있다. 예로서, 실리콘 옥사이드 막을 사용할 때, 이는 TEOS(tetraethylorthosilicate)와 O2의 혼합물을 사용한 플라즈마 CVD에 의해 형성될 수 있으며, 이때, 반응 압력은 40Pa이고, 기판 온도는 300 내지 400℃로 설정되며, 0.5 내지 0.8 W/cm2의 전력 밀도와 고주파수(13.56 MHZ)에서의 방전에 의해 형성될 수 있다. 게이트 절연막으로서의 양호한 특성들은 이렇게 제조된 실리콘 옥사이드 막을 이어서 400 내지 500℃ 사이에서 열적 어닐링을 수행함으로써 얻어질 수 있다.

제 1 도전막(5008)과 제 2 도전막(5009)이 그후 게이트 절연막(5007)상에 형성되어 게이트 전극들을 형성한다. 제 8 실시예에서는 제 1 도전막(5008)은 50 내 지 100nm 두께의 Ta 막으로 형성되고, 제 2 도전막(5009)은 100 내지 300nm의 두께를 가진 W 막으로 형성된다.

상기 Ta 막은 스퍼터링에 의해 형성되고, Ta 타겟의 스퍼터링은 Ar에 의해 수행된다. 적절한 양의 Xe 및 Kr이 Ar에 추가되는 경우에, Ta 막의 내부 응력이 이완되고, 막 필링(peeling)이 방지될 수 있다. α상(α phase) Ta 막의 고유저항은 약 20μΩcm이고, 이는 게이트 전극으로 사용될 수 있지만, β상 Ta 막의 고유저항은 약 180μΩcm이고, 이는 게이트 전극으로 적합하지 못하다. α상 Ta 막을 형성하기 위해 Ta막을 위한 베이스로서 α상 Ta의 결정 구조와 유사한 결정 구조를 가지고 있는 탄탈륨 니트라이드막이 약 10 내지 50nm의 두께로 형성되게되면, α상 Ta 막은 용이하게 얻어질 수 있다.

W 타겟을 스퍼터링함으로써 W막이 형성되고, 이는 텅스텐 헥사플루오라이드(WF6)를 사용한 열적 CVD에 의해서도 형성될 수 있다. 어떤 것이 사용되던지, 게이트 전극으로 이를 사용하기 위해서, 상기 막이 저저항을 갖도록 형성될 필요가 있으며, W막의 고유 저항은 20μΩcm 이하로 제조되는 것이 바람직하다. 상기 고유 저항은 W막의 결정 입자들을 확대시킴으로써 저하될 수 있지만, W막내에 산소 등의 많은 불순물 원소가 있는 경우에는 결정화가 저해되고, 그에 의해 상기 막은 높은 저항을 갖게 된다. 따라서, 순도 99.9999%의 W 타겟이 스퍼터링에 사용된다. 부가적으로, 막 형성시 가스상으로부터 어떠한 불순물도 도입되지 않도록 하기 위해서, 충분한 주의를 기울이면서 W막을 형성함으로써, 9 내지 20μΩcm의 고유 저항을 달성할 수 있다.

비록, 제 8 실시예에서 제 1 도전막(5008)이 Ta막이고, 제 2 도전막(5009)이 W 막이지만, 양자 모두는 Ta, W, Ti, Mo, Al 및 Cu와, 이들 원소들 중 하나를 주 구성요소로 갖고 있는 합금 재료 및 화학적 콤파운드 재료로 구성되는 그룹으로부터 선택된 원소로 형성될 수도 있다. 부가적으로, 일반적으로 인 등의 불순물 원소가 내부로 도핑된 다결정 실리콘막 등의 반도체막이 사용될 수도 있다. 제 8 실시예에 사용된 것을 제외한 양호한 조합의 예들은, 제 1 도전막(5008)을 탄탈륨 니트라이드(TaN)로 형성하고, 이를 W 막으로 형성된 제 2 도전막(5009)과 조합하는 것, 제 1 도전막(5008)을 탄탈륨 니트라이드(TaN)으로 형성하고, 이를 Al막으로 형성된 제 2 도전막(5009)과 조합하는 것, 제 1 도전막(5008)을 탄탈륨 질화물(TaN)로 형성하고, 이를 Cu막으로 형성된 제 2 도전막(5009)과 조합하는 것 등이 있다.

그후, 마스크(5010)가 레지스트로 형성되고, 제 1 에칭 처리가 전극 및 배선들을 형성하도록 수행된다. 제 8 실시예에서는 ICP(유도 결합 플라즈마) 에칭 방법이 사용된다. CF4 와 Cl2의 혼합 가스가 에칭 가스로서 사용되고, 500W RF 절력(13.56MHz)의 전력을 1Pa에서 코일형 전극에 적용시킴으로써 플라즈마를 발생시켰다. 네거티브 셀프 바이어스 전압을 효과적으로 적용하기 위해, 기판 측면(시험편 스테이지)에도 100W RF 전력(13.56MHz)을 적용하였다. CF4 와 Cl2의 혼합의 경우에, W막과 Ta 막은 거의 동일한 레벨로 에칭된다.

제 1 도전층과 제 2 도전층의 에지부들은 적절한 레지스트 마스크 형상을 사용함으로써 상술한 에칭 조건들하에서 기판 측면에 적용된 바이어스 전압의 효과에 따라 테이퍼 형상으로 형성된다. 테이퍼부들의 각도는 15 내지 45°이다. 게이트 절연막상에 소정의 잔류물이 남지 않는 상태로 에칭을 수행하기 위하여 약 10 내지 20 % 정도 에칭 시간을 증가시켰다. W 막에 대한 실리콘 옥시니트라이드 막의 선택비는 2 내지 4(일반적으로 3)이며, 따라서, 실리콘 옥시니트라이드막의 노출면의 약 20 내지 50nm이 이 과에칭(over etching) 처리에 의해 에칭되었다. 제 1 형 도전층들(5011 내지 5016; 제 1 도전층들(5011a 내지 5016a) 및 제 2 도전 층들(5011b 내지 5016b))이 제 1 에칭 처리에 따라 제 1 도전층들 및 제 2 도전층들로 형성되었다. 참조 부호 5007은 게이트 절연막을 나타내며, 제 1 형 도전층들(5011 내지 5016)에 의해 덮여지지 않은 영역들은 약 20 내지 50nm의 에칭에 의해 더 얇게 형성되었다(도 10b).

그후, 제 1 도핑 처리가 수행되고, n형 도전성을 부여하는 불순물 원소들이 첨가된다. 이온 도핑 또는 이온 주입이 도핑 방법으로서 사용될 수 있다. 이온 도핑은 1×1013 내지 5×1014 atoms/cm2의 투입량과, 60 내지 100keV의 가속 전압의 조건들 하에서 수행된다. 주기표 15 그룹 원소, 일반적으로 인(P) 또는 비소(As)가 n형 도전성을 부여하는 불순물로서 사용되고, 본 명세서에서는 인(P)을 사용한다. 도전성 층들(5011 내지 5015)은 본 경우에 n형 도전성 부여 불순물 원소에 대한 마스크가 되며, 제 1 불순물 영역들(5017 내지 5025)이 자체 정렬 방식으로 형성된다. n형 도전성을 부여하는 불순물 원소가 제 1 불순물 영역들(5017 내지 5025)에 1×1020 내지 1×1023 atoms/cm2 범위의 농도로 추가된다.

다음에, 도 10c에 도시된 바와 같이, 레지스트 마스크를 제거하지 않고 제 2 에칭 처리가 수행된다. W 막은 에칭 가스로서 CF4 Cl2 및 O2의 혼합물을 선택적으로 사용하여 에칭된다. 제 2 형 도전성 층들(5026 내지 5031; 제 1 도전성 층들(5026a 내지 5031a)과, 제 2 도전성 층들(5026b 내지 5031b))이 제 2 에칭 처리에 의해 형성된다. 참조 부호 5007은 게이트 절연막을 나타내며, 제 2 형 도전성 층들(5026 내지 5031)에 의해 덮여지지 않은 영역들은 10 내지 50nm 정도 부가적으로 에칭되어 보다 얇은 영역들을 형성한다.

CF4 및 Cl2의 혼합 가스에 따른 W 막 또는 Ta 막의 에칭 반응은 반응 생성물들의 증기압력들 및 이온 형태들로부터, 그리고, 발생된 래디컬들로부터 소거될 수 있다. W 및 Ta의 플로오라이드와 클로라이드의 증기 압력들을 비교하면, W 플로라이드 콤파운드(WF6)는 극도로 높고, WCl5, TaF5 및 TaCl5은 유사한 수준이다. 따라서, W 막과 Ta 막 양자 모두가 CF4 및 Cl2 가스 혼합물에 의해 에칭된다. 그러나, 이 가스 혼합물에 적절한 양의 O2가 추가되면, CF4와 O2가 반응하여 CO와 F를 형성하며, 대량의 F 래디컬들 또는 F 이온들이 발생된다. 결과적으로, 높은 플루오라이드 증기 압력을 가진 W 막의 에칭 속도가 증가된다. 한편, F가 증가하는 경우에도, Ta의 에칭 속도는 비교적 증가하지 않는다. 부가적으로, Ta는 W에 비해 쉽게 산화하며, 따라서, Ta의 표면은 O2의 추가에 의해 산화되게 된다. Ta 옥사이드들이 플루오라이드 및 클로라인과 반응하지 않기 때문에 Ta 막의 에칭 속도는 부가적으로 감소 된다. 따라서, W 막과 Ta 막 사이에 상이한 에칭 속도를 갖도록 하는 것이 가능하며, W 막의 에칭 속도를 Ta 막의 에칭 속도 보다 크게 하는 것이 가능하다.

그후, 도 11a에 도시된 바와 같이, 제 2 도핑 처리가 수행된다. 본 경우에 투입량은 제 1 도핑 처리의 그것 보다 더 작고, 높은 가속 전압 조건하에서 n형 도전성을 부여하는 불순물 원소가 도핑된다. 예로서, 도핑은 70 내지 120keV로 설정된 가속 전압으로 수행되고, 투입량은 1×1013atoms/cm3으로 설정되며, 새로운 불순물 영역이 도 10b의 아일랜드 형 반도체 층들내에 형성된 제 1 불순물 영역 내측에 형성된다. 상기 제 2 도전성 층들(5026 내지 5030)은 불순물 원소에 대한 마스크로서 사용되며, 도핑은 제 1 도전성 층들(5026a 내지 5030a)아래의 영역들내로도 불순물 원소를 추가하도록 수행된다. 제 3 불순물 영역들(5032 내지 5036)에 추가된 인(P)의 농도는 제 1 도전성 층들(5026a 내지 5030a)의 테이퍼부의 막 두께에 따른 점진적 농도 구배를 갖는다. 부가적으로, 제 2 도전성 층의 테이퍼부의 단부로부터 내측을 향하여, 제 1 도전성 층들(5026a 내지 5030a)의 테이퍼 부분들에 중첩된 반도체 층에서, 상기 불순물 농도는 다소 감소되지만, 그러나, 농도는 실질적으로 동일한 정도로 유지된다.

도 11b에 도시된 바와 같은 제 3 에칭 처리가 수행된다. 제 3 에칭은 에칭 가스로서 CHF6를 사용하고, 반응성 이온 에칭 처리(RIE 처리)를 사용하여 수행된다. 상기 제 3 에칭 처리는 제 1 도전성 층들(5026a 내지 5031a)의 테이퍼 부분을 부분적으로 에칭하기 위해서, 그리고, 반도체 층에 중첩된 영역을 감소시키기 위해서 수행된다. 제 3 에칭에 의해서, 제 3 도전성 층들(5037 내지 5042; 제 1 도전성 층들(5037a 내지 5042a)과, 제 2 도전성 층들(5037b 내지 5042b))이 형성된다. 참조 부호 5007은 게이트 절연막을 나타내고, 제 3 도전성 층들(5037 내지 5042)에 의해 덮여지지 않은 영역들은 20 내지 50nm의 수준으로 부가적으로 에칭되어 더 얇은 영역들을 형성한다.

제 3 에칭에 의해, 제 3 불순물 영역들(5032 내지 5036)내의 제 1 도전성 층들(5037a 내지 5041a)에 중첩된 제 3 불순물 영역들(5032a 내지 5036a)이 형성된다. 제 1 불순물 영역과 제 3 불순물 영역 사이에 제 2 불순물 영역들(5032b 내지 5036b)이 있다.

그후, 도 11c에 도시된 바와 같이, 제 1 도전형 불순물 원소의 반대인 도전형을 가진 불순물 원소가 추가된 제 4 불순물 영역들(5043 내지 5054)이 P-채널 TFT들을 형성하는 아일랜드형 반도체 층들(5004)내에 형성된다. 제 3 형 도전성 층(5038b)은 상기 불순물 원소들에 대한 마스크로서 사용되며, 불순물 영역들은 자체 정렬 방식으로 형성된다. n-채널 TFT들을 형성하는 배선부(5042)와, 아일랜드형 반도체 층들(5003, 5005, 5006)이 레지스트 마스크(5200)로 그 전체 표면 영역들이 덮여진다. 인이 불순물 영역들(5043 내지 5054)에 상이한 농도로 추가되고, 여기서는 디보란(B2H6)을 사용하여 이온 도핑이 수행되고, 그래서, 각 불순물 영역들은 2×1020 내지 2×1021atoms/cm3의 불순물 농도를 갖게된다.

불순물 영역들은 상술한 공정들에 의해 각 아일랜드형 반도체 층들에 형성된 다. 아일랜드형 반도체 층들에 중첩된 제 3 형 도전성 층들(5037 내지 5041)은 게이트 전극들로서 기능한다. 참조 부호 5042는 아일랜드형 소스 신호 라인으로서 기능한다.

그후, 각 아일랜드형 반도체 층들에 추가된 불순물 원소들의 활성화 공정이 레지스트 마스크(5200)를 제거한 이후에 도전형을 제어할 목적으로 수행되게 된다. 어닐링 노를 사용한 열적 어닐링이 이 공정을 위해 수행된다. 부가적으로, 레이저 어닐링 및 급속 열적 어닐링(RTA)이 적용될 수도 있다. 열적 어닐링은 질소 분위기에서 1ppm 이하의 산소 농도, 바람직하게는 0.1ppm 이하의 산소 농도로 400 내지 700℃, 일반적으로는 500과 600℃ 사이에서 수행되게 된다. 본 제 8 실시예에서, 열처리는 500℃에서 4시간 동안 수행되었다. 그러나, 제 3 도전성 층들(5037 내지 5042)에 사용된 배선 재료가 열에 대해 약한 경우에는 배선 등을 보호하기 위해서, 층간 절연막(그 주 구성요소로서 실리콘을 갖는)을 형성한 이후에 활성화를 수행하는 것이 바람직하다.

부가적으로, 3 내지 100% 수소를 함유한 분위기에서 300 내지 450℃로 1 내지 12 시간동안 열처리가 수행되어 아일랜드형 반도체 층들의 수소첨가를 수행한다. 이 공정은 열적으로 여기된 수소에 의해 아일랜드형 반도체 층들내에 결합되어 있지 않은 화학적 결합 손들을 차단하는 것이다. 플라즈마 수소 첨가(플라즈마에 의해 여기된 수소를 사용)도 수소 첨가의 다른 방법으로서 수행될 수 있다.

도 12의 a에 도시된 바와 같이, 제 1 층간 절연막(5055)이 100 내지 200nm의 두께를 가진 실리콘 옥시니트라이드막의 다음에 형성된다. 유기 절연 물질로 제조된 제 2 층간 절연막(5056)은 그후 제 1 층간 절연막(5055)상에 형성된다. 그후, 제 1 층간 절연막과, 제 2 층간막과, 제 2 층간막(5056) 및 게이트 절연막(5007)을 위한 접촉 구멍이 형성된다. 각 배선(접촉 배선 및 신호 배선 포함; 5057, 5062, 5064) 형성 이후에, 접촉 배선(5062)에 접촉하는 화소 전극(5063)이 패터닝되어 형성된다.

제 2 층간 절연막(5056)으로서, 유기 수지로 제조된 막이 사용되고, 유기 수지로서, 폴리이미드, 폴리아미드, 아크릴, BCB(benzocyclobutene) 등이 사용될 수 있다. 특히, 제 2 층간 절연막(5056)이 평탄화되어야 하기 때문에 평탄도가 양호한 아크릴이 바람직하다. 본 실시예에서는, 아크릴 막이 상기 TFT들에 의해 형성된 단차부들이 충분히 평탄화될 수 있는 두께로 형성된다. 상기 두께는 1 내지 5㎛(가장 바람직하게는 2 내지 4㎛)로 제조되는 것이 바람직하다.

접촉 구멍들의 형성은 건식 에칭 또는 습식 에칭에 의해 수행될 수 있다. n형 불순물 영역들(5017, 5018, 5021 및 5023 내지 5025) 또는 p형 불순물 영역들(5043 내지 5048)에 도달하는 접촉 구멍들과, 배선(5042)에 도달하는 접촉 구멍과, 전류 공급 라인(미도시)에 도달하는 접촉 구멍 및 게이트 전극에 도달하는 접촉 구멍(미도시)이 각각 형성된다.

게다가, 배선(접속 라인 및 신호 라인 포함; 5057 내지 5062 및 5064)으로서, 3층 구조의 적층막이 사용되고, 이는 100nm 두께의 Ti막과, 300nm 두께의 Ti 함유 알루미늄막과, 150nm 두께의 Ti막이 소정 형상으로 패터닝된 것내로 스퍼터링에 의해 연속적으로 형성된다. 물론, 다른 도전막이 사용될 수 있다.

부가적으로, 제 8 실시예에서, 110nm 두께를 가진 MgAg막이 화소 전극(5063)으로서 형성되고, 그후, 패터닝된다. 접촉은 화소 전극(5063)을 접속 배선(5062)과 함께 접촉하면서 중첩되도록 배열함으로써 달성된다. 화소 전극(5063)은 EL 소자(도 12의 a)의 캐소드가 된다.

그후, 도 12의 b에 도시된 바와 같이, 실리콘 함유 절연막(제 8 실시예에서는 실리콘 옥사이드 막)이 500nm 두께로 형성되고, 화소 전극(5063)에 대응하는 위치에 개구가 형성되어 제 3 층간 절연막(5065)이 형성된다. 개구의 형성시에, 테이퍼형 측벽들은 습식 에칭법을 사용하여 용이하게 형설될 수 있다. 개구의 측벽들이 충분히 매끄러운 경우에, 상기 단계에 의해 유발되는 EL층의 디계조가 현저한 문제가 될 수 있다.

그후, EL 층(5066) 및 애노드(대향 전극; 5067)가 그들을 대기중에 노출시키지 않고 기상 증착에 의해 연속적으로 형성될 수 있다. EL 층(5066)의 두께는 80 내지 200nm(일반적으로 100 내지 120nm)으로 설정되는 것이 바람직하며, 상기 애노드(5067)의 두께는 ITO막에 의해 형성되는 것이 바람직하다.

이 단계에서, EL층과 애노드는 적색 색상, 녹색 색상 및 청색 색상에 각각 대응하느 화소들에 대하여 순차적으로 형성된다. EL층은 용액에 대한 내성이 부족하며, 그래서, 각 색상들은 포토리소그래피 기술을 사용하지 않고 반드시 개별적으로 형성되어야만 한다. 이를 위해서, 소정 화소들을 제외한 부분들은 금속성 마스크를 사용하여 마스킹되는 것이 바람직하며, 상기 EL 층과 애노드는 단지 필요한 부분들에만 선택적으로 형성되게 된다.

달리 말해서, 적색 색상에 대응하는 화소들을 제외한 모든 부분들을 마스킹하기 위한 마스크가 먼저 설정되고, 적색 색상을 방출하는 EL 층이 상기 마스크를 사용하여 선택적으로 형성되며, 그후, 녹색 색상에 대응하는 화소들을 제외한 모든 부분들을 마스킹하기 위한 마스크가 설정되고, 녹색 색상을 방출하는 EL 층이 상기 마스크를 사용하여 선택적으로 형성된다. 이어서, 유사하게, 청색 색상에 대응하는 화소들을 제외한 모든 부분을 마스킹하기 위한 마스크가 설정되고, 청색 색상을 방출하는 EL 층이 상기 마스크를 사용하여 선택적으로 형성된다. 본 경우에, 각 경우에 대하여 상이한 마스크가 사용되는 것을 설명하였지만, 그러나 모든 경우에 대하여 동일한 마스크가 사용될 수 있다.

본 경우에 채용된 것은 RGB에 대응하는 3 종류의 EL 소자들이 형성된 시스템이다. 그러나, 하기와 같은 시스템들이 사용될 수 있다. 백색 색상을 방출하는 EL 소자와 컬러 필터가 조합된 시스템과, 청색 또는 청녹색 색상을 방출하는 EL 소자와 형광 발광체(형광 컬러 변환층; CCM)가 조합된 시스템 및 투과성 전극이 캐소드(화소 전극)용으로 사용되고, RGB에 대응하는 EL 소자가 그와 중첩되어 있는 시스템 등이 그것이다.

EL 층(5066)을 위해 공지된 재료들이 사용될 수 있다. 공지된 재료들로서, 구동 전압을 고려하였을 때, 유기 재료들이 사용되는 것이 바람직하다. 예로서, 양 정공 주입층, 포지티브 수송층, 발광층 및 전자 주입층의 4층 구조가 EL층으로서 사용될 수 있다.

다음에, 그 게이트 전극들이 동일한 게이트 신호 라인에 접속되어 있는 스위칭 TFT들을 갖는 화소들(동일 라인상의 화소들)상에 금속 마스크를 사용하여 애노드(5067)가 형성된다.

제 8 실시예에서, 비록 ITO가 애노드(5067)로서 사용되고, MgAg가 캐소드(5063)로서 사용되었지만, 본 발명은 이것에 제한되는 것은 아니다. 다른 공지된 재료들이 애노드(5067) 및 캐소드(5063)에 사용될 수 있다.

마지막으로, 실리콘 니트라이드 막으로 제조된 패시베이션막(5068)이 300nm 두께로 형성된다. 패시베이션 막(5068)을 형성함으로써, EL 층(5066)은 습기 등으로부터 보호될 수 있고, EL 소자의 신뢰성이 강화될 수 있다.

결론적으로, 도 12의 b에 도시된 바와 같은 구조를 갖는 EL 디스플레이 패널이 완성된다. 제 8 실시예의 EL 디스플레이 패널의 제조 공정에서, 소스 신호 라인들은 Ta 및 W로 형성되고, 이는 게이트 전극을 형성하는 재료들이며, 게이트 신호 라인들은 Al로 형성되었고, 이는 배선을 형성하는 재료이지만, 상이한 재료들이 사용될 수 도 있다.

상술한 단계들에 의해 형성된 능동 매트릭스형 EL 디스플레이 디바이스의 TFT는 상부 게이트 구조를 취하고 있다. 그러나, 제 8 실시예는 저부 게이트 구조 TFT나 다른 구조의 TFT에도 적용될 수 있다.

부가적으로, 상기 글래스 기판이 제 8 실시예에서 사용되었지만, 글래스 기판이 아닌 플라스틱 기판, 스텐레스 기판, 단결정 웨이퍼 등의 기판들이 사용될 수도 있고, 따라서, 본 발명이 글래스 기판에만 제한되는 것은 아니다.

첨언하면, 제 8 실시예의 EL 디스플레이는 화소부 뿐만 아니라 구동 회로부에도 가장 적합한 구조를 가진 TFT들을 제공함으로써 개선된 동작 특성을 가지고 있으며, 매우 높은 신뢰성을 나타낸다. 부가적으로, 결정화 공정에서 Ni 등의 금속성 촉매를 부가하는 것이 가능하며, 그에 의해 결정성을 향상시킬 수 있다. 따라서, 소스 신호 구동 회로의 구동 주파수를 10MHz 이상으로 설정하는 것이 가능해진다.

먼저, 동작 속도를 가능한 많이 감소시키지 않고 핫 캐리어 인젝션이 감소된 구조를 가진 TFT가 구동 회로부를 형성하는 CMOS 회로의 n-채널 TFT로서 사용된다. 본 명세서에서 구동 회로라는 용어는 시프트 레지스터, 버퍼, 레벨 쉬프터, 라인 순차 구동의 래치 및 도트 순차 구동의 전송 게이트 등의 회로들을 포함한다.

제 8 실시예에서, n-채널 TFT의 활성층은 소스 영역과, 드레인 영역과, 게이트 절연막이 그들 사이에 삽입되어 있는 상태로 게이트 전극과 중첩된 LDD 영역(Lov 영역), 게이트 절연막이 그들 사이에 삽입되어 있는 상태로 게이트 전극과 중첩되지 않은 LDD 영역(Loff 영역) 및 채널 형성 영역을 포함한다.

부가적으로, CMOS 회로의 p-채널 TFT와 함께 핫 캐리어 인젝션으로 인한 디계조에 대한 염려가 적으며, 따라서, LDD 영역들이 특별히 형성될 필요가 없다. 핫 캐리어에 대한 조치로서, n-채널 TFT의 LDD 영역들과 유사하게 LDD 영역들을 형성하는 것도 물론 가능하다.

부가적으로, 채널 형성 영역에서 양방향으로 전류가 흐르는 CMOS 회로, 즉, 소스영역 및 드레인 영역 인터체인지의 역할을 하는 CMOS 회로를 사용할 때, LDD 영역들이 채널 형성 영역을 사이에 둔 상태로, COMS 회로를 형성하는 n-채널 TFT의 채널 형성 영역의 양 측면상에 LDD 영역들을 형성하는 것이 바람직하다. 도트 순차 구동에 사용되는 전송게이트 같은 회로가 이런 예로서 주어질 수 있다. 부가적으로, 오프 전류의 값을 가능한 많이 억제해야할 필요가 있는 CMOS 회로가 사용될 때, 상기 n-채널 TFT 형성 CMOS 회로는 바람직하게 Iov 영역을 갖는다. 도트 순차 구동에서 사용되는 전송 게이트 같은 회로가 이런 예로서 주어질 수 있다.

실제로, 도 12의 b의 상태를 통해 완성된 이후, 적은 기체 배기 또는 투명한 밀봉 재료와 양호한 기밀 특성을 가진 보호막(적층막 또는 자외선 경화성 수지막 같은)을 사용하여 대기에 노출시키지 않고 패키징(밀봉)이 수행되는 것이 바람직하다. 이때, 밀봉 재료 내측에 건조제(예로서, 바륨 옥사이드)를 배열시키고, 밀봉 재료 내측에 불활성 불활성 분위기를 형성함으로써, EL 소자의 신뢰성을 향상시킨다.

부가적으로, 패키징 공정에 의해 기밀 특성이 향상된 이후에, 외부 신호 단자들과 기판상에 형성된 회로들 또는 소자들로부터의 인출된 단자들을 접속하기 위해 커넥터(가요성 인쇄 회로; FPC)가 부착된다. 그 후, 완성된 제품이 완료된다. 제품이 선적 대기된 이 상태는 본 명세서 전체를 통해 EL 디스플레이 디바이스라 지칭된다.

부가적으로, 본 제 8 실시예에 도시된 공정에 따라, EL 디스플레이 디바이스의 제조를 위해 필요한 포토 마스크들의 수는 억제될 수 있다. 결과적으로, 공정이 단축될 수 있고, 제조 비용이 감소되며, 산출량의 향상을 얻을 수 있다.

[제 9 실시예]

본 실시예에서는, 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스가 제조되며, 도 19a 내지 19c를 참조로 설명한다.

도 19a는 EL 디스플레이 디바이스의 상면도이고, 도 19b는 도 19a의 A-A'선을 따라 취한 단면도이며, 도 19c는 도 19a의 B-B' 선을 따라 취한 단면도이다.

기판(4001)상에 제공되어 있는 화소부(4002)와, 소스 신호 라인 구동 회로(4003)와, 제 1 및 제 2 게이트 신호 라인 구동 회로들(4004a, 4004b)을 둘러싸도록 밀봉 부재(4009)가 제공된다. 부가적으로, 밀봉 부재(4008)는 화소부(4002)와, 소스 신호 라인 구동 회로(4003) 및 제 1 및 제 2 게이트 신호 라인 구동 회로들(4004a, 4004b)위에 제공된다. 따라서, 화소부(4002), 소스 신호 라인 구동 회로(4003) 및 제 1 및 제 2 게이트 신호 라인 구동 회로들(4004a, 4004b)은 충전재(4210)를 가진 상태로, 기판(4001) 및 상기 밀봉 부재(4009, 4008)에 의해서 밀봉된다.

부가적으로, 기판(4001)상에 제공된 상기 화소부(4002), 소스 신호 라인 구동 회로(4003) 및 제 1 및 제 2 게이트 신호 라인 구동 회로들(4004a, 4004b)은 복수의 TFT들을 포함한다. 도 19b는 일반적으로 소스 신호 라인 구동 회로(4003)내에 포함된 구동 TFT들(4201; 여기서는 n-채널 TFT 및 p-채널 TFT가 도시됨)과, 하부막(4010)상에 형성되어 있는 화소부(4002)내에 포함된 화소 TFT(EL 소자로의 전류를 제어하기 위한 TFT; EL 구동 TFT)를 도시하고 있다.

본 실시예에서는 널리 공지된 방법에 의해 제조된 p-채널 TFT와 n-채널 TFT 들이 구동 TFT들(4201)로서 사용되며, 널리 공지된 방법에 의해 제조된 p-채널 TFT가 EL 구동 TFT(4202)로서 사용된다.

층간 절연막(평탄화막; 4301)이 구동 TFT들(4201)과, EL 구동 TFT(4202)상에 형성되고, EL 구동 TFT(4202)의 드레인 영역에 전기적으로 접속된 화소 전극(애노드; 4203)이 그위에 형성된다. 높은 동작 기능을 가진 투과성 도전성막이 화소 전극(4203)으로서 사용된다. 인듐 옥사이드와 틴 옥사이드의 콤파운드와, 인듐 옥사이드 및 아연 옥사이드, 아연 옥사이드 틴 옥사이드 또는 인듐 옥사이드의 콤파운드가 투과성 도전성막으로 사용될 수 있다. 부가적으로, 갈륨이 추가된 투과성 도전막이 사용될 수 있다.

절연막(4302)이 화소 전극(4203)상에 형성되고, 화소 전극(4203)위의 절연막(4302)내에 개구부가 형성된다. 이 개구부에서, EL(전자발광) 층(4204)이 화소 전극(4203)상에 형성된다. 널리 공지된 유기 EL 재료 또는 무기 EL 재료가 EL 층(4204)으로서 사용될 수 있다. 비록 유기 EL 재료가 저 분자 시스템(단량체 시스템)과 고 분자 시스템(폴리머 시스템)을 포함하지만, 양쪽 모두 사용될 수 있다.

EL 층(4204) 형성 방법으로서, 공지된 증발법(evaporation technique) 또는 코팅법이 사용될 수 있다. EL 층의 구조는 정공 주입층과, 정공 전달층과, 발광층과, 전자 전달층 또는 전자 주입층을 자유롭게 조합하여 얻어진 적층 구조일 수 있으며, 또는 단일 층 구조일 수 있다.

광 차폐 특성을 가진 도전막(일반적으로, 도전막은 알루미늄, 구리 또는 은을 주 성분으로서 포함하거나, 이들 또는 다른 도전막들의 적층막을 포함한다)으로 제조된 캐소드(4205)가 EL 층(4204)상에 형성된다. 캐소드(4205)와 EL 층(4204) 사이의 경계면에 존재하는 습기 및 산소는 최대한 제거되는 것이 바람직하다. 따라서, EL 층(4204)이 질소 또는 희가스 분위기에서 형성되고, 캐소드(4205)가 EL 층이 산소 또는 습기에 노출되지 않은 상태에서 형성되는 방식으로 제조할 필요가 있다. 본 실시예에서, 다중 챔버 시스템(클러스터 툴 시스템) 막 형성 장치가 사용되고, 그래서, 상술한 바와 같은 막형성을 할 수 있다. 소정 전압이 캐소드(4205)로 적용된다.

상술한 방식에서, 화소 전극(애노드 4203), EL 층(4204) 및 캐소드(4205)로 구성된 EL 소자(4303)가 형성된다. 이때, 보호막(4209)이 절연막(4302)상에 형성되어 EL 소자(4303)를 덮는다. 보호막(4209)은 산소, 습기 등이 EL 소자(4303)내로 침투하는 것을 방지하는 효과가 있다.

참조 부호 4005a는 전력 공급 라인에 접속된 인출 배선 라인을 나타내고, 이는 EL 구동 TFT(4202)의 소스 영역에 전기적으로 접속되어 있다. 상기 인출 배선 라인(4005a)은 밀봉 부재(4009)와 기판(4001) 사이를 통과하고, 이방성 도전막(4300)을 통해 FPC(4006)내에 포함된 FPC 배선 라인(4333)에 전기적으로 접속되어 있다.

밀봉 부재(4008)로서, 글래스 부재, 금속 부재(일반적으로 스텐레스 부재), 세라믹 부재 또는 플라스틱 부재(플라스틱 막 포함)가 사용될 수 있다. 플라스틱 부재로서, FRP(fiberglass-reinforced plastics) 판, PVF(polyvinyl fluoride) 막, 밀러(Mylar) 막, 폴리에스터막 또는 아크릴 수지막이 사용될 수 있다. 부가적으로, 알루미늄 포일이 PFV 막들 또는 밀러 막들 사이에 개재된 구조를 가진 박판도 사용될 수 있다.

그러나, EL 소자로부터의 광의 방사 방향이 덮개 부재의 측면을 향해 안내되는 경우에, 덮개 부재는 반드시 투명해야 한다. 이 경우, 글래스 판, 플라스틱 판, 폴리에스터 막 또는 아크릴 막 등의 투과성 재료가 사용된다.

충전재(4210)로서, 질소 또는 아르곤 등의 불활성 가스에 부가하여, 자외선 경화성 수지 또는 열 경화성 수지가 사용될 수 있고, PVC, 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB 또는 EVA가 사용될 수 있다. 본 실시예에서, 질소가 충전재로서 사용되었다.

부가적으로, 충전재(4210)를 흡습 물질(바람직하게는 바륨 옥사이드) 또는 산소를 흡수할 수 있는 물질에 노출시키기 위하여, 리세스부(4007)가 기판(4001)의 측면상의 밀봉 부재(4008)의 표면상에 제공되고, 흡습 물질 또는 산소를 흡수할 수 있는 물질(4207)이 배치된다. 그후, 산소 흡수성 물질(4207) 또는 흡습성 물질이 흩어지는 것을 방지하기 위해서, 흡습성 물질 또는 산소 흡수성 물질은 리세스 덮개 부재(4208)에 의해 리세스부(4007)내에서 유지된다. 리세스 덮개 부재(4208)는 미세 망으로 형성되어 있고, 공기나 습기는 통과할 수 있지만, 흡습성 물질이나 산소 흡수성 물질(4207)은 통과할 수 없는 구조를 갖는다. 흡습성 물질 또는 산소 흡수성 물질(4207)을 그와 함께 제공함으로써, EL 소자(4303)의 열화가 억제될 수 있다.

도 19c에 도시된 바와 같이, 화소 전극(4203)의 형성과 동시에, 도전막(4203a)이 인출 배선 라인(4005a)과 접촉하는 상태로 형성된다.

이방성 도전막(4300)은 도전성 충전재(4300a)를 포함한다. 상기 기판(4001) 및 FPC(4006)는 열적으로 압축되고, 그래서, 기판(4001)상의 도전막(4203a)과 FPC(4006)상의 FPC 배선 라인(4333)은 도전성 충전재(4300a)를 통해 전기적으로 접속된다.

[제 10 실시예]

본 실시예에서는, 본 발명의 휴대용 정보 장치의 EL 디스플레이 디바이스로서, EL 소자로부터 방출된 광이 화소 기판의 측면으로 방사되는 하향 유출광을 가진 EL 디스플레이 디바이스를 사용하는 경우의 예를 설명한다.

디자인 룰이 1㎛ 룰일 때, 화소 피치가 약 100ppi로 설정되고, 메모리 회로와 D/A 변환기 등이 화소 내측에서 소스 신호 라인 아래에 배열될 수 있으며, 개구 비율의 저하의 문제가 해결될 수 있다. 이 구조에서, 본 발명은 EL 소자로부터 방출된 광이 화소 기판의 측면에 대향한 방향으로 방사되는 상향 유출광을 가진 EL 디스플레이 디바이스 뿐만 아니라, 하향 유출광을 가진 EL 디스플레이 디바이스에도 적용될 수 있다.

도 30은 하향 유출광과 상술한 구조를 가진 EL 디스플레이 디바이스의 화소를 도시하는 개략적인 상면도이다.

도면 부호 3301은 화소를 나타내고, 3302 내지 3304는 메모리 회로들을 나타내며, 3305는 D/A 변환기(도면에서, D/A로 표시됨)를, 3306은 화소 전극을 3307은 소스 신호 라인을 나타낸다. 투과성 전극이 화소 전극(3306)으로서 사용된다. 절력 공급 라인, 상대 전극, 컬러 필터, 저장 커패시터 등은 도시되어 있지 않다. 여기서, 메모리 회로들(3302 내지 3304)과 D/A 변환기(3305)는 소스 신호 라인(3307)아래에 형성된다.

비록 도시되지 않았지만, 메모리 회로들(3302 내지 3304)과, D/A 변환기(3305) 등도 게이트 신호 라인 아래에 배치될 수 있지만, 소스 신호 라인(3307)은 그렇지 않다.

[제 11 실시예]

본 발명의 정보 단말 기기의 EL 디스플레이 디바이스의 화소에서, 비록 정적 메모리(스태틱 램; SRAM)가 메모리 회로로서 사용되지만, 메모리 회로는 SRAM에만 제한되는 것이 아니다. 본 발명의 정보 단말 기기의 EL 디스플레이 디바이스에 사용될 수 있는 메모리 회로로서, 동적램(다이내믹 램; DRAM) 등이 사용될 수 있다.

부가적으로, 비록 특별히 도시되지는 않았지만, 다른 형태의 메모리 회로로서, 본 발명의 정보 단말 기기의 EL 디스플레이 디바이스의 화소는 강유전체 메모리(페로일렉트릭 RAM; FRAM)를 사용하여 구성될 수 있다. FRAM은 SRAM 또는 DRAM과 등가의 기록 속도를 가진 불휘발성 메모리이며, 그 저 기록 전압 등의 특성을 사용함으로써, 본 발명의 정보 단말 기기의 EL 디스플레이 디바이스의 소모 전력을 부가적으로 감소시킬 수 있다. 부가적으로, 플래쉬 메모리 등을 사용한 구조도 형성될 수 있다.

[제 12 실시예]

본 발명의 휴대용 정보 장치내에 포함된 EL 디스플레이 디바이스에 있어서, 삼중항 여기자로부터의 인광을 광 방출을 위해 사용할 수 있는 EL 재료를 사용함으로써, 외부 발광자 효율이 현저히 향상될 수 있다. 이에 의해, EL 소자의 소모 전력이 감소될 수 있고, 그 수명이 연장되며, 그 중량이 감소될 수 있다.

삼중항 여기자를 사용하여, 외부 발광자 효율를 향상시킨다는 보고가 존재한다. 1991년 엘저비어 에스시아이 437 페이지의 유기적 분자 시스템들의 포토케미컬 처리(T. Tsutsui, CIRCUIT Adachi, S. Satio, Photochemical Process in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) P.437).

상술한 문헌에 보고된 EL 재료(코우마린 색료; coumarin pigment)의 분자식은 하기와 같다.

Figure 112001021188117-pat00001

1988년 네이추어 395, 151 페이지(M.A.Baldo, D.F.O'Brien, Y.You, A. Shoustikov, S.Sibley, M.E. Thompson, S.R. Forrest, Nature 395(1988) p.151)

상술한 문헌에 보고된 EL 재료(Pt 콤플렉스)의 분자식은 하기와 같다.

Figure 112001021188117-pat00002

1999년 응용 물리학 레트. 75, 4페이지(M.A.Baldo, S.Lamansky, P.E. BurroWs, M.E. Thompson, S.R. Forrest, Appl. Phys. Lett., 75(1999)p4), 1999년 제펜니즈 응용 물리학 38(12b) L1502(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.Tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38(12b)(1999)L1502)

상기 문헌에 보고된 EL 재료(Ir 콤플랙스)의 분자식은 하기와 같다.

Figure 112001021188117-pat00003

다음에, 광 방출물로서 삼중항 여기자로부터의 인광을 사용할 수 있는 EL 재료의 특성을 설명한다.

본 발명의 휴대용 정보 장치에 포함된 EL 디스플레이 디바이스에서, 임의 파형 발생기에 의해 DC 전압이 전력 공급 라인으로 공급되고, 스위칭 온-오프가 이루어지며, 응답 시간이 측정된다. ON 기간(선택 기간)와 OFF 기간(비선택 기간, 전압 0 V)가 각각 250㎲로 만들어진다. EL 소자의 발광 명도를 측정하기 위한 광학적 시스템으로서, 포토멀티파이어가 현미경의 렌즈-베럴내에 설치되고, 포토멀티파이어의 출력이 오실로스코프에 의해 측정된다. 본 명세서에서, 비선택 상태에서 선택 상태로의 라이징 또는 선택 상태로부터 비선택 상태로의 폴링으로서 응답시간이 정의된다. 특히, 응답 시간은 구동 파형의 순간변화로부터 그에 따른 광학적 응답이 전체 응답의 90%로 변화되는 지점까지의 시간이다.

도 34는 전력 공급 라인으로 입력된 신호의 구동 파형과, EL 소자의 조명 명도를 의미하는 광학적 응답 파형을 도시하고 있다. 상부 부분은 구동 파형을 나타내고, 하부 부분은 광학적 응답 파형을 나타낸다. 마이너스 출력형 포토멀티파이어가 사용되고, 0 V 내지 6V의 전압이 적용된다. 이때, 응답 시간은 33㎲이다.

상술한 바와 같이, 삼중항 여기자로부터의 인광이 사용될 수 있는 경우에, 원론적으로, 외부 발광자 효율이 일중항 여기자로부터의 형광을 사용할 때 실현되는 것 보다 3 내지 4 배 높다.

[제 13 실시예]

본 실시예에서는 본 발명의 휴대용 정보 단말의 외관을 설명한다. 도 31은 본 발명의 구조를 가진 휴대용 정보 단말을 도시하고 있으며, 참조 부호 2701은 디스플레이 패널을 나타내고, 2702는 조작 패널을 나타낸다. 상기 디스플레이 패널(2701)과 조작 패널(2702)은 접속부(2703)에서 서로 접속되어 있다. 접속부(2703)에서, 디스플레이부(2704)가 그 위에 제공되어 있는 조작 패널(2701)의 평면과, 그위에 조작 키(2706)가 제공되어 있는 조작 패널(2702)의 평면 사이의 각도(θ)는 임의로 변화될 수 있다.

디스플레이 패널(2701)은 디스플레이부(2704)를 포함한다. 도 31에 도시된 휴대용 정보 단말은 전화로서의 기능을 가지고, 디스플레이 패널(2701)은 음성 출력부(2705)를 포함하며, 음성은 음성 출력부(2705)로부터 출력된다. EL 디스플레이 디바이스는 디스플레이부(2704)를 위해 사용된다.

디스플레이부(2704)의 형상비는 16:9 또는 4:3 같은 임의의 하나로 선택될 수 있다. 디스플레이부(2704)의 크기는 대각선이 약 1 인치 내지 4.5인치의 크기인 것이 바람직하다.

조작 패널(2702)은 조작키(2706)와, 전력 스위치(2707)와, 음성 입력부(2708)를 포함한다. 도 31에서, 비록 조작키(2706)와 전력 스위치(2707)가 독립적으로 제공되어 있지만, 이런 구조는 전력 스위치(2707)가 조작키(2706)내에 포함되도록 적용될 수 있다. 음성 입력부(2708)에서, 음성이 입력된다.

도 31에서, 비록 디스플레이 패널(2701)은 음성 출력부(2705)를 포함하고, 조작 패널(2702)은 음성 입력부(2708)를 포함하지만, 본 실시예는 이 구조에 제한되는 것은 아니다. 상기 디스프레이 패널(2701)은 음성 입력부(2708)를 포함할 수 있으며, 조작 패널(2702)은 음성 출력부(2705)를 포함할 수 있다. 부가적으로, 음성 출력부(2705)와 음성 입력부(2708) 양자 모두가 디스플레이 패널(2701)상에 제공될 수 있거나, 음성 입력부(2708)와 음성 출력부(2705) 양자 모두가 조작 패널(2702)상에 제공될 수 있다.

도 32는 도 31에 도시된 휴대용 정보 단말의 조작 키(2706)가 검지 손가락에 의해 조작되는 예를 도시한다. 도 33은 도 31에 도시된 휴대용 정보 단말의 조작 키(2706)가 엄지손가락에 의해 조작되는 것을 도시한다. 상기 조작 키(2706)는 조작 패널(2702)의 측면에 제공될 수 있다. 조작은 엄지손가락 만으로 또는 한손(주로 사용하는 손)의 검지 손가락만으로 이루어질 수 있다.

[제 14 실시예]

본 실시예에서는 본 발명의 휴대용 정보 장치를 사용하는 전자 기기를 도 28a 내지 도 28c와 도 27a 및 도 27b를 참조로 설명한다.

본 발명의 휴대용 정보 장치로서, 퍼스널 컴퓨터가 있다. 도 28a는 본체(2801)와, 영상 입력부(2802)와, 디스플레이부(2803)와, 키보드(2804) 등을 포함하는 퍼스널 컴퓨터를 도시하고 있다. 퍼스널 컴퓨터의 소모 전력의 감소는 디스플레이부(2803)로서 각 화소를 위한 메모리 회로들을 포함하는 EL 디스플레이 디바이스를 사용함으로써 실현될 수 있다.

본 발명의 휴대용 정보 장치로서, 네비게이션 장치가 있다. 도 28b는 본체(2811)와, 디스플레이부(2812)와, 스피커부(2813)와, 메모리 매체(2814)와 조작 스위치(2815) 등을 포함하는 네비게이션 장치를 도시하고 있다. 네비게이션 장치의 소모 전력 감소는 디스플레이부(2812)로서 각 화소를 위한 메모리 회로들을 포함하는 EL 디스플레이 디바이스를 사용함으로써 실현될 수 있다.

본 발명의 휴대용 정보 장치로서, 전자 도서가 있다. 도 28c는 본체(2851) 와, 디스플레이부(2852)와, 메모리 매체(2853)와, 조작 스위치(2854)와 안테나(2855) 등을 포함하고, 디스플레이 데이터는 미니디스크(MD) 또는 DVD(Digital Versatile Disc)에 저장되어 있거나, 안테나에 의해 수신된 데이터이다. 전자 도서의 소모 전력의 감소는 디스플레이부(2852)로서 각 화소를 위한 메모리 회로들을 포함하는 EL 디스플레이 디바이스를 사용함으로써 달성될 수 있다.

본 발명의 휴대용 정보 장치로서, 휴대 전화가 있다. 도 27a는 디스플레이 패널(2901)과, 조작 패널(2902)과, 접속부(2903)와, 디스플레이부(2904)와 음성 출력부(2905)와, 조작키(2906)와, 전력 스위치(2907)와, 음성 입력부(2908)와 안테나(2909)와, CCD 광 수신부(2910)와, 외부 입력 포트(2911) 등을 포함하는 휴대 전화를 도시하고 있다. 상기 휴대 전화의 소모 전력 감소는 디스플레이부(2904)로서 각 화소를 위해 메모리 회로들을 포함하는 EL 디스플레이 디바이스를 사용함으로써 실현될 수 있다.

본 발명의 휴대용 정보 장치로서, PDA가 있다. 도 27b는 디스플레이부 및 펜 입력 타블렛(3004)과, 조작키(3006)와, 전력 스위치(3007)와, 외부 입력 포트(3011)와, 입력 펜(3012)등을 포함하는 PDA를 도시하고 있다. 상기 PDA의 소모 전력 감소는 디스플레이부(3004)로서 각 화소를 위한 메모리 회로들을 포함하는 EL 디스플레이 디바이스를 사용함으로써 실현될 수 있다.

[제 15 실시예]

본 실시예에서는 도 20에 도시된 구조와 유사한 구조를 가진 화소를 포함하는 EL 디스플레이 디바이스에서, 각 화소에 포함된 메모리 회로내에 유지되고 D/A 변환기로 입력된 신호를 대응하는 아날로그 신호로 변환하기 위한 동작이 DAC 컨트롤러를 사용하여 제어되는 경우를 도 36을 참조로 설명한다.

본 실시예에서, 각 화소내에 포함된 메모리 회로내에 유지되고, D/A 변환기로 입력된 신호를 대응하는 아날로그 신호로 변환하고, 이를 D/A 변환기로부터 출력하기 위한 동작을 메모리 회로의 판독 동작이라 지칭한다.

DAC 컨트롤러의 구조로서, 널리 공지된 구조의 회로가 자유롭게 사용될 수 있다.

도 36에서, 화소는 기록 TFT들(108 내지 110)과, 메모리 회로들(105 내지 107)과, 소스 신호 라인(101)과, 전력 공급 라인(112)과, 기록 게이트 신호 라인들(102 내지 104)과, D/A 변환기(400)와, EL 구동 TFT(115)와, EL 소자(114) 및 저장 커패시터(Cs)를 포함한다.

기록 TFT들(108 내지 110)의 소스 영역과 드레인 영역 중 하나는 소스 신호 라인(101)에 접속되고, 나머지는 메모리 회로들(105 내지 107) 각각의 입력부에 접속된다. 기록 TFT들(108 내지 110) 각각의 게이트 전극은 상기 기록 게이트 신호 라인들(102 내지 104) 각각에 접속된다. 상기 메모리 회로들(105 내지 107)의 각각의 출력부는 D/A 변환기(400)의 입력 단자들(in1 내지 in3) 각각에 접속된다. D/A 변환기(400)의 출력"out"은 EL 구동 TFT(115)의 게이트 전극과, 저장 커패시터(Cs)의 일 전극에 접속된다. EL 구동 TFT(115)의 소스 영역과 드레인 영역중 하나는 전력 공급 라인(112)에 접속되고, 나머지는 EL 소자(114)의 일 전극에 접속된다. 저장 커패시터(Cs)가 EL 구동 TFT(115)의 게이트 전극에 접속되지 않은 측면은 전력 공급 라인(112)에 접속된다.

D/A 변환기(400)는 NAND 회로들(441 내지 443)과, 인버터(444 내지 446 및 461)와, 스위치들(447a 내지 449a)과, 스위치들(447b 내지 449b)와, 스위치(460)와, 커패시터(C1 내지 C3)와, 리셋 신호 라인(452)과, 저전압측 계조 전력 라인(453)과, 고전압측 계조 전력 라인(454) 및 중간 전압 측 계조 전력 라인(455)으로 구성되어 있다.

디지털 신호들의 메모리 회로들(105 내지 107)내로의 저장까지의 동작은 실시 모드 또는 제 1 실시예에서 설명한 동작과 동일하기 때문에 설명하지 않는다.

하기에, D/A 변환기(400)의 동작을 설명한다.

스위치(460)는 리셋 신호 라인(452)으로 입력된 신호(res)에 의해 턴온되고, 외부 단자에 그들이 접속되어 있는 측면에서, 커패시터들(C1 내지 C3)의 전위들이 중간 전압 측 계조 전력 라인(455)의 전위(VM)로 고정된다. 부가적으로, 고 전압 측 계조 전력 라인(454)은 저전압측 계조 전력 라인(453)의 전위(VL)와 동일하게 설정된다. 이때, 입력 단자들(in1 내지 in3)로 디지털 신호들이 입력되더라도, 상기 신호들은 커패시터들(C1 내지 C3)내에 기록되지 않는다.

그후, 상기 리셋 신호 라인(452)의 신호(res)가 변화되고, 스위치(460)가 턴오프되며, 출력 단자측에서 커패시터들(C1 내지 C3)의 전위들의 고정이 해제된다. 다음에, 고전압측 계조 전력 라인(454)의 전위가 저전압측 계조 전력 라인(453)의 전위(VL)와는 상이한 값(VH)으로 변화된다. 이때, NAND 회로들(441 내지 443)의 출 력들은 단자들(in1 내지 in3)로 입력된 신호들에 따라 변화되고, 두 스위치들 중 하나가 턴 온되고, 고전압측 계조 전력 라인의 전위(VH) 또는 저전압측 계조 전력 라인의 전위(VL)가 커패시터들(C1 내지 C3)의 전극에 적용된다.

여기서, 커패시터들(C1 내지 C3)의 값들은 각 비트들에 대응하도록 설정된다. 예로서, 상기 값들은 C1:C2:C3가 1:2:4가 되도록 설정된다.

출력 단자측에서 상기 커패시터들(C1 내지 C3)의 전위들은 커페시터들(C1 내지 C3)에 적용된 전압들에 의해 변화되고, 출력 전위들이 변화된다. 즉, 단자들(in1 내지 in3)의 입력된 디지털 신호들에 대응하는 아날로그 신호들이 출력 단자로부터 출력된다.

입력된 디지털 신호에 대한 D/A 변환기(400)로부터의 아날로그 신호의 출력은 리셋 신호 라인(452)으로 입력되는 신호(res)와, 고전압 계조 전력 라인(454)의 전위를 DAC 컨트롤러를 통해 제어함으로써 제어될 수 있다.

디지털 신호들이 일단 화소내에 포함된 메모리 회로들에 기록된 이후에, 상술한 동작이 DAC 컨트롤러를 사용하여 반복되고, 상기 메모리 회로들에서 유지된 디지털 신호들의 판독 동작이 반복되며, 그래서, 정지 화상이 디스플레이될 수 있다.

이때, 소스 신호 라인 구동 회로와 게이트 신호라인 구동 회로의 동작은 정지된다.

도 36에서, 비록 세 개의 메모리 회로들이 배열되어 있는 예를 들어 설명하 였지만, 본 발명은 이에 제한되지 않는다. 일반적으로, 본 발명은 각 화소내에 n(n은 2 이상의 자연수)개의 메모리 회로들이 배열되어 있는 구조의 화소를 포함하는 EL 디스플레이 디바이스에 적용될 수 있다.

DAC 컨트롤러로서, 널리 공지된 구조의 회로들이 자유롭게 사용될 수 있다.

[제 16 실시예]

본 실시예에서는, 본 발명의 화소 구조의 예를 도 35를 참조로 설명한다.

도 35에서, 도 24의 것들과 동일한 부분은 동일한 문자들로 표시되어 있으며, 그 설명은 생략한다.

도 35에서, 메모리 회로들(105 내지 107)의 출력들은 각각 판독 TFT들(121 내지 123)을 통해 D/A(111)로 입력된다. 여기서, 판독 TFT들(121 내지 123)의 게이트 전극들은 판독 게이트 신호 라인(124)에 접속되어 있다.

도 35의 구조의 화소에서, 각 메모리 회로들(105 내지 107)내로의 신호들의 기록 동작은 실시 모드 또는 실시예의 것들과 동일하기 때문에, 그 설명은 생략한다.

정지 화상이 디스플레이될 때, 디지털 신호들이 일단 메모리 회로들(105 내지 107)내에 저장된 이후에, 판독 에이트 신호 라인(124)으로 신호가 입력되고, 그래서, 판독 TFT들(121 내지 123)이 턴온되며, 메모리 회로들(105 내지 107)내에 유지된 디지털 신호들이 D/A(111)로 입력된다. 여기서, 각 화소가 본 실시예와 같은 판독 TFT들을 포함하는 경우에, 메모리 회로들(105 내지 107)내에 유지된 디지털 신호들을 D/A(111)로 입력하는 것은 메모리 회로들의 신호의 판독 동작이라 지칭된 다.

판독 TFT들(121 내지 123)의 온 및 오프 상태들이 변화되고, 판독 동작이 반복되며, 그래서, 정지 화상이 디스플레이된다.

여기서, 비록 판독 동작이 판독 게이트 신호 라인이 선택되어 있는 동안 수행되고 있지만, 판독 게이트 신호 라인(124)은 판독 게이트 신호 라인 구동 회로를 사용하여 구동될 수 있다.

판독 게이트 신호 라인 구동 회로의 구조로서, 널리 공지된 게이트 신호 라인 구동 회로 등이 자유롭게 사용될 수 있다.

도 35에서, 비록 제개의 메모리 회로들이 배열되어 있는 예를 설명하였지만, 본 발명은 이에 제한되는 것이 아니다. 일반적으로 본 발명은 n(n은 2 이상의 자연수)개의 메모리 회로들이 각 화소내에 배열되어 있는 구조의 화소를 포함하는 EL 디스플레이 디바이스에 적용될 수 있다.

[제 17 실시예]

본 실시예에서는, 본발명의 EL 디스플레이 디바이스의 구조를 도 37을 참조로 설명한다.

도 37에서, 도 24의 것들과 동일한 부분들은 동일한 문자로 표시되어 있으며, 설명은 생략한다.

메모리 회로들(141a 내지 143a)과, 메모리 회로들(141b 내지 143b)이 각 화소내에 배열되어 있다.

선택 스위치(151)는 기록 TFT(108)와 메모리 회로(141a) 또는 메모리 회로(141b) 사이의 접속을 선택한다. 선택 스위치(152)는 기록 TFT(109)와 메모리 회로(142a) 또는 메모리 회로(142b) 사이의 접속을 선택한다. 선택 스위치(153)는 기록 TFT(110)와 메모리 회로(143a) 또는 메모리 회로(143b) 사이의 접속을 선택한다.

선택 스위치(154)는 D/A(111)와 메모리 회로(141a) 또는 메모리 회로(141b) 사이의 접속을 선택한다. 선택 스위치(155)는 D/A(111)와 메모리 회로(142a) 또는 메모리 회로(142b) 사이의 접속을 선택한다. 선택 스위치(156)는 D/A(111)와 메모리 회로(143a) 또는 메모리 회로(143b) 사이의 접속을 선택한다.

선택 스위치들(151 내지 153)과, 선택 스위치들(154 내지 156)에 의해서, 메모리 회로들(141a 내지 143a)내에 디지털 신호들을 저장하는 경우나, 메모리 회로들(141b 내지 143b)내에 디지털 신호들을 저장하는 경우를 선택하는 것이 가능하다. 부가적으로, 디지털 신호들이 메모리 회로들(141a 내지 143a)로부터 D/A(111)로 입력되거나, 디지털 신호들이 메모리 회로들(141b 내지 143b)로부터 D/A(111)로 입력되는 것을 선택하는 것이 가능하다.

각 화소에서, 디지털 신호들을 각 선택된 메모리 회로들로 입력하는 동작과, 각 선택된 메모리 회로들에서 유지된 디지털 신호들을 판독하는 동작은 실시 모드 또는 제 1 실시예의 그것과 동일하기 때문에, 그 설명은 생략한다.

상기 화소는 메모리 회로들(141a 내지 143a)을 사용함으로써 하나의 프레임 기간에 대하여 3-비트 디지털 신호들을 저장할 수 있고, 상기 메모리 회로들(141b 내지 143b)을 사용하여, 상기 프레임 기간와는 다른 프레임 기간에 대해 3-비트 신호들을 저장할 수 있다.

도 37에서, 비록 상기 회로가 3-비트 디지털 신호들을 2 프레임들에 대하여 저장하는 것을 예시하였지만, 본 발명은 이에 제한되지 않는다. 일반적으로, 상기 실시예는 n-비트(n은 2이상의 자연수) 디지털 신호들을 m(m은 2 이상의 자연수) 개의 프레임들에 대하여 저장할 수 있는 화소를 포함하는 EL 디스플레이 디바이스에 적용될 수 있다.

본 발명에 따라서, EL 디스플레이 디바이스를 채용한 휴대용 정보 장치에서, 각 화소내측에 배치된 복수의 메모리 회로들을 사용함으로써 디지털 신호들이 저장된다. 정지 화상이 디스플레이될 때, 상기 메모리 회로들내에 저장된 디지털 신호들이 각 프레임 기간들에 대하여 반복적으로 사용된다. 이 방식으로 정지 화상이 지속적으로 디스플레이될 수 있고, 소스 신호 라인 구동 회로등은 정지될 수 있다. 부가적으로, EL 디스플레이 디바이스로 입력된 신호들을 처리 하기 위한 화상 신호 처리 회로 같은 회로들이 정지 화상이 지속적으로 디스플레이되는 동안 정지될 수 있기 때문에, 본 발명은 휴대용 정보 장치의 소모 전력 감소에 크게 기여한다.

Claims (25)

  1. 전자발광 디스플레이 디바이스(electroluminescence display device)를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는:
    적어도 제 1 및 제 2 게이트 신호 라인들;
    소스 신호 라인들; 및
    적어도 하나의 화소를 포함하고, 상기 적어도 하나의 화소는:
    상기 소스 신호 라인에 전기적으로 접속된 적어도 제 1 및 제 2 메모리 회로들; 및
    상기 적어도 제 1 및 제 2 메모리 회로들에 저장된 디지털 신호들을 아날로그 신호들로 변환하기 위한 D/A 변환기를 포함하고,
    상기 적어도 제 1 및 제 2 메모리 회로들의 동작들은 상기 적어도 제 1 및 제 2 게이트 신호 라인들에 의해 제어되는, 휴대용 정보 장치.
  2. 전자발광 디스플레이 디바이스를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는:
    게이트 신호 라인;
    적어도 제 1 및 제 2 소스 신호 라인들; 및
    적어도 하나의 화소를 포함하고, 상기 적어도 하나의 화소는:
    적어도 제 1 및 제 2 메모리 회로들; 및
    상기 적어도 제 1 및 제 2 메모리 회로들에 저장된 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 포함하고,
    상기 적어도 제 1 및 제 2 메모리 회로들은 상기 적어도 제 1 및 제 2 소스 신호 라인들에 전기적으로 접속되는, 휴대용 정보 장치.
  3. 전자발광 디스플레이 디바이스를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는:
    복수의 전력 공급 라인들;
    복수의 화소들로서, 상기 복수의 화소들 각각은 n 개의 메모리 회로들 및 상기 n 개의 메모리 회로들 내에 저장된 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 갖는, 상기 복수의 화소들;
    게이트 전극, 소스 영역 및 드레인 영역을 갖는 박막 트랜지스터로서, 상기 게이트 전극은 상기 D/A 변환기로부터 아날로그 신호가 입력되고, 상기 소스 영역과 상기 드레인 영역 중 하나는 상기 복수의 전력 공급 라인들 중 하나에 접속되어 있는, 상기 박막 트랜지스터; 및
    상기 소스 영역과 상기 드레인 영역 중 상기 복수의 전력 공급 라인들 중 하나에 접속되어 있지 않은 하나에 접속된 전자발광 소자를 포함하는, 휴대용 정보 장치.
  4. 전자발광 디스플레이 디바이스를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는
    복수의 전력 공급 라인들;
    복수의 화소들로서, 상기 복수의 화소들 각각은 n×m 개의 메모리 회로들 및 상기 n×m 개의 메모리 회로들 내에 저장된 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 갖는, 상기 복수의 화소들;
    게이트 전극, 소스 영역 및 드레인 영역을 갖는 박막 트랜지스터로서, 상기 게이트 전극은 상기 D/A 변환기로부터 아날로그 신호가 입력되고, 상기 소스 영역 및 드레인 영역 중 하나는 상기 복수의 전력 공급 라인들 중 하나에 접속되어 있는, 상기 박막 트랜지스터; 및
    상기 소스 영역 및 상기 드레인 영역 중 상기 복수의 전력 공급 라인들 중 하나에 접속되어 있지 않은 하나에 접속된 전자발광 소자를 포함하는, 휴대용 정보 장치.
  5. 전자발광 디스플레이 디바이스를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는:
    복수의 전력 공급 라인들;
    복수의 화소들로서, 상기 복수의 화소들 각각은 n×m 개의 메모리 회로들 및 상기 n×m 개의 메모리 회로들 내에 저장된 디지털 신호들을 아날로그 신호로 변환하기 위한 D/A 변환기를 갖는, 상기 복수의 화소들;
    게이트 전극, 소스 영역 및 드레인 영역을 갖는 박막 트랜지스터로서, 상기 게이트 전극은 상기 D/A 변환기로부터 아날로그 신호가 입력되고, 상기 소스 영역과 상기 드레인 영역 중 하나는 상기 복수의 전력 공급 라인들 중 하나에 접속되어 있는, 상기 박막 트랜지스터; 및
    상기 소스 영역과 상기 드레인 영역들 중 상기 복수의 전력 공급 라인들 중 하나에 접속되어 있지 않은 하나에 접속된 전자발광 소자를 포함하고,
    상기 복수의 화소들 각각은 m 개의 프레임들에 대한 디지털 신호들을 저장하는, 휴대용 정보 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전자발광 디스플레이 디바이스는 소스 신호 라인을 포함하고;
    상기 메모리 회로들 및 상기 D/A 변환기는 상기 소스 신호 라인과 중첩되도록 배치되는, 휴대용 정보 장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전자발광 디스플레이 디바이스는 게이트 신호 라인을 포함하고;
    상기 메모리 회로들 및 상기 D/A 변환기는 상기 게이트 신호 라인과 중첩되도록 배치되는, 휴대용 정보 장치.
  8. 전자발광 디스플레이 디바이스를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는 복수의 화소들을 포함하고,
    상기 복수의 화소들 각각은,
    n 개의 게이트 신호 라인들;
    상기 n 개의 게이트 신호 라인들과 교차하는 복수의 소스 신호 라인들;
    상기 n 개의 게이트 신호 라인들 또는 상기 복수의 소스 신호 라인들과 평행하게 배치된 복수의 전력 공급 라인들;
    각각 제 1 게이트 전극, 제 1 소스 영역 및 제 1 드레인 영역을 갖는 n 개의 제 1 박막 트랜지스터들로서, 상기 제 1 게이트 전극은 상기 n 개의 게이트 신호 라인들 중 하나에 접속되고, 상기 제 1 소스 영역과 상기 제 1 드레인 영역 중 하나는 상기 복수의 소스 신호 라인들 중 하나에 접속되는, 상기 n 개의 제 1 박막 트랜지스터들;
    각각의 입력 단자가 상기 제 1 소스 영역과 상기 제 1 드레인 영역 중 하나에 접속된 n 개의 메모리 회로들;
    상기 메모리 회로 각각의 출력 단자에 접속된 D/A 변환기;
    제 2 게이트 전극, 제 2 소스 영역 및 제 2 드레인 영역을 갖는 제 2 박막 트랜지스터로서, 상기 게이트 전극은 상기 D/A 변환기의 출력 단자에 접속되고, 상기 제 2 소스 영역과 상기 제 2 드레인 영역 중 하나는 상기 복수의 전력 공급 라인들 중 하나에 접속되는, 상기 제 2 박막 트랜지스터; 및
    상기 제 2 소스 영역 및 제 2 드레인 영역 중 하나에 접속된 전자발광 소자를 갖는, 휴대용 정보 장치.
  9. 전자발광 디스플레이 디바이스를 갖는 휴대용 정보 장치에 있어서,
    상기 전자발광 디스플레이 디바이스는 복수의 화소들을 포함하고,
    상기 복수의 화소들 각각은
    n 개의 소스 신호 라인들;
    상기 n 개의 소스 신호 라인들과 교차하는 복수의 게이트 신호 라인들;
    상기 n 개의 소스 신호 라인들 또는 상기 복수의 게이트 신호 라인들에 병렬로 배치된 복수의 전력 공급 라인들;
    각각 제 1 게이트 전극, 제 1 소스 영역 및 제 1 드레인 영역을 갖는 n 개의 제 1 박막 트랜지스터들로서, 상기 제 1 게이트 전극은 상기 n 개의 소스 신호 라인들 중 하나에 접속되고, 상기 제 1 소스 영역과 상기 제 1 드레인 영역 중 하나는 상기 복수의 게이트 신호 라인들 중 하나에 접속되는, 상기 n 개의 제 1 박막 트랜지스터들;
    각각의 입력 단자가 상기 제 1 소스 영역과 상기 제 1 드레인 영역 중 하나에 접속된 n 개의 메모리 회로들;
    상기 메모리 회로 각각의 출력 단자에 접속된 D/A 변환기;
    제 2 게이트 전극, 제 2 소스 영역 및 제 2 드레인 영역을 갖는 제 2 박막 트랜지스터로서, 상기 게이트 전극은 상기 D/A 변환기의 출력 단자에 접속되고, 상기 제 2 소스 영역과 상기 제 2 드레인 영역 중 하나는 상기 복수의 전력 공급 라인들 중 하나에 접속되는, 상기 제 2 박막 트랜지스터; 및
    상기 제 2 소스 영역 및 제 2 드레인 영역 중 하나에 접속된 전자발광 소자를 포함하는, 휴대용 정보 장치.
  10. 제 8 항에 있어서,
    상기 전자발광 디스플레이 디바이스는 소스 신호 라인 구동 회로를 포함하고,
    상기 소스 신호 라인 구동 회로는 시프트 레지스터들, 상기 시프트 레지스터들로부터의 n-비트 디지털 신호들을 샘플링 펄스들에 의해 유지하기 위한 제 1 래치 회로들, 상기 제 1 래치 회로들에서 유지된 n-비트 디지털 신호들이 전송되는 제 2 래치 회로들, 및 상기 제 2 래치 회로들에 전송된 상기 n-비트 디지털 신호들을 1 비트씩 순차적으로 선택하여 그들을 상기 소스 신호 라인에 입력하기 위한 스위치들을 포함하는, 휴대용 정보 장치.
  11. 제 8 항에 있어서,
    상기 전자발광 디스플레이 디바이스는 소스 신호 라인 구동 회로를 포함하고,
    상기 소스 신호 라인 구동 회로는 시프트 레지스터들, 상기 시프트 레지스터들로부터의 1-비트 디지털 신호들을 샘플링 펄스들에 의해 유지하기 위한 제 1 래치 회로들, 상기 제 1 래치 회로들에서 유지된 1-비트 디지털 신호들이 전송되는 제 2 래치 회로들을 포함하는, 휴대용 정보 장치.
  12. 제 9 항에 있어서,
    상기 전자발광 디스플레이 디바이스는 소스 신호 라인 구동 회로를 포함하고,
    상기 소스 신호 라인 구동 회로는 시프트 레지스터들, 상기 시프트 레지스터들로부터의 n-비트 디지털 신호들을 샘플링 펄스들에 의해 유지하기 위한 래치 회로들을 포함하는, 휴대용 정보 장치.
  13. 제 9 항에 있어서,
    상기 전자발광 디스플레이 디바이스는 소스 신호 라인 구동 회로를 포함하고,
    상기 소스 신호 라인 구동 회로는 시프트 레지스터들, 상기 시프트 레지스터들로부터의 n-비트 디지털 신호들을 샘플링 펄스들에 의해 유지하는 래치 회로들, 및 상기 래치 회로들에서 유지된 상기 n-비트 디지털 신호들을 상기 n 개의 소스 신호 라인들에 입력하기 위한 n 개의 스위치들을 포함하는, 휴대용 정보 장치.
  14. 제 1 항 내지 제 5 항, 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 메모리 회로는 정적 메모리(static memory; SRAM), 강유전체 메모리(ferroelectric memory; FRAM) 및 동적 메모리(dynamic memory; DRAM)로 구성된 그룹으로부터 선택된 메모리인, 휴대용 정보 장치.
  15. 제 1 항 내지 제 5 항, 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 메모리 회로들은 글래스 기판, 플라스틱 기판, 스텐레스 기판 및 단결정 웨이퍼로 구성되는 그룹으로부터 선택된 기판상에 형성되는, 휴대용 정보 장치.
  16. 제 1 항 내지 제 5 항, 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 휴대용 정보 장치는 휴대 전화, 퍼스널 컴퓨터, 네비게이션 시스템, PDA 및 전자 도서로 구성되는 그룹으로부터 선택된 하나인, 휴대용 정보 장치.
  17. 복수의 화소들을 포함하는 전자발광 디스플레이 디바이스를 포함하는 휴대용 정보 장치 구동 방법에 있어서,
    복수의 화소들 각각에 포함된 복수의 메모리 회로들에 디지털 신호들을 저장하는 단계,
    상기 저장된 디지털 신호들을 반복적으로 판독하는 단계,
    상기 반복적으로 판독된 디지털 신호들을 대응하는 아날로그 신호들로 변환하는 단계, 및
    상기 아날로그 신호들을 전자발광 소자에 입력하는 단계를 포함하는, 휴대용 정보 장치 구동 방법.
  18. 제 17 항에 있어서,
    상기 복수의 화소들은 매트릭스 형태로 배열되고,
    상기 복수의 화소들 사이에서 특정열에 있는 화소 또는 특정 행에 있는 화소에 포함된 복수의 메모리 회로들의 저장된 디지털 신호들만이 재기록되는, 휴대용 정보 장치 구동 방법.
  19. 복수의 화소들 및 상기 복수의 화소들에 화상 신호들을 입력하기 위한 소스 신호 라인 구동 회로를 포함하는 전자발광 디스플레이 디바이스를 포함하는 휴대용 정보 장치 구동 방법에 있어서,
    상기 복수의 화소들 각각에 포함된 복수의 메모리 회로들에 디지털 신호들을 저장하는 단계;
    상기 저장된 디지털 신호들을 반복적으로 판독하는 단계;
    상기 반복적으로 판독된 디지털 신호들을 대응하는 아날로그 신호들로 변환하는 단계;
    상기 아날로그 신호들을 전자발광 소자들에 입력하는 단계; 및
    상기 소스 신호 라인 구동 회로의 동작을 정지시키는 단계를 포함하는, 휴대용 정보 장치 구동 방법.
  20. 전자발광 디스플레이 디바이스와 CPU를 포함하는 휴대용 정보 장치 구동 방법에 있어서,
    상기 전자발광 디스플레이 디바이스는 복수의 화소들 및 상기 복수의 화소들에 신호들을 출력하기 위한 제 1 회로를 포함하고,
    상기 CPU는 상기 제 1 회로를 제어하기 위한 제 2 회로를 포함하고,
    디지털 신호들은 상기 복수의 화소들 각각에 포함된 복수의 메모리 회로들에 저장되고,
    상기 저장된 디지털 신호들은 반복적으로 판독되고,
    상기 반복적으로 판독된 디지털 신호들은 대응하는 아날로그 신호들로 변환되고,
    상기 아날로그 신호들은 전자발광 소자에 입력되며,
    상기 제 2 회로의 동작이 정지되는, 휴대용 정보 장치 구동 방법.
  21. 복수의 화소들을 포함하는 전자발광 디스플레이 디바이스 및 VRAM을 포함하는 휴대용 정보 장치 구동 방법에 있어서,
    디지털 신호들은 상기 복수의 화소들 각각에 포함된 복수의 메모리 회로들에 저장되고,
    상기 저장된 디지털 신호들은 반복적으로 판독되고,
    상기 반복적으로 판독된 디지털 신호들은 대응하는 아날로그 신호들로 변환되고,
    상기 아날로그 신호들은 전자발광 소자에 입력되며,
    상기 VRAM의 데이터 판독 동작이 정지되는, 휴대용 정보 장치 구동 방법.
  22. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    한번의 판독 동작은 상기 복수의 메모리 회로들에서 하나의 프레임 기간에 대해 실행되는, 휴대용 정보 장치 구동 방법.
  23. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 메모리 회로는 정적 메모리(SRAM), 강유전체 메모리(FRAM) 및 동적 메모리(DRAM)로 구성되는 그룹으로부터 선택된 메모리인, 휴대용 정보 장치 구동 방법.
  24. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 메모리 회로들은 글래스 기판, 플라스틱 기판, 스텐레스 기판 및 단결정 웨이퍼로 구성되는 그룹으로부터 선택된 기판상에 형성되는, 휴대용 정보 장치 구동 방법.
  25. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 휴대용 정보 장치는 휴대 전화, 퍼스널 컴퓨터, 네비게이션 시스템, PDA 및 전자 도서로 구성되는 그룹으로부터 선택된 하나인, 휴대용 정보 장치 구동 방법.
KR1020010051066A 2000-08-23 2001-08-23 휴대용 정보 장치 및 그 구동 방법 KR100862541B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00253188 2000-08-23
JP2000253188 2000-08-23

Publications (2)

Publication Number Publication Date
KR20020015978A KR20020015978A (ko) 2002-03-02
KR100862541B1 true KR100862541B1 (ko) 2008-10-09

Family

ID=18742320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010051066A KR100862541B1 (ko) 2000-08-23 2001-08-23 휴대용 정보 장치 및 그 구동 방법

Country Status (5)

Country Link
US (2) US7250927B2 (ko)
EP (1) EP1182636B1 (ko)
KR (1) KR100862541B1 (ko)
CN (1) CN100452665C (ko)
TW (1) TW514854B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
TW522374B (en) * 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
US7180496B2 (en) 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8339339B2 (en) * 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4191931B2 (ja) * 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP4785300B2 (ja) * 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
JPWO2003027998A1 (ja) * 2001-09-25 2005-01-13 松下電器産業株式会社 El表示装置
TW594150B (en) * 2001-09-25 2004-06-21 Sanyo Electric Co Display device
JP3895966B2 (ja) * 2001-10-19 2007-03-22 三洋電機株式会社 表示装置
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
GB0208656D0 (en) * 2002-04-16 2002-05-29 Koninkl Philips Electronics Nv Electroluminescent display
JP2003345306A (ja) * 2002-05-23 2003-12-03 Sanyo Electric Co Ltd 表示装置
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
JP3970110B2 (ja) 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
US6982727B2 (en) * 2002-07-23 2006-01-03 Broadcom Corporation System and method for providing graphics using graphical engine
KR100459135B1 (ko) * 2002-08-17 2004-12-03 엘지전자 주식회사 유기 el 디스플레이 패널 및 구동방법
EP1556851A2 (en) * 2002-10-31 2005-07-27 Casio Computer Co., Ltd. Display device and method for driving display device
US7071629B2 (en) * 2003-03-31 2006-07-04 Sony Corporation Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects
CN100353391C (zh) * 2003-04-01 2007-12-05 友达光电股份有限公司 用于一电流驱动的显示元件的数据驱动电路
CN1323382C (zh) * 2003-04-01 2007-06-27 友达光电股份有限公司 用于一电流驱动的显示元件的组合式数据驱动电路结构
JP4304585B2 (ja) 2003-06-30 2009-07-29 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP4103079B2 (ja) 2003-07-16 2008-06-18 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
US7928937B2 (en) * 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI227095B (en) * 2004-06-17 2005-01-21 Au Optronics Corp Organic light emitting diode (OLED) display and fabrication method thereof
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
JP2007017647A (ja) * 2005-07-07 2007-01-25 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
TWI260568B (en) * 2005-07-15 2006-08-21 Au Optronics Corp Driving system and method for liquid crystal display
EP1806724A3 (en) * 2006-01-07 2009-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
KR100836437B1 (ko) * 2006-11-09 2008-06-09 삼성에스디아이 주식회사 데이터구동부 및 그를 이용한 유기전계발광표시장치
KR100815754B1 (ko) 2006-11-09 2008-03-20 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
JP2009122401A (ja) * 2007-11-15 2009-06-04 Toppoly Optoelectronics Corp アクティブマトリクス型の表示装置
US7741611B2 (en) * 2008-07-23 2010-06-22 General Electric Company Radiation detector power management for portable/handheld applications
KR101822353B1 (ko) 2009-12-18 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
TWI529687B (zh) * 2010-06-14 2016-04-11 聯詠科技股份有限公司 驅動晶片、面板驅動系統及面板驅動方法
US9793444B2 (en) 2012-04-06 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN102646385B (zh) * 2012-05-04 2014-10-08 中国科学院苏州纳米技术与纳米仿生研究所 空间光调制器的驱动电路结构
KR20140013652A (ko) 2012-07-26 2014-02-05 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 기기
US9519325B2 (en) 2013-07-24 2016-12-13 Samsung Electronics Co., Ltd. Application processors, mobile devices including the same and methods of managing power of application processors
WO2016002424A1 (ja) * 2014-07-04 2016-01-07 シャープ株式会社 液晶表示装置
CN105590583B (zh) * 2016-03-28 2018-06-01 二十一世纪(北京)微电子技术有限公司 灰阶电压产生电路、产生方法、驱动电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282199A (ja) * 1992-03-30 1993-10-29 Sony Corp 画像メモリ装置
JPH1166289A (ja) 1997-08-25 1999-03-09 Toshiba Corp 画像信号処理回路
JPH11231838A (ja) 1998-02-10 1999-08-27 Fron Tec:Kk 表示装置およびその駆動方法
KR20000018587A (ko) * 1998-09-03 2000-04-06 윤종용 액정 표시 장치의 구동 회로 및 구동 방법
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0034796B1 (en) 1980-02-22 1987-09-16 Kabushiki Kaisha Toshiba Liquid crystal display device
US4636788A (en) 1984-01-19 1987-01-13 Ncr Corporation Field effect display system using drive circuits
US4630355A (en) 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
US4752188A (en) 1986-03-14 1988-06-21 Richal Corporation Oil Detection method and apparatus for a pump submerged in a transformer vault
US4773738A (en) 1986-08-27 1988-09-27 Canon Kabushiki Kaisha Optical modulation device using ferroelectric liquid crystal and AC and DC driving voltages
JP2852042B2 (ja) 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
US5125045A (en) 1987-11-20 1992-06-23 Hitachi, Ltd. Image processing system
US4996523A (en) * 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US5339090A (en) 1989-06-23 1994-08-16 Northern Telecom Limited Spatial light modulators
US5376944A (en) 1990-05-25 1994-12-27 Casio Computer Co., Ltd. Liquid crystal display device with scanning electrode selection means
JP3143497B2 (ja) 1990-08-22 2001-03-07 キヤノン株式会社 液晶装置
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
US6097357A (en) 1990-11-28 2000-08-01 Fujitsu Limited Full color surface discharge type plasma display device
US5225823A (en) 1990-12-04 1993-07-06 Harris Corporation Field sequential liquid crystal display with memory integrated within the liquid crystal panel
US5424752A (en) 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5608549A (en) 1991-06-11 1997-03-04 Canon Kabushiki Kaisha Apparatus and method for processing a color image
JPH0667620A (ja) 1991-07-27 1994-03-11 Semiconductor Energy Lab Co Ltd 画像表示装置
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
TW226044B (ko) 1992-04-15 1994-07-01 Toshiba Co Ltd
US5471225A (en) 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3626514B2 (ja) 1994-01-21 2005-03-09 株式会社ルネサステクノロジ 画像処理回路
US5642129A (en) 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3672586B2 (ja) 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
US5483366A (en) 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
JPH08101669A (ja) 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
US5771031A (en) 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JP3428192B2 (ja) 1994-12-27 2003-07-22 富士通株式会社 ウインドウ表示処理装置
US6549657B2 (en) * 1995-04-06 2003-04-15 Canon Kabushiki Kaisha Image processing apparatus and method
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
EP0842578A4 (en) 1995-08-01 1998-12-09 Auravision Corp Transition aligned video synchronization system
JPH0980383A (ja) * 1995-09-11 1997-03-28 Hitachi Ltd 液晶表示装置
US5712562A (en) 1995-10-13 1998-01-27 Bently Nevada Corporation Encapsulated transducer with an alignment plug and method of manufacture
JP3526992B2 (ja) 1995-11-06 2004-05-17 シャープ株式会社 マトリクス型表示装置
US5818898A (en) 1995-11-07 1998-10-06 Kabushiki Kaisha Toshiba X-ray imaging apparatus using X-ray planar detector
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
WO1997032297A1 (en) 1996-02-27 1997-09-04 The Penn State Research Foundation Method and system for the reduction of off-state current in field-effect transistors
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JPH1068931A (ja) 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US6545654B2 (en) 1996-10-31 2003-04-08 Kopin Corporation Microdisplay for portable communication systems
TW441136B (en) 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
EP0911677B1 (en) 1997-04-18 2007-08-22 Seiko Epson Corporation Circuit and method for driving electrooptic device, electrooptic device, and electronic equipment made by using the same
JP4131340B2 (ja) 1997-07-11 2008-08-13 ソニー株式会社 制御装置、制御方法、および受信装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
JPH1185111A (ja) 1997-09-10 1999-03-30 Sony Corp 液晶表示素子
JP3533074B2 (ja) * 1997-10-20 2004-05-31 日本電気株式会社 Vram機能内蔵のledパネル
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US6332152B1 (en) 1997-12-02 2001-12-18 Matsushita Electric Industrial Co., Ltd. Arithmetic unit and data processing unit
US6433841B1 (en) 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
JP3150098B2 (ja) * 1998-01-05 2001-03-26 日本電気アイシーマイコンシステム株式会社 液晶駆動装置
TW556013B (en) 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
US6115019A (en) 1998-02-25 2000-09-05 Agilent Technologies Register pixel for liquid crystal displays
JPH11282006A (ja) 1998-03-27 1999-10-15 Sony Corp 液晶表示装置
US6335728B1 (en) 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
US6246386B1 (en) 1998-06-18 2001-06-12 Agilent Technologies, Inc. Integrated micro-display system
FR2780803B1 (fr) 1998-07-03 2002-10-31 Thomson Csf Commande d'un ecran a cathodes a faible affinite electronique
JP3865942B2 (ja) 1998-07-17 2007-01-10 富士フイルムホールディングス株式会社 アクティブマトリクス素子、及びアクティブマトリクス素子を用いた発光素子、光変調素子、光検出素子、露光素子、表示装置
KR100509875B1 (ko) * 1998-08-04 2005-08-25 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP3321807B2 (ja) * 1998-09-10 2002-09-09 セイコーエプソン株式会社 液晶パネル用基板,液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6580454B1 (en) 1998-11-18 2003-06-17 Agilent Technologies, Inc. CMOS active pixel sensor having in-pixel local exposure control
JP3403097B2 (ja) * 1998-11-24 2003-05-06 株式会社東芝 D/a変換回路および液晶表示装置
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
US6266178B1 (en) 1998-12-28 2001-07-24 Texas Instruments Incorporated Guardring DRAM cell
TW468269B (en) * 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
US6738054B1 (en) * 1999-02-08 2004-05-18 Fuji Photo Film Co., Ltd. Method and apparatus for image display
US6670938B1 (en) 1999-02-16 2003-12-30 Canon Kabushiki Kaisha Electronic circuit and liquid crystal display apparatus including same
US6259846B1 (en) 1999-02-23 2001-07-10 Sarnoff Corporation Light-emitting fiber, as for a display
JP2000259124A (ja) 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000276108A (ja) 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型el表示装置
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
TW521223B (en) 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
KR100563826B1 (ko) 1999-08-21 2006-04-17 성만영 액정표시장치의 데이타구동회로
JP3692858B2 (ja) 1999-09-27 2005-09-07 ヤマハ株式会社 通信システム
US6441829B1 (en) 1999-09-30 2002-08-27 Agilent Technologies, Inc. Pixel driver that generates, in response to a digital input value, a pixel drive signal having a duty cycle that determines the apparent brightness of the pixel
JP2001109436A (ja) * 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd マトリクス型表示装置
JP3574768B2 (ja) 1999-10-25 2004-10-06 株式会社日立製作所 液晶表示装置及びその駆動方法
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
TW573165B (en) 1999-12-24 2004-01-21 Sanyo Electric Co Display device
TW525138B (en) 2000-02-18 2003-03-21 Semiconductor Energy Lab Image display device, method of driving thereof, and electronic equipment
US6636191B2 (en) 2000-02-22 2003-10-21 Eastman Kodak Company Emissive display with improved persistence
JP2001281635A (ja) 2000-03-30 2001-10-10 Mitsubishi Electric Corp 液晶表示装置
JP3835113B2 (ja) 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
US6452139B1 (en) 2000-05-01 2002-09-17 Fuel Cell Components And Integrators, Inc. Method of joining metal components
JP3658278B2 (ja) 2000-05-16 2005-06-08 キヤノン株式会社 固体撮像装置およびそれを用いた固体撮像システム
US6992652B2 (en) 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
TW522374B (en) 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
US7180496B2 (en) 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US6987496B2 (en) 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
TW518552B (en) 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP3664059B2 (ja) * 2000-09-06 2005-06-22 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
KR100823047B1 (ko) 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3705123B2 (ja) * 2000-12-05 2005-10-12 セイコーエプソン株式会社 電気光学装置、階調表示方法および電子機器
US6731272B2 (en) 2001-01-22 2004-05-04 Intel Corporation Pseudo static memory cell for digital light modulator
US6747623B2 (en) 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP3819723B2 (ja) 2001-03-30 2006-09-13 株式会社日立製作所 表示装置及びその駆動方法
JP3788916B2 (ja) * 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
US6940482B2 (en) 2001-07-13 2005-09-06 Seiko Epson Corporation Electrooptic device and electronic apparatus
JP3895966B2 (ja) 2001-10-19 2007-03-22 三洋電機株式会社 表示装置
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP4099578B2 (ja) * 2002-12-09 2008-06-11 ソニー株式会社 半導体装置及び画像データ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282199A (ja) * 1992-03-30 1993-10-29 Sony Corp 画像メモリ装置
JPH1166289A (ja) 1997-08-25 1999-03-09 Toshiba Corp 画像信号処理回路
JPH11231838A (ja) 1998-02-10 1999-08-27 Fron Tec:Kk 表示装置およびその駆動方法
KR20000018587A (ko) * 1998-09-03 2000-04-06 윤종용 액정 표시 장치의 구동 회로 및 구동 방법
JP2000122608A (ja) * 1998-10-13 2000-04-28 Seiko Epson Corp 表示装置及び電子機器

Also Published As

Publication number Publication date
KR20020015978A (ko) 2002-03-02
CN100452665C (zh) 2009-01-14
EP1182636B1 (en) 2016-12-28
CN1339876A (zh) 2002-03-13
US20080024399A1 (en) 2008-01-31
TW514854B (en) 2002-12-21
EP1182636A2 (en) 2002-02-27
US7250927B2 (en) 2007-07-31
US20020036604A1 (en) 2002-03-28
EP1182636A3 (en) 2009-10-14

Similar Documents

Publication Publication Date Title
US7623100B2 (en) Display device
US7915830B2 (en) Semiconductor device
US7042427B2 (en) Light emitting device
US8237179B2 (en) Light emitting device
TW525122B (en) Electronic device
CN100350444C (zh) 发光器件和采用该器件的电子设备
EP1227467B1 (en) Light emitting device with current control
CN100371962C (zh) 发光器件、发光器件驱动方法、以及电子设备
US8497823B2 (en) Semiconductor device and method of driving the semiconductor device
CN1288613C (zh) 发光器件和使用这种器件的电子设备
US7456810B2 (en) Light-emitting device and driving method thereof
US7250928B2 (en) Light emitting device, method of driving a light emitting device, and electronic equipment
US9293477B2 (en) Semiconductor device
EP2309479B1 (en) Active matrix electroluminescent display device
US7298347B2 (en) Display device
US20030107534A1 (en) Display device and method of driving the same
US20030132931A1 (en) Semiconductor device and driving method thereof
US20080143653A1 (en) Semiconductor device and driving method thereof
JP4494214B2 (ja) 表示装置、電子機器
US7187356B2 (en) Driver circuit of a display device
CN1271725C (zh) 显示装置
JP2017041451A (ja) 表示装置の作製方法
TW578131B (en) Light emitting device
TW554558B (en) Light emitting device
JP5106553B2 (ja) 電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee