KR20060045484A

KR20060045484A - 접점부식 방지회로

Info

Publication number: KR20060045484A
Application number: KR1020050028022A
Authority: KR
Inventors: 카즈히로 코마츠; 마사히코 후지모토; 코우지 오오니시; 케이수케 키도; 준이치 사와다
Original assignee: 후지쓰 텐 가부시키가이샤
Priority date: 2004-04-05
Filing date: 2005-04-04
Publication date: 2006-05-17
Also published as: US7550878B2; JP2005294200A; CN1716775A; CN100553135C; EP1585150B1; US20050231877A1; EP1585150A1; JP3625474B1; KR100679545B1

Abstract

접점의 부식의 진행 상태를 적절하게 판정하고, 유효한 부식 방지를 꾀할 수 있는 접점부식 방지회로를 제공한다.

입력 신호 라인(140)이 접속되는 입력 단자(11x)는, 전원의 로우사이드측의 접점에 접속해서 사용한다. 접점은 전원전압(VB)측에의 풀업 저항(148)과 접지측 사이에 접속되므로, 입력 신호 라인(140)의 전위는, 접점이 개방상태에서는 전원전압(VB)측의 전위가 되고, 접점이 폐쇄상태에서는 접지측의 전위가 된다. 접점이 부식되어서 접촉 저항이 증대하면, 접점이 폐쇄상태일 때의 입력 신호 라인(140)의 전위는 상승한다. 비교 수단(143)은, 입력 신호 라인(140)의 전위가 소정 전위보다 상승하는 것을 검지하고, 저임피던스 수단(141)을 능동화해서, 풀업 저항(148)의 임피던스를 저하시키므로, 전원전압(VB)측으로부터 흐르는 전류에 의해, 접점을 가열해서 부식을 제거시킬 수 있다.

Description

접점부식 방지회로{ANTICORROSIVE CIRCUIT FOR CONTACT}

도1은 본 발명의 일실시형태인 접점부식 방지회로(

101)의 개략적인 전기적 구성을 나타내는 블록도 및 접속을 상정하는 접점의 접속 형태를 나타내는 회로도이다.

도2는 도1의 입력 회로 블록(102A)의 1개의 채널의 접점부식 방지회로(102Ax)의 개략적인 전기적 구성을 나타내는 블록도이다.

도3은 도1의 입력 회로 블록(102B)의 1개의 채널의 접점부식 방지회로(102Bx)의 개략적인 전기적 구성을 나타내는 블록도이다.

도4는 도1의 입력 회로 블록(102C)의 1개의 채널의 접점부식 방지회로(102Cx)의 개략적인 전기적 구성을 나타내는 블록도이다.

도5는 도4의 3개의 선택 신호(SEL1,SEL2,SEL3)에 의한 입력 회로 블록(102C)에서의 기능의 선택 상태를 나타내는 도표이다.

도6은 도2∼도4에 나타내는 딜레이 회로(150)의 동작을 나타내는 타임 챠트이다.

도7은 본 발명의 다른 실시형태인 접점부식 방지회로(201)의 개략적인 전기적 구성을 나타내는 블록도이다.

도8은 본 발명의 또 다른 실시형태인 접점부식 방지회로(301)의 개략적인 전 기적 구성을 나타내는 블록도이다.

도9는 선행 기술의 개략적인 전기적 구성을 나타내는 블록도이다.

(부호의 설명)

101,102Ax,102Bx 102Cx,201,301:접점부식 방지회로

106:전원

111,112,113,…, 11x,121,122,123,…,12x,131,132,133,…,13x:입력 단자

120:로우사이드측 스위치

120a,130a:접점

130:하이사이드측 스위치

140:입력 신호 라인

141,161:저임피던스 수단

142,162:고임피던스 수단

143:비교 수단

147,167:스위칭 소자

148,248:풀업 저항

168,268:풀다운 저항

348:전류원

368:바이폴라 트랜지스터

본 발명은, 스위치나 커넥터 등의 접점의 부식에 의해 발생되는 산화 피막을, 전류를 흘려보내서 파괴하는 기능을 구비하는 접점부식 방지회로에 관한 것이다.

종래부터, 스위치나 커넥터 등의 접점은 도전성이 양호한 금속재료로 형성되어, 전기적인 접속시의 접촉 저항이 작도록 되어 있다. 이러한 접점은, 오프인 비접속시에 접촉부분의 표면이 산화되어서 접촉 저항이 증가할 우려가 있다. 또한, 온인 접속시에도, 접촉부분의 주변에서 노출되어 있는 부분의 표면이 산화되어서, 형성되는 산화물이 접촉부분에 영향을 받아 접촉 저항을 증가시키는 미세 슬라이딩 마모가 진행될 우려도 있다. 접점이 산화에 의해 접촉 저항이 증가해도, 접촉 상태와 비접촉 상태가 적당히 반복되어, 접촉 상태에서 비교적 대전류가 흐르면, 전류에 의한 발열 등으로 산화물을 제거하고, 접촉 저항의 증가를 막을 수 있다.

접점에 부식 방지가 가능한 대전류를 항상 흐르게 하도록 하는 것은, 전자기기에의 입력에 관해서는 일반적으로 필요하지 않으며, 대전류의 단속에서는, 노이즈에 의한 오동작 등의 원인이 될 수도 있다. 또 접점에 대전류를 흐르게 하면, 접점의 전기적 수명이 극도로 저하되거나, 접점이 용착될 우려도 있다. 이들의 문제점을 해결하기 위해서, 접점의 접촉 저항을 검출해서, 접촉 저항이 미리 정해지는 기준값이상이 되면 접점간에 대전류를 흐르게 하는 접점의 전류제어장치가 개시되어 있다(예를 들면, 특허문헌1 참조).

도9는, 특허문헌1의 도1을 전재(轉載)해서 나타낸다. 문잠금 스위치 등의 접 점(1)은, 일단이 +V전원에 접속되고, 타단은 저항(2) 및 포토 커플러(3)의 1차측(발광 다이오드)을 통해 어스에 접속되어 있다. 포토 커플러(3)의 2차측(포토 트랜지스터)은 +V전원과, 어스간에 저항(4)을 통해 접속되고, 접점(1)의 개폐에 따라 온·오프되는 포토 커플러(3)의 온·오프신호는 제어회로(5)에 출력된다. 저항(2)과 포토 커플러(3)의 1차측의 직렬회로에는 트랜지스터(6)가 저항(7)을 통해 병렬로 접속된다.

검출회로(16)는, 접점(1)의 접촉 저항이 소정값 이상이 되는 것을 검출하고, 저항(17,18,19,20) 및 연산 증폭기(21)를 포함한다. 저항(17,18)은, +V전원과 어스 사이에 직렬로 접속된다. 저항(2)과 포토 커플러(3)의 1차측의 직렬회로에는, 저항(19,20)의 직렬회로가 병렬로 접속된다. 저항(17,18)의 접속점(P1)은, 연산 증폭기(21)의 비반전 입력단에 접속된다. 연산 증폭기(21)의 반전 입력단은, 저항(19,20)의 접속점(P2)에 접속된다. 이것에 의해 연산 증폭기(21)의 비반전 입력단에는 +V전원의 전압을 저항(17,18)으로 분압한 저항(18)의 양단에 발생하는 전압(Va)이 공급되고, 또 반전 입력단에는 접점(1)의 접촉 저항 및 저항(19,20)에 의해 결정되는 저항(20)의 양단 전압(Vb)이 공급된다. 그리고, 연산 증폭기(21)의 출력 신호는 접점(1)에 장해제거용의 부하 전류(I2)를 흘려보내는 트랜지스터(6)의 베이스를 구동한다.

접점(1)이 폐쇄상태로 되면, 포토 커플러(3)의 1차측에 전류(I1)가 흐르기 때문에, 포토 커플러(3)는 온동작하고, 그 온동작에 따른 신호가 제어회로(5)에 공급된다. 이 때, 접점(1)의 폐쇄에 따라 접점(1)을 통해 저항(19,20)에 +V전원이 공 급되기 때문에, 저항(20)의 양단에는 접점(1)의 접촉 저항에 따른 전압이 발생하고, 이 양단전압(Vb)이 연산 증폭기(21)의 반전 입력단에 공급된다. 여기에서, 연산 증폭기(21)는 전압(Va)과 전압(Vb)을 비교하여, 접점(1)의 접촉 저항이 미리 설정된 기준값보다 큰지 작은지를 판정한다.

절연 피막의 생성 등에 의해 접점(1)의 접촉 저항이 기준값이상으로 되면, Va＞Vb로 되므로, 연산 증폭기(21)의 출력은 『H』로 되고, 트랜지스터(6)가 온으로 되고, 저항(7)과 트랜지스터(6)의 직렬회로에는 부하 전류(I2)가 흘러, 접점전류(IO)는 I0=I1+I2로 된다. 접점(1)을 흐르는 전류는, 통상시보다 12분 증가하므로, 접점간의 절연 피막 등은 줄(Joule) 열에 의해 파괴되고, 접점저항치는 감소하는 것이 기대된다.

대전류용 스위치를 전자화 유닛 등의 저전류화된 시스템에 사용할 때, 스위치의 접점이 온인 기간에 펄스상으로 대전류를 흐르게 하는 스위치의 부식 방지회로도 개시되어 있다(예를 들면, 특허문헌2 참조). 펄스상의 부식 방지전류를, 콘덴서에의 충방전을 이용해서 주기적으로 흘려보내는 접점신호 판별장치도 개시되어 있다(예를 들면, 특허문헌3 참조). 본건 출원인도, 스위치의 접점이 개방상태로부터 폐쇄상태로 천이되는 시점부터 적어도 일정한 유지시간은 부식 방지용의 대전류를 흘려보내고, 스위치의 접점이 개방상태일 때에는, 접점에 접속되는 입력신호 라인의 임피던스를 낮게 하는 스위치의 접점부식 방지장치를 개시하고 있다(예를 들면, 특허문헌4 참조).

(특허문헌1)일본 특허공개 평2-297818호공보

(특허문헌2)일본 특허공개 평6-96637호공보

(특허문헌3)일본 특허공개 평7-14463호공보

(특허문헌4)일본특허공개 2002-343171호공보

특허문헌2∼4에 개시되어 있는 선행기술에서는, 접점의 부식 판정은 행하지 않고, 부식 방지전류를 흘려보내도록 하고 있다. 이 때문에, 부식이 발생되어 있지 않는데 부식 방지전류를 흘려보내거나, 부식이 생겨도 불충분한 부식 방지전류밖에 흘려보낼 수 없는 우려가 있다.

특허문헌1에 개시되어 있는 선행 기술에서는, 전원과 부하 사이를 개폐하는 스위치의 양측의 접점의 전압을 분압한 전압(Va,Vb)의 차로부터 접촉 저항을 검출하고 있다. 이 때문에, 제어회로(5)에의 입력으로서 이용하는 접점측뿐만 아니라, +V전원측으로부터의 전압도 입력할 필요가 있다. +V전원측으로부터의 전압은, 접점의 전류 제어장치 내부로부터 얻는 것도 생각되지만, 전압을 얻는 부분과 스위치의 접점이 떨어져 있으면, 노이즈 등의 영향으로 전압이 다르게 될 우려가 있다. 또 특허문헌1에서는 접점의 접촉 저항을 보기 위해서, 접점의 온·오프 상태를 판정하는 입력 신호 라인의 전위와는 다른 전위로부터 꺼내고 있으며, 그 때문에 전용의 논리를 조합하지 않으면 안되어 구성이 복잡해진다.

본 발명의 목적은, 간단한 구성으로 접점의 부식의 진행 상태를 적절하게 판정해서 유효한 부식방지를 꾀할 수 있고, 또한 노이즈 대책을 행할 수 있는 접점부식 방지회로를 제공하는 것이다.

본 발명은, 외부의 접점과 접속되는 입력 단자;

입력 단자에 접속되고, 그 전위에 의해 접점의 접속 상태를 판정하기 위한 입력 신호 라인;

입력 신호 라인에 접속되고, 능동화에 의해, 입력 단자에 접점의 부식 방지 전류를 흘려보내는 것이 가능한 상태로 되는 저임피던스 수단;

입력 신호 라인에 접속되는 고임피던스 수단; 및

입력 신호 라인의 전위와 접점의 부식으로 될 수 있는 소정 전위를 비교하는 비교 수단을 포함하고,

비교 수단의 출력에 의해 저임피던스 수단이 능동화되는 것을 특징으로 하는 접점부식 방지회로이다.

본 발명에 따르면, 접점부식 방지회로는, 입력 단자와, 입력 신호 라인과, 저임피던스 수단과, 고임피던스 수단과, 비교 수단을 포함한다. 입력 신호 라인은, 외부의 접점과 접속되는 입력 단자에 접속되고, 그 전위에 의해 접점의 접속 상태를 판별할 수 있다. 즉, 접점이 폐쇄상태이면, 폐쇄상태인 것에 의해 접속되는 부분의 영향이 전위에 반영되고, 접점이 개방상태가이면 그 영향이 반영되지 않는다. 입력 신호 라인에는, 저임피던스 수단과 고임피던스 수단이 접속된다. 저임피던스 수단은, 능동화되면 입력 단자에 접점의 부식 방지 전류를 흘려보내는 것이 가능하게 된다. 입력 신호 라인의 전위는, 비교 수단에서 접점의 부식이 될 수 있는 소정 전위와 비교해서 판별할 수 있다. 접점에 접속되는 입력 신호 라인의 전위를 직접 소정 전위와 비교해서 접점의 부식의 유무를 판정하므로, 접점의 부식의 진행 상태를 적절하게 판정하여, 유효한 부식 방지를 꾀할 수 있다.

또 본 발명에서, 상기 접점은, 상기 입력 신호 라인과 접지측 사이에 접속되고,

상기 저임피던스 수단 및 상기 고임피던스 수단은, 입력 신호 라인을 전원전압측에 풀업하도록, 입력 신호 라인과 전원전압측 사이에 접속되고,

상기 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 상승하는 것에 의해 검지해서, 상기 저임피던스 수단을 능동화하고,

저임피던스 수단은, 비교 수단에 의한 능동화에 의해, 상기 입력단자의 임피던스를 능동화하지 않을 때 보다 저하시키는 것을 특징으로 한다.

본 발명에 따르면, 접점을 전원전압측에 풀업하는 저임피던스 수단 및 고임피던수 수단을 포함하므로, 접점에 입력단자를 통해 접속되는 입력 신호 라인의 전위는, 접점이 폐쇄상태에서는 전원전압측의 전위로 되고, 접점이 폐쇄상태에서는 접지측의 전위로 된다. 접점이 부식해서 접촉저항이 증대하면, 접점이 폐쇄상태에서의 접촉저항에 의한 전압강하가 크게 되고, 접점이 폐쇄상태일 때의 입력 신호 라인의 전위는 상승한다. 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인의 전위가 소정 전위보다 상승하는 것에 의해 검지해서, 저임피던스 수단을 능동화한다. 저임피던스 수단은, 비교 수단에 의한 능동화에 의해, 입력단자의 임피던스를 능동화시키지 않을 때보다 저하시키므로, 폐쇄상태의 접점에는 임피던스가 저하한 상태에서 전원전압측으로부터 전류가 흘러, 접점을 가열해서 부식을 제거시킬 수 있다.

또 본 발명에서, 상기 접점은, 상기 입력 신호 라인과 전원전압측 사이에 접속되고,

상기 저임피던스 수단 및 상기 고임피던스 수단은, 입력 신호 라인을 접지측에 풀다운하도록, 입력 신호 라인과 접지측 사이에 접속되고,

상기 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 하강하는 것에 의해 검지해서, 상기 저임피던스 수단을 능동화하고,

본 발명에 따르면, 접점을 접지측에 풀다운하는 저임피던스 수단 및 고임피던스 수단을 포함하므로, 접점에 입력단자를 통해 접속되는 입력 신호 라인의 전위는, 접점이 폐쇄상태에서는 접지측의 전위로 되고, 접점이 폐쇄상태에서는 전원전압측의 전위로 된다. 접점이 부식해서 접촉저항이 증대하면, 접점이 폐쇄상태에서의 접촉저항에 의한 전압강하가 크게 되고, 접점이 폐쇄상태일 때의 입력 신호 라인의 전위는 하강한다. 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인의 전위가 소정 전위보다 하강하는 것에 의해 검지해서, 저임피던스 수단을 능동화한다. 저임피던스 수단은, 비교 수단에 의한 능동화에 의해, 입력단자의 임피던스를 능동화시키지 않을 때보다 저하시키므로, 폐 쇄상태의 접점에는 임피던스가 저하한 상태에서 접지측에 전류가 흘러, 접점을 가열해서 부식을 제거시킬 수 있다.

또 본 발명에서, 상기 접점은, 상기 입력 신호 라인과, 접지측 사이의 로우사이드측, 또는 전원전압측 사이의 하이사이드측에 접속되고,

상기 저임피던스 수단 및 상기 고임피던수 수단은 입력 신호 라인을 전원전압측에 풀업하도록 각각 접속되는 풀업용 저임피던스 수단 및 풀업용 고임피던스 수단과, 입력 신호 라인을 접지측에 풀다운하도록 각각 접속되는 풀다운용 저임피던스 수단 및 풀다운용 고임피던스 수단을 포함하고,

상기 비교 수단은,

입력 신호 라인의 전위와 비교하는 상기 소정 전위를, 상기 로우사이드측용과 상기 하이사이드측용으로 선택가능하며,

상기 로우사이드측용의 소정 전위가 선택될 때는, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 상승하는 것에 의해 검지하고,

상기 하이사이드측용의 소정 전위가 선택될 때는, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 하강하는 것에 의해 검지하고,

상기 저임피던스 수단은,

비교 수단의 소정 전위로서 상기 로우사이드측용이 선택될 때에, 비교 수단에 의한 풀업용 저임피던스 수단의 능동화에 의해, 상기 입력단자의 임피던스를 능 동화하지 않을 때보다 저하시키고,

비교 수단의 소정 전위로서 상기 하이사이드측용이 선택될 때에, 비교 수단에 의한 풀다운용 저임피던스 수단의 능동화에 의해, 상기 입력단자의 임피던스를 능동화하지 않을 때보다 저하시키는 것을 특징으로 한다.

본 발명에 따르면, 접점을 전원전압측에 풀업하는 풀업용 저임피던스 수단 및 풀업용 고임피던스 수단의 로우 사이드측, 또는 접지측에 풀다운하는 풀다운용 저임피던스 수단 및 풀다운용 고임피던스 수단의 하이사이드측에 접속되므로, 로우 사이드측 또는 하이 사이드측의 어디에 접속해도 부식방지의 대상으로 할 수 있다. 비교 수단은, 입력 신호 라인의 전위와 비교하는 소정 전위를, 로우사이드측용과 하이사이드측용으로 선택가능하며, 로우사이드측용의 소정 전위가 선택될 때에는 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인의 전위가 소정 전위보다 상승하는 것에 의해 검지해서, 하이사이드측용의 소정 전위가 선택될 때는 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을 입력 신호 라인의 전위가 소정 전위보다 하강하는 것에 검지하므로, 접점을 로우사이드측과 하이사이드측 중 어디에 접속해도 겸용할 수 있다. 저임피던스 수단은, 비교 수단의 소정 전위로서 로우사이드측용이 선택될 때에, 상기 비교 수단에 의한 능동화에 의해, 입력 단자의 임피던스를 능동화하지 않을 때보다 저하시키는 풀업용 저임피던스 수단과, 비교 수단의 소정 전위로서 하이사이드측용이 선택될 때에, 비교 수단에 의한 능동화에 의해, 입력단자의 임피던스를 능동화하지 않을 때보다 저하시키는 풀다운용 저임피던스 수단을 포함하므로, 접점이 로우사이드측과 하이 사이드측 중 어디에 접속되는 경우라도, 능동화되지 않으면, 폐쇄상태의 접점에 전류를 흘려보내 접점을 가열해서 부식을 제거시킬 수 있다.

또 본 발명에서, 상기 고임피던스 수단은 저항을 포함하고,

상기 저항의 저항값은 복수를 선택가능하며,

상기 비교수단의 소정 전위도 복수를 선택가능한 것을 특징으로 한다.

본 발명에 따르면, 고임피던스 수단의 저항값은 복수를 선택가능하므로, 접점의 사용상태나 부식의 진행상태 등에 따라 저항값을 선택하여, 적절한 부식방지 전류가 흐르도록 조정할 수 있다. 비교 수단의 소정 전위도 복수를 선택가능하므로, 접점의 사용환경 등에 따라 적절한 소정 전위를 선택하여, 적절한 부식상태의 판정을 행할 수 있다.

또 본 발명에서, 상기 고임피던스 수단으로서, 반도체소자의 임피던스 또는 전류원의 임피던스가 이용되는 것을 특징으로 한다.

본 발명에 따르면, 고임피던스 수단은, 반도체소자의 임피던스 또는 전류원이 이용되므로, 반도체 소자의 제어로 임피던스를 변화시켜서 전류원을 조정하거나, 전류원으로부터 정전류를 흐르게 하도록 할 수 있다.

이하, 본 발명의 각 실시형태에 대해서, 도1∼도8을 참조해서 설명한다. 각 실시형태에서, 선행해서 설명하고 있는 부분에 대응하는 기능을 갖는 부분에는 동일의 참조부호를 붙여, 중복하는 설명을 생략한다. 단, 동일의 참조부호를 붙인 부분은 완전히 동일한 구성을 갖고 있다고는 할 수 없고, 여러가지 변형 형태를 포함하는 것은 물론이다.

도1은, 본 발명의 일실시형태인 접점부식 방지회로(101)의 개략적인 전기적 구성을 (a)에서 나타내고, (b)에서 접점의 접속 형태를 나타낸다. (a)에 나타내듯이, 접점부식 방지회로(101)는, 복수의 입력 신호를 선택하는 기능을 갖는 LSI로서 형성되어 있다. 즉, 복수의 채널을 갖는 입력 회로 블록(102)을 갖고, 입력 회로 블록(102)으로부터의 복수 채널의 출력을 멀티플렉서(103)로 선택하고, 콤퍼레이터(104)로 논리판정하여, 판정 결과를 출력한다. 입력 회로 블록(102)은, 회로 구성이 다른 입력 회로 블록(A102A), 입력 회로 블록(B102B) 및 입력 회로 블록(C102C)을 갖는다. 멀티플렉서(103)는, 입력 회로 블록(A102A)의 채널을 선택하는 MPX(103A), 입력 회로 블록(Bl02B)의 채널을 선택하는 MPX(103B), 및 입력 회로 블록(C102C)의 채널을 선택하는 MPX(103C)를 갖는다. MPX(103A,103B,103C)에서 각각 선택된 입력은, 콤퍼레이터(104)내의 콤퍼레이터(104A,104B,104C)에서 각각 논리값으로서 판정된다. 멀티플렉서(103)에서의 채널의 선택은 디코더(105)로부터의 출력에 따라서 행해진다.

입력 회로 블록(102)에는, 전원(106)으로부터 플러스의 전원전압(VB)이 공급된다. 콤퍼레이터(104)에는, 전원(106)으로부터 +5V인 논리회로용의 전원전압(VOM5)이 공급된다. 전원(106)에 근접해서, 과열 검지 수단(107) 및 이상 판정 수단(108)이 설치된다. 과열 검지 수단(107)의 검지 결과 및 이상 판정 수단(108)의 판정 결과는, 처리 수단(109)에 부여되며, 보호 동작으로서, 외부단자(110)에의 이상 신호 출력을 포함하는 동작이 행해진다.

(a)에 나타내는 입력 회로 블록(A102A)의 복수의 입력 채널은, 입력 단자 (111,112,113,…)에 각각 접속된다. 입력 단자(111,112,113,…)는 (b)에 나타내는 로우사이드측 스위치(120)의 접점(120a)에 접속하는 것을 상정하고 있다. (a)에 나타내는 입력 회로 블록(B102B)의 복수의 입력 채널은, 입력 단자(121,122,123.…)에 각각 접속된다. 입력 단자(121,122,123,…)는 (b)에 나타내는 하이사이드측 스위치(130)의 접점(130a)에 접속하는 것을 상정하고 있다. (a)에 나타내는 입력 회로 블록(C102C)의 복수의 입력 채널은, 입력 단자(131,132,133,…)에 각각 접속된다. 입력 단자(131,132,133,…)는 (b)에 나타내는 로우사이드측 스위치(120)의 접점(120a) 또는 하이사이드측 스위치(130)의 접점(130a) 중 어느 하나에 접속하는 것을 상정하고 있다. 또, 각 입력 단자(111,112,113,…121,122,123,…131,132,133,…)는 스위치(120,130) 뿐만 아니라, 커넥터에 접속하는 것도 상정된다. 즉, 접점의 접속 상태란, 스위치의 개폐 상태나 외부의 커넥터의 접속/비접속 상태를 나타낸다.

도2는, 입력 회로 블록(102A)의 1개의 채널의 접점부식 방지회로(102Ax)의 개략적인 전기적 구성을 나타낸다. 입력 신호 라인(140)은, 콤퍼레이터(104)에 최종적으로는 접속되는 것으로, 그 전위에 의해 스위치나 커넥터 등의 온·오프 판정이 이루어진다. 입력 신호 라인(140)이 접속되는 입력 단자(11x)는, 도1(b)에 나타내는 접점(120a)과 같은 전원의 로우사이드측의 접점에 접속해서 사용하는 것을 상정하고 있다. 입력 신호 라인(140)에는, 접점에 부식 방지 전류를 흘려보낼 수 있는 임피던스를 갖는 저임피던스 수단(141), 접점의 오프시에 입력 신호 라인(140)의 논리를 고정하기 위한 고임피던스 수단(142), 및 비교 수단(143)이 접속된다. 고임피던스 수단(142)은, 저임피던스 수단(141) 보다 높은 임피던스를 갖는다. 비교 수단(143)은, 입력 신호 라인(140)의 전위를, 전원전압(VB)과 접지 전압을 분압 하는 분압회로(144)에서 얻어지는 소정 전위와 비교한다. 분압회로(144)는 저항(145,146)의 직렬회로에서 형성된다. 저임피던스 수단(141)은 P채널 MOS 트랜지스터인 스위칭 소자(147)를 포함한다. 고임피던스 수단(142)은 풀업 저항(148)을 포함하고, 풀업 저항(148)에는, 직렬로 다이오드(148d)가 접속되어, 역방향의 전류를 저지한다. 비교 수단(143)은 콤퍼레이터이며, 접점이 부식했는지 아닌지를 판정하기 위한 소정 전위를 갖고, 입력 신호 라인(140)의 전위와 비교하고, 입력 신호 라인(140)의 전위가 소정 전위를 초과하는지 아닌지에 의해, 하이 레벨 또는 로우 레벨의 신호를 출력한다. 소정 전위는, 접점의 폐쇄상태시의 개방상태시의 전위 사이에 설정되고, 또한 접점의 부식이 될 수 있는 (부식 상태로 될 수 있는) 전위로서, 미리 설정된다. 또, 이 소정 전위는 접점의 개폐 상태를 판정하기 위한 전위와 겸용해도 좋다. 그 출력은, 딜레이 회로(150) 및 게이트 회로(151)를 통해 스위칭 소자(147)의 게이트에 부여된다. 스위칭 소자(147)가 P채널 MOS 트랜지스터에서 실현될 때, 드레인과 입력 신호 라인(140) 사이에는 다이오드(147d)가 접속되고, 역방향의 전류를 저지한다. P채널 M0S트랜지스터의 백게이트와 전원전압(VB) 사이에도 다이오드(147e)가 접속된다. 도1의 처리 수단(109)으로부터의 과열 검지 신호는, 게이트 회로(151)의 1개의 입력에 부여된다. 과열 검지 신호는, 과열 상태가 검지되지 않으면 로우레벨이다. 과열 상태가 검지되면 과열 검지 신호는 하이 레벨로 되어, 스위칭 소자(147)를 온으로 하는 것이 금지된다. 게이트 회로(151)는 OR회로 와 등가이다.

즉, 도1(b)의 접점(120a)은 전원전압(VB)측에의 풀업 저항(148)과 접지측 사이에 접속되므로, 접점(120a)에 입력 단자(11x)를 통해 접속되는 입력 신호 라인(140)의 전위는, 접점(120a)이 개방상태에서는 풀업 저항(148)을 개재하는 전원전압(VB)측의 전위가 되고, 접점(120a)이 폐쇄상태에서는 접지측의 전위가 된다. 접점(120a)이 부식해서 접촉저항이 증대되면, 접점(120a)이 폐쇄상태에서의 접촉저항에 의한 전압강하가 커지고, 접점(120a)이 폐쇄상태일 때의 입력 신호 라인(140)의 전위는 상승된다. 비교 수단(143)은, 접점(120a)의 접속시에서의 부식에 의한 저항 증대 및 접점(120a)의 차단을, 입력 신호 라인(140)의 전위가 소정 전위보다상승하는 것에 의해 검지하고, 저임피던스 수단(141)을 능동화한다. 도2에서는, 비교 수단(143)인 콤퍼레이터의 출력이 로우레벨로 되고, 딜레이 회로(150)에 있는 지연 후, 과열 검지 신호가 로우레벨이면, 게이트 회로(151)로부터 로우레벨의 구동신호가 출력되어서, P채널 M0S트랜지스터인 스위칭 소자(147)가 온으로 되며, 저임피던스 수단이 능동화된다. 저임피던스 수단(141)은, 비교 수단(143)에 의한 능동화에 의해, 풀업 저항(148)의 임피던스를 저하시키므로, 폐쇄상태의 접점(120a)에는 임피던스가 저하된 저임피던스 수단(141)을 통해 전원전압(VB)측으로부터 전류가 흘러, 접점(120a)을 가열해서 부식을 제거시킬 수 있다. 또한, 비교 수단(143)의 소정 전위를 1개 설정하는 것만으로, 접점(120a)이 오프일 때에 입력 신호 라인(140)의 전위가 소정 전위를 넘으므로, 입력이 저임피던스 상태로 되고, EMI 등 노이즈 대책도 행하는 것이 가능해진다.

도3은, 입력 회로 블록(102B)의 1개의 채널의 접점부식 방지회로(102Bx)의 개략적인 전기적 구성을 나타낸다. 입력 신호 라인(140)이 접속되는 입력 단자(12x)는, 도1(b)에 나타내는 접점(130a)과 같은 전원의 하이사이드측의 접점에 접속해서 사용하는 것을 상정하고 있다. 입력 신호 라인(140)에는, 저임피던스 수단(161), 고임피던스 수단(162), 및 비교 수단(143)이 접속된다. 비교 수단(143)의 출력은, 딜레이 회로(150)로부터 게이트 회로(164)에 부여된다. 저임피던스 수단(161)은 N채널 MOS 트랜지스터인 스위칭 소자(167)를 포함한다. 고임피던스 수단(162)은 풀다운 저항(168)을 포함한다. 비교 수단(143)은 콤퍼레이터이며, 그 출력은, 딜레이 회로(150) 및 게이트 회로(164)를 통해 스위칭 소자(167)의 게이트에 부여된다. 스위칭 소자(167)가 N채널 M0S트랜지스터에 의해 실현될 때, 드레인과 입력 신호 라인(140) 사이에는 다이오드(167d)가 접속되어, 역방향의 전류를 저지한다. 도1의 처리 수단(109)으로부터의 과열 검지 신호는, 게이트 회로(164)의 1개의 입력에 부여된다. 과열 검지 신호는, 과열 상태가 검지되지 않으면 로우레벨이다. 과열 상태가 검지되면 과열 검지 신호는 하이 레벨로 되고, 스위칭 소자(167)를 온으로 하는 것이 금지된다.

즉, 도1(b)의 접점(130a)은 전원전압(VB)측과 접지측에의 풀다운 저항(168) 사이에 접속되므로, 접점(130a)에 입력 단자(120x)를 통해 접속되는 입력 신호 라인(140)의 전위는, 접점(130a)이 개방상태에서는 풀다운 저항(168)을 개재하는 접지측의 전위가 되고, 접점(130a)이 폐쇄상태에서는 전원전압(VB)측의 전위가 된다. 접점(130a)이 부식되어서 접촉 저항이 증대하면, 접점(130a)이 폐쇄상태에서의 접 촉 저항에 의한 전압강하가 커지고, 접점(130a)가 폐쇄상태일 때의 입력 신호 라인(140)의 전위는 저하한다. 비교 수단(143)은, 접점(130a)의 접속시에서의 부식에 의한 저항 증대 및 접점(130a)의 차단을, 입력 신호 라인(140)의 전위가 소정 전위보다 하강하는 것에 의해 검지하여, 저임피던스 수단(161)을 능동화한다. 도3에서는, 비교 수단(143)인 콤퍼레이터의 출력이 하이 레벨로 되며, 딜레이 회로(150)에 의한 지연 후, 과열 검지 신호가 로우 레벨이면 게이트 회로(164)로부터 하이 레벨의 구동 신호가 출력되어서, N채널 MOS 트랜지스터인 스위칭 소자(167)가 온으로 되어, 저임피던스 수단이 능동화된다. 저임피던스 수단(161)은, 비교 수단(143)에 의한 능동화에 의해, 풀다운 저항(168)의 임피던스를 저하시키므로, 폐쇄상태의 접점(130a)에는 임피던스가 저하된 저임피던스 수단(161)을 통해 접지측에의 전류가 흘러, 접점(130a)을 가열해서 부식을 제거시킬 수 있다.

도4는, 입력 회로 블록(102C)의 1개의 채널의 접점부식 방지회로(102Cx)의 개략적인 전기적 구성을 나타낸다. 입력 신호 라인(140)이 접속되는 입력 단자(13x)는, 도1(b)에 접점(120a)으로서 나타내는 전원의 로우사이드측 뿐만 아니라, 접점(130a)으로서 나타내는 하이사이드측의 접점에 접속해서 사용하는 것도 상정하고 있다. 콤퍼레이터인 비교 수단(143)의 논리출력은, 스위칭 소자(147)에는 딜레이 회로(150)로부터의 출력이 1개의 입력으로서 주어지는 NAND회로(171)를 통해 부여된다. NAND회로(171)의 다른 입력에는, AND회로(172)로부터의 출력이 주어진다. 비교 수단(143)의 논리출력은, 스위칭 소자(167)에는, 딜레이 회로(150)로부터의 출력이 1개의 입력으로서 부여되는 NOR회로(173)를 통해 부여된다. NOR회로(173)의 다른 입력에는, OR회로(174)로부터의 출력이 주어진다. AND회로(172)에는, 게이트 회로(175)로부터의 출력과 SEL1의 입력이 부여된다. OR회로(174)에는, 게이트 회로(175)의 출력을 인버터(176)로 논리반전한 신호와, SEL2의 입력을 인버터(177)로 논리반전한 신호가 주어진다. 게이트 회로(175)에는 SEL3의 입력 신호와, 과열 검지 신호가 주어진다.

SEL1의 입력이 하이 레벨로 되면, 스위치(178)가 온으로 되고, 저항(148)이 입력 신호 라인(140)과 전원전압(VB) 사이에 고임피던스 수단으로서 접속된다. SEL2의 입력이 하이 레벨로 되면, 스위치(159)가 온으로 되고, 저항(168)이 입력 신호 라인(140)과 접지 사이에 고임피던스 수단으로서 접속된다. SEL2 및 SEL1은, 하이 레벨로 되면, 분압회로(180)의 스위치(181,182)를 각각 온으로 한다. 이것에 의해, 저항(183,184,185)에서 형성하는 분압회로(180)를 전환해서, 비교 수단(143)의 부식 판정을 위한 소정 전위를 변화시킬 수 있다.

도5는, 도4의 3개의 선택 신호(SEL1,SEL2,SEL3)에 의한 입력 회로 블록(102C)에서의 기능의 선택 상태를 나타낸다. SEL1을 하이 레벨로 하면, 입력 회로 블록(102A)과 마찬가지로, 로우사이드측에 스위치를 접속할 수 있다. SEL2를 하이 레벨로 하면, 입력 회로 블록(102B)과 마찬가지로, 하이사이드측에 스위치를 접속할 수 있다. SEL3을 하이 레벨로 하면, 접점부식 방지기능을 갖게 할 수 있다.

즉, 접점부식 방지회로(102Cx)에서는, 접점(120a,130a)은, 전원전압(VB)측에의 풀업 저항(148)과 접지측 사이의 로우사이드측, 또는 전원전압(VB)측과 접지측에의 풀다운 저항(168) 사이의 하이사이드측에 접속된다. 비교 수단(143)은, 입력 신호 라인(140)의 전위와 비교하는 소정 전위를, 로우사이드측용과 하이사이드측용으로 선택가능하다. 로우사이드측용의 소정 전위가 선택될 때는, 접점(120a)의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인(140)의 전위가 소정 전위보다 상승하는 것에 의해 검지해서, 하이사이드측용의 소정 전위가 선택될 때는, 접점(130a)의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인(140)의 전위가 상기 소정 전위보다 하강하는 것에 의해 검지한다. 저임피던스 수단(141,161)은, 비교 수단(143)의 소정 전위로서 로우사이드측용이 선택될 때에, 비교 수단(143)에 의한 능동화에 의해, 풀업 저항(148)의 임피던스를 저하시키는 풀업용 저임피던스 수단으로서의 스위칭 소자(147)와, 비교 수단(143)의 소정 전위로서 하이사이드측용이 선택될 때에, 비교 수단(143)에 의한 능동화에 의해, 풀다운 저항(168)의 임피던스를 저하시키는 풀다운용 저임피던스 수단으로서의 스위칭 소자(167)를 포함한다.

이상과 같이, 접점(120a,130a)은, 전원전압(VB)측에의 풀업저항(148)과 접지측 사이의 로우사이드측, 또는 전원전압(VB)측과 접지측에의 풀다운 저항(168) 사이의 하이사이드측에 접속되므로, 로우사이드측 또는 하이사이드측의 어느 것에 접속해도 부식 방지의 대상으로 할 수 있다. 비교 수단(143)은, 입력 신호 라인(140)의 전위와 비교하는 소정 전위를, 분압회로(180)의 스위치(181,182)의 전환으로 로우사이드측용과 하이사이드측용으로 선택가능하다. 비교 수단(143)의 소정 전위로서 로우사이드측용이 선택될 때에, 풀업 저항(148)의 임피던스를 저하시키는 풀업용 저임피던스 수단인 스위칭 소자(147)이 능동화되고, 비교 수단(143)의 소정 전 위로서 하이사이드측용이 선택될 때에, 풀다운 저항(168)의 임피던스를 저하시키는 풀다운용 저임피던스 수단인 스위칭 소자(167)가 능동화되므로, 접점이 로우사이드측과 하이사이드측 어느 것에 접속되는 경우라도, 폐쇄상태의 접점(120a,130a)에 전류를 흘려보내서, 접점(120a,130a)을 가열해서 부식을 제거시킬 수 있다.

도6은, 도2∼도4에 나타내는 딜레이 회로(150)의 동작을 나타낸다. (a)는 비교 수단(143)인 콤퍼레이터에 입력되는 입력 신호 라인(140)의 전압의 변화를 나타내며, (b)는 비교 수단(143)의 논리출력을 나타내며, (c)는 딜레이 회로(140)의 출력을 나타낸다. (a)에 나타내는 바와 같이, 시각(t10)으로부터 시각(t11)까지, 비교 수단(143)의 입력이 소정 전위인 문턱(threshold) 레벨을 초과하면, (b)에 나타내는 바와 같이 비교 수단(143)의 출력은 로우 레벨로 된다. 딜레이 회로(150)는, 예를 들면 5μs정도의 지연 시간(td)을 갖고, 또한 이 지연 시간(td) 동안 계속해서 동일한 논리로 되는 경우에, 지연 시간(td)후에 그 논리를 출력하도록 형성된다. 따라서, (c)에 나타내는 바와 같이, 시각(t10)으로부터 지연 시간(td) 경과후에, 딜레이 회로(150)의 출력은 로우 레벨로 되고, 파선으로 나타내는 바와 같이, 최소시간(tmin)으로서, 지연 시간(td)과 동일한 시간은 로우 레벨을 계속한다. 시각(t10)으로부터 시각(t11)까지의 시간이 지연 시간(td)보다 길면, 시각(t11)으로부터 지연 시간(td) 경과후의 시각에 딜레이 회로(150)의 출력은 하이 레벨로 변화한다.

딜레이 회로(150)는, 비교 수단(143)에 의해 스위칭 소자(147,167)가 입력 신호 라인(140)을 저임피던스로 하도록 제어되어서, 부식 방지 전류가 흐르는 시점 에서, 미리 설정되는 최소시간(tmin)은 상기 부식 방지 전류를 계속해서 흘려보내는 상태를 유지한다. 비교 수단(143)이 부식이라고 판정해서 부식 방지 전류가 흐르면, 입력 신호 라인(140)의 전압이 변동해서, 부식이라고 판정하는 것을 반복하는 부식 방지 동작의 채터링이 발생할 우려가 있다. 딜레이 회로(150)에 의해, 미리 설정되는 최소시간(tmin)은 상기 부식 방지 전류를 계속해서 흘려보내는 상태를 유지하므로, 접점(120a,130a)의 부식 방지를 꾀할 수 있고, 또한 부식 방지 동작의 채터링을 방지하고, 접점(120a,130a)을 전자제어장치 등에서 이용할 때의 오동작을 방지할 수 있다. 또한, 본 실시 형태에서는 딜레이 회로(150)를 설치하도록 했지만, 제품에 따라서는 특별히 설치하지 않아도 좋다.

또, 부식 방지 장치(101)에서는, 복수의 접점의 각 접점마다 입력 신호 라인(140)이 접속되는 채널이 구비된다. 과열 검지 수단(107)은, 어느 한 쪽의 채널의 입력 신호 라인(140)에 부식 방지 전류가 흐르는 기간에, 미리 정해지는 과열 상태로 되어 있는지의 여부를 검지한다. 부식 방지 전류가 흐르지 않을 때에는, 발열은 거의 없으므로, 과열 상태로는 되지 않는다. 처리 수단(109)은, 과열 검지 수단(107)의 검지 결과에 응답해서, 과열 검지 수단(107)에 의해 과열 상태가 검지될 때에, 부식 방지 전류를 흘려보내고 있는 채널의 저임피던스 수단인 스위칭 소자(147,167)가 상기 부식 방지 전류를 흘려보내는 동작을 금지하도록 제어하는 동작 금지 수단으로서 기능한다. 처리 수단(109)은, 각 채널마다 부식 방지 전류가 흐르고 있는지의 여부를 검지하는 기능과, 과열 검지 신호를, 부식 방지 전류가 흐르고 있는 채널만 하이 레벨로 하는 기능을 구비하고 있다. 부식 방지 전류가 계속해서 흐르는 이상 동작시에는, 그 부식 방지 전류가 흐르지 않도록 해서, 발열을 저감하기 위한 보호 동작을 행하고, 또한 다른 접점에 대해서는 부식 방지 기능이 무효로 되는 것을 방지할 수 있다.

또, 이상 판정 수단(108)은, 전원(106)으로부터 각 입력 신호 라인(140)에 흐르는 부식 방지 전류를 감시하고, 복수의 입력 신호 라인(140)에 의해, 부식 방지 전류가 흐르는 기간 중 적어도 일부가 중복되면 이상이라고 판정한다. 본래, 부식 방지 전류의 통전 빈도는 낮으므로, 빈번하게 복수의 접점에서 부식 방지 전류가 중복해서 흐르는 일은 없을 것이다. 접점이상시는 복수의 접점에 대한 부식 방지 동작이 각각 독립해서 행해지며, 시간적으로 중복할 가능성이 있다. 이상 판정 수단은, 각 입력 신호 라인에 흐르는 부식 방지 전류를 감시하고, 복수의 입력 신호 라인에 의해, 부식 방지 전류가 흐르는 기간 중 적어도 일부가 중복되면 이상이라고 판정하므로, 접점의 이상 판정을 용이하게 행할 수 있다.

도7은, 본 발명의 다른 실시형태인 접점부식 방지회로(201)의 개략적인 전기적 구성을 나타낸다. 접점부식 방지회로(201)에서는, 도4에 나타내는 접점부식 방지회로(102Cx)에서의 풀업 저항(148) 및 풀다운 저항(168)에 대신해서, 복수의 저항치를 선택가능한 풀업 저항(248) 및 풀다운 저항(268)을 각각 설치하도록 하고 있다. 즉, 풀업 저항(248)은, 복수의 저항(248a,248b,…)을 선택가능하다. 풀다운 저항(268)은, 복수의 저항(268a,268b,…)을 선택가능하다. 접점부식 방지회로(201)에서는, 비교 수단(143)의 소정 전위도 분압회로(180)를 이용해서 복수 선택이 가능하다. 도2에 나타내는 접점부식 방지회로(102Ax)와 같이 풀업 저항(148)만을 이 용하는 로우사이드측의 접점(120a)을 부식 방지의 대상으로 할 때는, 복수의 저항치를 선택가능한 풀업 저항(248)만을 이용할 수 있다. 도3에 나타내는 접점부식 방지회로(102Bx)와 같이 풀다운 저항(168)만을 이용하는 하이사이드측의 접점(130a)을 부식 방지의 대상으로 할 때는, 복수의 저항치를 선택가능한 풀다운 저항(268)만을 이용할 수 있다. 풀업 저항(248) 또는 풀다운 저항(268)의 저항치는 복수 선택이 가능하므로, 접점(120a,130a)의 사용 상태나 부식의 진행 상태 등에 따라서 저항치를 선택하고, 적절한 부식 방지 전류가 흐르도록 조정할 수 있다. 비교 수단(143)의 소정 전위도 복수 선택이 가능하므로, 접점(120a,130a)의 사용 환경 등에 따라서 적절한 소정 전위를 선택하여, 적절한 부식 상태의 판정을 행할 수 있다.

도8은, 본 발명의 또 다른 실시형태인 접점부식 방지회로(301)의 개략적인 전기적 구성을 나타낸다. 접점부식 방지회로(301)는, 도4에 나타내는 접점부식 방지회로(102Cx)와 마찬가지로 도1(b)의 로우사이드측의 접점(120a) 또는 하이사이드측의 접점(130a)에 접속하는 것을 상정하고 있다. 접점부식 방지회로(301)에서는, 접점부식 방지회로(102Cx)의 풀업 저항(148)에 대신해서 전류원(348)을 사용하고, 풀다운 저항(168)에 대신해서 바이폴라 트랜지스터(368)와 바이어스 회로(369)를 사용한다. 전류원(348)은 일정의 전류를 공급하고, 내부저항은 고임피던스이다. 바이폴라 트랜지스터(368)는, 바이어스 회로(369)에 의한 바이어스의 조정에 의해, 콜렉터-이미터간의 등가저항을 변화시킬 수 있다. 또, 치환은, 어느 한쪽만으로도 좋고, 또, 풀업 저항(148)을 바이폴라 트랜지스터나 MOS 트랜지스터 등의 반도체소자에 의해, 풀다운 저항(168)을 전류원에 의해, 각각 치환할 수도 있다. 풀업 저항 또는 풀다운 저항은, 저항치 대신에, 반도체소자의 임피던스 또는 전류원이 이용되므로, 반도체소자의 제어로 임피던스를 변화시켜서 전류값을 조정하거나, 전류원으로부터 정전류를 흘려보내도록 할 수 있다.

이상과 같이, 본 발명의 각 실시형태의 접점부식 방지회로(102Ax,102Bx,102Cx,201,301)는, 입력 단자(11x,12x,13x)와, 입력 신호 라인(140)과, 저임피던스 수단(141,161)과, 고임피던스 수단(142,162,248,268,348,368)과, 비교 수단(143)을 포함한다. 입력 신호 라인(140)은, 외부의 접점(120a,130a)과 접속되는 입력 단자(11x,12x,13x)에 접속되며, 그 전위에 의해 접점(120a,130a)의 상태를 판별할 수 있다. 즉, 접점(120a,130a)이 폐쇄상태이면, 폐쇄상태인 것에 의해 접속되는 부분의 영향이 전위에 반영되고, 접점(120a,130a)이 개방상태이면 그 영향이 반영되지 않는다. 입력 신호 라인(140)에는, 저임피던스 수단(141,161)과 고임피던스 수단(142,162,248,268,348,368)이 접속된다. 저임피던스 수단(141,161)은, 능동화되면 입력 단자(11x,12x,13x)에 접점(120a,130a)의 부식 방지 전류를 흘려보내는 것이 가능하게 된다. 입력 신호 라인(140)의 전위는, 비교 수단(143)에서 부식 판정의 소정 전위와 비교해서 판별할 수 있다. 접점(120a,130a)에 접속되는 입력 신호 라인(140)의 전위를 직접 소정 전위와 비교해서 부식의 유무를 판정하므로, 접점(120a,13Oa)의 부식의 진행 상태를 적절하게 판정하여, 유효한 부식 방지를 꾀할 수 있다.

또, 스위칭 소자(148,168)로서는, MOS 트랜지스터 뿐만 아니라, 바이폴라 트랜지스터 등, 다른 종류의 반도체 스위칭 소자를 사용할 수 있는 것은 물론이다.

본 발명에 따르면, 외부의 접점과 접속되는 입력 단자에 접속되는 입력 신호 라인의 전위는, 접점이 폐쇄상태이면, 폐쇄상태인 것에 의해 접속되는 부분의 영향이 전위에 반영되고, 접점이 개방상태이면 그 영향이 반영되지 않으므로, 접점의 상태를 그 전위에서 판정할 수 있는 입력 신호 라인의 전위는, 비교 수단으로 소정 전위와 비교해서 판별할 수 있다. 원래, 접점의 접속 상태를 판정하는 입력 신호 라인의 전위를 이용하여, 직접 소정 전위와 비교해서 부식의 유무를 판정하므로, 전용의 논리설정을 할 필요가 없고, 접점의 부식의 진행 상태를 적절하게 또한 용이하게 판정할 수 있다. 예를 들면, 접점의 개폐 전압이 0V, 5V에서 판정되는 것을 원래 알고 있으면 그 0∼5V 사이에 소정 전위를 설정하면 좋다. 특허문헌1에서는, 비교되기 위한 전위와 그것에 대응하는 기준전압의 설정이 필요하게 되어, 구성이 복잡해진다. 비교 수단은, 부식이 될 수 있는 전위가 되면, 저임피던스 수단을 능동화하고, 입력 단자에 접점의 부식 방지용의 전류를 흘려보내는 것을 가능하게 하므로, 접점이 폐쇄상태가 되면 전류가 흘러, 유효한 부식 방지를 꾀할 수 있다. 또한 소정 전위를 1개 설정하는 것만으로 접점의 개방상태를 알 수 있으므로, 접점의 개폐 판정과 접점의 부식 판정을 1개의 비교 수단으로 겸용할 수도 있고, 또한 이 상태에서 입력 임피던스를 저임피던스 상태로 할 수 있어, EMI 등의 노이즈 대책도 가능해진다. 즉, 간단한 구성으로 부식방지 및 노이즈 대책을 행할 수 있다.

또 본 발명에 따르면, 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인의 전위가 소정 전위보다 상승하는 것에 의 해 검지해서, 저임피던스 수단을 능동화하고, 입력단자의 임피던스를 능동화하지 않을 때보다 저하시키므로, 폐쇄상태의 접점에는 임피던스가 저하된 풀업 저항을 통해 전원전압측으로부터 전류가 흘러, 접점을 가열해서 부식을 제거시킬 수 있다.

또 본 발명에 따르면, 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 입력 신호 라인의 전위가 소정 전위보다 하강하는 것에 의해 검지해서, 저임피던스 수단을 능동화하고, 입력단자의 임피던스를 능동화하지 않을 때보다 저하시키므로, 폐쇄상태의 접점에는 임피던스가 저하된 풀다운 저항을 통해 접지측에 전류가 흘러 접점을 가열해서 부식을 제거시킬 수 있다.

접점이 로우사이드측 또는 하이사이드측의 어느 것에 접속되어도, 비교 수단의 소정 전위를 선택하고, 로우사이드측에서는 풀업용 저임피던스 수단, 하이사이드측에서는 풀다운용 저임피던스 수단을 저임피던스 수단으로서 선택하여, 비교 수단은 겸용할 수 있다.

또 본 발명에 따르면, 접점의 사용상태나 부식의 진행상태 등에 따라 고임피던스 수단의 저항값을 선택하여, 비교 수단의 소정 전위를 접점의 사용환경 등에 따라 선택해서, 적절한 부식방지를 꾀할 수 있다.

또 본 발명에 따르면, 고임피던스 수단으로서 반도체소자 또는 전류원을 이용해서, 반도체소자의 제어로 임피던스를 변화시켜서 전류값을 조정하거나, 전류원으로부터 정전류를 흐르게 하도록 할 수 있다.

Claims

외부의 접점과 접속되는 입력 단자;

입력 단자에 접속되고, 그 전위에 의해 접점의 접속 상태를 판정하기 위한 입력 신호 라인;

입력 신호 라인에 접속되고, 능동화에 의해, 입력 단자에 접점의 부식 방지 전류를 흘려보내는 것이 가능한 상태로 되는 저임피던스 수단;

입력 신호 라인에 접속되는 고임피던스 수단; 및

입력 신호 라인의 전위와 접점의 부식으로 될 수 있는 소정 전위를 비교하는 비교 수단을 포함하고,

비교 수단의 출력에 의해 저임피던스 수단이 능동화되는 것을 특징으로 하는 접점부식 방지회로.
제1항에 있어서, 상기 접점은, 상기 입력 신호 라인과 접지측 사이에 접속되고,

상기 저임피던스 수단 및 상기 고임피던스 수단은, 입력 신호 라인을 전원전압측에 풀업하도록, 입력 신호 라인과 전원전압측 사이에 접속되고,

상기 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 상승하는 것에 의해 검지해서, 상기 저임피던스 수단을 능동화하고,

저임피던스 수단은, 비교 수단에 의한 능동화에 의해, 상기 입력단자의 임피던스를 능동화하지 않을 때 보다 저하시키는 것을 특징으로 하는 접점부식 방지회로.
제1항에 있어서, 상기 접점은, 상기 입력 신호 라인과 전원전압측 사이에 접속되고,

상기 저임피던스 수단 및 상기 고임피던스 수단은, 입력 신호 라인을 접지측에 풀다운하도록, 입력 신호 라인과 접지측 사이에 접속되고,

상기 비교 수단은, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 하강하는 것에 의해 검지해서, 상기 저임피던스 수단을 능동화하고,

저임피던스 수단은, 비교 수단에 의한 능동화에 의해, 상기 입력단자의 임피던스를 능동화하지 않을 때 보다 저하시키는 것을 특징으로 하는 접점부식 방지회로.
제1항에 있어서, 상기 접점은, 상기 입력 신호 라인과, 접지측 사이의 로우사이드측, 또는 전원전압측 사이의 하이사이드측에 접속되고,

상기 저임피던스 수단 및 상기 고임피던수 수단은 입력 신호 라인을 전원전압측에 풀업하도록 각각 접속되는 풀업용 저임피던스 수단 및 풀업용 고임피던스 수단과, 입력 신호 라인을 접지측에 풀다운하도록 각각 접속되는 풀다운용 저임피 던스 수단 및 풀다운용 고임피던스 수단을 포함하고,

상기 비교 수단은,

입력 신호 라인의 전위와 비교하는 상기 소정 전위를, 상기 로우사이드측용과 상기 하이사이드측용으로 선택가능하며,

상기 로우사이드측용의 소정 전위가 선택될 때는, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 상승하는 것에 의해 검지하고,

상기 하이사이드측용의 소정 전위가 선택될 때는, 접점의 접속시에서의 부식에 의한 저항 증대 및 접점의 차단을, 상기 입력 신호 라인의 전위가 상기 소정 전위보다 하강하는 것에 의해 검지하고,

상기 저임피던스 수단은,

비교 수단의 소정 전위로서 상기 로우사이드측용이 선택될 때에, 비교 수단에 의한 풀업용 저임피던스 수단의 능동화에 의해, 상기 입력단자의 임피던스를 능동화하지 않을 때보다 저하시키고,

비교 수단의 소정 전위로서 상기 하이사이드측용이 선택될 때에, 비교 수단에 의한 풀다운용 저임피던스 수단의 능동화에 의해, 상기 입력단자의 임피던스를 능동화하지 않을 때보다 저하시키는 것을 특징으로 하는 접점부식 방지회로.
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 고임피던스 수단은 저항을 포함하고,

상기 저항의 저항값은 복수를 선택가능하며,

상기 비교수단의 소정 전위도 복수를 선택가능한 것을 특징으로 하는 접점부식 방지회로.
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 고임피던스 수단으로서, 반도체소자의 임피던스 또는 전류원의 임피던스가 이용되는 것을 특징으로 하는 접점부식 방지회로.