JPH0433220A - 接点入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、接点の０Ｎ１０ＦＦ状態を検出する絶縁型
の接点入力回路に関するものである。

［従来の技術］ 従来例の構成を第８図を参照しながら説明する。

第８図は、従来の接点入力回路を示す回路図である。

第８図において、従来の接点入力回路は、例えば２４Ｖ
の直流電源■６に接続されホトカプラ（１）を構成する
発光ダイオード（２）と、この発光ダイオード〈２）に
接続された抵抗器（４）と、この抵抗器（４）に接続さ
れた接点（５）と、例えば５■の直流電源ＶＢに接続さ
れた抵抗器（６）と、この抵抗器（６）にコレクタが接
続されホトカブラ（１）を構成するホトトランジスタ（
３）と、このホトトランジスタ（３）のコレクタに接続
された抵抗器（７）と、この抵抗器（７）に接続された
コンデンサ（８）と、抵抗器（７）に接続されヒステリ
シス特性をもつインバータ（９）とから構成されている
。なお、接点（５）の他端、ホトトランジスタ（３）の
エミッタ及びコンデンサ（８）の他端は接地されている
。抵抗器（７）、コンデンサ（８）及びインバータ（９
）はチャタリング除去回路を構成している。また、イン
バータ（９）の出力側は図示しないＣＰＵの入力ボート
に接続されている。

つぎに、前述した従来例の動作を説明する。

接点（５）がＯＮすると、この接点（５）に消費電流Ｉ
が流れる。この消費電流Ｉは、発光ダイオード（２）の
電圧降下をＶｌｅ、抵抗器（４）の抵抗値をＲとすると
、 Ｉ　＝　（ＶＡ　　Ｖ　＋ｃ）　／　Ｒと表わされる。

そして、ホトカプラ（１）が動作すると、ホトトランジ
スタ（３）の出力がＬ（ローレベル）になり、ＣＰＵに
はＨ（ハイレベル）が入力される。

［発明が解決しようとする課Ｈ］ 前述したような従来の接点入力回路では、消費電流が大
きく、また、それにより発熱を生じるという問題点があ
った。

そこで、消費電流を小さくすると、はとんど開閉しない
ような接点では、酸化や硫化等の皮膜により導通不良を
起し易いという問題点があった。

この発明は、前述した問題点を解決するためになされた
もので、導通不良を防止でき、かつ消費電流を小さくす
ることができる接点入力回路を得ることを目的とする。

［課題を解決するための手段］ この発明に係る接点入力回路は、次に掲げる手段を備え
たものである。

〔１〕　接点が導通状態になった時前記接点に大電流を
供給する大電流供給回路。

〔２〕　前記大電流を供給した所定時間後の前記接点の
非導通状態を検出する場合には小電流を供給する小電流
供給回路。

［作用］ この発明においては、大電流供給回路によって、接点が
導通状態になった時、前記接点に大電流が供給される。

また、小電流供給回路によって、前記大電流を供給した
所定時間後の前記接点の非導通状態を検出する場合には
小電流が供給される。

［実施例コ この発明の４つの実施例について説明する。

まず、この発明の第１実施例の構成を第１図を参照しな
がら説明する。

第１図は、この発明の第１実施例を示す回路図であり、
ホトカプラ（１）〜インバータ（９）は前記従来回路の
ものと全く同一である。

第１図において、この発明の第１実施例は１．前述した
従来回路のものと全く同一のものと、発光ダイオード（
２）のカソードと抵抗器（４）との間に挿入された抵抗
器（１０）と、抵抗器（１０）及び（４）の接続点に一
端が接続されかつ他端が接地されたコンデンサ（１１）
とから構成されている。なお、抵抗器（１０）の抵抗値
はｎＲ、コンデンサ（１１）の容量はＣである。

ところで、この発明の大電流供給回路は、前述したこの
発明の第１実施例ではコンデンサ（１１）及び抵抗器（
４）から構成され、小電流供給回路は、直流電源■い抵
抗器（４）及び（１０）から構成されている。

次に、前述した第１実施例の動作を第２図を参照しなが
ら説明する。

第２図（ａ）及び（ｂ）は１、この発明の第１施例の動
作を示す波形図である。

接点（５）がＯＮすると、その直後は、第２図（ｂ）に
示すように、この接点（５）にコンデンサ（１１）に充
電されていた電流ｉ゛が流れる。この電流ｉは、 ｉ　＝　　（Ｖｘ−Ｖｚｃ）／Ｒ・　ε−”。

と表わされる。この電流ｉは、大きいため酸化等の皮膜
を破壊する。

その後、接点（５）に定常状態の消費電流■が流れる。

この消費電流Ｉは、 Ｉ　＝　（ＶＡ　　ＶＩＣ）／　（Ｒ＋ｎＲ）と表わさ
れる。Ｒ＜ｎＲとすれば、この消費電流Ｉを小さくする
ことができる。

この発明の第１実施例は、前述したように、接点（５）
のＯＮ直後は大電流を流し、その後は小電流を流すよう
にしたので、導通不良を防止でき、かつ消費電流を小さ
くすることができるという効果を奏する。

つづいて、この発明の第２実施例の構成を第３図を参照
しながら説明する。

第３図は、この発明の第２実施例を示す回路図であり、
ホトカプラ（１）〜インバータ（９）及びコンデンサ（
１１）は前記第１実施例のものと全く同一である。

第３図において、この発明の第２実施例は、前述した第
１実施例のものと全く同一のものと、発光ダイオード（
２）のカソードにドレインが接続され、抵抗器（４）及
び接点（５）の接続点にゲートが接続されかつ抵抗器（
４）及びコンデンサ（１１）の接続点にソースが接続さ
れたＦＥＴ（１２）とから構成されている。

ところで、この発明の大電流供給回路は、前述したこの
発明の第２実施例ではコンデンサ（１１）及び抵抗器（
４）から構成され、小電流供給回路は、直流電源ｖＡ、
抵抗器（４）及びＦＥＴ（１２）から構成されている。

次に、前述した第２実施例の動作を第４図を参照しなが
ら説明する。

第４図は、この発明の第２施例のＦＥＴ（１２）の動作
を示す特性図である。

第４図において、横軸はゲート、ソース間の電圧■Ｃ８
、縦軸はドレイン電流１．を示す。

接点（５）がＯＮすると、その直後は、第１実施例と同
様に、この接点（５）にコンデンサ（１１）に充電され
ていた電流が流れる。この電流は、大きいため酸化等の
皮膜を破壊する。

その後、接点（５）に定常状態の小さい消費電流Ｉ。Ｒ
が流れる。この消費電流ＩＤ１１は、第４図に示すよう
に、ＦＥＴ（１２）の特性により定まるものである。

この発明の第２実施例は、前述したように、接点（５）
のＯＮ直後は大電流を流し、その後は小電流を流すよう
にしたので、導通不良を防止でき、かつ消費電流を小さ
くすることができるという効果を奏する。また、接点（
５）のＯＦＦ時のコンデンサ（１１）の充電は充電電流
Ｉ　ｏｓｇにより早くできるので、動作の高速化が可能
である。

つづいて、この発明の第３実施例の構成を第５図を参照
しながら説明する。

第５図は、この発明の第３実施例を示す回路図であり、
ホトカブラ（１）〜インバータ（９）は前記第１実施例
のものと全く同一である。

第５図において、この発明の第３実施例は、前述した第
１実施例のものと全く同一のものと、直流電源ｖＡと発
光ダイオード（２）との間に挿入されホトカブラ（１３
）を構成するホトトランジスタ（１４）と、このホトト
ランジスタ（１４）のコレクタ、エミッタ間に並列接続
された抵抗器（１６）と、抵抗器（１７）を介して直流
電源Ｖ、とインバータ（９）の出力側との間に挿入され
ホトカブラ（１３）を構成する発光ダイオード（１５）
とから構成されている。なお、抵抗器（６）、（７）及
び（１６）の抵抗値はＲ，、Ｒ２、ｎＲであり、コンデ
ンサ（８）の容量はＣ３である８丈な、時定数Ｃ，Ｒ２
、Ｃ，（Ｒ１＋Ｒ２）は接点（５）のチャタリング時間
より大きく設定する。

ところで、この発明の大電流供給回路は、前述したこの
発明の第３実施例ではホトカブラ（１３）及び抵抗器（
４）から構成され、小電流供給回路は、直流電源■あ、
抵抗器（４）及び（１６）から構成されている。

次に、前述した第３実施例の動作を第６図を参照しなが
ら説明する。

第６図（ａ）〜（ｄ）は、この発明の第３施例の動作を
示す波形図である。

第６図において、＜ａ）は接点（５）の電圧■１、（ｂ
）はインバータ（９）の入力側の電圧■２、（ｃ）はイ
ンバータ（９）の出力側の電圧■３、（ｄ）は接点（５
）に流れる電流Ｉを示す。

接点（５）がＯＮすると、その直後は、ｒ　＝　（ＶＡ
　　ｖ＋ｃ）　／　Ｒ で表わされる大きい消費電流が流れる。この電流は、大
きいため酸化等の皮膜を破壊する。

その後、インバータ（９）の出力側がＨとなってホトカ
ブラ（１３）がＯＦＦとなり抵抗器（１６）が接続され
るので、接点（５）に小さい消費電流■が流れる。この
消費電流Ｉは、Ｉ　−（ＶＡ　　ＶＩＣ）／　（Ｒ＋ｎ
Ｒ）と表わされる。

この発明の第３実施例は、前述したように、ホトカブラ
（１３）のＯＮ１０　Ｆ　Ｆにより抵抗器（１６）を接
続すると、接点（５）がＯＮ時、消費電流が抵抗器（１
６）を接続した分だけ減少するので、接点（５）のＯＮ
直後は大電流を流し、その後は小電流を流すことができ
、導通不良を防止でき、かつ消費電流を小さくすること
ができるという効果を奏する。

つづいて、この発明の第４実施例の構成を第７図を参照
しながら説明する。

第７図は、この発明の第４実施例を示す回路図である。

第７図において、この発明の第４実施例は、直流電源Ｖ
＾に接続された接点（５）と、この接点（５）に接続さ
れホトカブラ（１）を構成する発光ダイオード（２）と
、直流電源Ｖ、に接続された抵抗器（６）と、この抵抗
器（６）及びＣＰＵの入力ボートにコレクタが接続され
かつエミッタが接地されホトカブラ（１）を構成するホ
トトランジスタ（３）と、発光ダイオード（２）に接続
された抵抗器（２２）と、この抵抗器（２２）にコレク
タが接続され、ＣＰＵの出力ボートに抵抗器（２４）を
介してベースが接続されかつエミッタが接地されたトラ
ンジスタ（２３）と、接点（５）に並列接続されたＡ部
から構成されている。

なお、抵抗器（２２）の抵抗値はＲ５である。

また、Ａ部は、直流電源■、に接続されたコンデンサ（
１８）と、このコンデンサ（１８）に−端が接続されか
つ他端が接地された抵抗器（１９）と、コンデンサ（１
８）と抵抗器（１９）の接続点にカソードが接続された
ダイオード（２０）と、このダイオード（２０）のアノ
ードに一端が接続されかつ発光ダイオード〈２）のアノ
ードに他端が接続された抵抗器（２１）とから構成され
ている。なお、抵抗器（２１）及び（１つ）の抵抗値は
Ｒ１、Ｒ４であり、コンデンサ（１８）の容量はＣであ
る。

次に、前述した第４実施例の動作を説明する。

ＣＰＵは、接点（５）の状態を検出する時だけ、トラン
ジスタ（２３）をＯＮにする。このＯＮする時間は、１
ｍｓもあれば十分である。

接点（５）がＯＮすると、発光ダイオード（２）及びト
ランジスタ（２３）の電圧降下がそれぞれ■２゜、Ｖ　
Ｔ　Ｒであれば、発光ダイオード（２）に、Ｉ　＝　（
Ｖ、−ＶＰｃ　　ＶＴＩＩ）　／　Ｒ５で表わされる電
流が流れる。その結果、ホトカブラ（１）がＯＮして、
ＣＰＵはＬ　（ＯＶ）を検出する。

接点く５）がＯＦＦでは、電流が流れないので、ホトカ
ブラ（１）が０ＦＦＬ、ＣＰＵはＨ（５Ｖ）を検出する
。

トランジスタ（２３）がＯＦＦの場合には、接点く５）
のＯＮ１０　Ｆ　Ｆの状態にかかわらず、電流が流れな
いので、ホトカブラ（１）がＯＦＦで、ＣＰＵはＨを検
出する。

すなわち、接点（５）の状態を検出する時に、トランジ
スタ（２３）をＯＮＬ、この時だけ電流を流して低消費
電流化をはかる。

しかしながら、トランジスタ（２３）のＯＦＦの期間が
長いと、接点（５）は電圧及び電流が印加されていない
状態で０Ｎ１０ＦＦすることになり、上述したように接
点（５）の信頼性が低下する。そこで、Ａ部を付加して
いる。

トランジスタ（２３）がＯＦＦ、ｔｌｌ：態において、
接点（５）には、接点（５）がＯＮした瞬間、ダイオー
ド（２０）の電圧降下をＶＤとすると、ｉ＝　　（ＶＡ
　　ＶＤ）／Ｒ：１ で表わされる電流が流れ、 ｉ　＝　（ＶＡ−ＶＤ）　／Ｒ３１，−ｔｚｃａ３に従
って、電流が減少する。そして、最終的には、Ｉ　−（
Ｖ、−Ｖ、）／　（Ｒ：、＋Ｒ，）に落ち着く。

この発明の第４実施例は、前述したように、導通不良を
防止でき、かつ消費電流を小さくすることができるとい
う効果を奏する。また、ＣＰＵは、ソフトウェアにより
接点（５）の状態を検出したい時を自由に決定できるた
め、接点（５）が０Ｎ１０ＦＦしたときに発生するチャ
タリングの影響を無視することができる。つまり、チャ
タリング除去回路が不要である。

なお、前記第４実施例でトランジスタ（２３）の代わり
に、ホトカブラを使用すれば、ＶＡ（２４Ｖ）系とＶ、
（５Ｖ）系の絶縁が可能となる。

［発明の効果］ この発明は、以上説明しなとおり、接点が導通状態にな
った時前記接点に大電流を供給する大電流供給回路と、
前記大電流を供給した所定時間後の前記接点の非導通状
態を検出する場合には小電流を供給する小電流供給回路
とを備えたので、導通不良を防止でき、かつ消費電流を
小さくすることができるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の第１実施例を示す回路図、第２図は
この発明の第１実施例の動作を示す波形図、第３図はこ
の発明の第２実施例を示す回路図、第４図はこの発明の
第２実施例のＦＥＴの動作を示す特性図、第５図はこの
発明の第３実施例を示す回路図、第６図はこの発明の第
３実施例の動作を示す波形図、第７図はこの発明の第４
実施例を示す回路図、第８図は従来の接点入力回路を示
す回路図である。 図において、 （１）、（１３）　・・・　ホトカブラ、（２）　・・
・　発光ダイオード、 （３）　・・・　ホトトランジスタ、 （４）、（６）、（７）　・・・　抵抗器、（８）、 なお、 を示す。 ・・・　接点、 （１１）、（１８）　・・・　コンデンサ、・・・　イ
ンバータ１ 、（１６ン、（１９）　・・・　抵抗器、・・・　ＦＥ
Ｔ ・・・　ダイオード１ 、（２２）　　・・・　抵抗器、 ・・・　トランジスタである。

Claims (1)

【特許請求の範囲】
1. 接点が導通状態になった時前記接点に大電流を供給する
   大電流供給回路、及び前記大電流を供給した所定時間後
   の前記接点の非導通状態を検出する場合には小電流を供
   給する小電流供給回路を備えたことを特徴とする接点入
   力回路。