JP4451855B2 - 信号処理装置および制御ユニット - Google Patents

信号処理装置および制御ユニット Download PDF

Info

Publication number
JP4451855B2
JP4451855B2 JP2006096166A JP2006096166A JP4451855B2 JP 4451855 B2 JP4451855 B2 JP 4451855B2 JP 2006096166 A JP2006096166 A JP 2006096166A JP 2006096166 A JP2006096166 A JP 2006096166A JP 4451855 B2 JP4451855 B2 JP 4451855B2
Authority
JP
Japan
Prior art keywords
current
contact
signal processing
corrosion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006096166A
Other languages
English (en)
Other versions
JP2007273197A (ja
Inventor
和弘 小松
啓介 木戸
康司 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2006096166A priority Critical patent/JP4451855B2/ja
Priority to US11/727,360 priority patent/US7854832B2/en
Priority to CN200710087547XA priority patent/CN101047073B/zh
Publication of JP2007273197A publication Critical patent/JP2007273197A/ja
Application granted granted Critical
Publication of JP4451855B2 publication Critical patent/JP4451855B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F13/00Inhibiting corrosion of metals by anodic or cathodic protection
    • C23F13/02Inhibiting corrosion of metals by anodic or cathodic protection cathodic; Selection of conditions, parameters or procedures for cathodic protection, e.g. of electrical conditions
    • C23F13/04Controlling or regulating desired parameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00Contacts
    • H01H1/60Auxiliary means structurally associated with the switch for cleaning or lubricating contact-making surfaces
    • H01H1/605Cleaning of contact-making surfaces by relatively high voltage pulses

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Keying Circuit Devices (AREA)
  • Electronic Switches (AREA)

Description

本発明は、スイッチング素子に電気的に接続される信号処理回路を備え、スイッチング素子の接点に腐蝕防止電流を通電可能な信号処理装置およびこれを備える制御ユニットに関する。
図1は、従来の技術の制御ユニット11の電気回路を示す回路図である。制御ユニット11は、集積回路12の入力端子13がスイッチング素子14に電気的に接続されている。第1の従来の技術と同様に、腐蝕防止電流をスイッチング素子14に通電するための腐蝕防止電流通電抵抗15が、スイッチング素子14と入力端子13との間に並列に接続され、集積回路12のディスクリート部品として設けられている。さらに集積回路12内には、入力端子13に印加されるサージを吸収するためのサージ保護回路16が設けられ、集積回路12のサージ破壊を外部から抑制するためのシリーズ抵抗18が直列的に接続されている。集積回路12内には、入力端子13の電圧に基いて、スイッチング素子14の接点の論理を判定する接点論理判定手段17が含まれる(たとえば特許文献1参照)。
特許2879807号公報
従来の技術では、腐蝕防止電流通電抵抗15がディスクリート部品として設けられるので、ディスクリート部品の部品点数が増加し、複数の入力チャンネルを持つ集積回路12が設けられる制御ユニット10では、ディスクリート部品として相当数の部品点数が増加する(シリーズ抵抗18は集積回路12の外部から来るサージを集積回路12の外で抑制する必要があるため、ディスクリート部品として構成する必要がある)。
本発明の目的は、信号処理回路の外部で、サージから信号処理回路を保護するとともに、信号処理回路のディスクリート部品の部品点数を低減する信号処理装置および制御ユニットを提供することである。
本発明(1)に従えば、腐蝕防止電流通電手段によって、接点に腐蝕防止電流を流して、接点の腐蝕を除去することができる。この腐蝕防止電流は、その電流値がシリーズ抵抗によって決定されている。またシリーズ抵抗は、信号処理回路に印加されるサージを低減し、信号処理回路の破壊を抑制しているとともに、万が一、信号処理回路がショート破壊した場合であっても、信号処理回路が損傷破壊することを防止できる。
本発明(2)に従えば、タイミング信号生成手段から出力されるタイミング信号の変化に基いて、通電状態切換手段が腐蝕防止電流の通電状態を切換えるので、腐蝕防止電流が通電されている状態と通電されていない状態とが周期的に切換えられている。
本発明(3)に従えば、腐蝕防止電流通電状態では、腐蝕防止電流通電手段によって、入力端子を介して接点に腐蝕防止電流が通電される。接点論理判定状態では、接点論理判定電流通電手段によって、入力端子を介して接点に接点論理判定電流が通電される。通電状態切換手段は、腐蝕防止電流通電状態と接点論理判定状態とを切換えることができる。接点論理判定手段は、入力端子に印加されている電圧に基いて、接点の接続状態を判定することができる。これによって腐蝕防止電流通電状態と接点論理判定状態とを切換えることによって、腐蝕防止電流を通電し腐蝕を除去する期間と、接点論理判定電流を通電し接点論理を判定する期間とを分離することができる。
本発明(4)に従えば、タイミング信号生成手段から出力されるタイミング信号の変化に基いて、通電状態切換手段が各状態に切換えるので、周期的に腐蝕防止電流通電状態と接点論理判定状態とを切換えることができる。
本発明(5)に従えば、接点論理判定手段は、接点論理判定状態における、判定結果を出力する。
本発明(6)に従えば、腐蝕防止電流通電時に、入力端子と接点論理判定手段との間で、電圧を低減することができる。
本発明(7)に従えば、通電状態切換手段を含む複数の信号処理回路が含まれ、タイミング信号生成手段によって生成されるタイミング信号の変化に基いて、各信号処理回路に含まれる通電状態切換手段は、その通電状態を切換える。
本発明(8)に従えば、変化するタイミングが異なるタイミング信号が生成され、各信号処理回路の通電状態切換手段のうち少なくとも1つの通電状態切換手段に、この異なるタイミング信号が出力される。これによって前記少なくとも1つの通電状態切換手段が、他の通電状態切換手段と異なるタイミングで、腐蝕防止電流通電状態に切換える。
本発明(9)に従えば、腐蝕防止電流の電流値を変えることができる。
本発明(10)に従えば、通電状態切換手段によって、接点論理判定状態と腐蝕防止電流通電状態とを切換えるときに生じるスパークを吸収させることができる。
本発明(11)に従えば、信号処理装置を備える制御ユニットを実現することができる。
本発明(12)に従えば、接点に腐蝕防止電流を流して、接点の腐蝕を除去することができる。この腐蝕防止電流は、その電流値がシリーズ抵抗によって決定されている。またシリーズ抵抗は、信号処理回路に印加されるサージを低減し、信号処理回路の破壊を抑制しているとともに、万が一、信号処理回路がショート破壊した場合であっても、信号処理回路が損傷破壊することを防止できる。
本発明(1)によれば、接点と入力端子との間にシリーズ抵抗を介在させることによって、腐蝕防止電流の電流値を決定する抵抗、および信号処理回路のサージ破壊を抑制するための抵抗の機能をシリーズ抵抗に兼ね備えさせることができ、かつ信号処理装置の部品点数を低減することができる。これによって信号処理装置の構成を簡単化することができる。さらに前記2つの抵抗の機能をシリーズ抵抗に兼ね備えさせることによって、熱源を少なくすることができる。
本発明(2)によれば、腐蝕防止電流が通電されている状態と通電されていない状態とを周期的に切換え、接点に長時間腐蝕防止電流が通電されることを抑制している。これによって接点が過剰に発熱することを抑制できる。
本発明(3)によれば、腐蝕防止電流を通電し腐蝕を除去する期間と、接点論理判定電流を通電し接続状態を判定する期間とを分離することによって、腐蝕防止電流より電流値が小さい接点論理判定電流によって接点の接続状態を判定できる。このように接点論理判定電流を通電することによって、抵抗値の大きなシリーズ抵抗を介在させても、接点の接続状態を判定することができる、つまり接点論理を判定することができる。これによって抵抗値の大きなシリーズ抵抗を接点と入力端子との間に介在させ、前記2つの機能を兼ね備えさせても、良好に接点の接点論理を判定することができる。
本発明(4)によれば、腐蝕防止電流通電状態と接点論理判定状態とを周期的に切換え、接点の接続状態を定期的に判定することが実現される。
本発明(5)によれば、接点論理判定状態における判定結果を出力するので、その出力に腐蝕防止電流通電状態における判定結果と接点論理判定状態における判定結果とが混在せず、出力された判定結果に基いて接点の接続状態の判定することが容易である。
本発明(6)によれば、腐蝕防止電流通電状態において、入力端子と接点論理判定手段との間で電圧を低減することができる。この低減された電圧に基いて、接点論理判定手段が接点の接続状態を判定するので、低電圧の領域で接点の接続状態を判定することができる。これによって腐蝕防止電流通電状態のような大電流が流れて、接点に高電圧が印加されているときに、接点の接続状態が判定されることがない。したがって接続状態の誤判定を抑制でき、接点の接続状態の判定が容易になる。
本発明(7)によれば、各信号回路に含まれる通電状態切換手段は、タイミング信号生成手段が生成するタイミング信号に基いて、腐蝕電流通電状態と接点論理判定状態とを切換える。したがって通電状態切換手段毎にタイミング信号生成手段を構成する必要がなく、構成を簡単にすることができる。
本発明(8)によれば、少なくとも1つの通電状態切換手段が、他の通電状態切換手段と異なるタイミングで、腐蝕防止電流通電状態に切換える。これによって同時に複数の信号処理回路に腐蝕防止電流が通電されることを阻止することができ、同時に複数の信号処理回路で発熱し、電磁波を発生することを阻止できる。複数の信号処理回路のうち少なくとも1つの信号処理回路において、他の信号処理回路と異なるタイミングで発熱させ、電磁波を発生させるので、異常発熱を抑制し、放射電界強度の悪化を抑制できる。
本発明(9)によれば、接点論理判定手段の判定結果に基いて、腐蝕防止電流の電流値を変化させることができる。たとえばスイッチング素子の接点の腐蝕が進んでいる場合、腐蝕防止電流の電流値を大きくして腐蝕の除去を促進し、スイッチング素子の接点の腐蝕が除去されていれば、腐蝕防止電流の電流値を小さくして信号処理回路における発熱を抑制することができる。
本発明(10)によれば、スパークを吸収することによって、放出電界強度の悪化を抑制できる。
本発明(11)によれば、信号処理装置を備える制御ユニットを実現することができる。
本発明(12)によれば、接点と入力端子との間にシリーズ抵抗を介在させることによって、腐蝕防止電流の電流値を決定する抵抗、および信号処理回路のサージ破壊を抑制するための抵抗の機能をシリーズ抵抗に兼ね備えさせることができ、部品点数を低減することができる。これによって構成を簡単化することができる。さらに前記2つの抵抗の機能をシリーズ抵抗に兼ね備えさせることによって、熱源を少なくすることができる。
以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。また実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。
図2は、本実施の第1の実施の形態の信号処理装置20の電気的な構成を示すブロック図である。図3は、信号処理装置20を備えるECU40の電気的な構成を示すブロック図である。図4は、信号処理装置20の電気回路を示す回路図である。信号処理装置20は、スイッチング素子21に電気的に接続され、スイッチング素子21の接点21aの腐蝕を除去するために、腐蝕防止電流を前記接点21aに通電可能に構成される。スイッチング素子21の接点21aは、スイッチング素子21の2つの端子を接触させたときの接点を意味する。信号処理装置20は、制御ユニットである電子制御ユニット(略称:ECU)40に含まれる。ECU40は、さらにマイコン92を含み、たとえば自動車などの車両に搭載されている。マイコン92には、油圧ソレノイドなどのアクチュエータ93に電気的に接続されている。マイコン92は、アクチュエータ93を制御する機能を有する。信号処理回路20およびマイコン92には、図示しない電源が電気的に接続されている。マイコン92は、信号処理装置20を介してスイッチング素子21に電気的に接続されている。信号処理装置20は、スイッチング素子21の接点21aの接続状態、すなわち接点論理を判定し、この判定結果をマイコン92に出力する装置である。マイコン92は、スイッチング素子21の接点21aの接続状態に基いて、アクチュエータ93を制御し、車両の駆動などを行う。スイッチング素子21は、たとえばオーバドライブスイッチであり、スイッチをオンにするとマイコン92がアクチュエータ93である変速油圧ソレノイドを駆動制御する。ただしスイッチング素子21は、オーバドライブスイッチに限定されず、ブレーキスイッチ、ハザードスイッチであってもよく、またスイッチング素子に限定されず、コネクタであってもよい。アクチュエータ93も、変速油圧ソレノイドに限定するものでない。車両には、これらスイッチおよびアクチュエータが含まれている。信号処理装置20は、ECU40に含まれるものに限定されず、電化製品などに搭載される制御ユニットに含まれてもよい。信号処理装置20には、集積回路(信号処理回路)22とシリーズ抵抗23とが含まれている。
集積回路22は、入力される電気信号に基いて処理を行い、電気信号を出力する回路である。集積回路22は、基本的に、電源ライン24、導電路25、接点論理判定電流通電手段26、腐蝕防止電流通電手段27、サージ保護手段28、通電状態切換手段29、接点論理判定手段30および発振手段31を含む。
電源ライン24は、図示しない電源に電気的に接続されている。集積回路22は、入力端子32を備え、入力端子32がシリーズ抵抗23を介して、スイッチング素子21に電気的に接続されている。導電路25は、入力端子32に電気的に接続されている。
接点論理判定電流通電手段26は、電源ライン24に供給される電流に基いて、導電路25に、接点論理判定電流を供給する回路である。接点論理判定電流とは、スイッチング素子21の接点21aの接続状態を判定するためにスイッチング素子21に通電する電流である。接点論理判定電流通電手段26は、接点論理判定電流通電部41と接点論理判定電流調整部42とを備える。接点論理判定電流通電部41は、電源ライン24と導電路25との間に並列的に接続されている。接点論理判定電流通電部41は、いわゆる電界効果トランジスタ(略称:FET)であり、ソースが電源ライン24に、ドレインが導電路25に電気的に接続され、基板がソースに電気的に接続されている。以下においてFETは、特に記載がなければ、デプレションモードおよびエンハンスメントモードのいずれのFETであってもよい。ただしFETに限定されず、バイポーラトランジスタであってもよい。接点論理判定電流通電部41のドレインと導電路25との間には、ダイオード43が電気的に介在し、電流が導電路25から電源ライン24に逆流することを阻止している。
接点論理判定電流調整部42は、電源ライン24から導電路25に、接点論理判定電流通電部41を介して流れる電流の電流値を、調整する機能を有する。接点論理判定電流調整部42は、電源ライン24を流れる電流の電流値に基いて、接点論理判定電流通電部41のゲートに印加する電圧を調整し、接点論理判定電流通電部41の電流を調整する機能を有する。本実施の形態では、接点論理判定電流調整部42は、2つのFET42a,42bと、コンパレータ42cと、調整部分圧回路42dとを含んで構成される。ただし接点論理判定電流調整部42はこのような構成に限定されない。
2つのFET42a,42bは、電源ライン24と接地との間に、直列的に接続される。電源ライン24側のFET42a(以下では、「上流側FET42a」と称する場合がある)は、ソースが電源ライン24に、ドレインが接地側のFET42b(以下では、「下流側FET42b」と称する場合がある)ドレインに電気的に接続されている。さらに上流側FET42aのゲートは、上流側FET42aのドレイン、および接点論理判定電流通電部41のゲートに電気的に接続されている。下流側FET42bは、ソースが抵抗100を介して接地されている。
オペアンプ42cは、反転入力端子が下流側FET42bのソースに電気的に接続され、非反転入力端子が調整部分圧回路42dに電気的に接続されている。オペアンプ42cの出力端子は、下流側FET42bのゲートに電気的に接続されている。調整部分圧回路42dは、いわゆる分圧回路であり、電源ライン24に電気的に接続されて、接地されている。調整部分圧回路42dは、電源ライン24に印加される電圧を分圧して、その分圧された制限電圧V1をオペアンプ42cの非反転入力端子に印加するように構成されている。制限電圧V1は、たとえば7Vである。
腐蝕防止電流通電手段である腐蝕防止電流通電手段27は、スイッチング素子21の接点21aに腐蝕防止電流を通電する機能を有する。腐蝕防止電流は、スイッチング素子21の接点21aの腐蝕を除去可能な電流であり、信号処理において伝送される電気信号の電流値よりはるかに大きい電流値の電流である。腐蝕防止電流の電流値は、接点論理判定電流より大きい電流値に設定されている。腐蝕防止電流は、たとえば15mAであり、接点論理判定電流は、たとえば1.5mAである。本実施の形態では、腐蝕防止電流通電手段27は、npn型トランジスタであり、コレクタが電源ライン24に電気的に接続され、エミッタが導電路25に電気的に接続されている。ただしnpn型のトランジスタに限定されず、pnp型のトランジスタであってもよい。
腐蝕防止電流通電手段27のエミッタとベースとが、電流値制限抵抗44を介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。腐蝕防止電流通電手段27のエミッタと導電路25との間には、逆流防止手段45が介在している。本実施の形態では、逆流防止手段45は、ダイオードであり、アノードが腐蝕防止電流通電手段27に、カソードが導電路25に電気的に接続されており、入力端子32に印加される電圧が上昇した場合に電源ライン24への流入電流を抑制する。腐蝕防止電流通電手段27は、シリーズ抵抗23によって制限された腐蝕防止電流を供給する機能を有する。
サージ吸収手段であるサージ保護手段28は、入力端子32に印加されるサージ、すなわち集積回路22に印加されるサージを吸収する機能を有する。サージ保護手段28は、2つのツェナーダイオードを直列的に接続されて構成され、その一端が導電路25に電気的に接続され、他端が接地されている。2つのツェナーダイオードは、互いにカソードが電気的に接続され、一方のツェナーダイオードのアノードが導電路25に電気的に接続され、他方のツェナーダイオードのアノードが接地されている。ただし、サージ保護手段28の構成は、このような構成に限定されない。
通電状態切換手段29は、腐蝕防止電流通電状態と接点論理判定状態とを切換える回路である。通電状態切換手段29は、たとえばスイッチであり、発振手段31からのIPULSE信号のオンオフに同期してスイッチがオンオフするものであって、電流値制限抵抗44に直列に電気的に接続され、その一端が電源ライン24に、他端が電流制限抵抗44に電気的に接続される。通電状態切換手段29には、腐蝕防止電流通電手段27のベースが電流制限抵抗44と並列的に接続されている。腐蝕防止電流通電状態は、入力端子32を介してスイッチング素子21の接点21aに腐蝕防止電流を通電している状態であり、接点論理判定状態は、入力端子32を介してスイッチング素子21の接点21aに接点論理判定電流を通電している状態である。
接点論理判定手段30は、導電路25の電圧、すなわち入力端子32の電圧に基いて、スイッチング素子21の接点21aの接点論理を、間歇的に判定する機能を有する。本実施の形態では、接点論理判定手段30は、接点論理判定部61と判定結果出力部62とを有する。接点論理判定部61は、コンパレータ61aと判定部分圧回路61bとを含む。
コンパレータ61aは、非反転入力端子に導電路25が電気的に接続され、反転入力端子に判定部分圧回路61bが電気的に接続されている。コンパレータ61aの出力端子には、判定結果出力部62が電気的に接続されている。判定部分圧回路61bは、いわゆる分圧回路であり、電源ライン24に印加される電圧を分圧して接点論理基準電圧V3を生成し、コンパレータ61aの反転入力端子に接点論理基準電圧V3を印加する機能を有する。接点論理基準電圧V3は、たとえば7Vであり、接点論理判定電流を通電したときに、スイッチング素子21の接点21aが接続されているか否かを判定するための基準電圧である。本実施の形態では、判定部分圧回路61bは、2つの抵抗が直列的に電気的に接続され、その一端が電源ライン24に、他端が接地されている。
判定結果出力部62は、接点論理判定状態における、スイッチング素子21の接点21aの接点論理を出力する機能を有する。本実施の形態では、判定結果出力部62は、D型フリップフロップを含み、一方の入力端子であるD端子が接点論理判定部61の出力端子、つまりコンパレータ61aの出力端子に、他方の入力端子であるCLK端子に発振手段31が電気的に接続されている。判定結果出力部62の出力端子であるQ端子が、たとえばマイコンに電気的に接続されている。判定結果出力部62は、CLK端子に入力されるFFCLK信号に基いて、D端子に入力される信号をQ端子から出力する。
図5は、発振手段31から発振されるIPLUSE信号65およびFFCLK信号66の変化のタイミングを示す図である。図5は、横軸が経過時間であり、縦軸がHiレベルおよびLoレベルを示している。タイミング信号生成手段である発振手段31は、いわゆる発振回路であり、IPLUSE信号65およびFFCLK信号66を発振可能に構成されている。発振手段31は、たとえば発振回路によって構成される。ただし発振回路に限定されず、中央演算処理装置(Central Processing Unit:略称CPU)であってもよい。タイミング信号であるIPLUSE信号65は、図5(a)に示すように、周期的に信号レベルがHiおよびLoに切換わる信号であり、発振手段31から通電状態切換手段29に伝送され入力される。通電状態切換手段29は、IPLUSE信号65に基いて、腐蝕防止電流通電状態(スイッチのオン状態)と接点論理判定状態(スイッチのオフ状態)とを切換える機能を有する。
発振手段31と判定結果出力手段62との間には、Delay回路91が介在している。FFCLK信号66は、周期的に信号レベルがHiおよびLoに切換わる信号であり、図5(b)に示すように、発振手段31から出力されるIPLUSE信号65がLoレベルに立ち下がったこと、すなわち通電状態切換手段29のスイッチがオフ状態になったことをトリガとして、数μsの安定期間を経過後に、LoレベルからHiレベルに立ち上がる信号である。FFCLK信号66は、判定結果出力部62のCLK端子に伝送され入力される。
本実施の形態では、IPLUSE信号65およびFFCLK信号66は、周期を100μsである。IPLUSE信号65は、HiおよびLoレベルが50μs毎に切換わるデューティー比が50%の信号である。FFCLK信号66は、そのデューティー比が10%の信号である。デューティー比は、1周期のうちHiレベルの信号が発振される期間の占める割合である。ただし周期に限定されず、デューティー比も50%および10%に限定されない。
電源ライン24、導電路25、接点論理判定電流通電手段26、腐蝕防止電流通電手段27、サージ保護手段28、通電状態切換手段29、接点論理判定手段30、発振手段31および入力端子32を含む回路が信号処理回路である腐蝕防止回路64に相当し、本実施の形態では、集積回路22に腐蝕防止回路64が含まれている。
シリーズ抵抗23は、集積回路22とスイッチング素子21との間に、直列的に接続される抵抗である。シリーズ抵抗は、数kΩであり、たとえば1kΩであり、接点の腐蝕を除去するような腐蝕防止電流が流れるように設定されるとともに、スイッチング素子に腐蝕防止電流が通電する際、集積回路22内に印加する電圧、具体的には、導電路25に印加される電圧を低減させる機能と、導電路25に集積回路22外部から印加されるサージを低減し、前記サージに起因するサージ破壊を抑制する機能とを有する。シリーズ抵抗23は、前記2つの機能を達成する抵抗である。したがって1つのシリーズ抵抗体23だけで、腐蝕防止電流値が設定され、かつサージ低減値が設定される。
以下では、スイッチング素子21の2つの接点を接触させた場合の、信号処理装置20の動作および接点論理を判定する動作を説明する。まず発振手段31から出力されるIPLUSE信号65がLoレベルである場合について説明する。発振手段31がLoレベルのIPLUSE信号65を出力すると、通電手段切換手段29は、LoレベルのIPLUSE信号65に基いて、電源ライン24と電流制限抵抗44との間を非導通状態に切換える。このように非導通状態になると、接点論理判定電流通電手段26によって、電源ライン24から導電路25に接点論理判定電流が供給される。この接点論理判定電流は、接点論理判定電流調整部42によって、その電流値が調整されている。
具体的には、まず下流側FET42bのソースの電圧が制限電圧V1未満であるので、オペアンプ42cからHiレベルの信号が出力され、下流側FET42bのソース−ドレイン間が導通される。これによって接点論理判定電流が流れると、電源ライン24から上流側および下流側FET42a,42bならびに抵抗100を通る電流が流れる。このように電流が流れることによって、下流側FET42bのソースの電圧が制限電圧V1以上になると、オペアンプ42cからLoレベルの信号が出力され、下流側FET42bのソース−ドレイン間を流れる電流量が制限される。これによって上流側FET42aのドレインと下流側FET42bのドレイン間に印加する電圧が低下する。このような電圧の低下にともなって、接点論理判定電流通電部41のベースに印加する電圧が減少し、接点論理判定電流通電部41のソース−ドレイン間を流れる接点論理判定電流の電流値が減少する。このようにして電源ライン24から上流側および下流側FET42a,42bならびに抵抗100を通って接地に流れる電流の電流値に基いて、接点論理判定電流の電流値を制限している。つまり抵抗100の抵抗値によって、接点論理判定電流の電流値の上限値を設定することができ、電源ライン24の電圧の電圧値が異常に大きくなり、接点論理判定電流の電流値が大きくなることを抑制できる。これによってサージ破壊を抑制できる。
次に発振手段31から出力されるIPLUSE信号65がHiレベルである場合について説明する。発振手段31がHiレベルのIPLUSE信号65である腐蝕除去信号を出力すると、通電手段切換手段27は、この腐蝕除去信号に基いて、電源ライン24と電流制限抵抗44との間を導通する。このように通電手段切換手段29の導通状態が切換わると、腐蝕防止電流通電手段27によって、導電路25に腐蝕防止電流が供給され、腐蝕防止電流通電手段27、逆流防止手段45およびシリーズ抵抗23を介してスイッチング素子21の接点21aに腐蝕防止電流が通電される。このように腐蝕除去信号が発振手段31から出力されると、腐蝕防止電流がスイッチング素子21に通電される腐蝕防止電流通電状態になる。このときシリーズ抵抗23を介しているので、腐蝕防止電流の電流値が、予め定められる電流値を越えないように制限されている。
この状態において、発振手段31からLoレベルのIPULSE信号65が出力されると、通電状態切換手段27は、このLoレベルのIPULSE信号に基いて、電源ライン24と電流制限抵抗44との間を非導通状態に切換える。このように非導通状態になると、接点論理判定電流通電手段26によって、電源ライン24から導電路25に接点論理判定電流が供給される。接点論理判定電流は、導電路25を介してスイッチング素子21の接点21aおよびコンパレータ61aの非反転入力端子に通電される。
コンパレータ61aは、導電路25の電圧が接点論理基準電圧V3以上かまたは未満かを判定する。導電路25の電圧が接点論理基準電圧V3以上であれば、コンパレータ61aは、スイッチング素子21の接点21aが接続されていないと判定し、Hiレベルの信号を出力する。この信号は、判定結果出力部62のD端子に入力される。導電路25の電圧が接点論理基準電圧V3未満であれば、コンパレータ61aは、スイッチング素子21の接点21aが接続されていると判定し、Loレベルの信号を出力する。この信号は、判定結果出力部62のD端子に入力される。このようにして接点論理を判定する。
判定結果出力部62は、発振手段31から発振されるFFCLK信号66がLoレベルからHiレベルに切換わると、Q端子からD端子に入力される信号と同レベルの信号を、すなわち接点論理の判定結果をQ端子から出力する。FFCLK信号66は、Delay回路91によって、PULSE信号65がLoレベルのとき、一時Hiレベルに切換わる。したがって導電路25に接点論理判定電流が供給されているときに、判定結果出力部62から接点論理を表す電気信号が出力される。このように発振手段31からLoレベルのIPULSE信号65が腐蝕除去信号に出力されると、スイッチング素子21の接点21aの接点論理を判定する接点論理判定状態になる。
以下では、このような構成を有する信号処理装置20が相する効果について説明する。本実施の形態の信号処理装置20によれば、スイッチング素子21の接点21aと入力端子32との間にシリーズ抵抗23を介在させることによって、腐蝕防止電流の電流値を決定する抵抗、および集積回路22の破壊を抑制するための抵抗の機能をシリーズ抵抗23に兼ね備えさせることができ、かつ信号処理装置20の部品点数を低減することができる。これによって信号処理装置20の構成を簡単化することができる。さらに前記2つの抵抗の機能をシリーズ抵抗23に兼ね備えさせることによって、熱源を少なくすることができる。
また信号処理装置20は、サージによってサージ保護手段28が破壊した場合、入力端子32に印加する電圧を低減させ、シリーズ抵抗23によって集積回路22のサージ破壊を抑制することができる。したがってシリーズ抵抗23を設けることによって、安全性を高めることができる。さらにこのような腐蝕防止電流の電流値を決定するためのシリーズ抵抗23をディスクリート部品として設けるので、発熱量が大きな発熱源を、複数の発熱源を備える集積回路22の外部に配置することができ、集積回路22の発熱を抑制できる。
本実施の形態の信号処理装置20によれば、腐蝕防止電流が通電されている状態と通電されていない状態とを周期的に切換え、接点21aに長時間腐蝕防止電流が通電されることを抑制している。これによって接点が過剰に発熱することを抑制できる。
本実施の形態の信号処理装置20によれば、腐蝕防止電流を通電し腐蝕を除去する期間と、接点論理判定電流を通電し接点論理を判定する期間とを分離することによって、腐蝕防止電流より電流値が小さい接点論理判定電流によってスイッチング素子21の接点21aの接点論理を判定できる。このように接点論理判定電流を通電することによって、抵抗値の大きなシリーズ抵抗23を介在させても、スイッチング素子21の接点21aの接続状態を判定することができる、つまり接点論理を判定することができる。これによって抵抗値の大きなシリーズ抵抗23をスイッチング素子21の接点21aと入力端子32との間に介在させ、前記2つの機能を兼ね備えさせても、良好にスイッチング素子21の接点21aの接点論理の判定することができる。
本実施の形態の信号処理装置20によれば、シリーズ抵抗23として大きな抵抗値の抵抗を用いることができる。これによって入力端子32に印加する電圧を低減させることができ、集積回路22のサージ破壊を抑制することができる。したがってシリーズ抵抗23を設けることによって、安全性を高めることができる。
本実施の形態の信号処理装置20によれば、腐蝕防止電流通電状態と接点論理判定状態とを周期的に切換え、スイッチング素子21の接点21aの接点論理を定期的に判定することが実現される。
本実施の形態の信号処理装置20によれば、判定結果出力部62によって接点論理判定状態における判定結果を出力するので、出力に腐蝕防止電流通電状態における判定結果と接点論理判定状態における判定結果とが混在せず、スイッチング素子21の接点21aの接点論理を判定することが容易である。
本実施の形態の信号処理装置20によれば、判定結果出力部62は、FFCLK信号66に基いて、出力される。FFCLK信号66は、IPLUSE信号65がHiからLoレベルに切換わる、つまり接点論理判定状態に切換ってから遅延時間経過後に、LoからHiレベルに切換える、つまり判定結果を出力させる。遅延時間を設けることによって、腐蝕防止電流を通電停止後に導電路25に残存する電荷を可及的に取除き、接点論理の誤判定を抑制している。
本実施の形態の信号処理装置20によれば、腐蝕防止機能を有する集積回路22とシリーズ抵抗23とを有する制御ユニット40を実現することができる。
図6は、実施の第2の形態の信号処理装置20Aの電気回路を示す回路図である。実施の第2の形態の信号処理装置20Aは、実施の第1の形態の信号処理装置20と構成が類似している。したがって実施の第2の形態の信号処理装置20Aの構成について、実施の第1の形態の信号処理装置20の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置20Aには、集積回路22Aとシリーズ抵抗23とが含まれている。集積回路22Aには、基本的に、電源ライン24、導電路25、接点論理判定電流通電手段26、腐蝕防止電流通電手段27、サージ保護手段28、通電状態切換手段29、接点論理判定手段30A、発振手段31Aおよび入力端子32を含む腐蝕防止回路64Aが含まれている。
接点論理判定手段30Aは、接点論理判定部61を含み、入力端子32との間に減電圧部70とが介在する。減電圧部70は、アナログ−ディジタルコンバータのサンプルホールドと等価の回路を有し、導電路25に流れる電流のうち高周波成分を保持し、電圧を低減する機能を有する。減電圧部70は、コンパレータ70aとコンデンサ70bと基準電源70cとを含む。コンパレータ70bの非反転入力端子に導電路25が電気的に接続されている。コンデンサ70bは、コンパレータ70aの非反転入力端子に対して並列に導電路25に接続され、接地されている。基準電源70cは、コンパレータ70aの反転入力端子に電気的に接続され、コンパレータ70aの非反転入力端子に基準電圧を印加している。コンパレータ70aの出力端子は、接点論理判定部61のコンパレータ61aの非反転入力端子に電気的に接続されている。
発振手段31Aは、デューティー比が、たとえば10%のIPLUSE信号を腐蝕除去信号生成部52に与える。ただしデューティー比が10%のIPLUSE信号に限定されず、10%以下でもよく、高周波成分を含むIPLUSE信号であればよい。このようにして与えられるIPLUSE信号に基いて、腐蝕防止電流が導電路25に供給される。
以下では、減電圧部70および接点論理判定手段30Aの動作について説明する。導電路25に接点論理判定電流が流れると、コンデンサ70bを充電するとともに、コンパレータ70aの非反転入力端子に電圧が印加される。コンパレータ70aは、印加される電圧、すなわち導電路25の電圧と基準電圧とを比較する。
導電路25の電圧が基準電圧以上の場合、コンパレータ70aからHiレベルの電気信号が出力され、接点論理判定部61の非反転入力端子に入力される。このHiレベルの電気信号の電圧値は、接点論理基準電圧V3より大きく設定され、コンパレータ70aからHiレベルの電気信号が出力されると、接点論理判定部61のコンパレータ61aからHiレベルの電気信号、すなわち接続されていないことを表す信号が出力される。
導電路25の電圧が基準電圧未満の場合、コンパレータ70aからLoレベルの電気信号が出力され、接点論理判定部61の非反転入力端子に入力される。このLoレベルの電気信号の電圧値は、接点論理基準電圧V3より小さく設定され、コンパレータ70aからLoレベルの電気信号が出力されると、接点論理判定部61のコンパレータ61aからLoレベル、すなわち接続されていることを表す信号が出力される。
さらに腐蝕防止電流が導電路25に流れると、コンデンサ70bが充電される。デューティー比が、たとえば10%の高周波成分を含むIPLUSE信号が発振されているので、腐蝕防止電流の通電時間が短い。したがって腐蝕防止電流によってコンデンサ70bを充分に充電できず、コンパレータ70aの非反転入力端子に印加される電圧が増加しない、すなわち低減される。このように非反転入力端子に印加される電圧が低減されるので、スイッチング素子21の接点21aが接続されており、腐蝕防止電流が通電されるとき、コンパレータ70aは、出力端子からLoレベルの電気信号を、常時出力する。したがって腐蝕防止電流によって接点論理を判定することがなく、腐蝕防止電流通電状態において、接点論理判定部61が接点論理を判定することが阻止されている。
本実施の形態の信号処理装置20Aによれば、腐蝕防止電流通電状態において、減電圧部70によって、電圧を低減することができる。この低減された電圧に基いて、接点論理判定部61がスイッチング素子21の接点21aの接点論理を判定するので、定電圧の領域でスイッチング素子21の接点21aの接点論理を判定することができる。これによって腐蝕防止電流通電状態のような大電流が流れて、スイッチング素子21の接点21aに高電圧が印加されているときに、前記接点21aの接点論理が判定されることがない。したがって接点論理の誤判定を抑制でき、スイッチング素子21の接点21aの接点論理を判定が容易になる。
本実施の形態の信号処理装置20Aによれば、実施の第1の形態の信号処理装置20と同様の構成によって、実施の第1の形態の信号処理装置20と同様の効果を奏する。
図7は、実施の第3の形態の信号処理装置20Bの電気回路を示す回路図である。実施の第3の形態の信号処理装置20Bは、実施の第1の形態の信号処理装置20と構成が類似している。したがって実施の第2の形態の信号処理装置20Bの構成について、実施の第1の形態の信号処理装置20の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置20Bには、集積回路22Bとシリーズ抵抗23とが含まれている。集積回路22Bには、基本的に、電源ライン24、導電路25、接点論理判定電流通電手段26、腐蝕防止電流通電手段27、サージ保護手段28、通電状態切換手段29、接点論理判定手段30B、発振手段31Aおよび入力端子32を含む腐蝕防止回路64Bが含まれている。
接点論理判定手段30Bは、接点論理判定部61を含み、入力端子32との間にローパスフィルタ71が介在する。ローパスフィルタ71は、導電路25と接点論理判定部61の非反転入力端子との間に介在している。ローパスフィルタ71は、本実施の形態では、抵抗71aとコンデンサ71bとを含む。このようなローパスフィルタ71を介在させることによって、通電時間が短い腐蝕防止電流は、ローパスフィルタ71で阻止され、接点論理判定部61に到達しない。したがって腐蝕防止電流が通電されている状態では、接点論理を判定することが阻止される。これによって腐蝕防止電流通電状態において接点論理が判定されることを阻止し、接点論理判定状態でのみ接点論理の判定が行われる。これによって接点論理を判定することが容易である。
図8は、実施の第4の形態の信号処理装置20Cの電気回路を概略的に示す回路図である。実施の第4の形態の信号処理装置20Cは、実施の第1の形態の信号処理装置20と構成が類似している。したがって実施の第2の形態の信号処理装置20Cの構成について、実施の第1の形態の信号処理装置20の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置20Cは、実施の第1の形態の信号処理装置20に対して、スパーク吸収手段73が設けられている。腐蝕防止回路64Cには、腐蝕防止回路64に対してスパーク吸収手段73がさらに含まれている。
スパーク吸収手段73は、接点論理判定状態と腐蝕防止電流通電状態とを切換える際、つまり接点論理判定電流から腐蝕防止電流に通電する電流を切換える際、スパークが発生し、このスパークを吸収する機能を有する。スパークとは、電流の電流値を急激に変化させたときに、瞬間的に発生する異常電流であり、短時間。スパーク吸収手段73は、接点論理判定電流通電手段26および腐蝕防止電流通電手段29と導電路25との各接点74,75の間に設けられている。
スパーク吸収手段73は、抵抗73aとコンデンサ73bとを有する。抵抗73aは、導電路25に介在し、コンデンサ73bは、抵抗73aより上流側に導電路25に並列に接続され、接地されている。このようにして構成されるスパーク吸収手段73は、コンデンサ73bによって、導電路25に発生するスパークを吸収する。これによってスパークに起因する集積回路22Cの破壊を防止することができる。さらに本実施の形態の信号処理装置20によれば、スパークを吸収することによって、放出電界強度の悪化を抑制できる。
以下では、実施の第5の形態の信号処理装置20Dについて、図2〜4を参照しつつ説明する。実施の第5の形態の信号処理装置20Dは、実施の第1の形態の信号処理装置20と構成が類似している。したがって実施の第5の形態の信号処理装置20Dの構成について、実施の第1の形態の信号処理装置20の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置20Dの集積回路22Dは、複数の腐蝕防止回路64を含む。さらに詳細に説明すると、集積回路22Dには、複数のチャンネルが設けられる、すなわち複数の入力端子32が形成されている。集積回路22Dには、各チャンネル毎に腐蝕防止回路64が形成されている。さらに詳細に説明すると、各腐蝕防止回路64は、電源ライン24および接点論理判定部30を共有している。集積回路22Dでは、各腐蝕防止回路64が接点論理判定部30を共有するために、マルチプレクサ(略称:MPX)81が設けられている。MPX81は、各腐蝕防止回路64の腐蝕判定導電路に電気的に接続され、その出力が接点論理判定部61の非反転入力端子に電気的に接続されている。MPX81は、接点論理判定部61の非反転入力端子と電気的に接続する導電路25を、複数の導電路25のうちいずれか1つの導電路25に切換える機能を有する。
発振手段31Dは、たとえばCPUであり、IPLUSE信号65、FFCLK信号66および切換信号82を発振可能に構成される。発振手段31Dは、各腐蝕防止回路64の通電状態切換手段29にIPLUSE信号65を伝送し、判定結果出力部62のCLK端子にFFCLK信号66を伝送する。これによって各腐蝕防止回路64に含まれる通電状態切換手段29は、発振手段31Dから出力されるIPLUSE信号65に基いて、腐蝕防止電流通電状態と接点論理判定状態とを切換える。また発振手段31Dは、さらにMPX81に切換信号82を伝送する。MPX81は、発振手段31Dから出力される切換信号82に基いて、接続する導電路25をいずれかの導電路25に切換える。
図9は、発振手段31Dから発振されるIPLUSE信号65、FFCLK信号66および切換信号82の変化のタイミングを示す図である。図9は、横軸が経過時間であり、縦軸がHiレベルおよびLoレベルを示している。切換信号82は、IPLUSE信号65に対してHiおよびLoレベルを反転した信号である。MPX82は、切換信号82のレベルがLoからHiに切換ると、接続する導電路25を切換える。これによって接点論理判定手段30に電気的に接続される導電路25が周期的に切換わる、すなわち接点論理判定手段30に電気的に接続されるスイッチング素子21を周期的に切換えることができる。これによって複数のスイッチング素子21が形成される集積回路22Dであっても、各スイッチング素子21の接点21aの接点論理を判定することができる。
本実施の形態の信号処理装置20Dによれば、各腐蝕防止回路64に含まれる通電状態切換手段29は、発振手段31Dが生成するIPULSE信号65に基いて、腐蝕電流通電状態と接点論理判定状態とを切換える。したがって通電状態切換手段29毎に発振手段31Dを構成する必要がなく、構成を簡単にすることができる。
また本実施の形態の信号処理装置20Dによれば、複数の腐蝕防止回路64が1つの接点論理判定手段30を共有するので、集積回路22Dに複数の腐蝕防止回路64を構成する場合、その部品点数を低減でき、構成を簡単にすることができる。
図10は、発振手段31Dから発振される第2の形態の電気信号の変化のタイミングを示す図である。図10は、横軸が経過時間であり、縦軸がHiレベルおよびLoレベルを示している。発振手段31Dは、3つのIPLUSE信号65a,65b,65cと、FFCLK信号66と、切換信号82を発振可能に構成されている。本実施の形態では、説明の便宜上3つIPLUSE信号が伝送される場合について説明するけれども、4つ以上であってもよく2つであってもよい。発振手段31Dは、3つのIPLUSE信号65a,65b,65cを互いに異なる腐蝕防止回路64の腐蝕除去信号生成部52に出力している。3つのIPLUSE信号65a,65b,65cは、互いに異なるタイミングで、LoレベルからHiレベルおよびLoレベルからHiレベルに周期的に切換わる。本実施の形態では、3つのIPLUSE信号65a,65b,65cは、互いに異なる時間にHiレベルとなっており、たとえばデューティー比が17%である。切換信号82は、その電圧レベルが、3つのIPLUSE信号65a,65b,65cの電圧レベルと反転するように生成され発振される。具体的には、3つのIPLUSE信号65a,65b,65cのうちいずれかのIPLUSE信号65a,65b,65cがHiレベルになると、切換信号82がLoレベルになる。また3つのIPLUSE信号65a,65b,65cがLoレベルになると、切換信号82がHiレベルになる。したがってMPX81は、いずれかの腐蝕防止回路64が腐蝕防止電流通電状態から接点論理判定状態に切換ると、接続する導電路25を切換る。この切換える導電路25を、腐蝕防止電流通電状態から接点論理判定状態に切換わった腐蝕防止回路64に含まれる導電路25にすることによって、腐蝕防止電流が接点論理判定手段30に通電することを阻止できる。
本実施の形態の信号処理装置20Dによれば、少なくとも1つの通電状態切換手段29が、他の通電状態切換手段29と異なるタイミングで、腐蝕防止電流通電状態に切換える。これによって同時に複数の腐蝕防止回路64に腐蝕防止電流が通電されることを阻止することができ、同時に複数の腐蝕防止回路64で発熱し、電磁波を発生することを阻止できる。複数の腐蝕防止回路64のうち少なくとも1つの信号処理回路において、他の信号処理回路と異なるタイミングで発熱させ、電磁波を発生させるので、異常発熱を抑制し、放射電界強度の悪化を抑制できる。
本実施の形態の信号処理装置20によれば、腐蝕検出手段によって検出結果に基いて、腐蝕防止電流の電流値を変化させることができる。たとえばスイッチング素子の接点の腐蝕が進んでいる場合、腐蝕防止電流の電流値を大きくして腐蝕の除去を促進し、スイッチング素子の接点の腐蝕が除去されていれば、腐蝕防止電流の電流値を小さくして信号処理回路における発熱を抑制することができる。
発振手段31をCPUによって構成し、IPLUSE信号65およびFFCLK信号66のデューティー比を変更可能に構成してもよい。たとえば入力手段を設け、CPUに指令を与え、前記デューティー比を変更させるように構成させればよい。
図11は、発振手段31Dから発振される第3の形態の電気信号の変化のタイミングのを示す図である。図11は、横軸が経過時間であり、縦軸がHiレベルおよびLoレベルを示している。図11に示すように3つのIPLUSE信号65a,65b,65cのデューティー比を83%とし、互いに異なる時間にLoレベルになる。切換信号82は、3つのIPLUSE信号65a,65b,65cのうちいずれかのIPLUSE信号65a,65b,65cがLoレベルになると、切換信号82がHiレベルになる。また3つのIPLUSE信号65a,65b,65cがHiレベルになると、切換信号82がLoレベルになる。さらにMPX81が切換える導電路25を、腐蝕防止電流通電状態から接点論理判定状態に切換わった腐蝕防止回路64に含まれる導電路25にすることによって、腐蝕防止電流が接点論理判定手段30に通電することを阻止しつつ、接点論理を判定しない状態において、継続的に腐蝕防止電流を通電することができ、効率的に腐蝕防止電流の通電と接点論理の判定を行うことができる。
本実施の形態では、接点論理判定状態の場合についてだけ、判定結果を出力させているけれども、腐蝕防止電流通電状態においても、導電路25の電圧値を検出し、この検出された電圧値に基いて、地絡および短絡などを検出し、ダイアグ検出させてもよい。
本実施の形態では、実施の第1の形態の腐蝕防止回路64が複数設けられる場合について説明しているけれども、実施の第2、第3および第4の形態の腐蝕防止回路64A,64B,64Cが複数設けられる集積回路であってもよい。
本実施の形態では、スイッチング素子21の接点がLoサイドに配置されているけれども、Hiサイドに配置されてもよい。
図12は、実施の第6の形態の信号処理装置20Eの電気回路を概略的に示す回路図である。信号処理装置20Eは、集積回路22Eを含み、ECU40Eに備えられる。実施の第6の形態の信号処理装置20Eは、実施の第1の形態の信号処理装置20に腐蝕検出手段95およびタイミング生成手段96とが設けられている。腐蝕検出手段95は、導電路25に電気的に接続され、スイッチング素子21の接点21aの腐蝕を検出する機能を有する。具体的には、導電路25に印加される電圧の電圧値に基いて、前記接点21aの腐蝕を検出する。腐蝕検出手段95は、さらにタイミング生成手段96に電気的に接続され、腐蝕を検出すると、タイミング生成手段96に電気信号を出力する機能を有する。タイミング生成手段96は、AND回路によって構成され、発振手段31および通電状態切換手段29と電気的に接続されている。タイミング生成手段96は、腐蝕検出手段95から出力される電気信号および発振手段31から出力されるHiレベルの電気信号を受信すると、通電状態切換手段29に腐蝕除去信号が出力する。これによって通電状態切換手段29は、スイッチング素子21の接点21aの腐蝕を検出するとともに、腐蝕防止電流が通電する。このようにスイッチング素子21の接点21aの腐蝕を検出するとともに、腐蝕防止電流を通電する構成であってもよい。
図13は、実施の第7の形態の信号処理装置20Fに含まれる腐蝕防止電流通電手段27Fおよび通電状態切換手段29Fの電気回路を概略的に示す回路図である。実施の第7の形態の信号処理装置20Fは、実施の第1の形態の信号処理装置20と、腐蝕防止電流通電手段27および通電状態切替手段29の構成が異なる。信号処理装置20Fについては、腐蝕防止電流通電手段27の構成についてだけ説明する。腐蝕防止電流通電手段27Fは、スイッチング素子21の接点21aに通電する腐蝕防止電流の電流値を変えるための回路である。具体的には、腐蝕防止電流通電手段27Fは、第1通電手段97と、第2通電手段98と、第3通電手段99とを有する。
第1通電手段97は、スイッチング素子21の接点21aに電流値I1の腐蝕防止電流を通電する機能を有する。電流値I1は、接点論理判定電流より大きい電流値に設定されている。本実施の形態では、第1通電手段97は、npn型トランジスタ97aと電流値制限抵抗97bとを含む。npn型トランジスタ97aは、エミッタとベースとが電流値制限抵抗97bを介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。またnpn型トランジスタ97aは、コレクタが電源ライン24に電気的に接続され、エミッタが導電路25に電気的に接続されている。ただしnpn型のトランジスタに限定されず、pnp型のトランジスタであってもよい。
npn型トランジスタ97aのエミッタと導電路25との間には、逆流防止手段45が介在している。本実施の形態では、逆流防止手段45は、ダイオードであり、アノードが第1通電手段27Fに、カソードが導電路25に電気的に接続されており、入力端子32に印加される電圧が上昇した場合に電源ライン24への流入電流を抑制している。
第2通電手段98は、スイッチング素子21の接点21aに電流値I2の腐蝕防止電流を通電する機能を有する。電流値I2は、電流値I1より小さく接点論理判定電流より大きい電流値に設定されている。本実施の形態では、第2通電手段98は、npn型トランジスタ98aと電流値制限抵抗98bと抵抗器98cとを含む。npn型トランジスタ98aは、エミッタとベースとが電流値制限抵抗98bを介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。またnpn型トランジスタ98aは、コレクタが電源ライン24に電気的に接続され、エミッタが抵抗器98cの一端に電気的に接続されている。電流値制限抵抗98bと抵抗器98cとは、並列に接続されている。ただしnpn型のトランジスタに限定されず、pnp型のトランジスタであってもよい。第2通電手段98の抵抗器98cの他端は、逆流防止手段45に電気的に接続され、逆流防止手段45を介して導電路25に電気的に接続されている。
第3通電手段99、スイッチング素子21の接点21aに電流値I3の腐蝕防止電流を通電する機能を有する。電流値I3は、電流値I2より小さく接点論理判定電流より大きい電流値に設定されている。本実施の形態では、第3通電手段99は、npn型トランジスタ99aと抵抗器99bとを含む。npn型トランジスタ99aは、エミッタとベースとが電流値制限抵抗99bを介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。またnpn型トランジスタ99aは、コレクタが電源ライン24に電気的に接続され、エミッタが抵抗器99cの一端に電気的に接続されている。電流値制限抵抗99bと抵抗器99cとは、並列に接続されている。ただしnpn型のトランジスタに限定されず、pnp型のトランジスタであってもよい。抵抗器99cの他端は、逆流防止手段45に電気的に接続され、逆流防止手段45を介して導電路25に電気的に接続されている。第3通電手段99の抵抗器99cは、第2通電手段98の抵抗器98cより大きな抵抗値に設定されている。
通電状態切換手段29Fは、腐蝕防止電流通電状態と接点論理判定状態とを切換えるとともに、腐蝕防止電流の電流値を切換えるための回路である。通電状態切換手段29Fは、第1切換手段29aと、第2切換手段29bと、第3切換手段29cとを含む。第1〜第3切換手段29a〜29cは、たとえばスイッチであり、発振手段31からのIPULSE信号のオンオフに同期してスイッチがオンオフするものである。
第1切換手段29aは、第1通電手段97の電流値制限抵抗97bに直列に電気的に接続され、その一端が電源ライン24に、他端が電流制限抵抗97bに電気的に接続される。第1切換手段29aには、第1通電手段97のnpn型トランジスタ97aのベースが電流制限抵抗44と並列的に接続されている。
第2切換手段29bは、第2通電手段98の電流値制限抵抗98bに直列に電気的に接続され、その一端が電源ライン24に、他端が電流制限抵抗98bに電気的に接続される。第2切換手段29bには、第2通電手段98のnpn型トランジスタ98aのベースが電流制限抵抗99bと並列的に接続されている。
第3切換手段29cは、第3通電手段99の電流値制限抵抗99bに直列に電気的に接続され、その一端が電源ライン24に、他端が電流制限抵抗99bに電気的に接続される。第3切換手段29cには、第3通電手段99のnpn型トランジスタ99aのベースが電流制限抵抗99bと並列的に接続されている。
さらにマイコン92が発振手段31に電気的に接続され、マイコン92は、接点論理判定手段30から出力される判定結果に基いて、スイッチング素子21の接点21aの腐蝕の進行状況を判定し、いずれの第1〜第3通電手段29a〜29cに発振手段31から腐蝕除去信号を伝送すべきかを決定する機能を有する。具体的には、マイコン92は、予め定められる3つの閾値を有し、判定結果、具体的には出力される電圧値が前記3つの閾値のうちいずれの閾値を越えているかを判定する。越えている閾値の数に基いて、スイッチング素子21の接点21aの腐蝕の進行状況を判定し、いずれの第1〜第3通電手段29a〜29cに発振手段31から腐蝕除去信号を伝送すべきかを決定し、決定される第1〜第3通電手段29a〜29cに腐蝕除去信号を伝送する。
このようにして構成される腐蝕防止電流通電手段27および通電状態切替手段27の動作について説明する。マイコン92が腐食の進行状況がかなり進んでいる第1状態の場合、発振手段31から第1切替手段29aに腐蝕除去信号が伝送する。第1切替手段29aは、この信号に基いて、電源ライン24と電流制限抵抗97bとの間を導通する。これによってnpn型トランジスタ97aのコレクタ−エミッタ間が導通し、電流値I1の腐蝕防止電流がスイッチング素子21の接点21aに通電される。
マイコン92が第1状態より腐蝕の進行していない場合、発振手段31から第2切替手段29bに腐蝕除去信号を伝送する。第2切替手段29bは、この信号に基いて、電源ライン24と電流制限抵抗98bとの間を導通する。これによってnpn型トランジスタ98aのコレクタ−エミッタ間が導通し、電流値I2の腐蝕防止電流がスイッチング素子21の接点21aに通電される。
マイコン92が第2状態より腐蝕の進行していない場合、発振手段31から第3切替手段29cに腐蝕除去信号が伝送されると、第3切替手段29cは、この信号に基いて、電源ライン24と電流制限抵抗99bとの間を導通する。これによってnpn型トランジスタ99aのコレクタ−エミッタ間が導通し、電流値I3の腐蝕防止電流がスイッチング素子21の接点21aに通電される。
このようにマイコン92は、判定結果に基いてスイッチング素子21の接点21aの腐蝕の進行状態を検出し、腐蝕の進行状態に応じて、スイッチング素子21の接点21aに通電する腐蝕防止電流の電流値を決定する。
本実施の形態の信号処理装置20Fによれば、発振手段31から腐蝕除去信号を伝送する通電手段を第1〜第3通電手段29a〜29cのうちから選択することによって、3つの異なる電流値I1,I2,I3の腐蝕防止電流を通電することができる。
また本実施の形態の信号処理装置20Fによれば、接点論理判定手段30の判定結果に基いて、腐蝕防止電流の電流値を変化させることができる。たとえばスイッチング素子21の接点21aの腐蝕が進んでいる場合、腐蝕防止電流の電流値を大きくして腐蝕の除去を促進し、スイッチング素子21の接点21aの腐蝕が除去されていれば、腐蝕防止電流の電流値を小さくして信号処理回路における発熱を抑制することができる。
従来の技術の制御ユニット11の電気回路を示す回路図である。 本実施の第1の実施の形態の信号処理装置20の電気的な構成を示すブロック図である。 信号処理装置20を備えるECU40の電気的な構成を示すブロック図である。 信号処理装置20の電気回路を示す回路図である。 発振手段31から発振されるIPLUSE信号65およびFFCLK信号66の変化のタイミングを示す図である。 実施の第2の形態の信号処理装置20Aの電気回路を示す回路図である。 実施の第3の形態の信号処理装置20Bの電気回路を示す回路図である。 実施の第4の形態の信号処理装置20Cの電気回路を概略的に示す回路図である。 発振手段31Dから発振されるIPLUSE信号65、FFCLK信号66および切換信号82の変化のタイミングを示す図である。 発振手段31Dから発振される第2の形態の電気信号の変化のタイミングを示す図である。 発振手段31Dから発振される第3の形態の電気信号の変化のタイミングを示す図である。 実施の第6の形態の信号処理装置20Eの電気回路を概略的に示す回路図である。 実施の第7の形態の信号処理装置20Fに含まれる腐蝕防止電流通電手段27Fおよび通電状態切換手段29Fの電気回路を概略的に示す回路図である。
符号の説明
20 信号処理装置
21 スイッチング素子
22 集積回路
23 シリーズ抵抗
26 接点論理判定電流通電手段
27 腐蝕防止電流通電手段
28 サージ吸収手段
29 通電状態切換手段
30 接点論理判定手段
31 発振手段
32 入力端子
40 電子制御ユニット
64 腐蝕防止回路
70 減電圧部
71 ローパスフィルタ
73 スパーク吸収手段

Claims (12)

  1. 接点と電気的に接続される入力端子と、
    入力端子を介して入力される信号を処理するとともに、接点の腐蝕を除去するための腐蝕防止電流を、入力端子を介して接点に対し通電可能な腐蝕防止電流通電手段とを含む信号処理回路を備え、
    信号処理回路の入力端子と接点との間に電気的に介在するシリーズ抵抗を有し、当該シリーズ抵抗を介して前記腐蝕防止電流を通電させるとともに前記信号処理回路に入るサージを低減させてなることを特徴とする信号処理装置。
  2. 周期的に変化するタイミング信号を生成し、生成されたタイミング信号を通電状態切換手段に出力するタイミング信号生成手段と、
    腐蝕防止電流を通電状態を切換える通電状態切換手段とをさらに含み、
    通電状態切換手段は、出力されたタイミング信号の変化に基いて、腐蝕防止電流通電の通電状態を切換えることを特徴とする請求項1に記載の信号処理装置。
  3. 入力端子に腐蝕防止電流より小さい電流値の接点論理判定電流を通電可能な接点論理判定電流通電手段と、
    入力端子に電気的に接続され、入力端子に印加されている電圧に基いて接点の接続状態を判定する接点論理判定手段と、
    腐蝕防止電流を入力端子に通電する腐蝕防止電流通電状態と、接点論理判定電流を入力端子に通電して接点の接続状態を判定する接点論理判定状態とを切換える通電状態切換手段とが信号処理回路にさらに含まれることを特徴とする請求項1に記載の信号処理装置。
  4. 周期的に変化するタイミング信号を生成し、生成されたタイミング信号を通電状態切換手段に出力するタイミング信号生成手段をさらに含み、
    通電状態切換手段は、出力されたタイミング信号の変化に基いて、腐蝕防止電流通電状態と接点論理判定状態とを切換えることを特徴とする請求項3に記載の信号処理装置。
  5. 接点論理判定手段は、タイミング信号の変化に基いて、接点論理判定状態における接点論理判定手段の判定結果を出力することを特徴とする請求項4に記載の信号処理装置。
  6. 接点論理判定手段は、入力端子との間に腐蝕防止電流通電時に電圧を低減させる電圧低減部を含むことを特徴とする請求項3または4に記載の信号処理装置。
  7. 請求項2に記載の複数の信号処理回路を備える信号処理装置であって、
    周期的に変化するタイミング信号を生成するタイミング信号生成手段であって、各信号処理回路に含まれる通電状態切換手段にタイミング信号を出力するタイミング信号生成手段をさらに含み、
    各信号処理回路の通電状態切換手段は、出力されたタイミング信号の変化に基いて、腐蝕防止電流通電状態と接点論理判定状態とを切換えることを特徴とする信号処理装置。
  8. タイミング信号生成手段は、変化するタイミングが異なるタイミング信号を生成し、各信号処理回路の通電状態切換手段のうち少なくとも1つの通電状態切換手段に、他の通電状態切換手段に出力されるタイミング信号と異なるタイミング信号を出力することを特徴とする請求項7に記載の信号処理装置。
  9. 腐蝕防止電流通電手段は、接点論理判定手段の判定結果に基いて、腐蝕防止電流の電流値を変化させることを特徴とする請求項3〜8のうちいずれか1つに記載の信号処理装置。
  10. 接点論理判定状態と腐蝕防止電流通電状態とを通電状態切換手段によって切換えるときに生じるスパークを吸収するスパーク吸収手段をさらに含むことを特徴とする請求項2〜9のうちいずれか1つに記載の信号処理装置。
  11. 請求項1〜10のいずれか1つに記載の信号処理装置と制御手段とを備え、
    制御手段は、信号処理装置から出力される判定結果に基いて駆動装置を制御することを特徴とする制御ユニット。
  12. 接点と接続された信号処理回路の入力端子を介して、接点の腐蝕を除去するための腐蝕防止電流を当該接点に通電させる腐蝕防止電流防止方法において、
    前記接点と前記入力端子との間に設けられたシリーズ抵抗を介して、前記腐蝕防止電流を前記接点に通電させるとともに、前記シリーズ抵抗が前記信号処理回路に入るサージを低減させることを特徴とする接点腐蝕防止方法。
JP2006096166A 2006-03-30 2006-03-30 信号処理装置および制御ユニット Expired - Fee Related JP4451855B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006096166A JP4451855B2 (ja) 2006-03-30 2006-03-30 信号処理装置および制御ユニット
US11/727,360 US7854832B2 (en) 2006-03-30 2007-03-26 Signal processing device and control unit
CN200710087547XA CN101047073B (zh) 2006-03-30 2007-03-30 信号处理装置及控制单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006096166A JP4451855B2 (ja) 2006-03-30 2006-03-30 信号処理装置および制御ユニット

Publications (2)

Publication Number Publication Date
JP2007273197A JP2007273197A (ja) 2007-10-18
JP4451855B2 true JP4451855B2 (ja) 2010-04-14

Family

ID=38559744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006096166A Expired - Fee Related JP4451855B2 (ja) 2006-03-30 2006-03-30 信号処理装置および制御ユニット

Country Status (3)

Country Link
US (1) US7854832B2 (ja)
JP (1) JP4451855B2 (ja)
CN (1) CN101047073B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638009B2 (en) * 2009-09-30 2014-01-28 The Toro Company Corrosion reducing two-wire control systems
JP5163723B2 (ja) * 2010-09-24 2013-03-13 株式会社デンソー スイッチ監視装置、制御装置および制御方法
JP5768762B2 (ja) * 2012-05-22 2015-08-26 株式会社デンソー 信号入力回路
JP6276239B2 (ja) 2015-10-27 2018-02-07 ファナック株式会社 リレーの接点の接点不良を防ぐ負荷制御装置
MY194498A (en) * 2017-05-31 2022-11-30 Honda Motor Co Ltd Microcomputer input switch
JP7386784B2 (ja) * 2020-12-24 2023-11-27 株式会社クボタ 電子制御装置、作業車両および入力回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879807B2 (ja) * 1992-07-30 1999-04-05 矢崎総業株式会社 スイッチの腐食防止回路
JPH0714463A (ja) * 1993-06-24 1995-01-17 Matsushita Electric Ind Co Ltd 接点信号判別装置
JP2001216878A (ja) * 2000-02-03 2001-08-10 Toyota Motor Corp スイッチ状態監視回路及びスイッチ
JP3587802B2 (ja) * 2001-05-21 2004-11-10 富士通テン株式会社 スイッチの接点腐食防止装置
JP3625472B1 (ja) * 2004-04-05 2005-03-02 富士通テン株式会社 接点腐食防止装置
JP3625474B1 (ja) 2004-04-05 2005-03-02 富士通テン株式会社 接点腐食防止回路
JP3625473B1 (ja) * 2004-04-05 2005-03-02 富士通テン株式会社 接点腐食防止方法および装置
JP2006310287A (ja) 2005-03-30 2006-11-09 Fujitsu Ten Ltd 腐蝕防止方法、腐蝕防止装置、信号処理装置および制御ユニット

Also Published As

Publication number Publication date
JP2007273197A (ja) 2007-10-18
CN101047073A (zh) 2007-10-03
US7854832B2 (en) 2010-12-21
CN101047073B (zh) 2010-12-01
US20070232087A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4451855B2 (ja) 信号処理装置および制御ユニット
US11289894B2 (en) Overcurrent protection circuit
JP6400610B2 (ja) 負荷駆動回路
CN100553135C (zh) 接点腐蚀防止电路
US10298223B2 (en) Semiconductor device driving circuit
KR100850840B1 (ko) 구동장치
US7410563B2 (en) Method and apparatus for preventing corrosion of contact
JP4280145B2 (ja) 絶縁抵抗低下検出器およびその自己診断方法
JP4271169B2 (ja) 半導体装置
JP2009147994A (ja) 電力供給制御回路
US11831148B2 (en) Undervoltage protection and control circuit for electronic switches
JP6402832B2 (ja) 半導体デバイス駆動回路およびインバータ装置
JP2006310287A (ja) 腐蝕防止方法、腐蝕防止装置、信号処理装置および制御ユニット
JP2015015817A (ja) スイッチング制御回路
JP2009118580A (ja) 車両用回転電機装置
CN108063612B (zh) 半导体装置
JP2006349466A (ja) 温度検出装置
WO2023007558A1 (ja) 電力供給装置
US20180278145A1 (en) Overboost Suppressing Circuit for Boost Converter
JP2007116388A (ja) 半導体装置
KR100354726B1 (ko) 집적형 전력 증폭단을 제어하기 위한 방법 및 장치
EP4407872A1 (en) Electrical power switching circuit
JP2018054543A (ja) デバイス検査装置及びデバイス検査方法
JP2018073908A (ja) 誘導性負荷制御装置
JP2009291048A (ja) 過電流保護回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees