JP2009291048A

JP2009291048A - 過電流保護回路

Info

Publication number: JP2009291048A
Application number: JP2008143495A
Authority: JP
Inventors: Hiroyuki Ushida; 博之牛田
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2008-05-30
Filing date: 2008-05-30
Publication date: 2009-12-10
Anticipated expiration: 2028-05-30
Also published as: JP4900321B2

Abstract

【課題】スイッチング用パワートランジスタのオフ時間を長くすることができるとともに、突入電流が流れる時でも遅れることなくスイッチング用パワートランジスタをオフしてスイッチング用パワートランジスタの破損を防止することができる過電流保護回路を提供する。
【解決手段】シャント抵抗Ｒｓｈ１による検出電流が第１の設定値以上になったときにトランジスタＱ２がオンしてＣＲ回路１４のコンデンサＣ２が放電して出力電圧が設定値以下になると駆動回路１１によりパワーＭＯＳトランジスタＱ１をオフさせ、トランジスタＱ２のオフによりＣＲ回路１４のコンデンサＣ２が充電して出力電圧が設定値以上になると駆動回路１１によりパワーＭＯＳトランジスタＱ１をオンさせる。シャント抵抗Ｒｓｈ２による検出電流が、第１の設定値よりも大きい第２の設定値以上になるとトランジスタＱ４がオンしてパワーＭＯＳトランジスタＱ１のゲート電圧を下げてオフさせる。
【選択図】図１

Description

本発明は、過電流保護回路に関するものである。

パワートランジスタを過電流から保護する保護回路が特許文献１等において開示されている。詳しくは、シャント抵抗によりパワートランジスタに流れる電流を検出して、電流に応じた電圧値と基準電圧値とを比較して大電流が流れたときにアンドゲート回路を介してパワートランジスタをオフさせる。
特開平９−３３１６２５号公報

ところが、パワートランジスタに所定のオフ期間を設けて過電流からパワートランジスタを保護する場合において、負荷へは電源電圧を供給したいためシャント抵抗における電圧ドロップを小さくする必要がある。そのためシャント抵抗の抵抗値を極めて低くすることになり、負荷ショートなどで電流を制限する抵抗がシャント抵抗しかない場合、負荷ショート時は極めて大電流が瞬間的に流れる。このとき、パワートランジスタをオフするのに遅れが発生する。詳しくは、パワートランジスタに大電流が流れたときにパワートランジスタをオフするまでにロジック素子のターンオン・ターンオフ分の遅れが生じてしまい、パワートランジスタがオフするまでの間にパワートランジスタが破損するおそれがある。

本発明は、このような背景の下になされたものであり、その目的は、スイッチング用パワートランジスタのオフ時間を長くすることができるとともに、突入電流が流れる時でも遅れることなくスイッチング用パワートランジスタをオフしてスイッチング用パワートランジスタの破損を防止することができる過電流保護回路を提供することにある。

請求項１に記載の発明では、電源から負荷への通電経路に設けられ、前記負荷に供給される電流をスイッチング制御するスイッチング用パワートランジスタと、前記スイッチング用パワートランジスタのゲートに接続され、前記スイッチング用パワートランジスタにゲート電圧を印加して当該スイッチング用パワートランジスタをオンさせる駆動回路と、前記通電経路に設けられた第１の電流検出部と、前記第１の電流検出部による検出電流が予め設定された第１の設定値以上になるとオンし、前記第１の電流検出部による検出電流が前記第１の設定値より小さくなるとオフする第１の半導体スイッチと、コンデンサと抵抗とを備え、前記第１の半導体スイッチのオンにより前記コンデンサが放電して出力電圧を低下させ、前記第１の半導体スイッチのオフにより前記コンデンサが充電されるとともに出力電圧を上昇させるＣＲ回路と、前記通電経路に設けられた第２の電流検出部と、前記第２の電流検出部による検出電流が予め設定された前記第１の設定値よりも大きい第２の設定値以上になるとオンする第２の半導体スイッチと、を備えており、前記駆動回路は、前記ＣＲ回路の出力電圧が低下して予め設定された停止信号出力値以下になると前記スイッチング用パワートランジスタをオフし、前記ＣＲ回路の出力電圧が上昇して予め設定された駆動信号出力値以上になると前記スイッチング用パワートランジスタをオンし、前記駆動回路による前記スイッチング用パワートランジスタのオン・オフ制御とは独立して、前記第２の半導体スイッチのオンにより前記スイッチング用パワートランジスタのゲート電圧を下げて当該スイッチング用パワートランジスタをオフすることを要旨とする。

請求項１に記載の発明によれば、駆動回路によりスイッチング用パワートランジスタがオンすると負荷に電流が供給される。そして、過電流が流れた場合、第１の電流検出部による検出電流が予め設定された第１の設定値以上になると、第１の半導体素子がオンしてＣＲ回路のコンデンサが放電し、ＣＲ回路の出力電圧が予め設定された停止信号出力値以下になると、駆動回路によりスイッチング用パワートランジスタがオフされる。そして、第１の半導体スイッチがオフとなり、ＣＲ回路のコンデンサが充電して出力電圧が予め設定された駆動信号出力値以上になると、駆動回路によりスイッチング用パワートランジスタがオンされる。即ち、スイッチング用パワートランジスタは、ＣＲ回路の出力電圧が停止信号出力値以下になってから駆動信号出力値以上になるまで、オフ状態に維持される。このようにして、ＣＲ回路を用いることによりスイッチング用パワートランジスタのオフ期間を長くとることができ、スイッチング用パワートランジスタの平均損失を下げることができる。

なお、駆動信号出力値と停止信号出力値とは、駆動信号出力値の方が停止信号出力値よりも小さくてもよく、停止信号出力値の方が駆動信号出力値よりも小さくてもよく、また、駆動信号出力値と停止信号出力値が等しくてもよい。

一方、突入電流が流れたときには、ＣＲ回路および駆動回路によるスイッチング用パワートランジスタのオフが遅れがちとなる。しかしながら、本発明によれば、第２の電流検出部による検出電流が、予め設定された第１の設定値よりも大きい第２の設定値以上になると、第２の半導体スイッチがオンして、スイッチング用パワートランジスタのゲート電圧を下げる。これにより、突入電流に対しては、駆動回路によるスイッチング用パワートランジスタのオン・オフ制御とは独立して、スイッチング用パワートランジスタがオフされる。つまり、ＣＲ回路および駆動回路によりスイッチング用パワートランジスタをオフする場合には最初に過電流が流れたとき（初回異常時）の動作が遅くなるので、初回異常時についてはＣＲ回路および駆動回路によらずに、第２の半導体スイッチによりスイッチング用パワートランジスタを直接オフする。これにより突入電流からスイッチング用パワートランジスタを保護することができる。このようにして、突入電流が流れる時でも遅れることなくスイッチング用パワートランジスタをオフしてスイッチング用パワートランジスタの破損を防止することができる。

請求項２に記載の発明では、請求項１に記載の発明において、前記ＣＲ回路の出力が入力され、定常状態において前記スイッチング用パワートランジスタをオンするオン信号を出力する制御部と、一方の入力端子に前記ＣＲ回路の出力が接続され、他方の入力端子に前記制御部の出力が接続され、出力端子に前記駆動回路が接続されたアンドゲート回路と、を備え、前記アンドゲート回路は、前記制御部からオン信号と前記ＣＲ回路の出力電圧が前記駆動信号出力値以上になったことを受けて、前記駆動回路により前記スイッチング用パワートランジスタをオンし、前記制御部は、前記ＣＲ回路の出力電圧と閾値電圧とを比較して、所定時間内に前記出力電圧が閾値電圧以上となる回数および閾値電圧以下となる回数の少なくとも一方が予め設定した規定回数に達すると、前記アンドゲート回路の前記他方の入力端子に前記スイッチング用パワートランジスタをオフするオフ信号を出力し、前記アンドゲート回路は、前記制御部からのオフ信号を受けて前記駆動回路により前記スイッチング用パワートランジスタをオフすることを要旨とする。

請求項２に記載の発明によれば、制御部により、ＣＲ回路の出力電圧と閾値電圧とが比較され、所定時間内に、閾値電圧以上となる回数および閾値電圧以下となる回数の少なくとも一方が予め設定した規定回数に達すると、アンドゲート回路の入力端子にスイッチング用パワートランジスタをオフする信号が出力されて、スイッチング用パワートランジスタの駆動が完全に停止される。

請求項３に記載の発明では、請求項２に記載の発明において、前記ＣＲ回路と、前記アンドゲート回路および前記制御部との間にシュミットトリガ回路を設けたことを要旨とする。

請求項３に記載の発明によれば、ＣＲ回路の出力をシュミットトリガ回路を通すことにより急峻に変化する電圧がアンドゲート回路と制御部に送られる。

本発明によれば、スイッチング用パワートランジスタのオフ時間を長くすることができるとともに、突入電流が流れる時でも遅れることなくスイッチング用パワートランジスタをオフしてスイッチング用パワートランジスタの破損を防止することができる。

（第１の実施の形態）
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１には、過電流保護回路の構成を示す。

４８ボルトの直流電源Ｅ１の負極端子は接地されている。直流電源Ｅ１の正極端子は、第１の電流検出部としての第１のシャント抵抗Ｒｓｈ１の一端と接続されている。第１のシャント抵抗Ｒｓｈ１の他端はスイッチング用パワートランジスタとしてのＮチャネル型パワーＭＯＳトランジスタ（ＮチャネルパワーＭＯＳＦＥＴ）Ｑ１のドレインと接続されている。パワーＭＯＳトランジスタＱ１のソースは、第２の電流検出部としての第２のシャント抵抗Ｒｓｈ２の一端と接続されている。第２のシャント抵抗Ｒｓｈ２の他端は負荷１０を介して接地されている。

直流電源Ｅ１から負荷１０への通電経路に設けられたパワーＭＯＳトランジスタＱ１のゲートには駆動回路１１が接続されている。駆動回路１１によりパワーＭＯＳトランジスタＱ１にゲート電圧が印加され、パワーＭＯＳトランジスタＱ１をオンすることができるようになっている。即ち、パワーＭＯＳトランジスタＱ１により負荷１０に供給される電流をスイッチング制御することができる。

マイコン１２の出力端子１２ａにはアンドゲート回路１３の第１の入力端子１３ａが接続されている。アンドゲート回路１３はＩＣにて構成されている。アンドゲート回路１３の出力端子は駆動回路１１と接続されている。

直流電源Ｅ１の正極端子と第１のシャント抵抗Ｒｓｈ１との間の接続点Ｐ１にはｐｎｐトランジスタＱ２のエミッタが接続されている。ｐｎｐトランジスタＱ２のコレクタは抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端は接地されている。ｐｎｐトランジスタＱ２のベースは抵抗Ｒ１を介してパワーＭＯＳトランジスタＱ１のドレインと接続されている。そして、第１の半導体スイッチとしてのｐｎｐトランジスタＱ２は、負荷１０の通電経路に設けられた第１のシャント抵抗Ｒｓｈ１による検出電流が予め設定された第１の設定値以上になるとオンし、第１のシャント抵抗Ｒｓｈ１による検出電流が第１の設定値より小さくなるとオフする。つまり、第１のシャント抵抗Ｒｓｈ１には、流れる電流ｉに応じた電圧が発生し、第１のシャント抵抗Ｒｓｈ１に流れる電流が１０アンペアになるとｐｎｐトランジスタＱ２がオンし、１０アンペアより小さくなるとオフするようになっている。

５ボルトの直流電源Ｅ２の負極端子は接地されている。直流電源Ｅ２の正極端子は抵抗Ｒ４の一端と接続され、抵抗Ｒ４の他端はＮチャネル型ＭＯＳトランジスタ（ＮチャネルＭＯＳＦＥＴ）Ｑ３のドレインと接続されている。ＭＯＳトランジスタＱ３のソースは接地されている。ＭＯＳトランジスタＱ３のゲートは、ｐｎｐトランジスタＱ２と抵抗Ｒ３との間の接続点Ｐ２と接続されている。

ＭＯＳトランジスタＱ３のドレインはＣＲ回路１４を介してアンドゲート回路１３の第２の入力端子１３ｂおよびマイコン１２の入力端子１２ｂと接続されている。ＣＲ回路１４は抵抗Ｒ５とコンデンサＣ２を備え、ＭＯＳトランジスタＱ３のドレインに抵抗Ｒ５の一端が接続され、抵抗Ｒ５の他端はコンデンサＣ２の一方の電極と接続されている。コンデンサＣ２の他方の電極は接地されている。抵抗Ｒ５とコンデンサＣ２との間の接続点Ｐ３がアンドゲート回路１３の第２の入力端子１３ｂおよびマイコン１２の入力端子１２ｂと接続されている。よって、アンドゲート回路１３は一方の入力端子にＣＲ回路１４の出力が接続され、他方の入力端子にマイコン１２の出力が接続され、出力端子に駆動回路１１が接続された構成となっている。

また、抵抗Ｒ４の抵抗値を大きくするとともに抵抗Ｒ５の抵抗値を小さくして、ＣＲ回路１４のコンデンサＣ２の放電を速くし、充電を遅くしている。
アンドゲート回路１３は、ＣＲ回路１４の出力電圧（第２の入力端子１３ｂに入力する電圧）と、上限閾値電圧および下限閾値電圧とを比較している。そして、ＣＲ回路１４の出力電圧が上限閾値電圧（本実施形態では３ボルト）を超えると入力電圧がハイとなったと判定し、ＣＲ回路１４の出力電圧が下限閾値電圧（本実施形態では１ボルト）を下回ると入力電圧がローとなったと判定する。即ち、アンドゲート回路１３において、マイコン１２からオン信号とＣＲ回路１４の出力電圧が駆動信号出力値（本実施形態では３ボルト）以上になったことを受けて、駆動回路１１によりパワーＭＯＳトランジスタＱ１をオンする。

同様に、マイコン１２も、ＣＲ回路１４の出力電圧（入力端子１２ｂに入力する電圧）と、上限閾値電圧および下限閾値電圧とを比較しており、ＣＲ回路１４の出力電圧が上限閾値電圧（本実施形態では３ボルト以下）を超えると入力電圧がハイとなったと判定し、ＣＲ回路１４の出力電圧が下限閾値電圧（本実施形態では１ボルト以上）を下回ると入力電圧がローとなったと判定する。

一方、パワーＭＯＳトランジスタＱ１のゲートにはｎｐｎトランジスタＱ４のコレクタが接続されている。ｎｐｎトランジスタＱ４のエミッタは、第２のシャント抵抗Ｒｓｈ２と負荷１０との間の接続点Ｐ４と接続されている。ｎｐｎトランジスタＱ４のベースは、抵抗Ｒ２を介して、パワーＭＯＳトランジスタＱ１のソースと接続されている。

第２のシャント抵抗Ｒｓｈ２には、流れる電流ｉに応じた電圧が発生し、第２のシャント抵抗Ｒｓｈ２に流れる電流が１５アンペアになるとｎｐｎトランジスタＱ４がオンするようになっている。つまり、ｐｎｐトランジスタＱ２は１０アンペアでオンするが、ｎｐｎトランジスタＱ４はそれよりも大きい１５アンペアでオンする。

次に、このように構成した過電流保護回路の作用を説明する。
図２は、タイムチャートであり、上から、パワーＭＯＳトランジスタＱ１を流れる電流ｉ、ｎｐｎトランジスタＱ４のオン／オフ状態、パワーＭＯＳトランジスタＱ１のオン／オフ状態、ｐｎｐトランジスタＱ２およびＭＯＳトランジスタＱ３のオン／オフ状態、ＣＲ回路１４の出力波形（アンドゲート回路１３の第２の入力端子１３ｂにおける入力波形、マイコン１２の入力端子１２ｂにおける入力波形）を示す。図２において、ｔ１のタイミングまでは数アンペア程度の定格の電流ｉが流れているが、ｔ１以降において電流ｉが急激に大きくなっている。

図１においてパワーＭＯＳトランジスタＱ１をオンして負荷１０を通電する時において、制御部としてのマイコン１２は定常時においてパワーＭＯＳトランジスタＱ１をオンするオン信号を出力する。即ち、マイコン１２の出力端子１２ａがハイにされる。これにより、アンドゲート回路１３の第１の入力端子１３ａがハイになる。このとき、アンドゲート回路１３の第２の入力端子１３ｂは、トランジスタＱ２，Ｑ３がオフ状態となっていることによりＣＲ回路１４のコンデンサＣ２が充電されており、直流電源Ｅ２の電位である５ボルトが入力されている。よって、アンドゲート回路１３にはマイコン１２からのハイ信号とＣＲ回路１４からのハイ電位が入力されることによりアンドゲート回路１３の出力端子から駆動回路１１にハイ信号が出力される。駆動回路１１はハイ信号の入力に伴いパワーＭＯＳトランジスタＱ１に高電位のゲート電圧を印加する。これによりパワーＭＯＳトランジスタＱ１がオンして負荷１０が通電される。通電電流ｉは第１のシャント抵抗Ｒｓｈ１および第２のシャント抵抗Ｒｓｈ２により検出される。

図２において、数アンペア程度で電流ｉが流れているｔ１までの期間においては、第１のシャント抵抗Ｒｓｈ１の両端子間に発生する電圧ではｐｎｐトランジスタＱ２はオフのままである。同様に、第２のシャント抵抗Ｒｓｈ２の両端子間に発生する電圧でもｎｐｎトランジスタＱ４はオフのままである。ｐｎｐトランジスタＱ２がオフなので抵抗Ｒ３には電流が流れずに抵抗Ｒ３の両端子間には電圧は発生せずにＭＯＳトランジスタＱ３はオフしている。ＭＯＳトランジスタＱ３がオフであるので、直流電源Ｅ２によりＣＲ回路１４のコンデンサＣ２が充電されている。

この状態から負荷１０がショートや低抵抗になり、過電流が流れた場合、以下のようになる。
パワーＭＯＳトランジスタＱ１には過電流が流れる。これが第１のシャント抵抗Ｒｓｈ１および第２のシャント抵抗Ｒｓｈ２によって検出される。

パワーＭＯＳトランジスタＱ１に流れる電流ｉが増え、図２のｔ２のタイミングで、第１のシャント抵抗Ｒｓｈ１にかかる電圧がｐｎｐトランジスタＱ２をオンする閾値電圧（本実施形態では１０アンペアに相当する電圧）に達すると、即ち、第１のシャント抵抗Ｒｓｈ１による検出電流が予め設定された第１の設定値以上になると、ｐｎｐトランジスタＱ２がオンして抵抗Ｒ３に電流が流れる。すると、ＭＯＳトランジスタＱ３がオンしてＣＲ回路１４のコンデンサＣ２の放電が開始され、ＣＲ回路１４の出力電圧Ｖ１が低下していく。

一方、パワーＭＯＳトランジスタＱ１に流れる電流ｉが更に増え、図２のｔ３のタイミングで、第２のシャント抵抗Ｒｓｈ２にかかる電圧がｎｐｎトランジスタＱ４をオンする閾値電圧（本実施形態では１５アンペアに相当する電圧）に達すると、ｎｐｎトランジスタＱ４がオンする。ｎｐｎトランジスタＱ４のオンによりパワーＭＯＳトランジスタＱ１のゲート電圧が低下してパワーＭＯＳトランジスタＱ１がオフし、過電流は遮断される。パワーＭＯＳトランジスタＱ１のオフにより電流ｉが流れなくなると、第１のシャント抵抗Ｒｓｈ１にかかる電圧がｐｎｐトランジスタＱ２をオンする閾値電圧（本実施形態では１０アンペアに相当する電圧）より小さくなり、ｐｎｐトランジスタＱ２がオフして抵抗Ｒ３に電流が流れなくなる。これにより、ＭＯＳトランジスタＱ３がオフして直流電源Ｅ２によりＣＲ回路１４のコンデンサＣ２の充電が開始され、ＣＲ回路１４の出力電圧Ｖ１が上昇していく。

また、パワーＭＯＳトランジスタＱ１のオフにより電流ｉが流れなくなったことにより第２のシャント抵抗Ｒｓｈ２にかかる電圧がｎｐｎトランジスタＱ４をオンする閾値電圧（本実施形態では１５アンペアに相当する電圧）より小さくなり、図２のｔ４のタイミングでｎｐｎトランジスタＱ４がオフし、駆動回路１１によるゲート電圧の印加によってパワーＭＯＳトランジスタＱ１が再びオンする。パワーＭＯＳトランジスタＱ１のオンにより電流ｉが増加する。

そして、パワーＭＯＳトランジスタＱ１に流れる電流ｉが増え、図２のｔ５のタイミングで、第１のシャント抵抗Ｒｓｈ１にかかる電圧がｐｎｐトランジスタＱ２をオンする閾値電圧（本実施形態では１０アンペアに相当する電圧）に達すると、ｐｎｐトランジスタＱ２がオンして抵抗Ｒ３に電流が流れる。これによりＭＯＳトランジスタＱ３がオンしてＣＲ回路１４のコンデンサＣ２の放電が開始され、ＣＲ回路１４の出力電圧Ｖ１が低下していく。図２のｔ６のタイミングでＣＲ回路１４の出力電圧Ｖ１が下限閾値電圧（本実施形態では１ボルト）になると、アンドゲート回路１３の第２の入力端子１３ｂがローとなり、アンドゲート回路１３の論理が反転してアンドゲート回路１３の出力がローとなる。これに伴い駆動回路１１のパワーＭＯＳトランジスタＱ１のゲートへの出力もローとなり、パワーＭＯＳトランジスタＱ１がオフする。

パワーＭＯＳトランジスタＱ１のオフにより電流ｉが流れなくなり、第１のシャント抵抗Ｒｓｈ１にかかる電圧がｐｎｐトランジスタＱ２をオンする閾値電圧（本実施形態では１０アンペアに相当する電圧）より小さくなり、ｐｎｐトランジスタＱ２がオフして抵抗Ｒ３に電流が流れなくなる。これにより、ＭＯＳトランジスタＱ３がオフして直流電源Ｅ２によりＣＲ回路１４のコンデンサＣ２の充電が開始され、ＣＲ回路１４の出力電圧Ｖ１が上昇していく。図２のｔ７のタイミングでＣＲ回路１４の出力電圧Ｖ１が上限閾値電圧（本実施形態では３ボルト）になると、アンドゲート回路１３の第２の入力端子１３ｂがハイとなり、アンドゲート回路１３の論理が反転してアンドゲート回路１３の出力がハイとなる。これに伴い駆動回路１１のパワーＭＯＳトランジスタＱ１のゲートへの出力もハイとなり、パワーＭＯＳトランジスタＱ１がオンする。

このように、ＣＲ回路１４は、ｐｎｐトランジスタＱ２のオンによりコンデンサＣ２が放電して出力電圧を低下させ、ｐｎｐトランジスタＱ２のオフによりコンデンサＣ２が充電されるとともに出力電圧を上昇させる。そして、駆動回路１１は、ＣＲ回路１４の出力電圧が低下して予め設定された停止信号出力値以下になるとパワーＭＯＳトランジスタＱ１をオフし、ＣＲ回路１４の出力電圧が上昇して予め設定された駆動信号出力値以上になるとパワーＭＯＳトランジスタＱ１をオンする。

パワーＭＯＳトランジスタＱ１のオンにより電流ｉが増加する。そして、パワーＭＯＳトランジスタＱ１に流れる電流ｉが増え、図２のｔ８のタイミングで、第１のシャント抵抗Ｒｓｈ１にかかる電圧がｐｎｐトランジスタＱ２をオンする閾値電圧（本実施形態では１０アンペアに相当する電圧）に達すると、ｐｎｐトランジスタＱ２がオンして抵抗Ｒ３に電流が流れる。これによりＭＯＳトランジスタＱ３がオンしてＣＲ回路１４のコンデンサＣ２の放電が開始され、ＣＲ回路１４の出力電圧Ｖ１が低下していく。図２のｔ９のタイミングでＣＲ回路１４の出力電圧Ｖ１が下限閾値電圧（本実施形態では１ボルト）になると、アンドゲート回路１３の第２の入力端子１３ｂがローとなり、アンドゲート回路１３の論理が反転してアンドゲート回路１３の出力がローとなる。これに伴い駆動回路１１のパワーＭＯＳトランジスタＱ１のゲートへの出力もローとなり、パワーＭＯＳトランジスタＱ１がオフする。パワーＭＯＳトランジスタＱ１のオフにより電流ｉが流れなくなり、第１のシャント抵抗Ｒｓｈ１にかかる電圧がｐｎｐトランジスタＱ２をオンする閾値電圧（本実施形態では１０アンペアに相当する電圧）より小さくなり、ｐｎｐトランジスタＱ２がオフして抵抗Ｒ３に電流が流れなくなる。これにより、ＭＯＳトランジスタＱ３がオフして直流電源Ｅ２によりＣＲ回路１４のコンデンサＣ２の充電が開始され、ＣＲ回路１４の出力電圧Ｖ１が上昇していく。図２のｔ１０のタイミングでＣＲ回路１４の出力電圧Ｖ１が上限閾値電圧（本実施形態では３ボルト）になると、アンドゲート回路１３の第２の入力端子１３ｂがハイとなりアンドゲート回路１３の論理が反転して、アンドゲート回路１３の出力がハイとなる。これに伴い駆動回路１１のパワーＭＯＳトランジスタＱ１のゲートへの出力もハイとなり、パワーＭＯＳトランジスタＱ１がオンして電流ｉが流れる。

以後、これを繰り返す。
ここで、抵抗Ｒ４、Ｒ５の抵抗値、コンデンサＣ２の容量を変更することにより時定数を変更することで、アンドゲート回路１３の第２の入力端子１３ｂがローからハイにする時間を変えることができる。

制御部としてのマイコン１２は、ＣＲ回路１４の出力電圧が上限閾値電圧（本実施形態では３ボルト以下）を超えると入力電圧がハイとなったと判定し、ＣＲ回路１４の出力電圧が下限閾値電圧（本実施形態では１ボルト以上）を下回ると入力電圧がローとなったと判定する。そして、マイコン１２は、所定時間内に、ＣＲ回路１４の出力電圧が閾値電圧以上となる回数および閾値電圧以下となる回数の少なくとも一方が予め設定した規定回数に達すると（例えば１００ｍｓｅｃにおいて１０回）、異常であると判断して出力端子１２ａをローにする。即ち、アンドゲート回路１３の入力端子１３ａにパワーＭＯＳトランジスタＱ１をオフするオフ信号を出力する。これにより、アンドゲート回路１３は、マイコン１２からのオフ信号を受けて（第１の入力端子１３ａがローとなって）、駆動回路１１によりパワーＭＯＳトランジスタＱ１をオフする。以後、駆動回路１１の駆動が停止される。

マイコン１２において、パワーＭＯＳトランジスタＱ１のオン・オフが複数回繰り返されると異常が発生したと判断することにより誤検出が防止できる。
第２のシャント抵抗Ｒｓｈ２、ｎｐｎトランジスタＱ４、抵抗Ｒ２が無いと、次のようになる。図２のｔ２のタイミングでＣＲ回路１４の放電が開始されるが、ＣＲ回路１４の出力電圧Ｖ１が５ボルトから下限閾値電圧の１ボルトに降下することによりアンドゲート回路１３および駆動回路１１を介してパワーＭＯＳトランジスタＱ１をオフするのでは、パワーＭＯＳトランジスタＱ１をオフするのが遅れてしまい大電流が流れてしまう。そこで、図１において第２のシャント抵抗Ｒｓｈ２、ｎｐｎトランジスタＱ４、抵抗Ｒ２を用いて、負荷１０の通電経路に設けられた第２のシャント抵抗Ｒｓｈ２による検出電流が、ｐｎｐトランジスタＱ２がオンする１０アンペアより大きい１５アンペア以上になると、第２の半導体スイッチとしてのｎｐｎトランジスタＱ４がオンしてパワーＭＯＳトランジスタＱ１のゲート電圧を下げてパワーＭＯＳトランジスタＱ１をオフさせる。これにより、ＣＲ回路１４の出力電圧Ｖ１が下限閾値電圧の１ボルトになる前にパワーＭＯＳトランジスタＱ１をオフして大電流が流れない。

これによって負荷ショート時などの大電流が流れる時でも遅れることなくパワーＭＯＳトランジスタＱ１をオフし、パワーＭＯＳトランジスタＱ１の破損を防止でき、かつ、パワーＭＯＳトランジスタＱ１に所定のオフ期間を設けることでパワーＭＯＳトランジスタＱ１の損失も下げることができる。特に、一般的なＣＲ回路１４とトランジスタＱ１〜Ｑ４とロジック素子であるアンドゲート回路１３を用いて過電流保護回路を構成することができ、安価である。

以上のように本実施形態によれば、以下のような効果を得ることができる。
（１）第１のシャント抵抗Ｒｓｈ１による検出電流が予め設定された第１の設定値以上になると、ｐｎｐトランジスタＱ２がオンしてＣＲ回路１４のコンデンサＣ２が放電して出力電圧が予め設定された停止信号出力値以下になると駆動回路１１によりパワーＭＯＳトランジスタＱ１がオフされる。そして、ｐｎｐトランジスタＱ２がオフとなりＣＲ回路１４のコンデンサＣ２が充電して出力電圧が予め設定された駆動信号出力値以上になると駆動回路１１によりパワーＭＯＳトランジスタＱ１がオンされる。即ち、パワーＭＯＳトランジスタＱ１は、ＣＲ回路１４の出力電圧が停止信号出力値以下になってから駆動信号出力値以上になるまで、オフ状態に維持される。

パワーＭＯＳトランジスタＱ１のオフ期間が短いと、ほとんど常時オンの状態になってしまいパワーＭＯＳトランジスタＱ１の平均損失が大きくなってしまうが、ＣＲ回路１４を用いることによりパワーＭＯＳトランジスタＱ１のオフ期間を長くとることができ、パワーＭＯＳトランジスタＱ１の平均損失を下げることができる。一方、突入電流が流れたときには、ＣＲ回路１４および駆動回路１１によるパワーＭＯＳトランジスタＱ１のオフが遅れがちとなるが、第２のシャント抵抗Ｒｓｈ２による検出電流が第１の設定値よりも大きい第２の設定値以上になると、ｎｐｎトランジスタＱ４がオンして、パワーＭＯＳトランジスタＱ１のゲート電圧を下げる。これにより、突入電流に対しては、駆動回路１１によるパワーＭＯＳトランジスタＱ１のオン・オフ制御とは独立して、パワーＭＯＳトランジスタＱ１がオフされる。つまり、ＣＲ回路１４および駆動回路１１によりパワーＭＯＳトランジスタＱ１をオフする場合には最初に過電流が流れたとき（初回異常時）の動作が遅くなるので、初回異常時についてはＣＲ回路１４、アンドゲート回路１３、駆動回路１１によらずにｎｐｎトランジスタＱ４によりパワーＭＯＳトランジスタＱ１を直接オフする。これにより突入電流からパワーＭＯＳトランジスタＱ１を保護することができる。その結果、パワーＭＯＳトランジスタＱ１のオフ時間を長くすることができるとともに、突入電流が流れる時でも遅れることなくパワーＭＯＳトランジスタＱ１をオフしてパワーＭＯＳトランジスタＱ１の破損を防止することができる。

（２）マイコン１２はＣＲ回路１４の出力電圧と閾値電圧とを比較して、所定時間内に、閾値電圧以上となる回数および閾値電圧以下となる回数の少なくとも一方が予め設定した回数になるとアンドゲート回路１３の入力端子にロー信号を出力する。よって、マイコン１２は所定回数になると異常である判定するので、誤検出を防止することができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。

図３には、図１に代わる本実施形態における回路構成を示す。図４には、図２に代わる本実施形態におけるタイムチャートを示す。
図３において、ＣＲ回路１４と、アンドゲート回路１３およびマイコン１２との間にシュミットトリガ回路２０が設けられ、ＣＲ回路１４の出力電圧Ｖ１がシュミットトリガ回路２０を介してアンドゲート回路１３の第２の入力端子１３ｂおよびマイコン１２の入力端子１２ｂに供給される。シュミットトリガ回路２０はＩＣにて構成されている。

シュミットトリガ回路２０はＣＲ回路１４の出力電圧を入力して２つの閾値電圧と比較してその大小によりパルス信号を、アンドゲート回路１３の第２の入力端子１３ｂおよびマイコン１２の入力端子１２ｂに送る。これにより、図４においてＶ２で示すごとく急峻に変化する電圧がアンドゲート回路１３とマイコン１２に送られる。よって、マイコン１２とアンドゲート回路１３の閾値電圧が異なってもハイ・ローの検出タイミングがずれることがなくなる。

以上のごとく、シュミットトリガ回路２０を追加することでマイコン１２とアンドゲート回路１３が異なるハイ・ロー閾値電圧を持っていてもタイミングのずれなく検出することができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・スイッチング用パワートランジスタはパワーＭＯＳトランジスタＱ１に代わりＩＧＢＴでもよい。

・トランジスタＱ２，Ｑ３，Ｑ４はＭＯＳでもバイポーラトランジスタでもよい。
・マイコン１２に対してＣＲ回路１４の出力を送らなくてもよく（フィードバックは行わなくてもよく）、この場合、アンドゲート回路１３ではなく駆動回路１１にフィードバックしてもよい。

・駆動信号出力値と停止信号出力値とは、停止信号出力値の方が駆動信号出力値よりも小さい場合について説明したが、駆動信号出力値の方が停止信号出力値よりも小さくてもよく、また、駆動信号出力値と停止信号出力値が等しくてもよい。

第１の実施形態における過電流保護回路の構成図。第１の実施形態におけるタイムチャート。第２の実施形態における過電流保護回路の構成図。第２の実施形態におけるタイムチャート。

符号の説明

１０…負荷、１１…駆動回路、１２…マイコン、１３…アンドゲート回路、１４…ＣＲ回路、２０…シュミットトリガ回路、Ｃ２…コンデンサ、Ｒ５…抵抗、Ｒｓｈ１…第１のシャント抵抗、Ｒｓｈ２…第２のシャント抵抗、Ｑ１…パワーＭＯＳトランジスタ、Ｑ２…ｐｎｐトランジスタ、Ｑ４…ｎｐｎトランジスタ。

Claims

電源から負荷への通電経路に設けられ、前記負荷に供給される電流をスイッチング制御するスイッチング用パワートランジスタと、
前記スイッチング用パワートランジスタのゲートに接続され、前記スイッチング用パワートランジスタにゲート電圧を印加して当該スイッチング用パワートランジスタをオンさせる駆動回路と、
前記通電経路に設けられた第１の電流検出部と、
前記第１の電流検出部による検出電流が予め設定された第１の設定値以上になるとオンし、前記第１の電流検出部による検出電流が前記第１の設定値より小さくなるとオフする第１の半導体スイッチと、
コンデンサと抵抗とを備え、前記第１の半導体スイッチのオンにより前記コンデンサが放電して出力電圧を低下させ、前記第１の半導体スイッチのオフにより前記コンデンサが充電されるとともに出力電圧を上昇させるＣＲ回路と、
前記通電経路に設けられた第２の電流検出部と、
前記第２の電流検出部による検出電流が予め設定された前記第１の設定値よりも大きい第２の設定値以上になるとオンする第２の半導体スイッチと、を備えており、
前記駆動回路は、前記ＣＲ回路の出力電圧が低下して予め設定された停止信号出力値以下になると前記スイッチング用パワートランジスタをオフし、前記ＣＲ回路の出力電圧が上昇して予め設定された駆動信号出力値以上になると前記スイッチング用パワートランジスタをオンし、
前記駆動回路による前記スイッチング用パワートランジスタのオン・オフ制御とは独立して、前記第２の半導体スイッチのオンにより前記スイッチング用パワートランジスタのゲート電圧を下げて当該スイッチング用パワートランジスタをオフする
ことを特徴とする過電流保護回路。
前記ＣＲ回路の出力が入力され、定常状態において前記スイッチング用パワートランジスタをオンするオン信号を出力する制御部と、
一方の入力端子に前記ＣＲ回路の出力が接続され、他方の入力端子に前記制御部の出力が接続され、出力端子に前記駆動回路が接続されたアンドゲート回路と、を備え、
前記アンドゲート回路は、前記制御部からオン信号と前記ＣＲ回路の出力電圧が前記駆動信号出力値以上になったことを受けて、前記駆動回路により前記スイッチング用パワートランジスタをオンし、
前記制御部は、前記ＣＲ回路の出力電圧と閾値電圧とを比較して、所定時間内に前記出力電圧が閾値電圧以上となる回数および閾値電圧以下となる回数の少なくとも一方が予め設定した規定回数に達すると、前記アンドゲート回路の前記他方の入力端子に前記スイッチング用パワートランジスタをオフするオフ信号を出力し、
前記アンドゲート回路は、前記制御部からのオフ信号を受けて前記駆動回路により前記スイッチング用パワートランジスタをオフする
ことを特徴とする請求項１に記載の過電流保護回路。
前記ＣＲ回路と、前記アンドゲート回路および前記制御部との間にシュミットトリガ回路を設けたことを特徴とする請求項２に記載の過電流保護回路。