JP4900321B2 - 過電流保護回路 - Google Patents
過電流保護回路 Download PDFInfo
- Publication number
- JP4900321B2 JP4900321B2 JP2008143495A JP2008143495A JP4900321B2 JP 4900321 B2 JP4900321 B2 JP 4900321B2 JP 2008143495 A JP2008143495 A JP 2008143495A JP 2008143495 A JP2008143495 A JP 2008143495A JP 4900321 B2 JP4900321 B2 JP 4900321B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- turned
- voltage
- power transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Description
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1には、過電流保護回路の構成を示す。
アンドゲート回路13は、CR回路14の出力電圧(第2の入力端子13bに入力する電圧)と、上限閾値電圧および下限閾値電圧とを比較している。そして、CR回路14の出力電圧が上限閾値電圧(本実施形態では3ボルト)を超えると入力電圧がハイとなったと判定し、CR回路14の出力電圧が下限閾値電圧(本実施形態では1ボルト)を下回ると入力電圧がローとなったと判定する。即ち、アンドゲート回路13において、マイコン12からオン信号とCR回路14の出力電圧が駆動信号出力値(本実施形態では3ボルト)以上になったことを受けて、駆動回路11によりパワーMOSトランジスタQ1をオンする。
図2は、タイムチャートであり、上から、パワーMOSトランジスタQ1を流れる電流i、npnトランジスタQ4のオン/オフ状態、パワーMOSトランジスタQ1のオン/オフ状態、pnpトランジスタQ2およびMOSトランジスタQ3のオン/オフ状態、CR回路14の出力波形(アンドゲート回路13の第2の入力端子13bにおける入力波形、マイコン12の入力端子12bにおける入力波形)を示す。図2において、t1のタイミングまでは数アンペア程度の定格の電流iが流れているが、t1以降において電流iが急激に大きくなっている。
パワーMOSトランジスタQ1には過電流が流れる。これが第1のシャント抵抗Rsh1および第2のシャント抵抗Rsh2によって検出される。
ここで、抵抗R4、R5の抵抗値、コンデンサC2の容量を変更することにより時定数を変更することで、アンドゲート回路13の第2の入力端子13bがローからハイにする時間を変えることができる。
第2のシャント抵抗Rsh2、npnトランジスタQ4、抵抗R2が無いと、次のようになる。図2のt2のタイミングでCR回路14の放電が開始されるが、CR回路14の出力電圧V1が5ボルトから下限閾値電圧の1ボルトに降下することによりアンドゲート回路13および駆動回路11を介してパワーMOSトランジスタQ1をオフするのでは、パワーMOSトランジスタQ1をオフするのが遅れてしまい大電流が流れてしまう。そこで、図1において第2のシャント抵抗Rsh2、npnトランジスタQ4、抵抗R2を用いて、負荷10の通電経路に設けられた第2のシャント抵抗Rsh2による検出電流が、pnpトランジスタQ2がオンする10アンペアより大きい15アンペア以上になると、第2の半導体スイッチとしてのnpnトランジスタQ4がオンしてパワーMOSトランジスタQ1のゲート電圧を下げてパワーMOSトランジスタQ1をオフさせる。これにより、CR回路14の出力電圧V1が下限閾値電圧の1ボルトになる前にパワーMOSトランジスタQ1をオフして大電流が流れない。
(1)第1のシャント抵抗Rsh1による検出電流が予め設定された第1の設定値以上になると、pnpトランジスタQ2がオンしてCR回路14のコンデンサC2が放電して出力電圧が予め設定された停止信号出力値以下になると駆動回路11によりパワーMOSトランジスタQ1がオフされる。そして、pnpトランジスタQ2がオフとなりCR回路14のコンデンサC2が充電して出力電圧が予め設定された駆動信号出力値以上になると駆動回路11によりパワーMOSトランジスタQ1がオンされる。即ち、パワーMOSトランジスタQ1は、CR回路14の出力電圧が停止信号出力値以下になってから駆動信号出力値以上になるまで、オフ状態に維持される。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
図3において、CR回路14と、アンドゲート回路13およびマイコン12との間にシュミットトリガ回路20が設けられ、CR回路14の出力電圧V1がシュミットトリガ回路20を介してアンドゲート回路13の第2の入力端子13bおよびマイコン12の入力端子12bに供給される。シュミットトリガ回路20はICにて構成されている。
・スイッチング用パワートランジスタはパワーMOSトランジスタQ1に代わりIGBTでもよい。
・マイコン12に対してCR回路14の出力を送らなくてもよく(フィードバックは行わなくてもよく)、この場合、アンドゲート回路13ではなく駆動回路11にフィードバックしてもよい。
Claims (3)
- 電源から負荷への通電経路に設けられ、前記負荷に供給される電流をスイッチング制御するスイッチング用パワートランジスタと、
前記スイッチング用パワートランジスタのゲートに接続され、前記スイッチング用パワートランジスタにゲート電圧を印加して当該スイッチング用パワートランジスタをオンさせる駆動回路と、
前記通電経路に設けられた第1の電流検出部と、
前記第1の電流検出部による検出電流が予め設定された第1の設定値以上になるとオンし、前記第1の電流検出部による検出電流が前記第1の設定値より小さくなるとオフする第1の半導体スイッチと、
コンデンサと抵抗とを備え、前記第1の半導体スイッチのオンにより前記コンデンサが放電して出力電圧を低下させ、前記第1の半導体スイッチのオフにより前記コンデンサが充電されるとともに出力電圧を上昇させるCR回路と、
前記通電経路に設けられた第2の電流検出部と、
前記第2の電流検出部による検出電流が予め設定された前記第1の設定値よりも大きい第2の設定値以上になるとオンする第2の半導体スイッチと、を備えており、
前記駆動回路は、前記CR回路の出力電圧が低下して予め設定された停止信号出力値以下になると前記スイッチング用パワートランジスタをオフし、前記CR回路の出力電圧が上昇して予め設定された駆動信号出力値以上になると前記スイッチング用パワートランジスタをオンし、
前記駆動回路による前記スイッチング用パワートランジスタのオン・オフ制御とは独立して、前記第2の半導体スイッチのオンにより前記スイッチング用パワートランジスタのゲート電圧を下げて当該スイッチング用パワートランジスタをオフする
ことを特徴とする過電流保護回路。 - 前記CR回路の出力が入力され、定常状態において前記スイッチング用パワートランジスタをオンするオン信号を出力する制御部と、
一方の入力端子に前記CR回路の出力が接続され、他方の入力端子に前記制御部の出力が接続され、出力端子に前記駆動回路が接続されたアンドゲート回路と、を備え、
前記アンドゲート回路は、前記制御部からオン信号と前記CR回路の出力電圧が前記駆動信号出力値以上になったことを受けて、前記駆動回路により前記スイッチング用パワートランジスタをオンし、
前記制御部は、前記CR回路の出力電圧と閾値電圧とを比較して、所定時間内に前記出力電圧が閾値電圧以上となる回数および閾値電圧以下となる回数の少なくとも一方が予め設定した規定回数に達すると、前記アンドゲート回路の前記他方の入力端子に前記スイッチング用パワートランジスタをオフするオフ信号を出力し、
前記アンドゲート回路は、前記制御部からのオフ信号を受けて前記駆動回路により前記スイッチング用パワートランジスタをオフする
ことを特徴とする請求項1に記載の過電流保護回路。 - 前記CR回路と、前記アンドゲート回路および前記制御部との間にシュミットトリガ回路を設けたことを特徴とする請求項2に記載の過電流保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143495A JP4900321B2 (ja) | 2008-05-30 | 2008-05-30 | 過電流保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143495A JP4900321B2 (ja) | 2008-05-30 | 2008-05-30 | 過電流保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009291048A JP2009291048A (ja) | 2009-12-10 |
JP4900321B2 true JP4900321B2 (ja) | 2012-03-21 |
Family
ID=41459666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143495A Expired - Fee Related JP4900321B2 (ja) | 2008-05-30 | 2008-05-30 | 過電流保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4900321B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5550853B2 (ja) * | 2009-06-09 | 2014-07-16 | 株式会社ソーキ | 画像送信機能付き測量装置、および測量方法 |
JP6128304B2 (ja) * | 2012-04-26 | 2017-05-17 | 東芝ライテック株式会社 | 非常用点灯装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS602346A (ja) * | 1983-06-20 | 1985-01-08 | Matsushita Refrig Co | 断熱箱体用内箱の製造方法 |
KR0171713B1 (ko) * | 1995-12-12 | 1999-05-01 | 이형도 | 전력용 반도체 트랜지스터의 과전류 보호회로 |
JP2004236485A (ja) * | 2003-02-03 | 2004-08-19 | Nissan Motor Co Ltd | 電圧駆動素子の過電流検知回路 |
-
2008
- 2008-05-30 JP JP2008143495A patent/JP4900321B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009291048A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4504222B2 (ja) | 過電流検出装置 | |
JP7087373B2 (ja) | 半導体素子の電流検出回路及び電流検出方法 | |
JP4579293B2 (ja) | 電力供給制御装置 | |
JP5761215B2 (ja) | ゲート駆動回路 | |
US7265959B2 (en) | Solid state switch with quasi-predictive short circuit protection and thermal protection | |
JP6468150B2 (ja) | 負荷駆動装置 | |
US8045310B2 (en) | Semiconductor device with overcurrent protection | |
JP4267865B2 (ja) | 負荷駆動装置 | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
JP2012231407A (ja) | 半導体スイッチング素子駆動回路 | |
US9660636B2 (en) | Drive device | |
JP2017079534A (ja) | ゲート制御回路 | |
JP6405998B2 (ja) | 負荷駆動回路 | |
JP4900321B2 (ja) | 過電流保護回路 | |
JP6394036B2 (ja) | 電力用半導体素子の駆動装置 | |
JP6711059B2 (ja) | 保護回路 | |
US7239495B2 (en) | Output circuit with transistor overcurrent protection | |
JP6070003B2 (ja) | 半導体駆動装置 | |
JP2009095166A (ja) | 電圧制御形スイッチングデバイスのゲート駆動装置 | |
JP4148243B2 (ja) | 異常検出回路 | |
JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
JP7052517B2 (ja) | 負荷駆動装置 | |
JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
JP4957916B2 (ja) | 半導体素子駆動回路 | |
JP5645263B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4900321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |