KR20050022376A - 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기 - Google Patents

액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기 Download PDF

Info

Publication number
KR20050022376A
KR20050022376A KR1020040066969A KR20040066969A KR20050022376A KR 20050022376 A KR20050022376 A KR 20050022376A KR 1020040066969 A KR1020040066969 A KR 1020040066969A KR 20040066969 A KR20040066969 A KR 20040066969A KR 20050022376 A KR20050022376 A KR 20050022376A
Authority
KR
South Korea
Prior art keywords
common
potential
state
liquid crystal
scan line
Prior art date
Application number
KR1020040066969A
Other languages
English (en)
Other versions
KR100634068B1 (ko
Inventor
고바시유타까
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050022376A publication Critical patent/KR20050022376A/ko
Application granted granted Critical
Publication of KR100634068B1 publication Critical patent/KR100634068B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Abstract

(과제) 대형ㆍ고정세한 LCD 에 있어서도 커먼 반전 구동을 가능하게 한다.
(해결수단) 커먼 반전시, 주사선의 대부분을 플로팅 상태로 함으로써 커먼 용량을 대폭 저감시킨다. 또한, 주사선을 플로팅 상태로 하는 타이밍을 커먼 전위의 극성에 의해 변화시킨다. 구체적으로는 화소 스위칭 소자가 N 채널형인 경우는 커먼 전위가 높을 때에 플로팅 상태로 하고, P 채널형인 경우는 커먼 전위가 낮을 때에 플로팅 상태로 한다.

Description

액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형 전자기기{METHOD OF DRIVING LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND PORTABLE ELECTRONIC APPARATUS}
본 발명은 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형 전자기기에 관한 것으로, 특히 능동 매트릭스 기판을 사용한 액정 표시 장치의 커먼 반전 구동 (common reversion driving) 에 관한 것이다.
최근, 노트북 PC 나 모니터용을 필두로 박막 트랜지스터 등의 능동 소자를 사용한 액정 표시 장치가 급속히 보급되고 있다. 통상의 네마틱상 액정 재료를 사용한 액정 표시 장치에서는, 신뢰성을 확보하기 위해 액정에 인가하는 전압을 일정 시간에서 극성 반전시키는 교류 구동이 필요하다. 일반적으로 화이트 표시시와 블랙 표시시에서 액정에 가하는 전압차는 3∼5V 이다. 따라서, 교류 구동시키기 위해서는 액정을 사이에 끼운 능동 매트릭스 기판과 대향하는 기판의 전극 (커먼 전극) 을 고정 전위로 한 경우, 능동 매트릭스 기판 위의 화소 전극에는 6∼10V 의 전압 진폭을 갖는 신호를 입력하지 않으면 안된다. 그러나, 일반적으로 IC 에서 5V 이상의 전압 진폭을 갖는 신호를 출력하기 위해서는 고내압성이 우수한 특수 프로세스에서 제조되어야 하기 때문에 비용이 높아진다. 이것을 피하기 위해 커먼 전극의 전위를 교류 구동함으로써 입력 신호를 저감시키는 커먼 반전 구동법이 고안되어 있다 (특허문헌 1 참조).
이하, 도 12 를 사용하여 커먼 반전 및 액정 인가 전압 극성 반전을 주사선 선택 주기 (1H 주기) 마다 실시하는 1H 커먼 반전 구동에 대해서, 노멀리ㆍ화이트 모드, 화소 스위칭 소자는 N 채널형 박막 트랜지스터인 액정 표시 장치를 예로 들어 설명한다.
Vcom (1) 은 상기한 커먼 전극 전위이고, 보조 용량 (CS) 을 형성하는 경우는 보조 용량 공통 전극의 전위도 같아진다. Vcom (1) 은 커먼 반전 구동에서는 일정 주기로 VcomH 과 VcomL 사이에서 반전 구동한다. VG1∼n (2-1∼2-n) 은 n 번째 주사선에 주사선 구동 회로로부터 공급되는 전위이고, Vcom (1) 이 반전될 때마다 순차적으로 하나의 주사선에 화소 스위칭 소자를 0N 하는 선택 전위 (VGON) 가 인가되고, 그 외의 시간에서는 접속된 화소 스위칭 소자를 0FF 하는 비선택 전위로서 VGOFFH 또는 VGOFFL 중 어느 한쪽이 Vcom (1) 의 전위에 따라서 선택되어 인가된다. 또, 여기서 Vcom (1) 의 전위에 따라서 비선택 전위를 VGOFFH 와 VGOFFL 의 두 값으로 하는 것은 화소 스위칭 소자의 신뢰성 확보 등의 이유에 의한 것으로, 예를 들어 특허문헌 2 등에 상세하게 기재되어 있다. VS1∼m (3-1∼3-m) 은 데이터선에 데이터선 구동 회로로부터 공급되는 영상 신호 전위이고, VVIDEOH 로부터 VVIDEOL 까지 사이의 진폭을 갖는다. 여기서 사용하는 액정 소자를 ±VWHITE 의 전위차를 갖는 전극 사이에 끼웠을 때에 화이트 (투과) 표시를 하고, ±VBLACK 의 전위차를 갖는 전극 사이에 끼웠을 때 블랙 (비투과) 표시를 하도록 액정 재료나 갭을 선택하면, VcomH ≥VVIDEOH > VVIDEOL ≥VcomL, VcomH - VVIDEOH = VVIDEOL - VcomL - VWHITE, VcmH－VVIDEOL = VVIDEOH－VcomL = VBLACK 이 되도록 설정한다.
VS1∼m (3-1∼3-m) 의 전위는 선택 전위 (VGON) 에 있는 주사선에 접속되어 있는 화소 스위칭 소자를 통하여 화소 전극으로 인가된다. 여기서 VPIX4-1-1∼VPIX4-n-m 을 m 번째 데이터선과 n 번째 주사선에 접속된 화소 전극의 전위로 하면, VPIX4-1-1, VPIX4-1-2 는 주사선 1 이 선택 전위 (VGON) 에 있을 때에 데이터선 1, 2 의 전위 (V s1, Vs2) 로 충전되어, 각각 VVIDEOH, VVIDEOL 의 전위가 된다. 이 때, 커먼 전위는 VcomH 이고, VPIX4-1-1 에 대응하는 화소 전극 상의 액정에는 VVIDEOH－VcomH = －VWHITE 의 전위가, VPIX4-1-2 에 대응하는 화소 전극 상의 액정에는 VVIDEOL－VcomH = －VBLACK 의 전위가 인가되게 된다. 즉, VPIX4-1-1 에 대응하는 화소는 투과 (화이트) 표시, VPIX4-1-2 에 대응하는 화소는 비투과 (블랙) 표시가 된다.
다음으로 주사선 2 가 선택되었을 때에는 커먼 전위는 VcomL 로 반전되어 있지만, VPIX4-1-1, VPIX4-1-2 에 대응하는 화소 전극은 접속되는 스위칭 화소가 고저항이기 때문에 플로팅 상태에 있고, 커먼 전극과 용량선의 용량 이외의 용량이 무시할 수 있을 만큼 작다고 하면, 용량 결합에 의해 VPIX4-1-1, VPIX4-1-2 의 전위는 커먼 전극 전위의 변동폭 만큼 (VcomL－VcomH) 동시에 하강되어, VPIX4-1-1 에 대응하는 화소는 투과 (화이트) 표시, VPIX4-1-2 에 대응하는 화소는 비투과 (블랙) 표시인 채가 된다. 이와 같이, 커먼 전위가 반전을 반복하여도, 비선택 전위의 주사선에 연결되어 있는 화소 전극과의 전위차는 변하지 않고, 다음 주사선이 선택 전위가 되기까지의 동안 동일한 계조 표시를 유지할 수 있다.
한편, VPIX4-2-1, VPIX4-2-2 는 주사선 2 가 선택 전위 (VG0N) 에 있을 때에 데이터선 1, 2 의 전위 (Vs1, Vs2) 로 충전되어, 각각 VVIDEOL, VVIDEOH 의 전위가 된다. 이 때, VPIX4-2-1 에 대응하는 화소 전극 상의 액정에는 VVIDEOL－VcomL = VWHITE 의 전위가, VPIX4-2-2 에 대응하는 화소 전극 상의 액정에는 VVIDEOH－VcomL = VBLACK 의 전위가 인가되게 되어, 각각 투과 (화이트), 비투과 (블랙) 표시가 되고, VPIX4-1-1, VPIX4-1-2 에 대응하는 화소와는 액정에 가해지는 전압의 극성이 반전되어 있다. 앞서 서술한 설명과 동일하게 주사선 2 가 비선택 전위가 된 후에 커먼 전위가 반전하더라도, 커먼 전위와 화소 전위의 전위차는 변하지 않고 표시가 유지된다. 리프레쉬ㆍ레이트에 따른 재기입 시간 후, 다음 프레임에서 다시 주사선이 선택 전위로 될 때에는, 주사선 1 이 선택 전위 (VGON) 로 될 때에는 커먼 전위는 VcomL, 주사선 2 가 선택 전위 (VGON) 가 될 때에는 커먼 전위는 VcomH 이고, 액정 소자에 가해지는 전위는 앞 프레임과는 극성이 반전되기 때문에 액정의 교류 구동을 실현할 수 있다. 이상이 종래의 1H 커먼 반전 구동법이다.
이 방법에 의하면 외부 IC 로부터의 입력 영상 신호 진폭은 3∼5V 로 일반적인 CMOS 프로세스에 의해 제조된 저렴한 IC 를 사용할 수 있기 때문에 비용을 줄일 수 있다. 이것은 능동 매트릭스 기판의 구동 회로를 모두 외부 장착하는 경우에는 말할 것도 없고, 구동 회로를 능동 매트릭스 기판 위에 내장한 구동 회로 내장 LCD 의 경우에도 영상 아날로그 신호를 입력하는 아날로그 구동에서는 영상 신호를 출력하는 IC 가 필요하고, DAC 나 디코더를 내장한 디지털 구동에서도 DAC 나 디코더에 DC 전원을 공급하는 전원 IC 가 필요하기 때문에 마찬가지이다. 또한, 전원 생성 회로를 능동 매트릭스 기판 위에 내장한 전원ㆍ구동 회로 내장 LCD 의 경우에도 생성되는 전원의 전압 범위가 넓어질수록 회로 면적 및 소비 전류가 증대되고 또한 박막 트랜지스터의 신뢰성에 악영향을 주기 때문에, 커먼 반전 구동은 유효한 수법이다.
(특허문헌 1) 일본 공개특허공보 소62-49399호
(특허문헌 2) 일본 공개특허공보 2001-306041호
그러나, 커먼 반전 구동은 지나치게 큰 사이즈 또는 높은 정세도의 패널에는 적용할 수 없다는 문제가 있다. 즉, 대형화, 고정세화가 진행되면 커먼 전극의 전기 용량 (C) 이 커지고 커먼 전극의 저항 (R) 도 높아지기 때문에, 커먼 전위를 반전시키는 데에 있어서 용량 지연 (RC 지연) 이 커져 커먼 전위의 반전에 시간이 걸리고, 또 커먼 반전시에 흐르는 전류도 커지기 때문에 소비 전류가 증대되는 것이다.
본 발명은 상기 문제점을 해결하기 위해, 커먼 전위를 반전할 때 (커먼 반전 타이밍) 에는 주사선의 적어도 일부를 각 전위 전원으로부터 고저항에 의해 전기적으로 분리시킨, 소위 플로팅 상태로 함으로써 커먼의 용량을 저감시키는 것이다. 발명자의 계산에 따르면, 커먼 반전 타이밍에서 데이터선이 플로팅되어 있는 경우, 종래의 커먼 반전 구동 방법에서는 커먼 전극의 전기 용량 중 80% 이상이 주사선과의 사이의 용량이다. 따라서, 되도록이면 많은 주사선을 플로팅 상태로 하는 것이 바람직하다. 모든 주사선을 플로팅 상태로 하면 가장 바람직하고, 이 경우는 커먼 전위의 반전 시간은 종래예와 비교하여 2 할 정도까지 저감된다. 그러나, 후술하는 바와 같이 구동상 형편에 의해 특정한 주사선 하나만이 플로팅 상태로 되어 있지 않더라도, 예를 들어 총 주사선수 480 개의 경우, 나머지 479 개가 플로팅 상태로 되어 있으면 모든 주사선을 플로팅한 경우와의 용량 차이가 1% 이하로서 지장이 없다. 이와 같이, 주사선을 플로팅시킴으로써 주사선수가 늘어나 대형화가 진행되어도 1H 커먼 반전 구동 또는 다른 커먼 반전을 실시할 수 있고, 소비 전력도 저감된다는 장점을 갖는다.
또 본 발명은 주사선을 플로팅 상태로 하는 타이밍으로서, 화소 트랜지스터가 N 채널형일 때에는 커먼 전위가 높은 때를 선택하는 것을 제안한다. 이것에 의해, 종래예와 같이 커먼 전위에 의해 주사선의 비선택 전위를 전환하거나 하지 않고, 또한 비선택 전위를 신뢰성에 문제가 생길 정도로 낮게 하지 않으면서 선택 기간 중 이외의 주사선 전위가 소스의 영상 신호의 최저 전위를 상회하지 않고 확실하게 화소 TFT 를 OFF 하며, 또한 주사선 구동 회로에 공급하는 전위의 종류를 적게 할 수 있어, 패널의 표시 품위를 떨어뜨리지 않고서 비용을 저감시키고, 신뢰성을 향상시킬 수 있다. 화소 트랜지스터가 P 채널형인 경우는 커먼 전위가 낮은, 즉 다음번 커먼 전위 반전 후에는 전위가 높아지는 타이밍을 선택하여 주사선을 플로팅 상태로 하면 동일한 효과를 얻을 수 있고, 화소 스위치 소자에 상보형 전송 게이트를 사용할 때에는 전송 게이트의 N 채널형 트랜지스터에 연결된 주사선은 커먼 전위가 높을 때에 플로팅 상태로 하고, P 채널형 트랜지스터에 연결된 주사선은 커먼 전위가 낮을 때에 플로팅 상태로 하면 동일한 효과를 얻을 수 있다.
또, 본 발명은 화소 기입 완료 후, 주사선에 비선택 전위를 인가하기 시작한 후부터 주사선을 플로팅 상태로 하기까지의 시간 길이를 일정하지 않게 복수로 하는 구동 방법을 제안한다. 이것에 의해 주사선 선택 기간을 고정한 채, 전술한 바와 같이 커먼 전위의 고저에 의해 주사선을 플로팅 상태로 하는 타이밍을 선택할 수 있게 하므로 표시 품위를 저하시키는 일이 없다.
또 본 발명은 주사선에 선택 전위를 인가하여 접속된 화소 기입을 완료하고, 다음으로 주사선에 비선택 전위를 인가하여 화소 스위칭 소자를 OFF 한 후, 적절한 타이밍으로 주사선을 플로팅 상태로 하고 난 다음에 주사선에 선택 전위를 인가하기까지의 동안에 1 회 또는 그 이상 비선택 전위를 인가하는 구동 방법을 제안한다. 이것에 의해, 화상 유지 기간 중의 리크 전류 등에 의해 주사선의 전위가 상승하여 접속된 화소 스위칭 소자가 예기하지 못한 타이밍에 ON 상태가 되는 것을 방지할 수 있다. 또한, 2 회째 이후의 비선택 전위 인가 기간은 화소 스위칭 소자가 N 채널형 트랜지스터인 경우는 커먼 전위가 높은 기간 내에 한하고, 또한 화소 스위칭 소자가 P 채널형 트랜지스터인 경우는 커먼 전위가 낮은 기간 내에 한하는 것도 함께 제안한다. 이것에 의해, 비선택 기간에 따라서 인가 전위를 바꿀 필요가 없고, 주사선 구동 회로에 접속되는 전원 전위의 수를 저감시킬 수 있기 때문에 비용ㆍ신뢰성 면에서 유리하다.
또 본 발명은 커먼 반전시, 커먼 전위가 높은 기간과 커먼 전위가 낮은 기간을 서로 다르게 하여, 화소 스위칭 소자가 N 채널형 박막 트랜지스터인 경우는 커먼 전위가 높은 기간을 커먼 전위가 낮은 기간보다 길게 하고, 또한 화소 스위칭 소자가 P 채널형 박막 트랜지스터인 경우는 커먼 전위가 낮은 기간을 커먼 전위가 높은 기간보다 길게 하는 구동 방법을 제안한다. 이것에 의해, 주사선 선택ㆍ비선택 기간을 고정하거나 또는 너무 차이가 크지 않은 범위의 변동으로 커먼 전위의 고저에 의해 주사선을 플로팅 상태로 하는 타이밍을 선택하는 것이 가능해져, 표시 품위를 저하시키는 일 없이 구동 회로의 구성을 간략화할 수 있다.
또 본 발명은 주사선의 비선택 전위는 커먼 전위에 상관없이 항상 일정한 값 (VGOFF) 인 구동 방법을 제안한다. 이것에 의해, 주사선 구동 회로에 접속하는 전원수를 저감시켜 구동 회로의 구성을 간략화할 수 있는 동시에, 주사선을 플로팅 상태로 하는 타이밍을 선택함으로써 주사선의 전위가 화소 스위치를 확실히 OFF 할 수 있도록 구동할 수 있다.
또한 화소 스위칭 소자가 N 채널형 전계 효과 트랜지스터인 경우, 데이터선 구동 회로에 의해 인가되는 영상 신호 전위의 최저 전위를 VVIDEOL, 화소 스위칭 소자의 임계값을 Vth, 커먼 전극의 전위가 높을 때의 전위를 VCOMH, 커먼 전극의 전위가 낮을 때의 전위를 VCOML 로 했을 때, VGOFF 를 VVIDEOL＋Vth > VGOFF > VVIDEOL－(VCOMH－VCOML) 을 만족하도록 설정하는 것을 제안한다. VVIDEOL＋Vth > VGOFF 인 것으로 인해, 영상 신호가 최저 전위를 취해도 화소 스위칭 소자는 계속 0FF 를 유지할 수 있다. 또 VGOFF > VVIDEOL－(VCOMH－VCOML) 로 함으로써 그 만큼 화소 스위칭 소자에 가해지는 역(逆)바이어스를 저감시킬 수 있어 신뢰성이나 리크 전류의 저감에 도움이 되는 한편, 주사선을 플로팅 상태로 하는 타이밍을 선택하고 있기 때문에 커먼 반전시에 주사선의 전위가 VVIDEOL 을 초과하는 일이 없어 표시 품위의 저하가 없다. 더욱 바람직하게는 화소 스위칭 소자의 임계값 편차, 서브 역치 영역이나 역바이어스에서의 리크 전류를 고려하여, VVIDEOL ≥VGOFF ≥ VVIDEOL－6(볼트) 로 하는 것이 바람직하다.
마찬가지로 화소 스위칭 소자가 P 채널형 전계 효과 트랜지스터인 경우, VVIDEOH＋Vth < VGOFF < VVIDEOH＋(VCOMH－V COML) 의 범위인 것, 더욱 바람직하게는 VVIDEOH ≤VGOFF ≤VVIDEOL＋6(볼트) 인 것을 제안한다.
또 본 발명은 주사선에 비선택 전위를 공급하는 기간의 길이가 항상 일정하고, 비선택 전위는 상기 커먼ㆍ하이 (common high) 상태에서의 값 (=VGOFFH) 과 상기 커먼ㆍ로우 (common low) 상태에서의 값 (=VGOFFL) 에서 서로 다르며, 또한 VGOFFH > VGOFFL 인 것을 특징으로 하는 구동 방법도 제안한다.
이것은 비선택 전위를 항상 일정하게 유지하는 상기 제안과 비교하여 전원 전위수가 많아진다는 단점이 있지만, 한편으로 비선택 전위를 공급하는 기간 길이를 일정하게 할 수 있기 때문에 구동 회로가 간략하게 된다는 장점을 가지고 있다.
또 본 발명은 커먼 전위 반전시에 주사선과 동시에 데이터선도 일부, 보다 바람직하게는 전체 수를 플로팅 상태로 하는 구동을 제안한다. 이것에 의해 커먼 전극의 용량이 보다 극적으로 저감되고, 본 발명의 효과는 더욱 현저해진다.
또 본 발명은 이들 구동 방법을 사용한 액정 표시 장치를 제안한다. 이들 구동 방법을 사용함으로써, 대형 고정세한 패널에 있어서도 낮은 내압의 IC 를 사용할 수 있기 때문에 저렴하게 장치를 제공할 수 있다. 또한, 소비 전류도 종래의 구동 방식에 비하여 저감된다.
또 본 발명은 주사선 구동 회로의 적어도 일부는 상기 능동 매트릭스 기판 위에 형성된 박막 트랜지스터에 의해 구성되어 있는 구동 회로 내장형 액정 표시 장치인 것을 제안한다. 이것에 의해, 화소부에서부터 주사선 구동 회로까지의 주사선 우회 배선부가 짧아져, 이 부분의 용량으로 인한 용량 분할에 의해 커먼 전위의 변동보다 주사선의 전위 변동이 작아지는 현상을 최소한으로 억제할 수 있다는 효과를 갖는 동시에, 외부 IC 를 변경하지 없고 제안해 온 바와 같이 구동 방법을 변경할 수 있다.
이들 발명은 전술한 바와 같이, 주사선의 수가 많고 패널이 대형화됨에 따라서 유효해진다. 구체적으로는, 상기 주사선의 수 (=V) 의 제곱에 화상 표시 에어리어의 대각 방향의 사이즈 (=S(m)) 를 곱한 계수 (=V×V×S) 가 30000 이상이 되는 조건을 만족하는 패널에 관해서 본 발명을 적용하는 것을 아울러 제안한다.
또 본 발명은 이들 구동 방법을 사용한 액정 표시 장치를 탑재한 배터리에 의해 구동되는 휴대 전자기기를 제안한다. 이들 구동 방법을 사용한 액정 표시 장치를 탑재함으로써 종래보다 대형이고 고정세한 표시 장치를 구비하면서 비교적 저렴한 제품을 제공할 수 있고, 소비 전류도 종래의 구동 방식과 비교하여 저감되어 있기 때문에 배터리의 구동 시간이 길어진다. 여기서 말하는 휴대 전자기기란, 예를 들어 노트북 컴퓨터, PDA, 디지털 카메라, 비디오 카메라, 휴대 텔레비전, 휴대 전화, 휴대 포토뷰어, 휴대 비디오 플레이어, 휴대 DVD 플레이어, 휴대 오디오 플레이어 등 액정 표시 장치와 배터리를 탑재한 전자기기를 말한다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태를 도면에 근거하여 설명한다.
(실시예 1)
도 1 은 본 발명의 청구항 1, 2, 5, 6, 7, 9, 10, 13 및 16 에 기재된 구동 방법을 실현하는 제 1 실시예에서의 주사선 구동 회로 내장형의 능동 매트릭스 기판의 구성도이다. 능동 매트릭스 기판 (101) 위에는 480 개의 주사선 (201-1∼480) 과 1920 개의 데이터선 (202-1∼1920) 이 직교하여 형성되어 있고, 480 개의 용량선 (203-1∼480) 은 주사선 (201-1∼480) 과 병행하면서 번갈아 배치되어 있다. 데이터선 (202-1∼1920) 은 데이터선 입력 단자 (302-1∼1920) 에 접속되어 있다. 용량선 (203-1∼480) 은 서로 단락되어 커먼 전위 입력 단자 (303) 에 접속된다. 대향 도통부 (304) 도 또한, 커먼 전위 입력 단자 (303) 에 접속된다.
주사선 (201-n) 과 데이터선 (202-m) 의 각 교점에는 N 채널형 전계 효과 박막 트랜지스터로 이루어지는 화소 스위칭 소자 (401-n-m) 가 형성되어 있고, 그 게이트 전극은 주사선 (201-n) 에, 소스ㆍ드레인 전극은 각각 데이터선 (202-m) 과 화소 전극 (402-n-m) 에 접속되어 있다. 화소 전극 (402-n-m) 은 용량선 (203-n) 과 보조 용량 컨덴서를 형성하고, 또 액정 표시 장치로서 조립되었을 때에는 액정 소자를 사이에 끼우고 대향 기판 전극 (C0M) 과 역시 컨덴서를 형성한다.
주사선 (201-1∼480) 은 능동 매트릭스 기판 위에 폴리규소 박막 트랜지스터를 집적함으로써 형성된 주사선 구동 회로 (301) 에 접속되어 구동 신호가 공급된다. 주사선 구동 회로 (301) 에는 CLK 신호 단자 (601), CLKX 신호 단자 (602), XST 신호 단자 (603), HENB 단자 (604), LENB 단자 (605), LCHG 단자 (606) 가 접속되어 있다. 또한 도시를 생략했지만, 복수의 전원 전위도 주사선 구동 회로에 접속되어 있다.
도 2 는 주사선 구동 회로 (301) 의 상세한 회로 구성도이다. 주사선 구동 회로 (301) 안에는 시프트 레지스터 회로 (350) 가 내장되어 있고, CLK 신호 단자 (601), CLKX 신호 단자 (602), XST 신호 단자 (603) 가 접속되어 있다. 시프트 레지스터는 제 1 클럭드 인버터 (351-n), 제 2 클럭드 인버터 (352-n), 제 1 인버터 (353-n) 에 의해 하나의 단이 형성되고, 전부 480 단으로 이루어져 있으며, 초단(初端)ㆍ종단을 포함하여 계 481 개의 출력 단자 (504-1∼481) 를 가지고 있다.
시프트 레지스터 회로 (350) 로부터의 n (=1∼480) 번째 출력 단자 (504-n) 와 n＋1 번째 출력 단자 (504-n＋1) 가 제 1 NAND 회로 (505-n) 의 입력 단자에 각각 접속되어 있고, 제 1 NAND 회로 (505-n) 의 출력 단자는 제 1 인버터 (506-n) 의 입력 단자와 제 4 NAND 회로 (509-n) 의 입력 단자의 일방에 접속되어 있고, 제 1 인버터 (506-n) 의 출력 단자는 제 2 NAND 회로 (507-n) 의 입력 단자의 일방과 제 3 NAND 회로 (508-n) 의 입력 단자의 일방에 접속되어 있다. 또, 제 2 NAND 회로 (507-n) 의 입력 단자의 타방에는 HENB 신호 단자 (604) 가 접속되고, 제 3 NAND 회로 (508-n) 의 입력 단자의 타방에는 LENB 신호 (605) 가 접속되고, 제 4 NAND 회로 (509-n) 의 입력 단자의 타방에는 LCHG 신호 단자 (606) 가 접속되어 있다. 그리고, 제 3 NAND 회로 (508-n) 의 출력 단자와 제 4 NAND 회로 (509-n) 의 출력 단자는 각각 제 5 NAND 회로 (510-n) 의 입력 단자에 접속되어 있다. 제 2 NAND 회로 (507-n) 의 출력 단자는 P 채널형 박막 트랜지스터인 제 2 트랜지스터 (512-n) 의 게이트 단자에 접속되고, 제 5 NAND 회로 (510-n) 의 출력 단자는 N 채널형 박막 트랜지스터인 제 1 트랜지스터 (511-n) 의 게이트 단자에 접속되어 있다.
제 1 트랜지스터 (511-n) 의 소스 단자는 VGOFF 의 전위를 갖는 전원에 접속되고, 제 2 트랜지스터 (512-n) 의 소스 단자는 VGON 의 전위를 갖는 전원에 접속되어 있다. 또한, 제 1 트랜지스터 (511-n) 의 드레인 단자와 제 2 트랜지스터 (512-n) 의 드레인 단자는 주사선 (201-n) 에 접속되어 있다. 도시를 생략했지만, 제 1 클럭드 인버터 (351-n), 제 2 클럭드 인버터 (352-n), 제 1 인버터 (353-n), 제 1 NAND 회로 (505-n), 제 2 인버터 (506-n), 제 2 NAND 회로 (507-n), 제 3 NAND 회로 (508-n), 제 4 NAND 회로 (509-n) 및 제 5 NAND 회로 (510-n) 는 전원으로서, VH 전위 단자 및 VL 전위 단자와 접속된다.
이하, 도 3, 4 및 5 를 사용하여 제 1 실시예에 있어서의 구체적인 구동 방법을 설명한다. 도 3, 4 및 5 는 홀수 프레임인 경우의 도면이고, 짝수 프레임인 경우는 커먼ㆍ로우 상태에서 프레임이 시작되어 마찬가지로 커먼ㆍ로우 상태로 종료되기 때문에, 각 주사선이 선택 전위를 공급받을 때의 커먼 전극의 전위가 역전되게 된다.
도 3 은 제 1 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 각 신호의 타이밍차트도이다. VCOM (1) 은 커먼 전위 입력 단자 (303) 에 공급되는 전위이고, 일정 주기로 VCOMH 와 VCOML 사이에서 반전 구동된다. VCOMH 의 유지 기간 TCOMH (이 기간 중을 커먼ㆍ하이 상태라고 칭한다) 와 VCOML 의 유지 기간 TCOML (이 기간 중을 커먼ㆍ로우 상태라고 칭한다) 은 동일하고, TCOMH 의 481 배 주기가 1 프레임 기간 Tframe 이 된다. VCLK (4) 는 CLK 신호 단자 (601) 에 공급되는 시프트 레지스터 구동용 정상(正相) 클록 신호 전위이고, VCOM (1) 의 반전 주기와 동일 주기로 TSHIFT 만큼 어긋난 위상으로 VH 와 VL 사이에서 반전 구동된 신호가 입력되고, VCLKX (5) 는 CLKX 신호 단자 (602) 에 입력되는 시프트 레지스터 구동용 역상(逆相) 클록 신호 전위이고, VCLK 와는 반대 극성의 신호가 입력된다. VXST (6) 는 XST 신호 단자 (603) 에 입력되는 시프트 레지스터 초단 비트로의 입력 전위이고, 펄스 길이 TCOMH, 주기 Tframe 의 펄스파이다.
VHENB (7) 는 HENB 신호 단자 (604) 에 입력되는 시프트 레지스터에 의해 선택된 주사선에 선택 전위를 공급하는 타이밍을 의미하는 전위이고, VCLK (4) 가 반전함과 동시에 VH 가 되고, 일정 기간 (THENB < COMH) 후에 VL 이 된다.
VLENB (8) 은 LENB 신호 단자 (605) 에 입력되는 시프트 레지스터에 의해 선택된 주사선에 비선택 전위를 공급하는 타이밍을 의미하는 전위이고, VHENB (7) 이 VL 로 변화되는 것과 거의 동시에 VH 로 되고, 커먼ㆍ하이 상태 기간에서는 Vcom (1) 이 반전되기 전에 VL 에 되돌아가지만, 커먼ㆍ로우 상태 중에는 Vcom (1) 이 반전된 후, VCLK 가 반전하는 것과 거의 동시에 VL 로 되돌아가는 신호이다.
VLCHG (9) 는 LCHG 신호 단자 (606) 에 입력되는 시프트 레지스터에 의해 선택된 주사선 이외에 비선택 전위를 공급하는, 즉 주사선에 대한 VGOFF 재충전의 타이밍을 의미하는 전위이고, 커먼ㆍ하이 상태 중에 일정 기간 (TLCHG < TCOMH) VH 가 되고, 그 밖의 기간은 VL 로 되는 펄스파이다.
도 4 는 제 1 실시예에 있어서의 홀수 프레임에서의 외부 구동 회로로부터 공급되는 영상 신호 타이밍차트도이다. 실선은 전위가 외부 전원으로부터 공급되고 있는 상태를 나타내고, 파선은 각 외부 전원과의 사이가 고저항으로 차단되어 있는 플로팅 상태를 나타낸다. 이하, 노멀리ㆍ화이트 모드인 것을 전제로 하여 설명한다.
VS1∼1920 (3-1∼1920) 은 데이터선 입력 단자 (3O2-1∼192O) 에 입력되는 영상 신호 전위이고, 최고 전위 VVIDEOH∼최저 전위 VVIDEOL 의 범위내로서, 그 상세한 파형은 표시하는 화상에 따라 다르다. 본 실시예에서는 데이터선 1 (202-1) 에 접속된 화소에서는 화이트 (투과) 표시, 데이터선 2 (202-2) 에 접속된 화소에서는 블랙 (비투과) 표시, 데이터선 1920 (202-1920) 에 접속된 화소에서는 회색 (반투과) 표시를 각각 행하도록, 또한 화소 전극에 대한 충전 완료ㆍ화소 스위칭 소자 OFF 후, 프리차지 신호로서 화이트 레벨 신호를 입력한 후, 커먼 반전 타이밍에서는 플로팅시키도록 하여 VS1, VS2 및 VS192O 의 파형을 그리고 있다. VS1∼1920 (3-1∼1920) 의 영상 신호의 출력 개시ㆍ정지 타이밍이나 프리차지 타이밍은 점(点) 순차 구동, 선(線) 순차 구동, 블록 순차 구동 등의 구동 방식에 따라 각각 다르지만, 모든 경우에서 커먼 반전 타이밍에서는 데이터선을 플로팅 상태로 해두어야 한다. 본 실시예에서는 선 순차 구동을 전제로 하고 있다.
도 5 는 제 1 실시예에 있어서의 홀수 프레임에서의 주사선 구동 회로 (301) 로부터 주사선 (201-1∼480) 에 공급되는 출력 신호를 나타내는 타이밍차트이다. 실선은 전위가 외부 전원로부터 공급되고 있는 상태를 나타내고, 파선은 각 외부 전원과의 사이가 고저항으로 차단되어 있는 플로팅 상태를 나타낸다. 시프트 레지스터 (350) 는 순차적으로, 특정한 출력 단자 (504-n) 와 그와 이웃하는 출력 단자 (504-n＋1) 에만 VH 를 출력하고, CLK 신호: VCLK (4) 와 CLKX 신호: VCLKX (5) 가 반전할 때마다 VH 를 출력하는 단자가 하나씩 시프트되어 간다. 이것에 의해, 최종적으로 주사선에는 VG1∼n (2-1∼2-480) 의 전위가 인가되게 된다. 즉, 홀수 프레임에서의 주사선 1, 3, 5 …(2-1, 2-3, 2-5, …) 과 같이 커먼ㆍ하이 상태 중에 선택 전위 VGON 가 공급된 주사선은 커먼ㆍ하이 상태 기간내에 플로팅 상태로 되고, 홀수 프레임에서의 주사선 2, 4, 6 …(2-2, 2-4, 2-6, …) 과 같이 커먼ㆍ로우 상태 중에 선택 전위 VGON 가 공급된 주사선은 VCOM (1) 이 반전된 다음 TSHIFT 후에 VCLK (4) 가 반전되기까지 플로팅 상태로 되지 않는다. 즉, 비선택 전위를 기입하는 시간을 가변으로 함으로써, 플로팅 상태가 되는 타이밍을 전환하고 있다. 또한, 선택된 주사선 외에는 커먼ㆍ하이 기간 중에는 비선택 전위를 TLCHG 기간 기입하지만, 커먼ㆍ로우 상태 및 커먼ㆍ하이 상태와 커먼ㆍ로우 상태의 반전 타이밍 전후에서는 플로팅 상태를 취한다. 또 도시를 생략했지만, 짝수 프레임에서는 홀수 프레임에서와 동일한 주사선에 선택 전위 VGON 가 공급될 때의 커먼 전위의 극성이 반전되어 액정의 교류 구동이 실시되기 때문에 액정의 신뢰성도 확보된다.
본 실시예에서의 각 전원 전위는 VH ≥VG0N > VVIDEOH > VVIDEOL > VGOFF ≥VL 이면서 VCOMH ≥VVIDEOH > VVIDEOL ≥VcomL 이 되도록 설정하는 것이 바람직하다. 또한, VCOMH－VVIDEOH = VWHITE 가 사용되는 액정 소자, 셀 갭에 따른 노멀리 화이트 표시에서의 화이트 (투과) 표시 전압, VVIDEOH－VCOML = VBLACK 이 역시 노멀리 화이트 표시에서의 블랙 (비투과) 표시 전압이 되도록 설정한다.
본 실시예와 같이, 화소 스위칭 소자가 폴리규소 박막 트랜지스터인 경우 임계값의 편차가 크고, 서브 역치 영역이나 역바이어스에서의 리크 전류를 무시할 수 없다. 화면의 리프레쉬ㆍ레이트가 60Hz 이하인 경우, 리크 전류가 1pA 를 초과하면 큰 유지 용량을 필요로 하여 표시 품위를 떨어뜨릴 정도로 개구율이 저하된다.
도 13 은 발명자가 측정한 폴리규소 박막 트랜지스터를 사용한 화소 스위칭 소자의 리크 전류 그래프이다. 횡축은 게이트ㆍ소스간 전위 (V) 이고, 종축은 소스ㆍ드레인간 리크 전류 (A) 로서, 다점 측정하여 리크 전류가 가장 컸던 데이터를 기재하고 있다. 그래프 1 (95) 은 N 채널형 트랜지스터의 데이터이고, 그래프 2 (95) 는 P 채널형 트랜지스터의 데이터이다. 본 실시예와 같이 N 채널형 트랜지스터를 사용하는 경우, 그래프 1 (95) 로부터, 화소 스위칭 소자의 리크 전류의 최대값이 1pA 를 밑도는 것은 게이트ㆍ소스간 전위가 0∼-6(V) 의 범위인 것을 알 수 있다. 본 발명에서의 구동에서는 게이트 전위가 VGOFF 일 때, 게이트ㆍ소스간 전위는 VGOFF－VVIDEOL∼VGOFF－VVIDEOH 의 사이가 되기 때문에, VVIDEOL ≥VGOFF ≥VVIDEOL－6(V) 로 함으로써 게이트ㆍ소스간 전위는 0∼－6(V) 가 되어 더욱 바람직하다. 또, 화소 스위칭 소자에 P 채널형 폴리규소 박막 트랜지스터를 이용한 경우는 그래프 2 (96) 로부터 리크 전류가 1pA 를 밑도는 게이트ㆍ소스간 전위는 0∼＋6(V) 의 범위이기 때문에, VVIDEOH ≤VGOFF ≤VVIDEOL＋6(V) 의 범위가 보다 바람직하다.
또, 일반적으로 하나의 회로나 소자에 인가되는 전위의 중심값 (즉 고전위와 저전위의 평균) 은 커먼 전극 전위의 평균값과 동일한 것이 액정 소자에 대한 영향면에서 바람직하다.
이상의 조건을 감안한 본 실시예에서의 각 전위의 설정값으로서, 예를 들어 VWHITE = 0.5(V), VBLACK = 4.0(V) 가 되는 액정 재료 및 대향 갭을 선택하였다고 하면, VH = 8.5(V), VGON = 7.5(V), VCOMH = 6.5(V), VVIDEOH = 6(V), VVIDEOL = 2.5(V), VCOML = 2(V), VGOFF = 1(V), VL = 0(V) 로 하면 된다.
이러한 구동 방법에 의해, 커먼ㆍ하이로부터 커먼ㆍ로우로의 반전 타이밍에서는 모든 주사선 (480 개) 이, 커먼ㆍ로우로부터 커먼ㆍ하이로의 반전 타이밍에서는 선택된 주사선 이외의 주사선 (479개) 이 플로팅 상태로서, 모든 주사선에 비선택 전위를 계속해서 기입하는 종래의 구동 방법과 비교하여 커먼 반전시에 커먼 전위 입력 단자 (303) 에 흐르는 전류가 대단히 적어지고, 커먼 전위의 변화도 빨라진다. 즉, 동시에 대형ㆍ고정세하면서도 표시 품위를 떨어뜨리지 않고 커먼 반전 구동을 사용할 수 있고, 영상 신호를 출력하는 IC 로서 저렴한 저내압 IC 를 사용할 수 있을 뿐 아니라 소비 전력도 작아진다.
또한, 주사선을 플로팅 상태로 하는 타이밍을 커먼ㆍ하이 상태와 커먼ㆍ로우 상태에서 변환하고 있기 때문에, 주사선에 대한 비선택 전위는 하나임에도 불구하고, 도 5 의 VG1∼480 (2-1∼480) 과 같이, 비선택 상태에서의 주사선은 커먼 전위와 결합하여 전위가 변동되지만, VGOFF 이상으로는 전위가 올라가지 않는다. 또한, TCOMH＋TCOML 기간마다 비선택 전위를 재기입하기 때문에, 도 2 의 제 1 트랜지스터 (511-n) 나 제 2 트랜지스터 (512-n) 의 리크 전류가 크더라도 주사선이 유지 기간 중에 비선택 전위로부터 어긋날 우려가 없다.
또한, VGOFF 는 커먼ㆍ하이 상태에서나 커먼ㆍ로우 상태에서나 일정한 전위이면 되고, 전원 전위를 반전시키거나 또는 두 개의 전위로부터 하나를 선택하는 등의 필요성이 없기 때문에 회로 구성이 간단해져, 비용 저감ㆍ수율 향상에 효과적이다. 그리고 VGOFF 를 적절한 값으로 설정하고 있기 때문에, 커먼 반전시에도 소스 전위에 의해 화소 스위칭 소자 (401-n-m) 가 비선택 (유지) 기간 중에 ON 되는 일이 없고, 또 화소 스위칭 소자 (401-n-m) 에 이러한 역바이어스를 최소한으로 억제하여, 신뢰성의 저하ㆍ화소 스위칭 소자의 리크 전류의 증대를 초래할 우려가 없다.
도 6 은 청구항 17 내지 19 에 기재된 액정 표시 장치를 실현하는 제 1 실시예를 도시한 투과형 액정 표시 장치의 사시 구성도 (일부 단면도) 이다. 능동 매트릭스 기판 (101) 과, 컬러 필터 기판 위에 ITO 를 막형성함으로써 커먼 전극을 형성한 대향 기판 (901) 을 시일재 (920) 에 의해 부착하고, 그 속에 네마틱상 액정 재료 (910) 를 넣어 밀봉하고 있다. 도시를 생략했지만, 능동 매트릭스 기판 (101), 대향 기판 (901) 모두 액정 재료 (910) 와 접촉하는 면에는 폴리이미드 등으로 이루어지는 배향 재료가 도포되고, 서로 직교하는 방향으로 러빙 처리되어 있다. 또한, 능동 매트릭스 기판 (101) 위의 대향 도통부 (304) 에는 도통재가 배치되어, 대향 기판 (901) 의 커먼 전극과 단락되어 있다.
데이터선 입력 단자 (302-1∼1920), 커먼 전위 입력 단자 (303), CLK 신호 단자 (601), CLKX 신호 단자 (602), 스타트 펄스 신호 단자 (603), HENB 신호 단자 (604), LENB 신호 (605), LCHG 신호 단자 (606) 나 각종 전원 단자에는 능동 매트릭스 기판 (101) 위에 실장된 FPC (930) 를 통하여 회로 기판 (935) 위의 1 내지 복수의 외부 IC (940) 에 접속되고, 필요한 전기 신호ㆍ전위가 공급된다.
또 대향 기판의 외측에는 상부 편향판 (951) 을, 능동 매트릭스 기판의 외측에는 하부 편향판 (952) 을 배치하여, 서로의 편광 방향이 직교하도록 (크로스니콜형상) 배치한다. 그리고 하부 편향판 (952) 밑에 백라이트 유닛 (960) 을 장착하여 완성한다. 백라이트 유닛 (960) 은 냉음극관에 도광판이나 산란판을 장착한 것일 수도 있고, EL 소자에 의해 발광하는 유닛일 수도 있다. 도시를 생략했지만, 추가로 필요에 따라 주위를 외부 케이스로 덮거나 또는 상부 편향판의 좀더 위에 보호용 유리나 아크릴판을 장착할 수도 있으며, 시야각 개선을 위해 광학 보상 필름을 접착할 수도 있다.
이러한 액정 표시 장치로 커먼 반전 구동을 수행했을 때의 커먼 전위 지연 시간 상수 (= τCOM) 는 커먼 전극의 평균 저항 (= RCOM) 과 고정 전위와 연결된 다른 도체에 대한 총 용량 (= CCOM) 의 곱에 대략 비례 (τCOM ∝RCOM×CCOM ) 한다. 일반적으로 RCOM 은 대향 전극의 시트 저항치나 대향 도통부ㆍ실장 단자부의 저항치 등 프로세스 상의 제약에 의해 결정되고, 패널 사이즈나 정세도에 의한 변동은 그다지 크지 않다. 한편, 종래의 커먼 반전 구동 방법에서는 상기한 바와 같이 주사선과의 용량이 CCOM 의 80% 이상이기 때문에, 총 주사선수 (= V (개)) 에 대략 비례하여 CCOM 이 증가된다. 또한, 주사선의 길이가 길수록 주사선 1 개당 용량은 증대되기 때문에, 화상 표시 에어리어의 대각 방향의 사이즈 (= S(m)) 에도 대략 비례하여 CCOM 이 증가된다. 한편, 리프레쉬ㆍ레이트가 일정하다면 총 주사선수 (= V (개)) 에 반비례하여 1 주사선에 대한 기입 시간 (= T1H) 이 저하된다. 즉, 종래의 커먼 반전 구동 방법에서는 1 주사선에 대한 기입 시간에서 차지하는 커먼 반전 시간의 비율 (τCOM ÷T1H) 이 τCOM ÷T1H ∝ V×V×S 에 대략 준하고, 이 계수가 너무 커지면 충분한 화소 기입 시간을 얻을 수 없게 되어 표시 품위나 신뢰성의 저하로 이어진다.
도 14 는 일반적인 유리 기판을 사용한 능동 매트릭스 제조 프로세스를 사용하는 경우의 상기 주사선의 수 (= V) 의 제곱에 화상 표시 에어리어의 대각 방향의 사이즈 (= S(m)) 를 곱한 계수 (= V×V×S) 와 1H 시간 중에 차지하는 커먼 반전 시간의 비율 (τCOM ÷T1H) 을 계산한 결과를 나타내는 그래프이다. 또, 리프레쉬ㆍ레이트는 60Hz 로 하고 있다. 그래프 1 (91) 이 τCOM ÷T1H 를 나타내는 그래프로서, 거의 V×V×S 에 비례하고 있음을 알 수 있다. 한계선 (1) (92) 은 화소 기입 시간을 충분히 확보하기 위해 필요한 최저 시간으로부터 산출한 한계 라인으로, 이것에 따르면 대략 V×V×S≥30000 이상에서는 종래의 구동 방법으로는 1H 커먼 반전을 수행하기가 어려워지는 것을 알 수 있다. 그래서, V×V×S ≥30000 을 만족하는 패널에 대해서 본 실시예를 적용함으로써 종래 방법의 커먼 반전 구동이 불가능했던 대형ㆍ고정세 패널에서도 저렴한 저내압 IC 를 사용할 수 있기 때문에, 모듈 가격을 저렴하게 제조할 수 있고, 소비 전력도 작아진다. 본 실시예에서는 화소수 1920×480 의 소위 VGA 로서 대각이 152.4㎜ (6 형) 이면 V×V×S = 35113 을 얻기 때문에, 이러한 조건을 만족하게 된다.
또, 본 실시예에 있어서는 제 2 트랜지스터 (512-1∼489) 의 리크 전류가 적으면, VLCHG 신호 (9) 가 VH 로 되는 주기를 보다 길게 취해도 지장이 없고, 또 LCHG 신호 단자 (606) 와 거기에 접속되는 배선, 그리고 도 2 의 제 4 NAND 회로 (509-n) 를 생략하고, 제 5 NAND 회로 (510-1) 를 인버터 회로로 치환하여도 상관없다. 이것에 의해 입력 신호나 회로 구성이 간략화되기 때문에, 보다 저렴한 액정 표시 장치의 제조가 가능해진다.
또한, 커먼 전극의 전위는 2 값 (VCOMH, VCOML) 의 경우를 예로 들어 설명했지만, 구동 방법에 따라서는 더욱 미세한 진폭을 추가하여 3 값 이상으로 해도 상관없다. 이 경우는 커먼ㆍ하이 상태에서의 커먼 전극의 평균 전위, 최대 전위, 최소 전위 중 어느 하나를 VCOMH, 커먼ㆍ로우 상태에서의 커먼 전극의 평균 전위, 최대 전위, 최소 전위 중 어느 하나를 VCOML 과 치환하면 된다. 또한, 게이트의 선택 전위나 비선택 전위를 보다 미세한 다수의 값으로 하는 구동법으로 해도 지장이 없다.
도 2 의 350 에 나타낸 것과 같은 클럭드 인버터에 의한 시프트 레지스터 구성이 아니라, 플립플롭 회로나 전송 게이트에 의한 시프트 레지스터 구성으로 치환해도 되고, 시프트 레지스터가 아니라 다양한 순차 선택 회로를 사용하여, 거기에 맞춰 도 2 의 논리 회로부를 변경해도 물론 상관없다.
또, 본 실시예에서는 주사선 구동 회로 (301) 를 VH (≥VG0N) 와 VL (≤VGOFF) 의 전위에서 구동했지만, 그 중 일부를 보다 낮은 전위차에서 구동시켜도 상관없다. 예를 들어 시프트 레지스터 (350) 부의 전원으로서 VHM (< VGON) 과 VLM (> VGOFF) 을 사용하고, VCLK (4), VCLKX (5), VXST (6) 의 각 신호의 진폭도 동일하게 한다. 그리고 출력 단자 (504-n) 로부터 제 1 트랜지스터 (511-n)ㆍ제 2 트랜지스터 (512-n) 사이의 어느 한 위치에 레벨 시프터 회로를 형성하여, VH∼VL 레벨까지 승압시키면 된다. 또는, 시프트 레지스터 (350) 나 제 1 NAND 회로로부터 제 5 NAND 회로 자체에 레벨 시프트 기능을 추가한 회로 구성으로 할 수도 있다. 이러한 구성으로 함으로써, 소비 전류를 저감시킬 수 있다.
(실시예 2)
도 7, 8 및 9 는 본 발명의 청구항 1, 2, 6, 7, 9, 10, 12, 13 및 16 에 기재된 구동 방법을 실현하는 제 2 실시예에 있어서의 홀수 프레임에서의 신호 타이밍차트도이다. 도면 중, 실선은 전위가 외부 전원으로부터 공급되고 있는 상태를 나타내고, 파선은 각 외부 전원과의 사이가 고저항으로 차단되어 있는 플로팅 상태를 나타낸다.
도 7 은 제 2 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 각 신호 타이밍차트도이다. VCOM (1) 의 VCOMH 의 유지 기간 TCOMH 과 VCOML 의 유지 기간 TCOML 은 TCOMH > TCOML 이고, (TCOMH＋TCOML )×240.5 가 프레임 기간 Tframe 이 된다. 즉, 짝수 프레임에서는 커먼ㆍ하이 도중의 상태에서 시작하게 된다.
VCLK (4), VCLKX (5), VXST (6), VHENB (7), VLCHG (9) 는 실시예 1 과 동일한 파형이지만, VLENB (8) 은 커먼ㆍ하이 기간과 커먼ㆍ로우 기간에서 VH 로 되는 길이가 동일하고, VHENB (7) 과 VLENB (8) 은 역극성 파형으로 되어 있다.
도 8 은 제 2 실시예에 있어서의 홀수 프레임에서의 외부 구동 회로로부터 공급되는 영상 신호 타이밍차트도이다. 커먼 반전 타이밍에서 소스 라인을 플로팅 상태로 하기 때문에, 영상 신호의 화소 전극에 대한 인가 시간이 짧아지는 것 외에는 특별히 제 1 실시예의 도 4 와 차이가 없다.
도 9 는 제 2 실시예에 있어서의 홀수 프레임에서의 주사선 구동 회로 (301) 로부터 주사선 (201-1∼480) 에 공급되는 출력 신호를 나타내는 타이밍차트이다. VG1 (2-1), VG3 (2-3), …은 커먼 반전 타이밍에서 커먼ㆍ하이 상태로 된 다음 TSHIFT 후에 선택 전위 (VG0N) 가 인가되고, 커먼ㆍ하이 기간내에 플로팅 상태로 되지만, VG2 (2-2), VG4 (2-4), … 은 커먼 반전 타이밍 직전에 커먼ㆍ하이 상태에서 선택 전위 (VGON) 가 인가된 다음 커먼 반전 타이밍으로 되어, 비선택 전위 출력중에 다시 커먼 반전 타이밍으로 된다. 본 실시예에서는, 커먼ㆍ하이로부터 커먼ㆍ로우로의 반전 타이밍에서는 선택 전위를 공급하고 있는 주사선 이외의 주사선 (479 개) 이, 커먼ㆍ로우로부터 커먼ㆍ하이로의 반전 타이밍에서는 비선택 전위를 공급하고 있는 주사선 이외의 주사선 (479 개) 이 플로팅 상태로서, 제 1 실시예와 마찬가지로 대형ㆍ고정세인 경우에도 표시 품위를 떨어뜨리지 않고 커먼 반전 구동을 사용할 수 있고, 영상 신호를 출력하는 IC 로서 저렴한 저내압 IC 를 사용할 수 있을 뿐만 아니라 소비 전력도 작아진다.
또, 본 실시예의 경우, VHENB (7) 과 VLENB (8) 신호가 서로 극성 반전된 신호로 되어 있기 때문에, 그 중 임의의 일방만을 외부 IC 로부터 공급하고, 타방은 능동 매트릭스 기판 위의 인버터 회로에 의해 생성함으로써 입력 신호수, 배선을 간단히 삭감할 수 있다는 이점을 갖는다.
또, 능동 매트릭스 기판의 구성도, 주사선 구동 회로도, 액정 표시 장치의 모듈 구성도는 제 1 실시예와 동일하므로, 각각 도 1, 도 2, 도 6 을 참조한다. 또한, 각종 전원 전위의 설정과 그 효과도 실시예 1 과 동일하다.
(실시예 3)
도 10 및 도 11 은 청구항 1, 2, 15 및 16 에 기재된 구동 방법을 실현하는 제 3 실시예에 있어서의 홀수 프레임에서의 신호 타이밍차트도이다. 실선은 전위가 외부 전원으로부터 공급되고 있는 상태를 나타내고, 파선은 각 외부 전원과의 사이가 고저항으로 차단되어 있는 플로팅 상태를 나타낸다.
도 10 은 제 3 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 각 신호 타이밍차트도이다. 이 실시예에서는 VcomH 의 유지 기간 TcomH (이 기간 중을 커먼ㆍ하이 상태라고 칭한다) 과 VcomL 의 유지 기간 TcomL (이 기간 중을 커먼ㆍ로우 상태라고 칭한다) 이 동일하고, TcomH 의 481 배 주기가 1 프레임 기간 Tframe 이 된다. VHENB (7) 신호와 VLENB (8) 신호는 커먼ㆍ하이 기간과 커먼ㆍ로우 기간에서 변화가 없고, TCOMH 주기에서의 반복 신호로 되어 있다. 공급되는 영상 신호의 타이밍차트는 제 1 실시예와 다르지 않기 때문에 도 4 를 참조한다.
도 11 은 제 3 실시예에 있어서의 홀수 프레임에서의 주사선 구동 회로 (301) 로부터 주사선 (201-1∼480) 에 공급되는 출력 신호를 나타내는 타이밍차트이다. 비선택 전위는 일정한 값이 아니고, 커먼ㆍ하이 기간에서는 VGOFFH, 커먼ㆍ로우 기간에서는 VGOFFL 가 각각 주사선에 인가된다. 또 본 실시예에서는 VGOFFH－VGOFFL = VCOMH－VCOML 에 대략 일치하도록 설정한다.
본 실시예의 구동 방법에 의하면, 커먼ㆍ하이로부터 커먼ㆍ로우, 또는 커먼ㆍ로우로부터 커먼ㆍ하이로의 커먼 전위 반전 타이밍에서는 모든 주사선 (480 개) 이 플로팅 상태로서, 제 1 실시예나 제 2 실시예와 동일 또는 그 이상으로 커먼 반전시의 용량이 적고, 대형ㆍ고정세한 액정 표시 장치에서도 표시 품위를 떨어뜨리지 않고 커먼 반전 구동법을 사용할 수 있으며, 영상 신호를 출력하는 IC 로서 저렴한 저내압 IC 를 사용할 수 있을 뿐 아니라 소비 전력도 작아진다. 또한, 제 1 이나 제 2 실시예와 비교하면 VGOFF 를 반전시키면서 교류 구동시키기 위한 구동 회로수의 증대나 소비 전류의 증대, 전원 전위수의 증대와 같은 단점은 있지만, 구동 신호의 파형이 단순한 것으로 되기 때문에 외부 신호 회로의 구성을 간소하게 할 수 있다는 이점을 갖는다.
또, 화소 스위칭 소자의 역바이어스시의 리크 전류나 신뢰성이 성능상 충분하면, 본 제 3 실시예에 있어서 VGOFF 를 항상 (커먼ㆍ하이 상태라도) VGOFFL 로 고정해도 된다. 이 경우, 장치내의 회로 구성은 매우 단순한 구성으로 된다.
또, 능동 매트릭스 기판의 구성도, 주사선 구동 회로도, 액정 표시 장치의 모듈 구성도는 제 1 실시예, 제 2 실시예와 동일하기 때문에 각각 도 1, 도 2, 도 6 을 참조한다.
본 발명은 전술한 실시형태에 한정되는 것이 아니라, 데이터선 구동 회로까지 내장한 완전 드라이버 내장 능동 매트릭스 기판을 사용한 액정 표시 장치라도 상관없고, 반대로 주사선 구동 신호를 외부 IC 회로에서 공급하는 구동 회로 비내장 능동 매트릭스 기판을 사용한 액정 표시 장치라도 상관없다. 또한, 구동 회로의 구성도 상보형 (CM0S) 회로가 아니라, N 채널 또는 P 채널형만으로 이루어지는 편(片)채널 구동 회로에서도 실현 가능하다. 화소 스위칭 소자도 P 형 트랜지스터나 상보형 전송 게이트를 사용하더라도 상관없고, 폴리규소가 아니라 비정질 규소 박막 트랜지스터를 사용해도 된다. 또, 절연 기판 위에 박막 트랜지스터를 형성하는 것이 아니라, 결정 규소 웨이퍼 위에 화소 스위칭 소자나 구동 회로를 장착한 능동 매트릭스 기판이어도 된다.
또, 액정 표시 장치로서 실시예와 같은 투과형이 아니라 반사형이나 반투과형 장치로 해도 되고, 직시형이 아니라 투영용의 라이트 밸브로 해도 된다. 또 실시예와 같이 노멀리ㆍ화이트 모드뿐만 아니라, 노멀리ㆍ블랙 모드를 사용해도 된다. 특히 이 경우는 액정의 배향 모드로서 수직 배향 모드로 해도 된다.
도 1 은 본 발명의 실시예를 설명하기 위한 능동 매트릭스 기판 구성도
도 2 는 본 발명의 실시예를 설명하기 위한 주사선 구동 회로도
도 3 은 제 1 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 각 구동 신호 타이밍차트도
도 4 는 제 1 실시예ㆍ제 3 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 영상 신호 타이밍차트도
도 5 는 제 1 실시예에 있어서의 홀수 프레임에서의 주사선 신호 출력 타이밍차트도
도 6 은 본 발명의 실시예에 있어서의 액정 표시 장치의 사시도 (일부 단면도)
도 7 은 제 2 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 각 구동 신호 타이밍차트도
도 8 은 제 2 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 영상 신호 타이밍차트도
도 9 는 제 2 실시예에 있어서의 홀수 프레임에서의 주사선 신호 출력 타이밍차트도
도 10 은 제 3 실시예에 있어서의 홀수 프레임에서의 외부 신호계로부터 공급되는 각 구동 신호 타이밍차트도
도 11 은 제 3 실시예에 있어서의 홀수 프레임에서의 주사선 신호 출력 타이밍차트도
도 12 는 종래의 커먼 반전 구동법을 설명하기 위한 신호 타이밍차트도
도 13 은 N 채널형 박막 트랜지스터 및 P 채널형 박막 트랜지스터의 화소 스위칭 소자의 리크 전류 측정 결과 그래프
도 14 는 종래 방법에서의 커먼 반전 구동이 가능한 액정 패널의 사이즈ㆍ정세도의 한계를 설명하기 위한 그래프
* 도면의 주요부분에 대한 부호의 설명 *
101: 능동 매트릭스 기판
201-1∼480: 주사선 1∼480
202-1∼1920: 데이터선 1∼1920
301: 주사선 구동 회로
303: 커먼 전극 전위 입력 단자
304: 대향 도통부
350: 시프트 레지스터
351-1∼480: 제 1 클럭드 인버터 (clocked inverter)
352-1∼480: 제 2 클럭드 인버터
353-1∼480: 제 1 인버터
402-1∼480-1∼1920: 화소 전극 (1∼480, 1∼1920)
505-1∼480: 제 1 NAND 회로
506-1∼480: 제 2 인버터
507-1∼480: 제 2 NAND 회로
508-1∼480: 제 3 NAND 회로
509-1∼480: 제 4 NAND 회로
510-1∼480: 제 5 NAND 회로
511-1∼480: 제 1 트랜지스터
512-1∼480: 제 2 트랜지스터
601: CLK 신호 단자
602: CLKX 신호 단자
603: XST 신호 단자
604: HENB 단자
605: LENB 단자
606: LCHG 단자
901: 대향 기판

Claims (23)

  1. 한 쌍의 기판 사이에 액정층을 봉입하여 이루어지고,
    상기 한 쌍의 기판 중 일방은 기판 위에 복수의 화소 스위칭 소자와 상기 복수의 화소 스위칭 소자에 접속되어 이루어지는 복수의 주사선과 상기 복수의 화소 스위칭 소자에 접속된 화소 전극과 능동 매트릭스 기판이고,
    상기 한 쌍의 기판 중 타방은 상기 액정층과 접하는 면의 적어도 일부에 커먼 전극이 형성되어 이루어지는 대향 기판이고,
    상기 복수의 주사선에 접속된 상기 화소 스위칭 소자를 로우 임피던스 상태로 하는 하나 또는 복수의 선택 전위와 상기 주사선에 접속된 상기 화소 스위칭 소자를 하이 임피던스 상태로 하는 하나 또는 복수의 비선택 전위를 주사선별로 다른 타이밍으로 순차 출력하는 주사선 구동 회로가 상기 복수의 주사선에 접속되어 이루어지고,
    상기 주사선 구동 회로는 다른 전위를 갖는 복수의 전원 배선과 접속되어 이루어지는 액정 표시 장치의 구동 방법에 있어서,
    상기 커먼 전극을 상대적으로 높은 전위로 한 상태의 경우인 커먼ㆍ하이 상태와 상기 커먼 전극의 전위를 상대적으로 낮은 전위로 한 상태의 경우인 커먼ㆍ로우 상태를 번갈아 반전 구동하는 것을 특징으로 하는 커먼 반전 구동이고,
    또한 상기 커먼 전극의 전위가 상기 커먼ㆍ하이 상태로부터 상기 커먼ㆍ로우 상태로 변동될 때 그리고 상기 커먼ㆍ로우 상태로부터 상기 커먼ㆍ하이 상태로 전환되는 동작의 경우인 커먼 반전 동작은 상기 복수의 주사선 중 적어도 일부, 보다 바람직하게는 전체 주사선 또는 하나의 주사선을 제외한 전체 주사선이 상기 복수의 전원 배선 전부로부터 상대적으로 높은 전기 저항에 의해 전기적으로 분리되어 있는 상태의 경우인 플로팅 상태인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 화소 스위칭 소자는 N 채널형 전계 효과 트랜지스터이고,
    상기 주사선이 상기 플로팅 상태가 되는 타이밍에서는 그 주사선의 전위는 상기 비선택 전위와 대략 동일하고, 또한 상기 커먼 전극이 상기 커먼ㆍ하이 상태인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  3. 제 1 항에 있어서,
    상기 화소 스위칭 소자는 P 채널형 전계 효과 트랜지스터이고,
    상기 주사선이 상기 플로팅 상태가 되는 타이밍에서는 그 주사선의 전위는 상기 비선택 전위와 대략 동일하고, 또한 상기 커먼 전극이 상기 커먼ㆍ로우 상태인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  4. 제 1 항에 있어서,
    상기 화소 스위칭 소자는 N 채널형 전계 효과 트랜지스터로 이루어지는 제 1 스위칭 트랜지스터와 P 채널형 전계 효과 트랜지스터로 이루어지는 제 2 스위칭 트랜지스터로 구성되는 상보형 전송 게이트이고,
    상기 주사선은 상기 제 1 스위칭 트랜지스터에 접속되는 제 1 주사선과 상기 제 2 스위칭 트랜지스터에 접속되는 제 2 주사선으로 이루어지고,
    상기 제 1 주사선이 상기 플로팅 상태가 되는 타이밍에서는 상기 제 1 주사선의 전위는 상기 비선택 전위와 대략 동등하며 상기 커먼 전극이 상기 커먼ㆍ하이 상태이고,
    또한 상기 제 2 주사선이 상기 플로팅 상태가 되는 타이밍에서는 상기 제 2 주사선의 전위는 상기 비선택 전위와 대략 동등하며 상기 커먼 전극이 상기 커먼ㆍ로우 상태인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복수의 주사선은 상기 선택 전위의 전원과 비교적 낮은 전기 저항으로 접속된 상태의 경우인 선택 상태의 기간과, 상기 비선택 전위의 전원과 비교적 낮은 전기저항으로 접속된 상태의 경우인 비선택 상태의 기간과, 상기 플로팅 상태인 기간을 각각 갖는 것을 특징으로 하고,
    또한 상기 비선택 상태인 기간의 길이는 일정하지 않은 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복수의 주사선은 상기 선택 상태로부터 다음에 상기 선택 상태로 되기까지의 동안에 복수의 상기 비선택 상태를 갖고,
    또한 상기 복수의 비선택 상태인 동안에 상기 플로팅 상태를 갖는 액정 표시 장치의 구동 방법.
  7. 제 6 항에 있어서,
    상기 화소 스위칭 소자는 N 채널형 전계 효과 트랜지스터이고,
    상기 선택 상태의 사이에 있는 복수의 비선택 상태 중 상기 선택 상태 직후의 것을 제외한 2 회째 이후의 비선택 상태는 항상 상기 커먼 전극이 상기 커먼ㆍ하이 상태일 때에 실시되고,
    또한 상기 2 회째 이후의 비선택 상태 중에 상기 커먼 반전 동작이 일어나지 않는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  8. 제 6 항에 있어서,
    상기 화소 스위칭 소자는 P 채널형 전계 효과 트랜지스터이고,
    상기 선택 상태의 사이에 있는 복수의 비선택 상태 중 상기 선택 상태 직후의 것을 제외한 2 회째 이후의 비선택 상태는 항상 상기 커먼 전극이 상기 커먼ㆍ로우 상태일 때에 실시되고,
    또한 상기 2 회째 이후의 비선택 상태 중에 상기 커먼 반전 동작이 일어나지 않는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 커먼 전극이 커먼ㆍ하이 상태인 기간 길이 (=TCOMH) 와, 커먼ㆍ로우 상태인 기간 길이 (=TCOML) 는 동등하지 않은, 즉 TCOMH ≠TCOML 인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  10. 제 9 항에 있어서,
    상기 화소 스위칭 소자는 N 채널형 전계 효과 트랜지스터이고,
    상기 TCOMH 는 상기 TCOML 보다 큰, 즉 TCOMH > TCOML 인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  11. 제 9 항에 있어서,
    상기 화소 스위칭 소자는 P 채널형 전계 효과 트랜지스터이고,
    상기 TCOMH 는 상기 TCOML 보다 작은, 즉 TCOMH < TCOML 인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 비선택 전위는 상기 커먼 전극의 전위에 상관없이 대략 일정한 값 (=VGOFF) 인 액정 표시 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 화소 스위칭 소자는 N 채널형 전계 효과 트랜지스터이고,
    상기 비선택 전위의 값 (=VGOFF) 이란 상기 데이터선에 인가되는 영상 신호 전위의 최저값 (=VVIDEOL) 에 상기 화소 스위칭 소자의 임계값 (=Vth) 을 더한 값보다 낮고, 상기 영상 신호 전위의 최저값으로부터 상기 커먼ㆍ하이 상태에서의 상기 커먼 전극의 전위 (=VCOMH) 로부터 상기 커먼ㆍ로우 상태에서의 상기 커먼 전극의 전위 (=VCOML) 를 뺀 값 (=VCOMH－VCOML) 보다 높은, 즉 VVIDEOL＋V th > VGOFF > VVIDEOL－(VCOMH－VCOML) 을 만족하는 값인 액정 표시 장치의 구동 방법.
  14. 제 12 항에 있어서,
    상기 화소 스위칭 소자는 P 채널형 전계 효과 트랜지스터이고,
    상기 비선택 전위의 값 (=VGOFF) 이란 상기 데이터선에 인가되는 영상 신호 전위의 최고 전위 (=VVIDEOH) 에 화소 스위칭 소자의 임계값 (=Vth) 을 더한 값보다 높고, 상기 영상 신호 전위의 최고값에 상기 커먼ㆍ하이 상태에서의 상기 커먼 전극에 대한 인가 전위 (=VCOMH) 로부터 상기 커먼ㆍ로우 상태에서의 상기 커먼 전극의 인가 전위 (=VCOML) 를 뺀 값 (=VCOMH－VCOML) 을 더한 값보다 낮은, 즉 VVIDEOH＋Vth < VGOFF < VVIDEOH＋(VCOMH－VCOML) 을 만족하는 값인 액정 표시 장치의 구동 방법.
  15. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 비선택 전위는 상기 커먼ㆍ하이 상태에서의 값 (=VGOFFH) 과 상기 커먼ㆍ로우 상태에서의 값 (=VGOFFL) 에 있어서 서로 다르고,
    또한 VGOFFH > VGOFFL 인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  16. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 커먼 반전 동작에서는 적어도 상기 복수의 데이터선의 일부가 플로팅 상태인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  17. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 구동 방법을 사용하여 화상을 표시하는 액정 표시 장치.
  18. 제 17 항에 있어서,
    상기 주사선의 수 (=V) 의 제곱에 상기 화소 전극이 매트릭스형상으로 배치되어 있는 화상 표시부의 대각 방향의 길이 (=S(m)) 를 곱한 계수 (=V×V×S) 가 30000 이상인 것을 특징으로 하는 액정 표시 장치.
  19. 제 17 항에 있어서,
    상기 주사선 구동 회로의 적어도 일부는 상기 능동 매트릭스 기판 위에 형성된 박막 트랜지스터에 의해 구성되어 있는 구동 회로 내장형 액정 표시 장치인 액정 표시 장치.
  20. 제 17 항에 기재된 액정 표시 장치를 사용하여 화상을 표시하는 기능을 가진 배터리로 구동되는 휴대 전자기기.
  21. 제 13 항에 있어서,
    상기 비선택 전위의 값 (=VGOFF) 은 VVIDEOL ≥ VGOFF ≥ VVIDEOH - 6 (볼트) 를 만족하는 값인 액정표시장치의 구동방법.
  22. 제 14 항에 있어서,
    상기 비선택 전위의 값 (=VGOFF) 은 VVIDEOH ≤ VGOFF ≤ VVIDEOL + 6 (볼트) 를 만족하는 값인 액정표시장치의 구동방법.
  23. 제 1 항 또는 제 2 항에 있어서,
    상기 커먼 반전 동작에서 모든 상기 복수의 데이터선이 플로팅 상태인 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020040066969A 2003-08-26 2004-08-25 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기 KR100634068B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00301589 2003-08-26
JP2003301589A JP4154598B2 (ja) 2003-08-26 2003-08-26 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器

Publications (2)

Publication Number Publication Date
KR20050022376A true KR20050022376A (ko) 2005-03-07
KR100634068B1 KR100634068B1 (ko) 2006-10-13

Family

ID=34225073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040066969A KR100634068B1 (ko) 2003-08-26 2004-08-25 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기

Country Status (5)

Country Link
US (2) US7414602B2 (ko)
JP (1) JP4154598B2 (ko)
KR (1) KR100634068B1 (ko)
CN (1) CN1591103B (ko)
TW (1) TWI286238B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743498B1 (ko) * 2005-08-18 2007-07-30 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
KR100889417B1 (ko) * 2006-09-26 2009-03-20 엡슨 이미징 디바이스 가부시키가이샤 구동 회로, 액정 장치, 전자기기, 및 액정 장치의 구동방법
KR101469096B1 (ko) * 2008-06-27 2014-12-15 삼성전자주식회사 게이트 드라이버 및 그 구동 방법과 이를 적용한디스플레이 패널 구동 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449784B2 (ja) * 2005-02-28 2010-04-14 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP4419897B2 (ja) 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4432852B2 (ja) * 2005-07-11 2010-03-17 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
JP4650133B2 (ja) * 2005-07-13 2011-03-16 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
US7324098B1 (en) * 2006-07-26 2008-01-29 Chunghwa Picture Tubes, Ltd. Driving circuit for display device
KR101277975B1 (ko) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
JP2008107780A (ja) * 2006-09-29 2008-05-08 Matsushita Electric Ind Co Ltd 信号伝達回路，表示データ処理装置，および表示装置
KR101415064B1 (ko) * 2007-12-11 2014-07-04 엘지디스플레이 주식회사 액정표시장치의 구동 제어 장치 및 방법
RU2491654C1 (ru) * 2009-06-17 2013-08-27 Шарп Кабусики Кайся Схема возбуждения устройства отображения, устройство отображения и способ возбуждения устройства отображения
TWI396179B (zh) * 2009-08-26 2013-05-11 Raydium Semiconductor Corp 低功率之顯示面板驅動方法及驅動電路
JP6491821B2 (ja) 2014-04-07 2019-03-27 株式会社ジャパンディスプレイ 表示装置
US10410594B2 (en) * 2014-11-21 2019-09-10 Sharp Kabushiki Kaisha Active matrix substrate, and display device including same
CN107402462B (zh) * 2017-09-21 2020-06-05 深圳市华星光电技术有限公司 液晶显示面板及控制方法
CN107702885B (zh) * 2017-09-29 2019-08-30 中国水利水电科学研究院 床面颗粒起悬时间的提取方法
CN109147694B (zh) 2018-09-03 2021-09-10 明基智能科技（上海）有限公司 防止画面残影的方法及显示系统
TWI679625B (zh) * 2018-09-04 2019-12-11 明基電通股份有限公司 防止畫面殘影的方法及顯示系統
CN113140191A (zh) * 2021-04-16 2021-07-20 武汉华星光电技术有限公司 一种显示装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652872A (en) * 1983-07-07 1987-03-24 Nec Kansai, Ltd. Matrix display panel driving system
JPS6249399A (ja) 1985-08-29 1987-03-04 キヤノン株式会社 表示装置
JP2607719B2 (ja) 1990-03-07 1997-05-07 富士写真フイルム株式会社 感光材料現像装置
US20010050664A1 (en) * 1990-11-13 2001-12-13 Shunpei Yamazaki Electro-optical device and driving method for the same
US6893906B2 (en) * 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JP3013259B2 (ja) 1990-11-13 2000-02-28 株式会社半導体エネルギー研究所 液晶表示装置
TW209895B (ko) * 1990-11-26 1993-07-21 Semiconductor Energy Res Co Ltd
US5233448A (en) * 1992-05-04 1993-08-03 Industrial Technology Research Institute Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection
JP2607719Y2 (ja) 1993-11-24 2002-07-08 カシオ計算機株式会社 液晶表示装置
EP0701237B1 (en) * 1994-09-06 1999-03-31 Kabushiki Kaisha Toshiba Display device
JP2626595B2 (ja) * 1994-11-17 1997-07-02 日本電気株式会社 アクティブマトリクス型液晶ディスプレイ一体型タブレット及びその駆動方法
JPH08166499A (ja) 1994-12-12 1996-06-25 Nissin High Voltage Co Ltd 電子線照射装置
US6229515B1 (en) * 1995-06-15 2001-05-08 Kabushiki Kaisha Toshiba Liquid crystal display device and driving method therefor
KR0172881B1 (ko) * 1995-07-12 1999-03-20 구자홍 액정표시장치의 구조 및 구동방법
CN100356434C (zh) * 1995-12-14 2007-12-19 精工爱普生株式会社 显示装置及其驱动方法
KR100219116B1 (ko) * 1996-03-30 1999-09-01 구자홍 티에프티 엘시디 디스플레이의 구동방법
JPH10104300A (ja) 1996-06-05 1998-04-24 Advantest Corp Ｌｃｄ基板検査装置及び方法
TW329002B (en) * 1996-06-05 1998-04-01 Zenshin Test Co Apparatus and method for inspecting a LCD substrate
JP3486859B2 (ja) 1996-06-14 2004-01-13 大林精工株式会社 液晶表示装置
JP3567183B2 (ja) 1996-08-19 2004-09-22 大林精工株式会社 液晶表示装置
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
TW515924B (en) 1997-04-02 2003-01-01 Toshiba Corp Flat-panel display device and display method
JP3774855B2 (ja) 1997-04-25 2006-05-17 大林精工株式会社 液晶表示装置と製造方法．
JPH10333117A (ja) 1997-05-28 1998-12-18 Sharp Corp 液晶表示装置の駆動装置
JPH1124041A (ja) * 1997-06-30 1999-01-29 Toshiba Corp 液晶表示装置
US6177968B1 (en) * 1997-09-01 2001-01-23 Canon Kabushiki Kaisha Optical modulation device with pixels each having series connected electrode structure
JP3050191B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 液晶表示装置
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
CN1263610A (zh) 1998-03-19 2000-08-16 松下电器产业株式会社 液晶显示元件及其制造方法
JP3147867B2 (ja) 1998-08-26 2001-03-19 日本電気株式会社 アクティブマトリクス型液晶表示装置の駆動回路
JP2000098334A (ja) 1998-09-28 2000-04-07 Alps Electric Co Ltd 液晶表示装置
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP3379491B2 (ja) 1999-10-22 2003-02-24 日本電気株式会社 液晶表示装置
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
US6856307B2 (en) * 2000-02-01 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
JP5051942B2 (ja) 2000-02-01 2012-10-17 株式会社半導体エネルギー研究所 半導体装置
JP2001222621A (ja) 2000-02-14 2001-08-17 Fujitsu Ltd 保守支援端末装置、保守管理装置および保守支援方法
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
JP3723747B2 (ja) * 2000-06-16 2005-12-07 松下電器産業株式会社 表示装置およびその駆動方法
JP3750565B2 (ja) * 2000-06-22 2006-03-01 セイコーエプソン株式会社 電気泳動表示装置の駆動方法、駆動回路、および電子機器
JP2002091342A (ja) * 2000-07-10 2002-03-27 Toshiba Corp マトリクスアレイ基板
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
JP3915400B2 (ja) * 2000-11-28 2007-05-16 株式会社日立製作所 画像表示装置及び画像表示装置の駆動方法
JP3494146B2 (ja) * 2000-12-28 2004-02-03 日本電気株式会社 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法
GB2372620A (en) * 2001-02-27 2002-08-28 Sharp Kk Active Matrix Device
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP3774858B2 (ja) 2001-04-07 2006-05-17 大林精工株式会社 液晶表示装置とその駆動方法
JP3791355B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP3956748B2 (ja) * 2001-06-26 2007-08-08 セイコーエプソン株式会社 表示装置、その駆動回路、その駆動方法および電子機器
JP2003173174A (ja) 2001-09-25 2003-06-20 Sharp Corp 画像表示装置および表示駆動方法
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP3944394B2 (ja) * 2002-01-08 2007-07-11 株式会社日立製作所 表示装置
JP3520418B2 (ja) * 2002-02-04 2004-04-19 セイコーエプソン株式会社 演算増幅回路、駆動回路及び演算増幅回路の制御方法
JP4225777B2 (ja) * 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP4030863B2 (ja) * 2002-04-09 2008-01-09 シャープ株式会社 電気光学装置、それを用いた表示装置、その駆動方法、並びに、その重みの設定方法
JP3677011B2 (ja) * 2002-04-30 2005-07-27 アルプス電気株式会社 液晶表示装置
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP2004317785A (ja) * 2003-04-16 2004-11-11 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
JP2005005227A (ja) * 2003-06-16 2005-01-06 Hitachi Displays Ltd 有機ｅｌ発光表示装置
JP2005321457A (ja) * 2004-05-06 2005-11-17 Seiko Epson Corp 走査線駆動回路、表示装置及び電子機器
US7221413B2 (en) * 2004-08-05 2007-05-22 Au Optronics Corporation Thin film transistor array substrate and repairing method thereof
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4432852B2 (ja) * 2005-07-11 2010-03-17 エプソンイメージングデバイス株式会社 液晶装置及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743498B1 (ko) * 2005-08-18 2007-07-30 삼성전자주식회사 표시 장치의 전류 구동 데이터 드라이버 및 이를 가지는표시 장치
KR100889417B1 (ko) * 2006-09-26 2009-03-20 엡슨 이미징 디바이스 가부시키가이샤 구동 회로, 액정 장치, 전자기기, 및 액정 장치의 구동방법
KR101469096B1 (ko) * 2008-06-27 2014-12-15 삼성전자주식회사 게이트 드라이버 및 그 구동 방법과 이를 적용한디스플레이 패널 구동 장치

Also Published As

Publication number Publication date
US20090027321A1 (en) 2009-01-29
US20050052393A1 (en) 2005-03-10
CN1591103A (zh) 2005-03-09
TWI286238B (en) 2007-09-01
US7414602B2 (en) 2008-08-19
CN1591103B (zh) 2010-04-28
KR100634068B1 (ko) 2006-10-13
TW200517716A (en) 2005-06-01
JP4154598B2 (ja) 2008-09-24
US8248338B2 (en) 2012-08-21
JP2005070539A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
KR100634068B1 (ko) 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기
US8456400B2 (en) Liquid crystal device and electronic apparatus
US7312638B2 (en) Scanning line driving circuit, display device, and electronic apparatus
JP4419897B2 (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
US6806862B1 (en) Liquid crystal display device
US7609247B2 (en) Driving circuit for liquid crystal display device, liquid crystal display device, method of driving liquid crystal display device, and electronic apparatus
TWI383361B (zh) 驅動電路、液晶裝置、電子機器及液晶裝置之驅動方法
US8698852B2 (en) Display device and method for driving the same
KR100519468B1 (ko) 평면표시장치
KR20080003723A (ko) 액정 장치, 액정 장치의 구동 방법, 및 전자기기
TW200919435A (en) Electro-optical device, driving circuit, and electronic apparatus
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
JPH11101967A (ja) 液晶表示装置
US8400388B2 (en) Liquid crystal display
KR100909775B1 (ko) 액정표시장치
JP4148064B2 (ja) 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
JP4650133B2 (ja) 電気光学装置、駆動方法および電子機器
JP5224735B2 (ja) 液晶装置、および電子機器
JP2005241741A (ja) 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4810910B2 (ja) 電気光学装置、駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 14