KR20040090452A - 도체 기재, 반도체 장치 및 이들의 제조 방법 - Google Patents

도체 기재, 반도체 장치 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20040090452A
KR20040090452A KR1020040025201A KR20040025201A KR20040090452A KR 20040090452 A KR20040090452 A KR 20040090452A KR 1020040025201 A KR1020040025201 A KR 1020040025201A KR 20040025201 A KR20040025201 A KR 20040025201A KR 20040090452 A KR20040090452 A KR 20040090452A
Authority
KR
South Korea
Prior art keywords
base material
conductor base
conductor
hydroxide
copper oxide
Prior art date
Application number
KR1020040025201A
Other languages
English (en)
Other versions
KR101089201B1 (ko
Inventor
세키가즈미츠
미야하라요시히토
구레무네아키
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040090452A publication Critical patent/KR20040090452A/ko
Application granted granted Critical
Publication of KR101089201B1 publication Critical patent/KR101089201B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/06—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6
    • C23C22/48—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6 not containing phosphates, hexavalent chromium compounds, fluorides or complex fluorides, molybdates, tungstates, vanadates or oxalates
    • C23C22/52—Treatment of copper or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Treatment Of Metals (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은, 반도체 소자를 탑재 하기 위한 것으로서, 상기 반도체 소자 탑재부의 적어도 일부를 절연성 수지로 밀봉한 도체 기재로서, 상기 도체 기재의 최표층이 동 또는 그 합금으로 이루어지고, 상기 도체 기재가 이 도체 기재의 표면 처리시에 형성된 수산화물을 함유하는 산화동층으로 부분적으로 또는 전체적으로 덮이는 도체 기재와, 이 도체 기재를 제조하는 공정, 및 상기 도체 기재를 사용하여 반도체 장치를 제조하기 위한 공정에 관한 것이다.

Description

도체 기재, 반도체 장치 및 이들의 제조 방법{CONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREOF}
본 발명은 도체 기재와 그 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 소자를 탑재한 후에 소자 탑재부를 절연성 수지로 밀봉하거나 덮여진 수지밀봉형 반도체 장치의 제조에서 유용한 도체 기재와 그 제조 방법에 관한 것이다. 본 발명은 또한 상기한 도체 기재를 구비한 반도체 장치와 그 제조 방법에 관한 것이다.
주지한 바와 같이, IC칩, LSI칩 등의 반도체 소자를 기판 위에 탑재한 구성의 반도체 장치에는 여러 가지 종류의 것이 있고, 이들 중에 하나로는 반도체 소자를 탑재한 후에 반도체 소자 탑재부를 절연성 수지로 밀봉한 수지밀봉형 반도체 장치가 있다. 수지밀봉형 반도체 장치는, 예를 들면 리드 프레임 등의 도체 기재에 반도체 소자가 탑재되고, 또한 필요한 전기적 접속도 행해지고 있으므로, 종종 "반도체 패키지"라고도 불리고 있다. 반도체 패키지는, 통상, 이들이 제조된 후에 제조자에 의해 보관되고, 최종 사용자의 요구에 따라 이 최종 사용자에게 제공된다. 이 후, 최종 사용자는 상기 반도체 패키지를 예를 들면 땜납 리플로우 등에 의해 배선 기판 등의 기판에 실장해서, 최종적인 전자 기기를 완성한다.
이러한 종래의 전자 기기의 제조 과정에서는, 몇 가지 문제점이 확인되고 있다. 이 문제점들 중 하나는 반도체 장치를 보관하고 있는 동안에 발생한다. 이것은 반도체 장치의 밀봉수지는 반도체 장치를 기판에 실장할 때까지의 보관 중에 공기중의 수분을 흡수하는 경향이 있기 때문이다. 밀봉수지에 의해 흡수된 수분은 반도체 장치의 실장시의 땜납 리플로우 공정(이 공정에서는, 약 180∼200˚C의 고온이 적용된다)에 의한 열에 의해서 급격하게 기화 팽창해서, 밀봉수지 자체에 큰 응력을 발생시킨다. 그 결과, 도체 기재나 반도체 소자와 밀봉수지 사이의 계면에서 크랙(균열)이 발생하거나, 밀봉수지가 도체 기재로부터 박리하게 된다. 이러한 결함은 반도체 장치의 신뢰성을 저하시키는 원인이 되고 있다. 이 때문에, 수분의 기화 팽창에 의한 응력에 충분히 견딜 수 있는, 특히 밀봉수지와의 밀착성이 뛰어난 도체 기재, 즉 뛰어난 밀착성을 유지하면서 장기간에 걸쳐서 안정적으로 보관할 수 있는 반도체 장치를 제공하는 것이 요망되고 있다.
또한, 최근에는, 지구 환경 보호의 관점에서, 반도체 장치를 기판에 실장할 때의 땜납 리플로우 공정에서 종래의 납 함유의 땜납 대신에 무납(lead-free) 땜납이 채용되고 있다. 그러나, 이 무납 땜납은 종래의 땜납과 비교해서 융점이 높다(종래의 땜납의 융점이 약 200℃인데 반해, 무납 땜납의 융점은 약 240∼260˚C이다). 따라서, 필연적으로 땜납 리플로우 공정을 고온으로 실시해야 하다. 그러나, 실장 온도가 고온이 되면, 반도체 장치에 강한 열 스트레스가 가해져서, 상기한 크랙 등의 결함 발생의 정도도 증가한다.
상기와 같은 문제점을 해결하기 위한 연구도 열심히 시도되고 있다. 예를 들면, 도 1에 나타낸 바와 같이, 리드 프레임에 흑색 산화층을 형성하여, 리드 프레임과 밀봉수지간의 밀착성을 엥커링 효과(anchoring effect)에 의해 강화하는 방법이 제안되고 있다(일본특개평 9-148509 참조). 도시한 리드 프레임(10l)은 동 또는 동합금의 프레스 성형품으로서, 칩 탑재부(102), 내부 리드부(103), 외부 리드부(104) 및 와이어 본딩부(105)를 구비하고 있다. 칩 탑재부(102) 및 와이어 본딩부(105)의 상면에는 은 층(102a 및 105a)이 형성되어 있다. 또한, 칩 탑재부(102) 위에는 회로 칩(106)이 탑재되어 있다. 회로 칩(106)과 와이어 본딩부(105)는 와이어(107)를 통해서 함께 접속되어 있다. 또한, 리드 프레임(101) 전체가 밀봉수지(108)로 밀봉되어 있다. 그리고, 리드 프레임(101)과 밀봉수지(108)간의 밀착성을 엥커링 효과에 의해 강화하기 위해, 은 층(l02a 및 105a)이 도금되어 있지 않은 부분으로 한정해서 흑색 산화층(산화 제 2 동 CuO층)(109)이 형성되어 있다. 흑색 산화층(109)은 리드 프레임(101)을 유기 알칼리 용액 내에서 양극산화에 의해서 형성할 수 있다.
또한, 도 2에 나타낸 바와 같이, 고온이 가해져도 도체 기재와 밀봉수지간의 밀착성이 저하하지 않도록 하기 위해, 도체 기재와 흑화 처리층, 즉, 흑색 산화층(산화 제 2 동층) 사이에 산화 제 1 동(Cu2O)층을 개재시키는 방법이 제안되어 있다(일본 특개평 2001-210776 참조). 즉, 도시한 리드 프레임(113)은 동 또는 동합금으로 이루어지고, 그 위에 상기 순서대로 산화 제 1 동(Cu2O)층(114), 산화 제 2 동(CuO)층(112) 및 밀봉수지층(115)을 갖고 있다. 산화 제 1 동층(114)은 리드 프레임(113)을 알칼리조(alkali bath)에 침지(浸漬)하는 흑화 처리에 의해서 산화 제 2 동층(l12)을 형성한 후, 리드 프레임(113)을 산화성 분위기 중에서 고온에서 가열함으로써 형성할 수 있다.
그러나, 이들 종래의 방법에 따르면, 여전히 개량의 여지를 남기고 있다. 예를 들면, 도체 기재의 표면에 양극산화에 의해서 흑색 산화층을 형성하는 방법에서는, 얻어지는 흑색 산화층이 너무 두껍게 되고, 그 외에 층 형성에 장시간을 필요로 하게 된다. 한편, 무납 땜납을 사용하는 리플로우 공정에 대응하기 위해서 도체 기재와 산화 제 2 동층 사이에 산화 제 1 동층을 개재시키는 방법에서는, 제조 공정이 복잡하게 되고, 제조의 완료까지 매우 장시간이 필요하게 된다.
따라서, 본 발명의 목적은, 수분의 기화 팽창에 의한 응력에 충분히 견딜 수 있고, 특히 밀봉수지와 도채 기재간의 밀착성이 뛰어난 도체 기재, 즉 우수한 밀착성을 유지하면서 장기간동안 안전하게 보관할 수 있는 반도체 장치의 제조에 유용한 도체 기재를 제공하는데 있다.
또한, 본 발명의 다른 목적은, 반도체 장치를 배선 기판에 실장하는 때에 무납 땜납을 사용하여 땜납 리플로우 공정을 채용할 수 있는 도체 기재를 제공하는데 있다.
또한, 본 발명의 또 다른 목적은, 고온도의 적용이나 장시간에 걸친 처리 공정을 필요로 하지 않는 도체 기판을 제조할 수 있는 방법, 즉 반도체 장치를 제조하는데 특히 유용한 도체 기재의 제조 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은, 상술한 바와 같은 도체 기재를 구비한 반도체 장치와 그 제조 방법을 제공하는데 있다.
도 1은 종래의 수지밀봉형 반도체 장치를 예시하는 단면도.
도 2는 종래의 수지밀봉형 반도체 장치의 다른 한 예를 부분적으로 예시하는 단면도.
도 3은 본 발명에 따른 수지밀봉형 반도체 장치의 바람직한 실시예를 예시하는 단면도.
도 4는 본 발명의 방법을 포함한 다른 방법에 의해 산화동층을 형성한 경우의 층 구성의 변동을 예시하는 그래프.
도 5의 (a) 내지 (c)는 본 발명의 방법에 의해 수산화물 함유 산화동층을 형성하는 과정을 순서대로 예시하는 단면도.
도 6은 본 발명의 반도체 장치에서 수산화물 함유 산화동층과 에폭시 수지가 함께 접합하는 메카니즘을 모식적으로 예시하는 단면도.
도 7은 종래의 반도체 장치에서 수산화물 함유 산화동층과 에폭시 수지가 함께 접합하는 메카니즘을 모식적으로 예시하는 단면도.
도 8은 본 발명의 방법을 포함한 다른 방법에 의해 산화동층을 형성한 경우의 밀봉수지의 밀착 강도의 변동을 예시하는 그래프.
도 9는 미처리 동합금재의 표면 상태를 예시한 주사 전자현미경(SEM, ×l0,000)을 사용하여 얻은 사진 및 원자간력(atomic force) 현미경(AFM, ×10,000)을 사용하여 얻은 표면 해석도.
도 10은 1O초간의 흑화 처리 후의 동합금재의 표면 상태를 예시한 주사 전자현미경(SEM, ×10,000)을 사용하여 얻은 사진 및 원자간력 현미경(AFM, ×10,000)을 사용하여 얻은 표면 해석도.
도 11은 본 발명을 따라 산화 강화제의 존재시에 흑화 처리한 후의 동합금재의 표면 상태를 예시한 주사 전자현미경(SEM, ×1O,00O)을 사용하여 얻은 사진 및 원자간력 현미경(AFM, ×10,000)을 사용하여 얻은 표면 해석도.
도 12는 본 발명을 따라 양극산화 처리 후의 동합금재의 표면 상태를 예시한 주사 전자현미경(SEM, ×10,O00)을 사용하여 얻은 사진 및 원자간력 현미경(AFM, ×10,000)을 사용하여 얻은 표면 해석도.
도 13은 240초간의 흑화 처리 후의 동합금재의 표면 상태를 예시한 주사 전자현미경(SEM, ×10,OO0)을 사용하여 얻은 사진 및 원자간력 현미경(AFM, ×10,O00)을 사용하여 얻은 표면 해석도.
도 14는 미처리 동합금재를 가열 처리한 경우에 첨가된 원소에 의해 편석층(segregate layer)이 형성되는 메카니즘을 순서대로 예시하는 단면도.
도 15는 본 발명의 방법을 따라 산화된 동합금재를 가열처리한 경우에 첨가된 원소에 의해 편석층이 형성되지 않는 메카니즘을 순서대로 예시하는 단면도.
도 16은 미처리 동합금재의 AES 깊이 방향 분석의 결과를 예시하는 그래프.
도 17은 본 발명을 따라 l0초간 양극산화 처리 후에 얻어진 동합금재의 AES 깊이 방향 분석의 결과를 예시하는 그래프.
도 18은 본 발명을 따라 산화 강화제의 존재시에 10초간 흑화 처리한 후의 동합금재의 AES 깊이 방향 분석의 결과를 예시하는 그래프.
도 19는 10초간의 흑화 처리 후에 얻어진 동합금재의 AES 깊이 방향 분석의 결과를 예시하는 그래프.
도 20은 은으로 도금한 후에 얻어진 미처리 동합금재의 은도금면의 AES 정성 분석의 결과를 예시하는 그래프.
도 21은 은으로 도금한 후에 얻어진 미처리 동합금재에 본 발명을 따라 10초간 양극산화 처리한 후의 은도금면의 AES 정성 분석의 결과를 예시하는 그래프.
도 22는 은으로 도금한 후에 얻어진 미처리 동합금재에 본 발명을 따라 산화 강화제의 존재시에 10초간 흑화 처리한 후의 은도금면의 AES 정성 분석의 결과를 예시하는 그래프.
도 23은 은으로 도금한 후에 얻어진 미처리 동합금재에 240초간 흑화 처리한 후의 은도금면의 AES 정성 분석의 결과를 예시하는 그래프.
도 24는 본 발명을 따라 산화 강화제의 존재시에 흑화 처리하는 방법을 모식적으로 예시하는 사시도.
도 25는 본 발명을 따라 흑화 처리액 중에서 양극산화하는 방법을 모식적으로 예시하는 사시도.
도 26은 다른 산화동층에 대해서 푸리에 변환 적외 분광 분석(FT-IR)의 결과를 모은 그래프.
※도면의 주요부분에 대한 부호의 설명※
1 도체 기재
2 수산화물 함유 산화동층
3 은도금층
5 반도체 소자
8 본딩 와이어
9 밀봉수지
10 반도체 장치
21 산화 제 1 동(Cu20)층
22 산화 제 2 동(CuO)층
23 수산화물 함유 산화 제 2 동층
본 발명의 상기한 목적 및 다른 목적들은 이하의 상세한 설명으로부터 용이하게 이해할 수 있을 것이다.
본 발명의 일 양태에서, 본 발명은, 반도체 소자를 탑재 하기 위한 것으로서, 상기 반도체 소자 탑재부의 적어도 일부를 절연성 수지로 밀봉한 도체 기재에 있어서, 상기 도체 기재의 최표층이 동 또는 그 합금으로 이루어지고, 상기 도체 기재가 이 도체 기재의 표면 처리시에 형성된 수산화물을 함유하는 산화동층으로 부분적으로 또는 전체적으로 덮이는 도채 기재에 관한 것이다.
이와 다른 앙태에서, 본 발명은, 반도체 소자를 탑재하기 위한 것으로서, 상기 반도체 소자 탑재부의 적어도 일부를 절연성 수지로 밀봉한 도체 기재를 제조하는 방법으로서, 최표층이 동 또는 그 합금으로 이루어진 도체 기재의 표면을 처리하고, 상기 도체 기재의 표면에 수산화물을 함유하는 산화동층으로 부분적으로 또는 전체적으로 덮는 공정을 포함하는 도체 기재의 제조 방법에 관한 것이다.
이와 또 다른 양태에서, 본 발명은, 적어도 1개의 반도체 소자를 본 발명의 도체 기재의 소정의 위치에 탑재하고, 상기 도체 기재를 절연성 수지로 밀봉하는 반도체 장치와, 본 발명의 방법에 의해 도체 기재 상에 수산화물 함유 산화동층을 형성한 후, 상기 도체 기재의 소정 위치에 반도체 소자를 탑재하고, 상기 반도체 소자와 상기 도체 기재 사이를 전기적으로 접속하고, 상기 반도체 소자를 탑재하는 상기 도체 기재의 적어도 일부를 절연성 수지로 밀봉하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
또한, 이와 또 다른 양태에서, 본 발명은 실장 기판 위에 본 발명의 반도체 장치를 실장한 전자 기기와 그 제조 방법에 관한 것이다.
후술하는 설명으로부터 이해될 수 있는 바와 같이, 본 발명에 의하면, 수분의 기화 팽창에 의한 응력에 충분히 견딜 수 있고, 특히 밀착성이 뛰어난 도체 기재를 얻을 수 있어서, 뛰어난 밀착성을 유지하면서 장기간에 걸쳐서 안정적으로 저장할 수 있는 반도체 장치를 제공할 수 있다.
또한, 본 발명에 의하면, 반도체 장치를 실장 기판에 실장하기 위해 고온이 사용되더라도, 무납 땜납을 사용하여 땜납 리플로우 공정을 채용할 수 있어서 불편함이 없으므로, 환경적으로도 친숙한 반도체 장치를 제공할 수 있다.
또한, 본 발명에 의하면, 고온이나 장시간에 걸친 처리 공정이 필요없는 본 발명의 도체 기재 및 반도체 장치를 제공할 수 있다. 고온에 견뎌야 하는 처리 장치를 사용할 필요가 없어서, 제조 라인을 개선하고, 제조 비용을 절감하고, 또한 고온 처리시에 수반되는 문제점, 예를 들면 사용중인 용액의 자기-분해나 증발로 인한 성분의 변화, 사용중인 용액의 온도 제어의 어려움, 안정적인 처리를 유지시에 수반되는 결함 등의 문제점을 극복할 수 있는 효과가 있다. 본 발명에 의한 처리 공정은 조성과 용액의 온도와 조성에 대해서 용이한 관리를 요하는 기존의 장치를 사용하여 약 50℃ 내지 80℃의 온도에서 행하므로써, 도체 기재와 반도체 장치의 품질을 향상시키며, 그 처리를 안정적으로 행하도록 할 수 있다.
(실시예)
본 발명은 도체 기재, 수지밀봉형 반도체 장치와 이들의 제조 방법, 그리고 본 발명의 반도체 장치를 내부에 실장한 전자 기기와 그 제조 방법에 관한 것이다. 이하, 본 발명에 대해서 첨부한 도면을 참조하여 설명한다. 그러나, 본 발명은 이하의 실시예에만 한정되지 않는다.
본 발명은 도체 기재 상에 반도체 소자를 탑재하고, 또한 이 반도체 소자의 탑재부를 적어도 절연성 수지로 밀봉하는 도체 기재에 관한 것이다. 본 발명의 도체 기재는 본 발명의 범위 내에서 다양한 형태로 실시할 수 있다. 이하, 본 발명의 도체 기재를 사용한 반도체 장치를 도시하는 도 3을 참조하여 본 발명에 대해서 설명한다.
반도체 장치(10)는 본 발명에서 "도체 기재" 라고 칭하는 리드 프레임(l)을 구비한다. 또한, 도시하지는 않았지만, 반도체 장치가 최표층(outermost layer)이 동 또는 그 합금으로 형성되는 방열판을 구비하고 있으면, 이 방열판을 본 발명의 도체 기재로서 이해해도 좋다. 또한, 이하의 설명에서는 특히 리드 프레임을 참조하여 도체 기재를 설명한다. 그러나, 기타의 부재를 도체 기재로 보아도 좋다.
도체 기재는 방열성을 고려하여 최표층이 동 또는 그 합금으로 이루어진 금속 부재로 구성된다. 즉, 도체 기재는 실질적으로 동 또는 그 합금으로 이루어져도 좋고, 또는 실질적으로 비동계 금속(non-copper metal)으로 이루어지고, 또한 그 최표층이 적어도 동 또는 그 합금으로 형성되는 조건을 갖아도 좋다. 후자의 경우, 비동계 금속으로서는 예를 들면 FeNi 합금 등을 사용할 수 있다. 그리고, 이 경우, 동 또는 그 합금을 도금이나 기타의 성막 방법에 의해 최표층 형성을 위해 적용할 수 있다.
도체 기재는 통상 박판 형태로 제공되고, 프레스 가공, 에칭 등에 의해 리드 프레임이나 기타의 형태로 가공될 수 있다.
본 발명의 도체 기재의 경우, 그 도체 기재의 적어도 일부분이 수산화물을 함유하는 산화동층으로 덮이는 것이 필수이다. 도시한 반도체 장치(10)의 경우, 도체 기재(리드 프레임)(1)의 실질적인 부분이, 즉, 외부 장치와의 접속을 위한 은 도금층(3)을 제외하고, 수산화물 함유 산화동으로 된 층(2)으로 덮인다. 따라서, 적어도 IC 칩 장착부의 뒷면을 덮거나 또는 바람직하게는 그 전체 표면을 수산화물 함유 산화동층으로 덮음으로써, 밀봉수지와 리드 프레임간의 밀착성을 향상시킨다.수산화물 함유 산화동층(2)은 적어도 최표층이 동 또는 그 합금으로 형성되는 도체 기재의 표면 처리를 통해서 저온에서 단시간에 간단한 수법을 사용하여 박막으로 형성될 수 있다.
본 발명에서, 수산화물 함유 산화동층을 형성하기 위한 표면 처리는 특별하게 또는 강제적으로 도체 기재를 산화시키는 것에 기초하며, 바람직하게는 다음의 2가지 방법 중 어느 하나 또는 필요에 따라서는 2가지 방법을 조합하여 달성된다.
(1) 산화 강화제가 첨가된 흑화 처리액의 사용
통상의 표면 처리법에서는, "흑색 산화 처리액"으로 불리는 흑화 처리액만을 사용하고 있다. 그러나, 본 발명의 경우, 자기 환원력이 뛰어난 산화제(본 발명에서는, 특히「산화 강화제」라 함)를 흑화 처리액에 첨가한 후, 이 산화제 함유 흑화 처리액에 도체 기재를 침지한다. 본 발명에서 용어 "흑화" 또는 "흑화 처리"를 사용하는 것은 동 또는 그 합금의 표면에 화학적으로 산화층을 형성하기 위한 변환 처리를 의미하는 것으로 의도하였음을 유념한다.
(2) 흑화 처리액과 양극산화의 병용
흑화 처리액 내에 도체 기재를 침지하여 양극산화를 행한다.
또한, 이들 중 어느 하나의 표면 처리 방법도 놀랄 만한 것으로 종래의 흑화 처리법(침지법)과 비교해서 저온에서 단시간 내에 처리를 완료할 수 있다. 실제로, 이들 표면 처리 공정은 통상 약 50∼80℃ 정도의 비교적으로 낮은 온도에서 약 1∼20초간의 단시간 내에 완료할 수 있다. 본 발명자들의 발견에 의하면, 이것은 본 발명의 경우, 충분한 밀착 강도를 얻기 위해서 필요한 수산화물 함유 산화동의층 두께가 얇아도 되고, 또한 산화 반응이 급속히 진행 가능하기 때문이다.
또한, 이와 같이 단시간 내에 표면 처리가 가능하기 때문에, 예를 들면 와이어 본딩 용으로 은 층을 도체 기재 위에 도금한 후, 이 은도금 층을 오염시키지 않고 산화 처리를 행할 수 있다. 따라서, 도체 기재 및 은으로 도금된 도체 기재에로의 산화 처리를 후프나 시트 형태로 인라인 가공에 의해서 할 수 있게 되어, 종래의 흑화 방법으로 대표되는 침지에 의한 산화 처리와 비교해서 가격 상승을 억제해서, 생산성을 크게 향상시킬 수 있다. 또한, 와이어 본딩용의 도금층으로서는 은 도금층에만 한정되지 않고, 예를 들면 팔라듐 도금층 또는 기타의 도금층도 사용할 수 있다.
리드 프레임(1) 위에는 그 소정의 위치에 반도체 소자(5)가 탑재된다. 도 시하지는 않았지만, 리드 프레임(1)과 반도체 소자(5)를 함께 접합시키기 위해서는 접착 시트, 다이 본딩재 등의 임의의 본딩 매체를 사용하는 것이 일반적이다. 반도체 소자(5)로는 예를 들면 IC칩, LSI 칩 등이 있다. 도시한 예에서는, 1개의 반도체 소자(5)가 탑재되어 있지만, 필요하다면, 2개 또는 그 이상의 반도체 소자를 탑재해도 좋다. 그리고, 이러한 반도체 소자 대신에, 또는 반도체 소자와 조합하여, 임의의 능동 소자 또는 수동 소자를 탑재해도 좋다. 즉, 본 발명의 실시에 있어서, 반도체 소자의 종류 등은 특별히 한정되는 것이 아니다.
반도체 소자(5)는 그 외부접속 단자(미도시)가 본딩 와이어(8)를 통해 리드 프레임(1)의 은도금층(3)과 접속된다. 본딩 와이어(8)는, 예를 들면 금(Au) 또는 알루미늄(Al) 등으로 이루어진 세선(fine wire)이다. 여기서 중요한 점은, 종래의흑화 처리에 의해서 산화동층을 형성한 경우, 은도금층(3)도 산화되어 버리기 때문에, 예를 들면 Au 와이어(8)를 음도금층(3)과 접합하는 것이 곤란했었다. 이에 반해, 본 발명에 의하면, 표면 처리를 신속하게 하여 산화동층을 형성할 수 있다. 따라서, 음도금층(3)이 원하지 않는 산화를 하지 않고, 그래서 Au 와이어를 사용한 와이어 본딩법을 문제없이 실시할 수 있다. 그리고, 필요하다면 도시한 와이어 본딩법 대신에 플립칩(FC)법을 사용해도 좋다.
도시한 반도체 장치(10)에서는, 반도체 소자(5)의 탑재부를 포함한 실질적으로 전부(반도체 장치의 기능부)가 절연성 수지(9)로 충전 또는 밀봉되고, 리드 프레임(1)의 양단부, 즉 외부 리드부만이 노출된다. 밀봉수지(9)는 반도체 장치(10)를 외부의 수분이나 충격으로부터 보호하는 일을 하고, 본 발명의 효과에 악영향을 미치지 않는 한, 임의의 절연성 수지를 포함한다. 본 발명의 실시에 있어서는, 수산화물 함유 산화동층(하지층)과 수지 사이에 수소 결합력을 발현시키기 위해서 분자 중에 수산기를 함유하는 수지를 절연성 수지로서 사용하는 것이 유효하다. 적당한 밀봉수지의 예로서는, 이하에 열거하는 것으로 한정되는 것은 아니지만, 에폭시 수지, 폴리이미드 수지, 페놀 수지 및 염화 비닐 수지 등을 들 수 있다. 특히, 에폭시 수지는 에폭시 수지와 도체 기재의 표면에 형성된 수산화물 함유 산화동층 사이에 강력한 수소 결합력을 발현하여, 크랙 등의 결함의 발생이나 수지 박리를 방지할 수 있으므로, 본 발명의 실시에 유용하다.
이하, 본 발명에 따른 수산화물 함유 산화동층의 형성에 대해서 보다 자세하게 설명한다.
본 발명에 의하면, 상술한 바와 같이, 산화 강화제가 첨가된 흑화 처리액의 사용이나 또는 흑화 처리액과 양극산화의 병용의 어느 것에 의해서도, 박막의 산화동층을 단시간에 형성할 수 있다. 도 4는 이러한 층 형성 방법을 설명하기 위한 것으로서, 미처리 동합금재에 대해서 다른 방법:
1) 종래의 10초간의 흑화 처리 방법;
2) 본 발명의 방법(산화 강화제 첨가 흑화 처리액의 사용, 5초간의 처리);
3) 본 발명의 방법(산화 강화제 첨가 흑화 처리액의 사용, 10초간의 처리);
4) 본 발명의 방법(흑화 처리액과 양극산화의 병용, 2초간의 처리);
5) 본 발명의 방법(흑화 처리액과 양극산화의 병용, 10초간의 처리); 및
6) 종래의 240초간의 흑화 처리 방법
을 사용하여 형성된 산화동층, 즉 산호 제 1 동(Cu2O)층 및 산화 제 2 동(CuO)층의 막 두께를 플로팅한 그래프를 나타낸다.
이 막 두께의 측정은 음극 환원법에 의해 실시했다.
도 4의 그래프로부터 이해할 수 있는 바와 같이, 종래 넓리 실시되고 있는 흑화 처리에서는, 밀착성의 개량에 필요한 약 0.6㎛의 층 두께를 얻기 위해서 약 4분간의 처리를 행하고, 그 외에 약 10O℃의 처리 온도가 필수이다. 한편, 본 발명 방법의 경우, 막 두께는 약 0.1∼0.l5㎛ 범위이면 충분하고, 처리 시간은 약 70℃의 저온 영역에서 약 10초간이다. 또한, 본 발명의 방법에 의하면, 처리 시간이 단축되더라도, 밀착성이 향상되어, 산화층(Cu2O층)을 얻을 수 있다. 이렇게 얻어진산화층의 두께는 약 0.02 내지 0.05㎛이고, 그 두께가 종래의 흑화 처리법을 10초간 행하여 얻어진 0.05㎛ 두께의 Cu2O층보다 작음에도 불구하고, 도 8을 참조하여 후술하는 바와 같이 개선된 수지 밀착성을 갖게 된다.
본 발명에 의하면, 단시간 내에 산화동 함유 수산화물로 된 층을 이 층의 표피층 내에 형성할 수 있다. 이 메카니즘은 본 발명의 방법에 의해 수산화물 함유 산화동층을 형성하는 과정을 순서대로 예시한 단면도인 도 5의 (a) 내지 (c)로부터 용이하게 이해될 수 있을 것이다. 우선, 도 5의 (a)를 참조하면, 동(또는 그 합금)으로 된 도체 기재(1)를 준비하고, 산화 처리를 행한다. 단, 통상 흑화 처리액로서 사용되고 있는 베이스로서 단일 알칼리조에서는, Cu가 CuO2 2-의 형태로 용해 될 수 있기 때문에, 산화 처리를 행할 수 없다. 종래의 흑화 처리액에서는, 산화제가 첨가된 경우에, 산화제의 산화력에 의해 동이 산화될 수 있다. 그러나, 충분히 높은 산화 속도를 얻기 위해서, 고온에서 처리하는 것이 필수인데, 이 처리를 저온에서 행하는 경우에는, 산화제에 의한 산화 속도를 용해 속도가 상회하고, 따라서 양질의 산화층을 형성할 수 없게 된다.
이에 반해, 본 발명에 의하면, 예를 들면 과망간산 나트륨 등의 자기 환원력 이 뛰어난 산화 강화제를 흑화 처리액(알칼리조, 구체적으로는 강알칼리 화합물과 산화제를 주성분으로서 포함하는 알칼리조)에 첨가하거나, 그렇지 않으면 흑화 처리액(알칼리조)에 양극산화를 병용하여 저온에서 산화 처리를 행할 수 있다. 또한, 저온에서 처리를 행하기 때문에, 용해에 의해서 생성한 CuO2 2-가 수산화 제 2 동 Cu(OH)2로서 침적된다.
(1) 산화 강화제 첨가 흑화 처리액의 사용
반응의 초기 단계에서, 도 5의 (b)에 나타낸 바와 같이, 도체 기재(1)의 표면측에 산화 제 1 동 Cu2O층(21)과 수산화 제 2 동 Cu(OH)2층(23)이 형성된다. 여기에서는, 다음과 같은 2개의 반응이 진행한다.
반응 (1):
2Cu + O2-→ Cu2O + 2e
반응 (2):
Cu2O + O2-→ 2CuO + 2e
여기서, 반응 (1)의 반응 속도는 반응 (2)의 반응 속도보다 크다. 따라서, 도 5의 (c)에 나타낸 바와 같이, 본 발명의 목적층인 복합 산화층, 즉 산화 제 1 동 Cu2O층(21), 산화 제 2 동 CuO층(22) 및 수산화 제 2 동 Cu(OH)2층(23)으로 된 3층 구조체가 형성된다. 즉, Cu2O 층 및 CuO 층의 형성과 동시에, 동의 용해시에 생성한 CuO2 2-는 수분자와 하기의 반응을 행하여,
CuO2 2-+ 2H2O → Cu(OH)2+ 2OH-
Cu(OH)2를 생성한다. 또한, 이와 같이 생성한 Cu(OH)2는 도시한 바와 같이 산화 제 2 동 CuO층(22) 상에 침적한다.
(2) 흑화 처리액과 양극산화의 병용
반응의 초기 단계에서, 도 5의 (b)에 나타낸 바와 같이, 도체 기재(1)의 표면측에 산화 제 1 동 Cu2O층(21)과 수산화 제 2 동 Cu(OH)2층(23)이 형성된다. 여기에서는, 다음과 같은 2개의 반응이 진행한다.
반응 (1):
2Cu + H2O → Cu2O + 2H++ 2e
반응 (2):
Cu2O + H2O → 2CuO + 2H++ 2e
여기에서는, 반응 (1)의 반응 속도가 반응 (2)의 반응 속도보다도 크다. 따라서, 도 5의 (c)에 나타낸 바와 같이, 본 발명의 목적층인 복합 산화층, 즉 산화 제 1 동 Cu2O층(21), 산화 제 2 동 CuO층(22) 및 수산화 제 2 동 Cu(OH)2층(23)으로 된 3층 구조체가 형성된다. 즉, Cu2O층 및 CuO층의 형성과 동시에, 동의 용해에 의해서 생성한 CuO2 2-는 양극산화에 의해서 생성된 H+와 하기의 반응을 행하여,
CuO2 2-+ 2H+→ Cu(OH)2
Cu(OH)2를 생성한다. 또한, 이와 같이 생성한 Cu(OH)2는 도시한 바와 같이 산화 제 2 동 CuO층(22) 상에 침적한다.
본 발명의 실시에 있어서, 수산화물 함유 산화동층의 형성은, 예를 들면 도 24 및 도 25에 모식적으로 예시한 처리 장치를 사용하여 실시할 수 있다. 도 24는 본 발명을 따라 산화 강화제의 존재시에 흑화 처리를 행하는 처리 장치를 예시하고, 도 25는 본 발명을 따라 흑화 처리액 중에서 양극산화를 행하기 위한 처리 장치를 예시한다.
우선, 도 24를 참조하면, 처리 장치(50)는 처리조(51)와 처리액(52)을 포함한다. 처리조(51)에 침지된 후프형(hoop-like) 또는 시트형(sheet-like) 도체 기재(1)는 부속의 안내 롤러(53)에 의해서 화살표 방향으로 반송될 수 있다. 처리액은, 예를 들면 약 70℃의 조(bath) 온도로 유지되고, 또한 도체 기재(1)의 체류 시간은 약 5∼20초간이다. 즉, 안내 롤러(53)의 회전 속도의 조정을 통해서 도체 기재(1) 처리 시간을 약 5∼20초간으로 설정한다.
처리액은, 상술한 바와 같이, 자기 환원력이 뛰어난 산화 강화제를 흑화 처리액에 첨가하여 준비된 것으로서, 강알칼리 화합물, 산화제 및 산화 강화제의 혼합물이다. 여기서 사용하는 강알칼리 화합물은 특정의 화합물로 한정되는 것은 아니지만, 바람직하게는 수산화 나트륨, 수산화 칼륨 등이다. 상기 강알칼리 화합물은 단독으로 사용해도 좋고, 2종 이상을 혼합해 사용해도 좋다. 그리고, 병용하는산화제는 상용의 흑화 처리액에 일반적으로 사용되는 것이면 좋고, 특정의 화합물에 한정되는 것은 아니지만, 바람직하게는 예를 들면, 아염소산 나트륨이 좋다. 또한, 이러한 흑화 처리액에 본 발명을 따라 특히 첨가되는 산화 강화제는 자기 환원력이 뛰어난 한 특별한 제한이 없다. 그러나, 과망간산나트륨, 중크롬산나트륨 또는 퍼옥소이황산나트륨 등이 바람직하다. 이들 산화 강화제는 단독으로 사용해도 좋고, 2종 이상을 혼합해서 사용해도 좋다. 또한, 강알칼리 화합물, 산화제 및 산화 강화제와 더불어, 임의의 첨가제를 상기 처리액에 첨가해도 좋다.
이러한 처리액은, 예를 들면, 다음과 같은 조성 및 처리 조건으로 사용할 수 있다.
아염소산 나트륨(NaClO2) 5 내지 100g/L
수산화 나트륨(NaOH) 5 내지 60g/L
인산3나트륨(Na3PO4) 0 내지 200g/L
과망간산 나트륨(NaMnO4) 50 내지 100g/L
처리 조건:
조 온도 약 50∼80˚C
처리 시간 약 5∼20초
다음에, 도 25를 참조하면, 양극산화용의 처리 장치(50)는 처리조(51)와 처리액(52)을 포함한다. 처리조(51)에 침지된 후크형 또는 시트형의 도체 기재(1)는 부속의 안내 롤러(53)에 의해서 화살표 방향으로 반송될 수 있다. 또한,처리조(51)는 양극산화를 위해서 정류기(56)에 접속된 2개의 백금 전극판 (-) (54, 55)을 더 구비하고 있다. 또한, 안내 롤러(53)도 정류기(56)에 접속되어 급전 롤러 (+)를 제공하고 있다. 양극산화 처리액은, 예를 들면, 약 70℃의 조 온도로 유지되고, 또한 도체 기재(1)의 체류 시간은 약 1 내지 20초간이다. 즉, 안내 롤러(53)의 회전 속도의 조정을 통해서 도체 기재(1)의 처리 시간을 약 1 내지 20초간으로 설정한다. 그리고, 양극산화를 위해서 인가되는 전류는 펄스 전류 또는 직류 전류의 어느 것이라도 좋고, 전류 밀도는 약 0.2∼10A/dm2이다.
양극산화 처리액은, 상술한 바와 같이, 그 자체는 종래의 흑화 처리액과 동일한 조성을 가질 수 있고, 따라서 강알칼리 화합물 및 산화제를 주성분으로서 함유한다. 여기서 사용할 수 있는 강알칼리 화합물 및 산화제는 상술한 바와 같다. 또한, 강알칼리 화합물 및 산화제와 더불어, 임의의 첨가제를 상기 처리액에 첨가해도 좋다.
이러한 처리액은, 예를 들면, 다음과 같은 조성 및 처리 조건으로 사용할 수 있다.
아염소산 나트륨(NaClO2) 0 내지 100g/L
수산화 나트륨(NaOH) 5 내지 60g/L
인산3나트륨(Na3PO4) 0 내지 200g/L
처리 조건:
조 온도 약 50∼80˚C
처리 시간 약 1∼20초
전류 밀도 약 0.2 내지 약 10A/dm2
본 발명의 반도체 장치에서는, 상기한 바와 같이, 최표면에 동 또는 동합금으로 된 도체 기재의 수산화물 함유 산화동층과 이 산화동층의 표면을 덮은 밀봉수지가 수소 결합력에 의해서 결합함으로써, 강력한 밀착력을 얻어서 반도체 장치에 매우 우수한 신뢰성을 부여할 수 있다. 본 발명에 의한 수소 결합력의 발현은 본 발명의 반도체 장치에서 수산화물 함유 산화동층(1)과 에폭시 수지(9)간의 접합 메카니즘을 모식적으로 나타내는 단면도인 도 6으로부터 용이하게 이해될 수 있을 것이다. 수산화물 함유 산화동층(1)의 수산화물은 에폭시 수지(9)가 경화해서 생성되는 수산기(-OH)와 수소 결합을 행함으로써 강력한 접착력을 발현할 수 있다. 본 발명자들이 아는 한에서는, 이와 같이 산화동에 수산화물을 공존시킴으로써 접착력의 강화를 도모하는 것은 종래 기술에서 제안되지 않았다.
이에 반해, 종래의 반도체 장치의 경우에는, 도 7에 모식적으로 나타낸 바와 같이, 도체 기재(동 또는 동합금) 표면의 산화동층(1)과 에폭시 수지(9)가 약하게 결합할 뿐이므로, 약한 접착력만을 얻을 수 밖에 없고, 크랙의 발생이나 밀봉수지의 박리의 문제 등을 배제할 수 없다.
또한, 본 발명자들은 상기한 수소 결합력의 발현을 화학 구조면에서 확인하기 위해, 다른 산화동층에 대해서 수산화물에 기초하는 수산기(-OH)의 존재의 유무를 푸리에 변환 적외 분광 분석(FT-IR)을 사용하여 관찰했다. 수산기(-OH)의 존재를 확인할 수 있으면, 수소 결합력의 발현이 뒷받침되기 때문이다. 또한, 이러한 분석에 제공된 산화동층의 샘플로는 아래와 같은 4종류가 있다.
샘플 I:
종래의 10초간의 흑화 처리 방법
샘플 Ⅱ:
본 발명의 산화 강화제 첨가 흑화 처리액의 사용 방법, 10초간의 처리
샘플 Ⅲ:
본 발명의 흑화 처리액과 양극산화의 병용 방법, 10초간의 처리
샘플 Ⅳ:
본 발명 방법의 흑화 처리액과 양극산화의 병용, 120초간의 처리
도 26의 분석 결과를 참조하면, 영역 C는 수산화물에 기초하는 -OH기 피크(파장: 약 3400cm-1)를 나타내고 있다. 도 26에서, 각 샘플에서의 산화동층은 매우 얇기 때문에, -OH기에 의한 피크가 비교적 작다. 그러나, 층 두께의 증가에 의해 수산화물의 존재를 확인할 수 있다(샘플 IV가 증폭예이다).
샘플 I(종래예)의 경우, 산화동층에 수산화물이 포함되어 있지 않기 때문에, -OH기에 의한 피크를 인정할 수 없다. 한편, 본 발명의 샘플 Ⅱ의 경우, 완만하지만 -OH기에 의한 피크를 인정할 수 있다. 그리고, 본 발명의 샘플 Ⅲ의 경우도, 샘플 Ⅱ의 경우와 같이 완만하지만, -OH기에 의한 피크를 인정할 수 있다. 또한, 본 발명자들은 본 발명의 샘플에서 확실히 OH기에 의한 피크가 인정될 수 있는 지의 여부를 확인하기 위해, 샘플 IV에 나타낸 바와 같이 양극산화 시간을 l20초까지 연장해서, 명확하게 -OH기에 의한 피크의 존재를 확인했다. 이러한 분석 결과에 의해서, 본 발명의 방법에 의해 형성되는 산화동층은 그 안에 포함된 수산화물의 존재에 의해서 산화동층과 에폭시 수지간의 수소 결합력을 발현할 수 있음이 분명하다.
도 8은 수소 결합력의 발현에 유래하는 강한 밀착력을 확인하기 위해서 밀봉수지의 밀착 시험 결과를 플로팅한 그래프이다. 여기서, 샘플로서 준비한 도체 기재로는 아래와 같은 7종류가 있다:
1) 미처리 동합금재;
2) 종래의 10초간 흑화 처리 방법에 의해 처리한 동합금재;
3) 본 발명의 방법에 의해 처리(산화 강화제 첨가 흑화 처리액을 사용하여 5초간 처리)한 동합금재;
4) 본 발명의 방법에 의해 처리(산화 강화제 첨가 흑화 처리액을 사용하여 10초간 처리)한 동합금재;
5) 본 발명의 방법에 의해 처리(흑화 처리액과 양극산화를 병용하여 2초간 처리)한 동합금재;
6) 본 발명의 방법에 의해 처리(흑화 처리액과 양극산화를 병용하여 10초간 처리)한 동합금재; 및
7) 종래의 흑화 처리 방법에 의해 240초간 처리한 동합금재
상기 산화동층의 두께는 도 4를 참조하여 이미 설명한 바와 같다. 각 샘플에 밀봉수지(에폭시 수지)를 10.2mm2의 면적으로 형성한다. 하기의 시험 조건 A 및 B에서 밀봉 전 및 밀봉 후에 처리가 이루어져서, 밀봉수지의 밀착 강도(KgF)를 측정했다. 또한, 여기서 채용한 밀봉 전후의 처리는 반도체 장치의 실제 제작을 고려하여 행해지는데, 즉, 전처리는 칩 탑재시의 경화 공정 및 와이어 본딩 공정을 시뮬레이팅하여 행해지고, 후처리는 땜납 리플로우 공정을 시뮬레이팅하여 행해진다.
시험 A:
에폭시 수지의 밀봉 전의 가열 없음 + 밀봉 후의 가열(300℃×10초)
시험 B:
에폭시 수지의 밀봉 전의 가열(150℃×3시간 + 270℃×5분) + 밀봉 후의 가열(300℃×10초)
도 8의 시험 결과로부터 이해할 수 있는 것처럼, 종래의 방법에서는, 층 두께가 증가할 때에만, 본 발명의 방법과 비교 가능한 밀봉수지의 밀착 강도를 얻을 수 있는 반면, 본 발명의 방법에 의하면, 상기 층이 얇은 두께를 갖는 경우라도, 만족할 수 있는 밀봉수지의 밀착 강도를 얻을 수 있다.
또한, 본 발명자들은 주사 전자현미경(SEM, ×l0,O00) 및 원자간력 현미경(AFM, ×10,000)을 사용하여 상술한 5종류의 샘플(측정 범위: 4㎛2)의 표면 상태를 관찰함과 함께, 평균 표면 거칠기 Ra도 구하였다. 이 측정 결과는 도 9 내지 도 13에 나타내었다.
도 9 - 미처리 동합금재
도 10 - 종래의 흑화 처리 방법으로 10초간 처리한 동합금재
도 11 - 본 발명 방법으로 처리(산화 강화제 첨가 흑화 처리액을 사용하여 10초간 처리)한 동합금재
도 12 - 본 발명 방법으로 처리(흑화 처리액과 양극산화를 병용하여 10초간 처리)한 동합금재
도 13 - 종래의 흑화 처리 방법으로 240초간 처리한 동합금재
상기 도면들로부터 이해되는 것처럼, 본 발명의 방법에 따라 형성된 수산화물 함유 산화동층은 미세한 침 형상(needle-like)의 결정으로부터 구성된다. 이 침 형상의 결정은 약 0.5㎛ 이하의 입경을 가지고 있다.
또한, 본 발명의 방법에 의하면, 반도체 장치의 제조 공정 및 땜납 리플로우 공정에서의 가열에 의해 동합금재 내의 첨가 원소가 농화(concentrated)되며, 밀봉 수지가 도체 기재로부터 박리하는 형상을 피할 수 있다. 이것은 종래의 방법에 따라 형성된 산화동층은 편석층을 가지고 있는 반면, 본 발명의 방법에 따라 형성된 수산화물 함유 산화동층은 이러한 편석층을 가지고 있지 않기 때문이다. 이하, 도 14 및 도 15를 참조하여 상기 2개 층간의 차이점에 대해서 설명한다.
미처리 동합금재를 가열 처리한 경우, 도 14에 예시한 순서와 같이, 동합금재에 포함되는 원소에 의해 편석층이 형성된다. 우선, 도 14의 (a)에 나타낸 바와 같이, 도체 기재(1)로서 사용되는 동합금재를 준비한다. 이 동합금재는 통상 Sn, Ni 등의 원소를 첨가물로서 함유한다. 그 다음에, 도체 기재(1)를 가열하면, 도체기재(1)의 표층부에 산화 제 1 동(Cu2O)층(21)이 형성된다. 여기서, 도체 기재(1)의 동(Cu) 원소는 도시한 바와 같이 균일하게 확산된다. 그 결과, 남아있는 첨가 원소에 의해 도 14의 (c)에 나타낸 바와 같이, 편석층(24)이 형성된다. 그리고, 산화 제 1 동(Cu2O)층(21) 위에는 산화 제 2 동(CuO)층(22)이 형성된다. 이와 같이 하여 산화동층을 형성하는 경우에는, 도체 기재(1) 위에 매우 무른 편석층(24)이 존재하게 되므로, 밀봉수지의 박리(편석층(24)으로부터의 박리)라고 하는 중요한 문제가 발생한다.
한편, 본 발명에 따라 미처리 동합금재를 산화한 경우에는, 가열에 의해 편석층을 형성하지 않고 수산화물 함유 산화동층을 형성할 수 있다. 즉, Sn, Ni 등의 원소를 첨가물로서 함유하는 동합금재로 된 도체 기재(1)를 산화 강화제 첨가 흑화 처리액을 사용하거나 또는 흑화 처리액과 양극산화를 병용하여 산화하면, 도 15의 (a)에 나타낸 것처럼, 도체 기재(1)측으로부터 이 순서대로 산화 제 1 동(Cu2O)층(21), 산화 제 2 동(CuO)층(22) 및 거친 면을 갖는 수산화물 함유 산화 제 2 동층(23)이 형성된다. 다음에, 이러한 표면 상태에서 가열을 행하면, 도 l5의 (b)에 나타낸 바와 같이, 도체 기재(1)의 동(Cu) 원소는 표층부의 요철(凹凸)에 의해 불균일하게 확산된다. 그 결과, 첨가 원소가 남겨진다고 해도, 도 15의 (c)에 나타낸 바와 같이, 편석층이 형성되지 않는다. 따라서, 본 발명의 방법에 의해서 형성된 수산화물 함유 산화 제 2 동층(23)의 경우에는, 편석층의 존재에 의한 밀봉수지의 박리가 발생하지 않기 때문에, 반도체 장치의 내열성도 상승한다.
본 발명자들은, 동합금 중의 첨가 원소의 농화에 의해 생기는 편석층의 형성을 확인하기 위해, 아래와 같은 4종류의 샘플에 대해서 오제이(auger) 전자 분광 분석 장치(AES)에 의해서 깊이 방향의 분석을 행하였다. 여기서 사용한 샘플의 동합금재는 미량의 주석(Sn)을 함유하는 시판품(종류 "MF202")이었다. 가열 조건은 300℃×5분이고, 아르곤 가스를 사용한 에칭 레이트는 26Å/분(SiO2)이었다.
샘플 1:
미처리 동합금재(MF202)
샘플 2:
본 발명의 방법에 의해 처리(흑화 처리액과 양극산화를 병용하여 10초간 처리)한 동합금재
샘플 3:
본 발명의 방법에 의해 처리(산화 강화제 첨가 흑화 처리액을 사용하여 10초간 처리)한 동합금재
샘플 4:
종래의 흑화 처리 방법에 의해 10초간 처리한 동합금재
도 16 내지 도 19는 샘플 1 내지 4의 AES 분석 결과를 플로팅한 그래프이다. 도 16(샘플 1) 및 도 19(샘플 4)에서의 Sn 피크로부터, 이 종래의 샘플에서 Sn 편석층이 형성되어 있는 것을 알 수 있다.
한편, 도 17(샘플 2) 및 도 18(샘플 3)에서는, 본 발명의 방법에 의해서 Sn편석층이 형성되어 있지 않음을 알 수 있다.
또한, 본 발명의 방법에 따라 수산화물 함유 산화동층을 형성하는 경우에는, 종래의 방법에 따라 산화동층을 형성하는 경우와는 달리, 산화동층을 형성하는 공정에서 은(Ag)도금 층이 오염되는 일이 없다. 이 효과를 확인하기 위해, 본 발명자들은 은층이 일부 도금된 동합금재 위에 산화동층을 형성하고, 이 산화동층에 인접하는 Ag 도금층을 정성 분석하여, 오염 상태를 평가했다. 여기서 사용한 샘플의 동합금재는 미량의 주석(Sn)을 함유하는 시판품(종류 "MF202")이었다.
샘플 1:
미처리 동합금재(MF202)
샘플 2:
본 발명의 방법에 의해 처리(흑화 처리액과 양극산화를 병용하여 10초간 처리)한 동합금재
샘플 3:
본 발명의 방법에 의해 처리(산화 강화제 첨가 흑화 처리액을 사용하여 10초간 처리)한 동합금재
샘플 4:
종래의 흑화 처리 방법에 의해 240초간 처리한 동합금재
도 20 내지 도 23은 샘플 1 내지 4의 AES 분석 결과를 플로팅한 그래프이다. 도 23을 참조하면, 샘플 4(종래예)의 경우, 산소(O)에 의한 피크가 명확히 존재하고 있어, Ag 도금에 악영향을 미치고 있다. 한편, 샘플 2 및 3(본 발명)은 샘플1(미처리 동합금재)과 같은 프로파일을 갖고 있어, Ag 도금에 악영향을 미치게 하는 산소(0)를 포함하고 있지 않은 것을 나타내고 있다.
또한, 본 발명의 방법에 따라 형성한 수산화물 함유 산화동층은 종래의 방법 에 따라 형성한 산화동층과 비교해서 내열성이 뛰어나서, 하지의 도체 기재와의 밀착성이 양호하다. 이러한 효과를 확인하기 위해, 본 발명자들은 하기와 같은 5종류의 샘플(각 샘플마다 10개)을 하기와 같은 순서에 따라 사용하여 테이프의 박리 시험을 실시하였다. 또한, 여기서 도체 기재로서 사용한 동합금재는 "CDA194"(Fe:2.35 중량%; P:0.07 중량%; Zn:0.12 중량%; Cu: 나머지 양), 사이즈 30×10mm이었다.
샘플 A:
미처리 동합금재(CDAl94)
샘플 B:
종래의 흑화 처리 방법에 의해 10초간 처리한 동합금재
샘플 C:
본 발명의 방법에 의해 처리(산화 강화제 첨가 흑화 처리액을 사용하여 10초간 처리)한 동합금재
샘플 D:
본 발명의 방법에 의해 처리(흑화 처리액과 양극산화를 병용하여 10초간 처리)한 동합금재
샘플 E:
종래의 흑화 처리 방법에 의해 240초간 흑화 처리한 동합금재
각각의 샘플을 300℃의 핫 플레이트에 배치하고, 대기중에서 다른 시간의 기간(10분, 15분, 20분, 25분 또는 30분)에 걸쳐서 가열했다. 그 다음에, 각각의 샘플의 표면에 점착 테이프(3M사 제의 상품명 "SCOTCHTM#810")를 붙여서, JIS H 8504(도금 밀착성 시험 방법 - 테이프 시험)에 준하여 테이프 박리 시험을 실시했다. 표 1은 이와 같이 얻어진 시험 결과를 집계한 것이다. 또한, 표 중에서, ○은 산화동층의 박리가 생기지 않은 것을 나타내고, △는 산화동층의 일부가 박리한 것을 나타내고, ×는 산화동층 전부가 박리된 것을 나타낸다.
[표 1]
300℃ × 가열시간 [대기중에서의 핫 플레이트 가열]
10분 15분 20분 25분 30분
A. 미처리 동합금재 ○ △ △ × ×
B. 흑화 처리; 10초 ○ ○ ○ △ ×
C. 산화제 첨가(본 발명); 10초 ○ ○ ○ ○ ○
D. 양극산화(본 발명); 10초 ○ ○ ○ ○ ○
E. 흑화 처리; 240초 ○ ○ ○ ○ ○
본 발명에 의하면, 표 1에서의 측정 결과로부터 이해할 수 있는 바와 같이, 고온에서 우수한 밀착 측성을 갖는 수산화물 함유 산화동층을 얻을 수 있다. 따라서, 300℃의 고온에서 장시간에 걸쳐 가열되어도, 종래의 막과 달리 층의 박리가 생기지 않는다. 종래의 층의 경우, 예를 들면, 샘플 E에 나타낸 바와 같이 흑화 처리 방법을 4분간에 걸쳐서 계속해서 행하여 두꺼운 층을 형성하는 경우에만, 본 발명과 비교 가능한 밀착성을 얻을 수 있다.

Claims (40)

  1. 반도체 소자를 탑재 하기 위한 것으로서, 상기 반도체 소자 탑재부의 적어도 일부를 절연성 수지로 밀봉한 도체 기재(substrate)에 있어서,
    상기 도체 기재의 최표층(uppermost surface)이 동 또는 그 합금으로 이루어지고,
    상기 도체 기재가 이 도체 기재의 표면 처리시에 형성된 수산화물을 함유하는 산화동층으로 부분적으로 또는 전체적으로 덮이는 도체 기재.
  2. 제 1 항에 있어서,
    상기 도체 기재는 실질적으로 동 또는 그 합금으로 이루어지는 도체 기재.
  3. 제 1 항에 있어서,
    상기 도체 기재는 실질적으로 비동계(non-copper) 금속으로 이루어지고, 상기 도체 기재의 최표층은 동 또는 그 합금으로 이루어지는 도체 기재.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표면 처리는 자기 환원력(self-reducing force)이 뛰어난 산화제를 첨가한 흑화(black oxide) 처리액 중에 상기 도체 기재를 침지(immersing)함으로써 행해지는 강제 산화 처리인 도체 기재.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표면 처리는 흑화 처리액 중에 상기 도체 기재를 침지하면서 상기 도체 기재의 양극산화(anodization)를 행하는 강제 산화 처리인 도체 기재.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연성 수지는 그 분자 중에 수산기(hydroxyl group)를 함유하는 수지이고, 이 수산기 함유 수지와 상기 수산화물 함유 산화동층 사이에는 수소 결합력이 발현되는 도체 기재.
  7. 제 6 항에 있어서,
    상기 수산기 함유 수지는 에폭시 수지인 도체 기재.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 도체 기재는 리드 프레임인 도체 기재.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층이 배선 인출(drawing) 부분을 제외한 상기 도체 기재 표면의 적어도 일부에 덮여 있는 도체 기재.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층이 상기 도체 기재의 전체 면에 덮이는 도체 기재.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 도체 기재는 방열판인 도체 기재.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층은 상기 도체 기재측으로부터 순서대로, 산화 제 1 동(Cu2O)층, 산화 제 2 동(CuO)층 및 수산화 제 2 동(Cu(OH)2)층으로 이루어진 3층 구조체인 도체 기재.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층의 막 두께가 0.02∼0.2㎛의 범위 내에 있는 도체 기재.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    고온도의 조건하에서 처리된 때, 상기 도체 기재와 상기 수산화물 함유 산화동층 사이에는 편석층(segregated layer)이 형성되지 않는 도체 기재.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층은 0.5㎛ 이하의 입경을 갖는 침형상(needle-like)의 결정으로 이루어지는 도체 기재.
  16. 적어도 1개의 반도체 소자를 제 1 항 내지 제 15 항 중 어느 한 항에 기재된 도체 기재의 소정의 위치에 탑재하고, 상기 도체 기재를 절연성 수지로 밀봉하는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 도체 기재의 실질적으로 전부가 상기 절연성 수지로 밀봉되어 있는 반도체 장치.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 반도체 장치는 땜납을 사용하여 실장 기판에 실장되는 반도체 장치.
  19. 제 18 항에 있어서,
    상기 땜납은 무납(lead-free)인 반도체 장치.
  20. 반도체 소자를 탑재하기 위한 것으로서, 상기 반도체 소자 탑재부의 적어도일부를 절연성 수지로 밀봉한 도체 기재를 제조하는 방법으로서,
    최표층이 동 또는 그 합금으로 이루어진 도체 기재의 표면을 처리하고, 상기 도체 기재의 표면에 수산화물을 함유하는 산화동층으로 부분적으로 또는 전체적으로 덮는 공정을 포함하는 도체 기재의 제조 방법.
  21. 제 20 항에 있어서,
    상기 도체 기재는 실질적으로 동 또는 그 합금으로 이루어지는 도체 기재의 제조 방법.
  22. 제 20 항에 있어서,
    상기 도체 기재는 실질적으로 비동계 금속으로 이루어지고, 상기 도체 기재의 최표층은 동 또는 그 합금으로 이루어지는 도체 기재의 제조 방법.
  23. 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 표면 처리 공정은 자기 환원력이 뛰어난 산화제를 첨가한 흑화 처리액 중에 상기 도체 기재를 침지함으로써 행해지는 도체 기재의 제조 방법.
  24. 제 23 항에 있어서,
    상기 흑화 처리액은 강알칼리 화합물과 산화제의 혼합액인 도체 기재의 제조 방법.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 자기 환원력이 뛰어난 산화제는 과망간산나트륨, 중크롬산나트륨, 퍼옥소이황산나트륨 또는 그 혼합물인 도체 기재의 제조 방법.
  26. 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 표면 처리 공정은 흑화 처리액 중에 상기 도체 기재를 침지하면서 양극산화 처리하여 행해지는 도체 기재의 제조 방법.
  27. 제 26 항에 있어서,
    상기 흑화 처리액은 강알칼리 화합물과 산화제의 혼합액인 도체 기재의 제조 방법.
  28. 제 20 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 표면 처리 공정은 50℃∼80℃의 온도로 1∼20초간 행해지는 도체 기재의 제조 방법.
  29. 제 20 항 내지 제 28 항 중 어느 한 항에 있어서,
    분자 중에 수산기를 함유하는 수지를 상기 절연성 수지로서 사용하여, 상기 수산기 함유 수지와 상기 수산화물 함유 산화동층 사이에 수소 결합력을 발현시키는 도체 기재의 제조 방법.
  30. 제 29 항에 있어서,
    상기 수산기 함유 수지로서 에폭시 수지를 사용하는 도체 기재의 제조 방법.
  31. 제 20 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 도체 기재로서 리드(lead) 프레임을 사용하는 도체 기재의 제조 방법.
  32. 제 20 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층을 배선 인출 부분을 제외한 상기 도체 기재의 적어도 일부 표면에 덮는 도체 기재의 제조 방법.
  33. 제 20 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층을 상기 도체 기재의 전체 면에 덮는 도체 기재의 제조 방법.
  34. 제 20 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 도체 기재로서 방열판을 사용하는 도체 기재의 제조 방법.
  35. 제 20 항 내지 제 34 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층은 상기 도체 기재측으로부터 순서대로, 산화 제 1 동(Cu2O)층, 산화 제 2 동(CuO)층 및 수산화 제 2 동(Cu(OH)2)층으로 이루어진 3층 구조체인 도체 기재의 제조 방법.
  36. 제 20 항 내지 제 35 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층의 막 두께가 0.02∼0.2㎛의 범위 내에 있는 도체 기재의 제조 방법.
  37. 제 20 항 내지 제 36 항 중 어느 한 항에 있어서,
    고온도의 조건하에서 처리된 때, 상기 도체 기재와 상기 수산화물 함유 산화동층 사이에는 편석층이 형성되지 않는 도체 기재의 제조 방법.
  38. 제 20 항 내지 제 37 항 중 어느 한 항에 있어서,
    상기 수산화물 함유 산화동층은 0.5㎛ 이하의 입경을 갖는 침형상의 결정으로 이루어지는 도체 기재의 제조 방법.
  39. 제 20 항 내지 제 38 항 중 어느 한 항에 기재된 방법에 의해 도체 기재 상에 수산화물 함유 산화동층을 형성한 후, 상기 도체 기재의 소정 위치에 반도체 소자를 탑재하고, 상기 반도체 소자와 상기 도체 기재 사이를 전기적으로 접속하고,상기 반도체 소자를 탑재하는 상기 도체 기재의 적어도 일부를 절연성 수지로 밀봉하는 공정을 포함하는 반도체 장치의 제조 방법.
  40. 제 39 항에 있어서,
    상기 도체 기재의 실질적으로 전부를 상기 절연성 수지로 밀봉하는 반도체 장치의 제조 방법.
KR1020040025201A 2003-04-16 2004-04-13 도체 기재, 반도체 장치 및 이들의 제조 방법 KR101089201B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00112050 2003-04-16
JP2003112050 2003-04-16
JPJP-P-2004-00044896 2004-02-20
JP2004044896A JP3883543B2 (ja) 2003-04-16 2004-02-20 導体基材及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003081A Division KR101121117B1 (ko) 2003-04-16 2011-01-12 리드 프레임 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040090452A true KR20040090452A (ko) 2004-10-25
KR101089201B1 KR101089201B1 (ko) 2011-12-02

Family

ID=32911482

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040025201A KR101089201B1 (ko) 2003-04-16 2004-04-13 도체 기재, 반도체 장치 및 이들의 제조 방법
KR1020110003081A KR101121117B1 (ko) 2003-04-16 2011-01-12 리드 프레임 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110003081A KR101121117B1 (ko) 2003-04-16 2011-01-12 리드 프레임 및 그 제조 방법

Country Status (7)

Country Link
US (2) US7301226B2 (ko)
EP (2) EP1833089B1 (ko)
JP (1) JP3883543B2 (ko)
KR (2) KR101089201B1 (ko)
CN (1) CN100592501C (ko)
MY (1) MY136745A (ko)
TW (1) TWI353043B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
JP2006073825A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 半導体装置及びその実装方法
US20060125062A1 (en) * 2004-12-15 2006-06-15 Zuniga-Ortiz Edgar R Semiconductor package having improved adhesion and solderability
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
EP1924393A1 (en) * 2005-08-24 2008-05-28 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
MY150130A (en) * 2005-11-28 2013-11-29 Dainippon Printing Co Ltd Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
DE102006022254B4 (de) * 2006-05-11 2008-12-11 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
CN101589454B (zh) * 2006-12-12 2012-05-16 怡得乐Qlp公司 电子元件的塑料封装体
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
US8129229B1 (en) * 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
JP4870699B2 (ja) * 2008-03-10 2012-02-08 日立ビアメカニクス株式会社 銅の表面処理方法およびプリント配線板の表面処理方法
JP5415106B2 (ja) * 2008-03-21 2014-02-12 住友化学株式会社 樹脂パッケージの製造方法
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
US20120028011A1 (en) * 2010-07-27 2012-02-02 Chong Pyung An Self-passivating mechanically stable hermetic thin film
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
JP2013131595A (ja) * 2011-12-21 2013-07-04 Hitachi Ltd 金属部材と樹脂の接合方法およびその接合体
US10522444B2 (en) * 2013-03-11 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment method and apparatus for semiconductor packaging
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6653139B2 (ja) * 2015-07-24 2020-02-26 株式会社三井ハイテック リードフレーム及びその製造方法
JP6415424B2 (ja) * 2015-12-17 2018-10-31 アトテック ドイチェランド ゲーエムベーハー 金属表面を処理する方法と、この方法によって形成された装置
CN106226342A (zh) * 2016-07-13 2016-12-14 博罗县精汇电子科技有限公司 一种用于pi高温胶带的掉胶检验方法
US20180076118A1 (en) * 2016-09-09 2018-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN106856179A (zh) * 2017-01-20 2017-06-16 深圳市环基实业有限公司 一种新型集成电路封装工艺
CN106653624B (zh) * 2017-01-23 2019-10-25 深圳市环基实业有限公司 一种稳固芯片的封装工艺
CN107068577B (zh) * 2017-01-23 2020-01-17 深圳市环基实业有限公司 一种集成电路封装工艺
JP6863819B2 (ja) * 2017-05-11 2021-04-21 大口マテリアル株式会社 リードフレーム及びその製造方法
KR20200010362A (ko) * 2017-05-19 2020-01-30 베지 사사키 전자 부품 탑재용 기판 및 그 제조 방법
JP6892796B2 (ja) 2017-07-07 2021-06-23 新光電気工業株式会社 電子部品装置及びその製造方法
JP7016677B2 (ja) 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
JP7170498B2 (ja) * 2018-10-24 2022-11-14 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
JP7304145B2 (ja) 2018-11-07 2023-07-06 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
IT201900009585A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741379A (en) 1980-08-27 1982-03-08 Mitsui Mining & Smelting Co Ltd Blackening method for copper or copper alloy
US4512818A (en) * 1983-05-23 1985-04-23 Shipley Company Inc. Solution for formation of black oxide
JPS6092842A (ja) * 1983-10-27 1985-05-24 日立電線株式会社 銅張積層板の製造方法
JPS60201651A (ja) * 1984-03-26 1985-10-12 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6421083U (ko) 1987-07-29 1989-02-02
US4888449A (en) 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4997722A (en) * 1989-07-10 1991-03-05 Edward Adler Composition and method for improving adherence of copper foil to resinous substrates
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JPH05317807A (ja) 1992-05-22 1993-12-03 Mitsubishi Electric Corp 樹脂コーティング銅系材料の製造方法
US5459103A (en) 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US5785791A (en) * 1997-05-05 1998-07-28 Motorola, Inc. Method of manufacturing semiconductor component
JPH11145352A (ja) 1997-11-04 1999-05-28 Sumitomo Metal Mining Co Ltd ヒートスプレッダー
JPH11211376A (ja) 1998-01-27 1999-08-06 Mitsubishi Materials Corp 伝熱部材及びその製造方法
JP2001210776A (ja) * 2000-01-24 2001-08-03 Fujitsu Ltd 半導体装置とその製造方法及びリードフレームとその製造方法
JP4381574B2 (ja) * 2000-08-17 2009-12-09 日鉱金属株式会社 積層板用銅合金箔
JP3505135B2 (ja) 2000-08-30 2004-03-08 株式会社日鉱マテリアルズ 銅の表面処理方法
TWI230187B (en) * 2000-11-02 2005-04-01 Shipley Co Llc Process for treating adhesion promoted metal surfaces with an organo-silicon post-treatment
JP3879410B2 (ja) 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
US20020152596A1 (en) * 2001-04-18 2002-10-24 Ruddy Steve A. Method and apparatus for manufacturing hinges
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。

Also Published As

Publication number Publication date
JP3883543B2 (ja) 2007-02-21
EP1833089B1 (en) 2014-12-17
JP2004332105A (ja) 2004-11-25
EP1833089A2 (en) 2007-09-12
TWI353043B (en) 2011-11-21
EP1469514B1 (en) 2016-11-23
US7524702B2 (en) 2009-04-28
US20070085178A1 (en) 2007-04-19
EP1469514A2 (en) 2004-10-20
TW200501340A (en) 2005-01-01
US20040207056A1 (en) 2004-10-21
EP1469514A3 (en) 2005-07-13
EP1833089A3 (en) 2010-04-14
MY136745A (en) 2008-11-28
CN1538518A (zh) 2004-10-20
KR101089201B1 (ko) 2011-12-02
CN100592501C (zh) 2010-02-24
KR20110010832A (ko) 2011-02-07
KR101121117B1 (ko) 2012-03-22
US7301226B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
KR101121117B1 (ko) 리드 프레임 및 그 제조 방법
EP1480270B1 (en) Packaging component and semiconductor package
JP5402939B2 (ja) 銅の表面処理方法及び銅
US20050121330A1 (en) Chromium-free antitarnish adhesion promoting treatment composition
US8313983B2 (en) Fabrication method for resin-encapsulated semiconductor device
WO1990010731A1 (en) Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
CN109075150B (zh) 引线框结构，引线框式表面粘着型电子装置及其制造方法
Zheng Study of copper applications and effects of copper oxidation in microelectronic package
JP4740773B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
KR20010076196A (ko) 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법
JP4307473B2 (ja) 導体基材及び半導体装置の製造方法
JPH09209167A (ja) 樹脂密着性に優れた電子機器用銅系材料

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 9