KR20040049801A - 절연막 - Google Patents

절연막 Download PDF

Info

Publication number
KR20040049801A
KR20040049801A KR1020030087814A KR20030087814A KR20040049801A KR 20040049801 A KR20040049801 A KR 20040049801A KR 1020030087814 A KR1020030087814 A KR 1020030087814A KR 20030087814 A KR20030087814 A KR 20030087814A KR 20040049801 A KR20040049801 A KR 20040049801A
Authority
KR
South Korea
Prior art keywords
group
etching
insulating film
substituent
silicon oxide
Prior art date
Application number
KR1020030087814A
Other languages
English (en)
Other versions
KR101007819B1 (ko
Inventor
무쯔히꼬 요시오까
에지 하야시
고지 스미야
아쯔시 시오따
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20040049801A publication Critical patent/KR20040049801A/ko
Application granted granted Critical
Publication of KR101007819B1 publication Critical patent/KR101007819B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds

Abstract

본 발명에 따르면 반도체 장치 제조에서의 SiO2, 불소 도핑 SiO2, 유기ㆍ무기 SOG(Spin-on glass) 재료, Low-k막 등을 포함하는 층간 절연막의 건식 에칭 가공시나, SiN, SiC, SiCN 등의 배리어막의 건식 에칭 가공시 바람직하게 사용되는 에칭 스토퍼 및 하드 마스크를 얻을 수 있다.
또한, 본 발명은 SiO2(산화규소), FSG(불소 도핑 산화규소), 0SG(오르가노실리케이트 글래스), SiOC(카본 도핑 산화규소), MSQ(메틸실세스퀴옥산)계 절연막, HSQ(히드로겐실세스퀴옥산)계 절연막, SOG(스핀 온 글래스), 폴리오르가노실록산계 절연막, Low-k(저유전층간 절연막), 유기 중합체 저유전층간 절연막으로부터 선택되는 막과 건식 에칭 선택비를 갖는 것을 특징으로 하는, 유기 규소 중합체를 포함하는 비유전율 4 이하의 절연막을 제공한다.

Description

절연막 {Insulation Film}
본 발명은 에칭 스토퍼 및 하드 마스크에 관한 것이다. 더욱 상세하게는, 본 발명은 반도체 장치의 제조에 있어서 SiO2, 불소 도핑 SiO2, 유기ㆍ무기 SOG(Spin-on glass) 재료, Low-k막 등을 포함하는 층간 절연막의 건식 에칭 가공시나, SiN, SiC, SiCN 등의 배리어막의 건식 에칭 가공시에 바람직하게 사용되는 에칭 스토퍼 및 하드 마스크에 관한 것이다.
반도체 장치에서의 층간 절연막이나 배리어막 등은 종래부터 할로겐계의 가스를 주체로 건식 에칭에 의해 가공되고 있다. SiO2, 불소 도핑 SiO2, 유기ㆍ무기 SOG 재료, 저유전층간 절연막 등의 하드 마스크나 에칭 스토퍼에는 플라즈마 CVD에 의해 형성되는 SiN(질화규소막), SiC(탄화규소막), SiCN(탄화질화규소막) 등이 주로 사용되고 있다. 이들 에칭 스토퍼, 하드 마스크는 유전율이 4 이상으로 높아 최근 요구되고 있는 FSG, OSG, 다공성 Low-k 등의 저유전층간 절연막과 구리 배선의 기술을 조합시켜 가공되는 고속 장치에 적용했을 경우, 유전체층의 실효 유전율이 높아져 전파 지연 등이 개선되지 않는다는 등의 문제가 지적되었다. 따라서, 유전율이 4 이하이고, SiN, SiCN 또는 SiC 등이 갖고 있는 SiO2, 불소 도핑 SiO2, 유기ㆍ무기 SOG 재료, Low-k막 등의 층간 절연막에 대한 높은 에칭 선택비를 갖는 재료가 요구되었다.
<특허 문헌 1>
일본 특허 공개 제2002-76115호 공보
본 발명은 상기한 종래의 문제를 해결하는 것으로서, SiO2, 불소 도핑 SiO2, 유기ㆍ무기 SOG 재료, Low-k막 등의 층간 절연막과의 조합에 있어서, 높은 에칭 선택비를 가지며, 에칭 스토퍼, 하드 마스크로서 유효하게 기능하는 박막 재료를 제공함과 동시에, 상기 에칭 스토퍼, 하드 마스크를 이용한 다마신(Damascene) 구조, 듀얼 다마신 구조의 가공 방법을 제공한다.
도 1은 에칭 스토퍼의 구조예.
도 2는 듀얼 다마신((Dual Damascene)의 구조예.
<도면의 주요 부분에 대한 부호의 설명>
1: 마스크막
2: 절연막
3: 에칭 스토퍼
4: 제1 절연막
5: 에칭 스토퍼
6: 제2 절연막
7: 배리어막
본 발명은 유기 규소 중합체를 포함하며, 비유전율이 4 이하인 것을 특징으로 하는 절연막을 에칭 스토퍼 또는 하드 마스크에 사용한다.
산화규소, 불소 도핑 산화규소, 오르가노실리케이트 글래스, 카본 도핑 산화규소, 메틸실세스퀴옥산, 히드로겐실세스퀴옥산, 스핀 온 글래스, 폴리오르가노실록산 및 유기 중합체로부터 선택되는 화합물을 포함하는 막을 건식 에칭 가스를 사용하여 다마신 가공할 때, 이 유기 규소 중합체를 에칭 스토퍼, 하드 마스크로서 사용함으로써 최종 가공시 가공 형상의 정밀도를 높임과 동시에 배선 가공 후의 실효 유전율을 감소시킬 수 있다.
(A) 유기 규소 중합체
본 발명의 절연막은 비유전율이 4 이하인 유기 규소 중합체를 포함하는 것이다.
이들 유기 규소 중합체로서는 비유전율이 4 이하, 바람직하게는 3.5 이하인 폴리카르보실란을 들 수 있다.
특히, 이 유기 규소 중합체로서는 하기 화학식 1로 표시되는 반복 구조 단위를 갖는 중합체(이하, "중합체 (1)"이라고 함)가 바람직하다.
식 중, R1, R2는 서로 독립적으로 수소 원자, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알킬기, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알케닐기, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알키닐기, 또는 치환기를 가질 수도 있는 방향족기이고, R3은 -C≡C-, 하나 이상의 -C≡C-와 연결된 치환기를 가질 수도 있는 -CH2-, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알킬렌기, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알케닐렌기, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알키닐렌기, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 2가 방향족기이다.
R1, R2의 탄소수 1 내지 30의 치환기를 가질 수도 있는 알킬기로서는 메틸기, 에틸기, 프로필기, 헥실기, 시클로헥실기, 옥틸기, 도데카닐기, 트리플루오로메틸기, 3,3,3-트리플루오로프로필기, 클로로메틸기, 아미노메틸기, 히드록시메틸기, 실릴메틸기, 2-메톡시에틸기 등을 들 수 있고, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알케닐기로서는 비닐기, 2-프로페닐기, 이소프로페닐기, 3-부테닐기, 5-헥세닐기, 1,3-부타디에닐기, 3,3,3-트리플루오로-1-프로페닐기 등을 들 수있고, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알키닐기로서는 에티닐기, 1-프로피닐기, 2-프로피닐기, 부티닐기, 트리메틸실릴에티닐기, 페닐에티닐기 등을 들 수 있고, 치환기를 가질 수도 있는 방향족기로서는 페닐기, 나프틸기, 피라지닐기, 4-메틸페닐기, 4-비닐페닐기, 4-에티닐페닐기, 4-아미노페닐기, 4-클로로페닐기, 4-히드록시페닐기, 4-카르복시페닐기, 4-메톡시페닐기, 4-실릴페닐기 등을 들 수 있으며, R3중 하나 이상의 -C≡C-와 연결된 치환기를 가질 수도 있는 -CH2-로서는 메틸렌기, 플루오로메틸렌기 등에 -C≡C-가 1개 또는 2개 결합된 기를 들 수 있고, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알킬렌기로서는 에틸렌기, 프로필렌기, 테트라메틸렌기, 테트라플루오로에틸렌기 등에 -C≡C-가 1개 또는 2개 결합된 기를 들 수 있고, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알케닐렌기로서는 비닐렌기, 프로페닐렌기, 부타디에닐렌기 등에 -C≡C-가 1개 또는 2개 결합된 기를 들 수 있고, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알키닐렌기로서는 에티닐렌기, 프로피닐렌기, 부티닐렌기 등에 -C≡C-가 1개 또는 2개 결합된 기를 들 수 있고, 하나 이상의 -C≡C-와 연결된 치환기를 가질 수도 있는 2가 방향족기로서는 페닐렌기, 나프틸렌기, 비페닐렌기, 안트라세네딜기, 피리디네딜기, 티오페네딜릴기, 플루오로페닐렌기, 클로로페닐렌기, 메틸페닐렌기, 실릴페닐렌기, 히드록시페닐렌기, 아미노페닐렌기, 페닐렌메틸렌페닐렌기, 페닐렌옥시페닐렌기, 페닐렌프로필리덴페닐렌기, 페닐렌(헥사플루오로프로필리덴)페닐렌기 등에 -C≡C-가 1개 또는 2개 결합된 기를 들 수 있다.
본 발명에서 사용하는 화학식 1로 표시되는 규소 함유 고분자 화합물로서는, 구체적으로 반복 단위가 실릴렌에티닐렌, 메틸실릴렌에티닐렌, 페닐실릴렌에티닐렌, 실릴렌에티닐렌-1,3-페닐렌에티닐렌, 실릴렌에티닐렌-1,4-페닐렌에티닐렌, 실릴렌에티닐렌-1,2-페닐렌에티닐렌, 메틸실릴렌에티닐렌-1,3-페닐렌에티닐렌, 메틸실릴렌에티닐렌-1,4-페닐렌에티닐렌, 메틸실릴렌에티닐렌-1,2-페닐렌에티닐렌, 디메틸실릴렌에티닐렌-1,3-페닐렌에티닐렌, 디메틸실릴렌에티닐렌-1,4-페닐렌에티닐렌, 디메틸실릴렌에티닐렌-1,2-페닐렌에티닐렌, 디에틸실릴렌에티닐렌-1,3-페닐렌에티닐렌, 페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 페닐실릴렌에티닐렌-1,4-페닐렌에티닐렌, 페닐실릴렌에티닐렌-1,2-페닐렌에티닐렌, 디페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 헥실실릴렌에티닐렌-1,3-페닐렌에티닐렌, 비닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 에티닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 2-프로페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 2-프로피닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 트리플루오로메틸실릴렌에티닐렌-1,3-페닐렌에티닐렌, 3,3,3-트리플루오로프로필실릴렌에티닐렌-1,3-페닐렌에티닐렌, 4-메틸페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 4-비닐페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 4-에티닐페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 페닐에티닐실릴렌에티닐렌-1,3-페닐렌에티닐렌, 실릴렌에티닐렌 (5-메틸-1,3-페닐렌)에티닐렌, 페닐실릴렌에티닐렌(5-메틸-1,3-페닐렌)에티닐렌, 페닐실릴렌에티닐렌(5-실릴-1,3-페닐렌)에티닐렌, 페닐실릴렌에티닐렌(5-히드록시-1,3-페닐렌)에티닐렌, 페닐실릴렌에티닐렌-2,7-나프틸렌에티닐렌, 실릴렌에티닐렌-5,10-안트라세네딜에티닐렌, 페닐실릴렌에티닐렌-4,4'-비페닐렌에티닐렌, 페닐실릴렌에티닐렌-1,4-페닐렌메틸렌-1',4'-페닐렌에티닐렌, 페닐실릴렌에티닐렌-1,4-페닐렌-2,2-프로필리덴-1',4'-페닐렌에티닐렌, 페닐실릴렌에티닐렌-1,4-페닐렌-2,2-(1,1,1,3,3,3-헥사플루오로프로필리덴)-1',4'-페닐렌에티닐렌, 페닐실릴렌에티닐렌 -1,4-페닐렌옥시-1',4'-페닐렌에티닐렌, 페닐실릴렌에티닐렌-2,5-피리디네딜에티닐렌, 페닐실릴렌에티닐렌-2,5-티오페네딜릴에티닐렌, 메틸실릴렌에티닐렌메틸렌에티닐렌, 페닐실릴렌-1,4-페닐렌(페닐실릴렌)에티닐렌-1',3-페닐렌에티닐렌, 페닐실릴렌옥시(페닐실릴렌)에티닐렌, 페닐실릴렌옥시(페닐실릴렌)에티닐렌-1',4'-페닐렌에티닐렌, 페닐실릴렌이미노(페닐실릴렌)에티닐렌-1',3'-페닐렌에티닐렌, 페닐실릴렌이미노(페닐실릴렌)에티닐렌-1',4'-페닐렌에티닐렌, 실릴렌-1,3-페닐렌에티닐렌, 실릴렌-1,4-페닐렌에티닐렌, 실릴렌-1,2-페닐렌에티닐렌, 페닐실릴렌-1,3-페닐렌에티닐렌, 페닐실릴렌-1,4-페닐렌에티닐렌, 페닐실릴렌-1,2-페닐렌에티닐렌, 디페닐실릴렌-1,3-페닐렌에티닐렌, 메틸실릴렌-1,3-페닐렌에티닐렌, 메틸실릴렌-1,4-페닐렌에티닐렌, 메틸실릴렌-1,2-페닐렌에티닐렌, 디메틸실릴렌-1,3-페닐렌에티닐렌, 디에틸실릴렌-1,3-페닐렌에티닐렌, 페닐실릴렌-1,3-부타디이닐렌, 디페닐실릴렌-1,3-부타디이닐렌, 페닐실릴렌메틸렌에티닐렌, 디페닐실릴렌메틸렌에티닐렌메틸렌, 페닐실릴렌메틸렌에티닐렌메틸렌, 실릴렌-1,4-페닐렌에티닐렌-1',4'-페닐렌, 메틸실릴렌-1,4-페닐렌에티닐렌-1',4'-페닐렌, 디메틸실릴렌-1,4-페닐렌에티닐렌-1',4' -페닐렌, 페닐실릴렌-1,4-페닐렌에티닐렌-1',4'-페닐렌 등을 들 수 있다.
화학식 1로 표시되는 유기 규소 중합체의 중량 평균 분자량에 특별히 제한은없지만, 바람직하게는 500 내지 500000이다. 이들 규소 함유 고분자 화합물의 형태는 상온에서 고체 또는 액상이다.
화학식 1로 표시되는 유기 규소 중합체의 제조 방법으로서는 염기성 산화물, 금속 수소화물, 금속 화합물류를 촉매로 하여 디에티닐 화합물과 실란 화합물의 탈수소 공중합을 행하는 방법(일본 특허 공개 (평)7-90085, 일본 특허 공개 (평)10-120689, 일본 특허 공개 (평)11-158187)이나, 염기성 산화물을 촉매로 하여 에티닐실란 화합물의 탈수소 중합을 행하는 방법(일본 특허 공개 (평)9-143271), 유기 마그네슘 시약과 디클로로실란류를 반응시키는 방법(일본 특허 공개 (평)7-102069, 일본 특허 공개 (평)11-029579), 염화제1구리와 3급 아민을 촉매로 하여 디에티닐 화합물과 실란 화합물의 탈수소 공중합을 행하는 방법(Hua Qin Liu and John F. Harrod, The Canadian Journal of Chemistry, Vol. 68, 1100-1105(1990)), 산화마그네슘을 촉매로 하여 디에티닐 화합물과 실란 화합물의 탈수소 공중합을 행하는 방법 (일본 특허 공개 (평)7-90085 및 일본 특허 공개 (평)10-204181) 등을 사용할 수 있지만, 특별히 이들 방법으로 한정되는 것은 아니다.
(B) 유기 용매
본 발명의 막형성용 조성물은 (A) 성분을 통상 (B) 유기 용매에 용해 또는 분산시켜 이루어진다.
이 (B) 유기 용매로서는 케톤계 용매, 아미드계 용매, 에테르계 용매, 에스테르계 용매, 지방족 탄화수소계 용매, 방향족계 용매 및 할로겐 함유 용매의 군에서 선택된 1종 이상을 들 수 있다.
케톤계 용매로서는 아세톤, 메틸에틸케톤, 메틸-n-프로필케톤, 메틸-n-부틸케톤, 디에틸케톤, 메틸-i-부틸케톤, 메틸-n-펜틸케톤, 에틸-n-부틸케톤, 메틸-n-헥실케톤, 디-i-부틸케톤, 트리메틸노나논, 시클로펜타논, 시클로헥사논, 시클로헵타논, 시클로옥타논, 2-헥사논, 메틸시클로헥사논, 2,4-펜탄디온, 아세토닐아세톤, 디아세톤알코올, 아세토페논, 펜콘 등의 케톤계 용매를 들 수 있다.
이들 케톤계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
아미드계 용매로서는 N,N-디메틸이미다졸리디논, N-메틸포름아미드, N,N-디메틸포름아미드, N,N-디에틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸프로피온아미드, N-메틸피롤리돈 등의 질소 함유계 용매를 들 수 있다.
이들 아미드계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
에테르계 용매로서는 에틸에테르, i-프로필에테르, n-부틸에테르, n-헥실에테르, 2-에틸헥실에테르, 에틸렌옥시드, 1,2-프로필렌옥시드, 디옥솔란, 4-메틸디옥솔란, 디옥산, 디메틸디옥산, 에틸렌글리콜 모노메틸에테르, 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 모노-n-부틸에테르, 에틸렌글리콜 모노-n-헥실에테르, 에틸렌글리콜 모노페닐에테르, 에틸렌글리콜 모노-2-에틸부틸에테르, 에틸렌글리콜 디부틸에테르, 디에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 모노에틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 모노-n-부틸에테르, 디에틸렌글리콜 디-n-부틸에테르, 디에틸렌글리콜 모노-n-헥실에테르, 에톡시트리글리콜,테트라에틸렌글리콜 디-n-부틸에테르, 프로필렌글리콜 모노메틸에테르, 프로필렌글리콜 모노에틸에테르, 프로필렌글리콜 모노프로필에테르, 프로필렌글리콜 모노부틸에테르, 디프로필렌글리콜 모노메틸에테르, 디프로필렌글리콜 모노에틸에테르, 트리프로필렌글리콜 모노메틸에테르, 테트라히드로푸란, 2-메틸테트라히드로푸란, 디페닐에테르, 아니솔 등의 에테르계 용매를 들 수 있다.
이들 에테르계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
에스테르계 용매로서는 디에틸카르보네이트, 프로필렌카르보네이트, 아세트산 메틸, 아세트산 에틸, γ-부티로락톤, γ-발레로락톤, 아세트산 n-프로필, 아세트산 i-프로필, 아세트산 n-부틸, 아세트산 i-부틸, 아세트산 sec-부틸, 아세트산 n-펜틸, 아세트산 sec-펜틸, 아세트산 3-메톡시부틸, 아세트산 메틸펜틸, 아세트산 2-에틸부틸, 아세트산 2-에틸헥실, 아세트산 벤질, 아세트산 시클로헥실, 아세트산 메틸시클로헥실, 아세트산 n-노닐, 아세토아세트산 메틸, 아세토아세트산 에틸, 아세트산 에틸렌글리콜 모노메틸에테르, 아세트산 에틸렌글리콜 모노에틸에테르, 아세트산 디에틸렌글리콜 모노메틸에테르, 아세트산 디에틸렌글리콜 모노에틸에테르, 아세트산 디에틸렌글리콜 모노-n-부틸에테르, 아세트산 프로필렌글리콜 모노메틸에테르, 아세트산 프로필렌글리콜 모노에틸에테르, 아세트산 프로필렌글리콜 모노프로필에테르, 아세트산 프로필렌글리콜 모노부틸에테르, 아세트산 디프로필렌글리콜 모노메틸에테르, 아세트산 디프로필렌글리콜 모노에틸에테르, 디아세트산 글리콜, 아세트산 메톡시트리글리콜, 프로피온산 에틸, 프로피온산 n-부틸, 프로피온산 i-아밀, 옥살산 디에틸, 옥살산 디-n-부틸, 락트산 메틸, 락트산 에틸, 락트산 n-부틸, 락트산 n-아밀, 말론산 디에틸, 프탈산 디메틸, 프탈산 디에틸 등의 에스테르계 용매를 들 수 있다.
이들 에스테르계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
지방족 탄화수소계 용매로서는 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, 2,2,4-트리메틸펜탄, n-옥탄, i-옥탄, 시클로헥산, 메틸시클로헥산 등의 지방족 탄화수소계 용매를 들 수 있다.
이들 지방족 탄화수소계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
방향족 탄화수소계 용매로서는 벤젠, 톨루엔, 크실렌, 에틸벤젠, 트리메틸벤젠, 메틸에틸벤젠, n-프로필벤젠, i-프로필벤젠, 디에틸벤젠, i-부틸벤젠, 트리에틸벤젠, 디-i-프로필벤젠, n-아밀나프탈렌, 트리메틸벤젠 등의 방향족 탄화수소계 용매를 들 수 있다.
이들 방향족 탄화수소계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
할로겐 함유 용매로서는 디클로로메탄, 클로로포름, 클로로플루오로카본, 클로로벤젠, 디클로로벤젠 등의 할로겐 함유 용매를 들 수 있다.
본 발명에서는 비점이 250 ℃ 미만인 유기 용매를 사용하는 것이 바람직하고, 용매의 종류로서는 케톤계 용매, 에스테르계 용매, 방향족 탄화수소계 용매가 특히 바람직하며, 또한 이들을 1종 또는 2종 이상 동시에 사용하는 것이 바람직하다.
그 밖의 첨가제
본 발명의 막형성용 조성물에는 경화 촉진제, 콜로이드상 실리카, 콜로이드상 알루미나, 유기 중합체, 계면활성제, 실란 커플링제, 트리아젠 화합물 등의 성분을 더 첨가할 수도 있다.
경화 촉진제로서는 유기 과산화물이 사용된다. 유기 과산화물로서, 구체적으로는 BPO(과산화벤조일), 퍼테트라 A, 퍼쿠밀 D(디쿠밀퍼옥시드), BTTB(3,3', 4,4'-테트라부틸퍼옥시카르보닐벤조페논)(모두 닛본 유시사 제조) 등을 들 수 있다. 또한, 2,2'-아조비스이소부티로니트릴(AIBN), 디메틸-2,2'-아조비스(2-메틸프로피오네이트)(V-601, 와꼬 쥰야꾸사 제조), 1,1'-아조비스(1-아세톡시-1-페닐에탄)(OT(azo)-15, 오오쯔까 가가꾸사 제조) 등의 유기 아조 화합물 및 유기 과산화물 등도 효과가 확인된다.
상기 히드로실릴화용 촉진제의 배합량은 막형성용 조성물 100 부에 대하여 0.1 내지 50 부이며, 바람직하게는 1 내지 30 부이다.
콜로이드상 실리카란, 예를 들면 고순도의 규산 무수물을 상기 친수성 유기 용매에 분산시킨 분산액으로서, 통상 평균 입경이 5 내지 30 ㎛이고, 바람직하게는 10 내지 20 ㎛이며, 고형분 농도가 10 내지 40 중량％ 정도인 것이다. 이러한 콜로이드상 실리카로서는, 예를 들면 닛산 가가꾸 고교(주) 제조의 메탄올 실리카 졸 및 이소프로판올 실리카 졸, 쇼꾸바이 가세이 고교(주) 제조의 오스칼 등을 들 수 있다.
콜로이드상 알루미나로서는 닛산 가가꾸 고교(주) 제조의 알루미나 졸 520,100, 200, 가와껭 파인 케미컬(주) 제조의 알루미나 클리어 졸, 알루미나 졸 10, 132 등을 들 수 있다.
유기 중합체로서는, 예를 들면 당쇄 구조를 갖는 중합체, 비닐아미드계 중합체, (메트)아크릴계 중합체, 방향족 비닐 화합물계 중합체, 덴드리머, 폴리이미드, 폴리아미드산, 폴리아릴렌, 폴리아미드, 폴리퀴녹살린, 폴리옥사디아졸, 불소계 중합체, 폴리알킬렌옥시드 구조를 갖는 중합체 등을 들 수 있다.
폴리알킬렌옥시드 구조를 갖는 중합체로서는 폴리메틸렌옥시드 구조, 폴리에틸렌옥시드 구조, 폴리프로필렌옥시드 구조, 폴리테트라메틸렌옥시드 구조, 폴리부틸렌옥시드 구조 등을 들 수 있다.
구체적으로는 폴리옥시메틸렌알킬에테르, 폴리옥시에틸렌알킬에테르, 폴리옥시에틸렌알킬페닐에테르, 폴리옥시에틸렌스테롤에테르, 폴리옥시에틸렌라놀린 유도체, 알킬페놀포르말린 축합물의 산화에틸렌 유도체, 폴리옥시에틸렌 폴리옥시프로필렌 블럭 공중합체, 폴리옥시에틸렌 폴리옥시프로필렌알킬에테르 등의 에테르형 화합물, 폴리옥시에틸렌 글리세린 지방산 에스테르, 폴리옥시에틸렌 소르비탄 지방산 에스테르, 폴리옥시에틸렌 소르비톨 지방산 에스테르, 폴리옥시에틸렌 지방산 알칸올아미드황산염 등의 에테르에스테르형 화합물, 폴리에틸렌글리콜 지방산 에스테르, 에틸렌글리콜 지방산 에스테르, 지방산 모노글리세라이드, 폴리글리세린 지방산 에스테르, 소르비탄 지방산 에스테르, 프로필렌글리콜 지방산 에스테르, 수크로오스 지방산 에스테르 등의 에테르에스테르형 화합물 등을 들 수 있다.
폴리옥시에틸렌 폴리옥시프로필렌 블럭 공중합체로서는, 하기와 같은 블럭구조를 갖는 화합물을 들 수 있다.
-(X')l-(Y')m-
-(X')l-(Y')m-(X')n-
식 중, X'는 -CH2CH2O-로 표시되는 기를 나타내고, Y'는 -CH2CH(CH3)O-로 표시되는 기를 나타내며, l은 1 내지 90, m은 10 내지 99, n은 0 내지 90의 수를 나타낸다.
이들 중에서 폴리옥시에틸렌알킬에테르, 폴리옥시에틸렌 폴리옥시프로필렌 블럭 공중합체, 폴리옥시에틸렌 폴리옥시프로필렌알킬에테르, 폴리옥시에틸렌 글리세린 지방산 에스테르, 폴리옥시에틸렌 소르비탄 지방산 에스테르, 폴리옥시에틸렌 소르비톨 지방산 에스테르 등의 에테르형 화합물을 보다 바람직한 예로서 들 수 있다.
이들은 1종 또는 2종 이상을 동시에 사용할 수 있다.
계면활성제로서는, 예를 들면 비이온계 계면활성제, 음이온계 계면활성제, 양이온계 계면활성제, 양쪽성 계면활성제 등을 들 수 있고, 나아가 불소계 계면활성제, 실리콘계 계면활성제, 폴리알킬렌옥시드계 계면활성제, 폴리(메트)아크릴레이트계 계면활성제 등을 들 수 있으며, 바람직하게는 불소계 계면활성제, 실리콘계 계면활성제를 들 수 있다.
불소계 계면활성제로서는, 예를 들면 1,1,2,2-테트라플루오로옥틸(1,1,2,2-테트라플루오로프로필)에테르, 1,1,2,2-테트라플루오로옥틸헥실에테르, 옥타에틸렌글리콜 디(1,1,2,2-테트라플루오로부틸)에테르, 헥사에틸렌글리콜(1,1,2,2,3,3-헥사플루오로펜틸)에테르, 옥타프로필렌글리콜 디(1,1,2,2-테트라플루오로부틸)에테르, 헥사프로필렌글리콜 디(1,1,2,2,3,3-헥사플루오로펜틸)에테르, 퍼플루오로도데실술폰산 나트륨, 1,1,2,2,8,8,9,9,10,10-데카플루오로도데칸, 1,1,2,2,3,3-헥사플루오로데칸, N-[3-(퍼플루오로옥탄술폰아미드)프로필]-N,N'-디메틸-N-카르복시메틸렌암모늄베타인, 퍼플루오로알킬술폰아미드프로필 트리메틸암모늄염, 퍼플루오로알킬-N-에틸술포닐글리신염, 인산 비스(N-퍼플루오로옥틸술포닐-N-에틸아미노에틸),모노퍼플루오로알킬에틸 인산 에스테르 등의 말단, 주쇄 및 측쇄 중 적어도 어느 부위에 플루오로알킬 또는 플루오로알킬렌기를 갖는 화합물을 포함하는 불소계 계면활성제를 들 수 있다.
또한, 시판품으로서는 메가팩 F142D, F172, F173, F183[이상, 다이닛본 잉크 가가꾸 고교(주) 제조], 에프톱 EF301, 303, 352[신아끼다 가세이(주) 제조], 플로라이드 FC-430, FC-431[스미또모 쓰리엠(주) 제조], 아사히 가드 AG710, 서프론 S-382, SC-101, SC-102, SC-103, SC-104, SC-105, SC-106[아사히 가라스(주) 제조], BM-1000, BM-1100[유쇼(주) 제조], NBX-15[(주)네오스] 등의 명칭으로 시판되고 있는 불소계 계면활성제를 들 수 있다. 이들 중에서도 상기 메가팩 F172, BM-1000, BM-1100, NBX-15가 특히 바람직하다.
실리콘계 계면활성제로서는, 예를 들면 SH7PA, SH21PA, SH30PA, ST94PA[모두 도레이ㆍ다우코닝ㆍ실리콘(주) 제조] 등을 사용할 수 있다. 이들 중에서도 상기 SH28PA, SH30PA가 특히 바람직하다.
계면활성제의 사용량은 (A) 내지 (B) 성분을 포함하는 중합체 100 중량부에 대하여 통상 0.00001 내지 1 중량부이다.
이들은 1종 또는 2종 이상을 동시에 사용할 수 있다.
실란 커플링제로서는, 예를 들면 3-글리시딜옥시프로필 트리메톡시실란, 3-아미노글리시딜옥시프로필 트리에톡시실란, 3-메타크릴옥시프로필 트리메톡시실란, 3-글리시딜옥시프로필메틸 디메톡시실란, 1-메타크릴옥시프로필메틸 디메톡시실란, 3-아미노프로필 트리메톡시실란, 3-아미노프로필 트리에톡시실란, 2-아미노프로필 트리메톡시실란, 2-아미노프로필 트리에톡시실란, N-(2-아미노에틸)-3-아미노프로필 트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필메틸 디메톡시실란, 3-우레이도프로필 트리메톡시실란, 3-우레이도프로필 트리에톡시실란, N-에톡시카르보닐-3-아미노프로필 트리메톡시실란, N-에톡시카르보닐-3-아미노프로필 트리에톡시실란, N-트리에톡시실릴프로필 트리에틸렌트리아민, N-트리에톡시실릴프로필 트리에틸렌트리아민, 10-트리메톡시실릴-1,4,7-트리아자데칸, 10-트리에톡시실릴-1,4,7-트리아자데칸, 9-트리메톡시실릴-3,6-디아자노닐아세테이트, 9-트리에톡시실릴-3,6-디아자노닐아세테이트, N-벤질-3-아미노프로필 트리메톡시실란, N-벤질-3-아미노프로필 트리에톡시실란, N-페닐-3-아미노프로필 트리메톡시실란, N-페닐-3-아미노프로필 트리에톡시실란, N-비스(옥시에틸렌)-3-아미노프로필 트리메톡시실란, N-비스(옥시에틸렌)-3-아미노프로필 트리에톡시실란 등을 들 수 있다.
이들은 1종 또는 2종 이상을 동시에 사용할 수 있다.
트리아젠 화합물로서는, 예를 들면 1,2-비스(3,3-디메틸트리아제닐)벤젠,1,3-비스(3,3-디메틸트리아제닐)벤젠, 1,4-비스(3,3-디메틸트리아제닐)벤젠, 비스 (3,3-디메틸트리아제닐페닐)에테르, 비스(3,3-디메틸트리아제닐페닐)메탄, 비스 (3,3-디메틸트리아제닐페닐)술폰, 비스(3,3-디메틸트리아제닐페닐)술피드, 2,2-비스[4-(3,3-디메틸트리아제닐페녹시)페닐]-1,1,1,3,3,3-헥사플루오로프로판, 2,2-비스[4-(3,3-디메틸트리아제닐페녹시)페닐]프로판, 1,3,5-트리스(3,3-디메틸트리아제닐)벤젠, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[4-(3,3-디메틸트리아제닐)페닐]플루오렌, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[3-메틸-4-(3,3-디메틸트리아제닐)페닐]플루오렌, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[3-페닐-4-(3,3- 디메틸트리아제닐)페닐]플루오렌, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[3-프로페닐-4-(3,3-디메틸트리아제닐)페닐]플루오렌, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[3-플루오로-4-(3,3-디메틸트리아제닐)페닐]플루오렌, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[3,5-디플루오로-4-(3,3-디메틸트리아제닐)페닐]플루오렌, 2,7-비스(3,3-디메틸트리아제닐)-9,9-비스[3-트리플루오로메틸-4-(3,3-디메틸트리아제닐)페닐]플루오렌 등을 들 수 있다.
이들은 1종 또는 2종 이상을 동시에 사용할 수 있다.
본 발명의 막형성용 조성물의 전체 고형분 농도는 1 내지 30 중량％가 바람직하며, 사용 목적에 따라 적절하게 조정된다. 조성물의 전체 고형분 농도가 1 내지 30 중량％이면 도막의 막 두께가 적당한 범위로 되어 보존 안정성도 보다 우수해진다.
본 발명의 조성물을 기재에 도포할 때에는 스핀 코팅법, 침지법, 롤 코팅법,분무법, 스캔 도포법 등의 도장 수단이 이용된다.
이 때의 막 두께는 건조막 두께로서 1회 도포로 두께 0.01 내지 1.5 ㎛ 정도, 2회 도포로는 두께 0.2 내지 3 ㎛ 정도의 도막을 형성할 수 있다. 그 후, 상온에서 건조하거나, 또는 80 내지 600 ℃ 정도의 온도로 통상 5 내지 240 분 정도 가열하여 건조함으로써 층간 절연막이 되는 도막(경화막)을 형성할 수 있다. 이 때의 가열 방법으로서는 핫 플레이트, 오븐, 퍼니스 등을 사용할 수 있으며, 가열 분위기로서는 대기하, 질소 분위기, 아르곤 분위기, 진공하, 산소 농도를 조절한 감압하 등에서 행할 수 있다. 특히 산소의 존재하에서 100 ℃ 내지 450 ℃로 1 내지 240 분간 가열 소성하면 카르보실란에 산소 원자가 도입되어 3차원 가교 상태가 형성된다. 일단, 3차원 가교 상태가 형성되면 폴리카르보실란은 용매에 불용해되며, 또한 그 후의 건식 에칭, 가열 등의 가공 공정에서의 안정성도 향상된다. 산소 존재하에서 경화시키는 대신에 과산화물, 디아조 화합물 등을 도포액 조성물에 첨가하여 도포, 가열함으로써 3차원 가교 상태를 형성할 수도 있다. 전자선, 자외선으로 대표되는 활성 에너지선 조사에 의해서도 도막을 경화시킬 수 있다.
본 발명에서 유기 규소 중합체는 산화규소(SiO2), 불소 도핑 산화규소 (FSG), 오르가노실리케이트 글래스(OCG), 카본 도핑 산화규소(SiOC), 메틸실세스퀴옥산(MSQ), 히드로겐실세스퀴옥산(HSQ), 스핀 온 글래스(SOG), 폴리오르가노실록산 등의 산화규소계 층간 절연막, 폴리아릴렌, 폴리아릴렌에테르, 폴리이미드, 불소 수지 등의 유기 중합체계 층간 절연막(이하, 이들을 "층간 절연막"이라고 함)과의조합에서 바람직하게 사용된다.
본 발명에서 유기 규소 중합체는 폴리카르보실란을 골격에 갖고 있으며, 상기 산화규소계 층간 절연막 및 유기 중합체계 층간 절연막용으로 최적화된 플라즈마 건식 에칭 조건에서는 건식 에칭 속도가 상기 규소계 층간 절연막 및 유기 중합체계 층간 절연막의 속도와 비교하여 적어도 1/3 이하, 대략적으로 1/5 이하이다. 따라서, 에칭 스토퍼 또는 하드 마스크로서 기능한다.
본 발명에서 유기 규소 중합체를 상기 층간 절연막의 하층에 형성하는 경우에는 에칭 스토퍼로서 기능하고, 상기 층간 절연막의 상층에 형성하는 경우에는 하드 마스크로서 기능한다.
에칭 스토퍼
본 발명에 있어서, 층간 절연막을 에칭 가공할 때, 우선 에칭 스토퍼 상에 층간 절연막을 형성하고, 이 층간 절연막 상에 개구부를 갖는 마스크막을 형성한 적층 구조를 형성한다. 마스크막 개구부의 제조 방법에는 여러가지 방법이 적용된다. 마스크막 개구부의 제조 방법의 예로서 가시광 또는 자외광 또는 전자선에 의한 리소그래피 기술에 의해 개구부를 형성하는 감광성 중합체(포토레지스트)를 들 수 있다.
상기 개구부를 갖는 마스크막의 개구부를 통해 상기 층간 절연막을 에칭함으로써 층간 절연막에 특정한 패턴을 형성할 수 있다. 층간 절연막의 에칭은 건식 에칭이거나 습식 에칭일 수 있다. 층간 절연막에 형성하는 특정한 패턴으로서는 예를 들면 전기 회로 패턴을 들 수 있다.
층간 절연막의 에칭은 에칭 부위에 상관없이 동일한 속도로 에칭되는 것이 바람직하지만, 건식 에칭의 경우에는 에칭 가스의 농도 불균일, 에칭 가스의 흐름 불균일, 온도 불균일 등의 영향을 받고, 습식 에칭의 경우에는 에칭액의 농도 불균일, 에칭액의 대류 불균일, 온도 불균일 등의 영향을 받게 되어 에칭 부위에 따라 에칭 속도가 달라지게 된다. 따라서, 가장 에칭이 느리게 되는 부위까지 에칭할 수 있는 시간을 에칭 시간이라고 하면, 가장 에칭이 느리게 되는 부위 이외에는 층간 절연막의 하층까지 에칭 가스 또는 에칭액이 도달하여 화학적 반응이 일어나게 된다.
층간 절연막의 하층에 에칭 스토퍼를 형성해 둠으로써 에칭 가스 또는 에칭액에 의한 화학적 반응이 에칭 스토퍼보다도 하층에 미치는 것을 방지할 수 있다. 층간 절연막을 에칭하는 속도보다 에칭 스토퍼를 에칭하는 속도가 느리면, 에칭 가스 또는 에칭액에 의한 화학적 반응이 하층에 미치는 것을 방지하는데 필요한 에칭 스토퍼의 막 두께를 얇게 할 수 있다. 예를 들면, 층간 절연막으로서 저유전 절연막을 사용한 경우에는 층간 절연막보다 에칭 스토퍼의 비유전율이 높아지기 때문에 에칭 스토퍼의 막 두께는 얇은 것이 바람직하다.
하드 마스크
포토레지스트와 층간 절연막의 에칭 선택비가 불충분한 경우, 또는 포토레지스트의 막 두께가 얇아 층간 절연막의 에칭에 견딜 수 있는 막 두께를 갖지 못하는 경우 등에는, 포토레지스트의 개구 패턴을 일단 에칭 선택비가 높은 하드 마스크에 전사하여 하드 마스크를 개구 패턴으로 하여 에칭하는 방법이 사용된다.
이 경우, 하드 마스크는 층간 절연막의 상층에 형성된다. 또한, 하드 마스크 상에, 개구부를 갖는 마스크막을 형성한 적층 구조를 형성한다. 마스크막 개구부의 제조 방법에는 여러가지 방법이 적용된다. 마스크막 개구부의 제조 방법의 예로서 가시광 또는 자외광 또는 전자선에 의한 리소그래피 기술에 의해 개구부를 형성하는 포토레지스트를 들 수 있다.
상기 개구부를 갖는 마스크막의 개구부를 통해 하드 마스크를 에칭함으로써 하드 마스크 상에 특정한 패턴을 형성할 수 있다. 하드 마스크의 에칭은 건식 에칭이거나 습식 에칭일 수 있다. 하드 마스크에 형성하는 특정한 패턴으로서는 예를 들면 전기 회로 패턴을 들 수 있다. 포토레지스트를 건식(애싱) 또는 습식(습식 박리)으로 제거한 후, 하드 마스크에 전사된 회로 패턴을 마스크로 하여 층간 절연막을 에칭한다.
다마신 구조의 형성 방법
다마신 구조는 층간 절연막에 배선 홈(트렌치) 또는 구멍(비어 홀)의 패턴을 형성한 후 배선용 금속을 매립하고, 여분의 금속을 화학 기계 연마법(CMP)에 의해 제거함으로써 형성된다. 다마신 형성 방법에는 홈, 구멍을 개별적으로 가공하여 각각의 가공 후 금속을 매립하여 화학 기계 연마를 행하는 싱글 다마신, 및 홈과 구멍을 동시에 형성하여 금속을 매립하고 화학 기계 연마를 1회만으로 끝내는 듀얼 다마신의 두가지 방법이 있다.
본 발명에서의 듀얼 다마신 형성 방법은 2층으로 이루어지는 절연막과 그 사이에 있는 에칭 스토퍼 겸 하드 마스크를 포함하는 구조인 것을 특징으로 한다(도2 참조).
이러한 적층 구조는 플라즈마 CVD법 또는 도포법에 의해 형성된 층간 절연막, 플라즈마 CVD법 또는 도포법에 의해 형성된 에칭 스토퍼막, 플라즈마 CVD법 또는 도포법에 의해 형성된 층간 절연막을 순서대로 적층함으로써 얻어진다. 제1 층간 절연막과 제2 층간 절연막에는 배선 홈을 포토리소그래피, 에칭 공정에 의해 형성하는데, 제1 절연층과 제2 절연층 사이에 에칭 스토퍼막이 있음으로써 에칭 가공시의 면내 균일성, 가공 조건의 공정 중복성을 쉽게 확보할 수 있다. 또한, 이 에칭 스토퍼에 비어 홀 패턴을 전사함으로써 제2 절연층에 비어 홀을 가공할 수 있다.
포토리소그래피, 에칭 공정을 거친 적층 구조체에는 다마신 홈 및(또는) 비어 홀을 형성하고 배리어 금속으로 홈 및(또는) 비어 홀을 피복하고, 구리를 배선 홈 및(또는) 비어 홀에 매립함으로써 전기 배선을 형성할 수 있다.
이와 같이 하여 얻어지는 에칭 스토퍼는 에칭 처리에 대한 내성이 우수하기 때문에 LSI, 시스템 LSI, MPU, CPU, DRAM, SDRAM, RDRAM, D-RDRAM 등의 반도체 소자 용도에 유용하다.
<실시예>
이하, 실시예를 들어 본 발명을 더욱 구체적으로 설명한다.
또한, 실시예 및 비교예 중의 부 및 ％는 특별히 기재하지 않는 한, 각각 중량부 및 중량％를 나타낸다.
또한, 실시예 중의 막형성용 조성물의 평가는 다음과 같이 하여 측정한 것이다.
중량 평균 분자량 (Mw)
하기 조건에 의한 겔 투과 크로마토그래피(GPC)법에 의해 측정하였다.
시료: 테트라히드로푸란을 용매로서 사용하여, 시료 1 g을 100 cc의 테트라히드로푸란에 용해하여 제조하였다.
표준 폴리스티렌: 미국 프레셔 케미컬사 제조의 표준 폴리스티렌을 사용하였다.
장치: 미국 워터즈사 제조의 고온 고속 겔 투과 크로마토그램(모델 150-C ALC/GPC)을 사용하였다.
칼럼: 쇼와 덴꼬(주) 제조의 SHODEX A-80M(길이 50 cm)을 사용하였다.
측정 온도: 40 ℃
유속: 1 cc/분
에칭 선택비
하기의 에칭 조건으로 도막을 에칭하였다.
에칭 장치: 도꾜 일렉트론사 제조의 UnityII
압력: 10 Pa
시간: 20 초
반응 가스는 하기와 같다.
A: C4F8/Ar/N2
B: C4F8/Ar
C: CF4/Ar/N2
D: CF4/Ar
실리콘 웨이퍼 상에 형성된 에칭 스토퍼를 상기 에칭 장치를 사용하여 에칭하여 단위 시간당 에칭된 두께를 A라고 한다. 실리콘 웨이퍼 상에 형성된 절연막을 상기 에칭 장치를 사용하여, 상기 에칭 스토퍼를 에칭한 장치 조건과 동일한 장치 조건으로 에칭하여 단위 시간당 에칭된 두께를 B라고 한다. B를 A로 나눈 값 B/A를 에칭 선택비로서 평가하였다.
용액 ①의 제조
폴리(페닐실릴렌에티닐렌-1,3-페닐렌에티닐렌)을 시클로헥사논에 용해시켜 15 중량％의 용액으로 하였다. 이것을 용액 ①이라고 한다.
이 용액 ①을 0.2 ㎛ 공경의 테플론제 필터로 여과하여 도막의 비유전율을 측정하였다.
비유전율은 3.0이었다.
<합성예 1>
석영제 분리형 플라스크 중에서 메틸트리메톡시실란 77.04 g, 테트라메톡시실란 24.05 g 및 테트라키스(아세틸아세토네이토)티탄 0.48 g을 프로필렌글리콜 모노프로필에테르 290 g에 용해시킨 후, 쓰리 원 모터로 교반시켜 용액 온도를 60 ℃로 안정시켰다. 이어서, 이온 교환수 84 g을 1 시간에 걸쳐 용액에 첨가하였다.그 후, 60 ℃에서 2 시간 반응시킨 후, 아세틸아세톤 25 g을 첨가하고, 30 분간 더 반응시켜 반응액을 실온까지 냉각하였다. 50 ℃에서 반응액으로부터 메탄올과 물을 포함하는 용액을 149 g 증발시켜 제거하여 용액 ②를 얻었다.
이와 같이 하여 얻어진 가수분해 축합물(가수분해물 및 그의 축합물, 또는 그 중 어느 하나)의 중량 평균 분자량은 8,900이었다.
<실시예 1>
절연막으로서 MSQ계 저유전층간 절연막인 JSR 가부시끼 가이샤 제조의 LKD-5109를 사용하고, 에칭 스토퍼막으로서 합성예 1에서 합성한 폴리카르보실란을 사용하여 에칭 선택비를 평가하였다.
에칭 조건 A일 때 에칭 선택비는 6.0이고, 에칭 조건 B일 때 에칭 선택비는 5.8이며, 에칭 조건 C일 때 에칭 선택비는 6.3이고, 에칭 조건 D일 때 에칭 선택비는 7.8이었다.
본 발명에 따르면 비유전율 4 이하의 유기 중합체를 포함하는 에칭 스토퍼 또는 하드 마스크를 사용함으로써, 에칭 처리에 의한 손상이 적은 반도체용 도막(층간 절연막용 재료)을 제공할 수 있다.

Claims (11)

  1. 산화규소, 불소 도핑 산화규소, 오르가노실리케이트 글래스, 카본 도핑 산화규소, 메틸실세스퀴옥산, 히드로겐실세스퀴옥산, 스핀 온 글래스, 폴리오르가노실록산 및 유기 중합체로부터 선택되는 화합물과 건식 에칭 선택비를 갖는 것을 특징으로 하는, 유기 규소 중합체를 포함하는 비유전율 4 이하의 절연막.
  2. 제1항에 있어서, 유기 규소 중합체가 폴리카르보실란인 것을 특징으로 하는 절연막.
  3. 제1항에 있어서, 유기 규소 중합체가 하기 화학식 1로 표시되는 반복 구조 단위를 갖는 중합체로부터 선택되는 1종 이상인 것을 특징으로 하는 절연막.
    <화학식 1>
    식 중, R1, R2는 서로 독립적으로 수소 원자, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알킬기, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알케닐기, 탄소수 1 내지 30의 치환기를 가질 수도 있는 알키닐기, 또는 치환기를 가질 수도있는 방향족기이고, R3은 -C≡C-, 하나 이상의 -C≡C-와 연결된 치환기를 가질 수도 있는 -CH2-, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알킬렌기, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알케닐렌기, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 알키닐렌기, 하나 이상의 -C≡C-와 연결된 탄소수 2 내지 30의 치환기를 가질 수도 있는 2가 방향족기이다.
  4. 제3항에 기재된 (A) 유기 규소 중합체 및 (B) 유기 용매를 포함하는 도포액 조성물.
  5. 제4항에 기재된 도포액 조성물을 기판에 도포하여 가열하는 것을 특징으로 하는 절연막의 형성 방법.
  6. 제4항에 기재된 도포액 조성물을 기판에 도포하고, 산소 분자 또는 과산화물의 존재하에서 가열 소성하여 3차원 가교를 행하는 것을 특징으로 하는 절연막의 형성 방법 및 3차원 가교된 절연막.
  7. 제1항 내지 제3항 및 제6항 중 어느 한 항에 기재된 절연막을 포함하며, 산화규소, 불소 도핑 산화규소, 오르가노실리케이트 글래스, 카본 도핑 산화규소, 메틸실세스퀴옥산, 히드로겐실세스퀴옥산, 스핀 온 글래스, 폴리오르가노실록산 및 유기 중합체로부터 선택되는 화합물을 포함하는 막의 하층에 형성되고, 이 막의 플라즈마 건식 에칭의 에칭 속도에 대하여 1/3 이하의 에칭 속도를 갖는 것을 특징으로 하는 에칭 스토퍼.
  8. 제1항 내지 제3항 및 제6항 중 어느 한 항에 기재된 절연막을 포함하며, 산화규소, 불소 도핑 산화규소, 오르가노실리케이트 글래스, 카본 도핑 산화규소, 메틸실세스퀴옥산, 히드로겐실세스퀴옥산, 스핀 온 글래스, 폴리오르가노실록산 및 유기 중합체로부터 선택되는 화합물을 포함하는 막의 하층에 형성되고, 이 막의 플라즈마 건식 에칭의 에칭 속도에 대하여 1/3 이하의 에칭 속도를 갖는 것을 특징으로 하는 하드 마스크.
  9. 제7항에 기재된 에칭 스토퍼 및 제8항에 기재된 하드 마스크, 또는 그 중 어느 하나를 사용하는 것을 특징으로 하는 절연막의 건식 에칭 가공 방법.
  10. 제7항에 기재된 에칭 스토퍼 및 제8항에 기재된 하드 마스크, 또는 그 중 어느 하나를 사용하는 것을 특징으로 하는 다마신 구조의 가공 방법.
  11. 제7항에 기재된 에칭 스토퍼 및 제8항에 기재된 하드 마스크, 또는 그 중 어느 하나를 사용하는 것을 특징으로 하는 듀얼 다마신 구조의 가공 방법.
KR1020030087814A 2002-12-06 2003-12-05 절연막 KR101007819B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002354512A JP3951124B2 (ja) 2002-12-06 2002-12-06 絶縁膜
JPJP-P-2002-00354512 2002-12-06

Publications (2)

Publication Number Publication Date
KR20040049801A true KR20040049801A (ko) 2004-06-12
KR101007819B1 KR101007819B1 (ko) 2011-01-14

Family

ID=32310750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087814A KR101007819B1 (ko) 2002-12-06 2003-12-05 절연막

Country Status (5)

Country Link
US (1) US7297360B2 (ko)
EP (1) EP1427004A3 (ko)
JP (1) JP3951124B2 (ko)
KR (1) KR101007819B1 (ko)
TW (1) TWI293970B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760923B1 (ko) * 2006-08-30 2007-09-21 동부일렉트로닉스 주식회사 불소 확산 방지막을 구비한 반도체 장치 및 그 제조방법
KR100770533B1 (ko) * 2006-08-30 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 이를 제조하는 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131735A (ko) * 2003-10-07 2006-12-20 허니웰 인터내셔날 인코포레이티드 집적 회로 장치를 위한 코팅 및 하드 마스크 조성물, 생산방법 및 이들의 용도
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
JP4756128B2 (ja) * 2004-10-20 2011-08-24 日揮触媒化成株式会社 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
KR100618878B1 (ko) * 2004-11-26 2006-09-04 삼성전자주식회사 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법
KR100725793B1 (ko) 2005-12-26 2007-06-08 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
JP5007511B2 (ja) * 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
DE102006062728B4 (de) * 2006-02-14 2010-04-29 Fujitsu Ltd., Kawasaki Halbleitervorrichtung und Herstellungsverfahren dafür
JP4766267B2 (ja) * 2007-02-26 2011-09-07 Ｊｓｒ株式会社 膜およびその形成方法、ならびに半導体装置
JP5470687B2 (ja) 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
EP2209839A1 (en) * 2007-11-06 2010-07-28 Braggone OY Carbosilane polymer compositions for anti-reflective coatings
US8999625B2 (en) 2013-02-14 2015-04-07 International Business Machines Corporation Silicon-containing antireflective coatings including non-polymeric silsesquioxanes
JP6163820B2 (ja) * 2013-03-27 2017-07-19 日本ゼオン株式会社 エッチング方法
US9059095B2 (en) 2013-04-22 2015-06-16 International Business Machines Corporation Self-aligned borderless contacts using a photo-patternable dielectric material as a replacement contact
US9548238B2 (en) 2013-08-12 2017-01-17 Globalfoundries Inc. Method of manufacturing a semiconductor device using a self-aligned OPL replacement contact and patterned HSQ and a semiconductor device formed by same
JP6277952B2 (ja) * 2014-12-26 2018-02-14 東京エレクトロン株式会社 基板処理方法、記憶媒体及び加熱装置
US9442377B1 (en) 2015-06-15 2016-09-13 Rohm And Haas Electronic Materials Llc Wet-strippable silicon-containing antireflectant
US10114288B2 (en) 2016-09-01 2018-10-30 Rohm And Haas Electronic Materials Llc Silicon-containing underlayers
US10007184B2 (en) 2016-09-01 2018-06-26 Rohm And Haas Electronic Materials Llc Silicon-containing underlayers
KR102194975B1 (ko) * 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
TWI648298B (zh) 2018-02-08 2019-01-21 財團法人工業技術研究院 共聚物與樹脂組合物

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07102069A (ja) 1993-03-24 1995-04-18 Mitsui Toatsu Chem Inc ポリ（シリレンエチニレンフェニレンエチニレン）類、その製造方法及びその硬化物
JP3418458B2 (ja) * 1993-08-31 2003-06-23 富士通株式会社 半導体装置の製造方法
JP3322949B2 (ja) 1993-09-22 2002-09-09 三井化学株式会社 固体塩基触媒を用いた有機ケイ素高分子の製造方法
JPH09143271A (ja) 1995-09-21 1997-06-03 Mitsui Toatsu Chem Inc 新規なケイ素系ポリマー及びその製造方法
JPH09219448A (ja) * 1996-02-09 1997-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH10120689A (ja) 1996-10-17 1998-05-12 Mitsui Chem Inc ケイ素系化合物およびケイ素系ポリマーの製造方法
JPH10204181A (ja) 1997-01-23 1998-08-04 Mitsui Chem Inc 含ケイ素高分子化合物の分別方法
JPH11158187A (ja) 1997-04-10 1999-06-15 Mitsui Chem Inc 含ケイ素化合物および含ケイ素ポリマーの製造方法
JPH10298292A (ja) * 1997-04-24 1998-11-10 Mitsui Chem Inc 傾斜材料およびその製造方法
JPH1129579A (ja) 1997-07-04 1999-02-02 Mitsui Chem Inc 有機ケイ素化合物およびその製造方法
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
JP4270632B2 (ja) * 1999-03-12 2009-06-03 株式会社東芝 ドライエッチングを用いた半導体装置の製造方法
JP3468717B2 (ja) 1999-05-13 2003-11-17 積水化学工業株式会社 低誘電率材料及び層間絶縁膜の製造方法
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US6489030B1 (en) * 2000-04-14 2002-12-03 Honeywell International, Inc. Low dielectric constant films used as copper diffusion barrier
JP2002076115A (ja) 2000-08-28 2002-03-15 Jsr Corp エッチングストッパー
JP2002252222A (ja) 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
JP2002309088A (ja) * 2001-04-13 2002-10-23 Mitsui Chemicals Inc ケイ素化合物を含有する組成物
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
US20040247896A1 (en) * 2001-12-31 2004-12-09 Paul Apen Organic compositions
JP2003297820A (ja) * 2002-03-29 2003-10-17 Jsr Corp 半導体装置用層間膜形成用組成物および半導体装置用層間膜
JP2004158606A (ja) 2002-11-06 2004-06-03 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP3918933B2 (ja) * 2002-12-06 2007-05-23 Ｊｓｒ株式会社 化学機械研磨ストッパー、その製造方法および化学機械研磨方法
US7172849B2 (en) * 2003-08-22 2007-02-06 International Business Machines Corporation Antireflective hardmask and uses thereof
JP2005175060A (ja) * 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
WO2005068541A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
EP1719793A4 (en) * 2004-02-26 2009-05-20 Jsr Corp POLYMER AND MANUFACTURING METHOD THEREFOR, COMPOSITION FOR FORMING AN INSULATING FILM AND PRODUCTION METHOD THEREFOR

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760923B1 (ko) * 2006-08-30 2007-09-21 동부일렉트로닉스 주식회사 불소 확산 방지막을 구비한 반도체 장치 및 그 제조방법
KR100770533B1 (ko) * 2006-08-30 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 이를 제조하는 방법
US7541675B2 (en) 2006-08-30 2009-06-02 Dongbu Hitek Co., Ltd. Semiconductor device including fluorine diffusion barrier layer and method for manufacturing the same

Also Published As

Publication number Publication date
EP1427004A2 (en) 2004-06-09
US20040110896A1 (en) 2004-06-10
TWI293970B (en) 2008-03-01
JP2004186610A (ja) 2004-07-02
US7297360B2 (en) 2007-11-20
TW200420637A (en) 2004-10-16
KR101007819B1 (ko) 2011-01-14
EP1427004A3 (en) 2005-06-22
JP3951124B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
KR101007819B1 (ko) 절연막
KR100739952B1 (ko) 막 형성용 조성물, 막의 형성 방법 및 실리카계 막
US7462678B2 (en) Film forming composition, process for producing film forming composition, insulating film forming material, process for forming film, and silica-based film
KR101163251B1 (ko) 유기 실리카계 막의 형성 방법, 유기 실리카계 막, 배선구조체, 반도체 장치, 및 막 형성용 조성물
JP4766267B2 (ja) 膜およびその形成方法、ならびに半導体装置
JP5423937B2 (ja) 絶縁膜形成用組成物の製造方法、ポリマーの製造方法
JP3797260B2 (ja) 半導体装置用カルボシラン系膜の製造方法、および半導体装置用カルボシラン系絶縁膜
US6749944B2 (en) Stacked film, method for the formation of stacked film, insulating film, and substrate for semiconductor
JP4143845B2 (ja) 絶縁膜およびその形成方法、ならびに絶縁膜を有する積層体およびその形成方法
JP2002285087A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP4344903B2 (ja) 半導体素子用の層間絶縁膜形成用材料
JP4798330B2 (ja) 絶縁膜形成用組成物、絶縁膜、およびその形成方法
JP5212591B2 (ja) 積層体、絶縁膜、および半導体装置
JP2007262255A (ja) ポリマーおよびその製造方法、絶縁膜形成用組成物、絶縁膜の製造方法、ならびにシリカ系絶縁膜
JP2002037887A (ja) 有機ケイ素系重合体の製造方法、膜形成用組成物、膜の形成方法およびシリカ系膜
JP2001335748A (ja) 膜形成用組成物、絶縁膜形成用材料およびシリカ系膜
JP4143792B2 (ja) 膜形成用組成物および絶縁膜形成用材料
JP2004099888A (ja) 耐熱性樹脂組成物および絶縁耐熱性樹脂材料
JP2008243907A (ja) 導電層間の空洞形成用組成物、導電層間の空洞形成用犠牲膜および導電層間の空洞形成方法
JP2001354901A (ja) 膜形成用組成物の製造方法、膜形成用組成物、膜の形成方法およびシリカ系膜
JP2003297820A (ja) 半導体装置用層間膜形成用組成物および半導体装置用層間膜
JP2005097443A (ja) 膜形成用組成物の製造方法、膜形成用組成物および絶縁膜形成用材料
JP2001329216A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP5007481B2 (ja) 重合体及びその製造方法、並びにそれを含有する膜形成用組成物
JP2005203603A (ja) 積層体およびその形成方法ならびに絶縁膜および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee