KR20020029321A - 패드 전극들의 접속 방법 및 접속 구조, 및 그의 접속상태의 검사 방법들 - Google Patents

패드 전극들의 접속 방법 및 접속 구조, 및 그의 접속상태의 검사 방법들 Download PDF

Info

Publication number
KR20020029321A
KR20020029321A KR1020010063034A KR20010063034A KR20020029321A KR 20020029321 A KR20020029321 A KR 20020029321A KR 1020010063034 A KR1020010063034 A KR 1020010063034A KR 20010063034 A KR20010063034 A KR 20010063034A KR 20020029321 A KR20020029321 A KR 20020029321A
Authority
KR
South Korea
Prior art keywords
pad electrodes
side pad
substrate
component
solder
Prior art date
Application number
KR1020010063034A
Other languages
English (en)
Other versions
KR100464218B1 (ko
Inventor
모리모토료이치
히로타지츠호
후나키다츠야
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20020029321A publication Critical patent/KR20020029321A/ko
Application granted granted Critical
Publication of KR100464218B1 publication Critical patent/KR100464218B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating And Analyzing Materials By Characteristic Methods (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

솔더 범프(solder bump)들을 사용하여 부품측 패드 전극들과 기판측 패드 전극들을 접속하는 방법 및 접속 구조, 및 그의 접속 상태를 검사하는 방법은 고밀도 실장에 적합하고, 기판에 표면실장 부품을 실장하여 형성된 제품의 소형화를 가능하게 한다. 기판측 패드 전극들은 부품측 대응 지역(A) 내부에 배열되고, 기판측 패드 전극들의 길이는 대응하는 부품측 패드 전극의 길이보다 크게 설정되며, IC 칩(표면실장 부품)은 각 솔더 범프들이 소정의 기판측 패드 전극에 마주하도록 위치하여, 열에 의해 융해됨으로써, 그로 인해, 각 부품측 패드 전극들과 각 기판측 패드 전극들을 솔더를 통해 접속한다.

Description

패드 전극들의 접속 방법 및 접속 구조, 및 그의 접속 상태의 검사 방법들{Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof}
본 발명은 부품에 형성된 패드 전극들(부품측 패드 전극들)과 기판에 형성된 패드 전극들(기판측 패드 전극들)이 각각 솔더 범프들(bump)에 의해 접속될 때의 접속 방법, 접속 구조 및 접속 상태의 검사 방법들에 관한 것이다.
솔더 범프에 의해서 각 부품에 형성된 부품측 패드 전극들과 기판에 형성된 기판측 패드 전극들 중 하나를 접속하기 위한 접속 구조의 예로서, 일본 특허 공개 공보 제 9-82760호(영문 대응 특허인 미국 특허 제 5,914,536호 참조)에서 공개된 것과 같은 접속 구조가 알려져 있다.
도 7a와 7b에 도시된 것과 같이, 이 접속 구조는 복수개의 단자 전극들(부품측 패드 전극들; 112)이 하부면 상에 형성된 반도체 칩(표면실장 부품; 111)이 배선 기판(113)에 실장되고, 배선 기판(113) 상에 형성된 각 배선 패턴들(pattern; 기판측 패드 전극들; 114)과 부품측 패드 전극들(112) 중 하나가 범프(솔더 범프; 115)에 의해 전기적으로 접속되는 구조이다. 이러한 접속 구조에서, 각 범프들(115)은 솔더(115a), Cu 등을 사용한 금속 코어(core; 115b)로 형성된다. 반도체 칩(111)의 평면도에 대응하는 지역의 바깥 면의 가장자리의 외측에 형성되고 솔더(115a)를 벗어난 부분(바깥 주위 부분)은 배선 패턴들(기판측 패드 전극들; 114)에 형성된 솔더 레지스트(resist; 117)와 접촉하게 된다.
이러한 접속 구조에서, 반도체 칩(111)의 회로 기판(113)에 반도체 칩을 실장하는 데 리플로우 방법이 사용된다. 구체적으로 말해서, 다음 방법을 사용하여 접속이 실행된다.
(1) 먼저, 금속 코어(115b)는 반도체 칩(111)의 각 단자 전극들(112)에 형성되고, 범프(115)는 솔더(115a)에 의해서 금속 코어(115b)를 덮어서 형성된다.
(2) 그리고 나서, 반도체 칩(111)은 배선 기판(113) 상의 배선 패턴들(기판측 패드 전극들)에 위치되어 실장되고, 각 범프들(115)의 솔더(115a)가 융해된 후에, 그 솔더(115a)는 냉각되어 응고된다.
이러한 방식에서, 각 단자 전극들(112)과 배선 패턴들(기판측 패드 전극들; 114) 중 하나는 범프(115)에 의해 접속되고, 따라서, 반도체 칩(111)은 배선 기판(113)에 실장된다. 이에 의해, 융해된 솔더(115a)는 흘러서 양호한 솔더 습윤성을 갖는 배선 패턴들(기판측 전극들; 114)위로 퍼짐으로서, 그 융해된 솔더(115a)는 솔더 레지스트(117)에 의해 정지된다. 그런 까닭에, 솔더 범프(115)의 솔더(115a)의 양과 배선 패턴들(기판측 패드 전극들; 114)의 솔더 레지스터(117)로 덮혀지지 않는 부분의 영역을 근사치로 설정함에 의해, 범프들(115)과 배선 패턴들(기판측 패드 전극들; 114) 사이의 접촉 영역을 일정하게 만들 수 있고, 그럼으로써, 안정한 접속 상태를 확보할 수 있다.
상술한 종래의 접속 구조에서는, 그러나, 기판측 패드 전극들(114)은 반도체 칩(111)의 평면도에 대응하는 지역의 바깥 가장자리의 외부 측으로 연장되도록 형성된다. 이것은 이러한 접속 구조를 반도체 칩들과 같은 표면실장 부품들이 고밀도에서 실장되는 경우에 적용하는 것이 어렵게 한다. 덧붙여서, 이것은 반도체 칩 등을 실장하여 얻게 되는 제품의 소형화가 제한되는 문제를 발생시킨다.
본 발명은 상술한 문제점들을 해결하기 위해서 제조된다. 본 발명의 목적은 솔더 범프들을 이용한 부품측 패드 전극들과 기판측 패드 전극들을 위한 접속 방법과 접속 구조, 및 고밀도 실장에 적합하고 기판에 표면실장 부품을 실장하여 형성된 제품의 소형화를 가능하게 하는 접속 상태의 검사 방법을 제공하는 것이다.
도 1a 및 도 1b는 본 발명의 제 1실시형태에 따른 패드(pad) 전극들의 접속 방법에 의한 공정에서 IC 칩이 기판 상에 위치한 상태를 투시한 투시 평면도(도 1a) 및 도 1a의 선 a-a를 따라 절단한 단면도(도 1b);
도 2a 및 도 2b는 본 발명의 제 1실시형태에 따른 패드 전극들의 접속 방법에 의한 공정에서 IC 칩이 기판 상에 위치하고, 리플로우 솔더링(reflow soldering)되는 상태를 투시한 투시 평면도(도 2a) 및 도 2a의 선 a-a를 따라 절단한 단면도(도 2b);
도 3a 및 도 3b는 본 발명의 제 1실시형태에 따른 패드 전극들의 접속 방법에 의한 공정에서 IC 칩이 기판 상에 위치하고, 리플로우 솔더링되는 상태를 투시한 투시 평면도(도 3a) 및 도 3a에서 X 선 방사 지역(B)의 X 선 투과상(도 3b);
도 4a 및 도 4b는 본 발명의 제 1실시형태에 따른 패드 전극들의 접속 방법에 의한 공정에서 IC 칩이 기판에 위치하고, 리플로우 솔더링되는 상태를 투시한 투시 평면도(도 4a) 및 도 4a의 X 선 방사 지역(B)의 X 선 투과상(도 4b);
도 5a 및 도 5b는 본 발명의 제 2실시형태에 따른 패드 전극들의 접속 방법의 공정에서 IC 칩이 기판 상에 위치한 상태를 투시한 투시 평면도(도 5a) 및 도 5a의 선 a-a를 따라 절단한 단면도(도 5b);
도 6a ~ 도 6c는 본 발명의 제 2실시형태에 따른 패드 전극들의 접속 방법에 의한 공정에서 IC 칩이 기판에 위치하고, 리플로우 솔더링되는 상태를 투시한 투시 평면도(도 6a), 도 6a의 X 선 방사 지역(B1)의 X 선 투과상(도 6b) 및 도 6a의 X 선 방사 지역(B2)의 X 선 투과상(도 6c); 및
도 7a 및 도 7b는 종래의 패드 전극들의 접속 구조를 도시한 평면도(7a) 및 도 7a의 선 a-a를 따라 절단한 단면도(7b); 이다.
<본 발명의 주요부분에 대한 간단한 설명>
1...기판 2...부품측 패드 전극
3...솔더 범프 3a...솔더
4...IC 칩(표면실장 부품) 12...기판측 패드 전극
A...부품 대응 지역 L1...기판측 패드 전극의 길이
L2...부품측 패드 전극의 길이
L3...부품측 패드 전극들에 형성된 각 범프들의 길이
W1...기판측 패드 전극의 폭 W2...부품측 패드 전극의 폭
W3...부품측 패드 전극들에 형성된 각 범프들의 폭
B, B1, B2...X 선 방사 지역
상술한 목적을 달성하기 위해서, 본 발명은 부품측 패드 전극들이 기판에 마주하는 표면에 형성되고, 부품측 패드 전극들에 솔더 범프들이 형성된 표면실장 부품이 기판 위에 실장되고, 기판측 패드 전극들이 그 표면에 형성되어 있을 때, 각 부품측 패드 전극들과 기판측 패드 전극 중 하나를 접속하는 방법을 제공한다. 이러한 방법은 표면실장 부품의 평면도에 대응하는 지역(이하, "부품 대응 지역"이라 한다) 내에 기판측 패드 전극들을 배열하고; 부품 대응 지역의 바깥 가장자리에 실질적으로 수직인 방향에서 각 기판측 패드 전극들의 크기(이하, "기판측 패드 전극의 길이"라 한다)를 표면실장 부품의 바깥 가장자리에 실질적으로 수직인 방향에서 대응 부품측 패드 전극의 크기(이하, "부품측 패드 전극의 길이"라 한다)보다 크게 설정하고; 각 솔더 범프들이 소정의 기판측 패드 전극에 마주하도록 기판에 표면실장 부품을 위치시키고, 열에 의해 솔더 범프들을 융해하여, 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나를 솔더를 통해 접속하는 것을 포함함으로써 의해서 특성 지워진다.
본 발명에 따른 패드 전극들의 접속 방법에서, 기판측 패드 전극들은 부품 대응 지역 내에 배열되고; 각 기판측 패드 전극들의 길이는 대응하는 부품측 패드전극의 길이보다 크도록 설정되고; 표면실장 부품은 각 솔더 범프들이 소정의 기판측 패드 전극에 마주하게 위치하고 솔더 범프를 융해하기 위한 열이 가해진다. 그러므로, 각 기판측 패드 전극들의 위로 흘러서 퍼진 솔더는 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나가 신뢰성 있게 접속되는 것을 허용한다.
또한, 부품 대응 지역의 내에 각 기판측 패드 전극들이 형성되므로, 제품의 소형화가 될 뿐만 아니라, 회로의 단락 발생 위험 없이도 고밀도 실장이 달성될 수 있다. 더욱이, 기판측 패드 전극들과 기판측 사이의 상호 접속은 예를 들면, 비아홀(via hole)들 또는 스루(through)홀들을 통하여 기판 내에 또는 그의 후면에 형성된 배선으로 접속하여 달성될 수 있다. 그에 의해, 기판측 패드 전극들 또는 배선이 부품 대응 영역의 외부에 형성되지 않는 구조가 달성될 수 있다.
게다가, 각 기판측 패드 전극들의 길이는 각 부품측 패드 전극들의 길이보다 크게 설정되므로, 예를 들어 X 선 촬영에 의한 비파괴 검사에서, 융해되고, 패드 전극들을 연결한 후의 솔더(솔더 범프들)의 형상들을 검출함으로써, 용이하고 신뢰성 있게 패드 전극들의 접속 상태의 양호/불량을 구별하는 것이 가능하다. 상세하게, 솔더 범프들이 미처 변하지 않는 형상을 갖는다면, 솔더 범프들은 아직 융해되어 흐르지 않았다고 인식될 것이고, 반면에, 솔더 범프들이 원 형상이 아닌 다른 형상을 가지고 있다면, 솔더 범프들은 융해되어 흘렀다고 인식될 것이다. 결과적으로, 각 기판측 패드 전극들과 부품측 패드 전극들 중 하나는 솔더에 의해 신뢰성 있게 접속된다.
본 발명에서, 기판으로서, 저온 소결 다층 기판, 수지 기판, 알루미나 패키지(alumina package) 등이 사용될 수 있다.
저온 소결 다층 기판이 기판으로서 사용될 때, 니켈(nickel)과 금으로 후막 구리 전극을 도금하여 각각 형성된 전극들은 기판측 패드 전극들로 사용될 수 있다. 수지 기판이 기판으로서 사용될 때, 니켈과 금으로 구리 호일을 도금하여 각각 형성된 전극들이 기판측 패드 전극들로 사용될 수 있다. 또한, 알루미나 패키지가 기판으로서 사용될 때, 니켈과 금으로 텅스텐(tungsten) 전극을 도금하여 각각 형성된 전극들이 기판측 패드 전극들로 사용될 수 있다.
그러나, 종류가 다른 기판들 및/또는 종류가 다른 기판측 패드 전극들이 대신 사용될 수 있다.
상술한 패드 전극들의 접속 방법에서, 각 부품측 패드 전극들의 폭과 각 부품측 패드 전극들 상의 솔더 범프들의 폭은 각 기판측 패드 전극들의 폭보다 크게 설정되는 것이 바람직하다.
각 부품측 패드 전극들의 폭을 각 기판측 패드 전극들의 폭보다 크게 설정하고, 각 부품측 패드 전극들 상의 솔더 범프의 폭을 기판측 패드 전극의 폭보다 크게 설정함에 의해서, 각 기판측 패드 전극들의 세로 방향에서 솔더의 유입량을 증가시키는 것이 가능하게 되고, 그에 의해, 각 부품측 패드 전극들과 기판측 패드 전극들 사이의 중 하나 접속 상태의 양호/불량 구별의 정확성을 개선하는 것이 가능하게 된다.
본 발명에 따른 패드 전극들의 접속 상태를 검사하는 방법은 상술한 접속 방법에 의해 접속된 패드 전극들의 접속 상태를 검사하는 방법이다. 이러한 검사 방법은 각 솔더 범프들이 융해되어, 기판측 패드 전극들 중 하나 위로 흐른 후의 솔더의 형상들이 비파괴 검사에 의해 검출되고, 그에 따라, 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량 구별이 되는 것으로 특징 지워진다.
비파괴 검사에 의해서, 각 솔더 범프들이 융해되어 기판측 패드 전극들 중 하나 위로 흐른 후의 솔더의 형상들을 검출함으로써, 상술한 본 발명에 따른 패드 전극들의 접속 방법에서, 솔더 범프들에 의한 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량 구별을 용이하고 신뢰성 있게 하는 것이 가능하다. 이것은 표면실장 부품들의 신뢰성 있는 실장이 개선되도록 한다.
본 발명에 따른 패드 전극들의 접속 상태의 다른 검사 방법은 상술한 접속 방법의 의해 접속된 패드 전극들의 접속 상태를 검사하는 방법이다. 이러한 검사 방법은 기판의 후면 측에서부터 X 선을 방사하여 X 선 투과상을 얻는 단계; 얻은 X 선 투과상으로부터, 각 솔더 범프들이 기판측 패드 전극들의 하나에 융해하여 흐른 후 솔더의 형상들을 검출하여, 그에 따라, 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량 구별을 하는 단계를 포함한다.
기판의 후면측에서부터 X 선들을 방사함으로써 얻은 X 선 투과상에 의해, 얻은 X 선 투과상으로부터 각 솔더 범프들이 융해되고, 흐른 후의 솔더의 형상들을 검출함으로써, 솔더 범프들에 의한 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량 구별이 용이하고 신뢰성 있게 될 수 있다.이것은 표면실장 부품들의 실장의 신뢰성이 개선되는 것을 가능하게 한다.
본 발명에 따른 패드 전극들 사이의 접속 구조는 기판에 마주하는 표면실장 부품의 표면에 형성된 각 부품측 패드 전극들과 기판의 표면에 형성된 기판측 패드 전극들 중 하나 사이의 접속 구조이다. 패드 전극들 사이의 이러한 접속 구조는 기판측 패드 전극들이 부품 대응 지역 내에 배열되고, 각 기판측 패드 전극들이 대응하는 부품측 패드 전극들의 길이보다 크게 설정되는 것과 각 부품측 패드 전극들이 내부로 흐른 융해된 솔더 범프들에 의해 대응하는 기판측 패드 전극과 접속되는 것으로 특징지워진다.
상술한 패드 전극들 사이의 접속 구조에서, 기판측 패드 전극들이 부품 대응 지역 내에 형성되므로, 비록 표면실장 부품들이 고밀도로 실장되는 경우에도, 표면실장 부품들의 전극들 사이에 회로의 단락이 발생되지 않는다. 또한, 각 기판측 패드 전극들의 길이는 대응하는 부품측 패드 전극의 길이보다 크게 설정되므로, 예를 들면 X 선 촬영에 의한 비파괴 검사에서, 솔더 범프들이 융해되고, 흐른 후의 솔더의 형상들을 검출함으로써 패드 전극들 사이의 접속 상태의 양호/불량 구별을 하는 것이 가능하다.
본 발명에 따른 패드 전극들 사이의 접속 구조에서, 각 부품측 패드 전극들의 폭은 각 기판측 패드 전극들의 폭보다 크게 설정되는 것이 바람직하다.
각 기판측 패드 전극들의 폭보다 각 부품측 패드 전극들의 폭을 크게 설정함으로써, 각 부품측 패드 전극들 위에 솔더 범프를 형성할 때, 기판측 패드 전극의 폭보다 각 부품측 패드 전극들의 솔더 범프의 폭을 크게 하는 것이 가능하게 한다.이것은 각 기판측 패드 전극의 세로 방향에서 솔더의 내부 유입량이 증가되는 것을 가능하게 하고, 이것으로 인해, 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량 구별의 정확성이 개선되는 것을 가능하게 한다. 여기에서, 상술한 패드 전극들 사이의 접속 구조는 상술한 본 발명에 따른 패드 전극들의 접속 방법에 의해 획득될 수 있다.
본 발명의 상기, 그리고 다른 목적, 특징 및 이점은 첨부되는 도면을 참조하여 본 발명의 바람직한 실시형태의 상세한 설명을 통해서 명확해질 것이다.
<본 발명의 바람직한 실시형태들>
[제 1실시형태]
본 제 1실시형태에서는, 도 1 및 도 2에 도시된 것처럼, 부품측 패드 전극들(2)이 기판(1)에 마주한 표면에 형성되고, 솔더 범프들(3)이 부품측 패드 전극들(2)에 형성된 IC 칩(표면실장 부품)은 그 기판측 패드 전극(12)이 그 표면에 형성되어 있는 기판(1)에 실장된 경우를 예로 취하여, 각 기판측 패드 전극들(12)과 부품측 패드 전극(2)을 접속하는 방법을 아래 설명하겠다.
도 1a 및 도 1b는 기판(1)에 위치한 IC 칩(4)을 도시하고, 도 1a는 투시 평면도이고, 도 1b는 도 1a에서 선(a-a)을 따라 절단한 단면도이다. 도 2a 및 도 2b는 리플로우잉(reflowing) 후의 상태를 도시한 것으로, 도 2a는 투시 평면도이고, 도 2b는 도 2a에서 선(a-a)을 따른 절단한 단면도이다.
[기판측 패드 전극들과 부품측 패드 전극들의 구성]
제 1실시형태에서, 도 1 및 도 2에 도시된 것처럼, 기판측 패드 전극들(12)은 기판(1)에서 IC 칩(4)의 평면도에 대응하는 지역(부품 대응 지역; A) 내에 배열되고, 각 기판측 패드 전극들(12)의 크기(길이; L1)는 부품 대응 지역(A)의 바깥 가장자리에 실질적으로 수직인 방향에서, IC 칩(4)의 바깥 가장자리에 실질적으로 수직인 방향에서 대응하는 부품측 패드 전극의 크기(길이; L2)보다 크도록 설정된다.
상세하게, 제 1실시형태에서, 각 기판측 패드 전극들(12)은 0.1mm의 폭(W1)과 0.2mm의 길이(L1)를 갖는, 평면도에서 직각 형상의 전극이고, 반면에, 각 부품측 패드 전극들(2)은 0.1mm의 지름(길이(L2)=폭(W2))을 갖는, 평면도에서 원형 모양의 전극이다. 즉, (L1) > (L2)의 관계가 유지된다. 부품측 패드 전극들(2) 위에 형성된 각 범프들(3)의 폭(W3)과 길이(L3)는 또한 각각 0.1mm 이다.
한편, 제 1실시형태에서, 비록 각 기판측 패드 전극들(12)은 평면도에서 직각 형상을 갖고, 각 부품측 패드 전극들(2)은 평면도에서 원형 형상을 가지고 있을 지라도, 다른 형상들이 기판측 패드 전극과 부품측 패드 전극의 양쪽에 대신하여 사용될 수 있다. 예를 들어, 평면도에서의 부품측 패드 전극의 형상은 원형 대신에 정 다각형일 수도 있고, 평면도에서의 기판측 패드 전극의 형상은 직각 형상 대신에 장원형 또는 타원형일 수 있다.
[IC 칩의 실장(부품측 패드 전극들과 기판측 패드 전극들 사이의 접속)]
다음으로, IC 칩(표면실장 부품; 4)이 기판(1) 위에 실장될 때, 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 중 하나를 접속하는 방법에 대해 설명하겠다.
(1) 먼저, 도 1a와 도 1b에 도시된 것처럼, IC 칩(4)은 각 부품측 패드 전극들(2) 상의 솔더 범프(3)가 대응하는 기판측 패드 전극(12)과 마주하도록 위치하여, 기판(1)에 놓인다.
(2) 다음으로, 기판(1)은 전체가 리플로우 로(reflow furnace)에 놓이고, 솔더 범프들(3)이 소정의 온도로 가열되어 융해된다. 그에 의해, 도 2a 및 도 2b에 도시된 것처럼, 솔더 범프들(3)이 솔더(3a)로 융해되어 흐르고, 기판측 패드 전극들(12)의 표면 위에서 퍼진다.
(3) 그리고 나서, 솔더(3a)를 응고하여, 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 중 하나가, 도 2a와 도 2b에 도시된 것처럼, 솔더(3a)에 의해 전기적으로 기계적으로 접속되고, 따라서, IC 칩(4)이 기판(1) 위에 실장된다.
[부품측 패드 전극들과 기판측 패드 전극들 사이의 접속 상태의 검사 방법]
다음으로, 상술한 방식으로 접속된 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 중 하나 사이의 접속 상태를 검사하는 방법에 대해서 설명하겠다.
(1) 먼저, 기판(1)의 후면측에서부터 X 선들이 방사되고, 그에 의해, 도 3a, 도 3b 및 도 4a, 도 4b 에 도시된 것과 같은 투과상들이 얻는다.
(2) 그리고 나서, 솔더 범프들(3)을 융해하여 흐른 솔더(3a)의 형상들은 얻은 X 선 촬영들로부터 검출되고, 그에 의해서, 솔더 범프들(3; 솔더(3a))에 의한 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 사이의 접속 상태의 양호/불량의 구별(결정)이 된다.
여기서, 도 3a와 도 4a는 각각 투시 평면도이고, 도 3b와 도 4b는 각각 도 3a와 도 4a에 X 선이 방사된 지역(B)의 X 선 각 투과상들이다.
도 3b에 도시된 것처럼, 만약 융해된 솔더(3a)가 흘러서, 기판측 패드 전극(12)의 전 표면들에 퍼진다면, 복수의 부품측 패드 전극들(2)의 전부는 융해된 솔더 범프들(3; 솔더(3a))을 통해서 기판측 패드 전극들(12)에 접속되었다고 판단될 것이다.
반면에, 도 4b에 도시된 것처럼, 만약 솔더 범프들(3)이 용해된 후에, 모든 기판측 패드 전극(12)의 전 표면들 위에 퍼지지 않은 기판측 패드 전극들(12; 12a)이 모든 기판측 패드 전극들 중에서 검출된다면, 이러한 기판측 패드 전극들(12; 12a)과 부품측 패드 전극들(2) 사이의 접속 상태는 불량한 것으로 판단될 것이다.
더욱 상세하게, 리플로우 후에, 만약 융해된 솔더(3a)가 모든 기판측 패드 전극들(12)의 전 표면들에 퍼지지 않았으면, X 선 투과상의 X 선 비투과부는 실질적으로 원형을 띌 것이고, 반면에, 만약 용해된 솔더(3a)가 기판측 패드 전극들(12)의 전 표면들에 퍼졌다면, X 선 투과상의 X 선 비투과부는 실질적으로 기판측 패드 전극(12)의 것과 같은 형상이 될 것이다. 지역(B)을 고찰해 보자. 용해된 솔더(3a)가 전 표면들에 퍼지지 않은 기판측 패드 전극(12; 12a)을 고려하면, X 선 비투과부가 관찰되지 않고, 지역(B)은 전체적으로 X 선 투과부로서 인식되고, 반면에, 용해된 솔더(3a)가 전 표면들에 퍼지는 기판측 패드 전극(12)을 고려하면, 지역(B)은 전체적으로 X 선 비투과부로서 인식된다. 이것은 접속 상태의 양호/불량 구별을 용이하게 하는 것이 가능하게 한다.
반면에, 제 1실시형태에서, 각 기판측 패드 전극들은 평면도에서 단순한 직각 형상을 갖기 때문에, 기판측 패드 전극들은 인쇄 공정 등을 사용하여 용이하게 형성될 수 있어서, 그 비용을 줄일 수 있다.
[제 2실시형태]
[기판측 패드 전극들과 부품측 패드 전극들의 구성]
도 5a와 도 5b는 본 발명의 다른 실시형태(제 2실시형태)에 따른 패드 전극들의 접속 방법에 의한 공정에서 기판에 IC 칩(4)이 위치한 상태를 도시한 도이고, 도 5a는 투과 평면도이고, 도 5b는 도 5a에서의 선(a-a)을 따른 단면도이다. 도 6a ~ 6c는 리플로우 후의 상태를 도시한 도이고, 도 6a는 투시 평면도이고, 도 6b는 X 선 방사 지역(B1)의 X 선 투과상이고, 도 6c는 X 선 방사 지역(B2)의 X 선 투과상이다.
도 5a와 도 5b에 도시된 것처럼, 제 2실시형태에서, 각각 평면도에서 직각 형상이고, 0.05mm의 폭(W1)과 0.2mm의 길이(L1)를 가지고 있는 기판측 패드 전극들(12)은 IC 칩(4)의 평면도에 대응하는 지역(부품 대응 지역; A)의 내에서 연장하도록 배열된다. 여기에서, 부품 대응 지역(A)의 바깥 가장자리에 실질적으로 수직인 방향에서의 각 기판측 패드 전극들(12)의 크기(길이; L1)는 IC 칩(4)의 바깥 가장자리에 실질적으로 수직인 방향에서의 대응 부품측 패드 전극(2)의 크기(L2)보다 크게 설정된다. 즉, 평면도에서 원형 형상의 부품측 패드 전극(2)의 지름(길이)은 0.1mm의 지름을 갖는다.
제 2실시형태에서, 각 부품측 패드 전극들(2)의 폭(W2)과 길이(L2)는 각각0.1mm로 설정되고, 각 솔더 범프들(3)의 폭(W3)과 길이(L3)는 각 부품측 패드 전극들(2)의 각각의 폭(W2)과 길이(L2)에서와 같도록 0.1mm로 각각 설정된다. 반면에, 각 기판측 패드 전극들(12)의 폭(W1)은 0.05mm로 설정된다. 즉, 각 부품측 패드 전극들(2)의 폭(W2)과 각 솔더 범프들(3)의 폭(W3 = W2)은 각 기판측 패드 전극들(12)의 폭(W1)보다 크게 설정된다.
다른 구성들은 상술한 제 1실시형태의 구성들과 같고, 그러므로, 반복을 피하기 위해 여기서는 설명을 생략한다. 도 5 및 도 6에서, 도 1 ~ 도 4에서 제 1실시형태에서 설명하는데 사용된 같은 참조 번호들이 주어진 부분들은 같거나 등가 부분을 나타낸다.
제 2실시형태에서, 비록 각 기판측 패드 전극들(12)은 평면도에서 직각 형상을 갖고, 각 부품측 패드 전극들(2)은 평면도에서 원형을 갖고 있더라도, 다른 형상들이 기판측 패드 전극과 부품측 패드 전극 양측에 대신하여 사용될 수 있다. 예를 들어, 평면도에서의 부품측 패드 전극의 형상은 원형 형상 대신에 정 다각형일 수 있고, 평면도에서의 기판측 패드 전극은 직각 형상 대신에 장원형 또는 타원형일 수 있다.
[IC 칩의 실장(부품측 패드 전극들과 기판측 패드 전극들 사이의 접속)]
다음으로, IC 칩(표면실장 부품)이 기판(1)에 실장될 때, 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12)중 하나의 접속하는 방법을 설명하겠다.
(1) 먼저, 도 5a 및 도 5b에 도시된 것처럼, IC 칩(4)은 각 부품측 패드 전극들(2) 상의 솔더 범프들(3)이 대응하는 기판측 패드 전극(12)에 마주하도록 위치되어, 기판(1)에 놓인다.
(2) 그리고 나서, 기판(1)은 전체가 리플로우 로에 놓이고, 소정의 온도에서 열에 의해 솔더 범프들이 융해된다, 그에 의해, 도 6a에 도시된 것처럼, 솔더 범프들(3)은 솔더(3a)로 융해되어, 기판측 패드 전극(12)의 표면 위로 흘러서 퍼진다.
(3) 그런 후에, 솔더(3a)를 응고함으로써, 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 중 하나는 도 6a에 도시된 것처럼 솔더(3a)에 의해 전기적으로, 기계적으로 접속되고, IC 칩(4)은 기판(1)위에 실장된다.
[부품측 패드 전극들과 기판측 패드 전극들 사이의 접속 상태의 검사 방법]
다음으로, 상술한 방식으로 접속된 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 중 하나 사이의 접속 상태의 검사 방법을 도 6a ~ 도 6c를 참조하여 설명하겠다. 상술한 것처럼, 도 6a는 투시 평면도이고, 도 6b는 X 선 방사 지역(B1)의 X 선 투과상이고, 도 6c는 X 선 방사 지역(B2)의 X 선 투과상이다.
(1) 먼저, X 선들은 기판(1)의 후면측에서부터 방사되고, 도 6b와 도 6c에 도시된 것과 같은 투과상이 얻어진다.
(2) 그리고 나서, 솔더 범프들(3)을 융해하여 흐른 솔더(3a)의 형상들이 얻은 X 선 투과상들(도 6b와 도 6c)로부터 검출되고, 그에 의해, 솔더 범프들(3; 솔더(3a))에 의한 각 부품측 패드 전극들(2)과 기판측 패드 전극들(12) 중 하나 사이의 접속 상태의 양호/불량 구별(결정)이 된다.
제 2실시형태에서, 각 부품측 패드 전극들(2)의 폭(W2)과 각 솔더 범프들(3)의 폭(W3 = W2)은 각 기판측 패드 전극들(12)의 폭(W1)보다 크게 설정되기 때문에,솔더 범프들(3)이 융해되지 않았거나 솔더(3a)로 융해된 솔더 범프들(3)이 흐를 때의 조건들 사이에서 패드 전극들의 형상들의 차이는 커질 수 있다. 덧붙여서, 솔더(3a)로 융해된 솔더 범프(3)가 각 기판측 패드 전극들(12)의 표면상으로 유입하는 부분의 길이(X 선 비투과부의 길이)는 연장될 수 있다. 상세하게, 제 2실시형태에서, 각 기판측 패드 전극들(12)의 폭(W1)은 각 솔더 범프들(3)의 크기(폭; W2)보다 작기 때문에, 솔더(3a)가 내부로 유입하는 길이는 제 1실시형태의 경우에서보다 커질 수 있다. 이것은 접속 상태의 양호/불량 구별을 더욱 신뢰성 있게 하는 것을 가능하게 한다.
더욱이, 도 6b의 지역(B1)에서부터 지역(B1)보다 더 좁은 도 6c의 지역(B2)까지의 X 선 투과상이 얻어진 지역이 아래로 좁아짐에 의해, 융해된 솔더(3a)가 전 표면에 퍼지지 않은 기판측 패드 전극들(12; 12a)은 단지 미세한 X 선 비투과 지역으로 인식되므로, 실질적으로 전체로서 X 선 투과 지역으로 인식된다. 결과적으로, 융해된 솔더(3a)가 전 표면에 퍼진 기판측 패드 전극들(12)을 구별하는 것이 가능하게 되고, 그에 의해, 접속 상태의 양호/불량 구별을 용이하게 하는 것이 가능하다.
상술한 제 2실시형태에 따른 구성을 갖는 것은 이러한 구성이 회로의 단락의 발생을 방지하는 것이 가능하므로, 부품측 패드 전극들의 배열 피치(pitch)가 작은 표면실장 부품들이 실장되는 경우에 특히 유용하다.
상술한 제 1실시형태와 제 2실시형태에서, 표면실장 부품이 IC 칩인 경우를 예로 취하여 설명하였다. 그러나, 본 발명은 각 부품측 패드 전극들이 IC 칩이 아닌 다른 표면실장 부품을 실장하기 위하여 기판측 패드 전극들 중 하나로 접속되는 경우에 광범위하게 적용될 수 있다.
또한 다른 관점에서, 본 발명은 상기 제 1 및 제 2실시형태들로만 제한되지 않는다. 기판의 구조와 재료, 부품측 패드 전극과 기판측 패드 전극의 특정 형상, 크기 및 재료, 및 범프의 구조와 재료에 따라, 다양한 응용과 변형이 본 발명의 사상과 범위 내에서 될 수 있다.
앞서 명확해지는 것처럼, 본 발명에 따른 패드 전극들의 접속 방법에서, 기판측 패드 전극들은 부품 대응 지역 내에 배열되고; 각 기판측 패드 전극들의 길이는 대응하는 부품측 패드 전극의 길이보다 크게 설정되고; 표면실장 부품은 각 솔더 범프들이 각 기판측 패드 전극들과 마주하여 열에 의해 솔더 범프들이 융해되도록 가판에 놓인다. 그러므로, 흘러서 각 기판측 패드 전극들 상에 퍼진 솔더는 각 부품측 패드 전극들과 기판측 패드 전극들 중 하나가 신뢰성 있게 접속되는 것을 가능하게 한다.
또한, 기판측 패드 전극들이 부품 대응 지역 내에 형성되고, 비록 고밀도에서 표면실장 부품들을 실장하려 하더라도, 고밀도 실장은 회로 단락의 발생 없이 달성될 수 있고, 그러므로, 제품의 소형화가 가능하다.
더욱이, 각 기판측 패드 전극들의 길이는 각 부품측 패드 전극들의 길이보다 크게 설정되므로, 예를 들어 X 선 촬영에 의한 비파괴 검사에서, 융해되어 패드 전극들에 접속된 후의 솔더(솔더 범프들)의 형상을 검출함으로써 패드 전극들의 접속상태의 양호/불량 구별을 가능하게 한다.
더욱이, 본 발명에 따른 패드 전극들의 접속 방법은, 각 부품측 패드 전극들의 폭을 각 기판측 패드 전극들의 폭보다 크게 설정하고, 부품측 패드 전극들 상의 각 솔더 범프의 폭을 각 기판측 패드 전극보다 크게 설정함에 의해서, 기판측 패드 전극의 세로 방향에서 유입하는 솔더의 양은 증가될 수 있고, 그로 인해, 각 부품측 패드 전극들과 각 기판측 패드 전극들 사이의 접속 상태의 양호/불량 구별의 정확성이 개선된다.
본 발명에 따른 패드 전극들의 접속 상태의 검사 방법에서, 패드 전극들의 접속 후에, 솔더 범프들이 융해되어 기판측 패드 전극들 위로 흐른 후의 솔더의 형상이 비파괴 검사 방법에 의해 검출되므로, 표면실장 부품을 파손하는 위험성 없이도 솔더 범프들에 의해 각 부품측 패드 전극들과 각 기판측 패드 전극들 사이의 접속 상태의 양호/불량 구별을 용이하고 신뢰성 있게 하는 것이 가능하다.
본 발명에 따른 패드 전극들의 접속 상태의 다른 검사 방법에서, X 선 투과상을 얻기 위해 기판의 후면측에서부터 X 선들이 방사되고, 솔더 범프들이 용해되고 흐른 후의 솔더의 형상들이 얻어진 X 선 투과상에 의해 검출되므로, 솔더 범프들에 의한 각 부품측 패드 전극들과 각 기판측 패드 전극들 사이의 접속 상태의 양호/불량 구별은 용이하고 신뢰성 있게 되고, 그러므로, 표면실장 부품들의 실장의 신뢰성이 개선되는 것이 가능하다.
본 발명에 따른 패드 전극들 사이의 접속 구조에서, 기판측 패드 전극들은 부품 대응 지역 내에 형성되므로, 심지어 표면실장 부품들이 고밀도로 실장되는 경우에도 표면실장 부품들 사이의 회로 단락이 발생하지 않는다. 또한, 각 기판측 패드 전극들의 길이는 각 대응 부품측 패드 전극의 길이보다 크게 설정되므로, 예를 들어 X 선 촬영에 의한 비파괴 검사에서, 솔더 범프들이 융해되고 흐른 후의 솔더의 형상들을 검출함에 의하여 각 부품측 패드 전극들과 각 기판측 패드 전극들 사이의 접속 상태의 양호/불량 구별하는 것이 가능하다.
본 발명에 따른 패드 전극들 사이의 접속 구조에 따라, 각 부품측 패드 전극들의 폭을 각 기판측 패드 전극들의 폭보다 크게 설정함에 의하여, 각 부품측 패드 전극들 상에 솔더 범프를 형성할 때, 각 부품측 패드 전극들의 솔더 범프의 폭을 기판측 패드 전극의 폭보다 크게 하는 것이 가능하다. 그에 의해, 각 기판측 패드 전극의 세로 방향에서의 유입하는 솔더의 양은 증가될 수 있고, 각 부품측 패드 전극들과 각 기판측 패드 전극들 사이의 접속 상태의 양호/불량 구별의 개선된 정확하게 한다.
본 발명은 현재 바람직한 실시형태들이 되도록 고려된 것을 참조하여 설명하여 왔으나, 더 넓은 양상 내에서 본 발명으로부터 유리됨 없이 다양한 변형들과 수정들이 될 수 있고, 그로 인해, 부기된 청구항들은 본 발명의 진정한 사상과 범위 내에 대응하는 모든 변형들과 수정들을 포괄하게 된다. 각 전술한 내용들은 여기에 언급함으로서 전체적으로 포함된다.

Claims (8)

  1. 표면 실장 부품이 기판 위에 실장될 때 부품측 패드(pad) 전극들 및 기판측 패드 전극들을 접속하는 방법에 있어서, 상기 부품측 패드 전극들은 상기 기판에 마주보는 부품의 표면에 형성되고, 솔더 범프들은 상기 부품측 패드 전극들 위에 형성되고, 그리고, 상기 기판측 패드 전극들이 상기 기판의 표면에 형성되어 있으며, 상기 접속 방법은
    상기 표면실장 부품의 평면도에 대응하는 부품 대응 지역 내에 상기 기판측 패드 전극들을 배열하는 단계;
    상기 부품 대응 지역의 바깥 가장자리에 실질적으로 수직인 방향에서 각각의 상기 기판측 패드 전극들의 길이를 상기 표면실장 부품의 바깥 가장자리에 실질적으로 수직인 방향에서 상기 대응 부품측 패드 전극의 크기보다 크게 설정하는 단계;
    각각의 상기 솔더 범프들이 소정의 기판측 패드 전극에 마주보도록 상기 기판 위에 상기 표면실장 부품을 위치시키는 단계; 및
    각각의 상기 부품측 패드 전극들이 솔더를 통하여 상기 기판측 패드 전극들 중 하나에 접속하도록 열에 의해 상기 솔더 범프들을 융해하는 단계;를 포함하는 것을 특징으로 하는 패드 전극들의 접속 방법.
  2. 제 1항에 있어서, 각 상기 부품측 패드 전극들의 폭과 각 상기 부품측 패드전극들 위의 솔더 범프들의 폭은 각 상기 기판측 패드 전극들의 폭보다 큰 것을 특징으로 하는 패드 전극들의 접속 방법.
  3. 제 1항에 따른 접속 방법에 의해 상기 패드 전극들을 접속하는 단계;
    비파괴 검사에 의해 각각의 상기 솔더 범프들이 융해되어 상기 기판측 패드 전극들 중 하나 위로 흐른 후의 상기 솔더의 형상들을 검출하는 단계; 및
    각각의 상기 부품측 패드 전극들과 상기 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량을 구별하는 단계;를 포함하는 것을 특징으로 하는 패드 전극들의 접속 상태의 검사 방법.
  4. 제 2항에 따른 접속 방법에 의해 상기 패드 전극들을 접속하는 단계;
    비파괴 검사에 의해서 각각의 상기 솔더 범프들이 융해되어 상기 기판측 패드 전극들 중 하나 위로 흐른 후의 상기 솔더의 형상들을 검출하는 단계; 및
    각각의 상기 부품측 패드 전극들과 상기 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량을 구별하는 단계;를 포함하는 것을 특징으로 하는 패드 전극들의 접속 상태의 검사 방법.
  5. 제 1항에 따른 접속 방법에 의해 상기 패드 전극들을 접속하는 단계;
    상기 기판의 후면측에서부터 X 선들을 방사하여 X 선 투과상을 얻는 단계;
    상기 얻어진 X 선 투과상으로부터, 각각의 상기 솔더 범프들이 융해되어 상기 기판측 패드 전극들 중 하나 위로 흐른 후의 상기 솔더의 형상들을 검출하는 단계; 및
    각각의 상기 부품측 패드 전극들과 상기 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량을 구별하는 단계;를 포함하는 것을 특징으로 하는 패드 전극들의 접속 상태의 검사 방법.
  6. 제 2항에 따른 접속 방법에 의해 패드 전극들을 접속하는 단계;
    상기 기판의 후면측에서부터 X 선들을 방사하여 X 선 투과상을 얻는 단계;
    상기 얻어진 X 선 투과상으로부터, 각각의 상기 솔더 범프들이 융해되어 상기 기판측 패드 전극들 중 하나 위로 흐른 후의 상기 솔더의 형상들을 검출하는 단계; 및
    각각의 상기 부품측 패드 전극들과 상기 기판측 패드 전극들 중 하나 사이의 접속 상태의 양호/불량을 구별하는 단계;를 포함하는 것을 특징으로 하는 패드 전극들의 접속 상태의 검사 방법.
  7. 표면 및 상기 표면 위에 형성된 기판측 패드 전극들을 갖는 기판; 및
    표면 및 상기 표면 위에 형성된 부품측 패드 전극들을 가지며, 각각의 상기 부품측 패드 전극들이 상기 기판측 패드 전극들 중 하나에 마주보도록 상기 표면이 상기 기판에 마주보는 표면실장 부품;을 포함하고,
    상기 기판측 패드 전극들은 부품 대응 지역 내에 배열되고, 각각의 상기 기판측 패드 전극들의 길이는 상기 대응하는 부품측 패드 전극보다 크고, 각각의 부품측 패드 전극들은 솔더 범프의 융해에 의해 상기 부품측 패드 전극들과 상기 기판측 패드 전극들 사이에서 흐른 솔더에 의해 상기 대응하는 기판측 패드 전극에 접속된 것을 특징으로 하는 패드 전극들의 접속 구조.
  8. 제 7항에 있어서, 각각의 상기 부품측 패드 전극들의 폭은 각각의 상기 기판측 패드 전극들의 폭보다 크게 설정되는 것을 특징으로 하는 패드 전극들의 접속 구조.
KR1020010063034A 2000-10-12 2001-10-12 패드 전극들의 접속 구조 KR100464218B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00312192 2000-10-12
JP2000312192A JP3613167B2 (ja) 2000-10-12 2000-10-12 パッド電極の接続状態の検査方法

Publications (2)

Publication Number Publication Date
KR20020029321A true KR20020029321A (ko) 2002-04-18
KR100464218B1 KR100464218B1 (ko) 2005-01-03

Family

ID=18791834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063034A KR100464218B1 (ko) 2000-10-12 2001-10-12 패드 전극들의 접속 구조

Country Status (5)

Country Link
US (1) US6768062B2 (ko)
JP (1) JP3613167B2 (ko)
KR (1) KR100464218B1 (ko)
DE (1) DE10150507A1 (ko)
GB (1) GB2372634B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
US7259043B2 (en) * 2002-05-14 2007-08-21 Texas Instruments Incorporated Circular test pads on scribe street area
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
JP2007234782A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 複合回路基板
US9129955B2 (en) * 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
JP5143211B2 (ja) * 2009-12-28 2013-02-13 パナソニック株式会社 半導体モジュール
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP2013004737A (ja) * 2011-06-16 2013-01-07 Shinko Electric Ind Co Ltd 半導体パッケージ
TWI453881B (zh) * 2012-01-04 2014-09-21 矽品精密工業股份有限公司 封裝結構及其製法
JP5630482B2 (ja) 2012-08-28 2014-11-26 株式会社村田製作所 回路モジュール
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232536A (ja) 1985-08-06 1987-02-12 Fujitsu Ltd 符号付２進除算の結果補正と異常検出方式
JPH0458573A (ja) * 1990-06-27 1992-02-25 Tanaka Denshi Kogyo Kk 超電導接続方法
JPH0528037A (ja) 1991-07-23 1993-02-05 Nec Corp バツフア管理方式
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
JP3146726B2 (ja) 1993-03-11 2001-03-19 松下電器産業株式会社 バンプ付電子部品の実装方法
JP2867313B2 (ja) * 1993-12-10 1999-03-08 日本特殊陶業株式会社 セラミック基板
US5569880A (en) * 1994-12-02 1996-10-29 Avx Corporation Surface mountable electronic component and method of making same
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JPH0982760A (ja) 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JPH09181120A (ja) * 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09219583A (ja) * 1996-02-09 1997-08-19 Hitachi Ltd はんだバンプの接続方法
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2803664B2 (ja) * 1996-02-27 1998-09-24 日本電気株式会社 基板接続構造
JPH1070153A (ja) * 1996-08-26 1998-03-10 Hitachi Ltd 電子部品の接続方法
JPH1074802A (ja) 1996-08-30 1998-03-17 Shimu:Kk ボールグリッドアレイパッケージの接続構造及びその接続検査方法
JP3446508B2 (ja) 1996-12-03 2003-09-16 松下電器産業株式会社 バンプ付きワークの実装方法および実装基板
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
JP3435034B2 (ja) * 1997-09-26 2003-08-11 京セラ株式会社 回路基板
JP3416040B2 (ja) * 1997-11-11 2003-06-16 富士通株式会社 半導体装置
JPH11233936A (ja) 1998-02-18 1999-08-27 Hitachi Shonan Denshi Co Ltd はんだ接合検査方法、及びその方法を使用する表面実装配線板
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6426545B1 (en) * 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric

Also Published As

Publication number Publication date
US20020043396A1 (en) 2002-04-18
DE10150507A1 (de) 2002-07-11
GB0123370D0 (en) 2001-11-21
KR100464218B1 (ko) 2005-01-03
JP3613167B2 (ja) 2005-01-26
GB2372634B (en) 2003-03-19
GB2372634A (en) 2002-08-28
JP2002124539A (ja) 2002-04-26
US6768062B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
KR100464218B1 (ko) 패드 전극들의 접속 구조
US5926731A (en) Method for controlling solder bump shape and stand-off height
KR101488996B1 (ko) 배선 회로 기판과 전자 부품의 접속 구조
KR20000022103A (ko) Ni-b 도금층을 가진 c4 기판 접점 패드
CN106973500B (zh) 电子电路装置
JP7350960B2 (ja) プリント回路板及び電子機器
JPH11163044A (ja) プリント配線板および電子部品実装方法
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
JP3410199B2 (ja) 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
US6531664B1 (en) Surface mount devices with solder
JP3635882B2 (ja) 電子部品実装基板
JP3274648B2 (ja) 高融点ボールコネクタ及び高融点ボールコネクタ用コンタクト
JPH10144850A (ja) 接続ピンと基板実装方法
KR100499336B1 (ko) 플립칩 패키지소자와 제조방법
JP2003007763A (ja) 配線基板の製造方法
JPS61214548A (ja) テ−プキヤリア
JPH11195867A (ja) 印刷回路配線基板
JPH06334322A (ja) リフローはんだ付け方法およびメタルマスク
JPH09213744A (ja) 半導体装置及びその製造方法
JP2003347713A (ja) 電子回路用基板
JP3284758B2 (ja) Ｉｃパッケージ
JP2003318308A (ja) 可撓性回路基板のフリップチップｉｃ接続用回路パターン
JPH0846088A (ja) Ｂｇａパッケージ，及びｂｇａパッケージを実装するのに適したプリント回路基板
JPH0974260A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee