JPH0458573A - 超電導接続方法 - Google Patents
超電導接続方法Info
- Publication number
- JPH0458573A JPH0458573A JP2170931A JP17093190A JPH0458573A JP H0458573 A JPH0458573 A JP H0458573A JP 2170931 A JP2170931 A JP 2170931A JP 17093190 A JP17093190 A JP 17093190A JP H0458573 A JPH0458573 A JP H0458573A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- superconducting element
- solder bump
- temperature
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002887 superconductor Substances 0.000 title 1
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 13
- 230000003685 thermal hair damage Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000007704 transition Effects 0.000 abstract description 5
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007712 rapid solidification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はフリップチップボンディング、詳しくは超電導
素子の電極と外部リードとを半田バンプで接続せしめる
超電導接続方法に関する。
素子の電極と外部リードとを半田バンプで接続せしめる
超電導接続方法に関する。
〈従来の技術〉
従来、この種の超電導接続方法として例えば超電導素子
の表面にＮｂの電極パッドを、基板の表面にＮｂの外部
リードを夫々形成し、これら両者間に十分融点の低いＩ
ｎ−Ｂ１−３ｎ合金の半田バンプ（融点６０℃）を蒸着
することにより、超電導素子に熱損傷を与えないように
したものがある。
の表面にＮｂの電極パッドを、基板の表面にＮｂの外部
リードを夫々形成し、これら両者間に十分融点の低いＩ
ｎ−Ｂ１−３ｎ合金の半田バンプ（融点６０℃）を蒸着
することにより、超電導素子に熱損傷を与えないように
したものがある。
〈発明が解決しようとする課題〉
しかし乍ら、このような従来の超電導接続方法ではＩｎ
−Ｂ１−５ｎ合金の超電導転移温度、即ち臨界温度が超
電導素子の動作温度（液体Ｈε温度４．２Ｋ）より低い
ため、この動作温度で超電導接合させることは不可能で
あるという問題がある。
−Ｂ１−５ｎ合金の超電導転移温度、即ち臨界温度が超
電導素子の動作温度（液体Ｈε温度４．２Ｋ）より低い
ため、この動作温度で超電導接合させることは不可能で
あるという問題がある。
本発明は斯る従来事情に鑑み、超電導素子に熱損傷を与
えずに４．２にの通常動作温度で超電導転移させること
を目的とする。
えずに４．２にの通常動作温度で超電導転移させること
を目的とする。
〈課題を解決するための手段〉
上記課題を解決するために本発明が講する技術的手段は
、半田バンプの主要元素をＰｂとし、該半田バンプを超
音波併用の熱圧着して接合させたことを特徴とする方法
である。
、半田バンプの主要元素をＰｂとし、該半田バンプを超
音波併用の熱圧着して接合させたことを特徴とする方法
である。
〈作用〉
本発明は上記技術的手段によれば、臨界温度が４．２に
以上のＰｂを主要元素とする半田バンプを１、超電導素
子の電極に超音波併用の熱圧着して接合することにより
、接合時に超電導素子がその熱損傷温度まで温度上昇し
ない方法である。
以上のＰｂを主要元素とする半田バンプを１、超電導素
子の電極に超音波併用の熱圧着して接合することにより
、接合時に超電導素子がその熱損傷温度まで温度上昇し
ない方法である。
〈実施例〉
以下、本発明の一実施例を図面に基づいて説明する。
この実施例は図面に示す如く超電導素子１の表面にＮｂ
からなる電極１ａを、基板２の表面にＮｂからなる外部
リード２ａを夫々形成し、これら電極１ａ及び外部リー
ド２ａ上に半田バンプ３と反応し易い元素からなるパッ
ドｌｂ、 ２ｂを夫々形成して、これら両パッドＩｌｌ
、 ２ｂ間に半田バンプ３を配置した状態で、基板２側
から加熱を与えると共に、超電導素子１側から加圧と超
音波振動を与えることにより超電導素子１が外部リード
２ａと接合されるものである。
からなる電極１ａを、基板２の表面にＮｂからなる外部
リード２ａを夫々形成し、これら電極１ａ及び外部リー
ド２ａ上に半田バンプ３と反応し易い元素からなるパッ
ドｌｂ、 ２ｂを夫々形成して、これら両パッドＩｌｌ
、 ２ｂ間に半田バンプ３を配置した状態で、基板２側
から加熱を与えると共に、超電導素子１側から加圧と超
音波振動を与えることにより超電導素子１が外部リード
２ａと接合されるものである。
半田バンプ３はＰｂを主要元素とし、それに添加元素を
配合せしめた半田材料であり、好ましくは本出願人が先
に提案した（特開昭６３−３０１５３５号及び特願平１
−３４０１３２号）合金ワイヤを使用してボールボンデ
ィング法により形成する。
配合せしめた半田材料であり、好ましくは本出願人が先
に提案した（特開昭６３−３０１５３５号及び特願平１
−３４０１３２号）合金ワイヤを使用してボールボンデ
ィング法により形成する。
即ち、半田材料はＰｂを主要元素とし、それにＢｅ。
Ｓｎ、 人ｇ、 Ｃｕ、 Ｎｉ、 Ｓｂ、 Ａｕ、
Ｐｄ、 Ｐｔ、 Ｉｎ等の添加元素を配合せしめて
急冷凝固法により形成された細線からなる合金ワイヤで
あり、この合金ワイヤをキャピラリに挿通して突出した
先端を電気トーチで加熱することによりボール状とし、
その後キャピラリにより合金ワイヤを引上げてボールを
ワイヤ根本部から切断して超電導素子１の電極１ａ側の
パッド１ｂ上に接着するか又は外部リード２ａ側のパッ
ド２ｂ上に接着することにより半田バンプ３が形成され
る。
Ｐｄ、 Ｐｔ、 Ｉｎ等の添加元素を配合せしめて
急冷凝固法により形成された細線からなる合金ワイヤで
あり、この合金ワイヤをキャピラリに挿通して突出した
先端を電気トーチで加熱することによりボール状とし、
その後キャピラリにより合金ワイヤを引上げてボールを
ワイヤ根本部から切断して超電導素子１の電極１ａ側の
パッド１ｂ上に接着するか又は外部リード２ａ側のパッ
ド２ｂ上に接着することにより半田バンプ３が形成され
る。
本実施例の場合、半田バンプ３はその材料としてＳＩ］
を２ｖｔ％、Ｃｕを０、ｌｖｔ％、ｓｂを０．５ｖｔ％
、残りがＰｂからなる合金ワイヤを使用するか又は、Ｓ
ｎを２ｖｊ％、Ａｕを０．０２ｖｔ％、ｓｂをＧ、 ５
ｖ＋％、Ｃｕを０．１ｖｔ％、残りがＰｂからなる合金
ワイヤを使用するか又は、Ｉｎを５ｖｔ％、Ａｕを５ｖ
ｔ％、残りが［’ｂからなる合金ワイヤを使用するか又
は、Ｉｎを１２ｔｆ％、＾Ｕを４ｗ＋％、残りがＰｂか
らなる合金ワイヤを使用した。
を２ｖｔ％、Ｃｕを０、ｌｖｔ％、ｓｂを０．５ｖｔ％
、残りがＰｂからなる合金ワイヤを使用するか又は、Ｓ
ｎを２ｖｊ％、Ａｕを０．０２ｖｔ％、ｓｂをＧ、 ５
ｖ＋％、Ｃｕを０．１ｖｔ％、残りがＰｂからなる合金
ワイヤを使用するか又は、Ｉｎを５ｖｔ％、Ａｕを５ｖ
ｔ％、残りが［’ｂからなる合金ワイヤを使用するか又
は、Ｉｎを１２ｔｆ％、＾Ｕを４ｗ＋％、残りがＰｂか
らなる合金ワイヤを使用した。
また、パッドｌｂ、 ２ｂは本出願人が先に提案した（
特願平１−１５００Ｈ号） Ａｕの極薄膜か又はＰｂ−
Ｉｎ。
特願平１−１５００Ｈ号） Ａｕの極薄膜か又はＰｂ−
Ｉｎ。
［’ｂ−Ｉｎ−＾ｕ、 Ｐｂ−Ｂ１． Ｐｂ−９ｂ等の
Ｐｂを主要元素とした合金膜を蒸着法やメツキ法により
超電導素子１の電極１ａ及び外部リード２ａ上に夫々被
覆させる。
Ｐｂを主要元素とした合金膜を蒸着法やメツキ法により
超電導素子１の電極１ａ及び外部リード２ａ上に夫々被
覆させる。
そして上記超電導素子１をフェースダウンの状態で基板
２と位置合せした後に、基板２側から９０℃に加熱する
と共に超電導素子１側から加圧しながら超音波振動を与
えて接続せしめる。
２と位置合せした後に、基板２側から９０℃に加熱する
と共に超電導素子１側から加圧しながら超音波振動を与
えて接続せしめる。
上述した各半田バンプ３毎に超電導素子１の熱損傷の有
無、超電導接合性の可不可及び超電導素子１と基板２と
の接合強度を夫々テストした結果は下表の通りであった
。
無、超電導接合性の可不可及び超電導素子１と基板２と
の接合強度を夫々テストした結果は下表の通りであった
。
尚、最下段は従来の半田バンプにより接合した比較例で
ある。
ある。
上記テスト結果によれば、本発明方法によるものは比較
例（従来法）のものに比べ超電導素子１に熱損傷を与え
ないものでありながら、４．２にの超電導素子１の動作
温度で超電導転移されることが理解される。
例（従来法）のものに比べ超電導素子１に熱損傷を与え
ないものでありながら、４．２にの超電導素子１の動作
温度で超電導転移されることが理解される。
〈発明の効果〉
本発明は上記の構成であるから、以下の利点を有する。
臨界温度が４．２に以上のＰｂを主要元素とする半田バ
ンプを、超電導素子の電極に超音波併用の熱圧着して接
合することにより、接合時に超電導素子がその熱損傷温
度まで温度上昇しないので、超電導素子に熱損傷を与え
ずに４．２にの通常動作温度で超電導転移させることが
できる。
ンプを、超電導素子の電極に超音波併用の熱圧着して接
合することにより、接合時に超電導素子がその熱損傷温
度まで温度上昇しないので、超電導素子に熱損傷を与え
ずに４．２にの通常動作温度で超電導転移させることが
できる。
従って、４．２にの通常動作温度で超電導接合しない従
来のものに比べ、信頼性の高い超電導装置を提供し得る
。
来のものに比べ、信頼性の高い超電導装置を提供し得る
。
図面は本発明の一実施例を示す超電導接続方法の部分拡
大縦断面図である。 １・・・超電導素子 ２ａ・・・外部リード １ａ・・・電極 ３・・・半田バンプ 田中電子工業株式会社
大縦断面図である。 １・・・超電導素子 ２ａ・・・外部リード １ａ・・・電極 ３・・・半田バンプ 田中電子工業株式会社
Claims (1)
- 超電導素子の電極と外部リードとを半田バンプで接続
せしめる超電導接続方法において、前記半田バンプの主
要元素をＰｂとし、該半田バンプを超音波併用の熱圧着
して接合させたことを特徴とする超電導接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170931A JPH0458573A (ja) | 1990-06-27 | 1990-06-27 | 超電導接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170931A JPH0458573A (ja) | 1990-06-27 | 1990-06-27 | 超電導接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0458573A true JPH0458573A (ja) | 1992-02-25 |
Family
ID=15914021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170931A Pending JPH0458573A (ja) | 1990-06-27 | 1990-06-27 | 超電導接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0458573A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297458A (ja) * | 1994-04-25 | 1995-11-10 | Chodendo Sensor Kenkyusho:Kk | Ｓｑｕｉｄ素子および実装方法 |
| US6153940A (en) * | 1994-11-17 | 2000-11-28 | Fraunhofer Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Core metal soldering knob flip-chip technology |
| KR100464218B1 (ko) * | 2000-10-12 | 2005-01-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 패드 전극들의 접속 구조 |
-
1990
- 1990-06-27 JP JP2170931A patent/JPH0458573A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297458A (ja) * | 1994-04-25 | 1995-11-10 | Chodendo Sensor Kenkyusho:Kk | Ｓｑｕｉｄ素子および実装方法 |
| US6153940A (en) * | 1994-11-17 | 2000-11-28 | Fraunhofer Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Core metal soldering knob flip-chip technology |
| KR100464218B1 (ko) * | 2000-10-12 | 2005-01-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 패드 전극들의 접속 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US5090119A (en) | Method of forming an electrical contact bump | |
| US7534715B2 (en) | Methods including fluxless chip attach processes | |
| JPH0567647A (ja) | 半導体チツプのフリツプチツプ接合方法 | |
| JPH06338504A (ja) | 半導体装置およびその製造方法 | |
| JP2002158257A (ja) | フリップチップボンディング方法 | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| JPH01293626A (ja) | フレキシブル配線板におけるワイヤボンディング法 | |
| JPH0458573A (ja) | 超電導接続方法 | |
| JPS62281435A (ja) | 半導体装置 | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| JPH05109820A (ja) | 半導体装置の実装方法 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPS60194543A (ja) | バンプ電極形成方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPS6267829A (ja) | フリップチップの実装構造 | |
| JP2821777B2 (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPH0656860B2 (ja) | 超電導装置 | |
| JPS59177957A (ja) | チツプ実装方法 | |
| JP3032789B2 (ja) | 超伝導装置 | |
| JP2000150573A (ja) | 半導体装置の製造方法 | |
| JPS5815252A (ja) | バンプ構造 | |
| JP3263256B2 (ja) | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 | |
| JPS62166548A (ja) | 半田バンプ形成方法 | |
| JP2929764B2 (ja) | 半導体装置 |