KR20010064914A - 반도체 패키지 및 이것의 제조방법 - Google Patents

반도체 패키지 및 이것의 제조방법 Download PDF

Info

Publication number
KR20010064914A
KR20010064914A KR1019990059347A KR19990059347A KR20010064914A KR 20010064914 A KR20010064914 A KR 20010064914A KR 1019990059347 A KR1019990059347 A KR 1019990059347A KR 19990059347 A KR19990059347 A KR 19990059347A KR 20010064914 A KR20010064914 A KR 20010064914A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor package
etched
lead frame
mounting plate
Prior art date
Application number
KR1019990059347A
Other languages
English (en)
Other versions
KR100426494B1 (ko
Inventor
양준영
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-1999-0059347A priority Critical patent/KR100426494B1/ko
Priority to US09/687,530 priority patent/US6730544B1/en
Priority to SG200007391A priority patent/SG108233A1/en
Publication of KR20010064914A publication Critical patent/KR20010064914A/ko
Application granted granted Critical
Publication of KR100426494B1 publication Critical patent/KR100426494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 및 이것의 제조방법에 관한 것으로서, 고집적화된 메모리 반도체를 수용하는 동시에 마더보드 실장시 실장면적을 최소화할 수 있도록 칩탑재판의 저면 테두리부와 상기 리드의 일부가 식각 처리되고, 이 칩탑재판과 리드의 식각처리된 부위의 일부는 수지에 의하여 몰딩되는 동시에 몰딩되지 않은 나머지 부분은 몰딩수지의 외표면에 밀착되게 절곡시켜서 이루어진 낱개의 반도체 패키지를 상하로 적층 부착하여 달성된 반도체 패키지와 이것의 제조 방법을 제공하고자 한 것이다.

Description

반도체 패키지 및 이것의 제조방법{Semiconductor package and its manufacturing method}
본 발명은 반도체 패키지 및 이것의 제조방법에 관한 것으로서, 더욱 상세하게는 고집적화된 메모리 반도체를 수용함과 동시에 마더보드 실장시 실장면적을 극소화하고자 적층된 구조의 반도체 패키지 및 이것의 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화로 제조되는 경향으로 고집적화, 소형화, 고기능화의 추세에 병행하여, 상기 반도체 칩탑재판의 저면이 외부로 노출된 구조의 반도체 패키지, 솔더볼과 같은 인출단자를 포함하는 반도체 패키지, 리드프레임, 인쇄회로기판, 필름등의 부재를 이용한 반도체 패키지등 다양한 종류의 패키지가 경박단소화로 개발되어 왔고, 개발중에 있다.
첨부한 도 8에 도시한 바와 같이, 통상적인 리드프레임을 이용한 반도체 패키지는 반도체 칩(16)이 실장되는 리드프레임의 칩탑재판(14b)과, 이 칩탑재판(14b)의 사방에 인접위치되는 다수의 리드프레임의 리드(12d)와, 상기 반도체 칩(16)의 본딩패드와 리드(12d)간에 연결되는 와이어(18)와, 상기 반도체 칩, 와이어, 리드등을 외부로부터 보호하기 위하여 몰딩하는 수지(20)로 구성되어있다.
상기와 같은 통상적인 반도체 패키지보다 고집적화된 메모리 반도체를 수용하는 동시에, 마더보드 실장시 실장면적을 최소화할 수 있도록 한 반도체 패키지가 요구되어왔다.
따라서, 본 발명은 상기와 같은 점을 감안하여 고집적화된 메모리 반도체를 수용하는 동시에 마더보드 실장시 실장면적을 최소화할 수 있도록 한 구조의 반도체 패키지와 이것의 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 두번째 실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 패키지의 세번째 실시예를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 패키지의 네번째 실시예를 나타내는 단면도,
도 5는 본 발명에 따른 반도체 패키지의 다섯번째 실시예를 나타내는 단면도,
도 6은 본 발명에 따른 반도체 패키지의 여섯번째 실시예를 나타내는 단면도,
도 7은 본 발명에 따른 리드프레임의 리드가 엇갈리게 형성된 구조의 반도체 패키지를 나타내는 단면도,
도 8은 통상의 리드프레임을 이용한 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10a,10b,10c,10d,10e : 반도체 패키지
12a,12b,12c,12d : 리드프레임의 리드
14a,14b : 칩탑재판 16 : 반도체 칩
18 : 와이어 20 : 몰딩수지
이하 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.
본 발명은 반도체 칩이 실장되는 리드프레임의 칩탑재판과, 이 칩탑재판에 실장된 반도체 칩의 본딩패드와 리드프레임의 리드간을 연결하는 와이어와, 상기 반도체 칩과 와이어와 리드프레임의 칩탑재판과 리드의 일부가 수지로 몰딩되어 이루어진 반도체 패키지에 있어서, 상기 반도체 패키지(10a,10b,10c,10d,10e,10f)는 칩탑재판(14)의 저면 테두리부와 상기 리드(12a,12b,12c,12d,12e,12f))의 일부가 식각 처리되고, 이 칩탑재판(14)과 리드(12a,12b,12c,12d,12e)의 식각처리된 부위의 일부는 수지(20)에 의하여 몰딩되는 동시에 몰딩되지 않은 나머지 부분은 외부로 노출되도록 하여 달성된 것을 특징으로 한다.
바람직한 구현예로서, 상기 리드프레임의 리드(12a)의 식각처리면은 안쪽끝면에서 상부와 하부의 일부분이 되도록 식각처리하게 된다.
다른 바람직한 구현예로서, 상기 리드프레임의 리드(12b)의 식각처리면은 중간에 저면으로 돌출된 식의 돌기가 형성되도록 리드(12b)의 저면 안쪽과 바깥쪽 부분이 되도록 하고, 상기 저면이 식각처리된 리드(12b)의 바깥쪽단은 몰딩수지(20)면의 외측면과 상면에 밀착되도록 절곡된다.
또한, 상기 리드프레임의 리드(12c)의 식각처리면은 중간에 저면으로 돌출된 식의 돌기가 형성되도록 리드(12b)의 저면 안쪽과 바깥쪽 부분이 되도록 하고, 상기 저면이 식각처리된 리드(12b)의 바깥쪽단은 몰딩수지(20)면의 외측면에만 밀착되게 절곡된다.
또 다른 바람직한 구현예로서, 상기 리드프레임의 리드(12d)의 식각처리면은 저면 바깥쪽 부분이 되도록 하고, 상기 저면이 식각처리된 리드(12d)의 바깥쪽단은 몰딩수지(20)면의 외측면과 상면에 밀착되도록 절곡된다.
또한, 상기 리드프레임의 리드(12c,12d)의 식각 처리된 바깥쪽단 저면 일부에도 리드(12c,12d)와의 결합력을 증대시키고자 수지(20)를 몰딩시킬 수 있도록 한다.
또한, 상기 리드프레임의 리드(12e)는 안쪽끝에서 상하면 일부가 식각처리된 것으로서, 안쪽끝단은 안쪽방향으로 길게 연장되어 반도체칩(16)이 부착되는 탑재판 역할을 하도록 한다.
상기와 같은 구조의 반도체 패키지(10a,10b,10c,10d,10e,10f)는 상하로 적층되게 부착시킬 수 있다.
본 발명의 반도체 패키지 제조방법은 반도체칩을 리드프레임의 칩탑재판에부착하는 공정과, 상기 반도체칩의 본딩패드와 리드프레임의 리드간에 와이어를 본딩하는 공정과, 상기 반도체칩과 와이어와 칩탑재판의 일부와 리드의 일부를 몰딩수지로 몰딩하는 공정으로 이루어지는 반도체 패키지 제조방법에 있어서, 반도체 칩 부착공정전에 반도체 칩(16)이 실장되는 칩탑재판(14)의 저면 테두리부와 리드(12a,12b,12c,12d,12e)의 일부를 식각처리하여 이루어지는 리드프레임의 제작공정이 진행되고, 상기 몰딩공정은 칩탑재판(14)의 저면과 식각처리된 리드(12a,12b,12c,12d,12e)의 일부가 외부로 노출되도록 진행되며, 상기 몰딩공정후 식각처리되어 바깥쪽으로 돌출되어진 리드(12b,12c,12d)를 몰딩수지(20)의 외측면과 상면에 밀착되도록 절곡시키는 공정으로 이루어진 것을 특징으로 한다.
특히, 상기와 같이 완성된 반도체 패키지(10a,10b,10c,10d,10e,10f)는 서로를 부착시키는 공정으로 상하로 적층되어지는 것을 특징으로 한다.
상기 식각처리면이 안쪽면 상하에 형성된 리드프레임의 리드(12a,12e)의 경우에는 상기 절곡공정이 생략되어진다.
여기서 본 발명을 실시예로서 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도로서, 상기 반도체 패키지(10a)는 반도체 칩(16)이 실장되며 저면 테두리 부위가 식각처리된 리드프레임의 칩탑재판(14)과, 안쪽단 상하면 일부가 식각처리된 리드프레임의 리드(12a)와, 상기 반도체 칩(16)의 본딩패드와 상기 리드(12a)간을 연결하는 와이어(18)와, 상기 칩탑재판(14)과 리드(12a)의 식각 처리된 부위와 반도체칩(16)과 와이어(18)등을 몰딩하는 수지(20)로 구성된다.
이때, 상기 리드프레임은 스트립 형태로서 다수의 반도체 패키지 영역이 등간격으로 형성되어 있는 것을 사용하게 된다.
좀 더 상세하게는, 상기 반도체 패키지(10a)는 수지(20)의 상부라인이 상기 리드(12a)의 상부면 라인과 평행하게 몰딩되어지고 동시에 수지(20)의 하부라인이 상기 칩탑재판(14)과 리드(12a)의 저면라인과 평행하게 몰딩되어짐에 따라, 칩탑재판(14)의 저면과 상기 리드(12a)의 식각처리면 이외의 면인 상부면과 외측면과 저면이 외부로 노출되어진다.
최종적으로, 상기와 같은 구조의 반도체 패키지(10a)는 첨부한 도 1에 도시한 바와 같이, 서로 상하로 적층 부착되어 달성되는 바, 상부쪽 반도체 패키지의 칩탑재판(14)의 저면은 하부쪽 반도체 패키지의 몰딩수지(20)면에 상부쪽 반도체 패키지의 리드(12a)의 저면은 하부쪽 반도체 패키지의 리드(12a) 상면과 밀착되어진다.
이때, 상기와 같이 2중 적층된 구조의 반도체 패키지(10a)의 마더보드에 실장되는 면적은 하부쪽 반도체 패키지의 리드 저면이 되어, 실장면적이 최소화된다.
따라서, 상부에 위치한 반도체 패키지의 칩으로부터의 입출력신호는 와이어와 리드와 하부쪽 반도체 패키지의 리드를 통하여 마더보드로 전달되어진다.
여기서 상기와 같은 구조의 반도체 패키지(10a)의 제조방법을 설명한다.
반도체 칩(16)이 실장되는 칩탑재판(14)의 저면 테두리부와 리드(12a)의 안쪽면 상부와 저부를 식각처리하여 이루어지는 리드프레임의 제작공정과, 상기 리드프레임의 칩탑재판(14)에 반도체칩(16)을 부착하는 공정과, 상기 반도체칩(16)의 본딩패드와 리드프레임의 리드(12a)간에 와이어(18)를 본딩하는 공정과, 상기 반도체칩(16)과 와이어(18)와 칩탑재판(14)의 일부와 리드(12a)의 식각처리면을 몰딩수지(20)로 몰딩하는 공정과, 이렇게 제조된 반도체 패키지를 선택적으로 상하 적층되게 부착하는 공정으로 이루어진다.
상기 몰딩공정시의 수지(20)의 몰딩은 상술한 바와 같이, 칩탑재판(14)의 저면과 상기 리드(12a)의 식각처리면 이외의 면인 상부면과 외측면과 저면이 외부로 노출되도록 이루어져 반도체 칩(16)으로 부터 발생된 열은 외부로 노출된 칩탑재판(14)의 저면으로 또는 와이어(18)를 경유하여 리드(12a)의 외부로 노출된 상하면과 측면으로 용이하게 방출되어진다.
한편, 상기 리드(12a)를 첨부한 도 7에 도시한 바와 같이 엇갈리게 형성하여 리드(12a)간의 거리를 넓혀줌으로써, 반도체 패키지가 마더보드에 실장될 때의 쇼트등을 방지할 수 있도록 한다.
여기서 본 발명의 두번째 실시예를 첨부한 도 2를 참조로 설명한다.
상기 반도체 패키지(10b)는 반도체 칩(16)이 실장되며 저면 테두리 부위가 식각처리된 리드프레임의 칩탑재판(14)과, 중간이 돌기와 같이 형성되도록 저면 안쪽과 바깥쪽이 식각처리된 리드프레임의 리드(12b)와, 상기 반도체 칩(16)의 본딩패드와 상기 리드(12b)간을 연결하는 와이어(18)와, 상기 칩탑재판(14)과 리드(12b)의 식각 처리된 저면 안쪽부위와 반도체칩(16)과 와이어(18)등을 몰딩하는 수지(20)로 구성된다.
좀 더 상세하게는, 상기 반도체 패키지(10b)의 리드프레임의 리드(12b)의 바깥쪽단은 첨부한 도 2에 도시한 바와 같이, 몰딩공정후에 몰딩수지면(20)의 외측면과 상부면에 밀착되도록 절곡되어진다.
최종적으로, 상기와 같은 구조의 반도체 패키지(10b)는 첨부한 도 2에 도시한 바와 같이, 서로 상하로 적층 부착되어 달성되는 바, 상부쪽 반도체 패키지의 리드(12b) 저면이 하부쪽 반도체 패키지의 상부 몰딩면에 절곡되어 밀착되어진 리드(12b)의 상면과 밀착되며 부착되어지고, 상기 상부쪽 반도체 패키지의 칩탑재판(14)의 저면과 몰딩수지면은 하부쪽 반도체 패키지의 상부 몰딩면과 일정거리(상부쪽 몰딩수지면에 절곡되어 밀착된 하부쪽 리드의 두께만큼)를 유지하게 된다.
이때, 상기와 같이 2중 적층된 구조의 반도체 패키지(10b)의 마더보드에 실장되는 면적은 하부쪽 반도체 패키지의 리드 저면이 되고, 따라서, 상부에 위치한 반도체 패키지의 칩으로부터의 입출력신호는 와이어와 리드와 하부쪽 반도체 패키지의 리드를 통하여 마더보드로 전달되어진다.
여기서 상기와 같은 구조의 반도체 패키지(10b)의 제조방법을 설명한다.
반도체 칩(16)이 실장되는 칩탑재판(14)의 저면 테두리부와 마치 중간에 밑으로 돌출된 식으로 돌기가 형성되도록 리드(12b)의 저면 안쪽과 바깥쪽을 식각처리하여 이루어지는 리드프레임의 제작공정과, 상기 리드프레임의 칩탑재판(14)에 반도체칩(16)을 부착하는 공정과, 상기 반도체칩(16)의 본딩패드와 리드프레임의 리드(12b)간에 와이어(18)를 본딩하는 공정과, 상기 반도체칩(16)과 와이어(18)와칩탑재판(14)의 일부와 리드(12b)의 식각처리된 안쪽면을 몰딩수지(20)로 몰딩하는 공정과, 상기 바깥쪽으로 돌출된 리드(12b)의 바깥쪽단을 몰딩수지(20)의 외측면과 상부면에 걸쳐 밀착되도록 절곡시키는 공정과, 이렇게 제조된 반도체 패키지를 상하로 적층되게 부착하는 공정으로 이루어진다.
여기서 본 발명의 세번째 실시예를 첨부한 도 3을 참조로 상세하게 설명하면 다음과 같다.
도 3에 도시한 본 발명의 반도체 패키지(10c)는 두번째 실시예에 설명한 반도체 패키지의 칩탑재판(14)의 구조등과 제조방법이 동일하고, 리드와 몰딩수지의 구조가 다르다.
즉, 상기 반도체 패키지(10c)의 리드(12c)는 상술한 바와 같이 저면 안쪽과 바깥쪽이 식각처리되어 있는 바, 몰딩수지(20)가 식각처리된 리드(12c)의 바깥쪽 일부에도 채워지게 된 구조로 되어 있어, 두번째 실시예로서의 반도체 패키지(10b)보다 리드(12b)와 몰딩수지간의 결합력을 향상시킬 수 있다.
또한, 상기 리드(12c)는 두번째 실시예의 리드(12b)보다 바깥쪽 길이를 짧게 하여, 몰딩수지(20)면의 외측면에만 절곡시켜 밀착되도록 함으로써, 도 2의 두번째 실시예의 반도체 패키지(10b)의 두번 절곡하는 공정보다 하나의 공정을 줄일 수 있는 정점이 있다.
특히, 상기 반도체패키지(10c)를 적층 구성할때에는 밑에 위치되는 반도체 패키지(10c)의 리드(12b)의 상단은 일정길이 연장되어 상부에 위치한 반도체 패키지(10c)의 리드(12b) 저면에 닿아 접속되도록 한다.
여기서 본 발명에 따른 반도체 패키지의 네번째 실시예를 첨부한 도 4를 참조로 상세하게 설명한다.
상기 반도체 패키지(10d)는 반도체 칩(16)이 실장되며 저면 테두리 부위가 식각처리된 리드프레임의 칩탑재판(14)과, 저면 바깥쪽 부분이 식각처리된 리드프레임의 리드(12d)와, 상기 반도체 칩(16)의 본딩패드와 상기 리드(12d)간을 연결하는 와이어(18)와, 상기 칩탑재판(14)과 리드(12c)의 식각 처리된 저면 바깥쪽 일부분과 반도체칩(16)과 와이어(18)등을 몰딩하는 수지(20)로 구성된다.
이때, 상기 칩탑재판(14)의 저면과 리드(12d)의 식각처리되지 않은 안쪽단 저면이 외부로 노출되어지고, 상기 외부로 돌출된 식의 리드(12d)의 바깥쪽단은 몰딩수지(20)면의 외측면과 상부면에 걸쳐 밀착되게 절곡되어진다.
상기와 같은 구조로 제조된 반도체 패키지는 최종적으로 상하로 적층부착되는 바, 상부쪽 반도체 패키지의 리드(12d) 저면과 식각처리된 리드의 바깥쪽 일부에 몰딩된 수지의 저면이 하부쪽 반도체 패키지의 리드(12d) 상부면에 밀착되며 부착되어짐으로써, 2중으로 적층된 반도체 패키지(10d)가 달성되어진다.
상기 네번째 실시예로서의 반도체 패키지(10d)의 제조방법은 세번째 실시예로서의 반도체 패키지의 제조방법과 동일하고, 단지 리드프레임의 리드를 식각처리하여 구비하는 공정에 있어서, 식각처리면이 리드(12d)의 저면 바깥쪽이 되도록 하는 점이 다를 뿐이다.
여기서 본 발명에 따른 반도체 패키지의 다섯번째 실시예를 첨부한 도 5를 참조로 설명하면 다음과 같다.
상기 반도체 패키지(10e)는 상술한 네번째 실시예의 반도체 패키지(10d)와 구조와 제조방법이 동일하나, 몰딩수지의 구조가 다르다.
즉, 몰딩수지(20)가 리드(12d)의 식각처리면에 접촉되지 않고, 리드(12d)의 안쪽끝면과 상부면 일부에 접촉되게 몰딩되어진다.
한편, 첨부한 도 4의 반도체 패키지(10d)의 리드(12d)는 몰딩수지(20)면과의 접촉 결합 면적이 상기 반도체 패키지(10e)의 리드(12d)보다 크기 때문에 리드의 고정상태가 더욱 견고하게 된다.
여기서 본 발명에 따른 반도체 패키지의 여섯번째 실시예를 첨부한 도 6을 참조로 설명하면 다음과 같다.
상기 반도체 패키지(10f)는 반도체 칩(16)이 실장되는 칩탑재판(14)이 없는 구조로서, 안쪽 상하면이 식각처리된 리드프레임의 리드(12e)와, 상기 반도체 칩(16)의 본딩패드와 상기 리드(12e)간을 연결하는 와이어(18)와, 상기 리드(12e)의 식각 처리된 안쪽 상하면과 반도체칩(16)과 와이어(18)등을 몰딩하는 수지(20)로 구성된다.
특히, 상기 리드(12e)의 안쪽단으로 안쪽으로 길게 연장되어져, 이곳에 반도체칩(16)이 접착수단에 의하여 실장되어진 구조이다.
물론, 상기 리드(12e)에 국한되는 것은 아니고, 상술한 실시예로서의 반도체 패키지의 리드(12a,12b,12c,12d,12f) 모두가 안쪽단이 연장되어 반도체 칩이 칩탑재판없이 직접 실장되도록 할 수 있다.
이상에서 본 바와 같이 본 발명에 따른 반도체 패키지 및 이것의 제조방법에 의하면 반도체 패키지를 보다 경박단소화로 제조하는 동시에 이를 2중으로 적층 구성함으로써, 고집직화되는 메모리 반도체를 용이하게 수용할 수 있고 마더보드에 대한 실장면적을 최소화할 수 있는 장점이 있다.

Claims (10)

  1. 반도체 칩이 실장되는 리드프레임의 칩탑재판과, 이 칩탑재판에 실장된 반도체 칩의 본딩패드와 리드프레임의 리드간을 연결하는 와이어와, 상기 반도체 칩과 와이어와 리드프레임의 칩탑재판과 리드의 일부가 수지로 몰딩되어 이루어진 반도체 패키지에 있어서,
    상기 반도체 패키지(10a,10b,10c,10d,10e,10f)는 칩탑재판(14)의 저면 테두리부와 상기 리드(12a,12b,12c,12d,12e,12f))의 일부가 식각 처리되고, 이 칩탑재판(14)과 리드(12a,12b,12c,12d,12e)의 식각처리된 부위의 일부는 수지(20)에 의하여 몰딩되는 동시에 몰딩되지 않은 나머지 부분은 외부로 노출되도록 하여 달성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 리드프레임의 리드(12a)의 식각처리면은 안쪽끝면에서 상부와 하부의 일부분이 되도록 식각 처리된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 리드프레임의 리드(12b)의 식각처리면은 중간에 저면으로 돌출된 식의 돌기가 형성되도록 리드(12b)의 저면 안쪽과 바깥쪽 부분이 되도록 하고, 상기 저면이 식각처리된 리드(12b)의 바깥쪽단은 몰딩수지(20)면의 외측면과 상면에 밀착되도록 절곡되어지며; 상기 리드프레임의 리드(12c)의 식각처리면은 중간에 저면으로 돌출된 식의 돌기가 형성되도록 리드(12b)의 저면 안쪽과 바깥쪽 부분이 되도록 하고, 상기 저면이 식각처리된 리드(12b)의 바깥쪽단은 몰딩수지(20)면의 외측면에만 밀착되게 절곡되어지며; 상기 리드프레임의 리드(12d)의 식각처리면은 저면 바깥쪽 부분이 되도록 하고, 상기 저면이 식각처리된 리드(12d)의 바깥쪽단은 몰딩수지(20)면의 외측면과 상면에 밀착되도록 절곡되어진 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 리드프레임의 리드(12c,12d)의 식각 처리된 바깥쪽단 저면 일부에도 리드(12c,12d)와의 결합력을 증대시키고자 수지(20)를 몰딩시킬 수 있는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 리드프레임의 리드(12a,12b,12c,12d,12e,12f)는 안쪽끝단이 안쪽방향으로 길게 연장되어 반도체칩(16)이 부착되는 탑재판 역할을 하도록 한 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 리드프레임의 리드(12a,12b,12c,12d,12e,12f)의 배열은 서로 엇갈리게 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 반도체 패키지(10a,10b,10c,10d,10e,10f)는 상하로 하아 이상을 적층하여 구성되는 것을 특징으로 하는 반도체 패키지.
  8. 반도체칩을 리드프레임의 칩탑재판에 부착하는 공정과, 상기 반도체칩의 본딩패드와 리드프레임의 리드간에 와이어를 본딩하는 공정과, 상기 반도체칩과 와이어와 칩탑재판의 일부와 리드의 일부를 몰딩수지로 몰딩하는 공정으로 이루어지는 반도체 패키지 제조방법에 있어서,
    반도체 칩 부착공정전에 반도체 칩(16)이 실장되는 칩탑재판(14)의 저면 테두리부와 리드(12a,12b,12c,12d,12e)의 일부를 식각처리하여 이루어지는 리드프레임의 제작공정이 진행되고, 상기 몰딩공정은 칩탑재판(14)의 저면과 식각처리된 리드(12a,12b,12c,12d,12e)의 일부가 외부로 노출되도록 진행되며, 상기 몰딩공정후 식각처리되어 바깥쪽으로 돌출되어진 리드(12b,12c,12d)를 몰딩수지(20)의 외측면과 상면에 밀착되도록 절곡시키는 공정으로 이루어진 것을 특징으로 하는 반도체 패키지 제조방법.
  9. 제 8 항에 있어서, 상기 반도체 패키지(10a,10b,10c,10d,10e,10f)의 제조후에 상하로 적층 부착시키는 공정이 진행되는 것을 특징으로 하는 반도체 패키지 제조방법.
  10. 제 8 항에 있어서, 상기 식각처리면이 안쪽면 상하에 형성된 리드프레임의 리드(12a,12e)의 경우에는 상기 절곡공정이 생략되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR10-1999-0059347A 1999-12-20 1999-12-20 반도체 패키지 및 이것의 제조방법 KR100426494B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1999-0059347A KR100426494B1 (ko) 1999-12-20 1999-12-20 반도체 패키지 및 이것의 제조방법
US09/687,530 US6730544B1 (en) 1999-12-20 2000-10-13 Stackable semiconductor package and method for manufacturing same
SG200007391A SG108233A1 (en) 1999-12-20 2000-12-09 Stackable semiconductor package and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0059347A KR100426494B1 (ko) 1999-12-20 1999-12-20 반도체 패키지 및 이것의 제조방법

Publications (2)

Publication Number Publication Date
KR20010064914A true KR20010064914A (ko) 2001-07-11
KR100426494B1 KR100426494B1 (ko) 2004-04-13

Family

ID=19627238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0059347A KR100426494B1 (ko) 1999-12-20 1999-12-20 반도체 패키지 및 이것의 제조방법

Country Status (3)

Country Link
US (1) US6730544B1 (ko)
KR (1) KR100426494B1 (ko)
SG (1) SG108233A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364784B2 (en) 2003-08-23 2008-04-29 Samsung Electronics Co., Ltd. Thin semiconductor package having stackable lead frame and method of manufacturing the same
US7476962B2 (en) 2005-03-04 2009-01-13 Samsung Electronics Co., Ltd. Stack semiconductor package formed by multiple molding and method of manufacturing the same
KR101238159B1 (ko) * 2011-06-08 2013-02-28 에스티에스반도체통신 주식회사 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법
US8471374B2 (en) 2006-02-21 2013-06-25 Stats Chippac Ltd. Integrated circuit package system with L-shaped leadfingers
US8692377B2 (en) 2011-03-23 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US8710675B2 (en) 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344927B1 (ko) * 1999-09-27 2002-07-19 삼성전자 주식회사 적층 패키지 및 그의 제조 방법
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2003100782A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
TWI297938B (en) * 2003-07-15 2008-06-11 Advanced Semiconductor Eng Semiconductor package
DE10334575B4 (de) * 2003-07-28 2007-10-04 Infineon Technologies Ag Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US6995458B1 (en) * 2004-06-17 2006-02-07 Mindspeed Technologies, Inc. Cavity down no lead package
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7671451B2 (en) * 2004-11-12 2010-03-02 Chippac, Inc. Semiconductor package having double layer leadframe
US7521788B2 (en) * 2004-11-15 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor module with conductive element between chip packages
US20060175688A1 (en) * 2005-02-04 2006-08-10 Stats Chippac Ltd. Stacked integrated circuit package system
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US20070013038A1 (en) * 2005-07-13 2007-01-18 Advanced Semiconductor Engineering, Inc. Semiconductor package having pre-plated leads and method of manufacturing the same
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US7683461B2 (en) * 2006-07-21 2010-03-23 Stats Chippac Ltd. Integrated circuit leadless package system
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
KR100833183B1 (ko) * 2006-09-21 2008-05-28 삼성전자주식회사 적층형 반도체 패키지
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
KR100833184B1 (ko) * 2006-09-21 2008-05-28 삼성전자주식회사 적층형 반도체 패키지
KR100843205B1 (ko) * 2006-09-21 2008-07-02 삼성전자주식회사 반도체 패키지 및 적층형 반도체 패키지
US9711343B1 (en) * 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US20080157302A1 (en) * 2006-12-27 2008-07-03 Lee Seungju Stacked-package quad flat null lead package
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
TWI355068B (en) * 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US8824165B2 (en) 2008-02-18 2014-09-02 Cyntec Co. Ltd Electronic package structure
US8008784B2 (en) * 2008-10-02 2011-08-30 Advanced Semiconductor Engineering, Inc. Package including a lead frame, a chip and a sealant
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US8115287B2 (en) * 2009-12-10 2012-02-14 Stats Chippac Ltd. Integrated circuit packaging system with dual row lead-frame having top and bottom terminals and method of manufacture thereof
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US20130200503A1 (en) * 2012-02-08 2013-08-08 Carsem (M) Sdn, Bhd. Protective layers in semiconductor packaging
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US10026676B2 (en) * 2012-12-11 2018-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor lead frame package and LED package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6352009B2 (ja) 2013-04-16 2018-07-04 ローム株式会社 半導体装置
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US20160181180A1 (en) * 2014-12-23 2016-06-23 Texas Instruments Incorporated Packaged semiconductor device having attached chips overhanging the assembly pad
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
CN104701272B (zh) * 2015-03-23 2017-08-25 矽力杰半导体技术(杭州)有限公司 一种芯片封装组件及其制造方法
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US10199312B1 (en) 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
CN110120354B (zh) * 2019-05-06 2024-05-28 珠海零边界集成电路有限公司 智能功率模块的封装方法及智能功率模块
FR3104317A1 (fr) * 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
IT202000008269A1 (it) * 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745959A (en) 1980-09-02 1982-03-16 Nec Corp Resin-sealed semiconductor device
JPS58101317A (ja) 1981-12-14 1983-06-16 Koike Sanso Kogyo Co Ltd ポジシヨナ−の回転位置決め装置
JPS58160095A (ja) 1982-03-12 1983-09-22 明産株式会社 スリツタナイフの自動位置定めの行なえるスリツタ装置
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS6139555A (ja) 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
JPS63205935A (ja) 1987-02-23 1988-08-25 Toshiba Corp 放熱板付樹脂封止型半導体装置
JP2509607B2 (ja) 1987-03-23 1996-06-26 株式会社東芝 樹脂封止型半導体装置
JPS6454749A (en) 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JPH02129948A (ja) * 1988-11-09 1990-05-18 Dainippon Printing Co Ltd プリモールド型半導体装置
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5335771A (en) * 1990-09-25 1994-08-09 R. H. Murphy Company, Inc. Spacer trays for stacking storage trays with integrated circuits
US5174960A (en) 1990-11-19 1992-12-29 Eastman Kodak Company Apparatus for shuttling a test element from a discharge path to a wash station
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
KR0128251Y1 (ko) 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
JPH0738007A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体装置
US5521429A (en) 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
KR970010676B1 (ko) 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP3243116B2 (ja) 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
KR960009774A (ko) 1994-08-06 1996-03-22 김광호 전전자 교환기의 클럭 폴트 검출회로
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JPH08162594A (ja) * 1994-12-02 1996-06-21 Hitachi Cable Ltd 複合リードフレーム及び半導体パッケージ
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH098205A (ja) 1995-06-14 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JPH098206A (ja) 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH098207A (ja) 1995-06-21 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP3163961B2 (ja) 1995-09-22 2001-05-08 日立電線株式会社 半導体装置
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5977613A (en) 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US5977630A (en) 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
MY118338A (en) * 1998-01-26 2004-10-30 Motorola Semiconductor Sdn Bhd A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe.
US6294100B1 (en) 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6355502B1 (en) 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP2002222903A (ja) * 2001-01-26 2002-08-09 Mitsubishi Electric Corp 半導体パッケージ及び半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364784B2 (en) 2003-08-23 2008-04-29 Samsung Electronics Co., Ltd. Thin semiconductor package having stackable lead frame and method of manufacturing the same
US7615859B2 (en) 2003-08-23 2009-11-10 Samsung Electronics Co., Ltd. Thin semiconductor package having stackable lead frame and method of manufacturing the same
US7476962B2 (en) 2005-03-04 2009-01-13 Samsung Electronics Co., Ltd. Stack semiconductor package formed by multiple molding and method of manufacturing the same
US8471374B2 (en) 2006-02-21 2013-06-25 Stats Chippac Ltd. Integrated circuit package system with L-shaped leadfingers
US8710675B2 (en) 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US8692377B2 (en) 2011-03-23 2014-04-08 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US9142531B1 (en) 2011-03-23 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
KR101238159B1 (ko) * 2011-06-08 2013-02-28 에스티에스반도체통신 주식회사 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US6730544B1 (en) 2004-05-04
SG108233A1 (en) 2005-01-28
KR100426494B1 (ko) 2004-04-13

Similar Documents

Publication Publication Date Title
KR100426494B1 (ko) 반도체 패키지 및 이것의 제조방법
US6400007B1 (en) Stacked structure of semiconductor means and method for manufacturing the same
US20070045873A1 (en) Semiconductor memory card and method for manufacturing semiconductor memory card
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
KR100440788B1 (ko) 반도체 패키지 및 이것의 제조방법
JP3203200B2 (ja) 半導体装置
JP2541532B2 (ja) 半導体モジュ―ル
KR100373149B1 (ko) 반도체 패키지
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPH10256473A (ja) 半導体装置
KR100375168B1 (ko) 반도체 패키지 및 그 제조방법
KR950003907B1 (ko) 반도체 리이드 프레임
KR100537835B1 (ko) 반도체 패키지 제조방법
KR100508733B1 (ko) 반도체 패키지 및 그 제조방법
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
KR100355749B1 (ko) 리드 프레임의 구조와 그 제조방법 그리고 이 리드프레임을 적용한 반도체 패키지
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR20010094409A (ko) 반도체 패키지와 그 제조방법
KR100645191B1 (ko) 반도체 패키지
KR100747995B1 (ko) 반도체 패키지
KR100401143B1 (ko) 반도체 패키지 제조용 히트블럭
KR100567045B1 (ko) 반도체 패키지
US7491568B2 (en) Wafer level package and method for making the same
KR0176112B1 (ko) 노이즈를 감소하기 위한 반도체 칩 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180313

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 16