KR19990067862A - 블라인드 바이어를 구비한 다층프린트배선판의 제조방법 - Google Patents

블라인드 바이어를 구비한 다층프린트배선판의 제조방법 Download PDF

Info

Publication number
KR19990067862A
KR19990067862A KR1019990000588A KR19990000588A KR19990067862A KR 19990067862 A KR19990067862 A KR 19990067862A KR 1019990000588 A KR1019990000588 A KR 1019990000588A KR 19990000588 A KR19990000588 A KR 19990000588A KR 19990067862 A KR19990067862 A KR 19990067862A
Authority
KR
South Korea
Prior art keywords
copper foil
alkali
soluble metal
layer
outer layer
Prior art date
Application number
KR1019990000588A
Other languages
English (en)
Other versions
KR100535770B1 (ko
Inventor
구와코후지오
Original Assignee
미야무라 신페이
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미야무라 신페이, 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 미야무라 신페이
Publication of KR19990067862A publication Critical patent/KR19990067862A/ko
Application granted granted Critical
Publication of KR100535770B1 publication Critical patent/KR100535770B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Abstract

동박의 조화면에 알칼리에칭액에서 용해되지 않는 알칼리난용성 금속을 전착시킨 후 그 표면에 열경화성 수지를 도포하고, 해당 열경화성 수지를 반경화상태로 건조시킨 복합동박을 얻는다. 복합동박의 수지측을 접착면으로 하여 편면 또는 양면에 배선을 갖는 내층판의 편면 또는 양면에 접착한 후 가열성형해서 적층하고, 알칼리에칭에 의해 상기 알칼리난용성 금속층을 선택적으로 남겨서 표면의 동박을 제거하고, 다음으로 레이저빔을 조사하여 상기 알칼리난용성 금속층과 상기 열경화성 수지층에 동시에 바이어홀(via hole)을 형성한다. 상기 방법으로, 다층프린트배선판의 레이저에 의한 바이어홀 형성을 용이하게 하고, 또한 도금동으로 제조한 외층배선과 절연수지 사이의 밀착성을 개선한다.

Description

블라인드 바이어를 구비한 다층프린트배선판의 제조방법{METHOD FOR PRODUCING MULTI-LAYER PRINTED WIRING BOARDS HAVING BLIND VIAS}
본 발명은 다층프린트배선판의 제조방법에 관한 것으로, 특히 동박으로 만든 외층배선과 절연수지(열경화성 수지) 사이의 밀착성을 개선하면서, 레이저를 이용하여 다층프린트배선판에 블라인드바이어홀(blind via hole)을 형성하는 방법에 관한 것이다.
전자기기의 소형화 및 경량화에 따라, 다층프린트배선판의 층들을 접속하는 배선폭의 축소와 바이어홀의 소직경화가 요구되고 있다. 공업적인 규모의 직경 200㎛ 이하의 홀을 형성하기 위하여 기계적인 드릴가공을 하기엔 매우 힘들며, 이 때문에 최근 레이저가 널리 이용되어 왔다.
탄산가스레이저는 에폭시수지, 폴리이미드수지 등의 유기물에 고속으로 구멍을 뚫을 수 있다. 이런 레이저는 프린트배선판을 제조하는데 널리 이용되어왔다. 그러나, 동표면은 레이저광선을 반사하기 때문에 동박의 구멍뚫음은 곤란하다. 이 문제를 해결하기 위해, 일본특허공개공보 제4-3676호에 공개된 바와 같이, 미리 바이어직경과 같은 크기의 구멍의 부분만 에칭법으로 동박을 제거해 두고, 다음으로 같은 위치에 바이어홀직경보다 큰 레이저빔을 조사하여 유기물에 구멍을 뚫는다. 이런 공정이 이용될 때, 바이어홀 뿐만 아니라 동박에도 추가의 도금이 적용되어야한다. 따라서, 외층동박의 두께는 본래의 동박의 두께와 도금동의 두께의 합계가 되어 버려서 미세한 피치의 배선을 형성하기엔 곤란하다. 또한, 내측패드의 위치에 맞추어서 외층배선의 구멍부분을 에칭하는 데는 위치맞춤에 높은 정밀도가 요구되어 용이하지는 않다.
또 다른 공정에서, 배선패턴을 형성한 내층판의 양면에 절연성 수지를 도포하고 레이저로 구멍을 뚫은 후에 수지표면에 외층동배선을 형성하기 위해 직접 동도금을 가하여 동의 단일층만을 전착한다. 그러나, 이 공정에서 동박과 절연수지를 도포하여 형성한 절연수지의 기준에 맞는 밀착강도를 얻기 위해서는 절연수지의 표면조화(表面粗化)를 실시하지 않으면 안되고, 또한 절연수지의 표면조화를 실시해도 동박과 절연수지와의 밀착강도가 불충분한 일이 많다.
본 발명은 이들 종래기술의 문제점을 해결하여 다층프린트배선판의 레이저에 의한 바이어홀형성을 용이하게 하고, 또한 도금동박으로 만든 도체(외층배선)와 절연수지의 밀착성을 개선한 다층프린트배선판의 제조공정을 제공하는 것에 있다.
1)동박의 광택면, 2)무광택면, 3)광택조화면 또는 4)무광택조화면에 통상의 산알칼리 에칭액에는 용해하지만 알칼리성 에칭액에는 용해하지 않는 알칼리난용성 금속(알칼리 저항성 금속)을 전기도금(전착)시킴으로써 상기 종래기술의 문제점을 해결한다. 따라서, 알칼리난용성 금속은 알칼리성 에칭액에는 용해되지 않는다. 그러나, 알칼리난용성 금속은 산성 에칭액에는 용해된다.
일 양상에 있어서, 본 발명은 알칼리난용성 금속이 동박의 표면에 전착되는 다층프린트배선판의 제조방법을 제공한다. 다음에 상기 표면에 열경화성 수지를 도포하고, 해당 열경화성 수지를 반경화상태(B 단계)로 가열하여 수지를 도포한 동박을 얻는다. 도포된 동박을 도포된 동박의 수지도포측을 접착면으로 하여 편면 또는 양면에 배선패턴을 갖는 내층판의 편면 또는 양면에 접착(적층)한다. 도포된 동박을 내층판에 적층한 후, 알칼리에칭에 의해 용해되지 않는 상기 알칼리난용성 금속층을 남겨서 표면의 동박을 제거하고, 다음으로 레이저빔을 조사하여 상기 알칼리난용성 금속층과 상기 열경화성 수지층을 동시에 구멍뚫는다. 그런 다음, 종래의 공정에 의해 상기 알칼리난용성 금속층과 상기 구멍의 수지표면을 포함하는 블라인드바이어홀 상에 구리를 도금하여 내층배선과 접속하는 외층배선을 형성한다.
다른 양상에서, 본 발명은 전술한 방법으로 제조한 다층프린트배선판이다.
종래공정과 비교해 상기 방법으로, 레이저로 상기 다층판에 바이어홀을 용이하게 형성하고, 도금동으로 만든 외층배선과 절연수지의 밀착성을 개선하는 것이 가능해진다.
본 발명의 다른 특징과 장점들은 수반하는 도면과 관련한 바람직한 실시예에 대한 다음 설명에서 분명해진다.
도 1은 본 발명의 다층프린트배선판을 제조하기 위한 패널도금공정의 단계(a)∼(f)를 도시하는 도면.
도 2는 본 발명의 다층프린트배선판을 제조하기 위한 패턴도금공정(반-추가공정)의 다른 단계(a)∼(g)를 도시하는 도면.
〈도면의 주요부분에 대한 부호의 설명〉
1: 동박 2: 알칼리난용성 금속(알칼리저항 금속)
3: 열경화성 절연수지층 4: 내층배선(회로)
5: 내층수지층 6: 바이어홀
7: 외층동박 8: 외층배선(회로)
9: 에칭레지스트패턴 10: 패드
전해동박과 압연동박 모두를 본 발명의 동박으로써 사용할 수 있지만, 전해동박을 이용한 공정을 아래에 설명한다.
도 1 및 2에 도시된 공정으로 다층배선판이 제조된다. 이들 도 1 및 2는 동박(1), 알칼리난용성 금속(알칼리 저항성 금속)(2), 열경화성 절연수지층(3), 두 개의 내층배선(회로)(4), 내층수지층(5), 바이어홀(6), 두 개의 외층동박(7), 두 개의 외층배선(회로)(8), 에칭레지스트패턴(9) 및 상기 외층배선에 접속한 패드(10)를 나타낸다.
본 발명의 다층프린트배선판의 일제조공정에 있어서는, 우선 동박(1)의 상기면에 알칼리난용성 금속(2)을 전착시킨다. 알칼리난용성 금속이 도금된 이 동박의 상기면의 조도(粗度)(거친정도,Rz)는 0.5∼15㎛의 범위가 바람직하고, 특히 2.5∼15㎛의 범위가 좀더 바람직하다. 이 동박의 조화면의 조도 Rz가 0.5㎛보다 작으면 알칼리난용성 금속(2)과 동박(1)의 밀착력이 충분하지 않으므로 바람직하지 않고, 15㎛보다 크면 에칭에 장시간을 요하여 도금동으로 형성된 배선의 언더컷현상을 일으키기 쉽다는 점에서 바람직하지 않다.
일예로, 이 동박의 조화처리는 동 10∼20g/L, 황산 30∼100g/L, 온도 20∼40℃의 황산제이구리 중탕 속에서 동박을 음극으로 하여 30∼50A/dm2의 전류밀도로 5∼20초간, 동을 동박(1)에 전착함으로써 실시한다.
이용하는 동박(1)의 두께는 5∼100㎛의 범위가 바람직하다. 동박이 100㎛보다 두꺼우면 에칭에 시간이 걸려서 생산성에 문제가 발생한다. 한편, 동박이 5㎛보다 얇으면 동박으로서의 생산이 곤란하고 다루기에도 힘들다.
다음으로 동박(1)의 조화면에 통상의 산성 에칭액에는 용해하지만 어느 알칼리성 pH 범위에서는 용해하지 않는 알칼리난용성 금속(2)을 전착시킨다. 본 발명에서는 알칼리난용성에서 산에 가용한 각종 금속을 사용할 수 있는데, 알칼리난용성 금속(2)으로서는 주석, 니켈 및 코발트 또는 주석-아연, 아연-니켈 및 주석-동 등의 합금을 들 수 있다. 주석, 아연-주석합금, 아연-니켈합금 및 주석-동합금으로 이루어지는 그룹으로부터 선택되는 알칼리난용성 금속을 사용하는 것이 바람직하고, 알칼리성 부식액에 의한 에칭에 대해 알칼리성 저항을 갖는 주석 또는 주석-아연합금을 사용하는 것이 가장 바람직하다. 이 알칼리난용성 금속층(2)의 형성방법으로서는 동박을 음극으로 하여 예를 들면 주석이 전착되는 표 1에 나타내는 중탕 속에서 전착처리를 실시한다.
(표 1)
조성 농도
황산제1주석 20∼30g/1
황산 70∼90g/1
크레졸설폰산 60∼80g/1
젤라틴 2∼3 g/1
베타나프톨 1∼2 g/1
전류밀도 5∼10A/dm2
온도 20∼30℃
이 알칼리난용성 금속층(2)의 두께는 0.005∼3.0㎛의 범위가 바람직하다. 이 알칼리난용성 금속층(2)의 두께가 0.005㎛보다 얇으면 해당 알칼리난용성 금속층(2)과 열경화성 수지층(3)의 밀착강도가 약하고, 도 1의 (d)에 도시된 바와 같이 해당 알칼리난용성 금속층에 형성된 외층동박(7)과 열경화성 수지층(3)의 충분한 밀착강도가 얻어지지 않으며, 3.0㎛보다 지나치게 두꺼우면 탄산가스레이저에 의한 구멍뚫음이 곤란하게 된다.
또 본 발명에서는 알칼리난용성 금속층(2)의 외측에 크로메이트(chromate)처리, 또한 그 외측에 실란커플링제처리를 가하면 열경화성 수지(3)와 외층동박(7)의 접착강도를 더욱 높일 수 있다. 또한 동박(1)의 외면에 즉, 알칼리난용성 금속이 형성되지 않는 동박(1)의 표면에 아연, 주석, 니켈, 크로메이트, 이미다졸, 아미노트리아졸, 벤조트리아졸 등의 녹방지처리를 실시할 수 있다.
다음으로 열경화성 수지층(3)을 형성하기 위해 알칼리난용성 금속층(2)의 표면에 열경화성 수지니스를 도포하고, 해당 열경화성 수지(3)를 140∼150℃에서 5∼20분간 가열하며, 반경화상태(B-단계)로 건조시켜서 B-단계수지가 도포된 동박을 얻는다. 이 열경화성 수지(3)로서는 에폭시수지(예를 들면, 유카셀(주)제 에피코트1001) 등을 이용할 수 있다. 특히, 알칼리난용성 금속층의 표면에 열경화성 수지니스를 도포하여 열경화성 수지(3)를 형성한다. 이 니스는 경화제로서 디시안디아미드, 경화촉진제로서 2E4MZ(시코쿠가세이(주)제), 용제로서 메틸에틸케톤을 이용하여 이들을 적절히 혼합해서 얻은 에폭시수지를 포함한다. 선택적으로, 이 열경화성 수지층으로서 유리직물, 아라미드페이퍼 등의 섬유기재에 함침한 프리프레그(prepreg) 또는 열경화성 수지필름을 사용해도 좋다. 이 열경화성 수지(3)의 두께로서는 20∼200㎛의 범위가 바람직하다. 이 열경화성 수지(3)의 두께가 20㎛보다 얇으면 충분한 층간절연성 및 밀착강도가 얻어지지 않고, 또 200㎛보다 지나치게 크면 소직경의 바이어홀이 형성되기 어려워져서 바람직하지 않다.
상기 도포된 동박의 수지측의 면을 내층배선(4)을 갖는 내층수지층(5)의 편면 또는 양면에 접착한 후, 약 150∼200℃ 온도에서 약 30kgf/cm2의 압력으로 가열성형하여 적층하고, 도 1(a)에 도시된 바와 같은 두 개의 매립된 내층배선(4)을 갖는 다층판을 얻는다.
다음으로 도 1(b)에 도시된 바와 같이, (a)의 상기 다층판에서 알칼리에칭에 의해 알칼리난용성 금속층을 선택적으로 남겨서 표면의 동박을 제거한다. 이 알칼리에칭으로서는 예를 들면 NH4OH 200∼250g/L, NH4Cl 130∼160g/L, Cu 150∼160g/L을 포함하는 용액을 이용하여 온도 40∼50℃에서 실시한다. 상기 동박의 표면은 0.5∼15㎛ 바람직하게는 2.5∼15㎛의 표면조도를 가지므로, 동박(1)을 제거함으로써 알칼리난용성 금속(2)의 표면에 레이저빔을 쉽게 흡수하는 많은 요철을 남기게 되어 레이저구멍뚫음이 용이하게 된다.
다음으로 바이어홀이 이미 형성되어 있는 다층판(e)을 형성하기 위하여, (b)의 다층판에 레이저빔을 동시에 조사하여 알칼리난용성 금속층(2)과 수지층(3)에 바이어홀(6)을 형성한다(도 1(c)). 본 발명에 이용되는 레이저로서는 특별히 한정되지 않지만 탄산가스레이저가 바람직하게 이용된다. 레이저빔을 조사하여 구멍뚫은 후 필요에 따라서 스미어제거 처리(desmearing treatment)를 실시해도 좋다.
바이어홀(6)을 형성한 후, 다층판 상에 즉, 블라인드 바이어홀(6)과 패드(10)의 수지표면을 포함하는 블라인드 바이어홀(6)과 알칼리난용성 금속(2) 상에 우선 무전해도금하고 다음에 전해도금하여 일층의 동을 전착한다(e). 피로인산동도금용액(예를 들면 오쿠노세이야쿠(주)제 OPC-750 무전해동도금용액)을 이용하여 액온 20∼25℃에서 15∼20분간의 무전해도금을 실시하고, 약 0.1미크롱의 도금층을 형성한다. 이후 동 30∼100g/L, 황산 50∼200g/L을 포함하는 전해도금용액을 이용하여 온도 30∼80℃, 음극전류밀도 10∼100A/dm2으로 전해도금을 실시하고, 5∼35㎛의 동도금층(7)을 형성한다(도 1(d)). 바이어홀(6)의 수지표면을 포함하는 바이어홀(6)과 알칼리난용성 금속(2)의 표면에 형성된, 동박표면의 모양이 전사된 무전해동박상에 동도금층(7)을 전해도금한다. 알칼리난용성 금속(2)은 수지층(3)과의 강한 접착강도를 갖는다. 또한 무전해동박은 동도금층(7)과 알칼리난용성 금속층(2)의 사이에 강한 접착강도를 가진다. 즉, 이 접착강도는 외층동박(7)이 수지층(3)에 직접 전해도금되는 경우보다 크다.
전형적인 공정에서, 이와 같이 도금처리된 동도금층의 표면에는 포토레지스트로서 마이크로포지트2400(시프레이(주)제)을 약 7㎛ 도포하여 건조한 후, 이 포토레지스트면에 노광기에 의해 소정의 배선패턴을 형성한 포토마스크를 이용하여 노광부와 비노광부를 형성한다. 노광 후 구리를 노출시키기 위해 KOH 10%용액에 의해 포토레지스트를 현상하고, 염화제1동(CuCl2) 100g/L, 유리염산 100g/L을 포함하는 용액을 이용하여 온도 50℃에서 산에칭을 실시해서 알칼리난용성 금속(2)과 외층동박의 일부를 용해하고, 이에 의해 외층배선(8)을 형성한다(도 1(e)). 본 발명의 경우 알칼리난용성 금속층(2)은 외층동박(7)의 두께에 비하여 매우 얇아 산에칭으로 쉽게 제거된다.
마지막으로 NaOH3%용액을 이용하여 50℃에서 외층배선(8)에 도포한 포토레지스트를 용해제거하고 다층프린트배선판을 얻는다(도 1(f)).
통상 3㎛이하인 알칼리난용성 금속(2)의 두께는 전형적으로 18㎛인 외층동박(1)의 두께에 비교해 훨씬 얇다. 따라서, 본 발명에서 외층배선을 형성하는데 사용되는 동박의 총 두께는 전형적인 공정에서 사용되는 동박에 비해 15㎛이상 훨씬 얇다.
도 2(a)∼(g)에 도시된 바와 같은 또 하나의 방법, 반-첨가법 또는 패턴도금법으로서는, 도 2(c)에 도시된 바와 같이 바이어홀이 이미 형성되어있는 다층판(e)의 표면에 포토레지스트를 도포 후 포토마스크를 이용해 노광, 현상하고, 도 2(d)에 도시된 포토레지스트 패턴을 형성한다. 외부배선 및 패드로 하는 부분만 알칼리난용성 금속을 노출시키고, 상기 방법과 마찬가지로 하여 무전해도금후 전해도금을 실시해서 배선패턴(회로패턴)(8)을 형성하는 방법이 있다(도 2(e)). 도 2(f)에 도시된 바와 같이, 전해도금단계의 종료 후 포토레지스트를 제거하면 동배선(8) 사이의 수지층(3)에 알칼리난용성 금속(2)이 남게되고, 산에칭으로 쉽게 제거하여 다층프린트배선판을 얻는다.
본 발명의 경우 알칼리난용성 금속의 층(2)은 외층배선(8)과 비교하여 매우 얇기 때문에, 염화제2구리나 염화제2철 등의 통상의 산에칭액으로 단시간처리함으로써 구리배선을 주석도금으로 보호하는 일 없이 제거하는 것이 가능하며, 배선의 언더컷을 줄이고, 배선패턴의 정밀도를 개선한다.
본 발명은 3층 이상의 다층판에 대해서도 적용할 수 있다. 또 적층, 레이저구멍뚫음, 도금 및 패터닝의 공정을 반복함으로써 상기 레이저에 의한 바이어홀을 갖는 층의 다층화도 가능하며, 따라서 임의의 층수의 다층프린트배선판의 제조에 적용할 수 있다.
이하 실시예 및 비교예에 의거하여 본 발명을 더욱 구체적으로 설명한다.
실시예 1
광택면의 조도(Rz) 1.9㎛, 무광택면(조면)의 조도(Rz) 5㎛를 갖는 공칭두께 18㎛의 전해동박의 광택면(매끄러운 면)에 동 10g/L, SO4100g/L, 온도 40℃의 황산제2구리용액 속에서 상기 동박을 음극으로 하여 30A/dm2의 전류밀도로 5초간, 동을 광택면에 전착하여 조화처리했다. 이와 같이 조화처리한 표면의 조도(Rz)는 2.9㎛이었다.
이와 같이 조화처리한 전해동박을 음극으로 하여 표 2에 나타낸 조성을 갖는 중탕 속에서 온도 20℃로 전해처리를 실시하고 주석도금을 실시했다. 처리면상의 주석의 양은 1.2g/m2(약 0.2㎛)이었다.
(표 2)
주석도금중탕조성 농도
황산제1주석 25g/1
황산 80g/1
크레졸설폰산 80g/1
젤라틴 2g/1
베타나프톨 1g/1
탈이온수로 린싱 후 주석도금을 실시한 표면에 무수크롬산 2g/L, pH 11.0의 전해용액을 이용하여 전류밀도 0.5A/dm2에서 5초간 전해크로메이트처리를 실시해서 크로메이트처리된 동박을 얻었다.
이 복합동박표면에 에폭시수지(유카셀(주)제 에피코트1001) 100부에 대하여 경화제로서 디시안디아미드 2.5부, 촉진제로서 2E4MZ(시코쿠가세이(주)제) 0.2부를 메틸에틸케톤의 용제 속에서 혼합하여 얻은 에폭시수지니스를 75㎛의 두께로 도포하고 130℃에서 10분간 건조하여 반경화상태로 한 수지부착 복합동박을 얻었다.
다음으로 양면에 내층판을 형성하고, 흑화처리를 실시한 0.5mm두께의 FR-4기재(마츠시타덴코(주)제 R-1766)를 코어로 하여 이 양면에 상기 수지부착 복합동박을 수지면이 내층판측이 되도록 겹쳐 쌓고, 180℃에서 60분간 압력 20kg/cm2로 진공프레스를 이용하여 성형하고, 수지속에 매립된 내층배선들을 갖는 다층배선판을 얻었다.
이와 같이 성형된 내층배선들을 갖는 다층판의 동박면에 NH4OH 200g/L, NH4Cl 130g/L, Cu 150g/L을 포함하는 에칭용액을 이용하여 온도 50℃에서 알칼리에칭을 실시하여 동박을 제거하고 주석도금층이 노출되었다.
다음으로 이와 같이 에칭제거되어 주석층이 노출된 면에 탄산가스레이저(레이저출력 60W)에 의해 레이저직경 100㎛에서 상기 내층패드부분까지 100㎛ψ의 구멍뚫음을 실시하고 바이어홀을 형성했다.
이와 같이 바이어홀의 수지면을 포함하는 바이어홀 및 주석층의 위에 OPC-750무전해동도금용액(오쿠노세이야쿠(주)제)을 이용하여 액온 23℃에서 18분간의 무전해도금을 실시해서 약 0.1미크롱의 도금두께로 했다. 또한 이 무전해동도금표면에 동 100g/L, 황산 150g/L을 포함하는 용액을 이용하여 온도 25℃에서 음극전류밀도 5A/dm2로 전해도금을 실시하고 20㎛의 도금두께의 동박을 형성하여 다층판을 얻었다.
이와 같이 도금처리된 다층판의 표면에 정법에 따라서 포토레지스트로서 마이크로포지트2400(시프레이(주)제)을 약 7㎛ 도포하여 건조 후 이 포토레지스트면에 노광기에 의해 소정의 배선패턴을 형성한 포토마스크를 이용하여 노광부와 비노광부를 형성했다. 노광 후 KOH 10%용액에 의해 현상하여 경화되지 않은 레지스트를 제거하고 포토레지스트 패턴을 형성한 후, 염화제2구리(CuCl2) 100g/L, 유리염산농도 100g/L을 포함하는 용액을 이용하여 온도 50℃에서 산에칭을 실시해서 외층배선을 형성했다. 마지막으로 NaOH 5%용액을 이용하여 온도 30℃에서 외층배선면에 남아있는 경화된 포토레지스트를 제거하고 다층프린트배선판을 얻었다.
이와 같이 하여 얻어진 다층프린트배선판의 외층동박 떼냄강도(peel strength)(kgf/cm)를 JIS-C6481법에 의해 측정했다. 얻어진 결과를 표 3에 나타낸다.
비교예 1
동박(1)으로서 통상의 18㎛동박(미츠이긴조쿠고교제 3EC-Ⅲ)을 사용하여 알칼리난용성 금속(주석)을 전착시키지 않는 이외는 실시예 1과 같도록 에폭시수지조성물을 동박의 조면상에 도포하고 130℃에서 10분간 가열건조하여 반경화상태로 한 75㎛수지부착 동박을 얻었다.
이 수지부착 동박을, 양면에 내층회로를 형성하고 흑화처리를 실시한 0.5mm두께의 FR-4기재를 코어로 하여 이 양면에 상기 수지부착 동박을 수지면이 내층판측이 되도록 적층하고, 실시예 1과 같은 조건으로 성형하여 내층배선들을 갖는 다층판을 얻었다. 이후 실시예 1과 같은 공정으로 다층프린트배선판을 얻었다.
이와 같이 하여 얻어진 다층프린트배선판의 외층동박 떼냄강도(kgf/cm)를 JIS-C6481법에 의해 측정했다. 얻어진 결과를 표 3에 나타낸다.
비교예 2
비교예 1과 똑같은 수지부착 내부배선을 갖는 다층판을 사용하여, (레이저에 의해 형성될 구멍에 대응하는) 가이드구멍을 레이저에 의해 형성될 구멍과 동일한 직경을 갖는 부분의 동박에 에칭에 의해 형성한다. 상기 동박은 완전히 에칭되지 않았다. 이후 실시예 1과 같은 조건으로 가공하여 다층프린트배선판을 얻었다.
이와 같이 하여 얻어진 다층프린트배선판의 위에 38㎛의 동도금을 형성 후의 외층동박 떼냄강도(kgf/cm)를 JIS-C6481법에 의해 측정했다. 얻어진 결과를 표 3에 나타낸다.
(표 3)
실시예 1 비교예 1 비교예 2
외층동박의떼냄강도(kgf/cm) 1. 1 0. 3 1. 8
외층동박두께(㎛) 20 20 38
가공가능한 최소패턴폭(㎛) 50 50 100
표 3에 나타내는 바와 같이, 알칼리난용성 금속층을 포함하는 실시예 1에서는, 비교예 1과 비교하여 수지와 외층배선의 외층동박 떼냄강도를 높일 수 있고, 또한 외층동박의 두께가 실시예 1 및 비교예 1에서 보다 두꺼운 비교예 2와 비교하여 미세한 회로를 에칭가공할 수 있다.
본 발명을 하나이상의 특정 실시예와 관련하여 설명했지만, 이 기술에 숙련된 사람들은 본 발명의 정신과 범위를 벗어나지 않는 많은 변형이 이루어짐을 인지할 것이다. 각각의 이들 실시예와 분명한 변형들은 다음에서 진술할 본 발명의 특허청구범위의 정신 및 범위내에서 예측된다.
본 발명의 다층프린트배선판의 제조방법에 따르면, 종래의 방법에 비하여 다층프린트배선판의 레이저에 의한 바이어홀형성을 용이하게 실시할 수 있고, 또한 도체와 기재의 밀착성이 개선된다.

Claims (10)

  1. (a) 동박의 편면에 산에칭용액에서 용해될 수 있는 알칼리난용성 금속을 전착시키는 단계;
    (b) 상기 (a)의 전착된 알칼리난용성 금속상에 열경화성수지를 도포하고, 상기 수지를 반경화상태로 경화하여 도포된 동박을 제조하는 단계;
    (c) 상기 (b)의 도포된 동박을, 편면 또는 양면에 내층배선을 갖는 내층판에 접착하고, 상기 열경화성 수지를 다층판(c)을 형성하기 위한 상기 내층판에 적층하는 단계;
    (d) 알칼리에칭용액으로 에칭하여 상기 동박을 제거함으로써 상기 알칼리난용성 금속을 노출시키는 단계;
    (e) 레이저빔을 조사하여 상기 알칼리난용성 금속과 상기 열경화성 수지에 동시에 바이어홀(via hole)을 형성하여 바이어홀이 형성되어 있는 다층판(e)을 형성하는 단계;
    (f) 상기 다층판(e)에 외층동박을 전착하여 외층을 형성한 후 외층배선을 형성하는 단계를 포함하는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  2. 제 1 항에 있어서,
    바이어홀이 이미 형성되어 있는 상기 다층판(e)에 동박을 전착하여 상기 외층배선을 형성하고, 포토레지스트를 상기 동박에 도포한 후 포토레지스트패턴을 형성하고, 외층동박과 알칼리난용성 금속의 부분을 산에칭하고, 포토레지스트패턴을 제거하는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  3. 제 1 항에 있어서,
    바이어홀이 이미 형성되어 있는 상기 다층판(e)에 포토레지스트를 도포하여 외층배선을 형성한 후, 포토레지스트패턴을 형성하고, 상기 포토레지스트패턴 사이에 동배선패턴을 전착하고, 상기 포토레지스트패턴을 제거하고, 상기 포토레지스트패턴 사이에 남아있는 알칼리난용성 금속을 산에칭으로 제거하는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  4. 제 1 항에 있어서,
    상기 알칼리난용성 금속이 전착되어 있는 상기 동박면의 조도(粗度)(Rz)는 0.5∼15㎛인 것을 특징으로 하는 다층프린트배선판의 제조방법.
  5. 제 1 항에 있어서,
    상기 동박의 두께는 5∼100㎛이고, 상기 알칼리난용성 금속층의 두께는 0.005∼3.0㎛인 것을 특징으로 하는 다층프린트배선판의 제조방법.
  6. 제 1 항에 있어서,
    상기 알칼리난용성 금속은 주석, 아연-주석합금, 아연-니켈합금 및 주석-동합금으로 이루어지는 그룹으로부터 선택되는 것을 특징으로 하는 다층프린트배선판의 제조방법.
  7. 제 1 항에 있어서,
    상기 동박은 전해동박 또는 압연동박인 것을 특징으로 하는 다층프린트배선판의 제조방법.
  8. 제 1 항에 있어서,
    상기 알칼리난용성 금속층의 위에 추가로 크로메이트층(chromate layer)을 설치한 것을 특징으로 하는 다층프린트배선판의 제조방법.
  9. 제 1 항에 있어서,
    상기 열경화성 수지층은 프리프레그(prepreg) 또는 열경화성 수지필름인 것을 특징으로 하는 다층프린트배선판의 제조방법.
  10. 제 1 항의 방법에 의해 제조되는 것을 특징으로 하는 다층프린트배선판.
KR10-1999-0000588A 1998-01-14 1999-01-12 블라인드 바이어를 구비한 다층프린트배선판의 제조방법 KR100535770B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17784/1998 1998-01-14
JP1778498 1998-01-14

Publications (2)

Publication Number Publication Date
KR19990067862A true KR19990067862A (ko) 1999-08-25
KR100535770B1 KR100535770B1 (ko) 2005-12-12

Family

ID=11953353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0000588A KR100535770B1 (ko) 1998-01-14 1999-01-12 블라인드 바이어를 구비한 다층프린트배선판의 제조방법

Country Status (7)

Country Link
US (1) US6107003A (ko)
EP (1) EP0935407B1 (ko)
KR (1) KR100535770B1 (ko)
CN (1) CN1162060C (ko)
AT (1) ATE322807T1 (ko)
DE (1) DE69930686T2 (ko)
TW (1) TW469228B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722742B1 (ko) * 2005-12-12 2007-05-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6211485B1 (en) * 1996-06-05 2001-04-03 Larry W. Burgess Blind via laser drilling system
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
CN1193652C (zh) 1999-03-23 2005-03-16 瑟基特·弗依卢森堡贸易公司 制造多层印刷电路板的方法及用于其中的复合片
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP3628585B2 (ja) * 2000-04-05 2005-03-16 株式会社日鉱マテリアルズ 銅張り積層板及び銅張り積層板のレーザーによる穴開け方法
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US6730857B2 (en) 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
KR100512807B1 (ko) 2001-04-05 2005-09-06 미쓰비시덴키 가부시키가이샤 적층재료의 탄산가스 레이저 가공방법
US6815709B2 (en) 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6663786B2 (en) 2001-06-14 2003-12-16 International Business Machines Corporation Structure having embedded flush circuitry features and method of fabricating
US20030155328A1 (en) * 2002-02-15 2003-08-21 Huth Mark C. Laser micromachining and methods and systems of same
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
WO2004004432A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
US20080136041A1 (en) * 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP2006229115A (ja) * 2005-02-21 2006-08-31 North:Kk 配線基板製造用金属部材と、それを用いた配線基板の製造方法
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN101466199B (zh) * 2007-12-21 2012-01-25 欣兴电子股份有限公司 利用激光形成电路板的盲孔的方法
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
TWI372007B (en) 2008-08-07 2012-09-01 Unimicron Technology Corp Method for fabricating blind via structure of substrate
CN101677066B (zh) * 2008-09-19 2011-10-12 钰桥半导体股份有限公司 增层线路板的制作方法
KR20110006627A (ko) * 2009-07-14 2011-01-20 아지노모토 가부시키가이샤 동박 적층판
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
CN102448252B (zh) * 2010-10-13 2014-04-30 宏恒胜电子科技(淮安)有限公司 电路板制作方法
CN102305880A (zh) * 2011-09-08 2012-01-04 高德(无锡)电子有限公司 防止印刷电路板电镀软金电性测试扎伤转接板
JP6314085B2 (ja) * 2012-03-09 2018-04-18 三井金属鉱業株式会社 プリント配線板の製造方法及びレーザー加工用銅箔
KR101299258B1 (ko) * 2012-10-26 2013-08-22 주식회사 에스아이 플렉스 인쇄회로기판의 bvh 깊이 최소화공법
KR101335271B1 (ko) * 2013-02-21 2013-11-29 주식회사 에스아이 플렉스 Via fill 동도금을 이용한 bvh도포 psr 인쇄공법
JP6304829B2 (ja) * 2013-03-05 2018-04-04 三井金属鉱業株式会社 レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法
TWI563886B (en) 2015-10-28 2016-12-21 Ind Tech Res Inst Insulating colloidal material and multilayer circuit structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021120A (en) * 1989-04-28 1991-06-04 Buck Roy V Process for etching patterned substrates
JP3026580B2 (ja) * 1990-04-20 2000-03-27 旭光学工業株式会社 データ信号復調装置
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
US5578696A (en) * 1993-04-07 1996-11-26 Nitto Denko Corporation Heat resistant adhesive film, an adhesion structure, and method of adhesion
DE69601784T2 (de) * 1995-11-24 1999-10-07 Koninkl Philips Electronics Nv Verfahren zur selektiven entfernung einer metallischen schicht von einem nichtmetallischen substrat
EP0868837A1 (en) * 1996-05-01 1998-10-07 AlliedSignal Inc. New method of forming fine circuit lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722742B1 (ko) * 2005-12-12 2007-05-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
DE69930686T2 (de) 2006-12-07
CN1226802A (zh) 1999-08-25
TW469228B (en) 2001-12-21
EP0935407A1 (en) 1999-08-11
US6107003A (en) 2000-08-22
CN1162060C (zh) 2004-08-11
EP0935407B1 (en) 2006-04-05
ATE322807T1 (de) 2006-04-15
DE69930686D1 (de) 2006-05-18
KR100535770B1 (ko) 2005-12-12

Similar Documents

Publication Publication Date Title
KR100535770B1 (ko) 블라인드 바이어를 구비한 다층프린트배선판의 제조방법
EP0948247B1 (en) Method For Making A Multi-Layer Printed Wiring Board
KR100389468B1 (ko) 수지피복 복합체박, 그 제조방법 및 용도
JP4728723B2 (ja) キャリア付き極薄銅箔
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
US3936548A (en) Method for the production of material for printed circuits and material for printed circuits
EP0996319B1 (en) Composite material used in making printed wiring boards
KR20010043662A (ko) 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법
JP3142270B2 (ja) プリント配線板の製造方法
US6117300A (en) Method for forming conductive traces and printed circuits made thereby
JP4032712B2 (ja) プリント配線板の製造方法
JP2003304068A (ja) プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
US6884944B1 (en) Multi-layer printed wiring boards having blind vias
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
JP2755058B2 (ja) 印刷配線板用金属箔とその製造法並びにこの金属箔を用いた配線板の製造法
JP3815765B2 (ja) 多層プリント配線板の製造方法
JPH10215072A (ja) 多層印刷配線板の製造方法
JP3559598B2 (ja) 印刷配線板用金属箔とその製造法並びにこの金属箔を用いた配線板の製造法
JP3615973B2 (ja) 新規な複合箔およびその製造方法、銅張り積層板
JP2003243810A (ja) 極細線パターンを有するプリント配線板製造方法。
JPH02238696A (ja) 銅箔と樹脂との密着性向上方法
JPH03108793A (ja) プリント配線板の製造方法
JPH04261095A (ja) プリント配線板の製造方法
JPH07263870A (ja) 配線板の製造方法
JPH05218649A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee