KR101299258B1 - 인쇄회로기판의 ｂｖｈ 깊이 최소화공법 - Google Patents

인쇄회로기판의 ｂｖｈ 깊이 최소화공법 Download PDF

Info

Publication number
KR101299258B1
KR101299258B1 KR1020120119522A KR20120119522A KR101299258B1 KR 101299258 B1 KR101299258 B1 KR 101299258B1 KR 1020120119522 A KR1020120119522 A KR 1020120119522A KR 20120119522 A KR20120119522 A KR 20120119522A KR 101299258 B1 KR101299258 B1 KR 101299258B1
Authority
KR
South Korea
Prior art keywords
coverlay
bvh
punching
raw material
processing step
Prior art date
Application number
KR1020120119522A
Other languages
English (en)
Inventor
정상호
정의남
Original Assignee
주식회사 에스아이 플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스아이 플렉스 filed Critical 주식회사 에스아이 플렉스
Priority to KR1020120119522A priority Critical patent/KR101299258B1/ko
Application granted granted Critical
Publication of KR101299258B1 publication Critical patent/KR101299258B1/ko
Priority to CN201310498762.4A priority patent/CN103796448B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 롤(roll)상태의 원자재를 일정한 크기를 재단한 다음 회로를 형성하는 원자재준비단계(S10)와, 상기 원자재준비단계(S10)에서 준비된 원자재의 단면 또는 양면에 적층될 커버레이를 타발하는 커버레이 타발단계(S20)와, 상기 커버레이 타발단계(S20)에서 타발된 커버레이를 원자재의 단면 또는 양면에 가접 및 적층하는 단계(S30)와, 상기 커버레이 가접 및 적층단계(S30)에서 적층된 커버레이 상면에 층간접착제(Prepreg) 및 구리(Copper)를 적적층하는 단계(S40)와, BVH을 형성하기 위하여 적층된 구리(Copper)를 오픈하는 구리(Copper)층 오픈단계(S50)와, 상기 구리(Copper)층 오픈단계(S50)에서 오픈된 구리(Copper)층의 저면에 위치한 층간접착제(Prepreg)층을 오픈하는 단계(S60)와, 오픈된 BVH에 디스미어처리를 하는 디스미어처리단계(S70)와, 상기 디스미어처리단계(S70)에서 디스미어처리가 완료되면 도금을 실시하는 도금단계(S80)를를 포함함으로서,
BVH Depth 깊이가 낮아짐에 따라 신뢰성 확보로 플라즈마 처리를 뺀 디스미어 처리로만으로 신뢰성 확보가 가능하게 된 인쇄회로기판의 BVH 깊이 최소화공법에 관한 것이다.

Description

인쇄회로기판의 ＢＶＨ 깊이 최소화공법{The printed circuit board manufacturing method}
본 발명은 인쇄회로기판의 BVH 깊이 최소화공법에 관한 것으로서, 더욱 상세하게는 BVH 가공 시 깊이(DEPTH)를 최소화하여 BVH 신뢰성을 확보하고 도금 작업에 안정성을 도모할 수 있도록 하는 인쇄회로기판의 BVH 깊이 최소화공법에 관한 것이다.
현재 FPCB 제품의 고기능화가 요구되고 있어 그에 따라 다층화 및 비아홀(BVH) 형성이 이루어지고 있다.
상기 비아홀(BVH)은 BVH의 깊이를 결정하는 프리프레그(prepreg), 커버레이(coverlay)를 얇은 것으로 사용함으로서 BVH 깊이는 낮아지나 고객사에서 요청하는 총 두께를 맞추기 못하는 문제점이 발생하여 BVH 깊이가 깊게 형성하였다.
그러나, BVH의 깊이가 깊을수록 BVH 신뢰성 확보에 어려움을 가지고 있어 이를 해결하고자 대부분의 업체에서는 도 1에 도시된 바와 같이, 플라즈마 또는 디스미어 공정 진행으로 신뢰성 확보하고 있다. 그러나, 종래의 방법은 플라즈마나 디스미어의 전처리 공정 추가로 인해 생산성이 저하되는 문제점이 발생되어 있으며,
전처리 공정인 플라즈마 또는 디스미어 공정 또한 BVH에 요구되는 조건에 미달될 경우에는 도 2에 도시된 바와 같이 바닥면에 오염 및 레진(resin)이 완벽히 제거가 되지 않아 스미어(smear)가 발생이 되고, 과하게 처리될 경우에는 도 3에 도시된 바와 같이 보이드(void) 불량 발생이 나타나 도금 진행에도 도금액이 원활하게 침투가 되지 않으므로 불량 발생이 나타나게 된다.
상기와 같이 플라즈마 및 디스미어 처리 이외에 표면 BVH WINDOW 사이즈 확대로 종횡비(aspect ratio)를 확보할 수 있었으나 BVH 사이즈를 확대할 경우에는 패턴 작업 시 도 4에 도시된 바와 같이 치우침 및 홀 터짐이 발생하므로 생산성 저하 및 불량률이 상승되는 문제점이 있었다.
이 외에도 다른 방법들로 BVH 신뢰성을 확보하려 하지만 추가적인 불량들이 발생이 되어 BVH 신뢰성 확보에 어려움을 겪고 있다.
대한민국 특허청 등록특허공보 제10-0632557호
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 커버레이(Coverlay) 타발 작업에서 BVH SIZE와 치우침을 감안하여 타발 작업이 진행되므로 타발된 커버레이(Coverlay)의 상부에 층간접착제(Prepreg) 및 구리(Copper)를 적층할 경우 BVH이 형성되는 부분에는 커버레이(Coverlay)이 존재하지 않게 되어, BVH 영역에만 커버레이(Coverlay)가 없고 다른 영역에는 커버레이(Coverlay)가 존재하므로 총두께는 만족하되 BVH의 깊이는 최소화할 수 있는 인쇄회로기판의 BVH 깊이 최소화공법을 제공하는 것이다.
본 발명은 앞서 본 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의해 구현된다.
본 발명은 롤(roll)상태의 원자재를 일정한 크기를 재단한 다음 회로를 형성하는 원자재준비단계(S10)와, 상기 원자재준비단계(S10)에서 준비된 원자재의 단면 또는 양면에 적층될 커버레이를 타발하는 커버레이 타발단계(S20)와, 상기 커버레이 타발단계(S20)에서 타발된 커버레이를 원자재의 단면 또는 양면에 가접 및 적층하는 단계(S30)와, 상기 커버레이 가접 및 적층단계(S30)에서 적층된 커버레이 상면에 층간접착제(Prepreg) 및 구리(Copper)를 적적층하는 단계(S40)와, BVH을 형성하기 위하여 적층된 구리(Copper)를 오픈하는 구리(Copper)층 오픈단계(S50)와, 상기 구리(Copper)층 오픈단계(S50)에서 오픈된 구리(Copper)층의 저면에 위치한 층간접착제(Prepreg)층을 오픈하는 단계(S60)와, 오픈된 BVH에 디스미어처리를 하는 디스미어처리단계(S70)와, 상기 디스미어처리단계(S70)에서 디스미어처리가 완료되면 도금을 실시하는 도금단계(S80)를 포함하는 것을 특징으로 한다.
본 발명의 상기 커버레이 타발단계(S20)는 도금이 될 부분과 BVH이 형성될 부분의 BVH SIZE와 치우침을 감안하여 타발되는 것을 특징으로 한다.
본 발명의 상기 커버레이 타발단계(S20)는 Laser 작업 방식, 금형 타발 방식, BVH사이 간격 작업 방식을 이용하여 커버레이를 타발하는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 인쇄회로기판의 BVH 깊이 최소화공법은 커버레이(Coverlay) 타발 작업에서 BVH SIZE와 치우침을 감안하여 타발 작업이 진행되므로 타발된 커버레이(Coverlay)의 상부에 층간접착제(Prepreg) 및 구리(Copper)를 적층할 경우 BVH이 형성되는 부분에는 커버레이(Coverlay)이 존재하지 않게 되어, BVH 영역에만 커버레이(Coverlay)가 없고 다른 영역에는 커버레이(Coverlay)가 존재하므로 총두께는 만족하되 BVH의 깊이는 최소화할 수 있는 효과를 도모할 수 있다.
또한, 본 발명은 BVH Depth중 Coverlay가 제외가 되어 기존 대비 두께가 평균적으로 20um이상 낮아지며, Aspect Ratio 값도 약 20% 줄어 기존 Aspect Ratio 값이 평균적으로 75~85%에서 55~65%로 나타나 도금 작업시에도 도금액이 원활하게 침투가 되어 안정적으로 작업이 가능하고 BVH Depth가 낮아져 신뢰성 확보가 가능한 효과를 지닌다.
또한, 본 발명은 BVH Depth 깊이가 낮아짐에 따라 신뢰성 확보로 플라즈마 처리를 뺀 디스미어 처리로만으로 신뢰성 확보가 가능하게 된 효과를 도모할 수 있다.
또한, 본 발명은 표면 BVH WINDOW SIZT는 변경 없이 Depth 자체만 낮아짐에 따라 홀 치우침 및 홀 터짐이 방지가 되고 생산성 향상 및 불량률이 줄어드는 효과가 나타난다.
도 1은 종래의 BVH 신뢰성 확보를 위한 공정의 개략적인 흐름도이고,
도 2는 종래의 BVH 신뢰성 확보 공정에서 전처리 과정의 조건 미달 시 발생되는 문제점을 나타내는 사진이며,
도 3는 종래의 BVH 신뢰성 확보 공정에서 전처리 과정의 조건이 과할 경우 발생되는 문제점을 나타내는 사진이고,
도 4는 종래의 BVH 신뢰성 확보 공정에서 BVH의 표면사이즈를 확대하였을 경우 발생되는 문제점을 나타내는 사진이며,
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 BVH 깊이 최소화공법에 대한 개략적인 흐름도이고,
도 6은 본 발명의 일 실시예에 따른 커버레이 가접 및 적층단계를 개략적으로 도시한 도면이며,
도 6 내지 도 8은 본 발명의 일실예에 따른 BVH 깊이 최소화공법이 적용된 인쇄회로기판에 대한 사진이다.
이하에서는 본 발명에 따른 인쇄회로기판의 BVH 깊이 최소화공법을 첨부된 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 BVH 깊이 최소화공법에 대한 개략적인 흐름도이고, 도 6은 본 발명의 일 실시예에 따른 커버레이 가접 및 적층단계를 개략적으로 도시한 도면이며, 도 6 내지 도 8은 본 발명의 일실예에 따른 BVH 깊이 최소화공법이 적용된 인쇄회로기판에 대한 사진이다.
본 발명은 도 5에 도시된 바와 같이, 롤(roll)상태의 원자재를 일정한 크기를 재단한 다음 회로를 형성하는 원자재준비단계(S10)와, 상기 원자재준비단계(S10)에서 준비된 원자재의 단면 또는 양면에 적층될 커버레이를 타발하는 커버레이 타발단계(S20)와, 상기 커버레이 타발단계(S20)에서 타발된 커버레이를 원자재의 단면 또는 양면에 가접 및 적층하는 단계(S30)와, 상기 커버레이 가접 및 적층단계(S30)에서 적층된 커버레이 상면에 층간접착제(Prepreg)층 및 구리(Copper)층를 적층하는 단계(S40)와, BVH을 형성하기 위하여 적층된 구리(Copper)에 홀을 가공하는 구리(Copper)층 홀 가공단계(S50)와, 상기 구리(Copper)층 홀 가공단계(S50)에서 노출된 층간접착제(Prepreg)층에 홀을 가공하는 단계(S60)와, 오픈된 BVH에 디스미어처리를 하는 디스미어처리단계(S70)와, 상기 디스미어처리단계(S70)에서 디스미어처리가 완료되면 도금을 실시하는 도금단계(S80)를 포함한다.
상기 원자재준비단계(S10)는 롤(ROLL) 상태의 원자재를 일정한 크기로 절단하여, 원자재에 덮여있는 동박에 필요한 회로를 만들어내는 단계이다. 상기 회로는 산성 약품과 약품에 견디는 레지스트를 이용하여 동박을 부식(에칭)하여 회로를 만든다.
상기 커버레이 타발단계(S20)는 커버레이(Coverlay)에 추후 도금이 될부분과 BVH이 형성된 부분을 오픈하여 타발하는 단계로서, Laser 작업 방식, 금형 타발 방식, BVH사이 간격 작업 방식으로 이루어진다.
상기 Laser 작업 방식은 금형 타발 방식보다 tight한 공차가 가능하고 적은 수량 진행 시 비용이 유리하며, BVH Size와 Laser 편측 치우침을 계산하면 50um~70um의 공차가 발생하므로 양측을 계산하면 대략 100um~140um 가 필요하게 된다.
상기 금형 타발 방식은 laser 작업 방식보다 공차가 필요하지만 많은 수량 진행 시 비용이 유리하며, BVH Size와 Laser 편측 치우침을 계산하면 100~200um의 공차가 발생하므로 양측을 계산하면 대략 200~400um 가 필요하게 된다.
상기 BVH사이 간격 작업 방식은 금형 타발 방식에서 BVH 사이 간격 공차(500um)가 나오지 않는 경우 각 BVH을 통합하여 OPEN 한다.
상기 커버레이 가접 및 적층단계(S30)는 상기 원자재의 기판 표면에 열압착하여 동박에 형성된 회로층을 보호하기 위한 절연층인 커버레이를 가접 및 적층하는 단계로서, 상기 가접공정은 커버레이를 적층할 때 적층 압력에 의해 밀리거나 틀어지는 것을 방지하기 위해 임시로 붙이는 공정을 말한다.
상기 층간접착제(Prepreg)층 및 구리(Copper)층를 적층하는 단계(S40)는 상기 커버레이 가접 및 적층단계(S30)에서 적층된 커버레이(Coverlay)
상기 구리(Copper)층 홀 가공단계(S50)는 UV LASER나 노광 에칭을 이용하여 조사함으로서 홀이 형성되어 저면에 위치한 층간접착제층의 표면이 외부로 노출되는 단계이다
상기 층간접착제(Prepreg)층 홀 가공하는 단계(S60)는 상기 구리(Copper)층 홀 가공단계(S50)에서 제거된 구리층의 저면에 위치하는 층간접착제(Prepreg)층에 레이저를 조사하여 층간접착제(Prepreg)층에 홀을 가공하는 단계다.
상기 디스미어처리단계(S70)는 홀 가공시 내층의 수지가 녹아나와 홀의 내벽에 부착된 내층의 접착을 방해하므로 화학적인 방법으로 제거하는 단계이다.
상기 도금단계(S80)는 오픈된 BVH의 내벽에 화학적 전기적 방법을 이용하여 동을 입히는 공정으로 이를 통해 BVH가 가공되어 관통된 내/외층을 전기적으로 접속(도통)이 되도록 하는 단계이다.
기존 BVH Depth는 구리(Copper)층, 층간접착제(Prepreg)층, 및 커버레이(Coverlay)를 모두 합친 두께 값이지만 본 발명의 BVH Depth는 커버레이(Coverlay) 타발 작업에서 BVH SIZE와 치우침을 감안하여 타발 작업이 진행되므로 타발된 커버레이(Coverlay)의 상부에 층간접착제(Prepreg)층 및 구리(Copper)층을 적층할 경우 BVH이 형성되는 부분에는 커버레이(Coverlay)이 존재하지 않게 된다. 따라서, BVH 영역에만 커버레이(Coverlay)가 없고 다른 영역에는 커버레이(Coverlay)가 존재하여 총두께는 만족하되 BVH의 깊이는 최소화할 수 있는 효과를 지닌다.
이상에서, 출원인은 본 발명의 다양한 실시예들을 설명하였지만, 이와 같은 실시예들은 본 발명의 기술적 사상을 구현하는 일 실시예일 뿐이며, 본 발명의 기술적 사상을 구현하는 한 어떠한 변경예 또는 수정예도 본 발명의 범위에 속하는 것으로 해석되어야 한다.
S10 : 원자재준비단계
S20 : 커버레이 타발단계
S30 : 커버레이 가접 및 적층단계
S40 : 층간접착제(Prepreg)층 및 구리(Copper)층을 적층하는 단계
S50 : 구리(Copper)층 홀 가공단계
S60 : 층간접착제(Prepreg)층 홀 가공하는 단계
S70 : 디스미어처리단계
S80 : 도금단계

Claims (3)

  1. 롤(roll)상태의 원자재를 일정한 크기를 재단한 다음 회로를 형성하는 원자재준비단계(S10)와, 상기 원자재준비단계(S10)에서 준비된 원자재의 단면 또는 양면에 적층될 커버레이를 타발하는 커버레이 타발단계(S20)와, 상기 커버레이 타발단계(S20)에서 타발된 커버레이를 원자재의 단면 또는 양면에 가접 및 적층하는 단계(S30)와, 상기 커버레이 가접 및 적층단계(S30)에서 적층된 커버레이 상면에 층간접착제(Prepreg)층 및 구리(Copper)층을 적층하는 단계(S40)와, BVH을 형성하기 위하여 적층된 구리(Copper)층의 상부에 UV레이저나 노광 에칭을 이용하여 조사함으로서 홀이 형성되어 저면에 위치한 층간접착제층의 표면이 외부로 노출되는 구리(Copper)층 홀 가공단계(S50)와, 상기 구리(Copper)층 홀 가공단계(S50)에서 형성된 홀에 의해 노출된 층간접착제층의 상부에 UV레이저나 노광 에칭을 이용하여 조사함으로서 홀이 형성되어 층간접착제층의 저면에 위치한 원자재의 표면이 외부로 노출되는 층간접착제(Prepreg)층을 홀 가공단계(S60)와, 가공된 BVH에 디스미어처리를 하는 디스미어처리단계(S70)와, 상기 디스미어처리단계(S70)에서 디스미어처리가 완료되면 도금을 실시하는 도금단계(S80)를 포함하며,
    상기 커버레이 타발단계(S20)는 Laser 작업 방식, 금형 타발 방식, BVH사이 간격 작업방식 중에 어느 하나를 이용하여 커버레이를 타발되며, BHV SIZE와 편측치우침을 감안하여 레이져 작업방식은 양측 100~140um의 공차가 필요하며, 금형타발방식은 양측 200~400um가 필요하게 되며, BVH사이 간격 작업 방식은 금형 타발 방식에서 BVH 사이 간격 공차(500um)가 나오지 않는 경우 각 BVH을 통합하여 OPEN하는 것을 특징으로 하는 인쇄회로기판의 BVH 깊이 최소화공법


  2. 삭제
  3. 삭제
KR1020120119522A 2012-10-26 2012-10-26 인쇄회로기판의 ｂｖｈ 깊이 최소화공법 KR101299258B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120119522A KR101299258B1 (ko) 2012-10-26 2012-10-26 인쇄회로기판의 ｂｖｈ 깊이 최소화공법
CN201310498762.4A CN103796448B (zh) 2012-10-26 2013-10-22 印刷电路板bvh深度的最小化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120119522A KR101299258B1 (ko) 2012-10-26 2012-10-26 인쇄회로기판의 ｂｖｈ 깊이 최소화공법

Publications (1)

Publication Number Publication Date
KR101299258B1 true KR101299258B1 (ko) 2013-08-22

Family

ID=49221091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119522A KR101299258B1 (ko) 2012-10-26 2012-10-26 인쇄회로기판의 ｂｖｈ 깊이 최소화공법

Country Status (2)

Country Link
KR (1) KR101299258B1 (ko)
CN (1) CN103796448B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058418A (ko) * 2002-12-26 2004-07-05 삼성전기주식회사 휴대폰용 리지드 플렉시블 인쇄회로기판의 제조방법
KR100722620B1 (ko) 2005-10-31 2007-05-28 삼성전기주식회사 리지드 플렉시블 인쇄회로기판 및 그 제조 방법
KR100751471B1 (ko) 2006-02-02 2007-08-23 영풍전자 주식회사 연성인쇄회로기판의 윈도우 오픈부 형성 방법
KR100894701B1 (ko) 2007-10-04 2009-04-24 삼성전기주식회사 경연성 인쇄회로기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0999731B1 (en) * 1997-07-08 2011-01-05 Ibiden Co., Ltd. Printed wiring board comprising conductor circuits for solder pads
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
CN100493297C (zh) * 2006-06-26 2009-05-27 景硕科技股份有限公司 自动化制程中卷带式薄状体的图案化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058418A (ko) * 2002-12-26 2004-07-05 삼성전기주식회사 휴대폰용 리지드 플렉시블 인쇄회로기판의 제조방법
KR100722620B1 (ko) 2005-10-31 2007-05-28 삼성전기주식회사 리지드 플렉시블 인쇄회로기판 및 그 제조 방법
KR100751471B1 (ko) 2006-02-02 2007-08-23 영풍전자 주식회사 연성인쇄회로기판의 윈도우 오픈부 형성 방법
KR100894701B1 (ko) 2007-10-04 2009-04-24 삼성전기주식회사 경연성 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN103796448B (zh) 2017-03-01
CN103796448A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5915882B2 (ja) 配線板及びその製造方法
JP5464760B2 (ja) 多層回路基板の製造方法
WO2014104328A1 (ja) 支持基板付き積層体とその製造方法及び多層配線基板の製造方法
KR20110036147A (ko) 인쇄회로기판의 제조방법
TW201233479A (en) Laser processing method, and method for manufacturing method multilayer flexible printed wiring board using the laser processing method
US9756732B2 (en) Device embedded substrate and manufacturing method of device embedded substrate
CN114126259B (zh) 一种上侧壁非金属化而下侧壁金属化的阶梯孔的制作方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
EP2007179B1 (en) Multilayer circuit board having cable portion and method for manufacturing same
JP6016004B2 (ja) 配線基板及びその製造方法
KR101299258B1 (ko) 인쇄회로기판의 ｂｖｈ 깊이 최소화공법
JP2007080858A (ja) 多層プリント配線板及びその製造方法
CN113225940B (zh) Pcb的制作方法
JP2012204749A (ja) リジッドフレキシブルプリント配線板及びその製造方法
JP2012234937A (ja) リジッドフレキシブルプリント配線板及びその製造方法
US20130186674A1 (en) Multi-layer printed circuit board (pcb)
JP2015177164A (ja) フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
JP2013074270A (ja) リジッドフレキシブルプリント配線板の製造方法
TWI596999B (zh) Laminate for manufacturing printed wiring board, manufacturing method thereof, and manufacturing method of printed wiring board
KR101009729B1 (ko) Ｐｔｈ를 이용하여 ｂｖｈ를 형성하는 다층 연성인쇄회로 및 그 제조방법
JP2013051325A (ja) リジッドフレキシブルプリント配線板の製造方法
JP2008198660A (ja) プリント基板及びプリント基板の製造方法
JP6467884B2 (ja) ピーラブル金属箔とその製造方法、及び印刷配線板の製造方法
JP2017152493A (ja) 印刷配線板の製造方法
JP5559266B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 7