JP5464760B2 - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP5464760B2
JP5464760B2 JP2011232220A JP2011232220A JP5464760B2 JP 5464760 B2 JP5464760 B2 JP 5464760B2 JP 2011232220 A JP2011232220 A JP 2011232220A JP 2011232220 A JP2011232220 A JP 2011232220A JP 5464760 B2 JP5464760 B2 JP 5464760B2
Authority
JP
Japan
Prior art keywords
circuit
outer layer
layer substrate
substrate
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011232220A
Other languages
English (en)
Other versions
JP2013089925A (ja
Inventor
裕史 稲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011232220A priority Critical patent/JP5464760B2/ja
Priority to US13/644,888 priority patent/US8884166B2/en
Priority to CN201210397485.3A priority patent/CN103068189B/zh
Publication of JP2013089925A publication Critical patent/JP2013089925A/ja
Application granted granted Critical
Publication of JP5464760B2 publication Critical patent/JP5464760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、多層回路基板の製造方法及び多層回路基板に関する。
内層回路を有する内層基板及び外層回路を有する外層基板を積層した多層回路基板のうち、内層回路の一部を露出させた構造の多層回路基板の製造方法が知られている(例えば、下記特許文献1参照)。この多層回路基板は、次のように製造される。すなわち、内層基板の内層回路の端子露出側の面に、端子の露出部分よりも大きな開口を有する層間接着層を介して外層基板を積層する。
そして、外層基板に対しては、層間接着層の開口よりも外側の位置に、最終的に除去すべき部分を挟むようにして一対のスリットを形成し、外層基板の外層回路を回路形成する。最後に、スリットを跨ぐように打ち抜き加工を施し、内層回路の端子部分を露出させる。このように多層回路基板を製造すれば、積層後にスリットよりも端子側に層間接着層が存在する構造のため、スリットが層間接着層によりふさがれて、外層回路をエッチングなどにより形成する際の端子部分への薬液の浸入を防ぐことができるとされている。
特開2010−206124号公報
しかしながら、上記特許文献1に開示された従来の製造方法では、実際の製造に際しての各材料の位置合わせが困難となるため、端子部分への薬液の浸入を確実に防げるかどうかは位置合わせの正確性に委ねる部分が強く、結果的にコストが掛かる上に歩留まりが低下するおそれがある。
また、層間接着層に開口を形成してから積層するため、開口部分の基板全体厚が他の部分に比べて薄くなり、積層時の圧力が不足して外層基板に凹凸が発生するので、微細な外層回路の形成が困難となる問題がある。
この発明は、上述した従来技術による問題点を解消し、簡易且つ低コストに外層基板の平坦性を確保しつつ歩留まりを向上させることができる多層回路基板の製造方法及び多層回路基板を提供することを目的とする。
本発明に係る第1の多層回路基板の製造方法は、内層回路の一部が露出する多層回路基板の製造方法であって、一方の面に導体層が形成されると共に他方の面に離型紙で覆われた接着層が形成された外層基板に対して、内層回路の少なくとも一部が露出した内層基板の回路露出部分に対応する領域の外周に沿うように、前記外層基板を貫通しつつ閉路状とはならない1以上の第1スリット部を形成する工程と、前記外層基板の離型紙に対して、前記回路露出部分に対応する領域の離型紙が残存するように前記第1スリット部と繋がるハーフカット部を形成し、前記残存離型紙以外の離型紙を剥離して除去する工程と、前記内層基板の内層回路側と前記外層基板の前記接着層側とが対向し、前記回路露出部分上に前記残存離型紙が位置するように前記内層基板及び前記外層基板を積層・キュアする工程と、前記外層基板に外層回路を形成する工程と、前記外層基板に対して、前記第1スリット部と繋がる第2スリット部を形成する工程と、前記外層基板の前記第1及び第2スリット部で囲まれた領域を前記残存剥離紙ごと剥離して、前記回路露出部分を露出させる工程とを備えたことを特徴とする。
また、本発明に係る第2の多層回路基板の製造方法は、内層回路の一部が露出する多層回路基板の製造方法であって、一方の面に導体層が形成されると共に他方の面に接着層が形成された外層基板の前記接着層に対して、内層回路の少なくとも一部が露出した内層基板の回路露出部分に対応するように、前記回路露出部分を覆う大きさのマスク材を貼り付ける工程と、前記外層基板に対して、前記マスク材の形状に沿うように前記外層基板を貫通しつつ閉路状とはならない1以上の第1スリット部を形成する工程と、前記内層基板の内層回路側と前記外層基板の前記接着層側とが対向し、前記回路露出部分上に前記マスク材が位置するように前記内層基板及び前記外層基板を積層・キュアする工程と、前記外層基板に外層回路を形成する工程と、前記外層基板に対して、前記第1スリット部と繋がる第2スリット部を形成する工程と、前記外層基板の前記第1及び第2スリット部で囲まれた領域を前記マスク材ごと剥離して、前記回路露出部分を露出させる工程とを備えたことを特徴とする。
本発明に係る第1及び第2の多層回路基板の製造方法によれば、層間の接着層を加工することなく、内層基板の内層回路の回路露出部分上に、離型紙又はマスク材が残存するようにして接着層を介して各基板を積層する。このため、積層時の外層基板の平坦性を確保することができ、第1スリット部は接着層によってふさがれ、外層基板の外層回路形成時にエッチングの薬液が回路露出部分に浸入することはない。
また、残存する離型紙やマスク材ごと外層基板を打ち抜いて内層回路の回路露出部分を露出させるので、簡易な方法で低コストに内層回路を露出させることができる。これにより、多層回路基板の歩留まりを向上させることができる。
なお、本発明に係る第1の製造方法における一つの実施形態においては、前記残存剥離紙が、前記回路露出部分よりも面積が大きい。
また、他の実施形態においては、前記第2スリット部が、前記ハーフカット部を包含するように形成される。
本発明に係る多層回路基板は、内層基板のコネクタ部が露出した多層回路基板において、前記コネクタ部を含む内層回路が形成された内層基板と、絶縁層上に外層回路が形成されると共に、前記コネクタ部に対応する領域が剥離された外層基板とからなり、前記内層基板の内層回路側と前記外層基板の絶縁層側とが対向するように接着層を介して接着されると共に、前記内層回路の前記コネクタ部以外の導体層は、前記接着層によって直接的に前記外層基板と接着されていることを特徴とする。
本発明によれば、簡易且つ低コストに外層基板の平坦性を確保しつつ歩留まりを向上させることができる。
本発明の第1の実施形態に係る多層回路基板の製造工程を示すフローチャートである。 同多層回路基板を製造工程順に示す断面図である。 同多層回路基板を製造工程順に示す断面図である。 同多層回路基板の製造工程の一部の概念を拡大して示す断面図である。 同多層回路基板の製造工程の一部を示す斜視図である。 同多層回路基板の完成品を示す断面図である。 本発明の第2の実施形態に係る多層回路基板を示す断面図である。 図7のA矢視断面図である。 同多層回路基板を製造工程順に示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る多層回路基板の製造方法及び多層回路基板を詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る多層回路基板の製造工程を示すフローチャートである。図2及び図3は、この多層回路基板を製造工程順に示す断面図である。図4は、この多層回路基板の製造工程の一部の概念を拡大して示す断面図である。図5は、この多層回路基板の製造工程の一部を示す斜視図である。図6は、多層回路基板の完成品を示す断面図である。まず、図2(a)に示すように、ベース基材11に接着剤12を介して銅箔等の導体層13が貼り付けられた片面銅張積層板(片面CCL)からなる外層基板10を用意する。
ベース基材11は、例えば樹脂フィルムにより構成されている。樹脂フィルムとしては、例えば熱可塑性のポリイミド、ポリオレフィン、液晶ポリマーなどからなる樹脂フィルムや、熱硬化性のエポキシ樹脂からなる樹脂フィルムなどを用いることができる。接着剤12は、エポキシ系やアクリル系接着剤など、揮発成分が含まれた有機系接着剤などからなる。導体層13は、銅箔の他、金、銀、アルミニウム等の金属部材により構成されていてもよい。
次に、図中白抜き矢印で示すように、外層基板10のベース基材11側の面に、離型紙8が貼り付けられた接着層9を貼り付ける。これにより、接着層9を介して離型紙8がベース基材12を挟んで導体層13とは反対側の面に形成された外層基板10を準備する(ステップS100)。
離型紙8は、約150℃〜170℃の温度に耐えられるPETフィルムなどの樹脂系フィルムや、金属部材、紙材又は接着層9を構成する接着剤に予め貼り付けられている離型紙などにより構成される。また、離型紙8の厚さを調整するために、インク等による印刷で離型紙8を形成するようにしてもよい。
一方、図2(b)に示すように、ベース基材21の両面に接着剤22を介して銅箔等の導体層をパターン形成してなる内層回路23が形成された内層基板20を用意する。そして、例えば内層基板20の一方の面側の内層回路23上に、更に接着剤7を介してカバーレイ6を貼り付ける。
このカバーレイ6及び接着剤7は、所定箇所において除去されているので、内層基板20には、例えば開口径aの回路露出部分23aが形成される。この回路露出部分23aには、例えばコネクタ部となるべく内層回路23による端子が形成されている。そして、このようにして構成された内層基板20を、上記外層基板10と共に準備する(ステップS100)。なお、カバーレイ6は、例えば上記のような樹脂フィルムからなり、その他、内層基板20を構成する各部は外層基板10の各部と同様の構成からなる。
次に、図2(c)に直線矢印で示すように、積層時に内層基板20の回路露出部分23aと対応する外層基板10の領域の外周に沿うように、ビクトリア型やトムソン型の刃型を用い、例えば導体層13側から外層基板10を貫通しつつ閉路状とはならない1以上の第1スリット部17を形成する(ステップS102)。この第1スリット部17の一例を図5(a)に示す。この例では、四辺の対向する2辺に第1スリット部17が形成されている。この第1スリット部17は、上記領域の外周との間隙を設計上極力設けないように形成されるが、積層時における接着層9の流動性によっては約0mm〜0.3mm程度の間隙を設けるように形成されてもよい。
その後、外層基板10の離型紙8に対して、回路露出部分23aと対応する領域の離型紙8が残存するように、ハーフカット型やレーザを用いて、第1スリット部17と繋がる(連続する)ハーフカット部18を形成する(ステップS104)。これら第1スリット部17及びハーフカット部18により囲まれた領域の径bは、好ましくは開口径aよりも大きいものである。
第1スリット部17及びハーフカット部18は、より詳しくは図4(a)に示すように形成されている。すなわち、第1スリット部17は、上記のように外層基板10の導体層13側から導体層13、接着剤12、ベース基材11、接着層9及び離型紙8を厚さ方向に貫通するように形成される。このため、第1スリット部17における接着層9と外層基板10の切断端面は厚さ方向に同一となる。
一方、ハーフカット部18は、外層基板10の離型紙8側から離型紙8を厚さ方向に貫通して接着層9の途中辺りまで切断するように形成される。なお、ハーフカット部18は、ベース基材11まで切断するように形成されてもよい。このように第1スリット部17及びハーフカット部18を形成したら、図3(d)及び図5(b)に示すように、外層基板10の残存離型紙8a以外の離型紙8を図3(d)中矢印で示すように接着層9から剥離して除去する。
次に、図3(e)に示すように、内層基板20の回路露出部分23a側と外層基板10の接着層9側とが対向するように配置し、回路露出部分23a上に残存離型紙8aがくるように位置合わせして、外層基板10と内層基板20を積層し、キュアする(ステップS106)。
このとき、第1スリット部17及びハーフカット部18は、接着層9が溶融した後に固まるため、図4(b)に示すように、接着層9の内部においては塞がった状態となる。すなわち、残存離型紙8a上の接着層9が積層時の加熱加圧により残存離型紙8aの周囲に流れるので、接着層9内の第1スリット部17やハーフカット部18は確実に塞がれる。
また、中空状態の回路露出部分23a上に残存離型紙8aが配置されているので、積層・キュア時の圧力変動にも外層基板10が撓んだりすることなく、基板全体の平坦性を確保することができる。これにより、外層基板10における回路形成やマスキング処理などを容易に行うことが可能となる。
なお、積層時の位置合わせは、公知の画像解析処理により行うようにしたり、例えば第1スリット部17の形成時に、外層基板10の端部近傍(例えば、四隅)に位置決めピンを形成して、この位置決めピンが挿入される位置決め孔を内層基板20の端部近傍に形成した上で、両者が嵌合するようにして行うようにしてもよい。
その後、外層基板10の導体層13に対し、エッチングやスルーホール加工などを施すことにより、外層回路13a(図6参照)等を形成し(ステップS108)、図3(f)に示すように、外層基板10に対して、第1スリット部17と繋がる第2スリット部19を形成する(ステップS110)。
この第2スリット部19は、より詳しくは図4(c)及び図5(c)に示すように、ハーフカット部18があった部分を包含するように厚さ方向に形成される。これにより、厚さ方向の位置精度を厳密にしなくとも多層回路基板の完成時にハーフカット部18の跡が残らないようにすることができる。
最後に、図3(f)中白抜き矢印及び図5(d)で示すように、外層基板10の第1及び第2スリット部17,19で囲まれた領域、すなわち内層基板20の回路露出部分23aに対応する領域を残存離型紙8aごと剥離することにより、図6に示すような多層回路基板が製造される。残存離型紙8aは、剥離される部分の一種の補強材のような役目を果たすので、容易に剥がすことが可能となる。
[第2の実施形態]
図7は、本発明の第2の実施形態に係る多層回路基板を示す断面図である。図8は、図7のA矢視断面図である。図9は、多層回路基板を製造工程順に示す断面図である。図7及び図8に示すように、第2の実施形態に係る多層回路基板は、内層基板20の内層回路23上に接着剤7及びカバーレイ6が設けられていない点が、第1の実施形態に係る多層回路基板と相違している。
すなわち、図7及び図8に示すように、多層回路基板は、内層基板20の内層回路23と接着層9とが直接接着された上で、外層基板10と内層基板20とが積層されている。接着層9に残存離型紙8a(図示せず)を配置しておいた領域が外層基板10ごと最後に剥離されて内層回路23が露出され、回路露出部分23aが形成される。
このように構成された第2の実施形態に係る多層回路基板は、基本的には第1の実施形態に係る多層回路基板と同様の製造工程にて製造される。まず、離型紙8が設けられた上記のような外層基板10を準備すると共に、内層回路23が形成された上記のような内層基板20を準備する。
次に、図2(c)に示すような第1スリット部17及びハーフカット部18を外層基板10に形成し、図3(d)に示すように、回路露出部分23aに対応する領域の残存離型紙8aを残して離型紙8を剥離する。そして、図9(a)に示すように、内層回路23の回路露出部分23aとなるべき部分上に残存離型紙8aが位置するように位置合わせをして外層基板10と内層基板20とを積層・キュアする。
その後、外層基板10の導体層13を加工して外層回路13aを形成し、図9(b)に示すように、第2スリット部19を形成した上で、図中白抜き矢印で示すように、外層基板10の回路露出部分23aと対応する領域を残存離型紙8aごと剥離して、図7及び図8に示すような第2の実施形態に係る多層回路基板を製造する。
この第2の実施形態に係る多層回路基板によれば、内層回路23上にカバーレイ6及び接着剤7が設けられていないため、第1の実施形態に係る多層回路基板と同様の作用効果を奏すると共に、基板全体の厚さを抑えることが可能となる。また、通常、カバーレイ6が設けられていない場合は、積層・キュア時に接着層9が流動してしまうため、内層回路23を露出させることは不可能であるが、本実施形態によれば残存離型紙8aの存在により、接着層9の流動の問題が起こらないので、可能となる。このため、材料コストを抑えて回路露出部分23aを露出させることができる。
[第3の実施形態]
第3の実施形態に係る多層回路基板の製造方法は、第1及び第2の実施形態に係る多層回路基板の製造方法と次の点が相違している。すなわち、第3の実施形態に係る多層回路基板の製造方法では、外層基板10に設けられる離型紙8が、予め内層回路23の回路露出部分23aに対応する領域を覆うようにカットされて接着層9に貼り付けられている点が、第1及び第2の実施形態に係る製造方法とは相違している。なお、離型紙8の代わりにマスクテープ等を用いても良く、これら離型紙、マスクテープ等のマスク材で回路露出部分23aをマスクすることにより、上記ステップS104や図2(c)等を用いて説明したハーフカット部18を形成する工程が不要となり、残存離型紙8a以外の離型紙8を剥離する必要がなくなる。このため、基板全体の製造工程数を削減することができ、コストダウンを図ることが可能となる。
[その他の実施形態]
その他、上述した実施形態においては、全体の回路層が3層のものについて説明したが、更に多層のものであっても本発明に係る製造方法により製造することが可能である。例えば、内層基板20の他方の面側の内層回路23上に、他の外層基板10を同様に積層して両外層基板10側に回路露出部分23aが形成された多層回路基板を製造したり、更に多くの内層基板20及び外層基板10を積層して回路露出部分23aを露出させるようにした多層回路基板を製造することができる。
6 カバーレイ
7 接着剤
8 離型紙
8a 残存離型紙
9 接着層
10 外層基板
11 ベース基材
12 接着剤
13 導体層
13a 外層回路
17 第1スリット部
18 ハーフカット部
19 第2スリット部
20 内層基板
21 ベース基材
22 接着剤
23 内層回路
23a 回路露出部分

Claims (4)

  1. 内層回路の一部が露出する多層回路基板の製造方法であって、
    一方の面に導体層が形成されると共に他方の面に離型紙で覆われた接着層が形成された外層基板に対して、内層回路の少なくとも一部が露出した内層基板の回路露出部分に対応する領域の外周に沿うように、前記外層基板を貫通しつつ閉路状とはならない1以上の第1スリット部を形成する工程と、
    前記外層基板の離型紙に対して、前記回路露出部分に対応する領域の離型紙が残存するように前記第1スリット部と繋がるハーフカット部を形成し、前記残存離型紙以外の離型紙を剥離して除去する工程と、
    前記内層基板の内層回路側と前記外層基板の前記接着層側とが対向し、前記回路露出部分上に前記残存離型紙が位置するように前記内層基板及び前記外層基板を積層・キュアする工程と、
    前記外層基板に外層回路を形成する工程と、
    前記外層基板に対して、前記第1スリット部と繋がる第2スリット部を形成する工程と、
    前記外層基板の前記第1及び第2スリット部で囲まれた領域を前記残存剥離紙ごと剥離して、前記回路露出部分を露出させる工程とを備えた
    ことを特徴とする多層回路基板の製造方法。
  2. 前記残存剥離紙は、前記回路露出部分よりも面積が大きいことを特徴とする請求項1記載の多層回路基板の製造方法。
  3. 前記第2スリット部は、前記ハーフカット部を包含するように形成されることを特徴とする請求項1又は2記載の多層回路基板の製造方法。
  4. 内層回路の一部が露出する多層回路基板の製造方法であって、
    一方の面に導体層が形成されると共に他方の面に接着層が形成された外層基板の前記接着層に対して、内層回路の少なくとも一部が露出した内層基板の回路露出部分に対応するように、前記回路露出部分を覆う大きさのマスク材を貼り付ける工程と、
    前記外層基板に対して、前記マスク材の形状に沿うように前記外層基板を貫通しつつ閉路状とはならない1以上の第1スリット部を形成する工程と、
    前記内層基板の内層回路側と前記外層基板の前記接着層側とが対向し、前記回路露出部分上に前記マスク材が位置するように前記内層基板及び前記外層基板を積層・キュアする工程と、
    前記外層基板に外層回路を形成する工程と、
    前記外層基板に対して、前記第1スリット部と繋がる第2スリット部を形成する工程と、
    前記外層基板の前記第1及び第2スリット部で囲まれた領域を前記マスク材ごと剥離して、前記回路露出部分を露出させる工程とを備えた
    ことを特徴とする多層回路基板の製造方法。
JP2011232220A 2011-10-21 2011-10-21 多層回路基板の製造方法 Active JP5464760B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011232220A JP5464760B2 (ja) 2011-10-21 2011-10-21 多層回路基板の製造方法
US13/644,888 US8884166B2 (en) 2011-10-21 2012-10-04 Method of manufacturing multi-layer circuit board, and multi-layer circuit board
CN201210397485.3A CN103068189B (zh) 2011-10-21 2012-10-18 制造多层电路板的方法以及多层电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011232220A JP5464760B2 (ja) 2011-10-21 2011-10-21 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013089925A JP2013089925A (ja) 2013-05-13
JP5464760B2 true JP5464760B2 (ja) 2014-04-09

Family

ID=48110586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011232220A Active JP5464760B2 (ja) 2011-10-21 2011-10-21 多層回路基板の製造方法

Country Status (3)

Country Link
US (1) US8884166B2 (ja)
JP (1) JP5464760B2 (ja)
CN (1) CN103068189B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6240007B2 (ja) * 2014-03-18 2017-11-29 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) * 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
CN110213893A (zh) * 2019-06-03 2019-09-06 江西景旺精密电路有限公司 一种梯形板的制作方法
US11538629B2 (en) * 2020-12-28 2022-12-27 Nucurrent, Inc. Systems and methods for utilizing laser cutting and chemical etching in manufacturing wireless power antennas
US11482884B2 (en) 2020-12-28 2022-10-25 Nucurrent, Inc. Systems and methods for utilizing laser cutting and chemical etching in manufacturing wireless power antennas

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209772B2 (ja) * 1991-07-08 2001-09-17 株式会社フジクラ リジッドフレックス配線板の製造方法
JP4305399B2 (ja) * 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP2006278564A (ja) * 2005-03-28 2006-10-12 Fujikura Ltd 多層プリント配線基板の製造方法
JP4940124B2 (ja) * 2007-12-27 2012-05-30 京セラSlcテクノロジー株式会社 配線基板の製造方法
JP2010206124A (ja) * 2009-03-06 2010-09-16 Sumitomo Bakelite Co Ltd 多層回路基板の製造方法及び多層回路基板

Also Published As

Publication number Publication date
JP2013089925A (ja) 2013-05-13
CN103068189B (zh) 2015-08-12
US8884166B2 (en) 2014-11-11
CN103068189A (zh) 2013-04-24
US20130098662A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
JP5464760B2 (ja) 多層回路基板の製造方法
TWI407865B (zh) 軟硬結合電路板之製作方法
US9860978B1 (en) Rigid-flex board structure
US9179553B2 (en) Method of manufacturing multilayer wiring board
JP2009081342A (ja) 多層プリント配線板とその製造方法
KR101572916B1 (ko) 연경성회로기판 제조방법
JP2008140995A (ja) 多層プリント配線板の製造方法
TW201410093A (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
TWI472276B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP2007173727A (ja) 配線基板の製造方法
JP6240007B2 (ja) フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
TWI578864B (zh) Base board for built-in parts and method of manufacturing the same
JP2006216593A (ja) リジッドフレックス多層配線板の製造方法
TW201406244A (zh) 電路板及其製作方法
JP2007134550A (ja) 多層プリント配線板の製造方法
CN112533381B (zh) 母板制作方法
JP2010206124A (ja) 多層回路基板の製造方法及び多層回路基板
JP2008172025A (ja) 多層プリント配線板の製造方法
JP2019033223A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
JP5302927B2 (ja) 多層配線基板の製造方法
JP2007080858A (ja) 多層プリント配線板及びその製造方法
WO2018163859A1 (ja) 多層基板、電子機器および多層基板の製造方法
JP5293692B2 (ja) フレックスリジッド配線基板及びその製造方法
JP6387226B2 (ja) 複合基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5464760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250