JPH02238696A - 銅箔と樹脂との密着性向上方法 - Google Patents

銅箔と樹脂との密着性向上方法

Info

Publication number
JPH02238696A
JPH02238696A JP5997189A JP5997189A JPH02238696A JP H02238696 A JPH02238696 A JP H02238696A JP 5997189 A JP5997189 A JP 5997189A JP 5997189 A JP5997189 A JP 5997189A JP H02238696 A JPH02238696 A JP H02238696A
Authority
JP
Japan
Prior art keywords
resin
plating
copper foil
copper
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5997189A
Other languages
English (en)
Inventor
Katsue Masui
増井 克江
Shigeru Kubota
繁 久保田
Norimoto Moriwaki
森脇 紀元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5997189A priority Critical patent/JPH02238696A/ja
Publication of JPH02238696A publication Critical patent/JPH02238696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント回路基板製造の際に使用されるエッ
チングレジスト、めっきレジス1・、ソルダーレジスト
等のレジス1・、あるいは多層配線基板の製造の際に眉
間絶縁層として使用されるプリプレク等の樹脂成分と、
基材である銅箔との密着性を向上させる方法に関するも
のである。
〔従来の技術〕
プリン1一回路基板製造時には、導体回路パターンをエ
ッチングによって形成する際のエッチングレジスト、ま
たパターンめっき、半田めっき、端子めっき、アディテ
ィブ無電解めっき等を行う際のめっきレジスト、さらに
は半田付領域の制限、腐食からの保護、電気絶縁性の保
持等の目的にはソルダーレジストのような数種類のレジ
ストが使用されている。近年、配線パターンの高密度化
微細化にともなって、これらレジストパターンはスクリ
ーン印刷法に代って写真製版法によって形成されるよう
になってきた。
また、高密度配線基板の要求が高まるにつれ、一次元的
に高密度化を行う外に、三次元的に高密度化を行う試み
も活発で、両面に導体配線パターンを形成した基板を、
プリプレグと称する樹脂を含浸させたガラスクロスを介
して数枚積層プレスして多層配線基板が製造され、その
層数は増大する傾向にある。
〔発明が解決しようとする課題〕
これらレジス1へや、層間絶縁層として使用されるプリ
プレグは、通常樹脂からなるものであるため、導体を形
成する銅との密着性が乏しい。このため、エソチンクレ
ジストでは微細パターン形成時の剥がれ、めっきレジス
トではめっきのレジストと銅箔界面へのもぐりこみゃ、
めっき液のレジスト銅箔界面への浸透が生しる。ソルダ
ーレジス1〜では、部品実装の際の半田処理による熱衝
撃や、機械的衝撃、薬品処理によって剥がれや割れが生
じる。また、多層配線基板では部品実装の際の半田処理
による熱的衝撃や、吸湿により層間の剥離を生じる。
このため現在レジストの塗布、ラミネート前に銅箔表面
をブラシ、パーミス、パフ研磨、液体ホニング等の機械
的方法や、過硫酸アンモニウム,塩化第一鉄、硫酸、過
酸化水素への浸漬、噴霧による化学的方法を用いて粗化
し、密着性を向上させている。また、レジスト成分中に
窒素、硫黄、酸素等のへテロ原子を含有する化合物を密
着性向上剤として添加し銅との密着性を向上させている
ものもある。
しかしながら、機械的、化学的研磨のみでは十分な密着
性が得られていないのが現状で、このためエッチングレ
ジストでは微細パターン形成時にレジストパターンが剥
がれる。この欠点を改良するため、エッチングレジスト
パターンと逆パターンを形成して半田めっきを行い、半
田をレジストとしてエッチングを行う半田剥し法が行わ
れている。この場合、半田の毒性の問題が生じる。また
、ソルダーレジストでは、回路パターンが微細化してい
るため粗化によって回路パターンが失われる問題か生し
る。密着性向上剤の添加によっては、感光性や、電気特
性等のレジスト特性が失われる問題がある。
銅箔と樹脂層との密着性を向上させる方法としては、銅
表面における安定な酸化皮膜形成処理法(黒化処理法)
が知られている。この方法によれば、銅表面の形状変化
により銅箔と摺脂層の密着性は著しく向上するが、酸化
銅層が酸により加水分解を受けて溶解しやすいため、プ
リント回路基板製造プロセス中に数多く行われる酸を用
いた処理の際、酸化銅層と樹脂との接合界面より酸が浸
透する現象を生じる。
本発明は、上記のような問題点を解決するため=3 になされたもので、機械的または化学的粗化や、密着性
向上剤の添加や黒化処理を行わずに、プリント基板製造
において用いられる各種レジストやプリプレグのような
樹脂と銅箔との密着性を向上させる方法を得ることを目
的としている。
〔課題を解決するための手段〕
本発明による密着性向上方法は、銅箔と樹脂とを熱圧着
する際、前もって樹脂層との密着性に優れた銅以外の金
属層を銅箔表面に形成し、次いでレジストのラミネート
やプリプレグの積層を行う工程を含む銅箔と樹脂との密
着性向上方法である。
一般に金属と樹脂層とは密着性が乏しいため、各種表面
処理が行われているが、プリント回路基板製造における
エッチング、めっき等の各プロセス条件を考慮した結果
、クロメー1へ処理と呼ばれるクロムめっきやコバルト
ーモリブデンめっきが適することがわかった。
本発明における銅箔上への樹脂層との密着性に優れた銅
以外の金属層の付与方法は、銅張り積層板に必要に応じ
て穴明けを行い、めっき核触媒を全体に付与した後、無
電解めっき、次いで必要な場合は電気めっきを行った基
板に電気めっきを用いて、または常法を用いて回路パタ
ーンを形成した基板に無電解めっきを用いて付与される
この後レジストを塗布またはラミネートした後、レジス
トパターンを形成し、エッチングやめっき等の後工程を
行う。多層配線基板の場合は、プリプレグを介して積層
プレスを行う。
この結果、エッチングレジストにおけるパターンの剥が
れ、めっきレジストにおけるめっきのもぐりこみやめっ
き液の浸透、ソルダーレジス1−におけるレジスト皮膜
の剥がれ、多層配線基板の層間剥離、プリプレグと導体
接着界面よりの薬液の浸透などが防止できる。
〔作 用〕
本発明における密着性向上方法によれば、導体金属と樹
脂の密着性が向上し、レジストパターンの剥がれ、めっ
きのもぐりこみやめっき液の浸透、熱的および機械的衝
撃による剥がれや割れ、内層導体とプリプレグとの層間
剥離や、表面酸化処理では避けられない接着界面からの
酸の浸透などを防止できる。
〔発明の実施例〕
次に、本発明の具体的な実施例について述べる。
ここに示す実施例は本発明の実施態様を示すものであり
、本発明はこれらによって限定されるものではない。
実施例1 両面に30μmの厚さの銅箔層を有する1 . 6mm
の厚さのガラスエポキシ積層板にスルーホール穴明けを
行い、無電解めっき核触媒を付与後、無電解銅めっき、
電気銅めっきを行って導通孔を形成した。
この後、以下の組成からなるクロムめっき浴を用いて、
電流密度50A/dm2で全面にクロムめっきを行った
無水クロム酸           250  gIQ
硫酸       2.5g/Ω この後十分な水洗と乾燥を行い、アルカリ現像型ドライ
フィルムレジスト リストン■(デュポン社製、商標)
をラミネートし、常法によりエツチングレジストパター
ンを形成した。このレジス1−パターンをエッチングレ
ジストとして、塩化第二鉄によってエッチングを行い、
最小導体幅50μmの回路を形成した。レジストパター
ンの現像またはエッチング処理中の剥がれは生じなかっ
た。
実施例2 直径0.4〜0.5mmのスルーホール、部品挿入穴、
最小導体幅200μmの回路パターンを有するガラス・
エポキシ製4層基板を、常法により作製した。この後、
以下の組成からなる液に2分間浸漬して銅導体表面にク
ロム金属層を付与した。
クロム酸カリウム         80g/ Q塩化
亜鉛             15g/ Q浴温  
    50℃ 十分な水洗と乾燥を行った後、アルカリ現像型トライフ
ィルムフォトソルダーレジスト ラミナ−DM (ダイ
ナケム社製)をラミネートし、常法によってソルダーレ
ジストパターンを形成した。
フラックス処理を行い、半田付けを行ったが、レジスト
の割れや剥がれは生じなかった。また、=7 熱衝撃試験として、125℃、30分、−65℃、30
分のヒートサイクルテス1〜を行っても変化はみられな
かった。
実施例3 ガラス・ポリイミド製の14層基板の内層を作成し、積
層プレスを行った。0.2〜0 . 7mmのスルーホ
ール、部品挿入穴用の穴明けを行った後、全体にめっき
核触媒を付与し、2μmの厚さまで無電解銅めっきを行
った。この基板を常法によりエッチングして、最外層の
回路パターンを形成した。
この後、実施例2で用いた方法と同様にして、表面にク
ロム金属層を形成した。
次いで、該基板に以下の組成からなる樹脂から作製した
、耐無電解めっき液性を有するドライフィルムめっきレ
ジストをラミネー1−シ、スルーホール、ランド、部品
穴、端子部のみを残しためつきレジストパターンを形成
した。
フタ口シアニングリーン            0.
5部メチルエチルケトン              
60部上記基板を以下の組成からなる無電解銅めっぎ液
にpH12.0、70℃で16時間浸漬し、スルーホー
ル内で30μmの厚さになるように銅を析出させた。
硫酸銅      0.04mol/Qエチレンジアミ
ン4酢酸ナトリウム  0.08mol/ nホルマリ
ン             0.06mol/ Q添
加剤、安定剤           0.09mol/
 Qめっき中、またはめっき後、めっきレジストの剥が
れや、レジストと銅との接合界面よりのめっき液の浸透
、めっきのもぐりこみ等は認められなかった。
実施例4 実施例2で用いたガラス・エポキシ製4層基板に、実施
例2で用いたものと同様の方法でクロム金属層を形成し
た。この後、水洗と乾燥を十分に?った後、アルカリ現
像型フォトソルダーレジストPSR−4000(太陽イ
ンキ社製)を乾燥後の厚さが30μmになるようにステ
ンシルなしのスクリーンを用いてスクリーン印刷した。
次いで、常法によりソルダーレジストパターンを形成し
た。この様にして形成したソルダーレジスト皮膜は、導
体銅箔との密着性が良好で、半田付けの際の熱衝撃や薬
品処理、機械的衝撃を受けても剥がれや割れを生じるこ
とはなかった。
実施例5 両面に18μmの銅箔層を有する0.1mm厚さのガラ
ス・ポリイミド基板に、以下の組成からなる浴を用いて
、電流密度2.OA/dm2で20秒間めっきを行い、
コバルトーモリブデン金属層を両面に付与した。
硫酸コバルト          30gIQモリブデ
ン酸ナトリウム     10gIQNa2C6H,0
■・2H■0          40g/ Q浴温 
     35℃ 次いで、実施例1と同様の方法によりエッチング法を用
いて内層回路パターンを形成した。十分な水洗と乾燥を
行った後、0.1mmのガラス・ポリイミドプリプレグ
2枚を介して積層プレスを行い、14層基板を作製した
スルーホール、部品挿入穴等の穴明けを行った後、クロ
ム酸混液により穴内のスミアの除去(デスミア)を行っ
たが、銅導体とプリプレグとの接合界面よりの酸の浸透
、これに伴うランド部の変色等は生じなかった。
比較例1 1mmの厚さの両面に35μmの銅箔をはったガラス・
エポキシ積層板にスルーホール、部品挿入穴の穴明けを
行った後、全体にめっき核を付与し、無電解銅めっき、
次いで電気めっきを行ってスルーホール内に25μmの
銅を析出させた。
上記基板の両面をパーミスで研磨し、十分な水洗と乾燥
を行ったのち、実施例1と同様にしてリス1−ンIII
をラミネー1〜した。導体幅50μmのレジストパター
ンを形成したが、現像中にレジストの一部が剥離、脱落
し、エッチングによって配線パターン切れが生じた。
比較例2 実施例3と同様にガラス・ポリイミド14層基板の内層
のみを積層プレスした。この後、実施例3と同様にして
スルーホール、部品挿入穴の穴明け、無電解銅めっきを
行った後、洗浄、乾燥を行って実施例3で用いたドライ
フィルムレジストをラミネートした。めっきレジストパ
ターンを形成し、実施例3と同様に16時間めっきを行
ったが、レジスト膜そのものの劣化は認められなかった
が,導体銅とレジストの接合界面よりめっき液が浸透し
、この結果導体の変色が生じ、また配線間の電気絶縁性
が著しく低下した。
比較例3 実施例3と同様にガラス・ポリイミド14N基板を作製
し、スルーホール、部品挿入穴の穴明け、無電解銅めっ
きを行った。次いで、銅箔表面に安定な酸化銅皮膜(ブ
ラックオキサイ1・)を形成する黒化処理を行った。こ
の後、実施例3、比較例2で用いたドライフィルムレジ
ストをラミネートし、めっきレジストパターンを形成し
た。
実施例3、比較例2と同様に無電解銅めっきを16時間
行ったところ、レジストと酸化銅界面よりめっき液が浸
透し、酸化銅層が溶解したため、レジストの剥離が生じ
た。
比較例4 実施例5と同様にガラス・ポリイミド内層基板を作製し
た。次いで、比較例3と同様に酸化銅皮膜を形成した。
この後、O.lmmのガラス・ポリイミドプリプレグ2
枚を介して積層プレスし、14層基板を作製した。スル
ーホール、部品挿入穴の穴明け後、クロム酸混液を用い
たデスミアを行ったところ、酸化銅とプリプレグの接合
界面より酸が浸透し、ランド部が変色する現象(ハロイ
ング)を生じた。
以上の結果より、樹脂との密着性に優れた銅以外の金属
層の付与を行わない場合、目的とする樹脂と銅との良好
な密着性が得られないことがわかる。
〔発明の効果〕 以上のように、本発明によれば、プリント回路基板製造
工程において使用される各種レジストやプリプレグ等の
樹脂と銅箔との密着性を向上させるために、樹脂との密
着性に優れる銅以外の金属層を銅箔上に形成したため、
銅箔と樹脂との密着性が著しく向」ニシ、樹脂と銅箔と
の剥がれや、接合界面よりの薬液の浸透が防止できる効
果がある。
1.事件の表示 2.発明の名称 持願〆平1 59971号 銅箔と樹脂との密着性向上方法 3.補正をする者

Claims (1)

    【特許請求の範囲】
  1. (1)銅箔と樹脂とを接合する際、前もって樹脂層との
    密着性に優れた銅以外の金属層を銅箔表面に形成するこ
    とを特徴とする銅箔と樹脂との密着性向上方法。
JP5997189A 1989-03-13 1989-03-13 銅箔と樹脂との密着性向上方法 Pending JPH02238696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5997189A JPH02238696A (ja) 1989-03-13 1989-03-13 銅箔と樹脂との密着性向上方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5997189A JPH02238696A (ja) 1989-03-13 1989-03-13 銅箔と樹脂との密着性向上方法

Publications (1)

Publication Number Publication Date
JPH02238696A true JPH02238696A (ja) 1990-09-20

Family

ID=13128567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5997189A Pending JPH02238696A (ja) 1989-03-13 1989-03-13 銅箔と樹脂との密着性向上方法

Country Status (1)

Country Link
JP (1) JPH02238696A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544664B1 (en) 1999-05-25 2003-04-08 Mitsui Mining & Smelting Co., Ltd. Copper foil for printed wiring board
US11227826B2 (en) 2018-09-25 2022-01-18 Kabushiki Kaisha Toshiba Semiconductor device having chip stacked and molded

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544664B1 (en) 1999-05-25 2003-04-08 Mitsui Mining & Smelting Co., Ltd. Copper foil for printed wiring board
US11227826B2 (en) 2018-09-25 2022-01-18 Kabushiki Kaisha Toshiba Semiconductor device having chip stacked and molded
US11923287B2 (en) 2018-09-25 2024-03-05 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device having chip stacked and molded

Similar Documents

Publication Publication Date Title
JPH06318783A (ja) 多層回路基板の製造方法
CN113709984B (zh) 一种用激光加工电镀孔、焊盘抗镀及抗蚀图案的制电路板方法
JPH04100294A (ja) プリント配線板の製造方法
JPH02238942A (ja) 銅箔と樹脂との密着性向上方法
JP2000036660A (ja) ビルドアップ多層配線板の製造方法
US4968398A (en) Process for the electrolytic removal of polyimide resins
JP2003101194A (ja) プリント配線板の製造方法
JPH02238696A (ja) 銅箔と樹脂との密着性向上方法
JP2000036659A (ja) ビルドアップ多層配線板の製造方法
JP2000036661A (ja) ビルドアップ多層配線板の製造方法
JPH05283865A (ja) 多層フレキシブルプリント配線板の製造方法
JPH0573359B2 (ja)
JPH0964538A (ja) プリント配線板の製造方法
JP2000036662A (ja) ビルドアップ多層配線板の製造方法
JP3815765B2 (ja) 多層プリント配線板の製造方法
JP3288290B2 (ja) 多層プリント配線板
JP3176713B2 (ja) 多層プリント配線板用基板
JP2768122B2 (ja) 多層配線板の製造方法
JPH04118992A (ja) プリント配線板の製造方法
JPH05308194A (ja) 多層印刷配線板の製造方法
JPS5850040B2 (ja) プリント回路板の製法
JPH04155993A (ja) 多層プリント配線板の製造法
JPS60263496A (ja) 配線板の製造法
JPS58112392A (ja) プリント配線板の製造方法
JPS61163693A (ja) プリント配線板の製造方法