KR101616217B1 - 도전 시트 및 터치 패널 - Google Patents

도전 시트 및 터치 패널 Download PDF

Info

Publication number
KR101616217B1
KR101616217B1 KR1020147017121A KR20147017121A KR101616217B1 KR 101616217 B1 KR101616217 B1 KR 101616217B1 KR 1020147017121 A KR1020147017121 A KR 1020147017121A KR 20147017121 A KR20147017121 A KR 20147017121A KR 101616217 B1 KR101616217 B1 KR 101616217B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
conductive
conductive patterns
pattern
patterns
Prior art date
Application number
KR1020147017121A
Other languages
English (en)
Other versions
KR20140105771A (ko
Inventor
히로시게 나카무라
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140105771A publication Critical patent/KR20140105771A/ko
Application granted granted Critical
Publication of KR101616217B1 publication Critical patent/KR101616217B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0447—Position sensing using the local deformation of sensor cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

손가락으로 접촉하는, 높은 검출 정확도를 갖는 도전 시트와 터치 패널이 제공된다. 도전 시트 (1) 는, 제 1 도전 패턴들 (12) 을 포함하는 제 1 전극 패턴 (10); 및 제 2 도전 패턴들 (42) 을 포함하는 제 2 전극 패턴 (40) 을 포함한다. 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 은 서로 직각이 되도록 위치된다. 각 제 1 도전 패턴 (12) 은 그 내부에 슬릿 형상의 서브-비도통 패턴들 (18) 을 포함한다.

Description

도전 시트 및 터치 패널{CONDUCTIVE SHEET AND TOUCH PANEL}
본 발명은, 도전 시트 및 터치 패널에 관한 것이다.
최근, 휴대단말들과 컴퓨터들의 입력 장치들로서 터치 패널이 자주 이용되고 있다. 이러한 터치 패널은, 디스플레이의 표면에 배치되어 손가락 등으로 접촉된 위치를 검출해, 입력 조작을 실시한다. 터치 패널에 대한 위치 검출 방법으로서 예를 들어, 저항막 방식 (저항식), 정전 용량식이 알려져 있다.
예를 들어 정전 용량식의 터치 패널에서는, 시인성의 관점에서, 투명 전극 패턴의 재료로서 ITO (산화 인듐 주석) 가 이용된다. 그러나, ITO 가 높은 배선 저항을 갖고, 충분한 투명성을 갖지 않아서, 금속 세선들을 사용하여 형성된 투명 전극 패턴을 터치 패널에 사용하는 것이 검토되고 있다.
특허문헌 1 은 그물형 도전 배선들로 구성되며, 일 방향으로 병렬로 배치된 복수의 제 1 검출 전극들, 및 그물형 도전 배선들로 구성되며, 제 1 검출 전극들의 방향에 직각인 방향으로 병렬로 배치된 복수의 제 2 검출 전극들을 포함한다.
일본 공개특허공보 2010－277392호
특허문헌 1 의 터치 패널에서는, 터치 패널을 손가락으로 접촉하는 것으로, 전극들에 발생하는 정전 용량의 변화가 결정되어, 손가락으로 접촉한 위치를 검출한다. 그러나, 특허문헌 1 의 터치 패널에서는, 상부 전극이 균일한 도전 영역에서 구성되어 비도전 영역을 갖지 않는 경우에는, 손가락 등이 터치 패널에 접촉했을 경우에도, 방전된 전기력선들이 전극간에 폐회로를 이루어 손가락의 접촉을 검출할 수 없는 경우가 있었다.
본 발명은 이와 같은 과제를 고려해 이루어진 것으로, 높은 검출 정밀도를 가지며, 금속 세선들로 구성된 전극 패턴들을 포함하는 도전 시트 및 터치 패널을 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따른 도전 시트는, 제 1 주면과 제 2 주면을 갖는 기판; 제 1 주면 상에 배치되는 제 1 전극 패턴; 및 제 2 주면 상에 배치되는 제 2 전극 패턴을 포함한다. 제 1 전극 패턴은, 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성된다. 제 1 전극 패턴은, 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들; 및 복수의 제 1 도전 패턴들과 전기적으로 분리된 복수의 제 1 비도전 패턴들을 교대로 포함한다. 제 2 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성된다. 제 2 전극 패턴은, 제 1 방향과 직교하는 제 2 방향으로 연장되는 복수의 제 2 도전 패턴들; 및 복수의 제 2 도전 패턴들과 전기적으로 분리된 복수의 제 2 비도전 패턴들을 교대로 포함한다. 상면시 (top view) 에서 복수의 제 1 도전 패턴들과 복수의 제 2 도전 패턴들이 서로 직교하도록, 또한 상면시에서 제 1 전극 패턴의 격자들과 제 2 전극 패턴의 격자들이 소격자들을 형성하도록, 제 1 전극 패턴과 제 2 전극 패턴이 기판 상에 배치된다. 제 1 도전 패턴들 각각은, 적어도 그 내부에, 제 1 도전 패턴과 전기적으로 분리된 제 1 방향으로 연장하는 슬릿상 서브 비도통 (sub-nonconduction) 패턴들을 포함한다. 제 1 도전 패턴들 각각은 서브 비도통 패턴들에 의해 분할된 복수의 제 1 도전 패턴 열들 (lines) 을 포함한다. 제 2 도전 패턴들 각각은 스트립 (strip) 형상을 갖는다.
본 발명의 다른 양태에 따른 도전 시트는, 제 1 주면과 제 2 주면을 갖는 기판; 제 1 주면 상에 배치되는 제 1 전극 패턴; 및 제 2 주면 상에 배치되는 제 2 전극 패턴을 포함한다. 제 1 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성된다. 제 1 전극 패턴은, 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들; 및 복수의 제 1 도전 패턴들과 전기적으로 분리된 복수의 제 1 비도전 패턴들을 교대로 포함한다. 제 2 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성된다. 제 2 전극 패턴은, 제 1 방향과 직교하는 제 2 방향으로 연장되는 복수의 제 2 도전 패턴들; 및 복수의 제 2 도전 패턴들과 전기적으로 분리된 복수의 제 2 비도전 패턴들을 교대로 포함한다. 상면시에서 복수의 제 1 도전 패턴들과 복수의 제 2 도전 패턴들이 서로 직교하도록, 또한 상면시에서 제 1 전극 패턴의 격자들과 제 2 전극 패턴의 격자들이 소격자들을 형성하도록, 제 1 전극 패턴과 제 2 전극 패턴이 기판 상에 배치된다. 제 1 도전 패턴들 각각은, 제 1 방향을 따른 서로 이격된 서브 비도통 패턴들을 포함하여, 순환 교차브들을 갖는 X 형상 구조들을 갖는다. 제 2 도전 패턴들 각각은 스트립 형상을 갖는다.
바람직하게는, 제 1 비도전 패턴들 및 제 2 비도전 패턴들 각각은 금속 세선들의 교차부들 이외의 부분들에서에 제 1 단선부들 및 제 2 단선부들을 포함하고, 제 1 단선부들 및 제 2 단선부들 각각은 교차부들과 교차부들 사이의 대략 중앙 부근에 위치한다.
바람직하게는, 제 1 단선부들 및 제 2 단선부들 각각은 금속 세선들 각각의 선폭을 초과하는 폭을 가지며, 50 ㎛ 이하이다.
바람직하게는, 상면시에서 제 2 도전 패턴들의 금속 세선들은 제 1 비도전 패턴들의 제 1 단선부들에 위치하고, 상면시에서 제 1 도전 패턴들의 금속 세선들이 제 2비도전 패턴들의 제 2 단선부들에 위치한다.
바람직하게는, 제 1 전극 패턴의 격자들과 제 2 전극 패턴의 격자들 각각은, 250 ㎛ 내지 900 ㎛ 의 길이의 한 변을 갖고, 소격자들 각각은 125 ㎛ 내지 450 ㎛ 의 길이의 한 변을 갖는다.
바람직하게는, 제 1 전극 패턴을 형성하는 금속 세선들과 제 2 전극 패턴을 형성하는 금속 세선들 각각은, 30 ㎛ 이하의 선폭을 갖는다.
바람직하게는, 제 1 전극 패턴의 격자들과 제 2 전극 패턴의 격자들 각각은, 마름모꼴 형상을 갖는다.
본 발명의 다른 양태에 따른 도전 시트는, 제 1 주면을 갖는 기판; 및 제 1 주면 상에 배치되는 제 1 전극 패턴을 포함한다. 제 1 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성된다. 제 1 전극 패턴은 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들을 포함한다. 제 1 도전 패턴들 각각은, 적어도 그 내부에, 제 1 도전 패턴과 전기적으로 분리된 제 1 방향으로 연장되는 슬릿상의 서브 비도통 패턴을 포함한다. 제 1 도전 패턴들 각각은 서브 비도통 패턴들에 의해 분할된 복수의 제 1 도전 패턴 열들을 포함한다.
본 발명의 다른 양태에 따른 도전 시트는, 제 1 주면을 갖는 기판; 및 제 1 주면 상에 배치되는 제 1 전극 패턴을 포함한다. 제 1 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성된다. 제 1 전극 패턴은 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들, 및 제 1 방향을 따른 서로 이격된 복수의 서브 비도통 패턴들을 포함하여, 순환 교차부들을 가진 X 형상 구조들을 갖는다.
바람직하게는, 제 1 도전 패턴 열들 각각의 폭과 서브 비도통 패턴들 각각의 폭이 실질적으로 동일하다.
바람직하게는, 제 1 도전 패턴 열들 각각의 폭이 서브 비도통 패턴들 각각의 폭보다 좁다.
바람직하게는, 제 1 도전 패턴 열들 각각의 폭이 서브 비도통 패턴들 각각의 폭보다 넓다.
바람직하게는, 제 1 도전 패턴은 복수의 제 1 도전 패턴 열들이 서로 전기적으로 접속하는 연결부를 포함한다.
바람직하게는, 제 1 도전 패턴 열들의 갯수가 10 개 이하이다.
바람직하게는, 서브 비도통 패턴들 각각은 복수의 변들로 둘러싸여 있고, 변들 각각은, 격자들의 변들이 서로 접속된 상태로 복수의 격자들을 선형적으로 배열하여 형성된다.
바람직하게는, 서브 비도통 패턴들 각각은 복수의 변들로 둘러싸여 있고, 변들 각각은, 다중 단들에서, 격자들의 변들이 서로 접속된 상태로 복수의 격자들을 선형적으로 배열하여 형성된다.
바람직하게는, 서브 비도통 패턴들 각각은 복수의 변들로 둘러싸여 있고, 변들 중 몇몇 변들은 격자들의 변들이 서로 접속된 상태로 복수의 격자들을 선형적으로 배열하여 형성되고, 나머지 변들은 격자들의 꼭지각들이 서로 접속된 상태로 복수의 격자들을 선형적으로 배열하여 형성된다.
바람직하게는, 복수의 격자들로 형성된 변들에 의해 정의된 복수의 서브 비도통 패턴들은 격자들의 꼭지각들이 서로 접속된 상태로 제 1 방향을 따라 배열된다.
바람직하게는, 제 1 방향을 따른 인접하는 서브 비도통 패턴들은, 서로 상이한 형상을 갖는다.
바람직하게는, 서브 비도통 패턴들을 정의하기 위한 변들을 형성하는 복수의 격자들 각각은, 금속 세선으로 구성되는 돌출 배선을 포함한다.
바람직하게는, 제 1 도전 패턴들 각각은, 서로 이격된 서브 비도통 패턴들을 포함하여, 순환 교차부들에서 격자들을 갖지 않는 X 형상 구조들을 갖는다.
바람직하게는, 제 1 방향을 따른 인접한 서브 비도통 패턴들은 제 1 도전 패턴들 각각에서 동일한 형상을 갖고, 서브 비도통 패턴들은 인접한 제 1 도전 패턴들 사이에서 상이한 형상들을 갖는다.
본 발명의 다른 양태에 따른 터치 패널, 바람직하게는 정전 용량식 터치 패널, 보다 바람직하게는, 투영형 정전 용량식 터치 패널은, 본 발명의 상기 도전 시트를 포함한다.
본 발명에 의하면, 높은 검출 정밀도를 가지며, 금속 세선들로 구성된 전극 패턴들을 포함하는 도전 시트 및 터치 패널을 제공할 수 있다.
도 1 은 터치 패널용 도전 시트의 개략 평면도이다.
도 2 는 도전 시트의 개략 단면도이다.
도 3 은 본 실시형태의 도전 시트를 포함하는 터치 패널의 거동을 설명하는 설명도이다.
도 4 는 종래의 도전 시트를 포함하는 터치 패널의 거동을 설명하는 설명도이다.
도 5 는 제 1 실시형태의 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 6 은 제 1 실시형태의 제 2 전극 패턴의 예를 나타내는 평면도이다.
도 7 은 제 1 실시형태의 제 1 전극 패턴과 제 2 전극 패턴을 서로 조합한 터치 패널용 도전 시트의 예를 나타내는 평면도이다.
도 8 은 다른 제 1 실시형태의 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 9 는 다른 제 1 실시형태의 제 1 전극 패턴의 부분 확대도이다.
도 10 은 다른 제 1 실시형태의 제 2 전극 패턴의 예를 나타내는 평면도이다.
도 11 은 다른 제 1 실시형태의 제 2 전극 패턴의 부분 확대도이다.
도 12 는 다른 제 1 실시형태의 제 1 전극 패턴과 제 2 전극 패턴을 서로 조합한 터치 패널용 도전 시트의 예를 나타내는 평면도이다.
도 13 은 제 1 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 14 는 제 1 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 15 는 제 1 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 16 은 제 1 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 17 은 제 1 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 18 은 제 1 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 19 는 제 2 실시형태의 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 20 은 제 2 실시형태의 제 1 전극 패턴과 제 2 전극 패턴을 서로 조합한 터치 패널용 도전 시트의 예를 나타내는 평면도이다.
도 21 은 다른 제 2 실시형태의 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 22 는 다른 제 2 실시형태의 제 1 전극 패턴과 제 2 전극 패턴을 서로 조합한 터치 패널용 도전 시트의 예를 나타내는 평면도이다.
도 23 은 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 24 는 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 25 는 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 26 은 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 27 은 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 28 은 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 29 는 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 30 은 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 31 은 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 32 는 제 2 실시형태의 다른 제 1 전극 패턴의 예를 나타내는 평면도이다.
도 33 은 다른 도전 시트의 개략 단면도이다.
이하, 본 발명의 바람직한 실시형태들이 첨부 도면들에 따라 설명된다. 본 발명은 이하의 바람직한 실시형태들에 의해 설명되지만, 본 발명의 범위를 벗어나지 않은, 많은 방법들을 따라 변경될 수 있다. 본 실시형태들 이외의 다른 실시형태들이 본 발명에 대해 채용될 수 있다. 따라서, 본 발명의 범위 내에서의 모든 변경이 특허 청구의 범위에 포함된다. 또한, 본 명세서에 있어서, 수치 범위를 나타내는 "내지" 는, "내지" 전후에 기재되는 수치들을 하한치 및 상한치로서 포함하는 것을 의미하기 위해 사용된다는 점을 주의한다.
도 1 은, 터치 패널용 (바람직하게는 정전 용량식 터치 패널용, 보다 바람직하게는 투영형 정전 용량식 터치 패널용) 도전 시트 (1) 의 개략 평면도이다. 도전 시트 (1) 는, 금속 세선들로 구성되는 제 1 전극 패턴 (10) 과 금속 세선들로 구성되는 제 2 전극 패턴 (40) 을 포함한다. 제 1 전극 패턴 (10) 은, 제 1 방향 (X 방향) 으로 연장하며, 병렬로 배열된 복수의 제 1 도전 패턴들 (12) 을 포함한다. 제 2 전극 패턴 (40) 은, 제 1 방향 (X 방향) 과 직교하는 제 2 방향 (Y방향) 으로 연장하며, 병렬로 배열된 복수의 제 2 도전 패턴들 (42) 을 포함한다.
각 제 1 도전 패턴 (12) 은, 제 1 전극 단자 (14) 에 전기적으로 접속된 일 단부를 갖는다. 또한, 각 제 1 전극 단자 (14) 는 도전성의 제 1 배선 (16) 에 전기적으로 접속된다. 각 제 2 도전 패턴 (42) 은, 제 2 전극 단자 (44) 에 전기적으로 접속된 일단부를 갖는다. 각 제 2 전극 단자 (44) 는 도전성의 제 2 배선 (46) 에 전기적으로 접속된다.
도 2 는, 본 실시형태에 따른 도전 시트 (1) 의 개략 단면도이다. 도전 시트 (1) 는, 제 1 주면과 제 2 주면을 갖는 기판 (30); 기판 (30) 의 제 1 주면 상에 배치된 제 1 전극 패턴 (10); 및 기판 (30) 의 제 2 주면 상에 배치된 제 2 전극 패턴 (40) 을 포함한다. 제 1 전극 패턴 (10) 은 제 1 도전 패턴 (12) 을 포함하고, 각 제 1 도전 패턴 (12) 은 제 1 도전 패턴 (12) 으로부터 전기적으로 분리된 서브 비도통 패턴들 (18) 을 포함한다. 도 2 의 실시형태에서, 인접하는 2 개의 제 1 도전 패턴들 (12) 이 도시되고, 각 제 1 도전 패턴 (12) 은 2 개의 서브 비도통 패턴들 (18) 을 포함한다. 단, 본 발명은 이 예로 한정되지 않는다.
도 3 은, 도 2 의 도전 시트 (1) 를 포함하는 터치 패널에 손가락 (500) 을 접촉시킨 상태의 도이다. 도전 시트 (1) 는, 제 1 주면과 제 2 주면을 갖는 기판 (30); 기판 (30) 의 제 1 주면 상에 배치된 제 1 전극 패턴 (10); 및 기판 (30) 의 제 2 주면 상에 배치된 제 2 전극 패턴 (40) 을 포함한다. 손가락 (500) 이 서브 비도통 패턴들 (18) 을 포함하는 제 1 도전 패턴들 (12) 에 접촉하면, 제 2 도전 패턴들 (42) 로부터 방전된 전기력선들이 서브 비도통 패턴들 (18) 을 통과한다. 즉, 전기력선들이 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 사이에 닫혀지지 않는다. 그 결과, 손가락 (500) 의 접촉에 의해 생긴 정전 용량의 변화를 확실하게 인식할 수 있다.
도 4 는, 종래의 도전 시트 (101) 를 포함하는 터치 패널에 손가락 (500) 을 접촉시킨 상태의 도이다. 도전 시트 (101) 는, 제 1 주면과 제 2 주면을 갖는 기판 (300); 기판 (300) 의 제 1 주면 상에 배치된 제 1 전극 패턴 (110); 및 기판 (300) 의 제 2 주면 상에 배치된 제 2 전극 패턴 (400) 을 포함한다. 제 1 전극 패턴 (110) 의 각 제 1 도전 패턴 (120) 은, 제 1 도전 패턴 (120) 으로부터 전기적으로 분리된 서브 비도통 패턴을 포함하지 않는다. 즉, 각 제 1 도전 패턴 (120) 은 균일한 도전 영역에서 구성된다. 그 결과, 제 2 전극 패턴 (400) 의 제 2 도전 패턴들 (420) 로부터 방전된 전기력선들이, 제 1 도전 패턴들 (120) 과 제 2 도전 패턴들 (420) 사이에 닫혀지고, 손가락 (500) 의 접촉을 검출할 수 없는 경우들이 있다.
＜제 1 실시형태＞
도 5 는, 제 1 실시형태에 따른 제 1 전극 패턴 (10) 을 포함하는 도전 시트 (1) 을 나타낸다. 도 5 에서, 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 2 종류의 제 1 도전 패턴들 (12) 을 포함한다. 복수의 격자들 (26) 은 대략 균일한 형상들이다. 여기서, 대략 균일한 형상이란, 서로 완전히 일치하는 형상들뿐만 아니라, 격자들 (26) 의 형상들과 크기들이 겉보기에 서로 동일한 것을 의미한다. 각 제 1 도전 패턴 (12) 은 제 1 전극 단자 (14) 에 전기적으로 접속된 일 단부를 갖는다. 각 제 1 전극 단자 (14) 는 각 제 1 배선 (16) 의 일 단부에 전기적으로 접속된다. 각 제 1 배선 (16) 은, 단자 (20) 에 전기적으로 접속된 타단부를 갖는다. 각 제 1 도전 패턴 (12) 은 제 1 비도전 패턴 (28) 에 의해 전기적으로 분리된다.
시인성이 요구되는 디스플레이의 전면측 상에 배치되는 투명 도전막으로서 사용되는 경우에는, 후술되어질 단선부들을 포함하며 금속 배선들로 구성되는 더미 패턴이 제 1 비도전 패턴 (28) 으로서 형성된다. 한편, 시인성이 특별히 요구되지 않는 노트북 컴퓨터, 터치 패드 등의 전면측 상에 배치되는 투명 도전막으로서 사용되는 경우에는, 금속 세선들로 구성되는 더미 패턴이 제 1 비도전 패턴 (28) 으로서 형성되지 않고, 제 1 비도전 패턴 (28) 이 스페이스 (블랭크) 로서 존재한다.
제 1 도전 패턴들 (12) 은 제 1 방향 (X 방향) 으로 연장되고, 병렬로 배열된다. 각 제 1 도전 패턴 (12) 은 제 1 도전 패턴 (12) 으로부터 전기적으로 분리되는 슬릿상의 서브 비도통 패턴들 (18) 을 포함한다. 각 제 1 도전 패턴 (12) 은 서브 비도통 패턴들 (18) 에 의해 분할된 복수의 제 1 도전 패턴 열들 (22) 을 포함한다.
또한, 시인성이 요구되는 디스플레이의 전면측 상에 배치되는 투명 도전막으로서 사용되는 경우에는, 후술되어질 단선부들을 포함하며 금속 배선들로 구성되는 더미 패턴이 각 서브 비도통 패턴 (18) 으로서 형성된다는 점을 주의한다. 한편, 시인성이 특별히 요구되지 않는 노트북 컴퓨터, 터치 패드 등의 전면측 상에 배치되는 투명 도전막으로서 사용되는 경우에는, 금속 세선들로 구성되는 더미 패턴이 각 서브 비도통 패턴 (18) 으로서 형성되지 않고, 각 서브 비도통 패턴 (18) 이 스페이스 (블랭크) 로서 존재한다.
도 5 의 상측에 나타내는 바와 같이, 제 1 의 제 1 도전 패턴 (12) 은, 개방 (open) 된 타단부를 갖는 각각의 슬릿상 서브 비도통 패턴들 (18) 을 포함한다. 타단부들이 개방되어 있기 때문에, 제 1 의 제 1 도전 패턴 (12) 은 빗 형상 구조를 갖는다. 본 실시형태에서, 제 1 의 제 1 도전 패턴 (12) 은 2 개의 서브 비도통 패턴들 (18) 을 포함하며, 3 개의 제 1 도전 패턴 열들 (22) 이 형성된다. 제 1 도전 패턴 열들 (22) 은 제 1 전극 단자 (14) 에 각각 접속되어, 동전위를 갖는다.
도 5 의 하측에 나타내는 바와 같이, 제 2 의 제 1 도전 패턴 (12) 은, 추가적인 제 1 전극 단자 (24) 가 형성된 타단부를 갖는다. 슬릿상의 서브 비도통 패턴들 (18) 은 제 1 도전 패턴 (12) 내부에서 닫혀진다 (closed). 추가적인 제 1 전극 단자 (24) 가 형성되는 경우, 제 1 도전 패턴 (12) 각각은 용이하게 검사될 수 있다. 본 실시형태에서는, 제 2 의 제 1 도전 패턴 (12) 은 2 개의 닫혀진 서브 비도통 패턴들 (18) 을 포함하며, 3 개의 제 1 도전 패턴 열들 (22) 이 형성된다. 제 1 도전 패턴 열들 (22) 각각은 제 1 전극 단자 (14) 와 추가적인 제 1 전극 단자 (24) 로 접속되어, 동전위를 갖는다. 이러한 제 1 도전 패턴 열들은 빗 형상 구조의 변형예들 중 하나이다.
제 1 도전 패턴 열들 (22) 의 수는 2 개 이상일 수도 있고, 10 개 이하, 바람직하게는 7 개 이하의 범위에서, 금속 세선들의 패턴 설계와의 관계도 고려해 결정된다.
또한, 3 개의 제 1 도전 패턴 열들 (22) 의 금속 세선들의 패턴 형상들은 서로 동일할 수도 있고, 서로 상이할 수도 있다. 도 5 에서는, 제 1 도전 패턴 열들 (22) 의 형상들이 서로 상이하다. 제 1 의 제 1 도전 패턴 (12) 에서, 3 개의 제 1 도전 패턴 열들 (22) 중 가장 상측에 있는 제 1 도전 패턴 열 (22) 은, 인접하는 산형상의 금속 배선들을 서로 교차시켜, 제 1 방향 (X 방향) 을 따라 연장되도록 설계된다. 가장 상측의 제 1 도전 패턴 열 (22) 의 격자들 (26) 은 완전하지 않고, 즉, 각 격자 (26) 는 하측의 꼭지각을 갖지 않는다. 중앙의 제 1 도전 패턴 열 (22) 은, 인접하는 격자들 (26) 의 변들이 서로 접촉하여, 제 1 방향 (X 방향) 을 따라 2 개 열들로 연장되도록 설계된다. 가장 하측의 제 1 도전 패턴 열 (22) 은, 인접하는 격자들 (26) 의 꼭지각들이 서로 접촉하고, 격자들 (26) 의 변들이 연장되어, 제 1 방향 (X 방향) 을 따라 연장되도록 설계된다.
제 2 의 제 1 도전 패턴 (12) 에서, 가장 상측의 제 1 도전 패턴 열 (22) 과 가장 하측의 제 1 도전 패턴 열 (22) 은 실질적으로 동일한 격자 형상이고, 인접하는 격자들 (26) 의 변들이 서로 접촉하여, 제 1 방향 (X 방향) 을 따라 2 개 열들로 연장되도록 설계된다. 제 2 의 제 1 도전 패턴 (12) 에서, 중앙의 제 1 도전 패턴 열 (22) 은, 인접하는 격자들 (26) 의 꼭지각들이 서로 접촉하고, 격자들 (26) 의 변들이 연장되어, 제 1 방향 (X 방향) 을 따라 연장되도록 설계된다.
제 1 실시형태에서, 제 1 도전 패턴들 (12) 의 면적이 A1 이며, 서브 비도통 패턴들 (18) 의 면적이 B1 인 것으로 추정했을 때, 40 % ≤ B1 / (A1 + B1) ≤ 60 % 를 만족하는 것이 바람직하다. 이 범위를 만족하면, 손가락이 터치 패널에 접촉했을 때와, 손가락이 터치 패널에 접촉하지 않을 때 사이의 정전 용량의 차이를 더 크게 할 수 있다. 즉, 검출 정밀도를 개선할 수 있다.
각 면적은 다음과 같은 방식으로 구해질 수 있다는 점을 주의한다. 복수의 제 1 도전 패턴 열들 (22) 과 접촉하는 가상 선이 그어지고, 이 가상선으로 둘러싸인 제 1 도전 패턴 (12) 과 서브 비도통 패턴들 (18) 을 계산하고, 이로써 각 면적이 구해진다.
제 1 도전 패턴 열들 (22) 의 폭들의 총 폭이 Wa 이고, 서브 비도통 패턴들 (18) 의 폭들과 제 1 비도전 패턴 (28) 의 폭과의 합이 Wb 인 것으로 추정했을 때, 하기 식 (W1－1) 의 조건을 만족하는 것이 바람직하고, 하기 식 (W1－2) 의 조건을 만족하는 것이 보다 바람직하고, 하기 식 (W1－3) 의 조건을 만족하는 것이 보다 바람직하다. 또한, 하기 식 (W2－1) 의 조건을 만족하는 것이 바람직하고, 하기 식 (W2－2) 의 조건을 만족하는 것이 보다 바람직하고, 하기 식 (W2－3) 의 조건을 만족하는 것이 보다 바람직하다.
10 % ≤ (Wa / (Wa + Wb)) × 100 ≤ 80 % ...(W1－1)
10 % ≤ (Wa / (Wa + Wb)) × 100 ≤ 60 % ...(W1－2)
30 % ≤ (Wa / (Wa + Wb)) × 100 ≤ 55 % ...(W1－3)
Wa ≤ (Wa + Wb) / 2 .......................(W2－1)
(Wa + Wb) / 5 ≤ Wa ≤ (Wa + Wb) / 2 ......(W2－2)
(Wa + Wb) / 3 ≤ Wa ≤ (Wa + Wb) / 2 ......(W2－3)
제 1 도전 패턴 열들 (22) 의 폭들의 합이 작으면, 전극의 저항이 커지기 때문에 터치 패널의 응답이 늦어지는 경향이 있지만, 정전 용량이 감소하기 때문에 접촉하는 손가락에 대한 인식 능력이 더 높아지는 경향이 있다. 한편, 제 1 도전 패턴 열들 (22) 의 폭들의 합이 크면, 전극의 저항이 감소하기 때문에 터치 패널의 응답이 빨라지는 경향이 있지만, 정전 용량이 증가하기 때문에 접촉하는 손가락에 대한 인식 능력이 낮아지는 경향이 있다. 이들은 트레이드-오프하는 관계에 있지만, 상기 식들의 임의의 범위를 만족하면, 터치 패널의 응답과 손가락에 대한 인식 능력이 최적화될 수 있다.
여기서, 도 5 에 나타내는 바와 같이, 제 1 도전 패턴 열들 (22) 의 폭들 (a1, a2 및 a3) 의 합이 Wa 에 대응하고, 서브 비도통 패턴들 (18) 의 폭들 (b1 및 b2) 과 제 1 비도전 패턴 (28) 의 폭 (b3) 의 합이 Wb 에 대응한다.
도 5 는 추가적인 제 1 전극 단자 (24) 를 포함하지 않는 제 1 의 제 1 도전 패턴 (12) 과, 추가적인 제 1 전극 단자 (24) 를 포함하는 제 2 의 제 1 도전 패턴 (12) 이 동일면 상에 형성된 일 도전 시트 (1) 를 나타낸다. 그러나, 제 1 의 제 1 도전 패턴 (12) 과 제 2 의 제 1 도전 패턴 (12) 이 혼재되어 형성될 필요는 없고, 제 1 의 제 1 도전 패턴 (12) 과 제 2 의 제 1 도전 패턴 (12) 중 어느 하나만이 형성될 수도 있다.
다른 실시형태에서는, 더욱 바람직하게는, 제 1 도전 패턴 열들 (22) 의 폭들의 총 폭이 Wa 이고, 서브 비도통 패턴들 (18) 의 폭들과 제 1 비도전 패턴 (28) 의 폭과의 합을 Wb 로 했을 때, 1.0 mm ≤ Wa ≤ 5.0 mm, 및 1.5 mm ≤ Wb ≤ 5.0 mm 의 관계를 만족한다. 사람 손의 평균적인 크기를 고려하면, 이 범위들이 만족되면, 보다 정확하게 위치를 검출할 수 있다. 추가로, Wa 의 값에 대해, 1.5 mm ≤ Wa ≤ 4.0 mm 가 바람직하고, 2.0 mm ≤ Wa ≤ 2.5 mm 가 더욱 바람직하다. 또한, Wb 의 값에 대해, 1.5 mm ≤ Wb ≤ 4.0 mm 가 바람직하고, 2.0 mm ≤ Wb ≤ 3.0 mm 가 더욱 바람직하다.
제 1 전극 패턴 (10) 을 형성하는 금속 세선들은, 예를 들어, 금, 은, 및 구리 등의 금속 재료들과, 금속 산화물 등의 도전 재료들인, 불투명한 도전 재료로 구성된다.
금속 세선 각각의 선폭은, 30 ㎛ 이하, 바람직하게는 15 ㎛ 이하, 보다 바람직하게는 10 ㎛ 이하, 보다 바람직하게는 9 ㎛ 이하, 보다 바람직하게는 7 ㎛ 이하이며, 0.5 ㎛ 이상, 바람직하게는 1 ㎛ 이상인 것이 바람직하다.
제 1 전극 패턴 (10) 은 서로 교차하는 금속 세선들로 구성되는 복수의 격자들 (26) 을 포함한다. 각 격자 (26) 는 금속 세선들로 둘러싸이는 개구 영역을 포함한다. 각 격자 (26) 는 900 ㎛ 이하 250 ㎛ 이상의 길이의 한 변을 갖는다. 한 변의 길이는, 700 ㎛ 이하 300 ㎛ 이상인 것이 바람직하다.
본 실시형태의 제 1 도전 패턴들 (12) 에서, 가시광 투과율의 관점에서, 개구율은 85 % 이상인 것이 바람직하고, 90 % 이상인 것이 더욱 바람직하고, 95 % 이상인 것이 가장 바람직하다. 개구율은, 소정 영역에서 제 1 전극 패턴 (10) 의 금속 세선들을 제외한 투광성 부분이 전체에 차지하는 비율 (percentage) 에 상당한다.
상기 서술한 도전 시트 (1) 에서, 각 격자 (26) 는 실질적으로 마름모꼴 형상을 가진다. 실질적으로 마름모꼴 형상이란, 겉보기에 마름모꼴 형상처럼 보이는 형상을 의미한다. 대안적으로, 각 격자 (26) 는 다른 다각형상들을 가질 수도 있다. 또한, 각 격자 (26) 의 일변의 형상은 직선 형상 대신, 만곡 형상 또는 원호상일 수도 있다. 원호상인 경우에는, 예를 들어, 각 격자 (26) 의 대향하는 2 개의 변들이, 각각 바깥쪽으로 볼록한 원호상을 가질 수도 있고, 다른 대향하는 2 개의 변들이, 각각 안쪽으로 볼록한 원호상을 가질 수도 있다. 또한, 각 격자 (26) 의 각 변의 형상은, 바깥쪽으로 볼록한 원호와 안쪽으로 볼록한 원호가 번갈아 연속한 파선 (wavy) 형상일 수도 있다. 물론, 각 변의 형상이 사인 곡선일 수도 있다.
도 6 은, 제 2 전극 패턴을 나타낸다. 도 6 에 나타내는 바와 같이, 제 2 전극 패턴 (40) 은 금속 세선들로 구성된 다수의 격자들로 형성된다. 제 2 전극 패턴 (40) 은, 제 1 방향 (X 방향) 과 직교하는 제 2 방향 (Y 방향) 으로 연장되며, 병렬로 배열되는 복수의 제 2 도전 패턴들 (42) 을 포함한다. 각 제 2 도전 패턴 (42) 은, 제 2 전극 단자 (44) 에 전기적으로 접속된다. 각 제 2 도전 패턴 (42) 은 제 2 비도전 패턴 (58) 에 의해 전기적으로 분리된다.
각 제 2 전극 단자 (44) 는 도전성의 제 2 배선 (46) 에 전기적으로 접속된다. 각 제 2 도전 패턴 (42) 은 제 2 전극 단자 (44) 에 전기적으로 접속된 일 단부를 갖는다. 각 제 2 전극 단자 (44) 는 각 제 2 배선 (46) 의 일단부에 전기적으로 접속된다. 각 제 2 배선 (46) 은, 단자 (50) 에 전기적으로 접속된 타단부를 갖는다. 각 제 2 도전 패턴 (42) 은 제 2 방향을 따라, 실질적으로 일정한 폭을 갖는 단책 구조를 갖는다. 그러나, 각 제 2 도전 패턴 (42) 은 스트립 형상에 한정되지 않는다.
제 2 전극 패턴 (40) 은, 그 타단에서 추가적인 제 2 전극 단자 (54) 로 형성될 수도 있다. 추가적인 제 2 전극 단자 (54) 가 형성되면, 각 제 2 도전 패턴 (42) 은 용이하게 검사될 수 있다.
도 6 은 추가적인 제 2 전극 단자 (54) 를 포함하지 않는 제 2 도전 패턴 (42) 과, 추가적인 제 2 전극 단자 (54) 를 포함하는 제 2 도전 패턴 (42) 이 동일 면 상에 형성된 일 도전 시트 (1) 를 도시한다. 그러나, 이러한 2 종류의 제 2 도전 패턴들 (42) 은 혼재되어 형성될 필요는 없고, 2 종류의 제 2 도전 패턴들 (42) 중 한 종류만이 형성될 수도 있다.
제 2 전극 패턴 (40) 을 형성하는 금속 세선들은, 제 1 전극 패턴 (10) 을 형성하는 금속 세선들과 실질적으로 같은 선폭을 갖고, 실질적으로 같은 재료로 구성된다. 제 2 전극 패턴 (40) 은 서로 교차하는 금속 세선들로 구성되는 복수의 격자들 (56) 을 포함하고, 각 격자 (56) 는 각 격자 (26) 의 형상과 실질적으로 같은 형상을 갖는다. 각 격자 (56) 의 한 변의 길이와, 각 격자 (56) 의 개구율은 각 격자 (26) 의 길이와 개구율과 동등하다.
또한, 시인성이 요구되는 디스플레이의 전면측 상에 배치되는 투명 도전막으로서 사용되는 경우에는, 금속 배선으로 구성되며 후술되어질 단선부를 포함하는 더미 패턴이 제 2 비도전 패턴 (58) 으로서 형성된다. 한편, 시인성이 특별히 요구되지 않는 노트북 컴퓨터, 터치 패드 등의 전면측 상에 배치되는 투명 도전막으로서 사용되는 경우에는, 금속 세선들로 구성된 더미 패턴이 제 2 비도전 패턴 (58) 으로서 형성되지 않고, 제 2 비도전 패턴 (58) 이 스페이스로서 존재한다.
도 7 은, 빗 형상 구조의 제 1 도전 패턴들 (12) 을 포함하는 제 1 전극 패턴 (10) 과, 스트립 형상 구조의 제 2 도전 패턴들 (42) 을 포함하는 제 2 전극 패턴 (40) 이 배치되어, 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 이 대략 서로 직교하는 도전 시트 (1) 의 평면도이다. 제 1 전극 패턴 (10) 과 제 2 전극 패턴 (40) 은 조합 패턴 (70) 을 형성한다. 대략 직교란, 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 이 서로 수직으로 있는 경우뿐만 아니라 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 이 겉보기에 서로 직교하는 경우도 포함한다.
조합 패턴 (70) 에서, 상면시에서 격자들 (26) 과 격자들 (56) 이 소격자들 (76) 을 형성한다. 즉, 격자들 (26) 의 교차부들이 각각 격자들 (56) 의 개구 영역들의 거의 중앙에 배치된다. 각 소격자 (76) 는, 125 ㎛ 이상, 450 ㎛ 이하의 길이의 한 변을 갖고, 바람직하게는 150 ㎛ 이상, 350 ㎛ 이하의 길이의 한 변을 갖는다는 점을 유의한다. 이것은 격자들 (26) 과 격자들 (56) 각각의 한 변의 반의 길이에 상당한다.
도 7 에 도시된 조합 패턴에서, 더미 패턴을 갖지 않는 제 1 전극 패턴 (10) 과 더미 패턴을 갖지 않는 제 2 도전 패턴 (42) 이 서로 조합된다.
도 8 은, 더미 패턴을 명시적으로 도시한 제 1 실시형태의 다른 제 1 전극 패턴 (10) 의 예를 나타내는 평면도이다. 제 1 비도전 패턴 (28) 은 제 1 도전 패턴들 (12) 과 동일한 금속 세선들로 구성되며 단선부들을 포함한다. 또한, 각 제 1 도전 패턴 (12) 에 형성되는 서브 비도통 패턴들 (18) 이 제 1 도전 패턴들 (12) 과 유사한 금속 세선들로 구성되며 단선부들을 포함한다. 제 1 비도전 패턴 (28) 과 서브 비도통 패턴들 (18) 을 형성하는 금속 세선들은 단선부들을 포함하고, 따라서, 전기적으로 도통하지 않는 더미 패턴들을 형성한다. 제 1 비도전 패턴 (28) 이 더미 패턴으로서 형성되기 때문에, 도 5 와 마찬가지로, 인접하는 제 1 도전 패턴들 (12) 은 서로 전기적으로 분리된다. 또한, 서브 비도통 패턴들 (18) 이 더미 패턴으로서 각각 형성되기 때문에, 도 5 와 마찬가지로, 제 1 도전 패턴 열들 (22) 이 형성된다. 제 1 비도전 패턴 (28) 과 제 1 도전 패턴들 (12) 이 더미 패턴으로서 각각 형성되는 경우, 제 1 전극 패턴 (10) 은 등간격으로 배치되는 금속 세선들의 격자들에 의해 형성된다. 이것은, 시인성의 저하를 방지할 수 있고, 제 1 전극 패턴 (10) 이 용이하게 시인되는 것을 방지할 수 있다.
도 9 는 도 8 의 원으로 둘러싸인 부분의 확대도이다. 도 9 에 나타내는 바와 같이, 제 1 비도전 패턴 (28) 및 서브 비도통 패턴 (18) 을 형성하는 금속 세선들은 단선부들 (29) (제 1 단선부들) 을 포함하고, 제 1 도전 패턴 (12) 으로부터 전기적으로 분리된다. 각 단선부 (29) 는 금속 세선들의 각 교차부 이외의 부분에 형성되는 것이 바람직하다. 각 단선부 (29) 는 교차부와 교차부 사이의 거의 중앙에 형성되는 것이 바람직하다. 거의 중앙이란, 완전한 중앙 위치뿐만 아니라, 중앙으로부터 약간 위치가 옮겨진 위치를 포함한다.
도 9 에서는 제 1 도전 패턴 (12) 과, 제 1 비도전 패턴 (28) 과, 서브 비도통 패턴 (18) 을 명확하게 하기 위해, 제 1 도전 패턴 (12) 의 선폭을 과장되게 굵게 하고, 제 1 비도전 패턴 (28) 과 서브 비도통 패턴 (18) 의 선폭을 과장되게 가늘게 한다.
제 1 비도전 패턴 (28) 과 서브 비도통 패턴 (18) 을 형성하는 모든 격자들 (26) 이 단선부들 (29) 을 필수적으로 포함할 필요는 없다. 각 단선부 (29) 의 길이는, 바람직하게는, 60 ㎛ 이하이며, 보다 바람직하게는 10 내지 50 ㎛ 이며, 15 내지 40 ㎛ 이며, 20 내지 40 ㎛ 이다.
도 10 은, 제 1 실시형태의 다른 제 2 전극 패턴 (40) 의 예를 나타내는 평면도이다. 제 2 비도전 패턴 (58) 이 제 2 도전 패턴들 (42) 과 마찬가지로 금속 세선들로 구성되며, 단선부들을 포함한다. 제 2 비도전 패턴 (58) 을 형성하는 금속 세선들은 단선부들을 포함하고, 따라서 전기적으로 도통하지 않는 더미 패턴을 형성한다. 제 2 비도전 패턴 (58) 이 더미 패턴으로 형성되기 때문에, 도 6 과 마찬가지로, 인접하는 제 2 도전 패턴들 (42) 은 서로 전기적으로 분리된다. 제 2 비도전 패턴 (58) 이 더미 패턴으로 형성되는 경우, 제 2 전극 패턴 (40) 은 등간격으로 배치되는 금속 세선들의 격자들로 형성된다. 이것은 시인성의 저하를 방지할 수 있고, 제 2 전극 패턴 (40) 이 용이하게 시각적으로 시인되는 것을 방지할 수 있다.
도 11 은 도 10 에서 원으로 둘러싸인 부분의 확대도이다. 도 11 에 나타내는 바와 같이, 제 2 비도전 패턴 (58) 을 형성하는 금속 세선들은 단선부들 (59) (제 2 단선부들) 을 포함하고, 제 2 도전 패턴들 (42) 로부터 전기적으로 분리된다. 각 단선부 (59) 가 금속 세선들의 각 교차부 이외의 부분에 형성되는 것이 바람직하다. 각 단선부 (59) 는 교차부와 교차부 사이의 거의 중앙에 형성되는 것이 바람직하다. 거의 중앙이란, 완전한 중앙 위치뿐만 아니라, 중앙으로부터 약간 위치가 옮겨진 위치를 포함한다.
도 11 에서는 제 2 도전 패턴들 (42) 과 제 2 비도전 패턴 (58) 을 명확하게 하기 위해, 제 2 도전 패턴들 (12) 의 선폭들을 과장되게 굵게 하고, 제 2 비도전 패턴 (58) 의 선폭을 과장되게 가늘게 한다. 각 단선부 (59) 의 길이가 도 9 의 각 단선부 (29) 의 길이와 실질적으로는 같다는 점을 유의한다.
도 12 는, 금속 세선들로 구성된 더미 패턴들을 포함하는 제 1 전극 패턴 (10) 과, 금속 세선들로 구성된 더미 패턴들을 포함하는 제 2 전극 패턴 (40) 을 명시적으로 도시한다. 제 1 전극 패턴 (10) 과 제 2 전극 패턴 (40) 이 대향 배치된다. 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 은 서로 직교하고, 제 1 전극 패턴 (10) 과 제 2 전극 패턴 (40) 은 조합 패턴 (70) 을 형성한다.
조합 패턴 (70) 에서, 상면시에서 격자들 (26) 과 격자들 (56) 은 소격자들 (76) 을 형성한다. 즉, 격자들 (26) 의 교차부들이 격자들 (56) 의 개구 영역들의 거의 중앙에 각각 배치된다.
제 2 전극 패턴 (40) 의 금속 세선들이 제 1 전극 패턴 (10) 의 단선부들 (29) 에 대향하는 위치들에 배치된다. 또한, 제 1 전극 패턴 (10) 의 금속 세선들이 제 2 전극 패턴 (40) 의 단선부들 (59) 에 대향하는 위치들에 배치된다. 제 2 전극 패턴 (40) 의 금속 세선들이 제 1 전극 패턴 (10) 의 단선부들 (29) 을 마스크하고, 제 1 전극 패턴 (10) 의 금속 세선들이 제 2 전극 패턴 (40) 의 단선부들 (59) 을 마스크한다. 따라서, 조합 패턴 (70) 에서, 상면시에서 제 1 전극 패턴 (10) 의 단선부들 (29) 과 제 2 전극 패턴 (40) 의 단선부들 (59) 이 시각적으로 용이하게 시인되기 어려워지므로, 시인성이 향상될 수 있다.
다음으로, 제 1 실시형태의 다른 제 1 전극 패턴들의 예들을 도 13 내지 18 을 참조해 설명한다.
도 13 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 제 1 도전 패턴들 (12) 은 제 1 방향 (X 방향) 으로 연장된다. 각 제 1 도전 패턴 (12) 은 제 1 도전 패턴 (12) 을 전기적으로 분리하기 위한 슬릿상의 서브 비도통 패턴들 (18) 을 포함한다. 각 제 1 도전 패턴 (12) 은 서브 비도통 패턴들 (18) 에 의해 분할된 복수의 제 1 도전 패턴 열들 (22) 을 포함한다. 도 13 에 나타내는 바와 같이, 각 제 1 도전 패턴 열 (22) 은, 제 1 방향 (X 방향) 으로 일렬로 배열되는 복수의 격자들 (26) 에 의해 형성된다. 제 1 도전 패턴 열들 (22) 은, 일단부에 배치되며 금속 세선들로 구성되는 다수의 격자들 (26) 에 의해 서로 전기적으로 접속된다.
도 13 에 나타내는 바와 같이, 제 1 도전 패턴 열들 (22) 은 각각, 일단부에 서 제 2 방향 (Y 방향) 으로 배열되는 5 개의 격자들 (26) 중, 1 번째 격자, 3 번째 격자 및 5 번째 격자로부터 제 1 방향 (X 방향) 으로 연장된다. 그 결과, 제 1 도전 패턴 (12) 의 폭들 (a1, a2 및 a3) 각각과, 서브 비도통 패턴들 (18) 의 폭들 (b1 및 b2) 각각은, 거의 같은 길이 (각 격자 (26) 의 대각선의 길이) 이다. 거의 같은 길이란, 이러한 길이들이 서로 완전하게 일치하는 경우뿐만 아니라, 이러한 길이들이 겉보기에 서로 같은 것을 포함한다.
도 14 는, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술과 동일한 구성들은 동일한 참조 숫자들 또는 동일한 참조 문자들에 의해 지정되고, 그 설명은 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 제 1 도전 패턴들 (12) 은 제 1 방향 (X 방향) 으로 연장된다. 각 제 1 도전 패턴 (12) 은 제 1 도전 패턴 (12) 을 전기적으로 분리하기 위한 슬릿상의 서브 비도통 패턴들 (18) 을 포함한다. 도 14 에 나타내는 바와 같이, 각 제 1 도전 패턴 열 (22) 은, 제 1 방향 (X 방향) 으로 일렬로 배열되는 복수의 격자들 (26) 에 의해 형성된다.
도 14 는, 제 1 도전 패턴 열들 (22) 이 각각, 제 2 방향 (Y 방향) 으로 배열된 6 개의 격자들 (26) 중, 1 번째 격자와, 3 번째 격자와 4 번째 격자의 사이와, 6 번째 격자로부터 제 1 방향 (X 방향) 으로 연장된다는 점이 도 13 과 상이하다. 즉, 도 13 과 비교해, 도 14 의 복수의 제 1 도전 패턴 열들 (22) 은, 각 격자 (26) 크기의 반만큼 더 긴 피치로 배열된다. 그 결과, 서브 비도통 패턴들 (18) 의 폭들 (b1 및 b2) 은, 제 1 도전 패턴 (12) 의 폭들 (a1, a2 및 a3) 보다 커진다. 서브 비도통 패턴들 (18) 의 폭들 (b1 및 b2) 은 각 격자 (26) 의 대각선보다 1.5 배 더 길며, 제 1 도전 패턴 (12) 의 폭들 (a1, a2 및 a3) 은 각 격자 (26) 의 대각선의 길이이다. 도 14 의 제 1 전극 패턴 (10) 에서, 각 서브 비도통 패턴 (18) 의 폭이 더 크다.
도 15 는, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술된 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들 또는 동일한 참조 문자들에 의해 지정되고, 그 설명은 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 제 1 도전 패턴들 (12) 은 제 1 방향 (X 방향) 으로 연장된다. 각 제 1 도전 패턴 (12) 은 제 1 도전 패턴 (12) 을 전기적으로 분리하기 위한 슬릿상의 서브 비도통 패턴들 (18) 을 포함한다. 도 15 에 나타내는 바와 같이, 각 제 1 도전 패턴 열 (22) 은, 제 1 방향 (X 방향) 으로 2 개 열들로 배열되는 복수의 격자들 (26) 에 의해 형성된다.
도 15 에서는, 제 1 도전 패턴 열들 (22) 은 각각, 제 2 방향 (Y 방향) 으로 배열된 6 개의 격자들 (26) 중, 1 번째 격자와, 3 번째 격자와 4 번째 격자, 5 번째 격자와 6 번째 격자로부터 제 1 방향 (X 방향) 으로 2 개 열들로 연장된다. 그 결과, 서브 비도통 패턴들 (18) 의 폭들 (b1 및 b2) 은, 제 1 도전 패턴 (12) 의 폭들 (a1, a2 및 a3) 보다 짧아진다. 서브 비도통 패턴들 (18) 의 폭들 (b1 및 b2) 은 각 격자 (26) 의 대각선의 길이이며, 제 1 도전 패턴 (12) 의 폭들 (a1, a2 및 a3) 은 각 격자 (26) 의 대각선보다 1.5 배 더 길다. 도 15 의 제 1 전극 패턴 (10) 에서, 제 1 도전 패턴 (12) 의 폭이 더 크다.
도 16 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술된 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들 또는 동일한 참조 문자들에 의해 지정되고, 그 설명은 생략될 수도 있다. 도 16 에 나타내는 제 1 전극 패턴 (10) 은 도 13 에 나타내는 제 1 전극 패턴 (10) 과 기본적으로 같은 구조를 갖는다. 도 16 은 다음 점에서 도 13 과 상이하다. 도 16 에서, 각 제 1 도전 패턴 열들 (22) 을 서로 전기적으로 접속하는 연결부들 (27) 이, 제 1 도전 패턴 열들 (22) 의 일단부들 이외의 위치들에 제공된다. 연결부들 (27) 이 형성되기 때문에, 제 1 도전 패턴 열들 (22) 이 더 길어지고, 배선 저항이 더 커져도, 제 1 도전 패턴 열들 (22) 은 동전위로 유지될 수 있다.
도 17 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술된 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들 또는 동일한 참조 문자들에 의해 지정되고, 그 설명은 생략될 수도 있다. 도 17 에 나타내는 제 1 전극 패턴 (10) 은 도 13 에 나타내는 제 1 전극 패턴 (10) 과 기본적으로 같은 구조를 갖는다. 도 17 은, 제 1 도전 패턴 열들 (22) 의 갯수가 3 열이 아니고 2 열인 점에서 도 13 과 상이이다. 제 1 전극 패턴 (10) 의 제 1 도전 패턴 열들 (22) 의 갯수가 2 열 이상이면, 손가락의 검출 정밀도는 더 높아질 수 있다.
도 18 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술된 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들 또는 동일한 참조 문자들에 의해 지정되고, 그 설명은 생략될 수도 있다. 도 18 에 나타내는 제 1 전극 패턴 (10) 은 도 13 에 나타내는 제 1 전극 패턴 (10) 과 기본적으로 같은 구조를 갖는다. 도 18 은, 제 1 도전 패턴 열들 (22) 의 갯수가 3 열이 아니고 4 열인 점에서 도 13 과 상이이다. 제 1 전극 패턴 (10) 의 제 1 도전 패턴 열들 (22) 의 갯수가 2 열 이상, 예를 들어 5 이상이면, 손가락의 검출 정밀도는 더 높아질 수 있다.
도 13 내지 도 18 에서, 각 면적은 다음의 방식으로 획득될 수 있다는 점을 유의한다. 복수의 제 1 도전 패턴 열들 (22) 과 접촉하는 가상 선을 그어, 이 가상선으로 둘러싸인 제 1 도전 패턴 (12) 과 서브 비도통 패턴들 (18) 을 계산하여, 각 면적을 구할 수 있다.
＜제 2 실시형태＞
도 19 는, 제 2 실시형태에 따라 제 1 전극 패턴 (10) 을 포함하는 도전 시트 (1) 을 나타낸다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들로 형성된 2 종류의 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 전극 단자 (14) 에 전기적으로 접속된 일단부를 갖는다. 각 제 1 전극 단자 (14) 는 각 제 1 배선 (16) 의 일단부에 전기적으로 접속된다. 각 제 1 배선 (16) 은, 단자 (20) 에 전기적으로 접속된 타단부를 갖는다. 각 제 1 도전 패턴 (12) 은 제 1 비도전 패턴 (28) 에 의해 전기적으로 분리된다.
도 19 의 상측에 나타내는 바와 같이, 제 1 의 제 1 도전 패턴 (12) 은, 추가적인 제 1 전극 단자 (24) 를 포함하지 않는다. 한편, 도 19 의 하측에 나타내는 바와 같이, 제 2 의 제 1 도전 패턴 (12) 은, 추가적인 제 1 전극 단자 (24) 를 포함한다. 도 19 는, 추가적인 제 1 전극 단자 (24) 를 포함하지 않는 제 1 의 제 1 도전 패턴 (12) 과, 추가적인 제 1 전극 단자 (24) 를 포함하는 제 2 의 제 1 도전 패턴 (12) 을 동일면 상에 형성한 일 도전 시트 (1) 를 나타낸다. 그러나, 제 1 의 제 1 도전 패턴 (12) 과 제 2 의 제 1 도전 패턴 (12) 은 필수적으로 혼재되어 형성될 필요가 없고, 제 1 의 제 1 도전 패턴 (12) 과 제 2 의 제 1 도전 패턴 (12) 중 임의의 어느 하나만이 형성될 수도 있다.
본 실시형태에서는, 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 서브 비도통 패턴 (18) 을 포함하여, 순환 교차부들을 가진 X 형상 구조들을 갖는다. 그 주기는 적절히 선택될 수 있다. 각 제 1 도전 패턴 (12) 의 면적은 A2 이고, 서브 비도통 패턴들 (18) 의 면적은 B2 인 것으로 추정하면, 20 % ≤ B2 / (A2 + B2) ≤ 80 % 의 관계를 만족한다. 다른 실시형태에서는, 5 % ≤ B2 / (A2 ＋ B2) ≤ 70 % 의 관계를 만족한다. 또 다른 실시형태에서는, 45 % ≤ B2 / (A2 ＋ B2) ≤ 65 % 의 관계를 만족한다.
각 면적은 다음의 방식으로 획득될 수 있다는 점을 유의한다. 각 제 1 도전 패턴 (12) 의 면적은, 각 격자 (26) 의 단위 면적 × 격자들 (26) 의 갯수로 계산하여 얻어진다. 서브 비도통 패턴들 (18) 의 면적은, 가상의 격자들 (26) 을 배치하고, 가상의 각 격자 (26) 의 단위 면적 × 격자들 (26) 의 갯수로 계산하여 얻어진다.
이 범위를 만족하면, 손가락이 터치 패널에 접촉했을 때와 손가락이 터치 패널에 접촉하지 않을 때 사이의 정전 용량의 차이를 크게 할 수 있다. 즉, 검출 정밀도를 개선할 수 있다.
제 1 전극 패턴 (10) 을 형성하는 금속 세선들의 선폭 및 그 재료는 제 1 실시형태에서와 실질적으로 같다. 또한, 제 1 전극 패턴 (10) 을 형성하는 금속 세선들의 격자들 (26) 은, 제 1 실시형태에서와 실질적으로 같다.
제 2 전극 패턴 (40) 에 대해, 단책 구조를 각각 갖는 제 2 도전 패턴들 (42) 을 포함하는 패턴은 제 1 실시형태의 도 6 과 마찬가지로 사용될 수 있다.
도 20 은, X 형상 구조를 각각 갖는 제 1 도전 패턴들 (12) 을 포함하는 제 1 전극 패턴 (10) 과, 스트립 형상의 구조를 각각 갖는 제 2 도전 패턴들 (42) 을 포함하는 제 2 전극 패턴 (40) 을 대향 배치시킨 도전 시트 (1) 의 평면도이다. 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 은 서로 직교하고, 제 1 전극 패턴 (10) 과 제 2 전극 패턴 (40) 은 조합 패턴 (70) 을 형성한다. 조합 패턴 (70) 에서, 제 1 실시형태와 마찬가지로, 격자들 (26) 과 격자들 (56) 은 소격자들 (76) 을 형성한다.
도 21 은, 제 2 실시형태의 다른 제 1 전극 패턴 (10) 의 예를 나타내는 평면도이다. 제 1 비도전 패턴 (28) 이 제 1 도전 패턴들 (12) 과 마찬가지로 금속 세선들로 구성된다. 또, 제 1 도전 패턴 (12) 각각에 형성되는 서브 비도통 패턴들 (18) 은 제 1 도전 패턴들 (12) 과 마찬가지로 금속 세선들로 구성된다. 서브 비도통 패턴들 (18) 과 제 1 비도전 패턴 (28) 이 금속 세선들로 구성되어, 제 1 도전 패턴 (12) 으로부터 전기적으로 분리된, 이른바 더미 패턴으로서 각각 형성된다. 더미 패턴들이 형성되면, 제 1 전극 패턴 (10) 은 등간격으로 배치되는 금속 세선들의 격자들에 의해 형성된다. 이것은 시인성의 저하를 방지할 수 있다.
또한, 도 21 에서, 마찬가지로, 제 1 비도전 패턴 (28) 및 서브 비도통 패턴들 (18) 을 형성하는 금속 세선들은 단선부들을 포함하고, 제 1 도전 패턴 (12) 으로부터 전기적으로 분리된다. 각 단선부는 금속 세선들의 각 교차부 이외의 부분에 형성되는 것이 바람직하다.
제 2 전극 패턴 (40) 에 대해, 스트립 형상의 구조를 각각 갖는 제 2 도전 패턴들 (42) 을 포함하는 패턴이 제 1 실시형태의 도 10 과 마찬가지로 사용될 수 있다.
도 22 는, 더미 패턴들을 포함하는 제 1 전극 패턴 (10) 과, 더미 패턴들을 포함하는 제 2 전극 패턴 (40) 을 대향 배치시킨 도전 시트 (1) 의 평면도이다. 제 1 도전 패턴들 (12) 과 제 2 도전 패턴들 (42) 은 서로 직교하고, 제 1 전극 패턴 (10) 과 제 2 전극 패턴 (40) 은 조합 패턴 (70) 을 형성한다.
조합 패턴 (70) 에서, 상면시에서 격자들 (26) 과 격자들 (56) 은 소격자들 (76) 을 형성한다. 즉, 격자들 (26) 의 교차부들 각각이 격자들 (56) 의 개구 영역들의 거의 중앙에 배치된다.
제 2 전극 패턴 (40) 의 금속 세선들이 제 1 전극 패턴 (10) 의 단선부들 (29) 에 대향하는 위치들에 배치된다. 또한, 제 1 전극 패턴 (10) 의 금속 세선들이 제 2 전극 패턴 (40) 의 단선부들 (59) 에 대향하는 위치들에 배치된다. 제 2 전극 패턴 (40) 의 금속 세선들이 제 1 전극 패턴 (10) 의 단선부들 (29) 을 마스크하고, 제 1 전극 패턴 (10) 의 금속 세선들이 제 2 전극 패턴 (40) 의 단선부들 (59) 을 마스크한다.
다음으로, 제 2 실시형태의 다른 제 1 전극 패턴들의 예들을 도 23 내지 32 를 참조해 설명한다.
도 23 은 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 23 에 나타내는 제 1 도전 패턴 (12) 에서, 각 서브 비도통 패턴 (18) 은 4 개의 변들로 둘러싸여 정의된다. 4 개의 변들의 각각은, 격자들 (26) 의 변들이 서로 접속된 상태로 복수의 격자들 (26) 을 선형적으로 배열하여 형성된다. 각 서브 비도통 패턴 (18) 은 선형적으로 배열된 복수의 격자들 (26) 에 의해 둘러싸여지고, 그럼으로써, 다이아몬드 패턴이 형성된다. 인접하는 다이아몬드 패턴들은 서로 전기적으로 접속된다. 도 23 에서, 인접하는 다이아몬드 패턴들은 격자들 (26) 의 변들을 개재하여 서로 전기적으로 접속된다.
도 24 는, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정하고, 그 설명을 생략할 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 24 에 나타내는 제 1 도전 패턴 (12) 에서, 각 서브 비도통 패턴 (18) 은 4 개의 변들로 둘러싸여 정의된다. 4 개의 변들의 각각은, 격자들 (26) 의 변들이 서로 접속된 상태로 복수의 격자들 (26) 을 복수단들로 선형적으로 배열하여 형성된다. 도 24 에서 4 개의 변들의 각각은 2 개의 단들로 형성되지만, 2 개의 단들로 한정되는 것은 아니다.
도 25 는, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 25 에 나타내는 제 1 도전 패턴 (12) 에서, 각 서브 비도통 패턴 (18) 은 6 개의 변들로 둘러싸여 정의된다. 6 개의 변들 중 4 개의 변들은, 격자들 (26) 의 변들이 서로 접속된 상태로 복수의 격자들 (26) 을 선형적으로 배열하여 형성된다. 6 개의 변들 중 2 개의 변들은, 격자들 (26) 의 꼭지각들이 서로 접속된 상태로 복수의 격자들 (26) 을 선형적으로 배열하여 형성된다.
도 26 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 26 에 나타내는 제 1 도전 패턴 (12) 은, 도 23 에 나타내는 제 1 도전 패턴 (12) 과 같이, 각각 서브 비도통 패턴 (18) 의 형상과 동일하다. 그러나, 도 23 과 달리, 도 26 에서, 인접하는 다이아몬드 패턴들은 격자들 (26) 의 꼭지각들에, 즉, 한 점에, 서로 전기적으로 접속된다. 각 서브 비도통 패턴 (18) 의 형상은 다이아몬드 패턴으로 한정되는 것은 아니다.
도 27 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 27 에서, 다이아몬드 패턴들의 형상들은 교대로 상이하고, 인접하는 서브 비도통 패턴들 (18) 의 크기들이 상이하다. 즉, 동일한 형상이 2 주기마다 나타난다. 그러나, 이 동일한 형상은 2 주기마다로 한정되지 않고, 3 주기마다 또는 4 주기마다 나타날 수도 있다.
도 28 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 28 에 나타내는 제 1 도전 패턴 (12) 은, 기본적으로, 도 23 에 나타내는 제 1 도전 패턴 (12) 과 동일한 형상을 갖는다. 그러나, 다이아몬드 패턴의 각 꼭지각에 위치하는 격자 (26) 는, 금속 세선들로 구성된 돌출 배선들 (31) 로 형성된다.
도 29 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들을 갖는 X 형상 구조들을 갖는다.
도 29 에 나타내는 제 1 도전 패턴 (12) 은, 기본적으로, 도 23 에 나타내는 제 1 도전 패턴 (12) 과 동일한 형상을 갖는다. 그러나, 다이아몬드 패턴의 각 변을 형성하는 격자들 (26) 은, 금속 세선들로 구성된 돌출 배선들 (31) 로 형성된다.
도 28 및 도 29 의 각각에 나타나는 제 1 전극 패턴 (10) 은, 돌출 배선들 (31) 로 형성되고, 그러므로 손가락을 검출하기 위한 센서 영역을 넓게 펼칠 수 있다.
도 30 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 교차점들에서 격자들 (26) 을 갖지 않은 채 X 형상 구조들을 갖는다. 도 30 에 나타내는 제 1 도전 패턴 (12) 에서, 복수의 격자들 (26) 은 지그재그로 배열된다. 지그재그 배열된 2 개의 격자군들은 서로 접촉하지 않도록 대향 배치되고, 교차점들을 갖지 않는 X 형상 구조가 형성된다. X 자 모양 구조가 지그재그로 배열된 2 개의 격자군들으로 형성되기 때문에, 전극 패턴은 더 얇아지고, 미세한 위치 검출이 성취될 수 있다.
도 31 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 교차점들에서 격자들 (26) 을 갖지 않은 채 X 형상 구조들을 갖는다. 도 31 에 도시된 제 1 도전 패턴 (12) 에서, 복수의 격자들 (26) 은, 도 30 에 도시된 제 1 도전 패턴 (12) 과는 달리, 지그재그로 배열된 2 개의 격자군들이 서로 접근하는 각 코너부에 배치된다.
도 32 은, 다른 실시형태에 따른 제 1 전극 패턴 (10) 을 나타낸다. 상기 서술한 제 1 전극 패턴 (10) 과 동일한 구성들은 동일한 참조 숫자들과 참조 문자들로 지정되고, 그 설명이 생략될 수도 있다. 제 1 전극 패턴 (10) 은 금속 세선들로 구성된 다수의 격자들 (26) 로 형성된 2 개의 제 1 도전 패턴들 (12) 을 포함한다. 각 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 복수의 서브 비도통 패턴들 (18) 을 포함하여, 순환 교차부들에서 X 형상 구조들을 갖는다.
도 32 에 나타내는 바와 같이, 상측의 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 동일한 형상의 서브 비도통 패턴들 (18) 을 포함한다. 또한, 도 32 에 나타내는 바와 같이, 하측의 제 1 도전 패턴 (12) 은, 제 1 방향을 따른 동일한 형상의 서브 비도통 패턴들 (18) 을 포함한다. 반면, 서브 비도통 패턴들 (18) 의 형상들은 상측의 제 1 도전 패턴 (12) 과 하측의 제 1 도전 패턴 (12) 사이에서 상이하다. 상이한 형상들을 갖는 제 1 도전 패턴들 (12) 이 교대로 배열된다. 상기 서술한 바와 같이 배열은, 제 1 전극 패턴 (10) 의 배열의 자유도를 확보한다.
도 23 내지 도 32 각각에 도시된 패턴에서, 각 제 1 도전 패턴 (12) 의 면적이 각 격자 (26) 의 단위 면적 × 격자들 (26) 의 갯수를 산출하여 획득된다. 서브 비도통 패턴들 (18) 의 면적은, 가상 격자들 (26) 을 배치해, 가상의 각 격자 (26) 의 단위면적 × 격자들 (26) 의 갯수를 산출해 획득된다.
다음으로, 도전 시트 (1) 의 제조 방법을 설명한다.
도전 시트 (1) 를 제조하는 경우에는, 예를 들어 투명의 기판 (30) 의 제 1 주면 상에 감광성 할로겐화 은을 함유하는 유제층을 갖는 감광 재료가 노광, 현상 처리되고, 금속 은부 (금속 세선들) 및 광 투과성부 (개구 영역들) 각각이 노광부 및 미노광부에 형성되어, 제 1 전극 패턴 (10) 이 형성될 수도 있다. 또한, 금속 은부가 추가로 물리적으로 현상 및/또는 도금되어, 금속 은부가 도전성 금속을 담지 (support) 시키도록 해도 된다.
대안적으로, 레지스트 패턴이 투명의 기판 (30) 의 제 1 주면 상에 형성된 동박 상의 포토레지스트 막을 노광, 현상하여 형성되고, 레지스트 패턴 상에 노출된 동박이 에칭되어, 제 1 전극 패턴 (10) 이 형성될 수도 있다.
대안적으로, 금속 미립자들을 포함하는 페이스트가 투명의 기판 (30) 의 제 1 주면 상에 인쇄되고, 페이스트가 금속 도금되어, 제 1 전극 패턴 (10) 이 형성될 수도 있다.
제 1 전극 패턴 (10) 은 스크린 인쇄판 또는 그라비아 인쇄판을 사용해, 투명 기판 (30) 의 제 1 주면 상에 인쇄되어 형성될 수도 있다. 대안적으로, 제 1 전극 패턴 (10) 은 잉크젯 처리에 따라, 투명의 기판 (30) 의 제 1 주면 상에 형성될 수도 있다.
제 2 전극 패턴 (40) 은, 제 1 전극 패턴 (10) 과 동일한 제조 방법에 따라 기판 (30) 의 제 2 주면 상에 형성될 수 있다.
제 1 전극 패턴 (10) 및 제 2 전극 패턴 (40) 은, 도금 전처리 재료를 사용해 투명 기판 (30) 상에 도금되어질 감광성 층을 형성하고; 형성된 층을 노광시켜 현상하고; 노광부 및 미노광부에 각각 금속부 및 광 투과성부를 형성해 그 층을 도금하여 형성될 수도 있다. 또한, 추가로 금속부가 물리적으로 현상 및/또는 도금될 수도 있어, 금속부가 도전성 금속을 담지시키도록 할 수 있다는 점을 유의한다. 또한, 보다 구체적인 내용은, 예를 들어 일본 공개특허공보 2003-213437호, 일본 공개특허공보 2006-64923호, 일본 공개특허공보 2006-58797호, 및 일본 공개특허공보 2006-135271호에 개시되어 있다는 점을 유의한다.
도 2 에 나타내는 바와 같이, 제 1 전극 패턴 (10) 이 기판 (30) 의 제 1 주면 상에 형성되고, 제 2 전극 패턴 (40) 이 기판 (30) 의 제 2 주면 상에 형성되는 경우, 표준 제조 방법 (우선 제 1 주면이 노광되고, 그 후에, 제 2 주면이 노광된다) 이 채용하면, 원하는 패턴들을 갖는 제 1 전극 패턴 (10) 및 제 2 전극 패턴 (40) 을 얻을 수 없는 경우가 있다.
상기 관점에서, 다음 제조 방법이 채용되는 것이 바람직하다.
즉, 기판 (30) 의 양면 상에 형성된 감광성 할로겐화 은 유제층 각각이 일괄 노광되어, 제 1 전극 패턴 (10) 이 기판 (30) 의 일주면 상에 형성되는 한편, 제 2 전극 패턴 (40) 이 기판 (30) 의 타주면 상에 형성된다.
이 제조 방법의 구체예를 설명한다.
먼저, 길이가 긴 감광 재료를 제작한다. 감광 재료는, 기판 (30); 기판 (30) 의 제 1 주면 상에 형성된 감광성 할로겐화 은 유제층 (이하, 제 1 감광층이라고 한다); 및 기판 (30) 의 타주면 상에 형성된 감광성 할로겐화 은 유제층 (이하, 제 2 감광층이라고 한다) 을 포함한다.
다음으로, 감광 재료를 노광한다. 이 노광 처리는, 제 1 감광층에 대해, 기판 (30) 이 광 조사되어, 제 1 감광층이 제 1 노광 패턴을 따라 노광되는 제 1 노광 처리;및 제 2 감광층에 대해, 기판 (30) 이 광 조사되어, 제 2 감광층이 제 2 노광 패턴을 따라 노광되는 제 2 노광 처리가 행해진다 (양면 동시 노광).
예를 들어, 길이가 긴 감광 재료를 일방향으로 반송하면서, 제 1 감광층에 제 1 광 (평행 광) 을 제 1 포토마스크를 개재하여 조사하는 한편, 제 2 감광층에 제 2 광 (평행 광) 을 제 2 포토마스크를 개재하여 조사한다. 제 1 광은, 제 1 광원으로부터 출사된 광을 도중의 제 1 콜리메이터 렌즈에 의해 평행 광으로 변환시켜 얻어진다. 제 2 광은, 제 2 광원으로부터 출사된 광을 도중의 제 2 콜리메이터 렌즈에 의해 평행 광으로 변환시켜 얻어진다.
상기의 설명에서는, 2 개의 광원들 (제 1 광원 및 제 2 광원) 을 사용했을 경우를 나타내고 있지만, 1 개의 광원으로부터 출사된 광을 광학계에 의해 제 1 광 및 제 2 광으로 분할할 수도 있고, 제 1 감광층 및 제 2 감광층이 제 1 광 및 제 2 광으로 조사될 수도 있다.
이어서, 노광 후의 감광 재료를 현상하여, 터치 패널용 도전 시트 (1) 가 제작된다. 터치 패널용 도전 시트 (1) 는, 기판 (30); 기판 (30) 의 제 1 주면 상에 형성된 제 1 노광 패턴을 따른 제 1 전극 패턴 (10); 및 기판 (30) 의 타주면 상에 형성된 제 2 노광 패턴을 따른 제 2 전극 패턴 (40) 을 포함한다. 제 1 감광층 및 제 2 감광층의 노광 시간 및 현상 시간은, 제 1 광원 및 제 2 광원의 종류나 현상액의 종류 등에 따라 다양하게 변화될 수도 있다는 점을 유의한다. 그러므로, 바람직한 수치 범위들을 무조건적으로 결정할 수 없지만, 현상율이 100 % 가 되도록 노광 시간 및 현상 시간이 조정된다.
그리고, 본 실시형태의 제조 방법에 따라, 제 1 노광 처리에서, 제 1 감광층 상에 제 1 포토마스크를 예를 들어, 밀착 배치해, 그 제 1 포토마스크에 대향 배치된 제 1 광원으로부터 출사된 제 1 광으로 제 1 포토마스크를 조사하여, 제 1 감광층을 노광한다. 제 1 포토마스크는, 투명한 소다 유리로 형성된 유리 기판과, 그 유리 기판 상에 형성된 마스크 패턴 (제 1 노광 패턴) 을 포함한다. 따라서, 제 1 노광 처리에서, 제 1 감광층의 일부가 노광되는데, 그 일부는 제 1 포토마스크 상에 형성된 제 1 노광 패턴을 따른다. 제 1 감광층과 제 1 포토마스크 사이에 2 내지 10 ㎛ 정도의 간극이 형성될 수도 있다.
동일하게, 제 2 노광 처리에서, 제 2 감광층 상에 제 2 포토마스크를 예를 들어, 밀착 배치해, 제 2 포토마스크에 대향 배치된 제 2 광원으로부터 출사된 제 2 광으로 제 2 포토마스크로 조사하여, 제 2 감광층을 노광한다. 제 1 포토마스크와 마찬가지로, 제 2 포토마스크는, 투명한 소다 유리로 형성된 유리 기판과, 그 유리 기판 상에 형성된 마스크 패턴 (제 2 노광 패턴) 을 포함한다. 따라서, 제 2 노광 처리에서, 제 2 감광층의 일부가 노광되는데, 그 일부는 제 2 포토마스크 상에 형성된 제 2 노광 패턴을 따른다. 이 경우, 제 2 감광층과 제 2 포토마스크 사이에 2 내지 10 ㎛ 정도의 간극이 형성될 수도 있다.
제 1 노광 처리 및 제 2 노광 처리에서, 제 1 광원으로부터의 제 1 광의 출사 타이밍과 제 2 광원으로부터의 제 2 광의 출사 타이밍은 서로 동일할 수도 있고, 서로 다를 수도 있다. 그 출사 타이밍들이 서로 동일하면, 한번의 노광 처리로, 제 1 감광층 및 제 2 감광층을 동시에 노광할 수 있고, 처리 시간을 짧게 할 수 있다. 반면, 제 1 감광층 및 제 2 감광층이 함께 분광적으로 감지되지 않는 경우, 감광 재료가 양측 모두에 대해 노광되면, 일방 측의 노광이 타방 측 (이면 측) 상의 화상 형성에 영향을 미치게 된다.
즉, 제 1 감광층에 도달한 제 1 광원으로부터의 제 1 광은, 제 1 감광층에 포함된 할로겐화 은 입자들에 의해 산란되고, 산란된 광으로서 기판 (30) 을 통해 전달되고, 그 산란된 광의 일부가 제 2 감광층에까지 도달한다. 그 결과, 제 2 감광층과 기판 (30) 사이의 경계 부분이 넓은 범위에 걸쳐서 노광되어 잠상이 형성된다. 그러므로, 제 2 감광층에서는, 제 2 광원으로부터의 제 2 광과 제 1 광원으로부터의 제 1 광 모두로 노광된다. 그 후의 현상 처리에서 터치 패널용 전 시트 (1) 를 제조하는 경우에, 제 2 노광 패턴에 의한 도전 패턴 (제 2 전극 패턴 (40)) 에 추가로, 도전 패턴들 사이에 제 1 광원으로부터의 제 1 광에 기초한 얇은 도전층이 형성되어, 원하는 패턴 (제 2 노광 패턴 따른 패턴) 을 얻을 수 없다. 제 1 감광층에도 동일하게 적용된다.
이것을 회피하기 위해 예의 검토한 결과, 다음을 알아내었다. 즉, 제 1 감광층 및 제 2 감광층 각각의 두께가 특정의 범위로 설정되거나 제 1 감광층 및 제 2 감광층 각각에 도포된 은량이 특정되면, 할로겐화 은 자신이 광을 흡수해, 이면에 대한 광 투과를 제한할 수 있다. 제 1 감광층 및 제 2 감광층 각각의 두께를 1 ㎛ 이상, 4 ㎛ 이하로 설정할 수 있다. 그 상한치는 바람직하게는 2.5 ㎛ 이다. 또한, 제 1 감광층 및 제 2 감광층 각각에 도포된 은량을 5 내지 20 g/㎡ 로 규정했다.
상기 서술한 양면 밀착형 노광 방법으로는, 시트 표면에 부착된 먼지 등에 의한 노광 저해에 기인한 화상 결함이 문제가 된다. 이러한 먼지 부착을 방지하기 위해, 시트에 도전성 물질을 도포하는 것이 알려져 있지만, 금속 산화물 등은 처리 후에도 잔존해, 최종 제품의 투명성을 해치고, 도전성 폴리머들은 보존성 등에 문제를 갖는다. 상기의 관점에서 예의 검토한 결과, 대전 방지에 필요한 도전성이 감소된 바인더를 가진 할로겐화 은에 의해 얻어진다는 것을 알아내어, 제 1 감광층 및 제 2 감광층 각각의 은/바인더의 체적비를 규정했다. 즉, 제 1 감광층 및 제 2 감광층 각각의 은/바인더 체적비는 1/1 이상이며, 바람직하게는, 2/1 이상이다.
제 1 감광층 및 제 2 감광층 각각의 두께, 도포된 은량, 및 은/바인더의 체적비가 상술된 바와 같이 설정되고 규정되면, 제 1 감광층에 도달한 제 1 광원으로부터의 제 1 광은, 제 2 감광층에 도달하지 않는다. 동일하게, 제 2 감광층에 도달한 제 2 광원으로부터의 제 2 광은, 제 1 감광층에 도달하지 않는다. 그 결과, 그 후의 현상 처리에서 도전 시트 (1) 를 제조하는 경우에, 제 1 노광 패턴에 따른 제 1 전극 패턴 (10) 만이 기판 (30) 의 제 1 주면 상에 형성되고, 제 2 노광 패턴에 따른 제 2 전극 패턴 (40) 만이 기판 (30) 의 제 2 주면 상에 형성되어, 원하는 패턴들을 얻을 수 있다.
이와 같이, 상기 서술한 양면 일괄 노광을 이용한 제조 방법에 따라, 도전성과 양면 노광의 적성을 양립시킨 제 1 감광층 및 제 2 감광층을 얻을 수 있다. 또한, 동일 패턴이나 다른 패턴들이, 기판 (30) 상에 한번의 노광 처리로 기판 (30) 의 양면 상에 임의로 형성될 수 있다. 이것은 터치 패널의 전극들을 용이하게 형성할 수 있고, 터치 패널의 두께 감소 (높이 감소) 를 도모할 수 있다.
다음으로, 본 실시형태에 따른 도전 시트 (1) 에 대해, 특히 바람직한 양태에 대응하는 할로겐화 은 사진 감광 재료를 사용하는 방법을 중심으로 설명한다.
본 실시형태에 따른 도전 시트 (1) 의 제조 방법은, 감광 재료와 현상 처리의 모드에 따라, 다음의 3 가지 양태들을 포함한다.
(1) 물리 현상핵을 포함하지 않는 할로겐화 은 흑백 감광 재료를 화학 현상 또는 열현상하고; 금속 은부를 그 감광 재료 상에 형성시키는 양태.
(2) 물리 현상핵을 할로겐화 은 유제층에 포함하는 할로겐화 은 흑백 감광 재료를 용해, 물리 현상하고; 금속 은부를 그 감광 재료 상에 형성시키는 양태.
(3) 물리 현상핵을 포함하지 않는 할로겐화 은 흑백 감광 재료와 물리 현상핵을 포함하는 비감광성층을 갖는 수상 시트 (image receiving sheet) 를 서로의 위에 놓아 (중첩해) 확산 전사 현상하고; 금속 은부를 비감광성 수상 시트 상에 형성시키는 양태.
통합된 (integrated) 흑백 현상 타입인 (1) 의 양태에 따라, 감광 재료 상에 광 투과성 도전막 등의 투광성 도전막이 형성된다. 얻어진 현상된 은은 화학 현상된 은 또는 열현상된 은이며, 얻어진 현상된 은은 고비표면의 필라멘트이기 때문에, 후속하는 도금 또는 물리 현상 처리에서 고활성이다.
(2) 의 양태를 따른 노광부에서는, 물리 현상핵 근처의 할로겐화 은 입자들이 용해되어 현상핵 상에 퇴적됨으로써, 감광 재료 상에 광 투과성 도전막 등의 투광성 도전막이 형성된다. 또한, 이 양태는 통합된 흑백 현상 타입이다. 현상 작용이, 물리 현상핵 상의 퇴적이므로, 고활성이 얻어지지만, 현상된 은은 비표면의 작은 구형이다.
(3) 의 양태를 따른 미노광부에서, 할로겐화 은 입자들이 용해되고 확산되어, 수상 시트 상의 현상핵 상에 퇴적됨으로써, 수상 시트 상에 광 투과성 도전막 등의 투광성 도전막이 형성된다. 이 양태는 이른바 세퍼레이트 타입이며, 사용을 위해 수상 시트가 감광 재료로부터 박리된다.
이들 양태들 중 임의의 하나에서, 네거티브 현상 처리 및 반전 현상 처리 모두가 선택될 수 있다 (확산 전사 방법의 경우에는, 감광 재료로서 오토포지티브 감광 재료의 사용은 네거티브 현상 처리를 가능하게 한다).
여기서, 본 실시형태에 따른 도전 시트 (1) 의 구성이 이하에 상세하게 설명된다.
［기판 (30)］
기판 (30) 은, 플라스틱 필름, 플라스틱 판, 유리 판 등을 사용하여 형성될 수 있다. 상기 플라스틱 필름 및 플라스틱 판의 원료의 예들은, 폴리에틸렌 테레프탈레이트 (PET), 폴리에틸렌 나프탈레이트 (PEN) 등의 폴리에스테르류； 폴리에틸렌 (PE), 폴리프로필렌 (PP), 폴리스티렌, 에틸렌 비닐 아세테이트 (EVA) / 시클로 올레핀 폴리머 (COP) / 시클로 올레핀 코폴리머 (COC) 등의 폴리올레핀류； 비닐계 수지； 폴리카보네이트 (PC); 폴리아미드; 폴리이미드; 아크릴 수지; 및 트리아세틸셀룰로오스 (TAC) 를 포함한다. 특히, 폴리에틸렌 테레프탈레이트 (PET) 가 광 투과성, 가공성 등의 관점에서 바람직하다.
［은염 유제층］
도전 시트 (1) 의 제 1 전극 패턴 (10) 및 제 2 전극 패턴 (40) 각각이 되는 은염 유제층은, 은염과 바인더에 추가로 용매나 염료 등의 첨가제를 함유한다.
본 실시형태에 사용되는 은염의 예들은 할로겐화 은 등의 무기 은염 및 아세트산 은 등의 유기 은염을 포함한다. 본 실시형태에서, 광 센서로서의 특성이 우수한 할로겐화 은을 사용하는 것이 바람직하다.
은염 유제층에 도포된 은량 (은염의 양) 은, 은으로 환산해, 1 내지 30 g/㎡ 가 바람직하고, 1 내지 25 g/㎡ 가 보다 바람직하고, 5 내지 20 g/㎡ 가 더욱 바람직하다. 이 도포된 은량을 상기 범위내로 설정하면, 터치 패널용 도전 시트 (1) 를 제작하는 경우에 원하는 표면 저항을 얻을 수 있다.
본 실시형태에 사용되는 바인더의 예들은, 젤라틴, 폴리비닐알코올 (PVA), 폴리비닐피롤리돈 (PVP), 전분 등의 다당류, 셀룰로오스 및 그 유도체, 폴리에틸렌옥사이드, 폴리비닐아민, 키토산, 폴리리신, 폴리아크릴산, 폴리알긴산, 폴리히알루론산, 및 카르복시셀룰로오스를 포함한다. 이 물질들 각각은, 그 관능기의 이온성에 따라 중성, 음이온성, 또는 양이온성을 나타낸다.
은염 유제층에서 바인더의 함유량은, 특별히 한정되지 않고, 분산성과 밀착성을 얻을 수 있는 범위에서 적절히 결정될 수가 있다. 은염 유제층에서 바인더의 함유량은, 은/바인더 체적비로 1/4 이상이 바람직하고, 1/2 이상이 보다 바람직하다. 은/바인더 체적비는, 100/1 이하가 바람직하고, 50/1 이하가 보다 바람직하고, 10/1 이하가 더욱 바람직하고, 6/1 이하가 특히 바람직하다. 또, 은/바인더 체적비는 1/1 내지 4/1 인 것이 더욱 바람직하다. 은/바인더 체적비는 1/1 내지 3/1 인 것이 가장 바람직하다. 은염 유제층에서 은/바인더 체적 비를 이 범위로 설정하면, 도포된 은량을 조정했을 경우에서도 저항값의 편차를 억제해, 균일한 표면 저항을 갖는 터치 패널용 도전 시트를 얻을 수 있다. 또한, 은/바인더 체적비는, 원료의 할로겐화 은량/바인더량 (중량비) 을 은량/바인더량 (중량비) 로 변환하고, 또한 은량/바인더량 (중량비) 을 은량/바인더량 (체적비) 로 변환하여 얻을 수 있다.
＜용매＞
은염 유제층을 형성하기 위해 사용되는 용매는, 특별히 한정되지 않으며, 그 예들은, 물, 유기 용매들 (예를 들어, 메탄올 등의 알코올류, 아세톤 등의 케톤류, 포름아미드 등의 아미드류, 디메틸술폭시드 등의 술폭시드류, 아세트산에틸 등의 에스테르류, 및 에테르류), 이온성 액체들, 및 이 용매들의 혼합 용매를 포함한다.
본 실시형태의 은염 유제층을 형성하기 위해 사용되는 용매의 함유량은, 은염 유제층에 함유되는 은염, 바인더 등의 합계의 질량에 대해 30 내지 90 질량% 의 범위이며, 50 내지 80 질량% 의 범위인 것이 바람직하다.
＜그 밖의 첨가제들＞
본 실시형태에 사용되는 각종 첨가제는, 특별히 제한되지 않고, 공지된 첨가제들이 바람직하게 사용될 수 있다.
［그 밖의 층 구성들］
보호층 (미도시) 이 은염 유제층 상에 형성될 수도 있다. 본 실시형태 에 있어서 "보호층" 은, 젤라틴과 폴리머들과 같은 바인더로 이루어지는 층을 의미하고, 스크래치 방지나 역학 특성들을 개선하는 효과를 발현하기 위해서 감광성을 갖는 은염 유제층 상에 형성된다. 보호층의 두께는 0.5 ㎛ 이하가 바람직하다. 보호층의 도포 방법 및 형성 방법은 특별히 한정되지 않고, 공지된 도포 방법 및 형성 방법을 적절히 선택할 수 있다. 또한, 은염 유제층보다 아래에, 예를 들어 하도층을 형성할 수도 있다.
다음으로, 도전 시트 (1) 의 제작 방법의 단계들을 설명한다.
［노광］
본 실시형태는, 제 1 전극 패턴 (10) 및 제 2 전극 패턴 (40) 이 인쇄되어 형성되는 경우를 포함한다. 인쇄 이외에, 제 1 전극 패턴 (10) 및 제 2 전극 패턴 (40) 은 노광, 현상 등에 의해 형성된다. 즉, 기판 (30) 상에 형성된 은염 함유층을 갖는 감광 재료 또는 포토리소그래피용 포토폴리머를 도포한 감광 재료가 노광된다. 노광은, 전자파들를 이용해 실시할 수 있다. 전자파들의 예들은, 가시광선과 자외선 등의 광 및 X 선 등의 방사선을 포함한다. 추가로, 파장 분포를 갖는 광원이 노광용으로 사용될 수도 있고, 이를 위해 특정 파장의 광원이 사용될 수도 있다.
유리 마스크를 사용하는 방법과 레이저 묘화를 사용하는 패턴 노광 방법이 노광 방법으로 바람직하다.
［현상 처리］
본 실시형태에서, 유제층을 노광한 후, 현상 처리가 추가적으로 실시된다. 은염 사진 필름, 인화지, 인쇄 제판용 필름, 포토마스크용 에멀션 마스크 등에 사용되는 표준 현상 처리의 기법이 현상 처리에 대해 사용될 수 있다.
본 실시형태에서 현상 처리는 미노광 부분의 은염을 제거해 안정화시킬 목적으로 행해지는 정착 처리 (fixing process) 를 포함할 수 있다. 은염 사진 필름, 인화지, 인쇄 제판용 필름, 포토마스크용 에멀션 마스크 등에 사용되는 정착 처리의 기법이 본 실시형태에서의 정착 처리에 대해 사용될 수 있다.
현상, 정착 처리를 한 감광 재료는, 경막 처리, 수세 처리, 및 안정화 처리가 되는 것이 바람직하다.
현상 처리 후의 노광부에 함유되는 금속 은의 질량은, 노광전의 노광부에 포함된 은의 질량에 대해 50 질량% 이상인 것이 바람직하고, 80 질량% 이상인 것이 더욱 바람직하다. 노광부에 함유되는 은의 질량이 노광전의 노광부에 함유되어 있던 은의 질량에 대해 50 질량% 이상이면, 높은 도전성을 얻을 수 있기 때문에 바람직하다.
본 실시형태에서 현상 처리 후의 계조 (gradation) 는, 특별히 한정되지 않고, 4.0 을 초과하는 것이 바람직하다. 현상 처리 후의 계조가 4.0 을 초과하면, 광 투과성부의 투광성을 높게 유지한 채로, 도전성 금속부의 도전성을 개선할 수 있다. 계조를 4.0 이상으로 하는 수단의 예들은, 전술한 로듐 이온과 이리듐 이온의 도핑을 포함한다.
도전 시트가 이상의 단계들을 거쳐 얻어지고, 이 얻어진 도전 시트의 표면 저항은 100 Ω/sq. 이하가 바람직하고, 80 Ω/sq. 이하가 보다 바람직하고, 60 Ω/sq. 이하가 더욱 바람직하고, 40 Ω/sq. 이하가 보다 더 바람직하다. 표면 저항의 하한치는, 가능한 낮은 것이 이상적이다. 일반적으로, 하한치가 0.01 Ω/sq. 이면 충분하다. 용도에 따라, 0.1 Ω/sq. 또는 1 Ω/sq. 로서도 채용될 수 있다.
표면 저항이 이와 같은 범위로 조정되면, 위치 검출은, 면적이 10 cm × 10 cm 이상의 대형의 터치 패널에서도 얻을 수가 있다. 또한, 현상 처리 후의 도전 시트는, 추가로 캘린더 처리를 실시할 수도 있고, 표면 저항이 캘린더 처리에 의해 원하는 값으로 조정될 수 있다.
(현상 처리 후의 경막 처리)
은염 유제층에 대해 현상 처리를 실시한 후에, 경막제에 침지해 은염 유제층에 대한 경막 처리를 실시하는 것이 바람직하다. 경막제의 예들은, 글루타르알데히드, 아디프알데히드, 및 2,3-디히드록시-1,4-디옥산 등의 디알데히드류; 및 붕산, 크롬 명반/칼륨 명반 등의 무기계 화합물 등을 포함하는데, 이는 일본 공개특허공보 평2－141279호에 기재되어 있다.
［물리 현상 및 도금 처리］
본 실시형태에서, 금속 은부에 도전성 금속 입자들을 담지시키기 위한 물리 현상 및/또는 도금 처리가, 노광 및 현상 처리에 의해 형성된 금속 은부의 도전성을 향상시킬 목적으로 수행될 수도 있다. 본 발명에서, 물리 현상 및 도금 처리 중 어느 하나만으로 금속 은부에 도전성 금속 입자들을 담지시킬 수도 있고, 물리 현상 및 도금 처리를 조합하여 금속 은부에 도전성 금속 입자들을 담지시킬 수도 있다. 또한, 물리 현상 및/또는 도금된 금속 은부가 "도전성 금속부" 로 칭해진다는 점을 유의한다.
［산화 처리］
본 실시형태에서, 현상 처리 후의 금속 은부와, 물리 현상 및/또는 도금 처리에 의해 형성된 도전성 금속부에, 산화 처리를 실시하는 것이 바람직하다. 예를 들어, 약간의 금속이 광 투과성부에 퇴적되는 경우, 산화 처리가 금속을 제거할 수 있고, 광 투과성부의 투과율을 거의 100 % 로 만들 수 있다.
［광 투과성부］
본 실시형태에서 "광 투과성부" 란, 도전 시트 (1) 중 제 1 전극 패턴 (10) 및 제 2 전극 패턴 (40) 이외의 투광성 부분을 의미한다. 상술한 바와 같이, 광 투과성부에 있어서의 투과율은, 기판 (30) 의 광 흡수 및 반사에 대해 기여하는 것을 제외한 380 내지 780 nm 의 파장 영역에서의 투과율의 최소치로 나타나는 투과율의 관점에서, 90 % 이상, 바람직하게는 95 % 이상, 더욱 바람직하게는 97 % 이상이며, 한층 더 바람직하게는 98 % 이상이며, 가장 바람직하게는 99 % 이상이다.
［도전 시트 (1)］
본 실시형태에 따른 도전 시트 (1) 에서 기판 (30) 의 막두께는 5 내지 350 ㎛ 인 것이 바람직하고, 30 내지 150 ㎛ 인 것이 더욱 바람직하다. 그 막두께가 5 내지 350 ㎛ 의 범위로 설정되면, 원하는 가시광의 투과율을 얻을 수 있고 또한, 취급도 용이하다.
기판 (30) 상에 형성된 금속 은부의 두께가, 기판 (30) 상에 도포된 은염 함유층용 도료의 도포 두께에 따라 적절히 결정될 수 있다. 금속 은부의 두께는, 0.001 mm 내지 0.2 mm 에서 선택될 수 있고, 30 ㎛ 이하인 것이 바람직하고, 20 ㎛ 이하인 것이 보다 바람직하고, 0.01 내지 9 ㎛ 인 것이 더욱 바람직하고, 0.05 내지 5 ㎛ 인 것이 가장 바람직하다. 또한, 금속 은부가 패터닝되는 것이 바람직하다. 금속 은부가 1 층 구조를 가질 수도 있고, 2 층 이상의 다중층 구조를 가질 수도 있다. 금속 은부가 패터닝되며, 2 층 이상의 다중층 구조를 갖는 경우, 금속 은부가 상이한 파장에 대해 잘 반응 (reactive) 할 수 있도록, 상이한 감광성 색들로 제공될 수 있다. 그 결과, 금속 은부가 상이한 파장들로 노광되면, 상이한 패턴들이 각 층들에 형성될 수 있다.
터치 패널의 용도로, 도전성 금속부의 더 작은 두께는, 표시 패널의 시야각이 넓어지기 때문에 더 바람직하다. 또한, 시인성의 향상의 점에서, 도전성 금속부의 박막화가 요구된다. 이와 같은 관점에서, 도전성 금속부에 담지된 도전성 금속으로 구성된 층의 두께는, 9 ㎛ 미만, 5 ㎛ 미만, 3 ㎛ 미만, 0.1 ㎛ 이상인 것이 바람직하다.
본 실시형태에서, 원하는 두께를 갖는 금속 은부가 은염 함유층의 도포 두께를 제어하여 형성될 수 있고, 도전성 금속 입자들로 구성된 층의 두께가, 물리 현상 및/또는 도금 처리에 의해 자유롭게 제어될 수 있다. 그러므로, 5 ㎛ 미만, 바람직하게는 3 ㎛ 미만의 두께를 갖는 도전 시트 (1) 는 용이하게 형성될 수 있다.
또한, 본 실시형태에 따른 도전 시트의 제조 방법이, 도금 단계 등을 반드시 포함할 필요는 없다는 점을 유의한다. 이것은 본 실시형태에 따른 도전 시트 (1) 의 제조 방법이 은염 유제층의 도포 은량 및 은/바인더 체적비를 조정하여 원하는 표면 저항을 얻을 수 있기 때문이다.
상기 서술한 제조 방법에 관해서, 기판 (30); 기판 (30) 의 제 1 주면 상에 형성된 제 1 전극 패턴 (10); 및 기판 (30) 의 제 2 주면 상에 형성된 제 2 전극 패턴 (40) 을 포함하는 도전 시트 (1) 를 도 2 에 나타내어 설명했다. 대안으로, 도 33 에 나타내는 바와 같이, 기판 (30) 과, 기판 (30) 의 제 1 주면 상에 형성된 제 1 전극 패턴 (10) 을 포함하는 도전 시트 (1), 그리고 기판 (80) 과, 기판 (80) 의 제 1 주면 상에 형성된 제 2 전극 패턴 (40) 을 포함하는 도전 시트 (2) 가, 제 1 전극 패턴 (10) 과 제 2 전극 패턴 (40) 이 서로 직교하도록 서로의 위에 배치 (중첩) 될 수도 있다. 기판 (30) 및 제 1 전극 패턴에 적용되는 제조 방법이 기판 (80) 및 제 2 전극 패턴 (40) 에 대해 채용될 수 있다.
본 발명에 따른 도전 시트 및 터치 패널은, 상기 서술한 실시형태들에 한정하지 않고, 본 발명의 요지를 일탈하는 일 없이, 다양한 구성들을 가질 수 있는 것은 물론이다. 또한, 본 발명에 따른 도전 시트 및 터치 패널은, 예를 들어 일본 공개특허공보 2011-113149호, 일본 공개특허공보 2011-129501호, 일본 공개특허공보 2011-129112호, 일본 공개특허공보 2011-134311호, 및 일본 공개특허공보 2011-175628호에 개시된 기술과 적절히 조합하여 사용될 수 있다.
1…도전 시트,
10…제 1 전극 패턴,
12…제 1 도전 패턴,
14…제 1 전극 단자,
16…제 1 배선,
18…서브 비도통 패턴,
20…단자,
22…제 1 도전 패턴 열,
24…추가적인 제 1 전극 단자,
26…격자,
28…제 1 비도전 패턴,
29…단선부,
40…제 2 전극 패턴,
42…제 2 도전 패턴,
44…제 2 전극 단자,
46…제 2 배선,
50…단자,
54…추가적인 제 2 전극 단자,
56…격자,
58…제 2 비도전 패턴,
59…단선부,
70…조합 패턴,
76…소격자

Claims (24)

  1. 제 1 전극 패턴, 및
    상기 제 1 전극 패턴에 대향 배치된 제 2 전극 패턴을 구비하는 도전 시트로서,
    상기 제 1 전극 패턴은, 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성되고,
    상기 제 1 전극 패턴은, 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들, 및 상기 복수의 제 1 도전 패턴들과 전기적으로 분리된 복수의 제 1 비도전 패턴들을 교대로 포함하고,
    상기 제 2 전극 패턴은, 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성되고,
    상기 제 2 전극 패턴은, 상기 제 1 방향과 직교하는 제 2 방향으로 연장되는 복수의 제 2 도전 패턴들, 및 상기 복수의 제 2 도전 패턴들과 전기적으로 분리된 복수의 제 2 비도전 패턴들을 교대로 포함하고,
    상면시 (top view) 에서 상기 복수의 제 1 도전 패턴들과 복수의 제 2 도전 패턴들이 서로 직교하도록, 또한 상면시에서 상기 제 1 전극 패턴의 상기 격자들과 상기 제 2 전극 패턴의 상기 격자들이 소격자들을 형성하도록, 상기 제 1 전극 패턴과 상기 제 2 전극 패턴이 배치되고,
    상기 제 1 도전 패턴들 각각은, 적어도 그 내부에, 상기 제 1 도전 패턴과 전기적으로 분리된 상기 제 1 방향으로 연장하는 슬릿상의 서브 비도통 (sub-nonconduction) 패턴들을 포함하고,
    상기 제 1 도전 패턴들 각각은 상기 서브 비도통 패턴들에 의해 분할된 복수의 제 1 도전 패턴 열들을 포함하며,
    상기 제 2 도전 패턴들 각각은 스트립 (strip) 형상을 갖는, 도전 시트.
  2. 제 1 전극 패턴, 및
    상기 제 1 전극 패턴에 대향 배치된 제 2 전극 패턴을 구비하는 도전 시트로서,
    상기 제 1 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성되고,
    상기 제 1 전극 패턴은, 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들, 및 상기 복수의 제 1 도전 패턴들과 전기적으로 분리된 복수의 제 1 비도전 패턴들을 교대로 포함하고,
    상기 제 2 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성되고,
    상기 제 2 전극 패턴은, 상기 제 1 방향과 직교하는 제 2 방향으로 연장되는 복수의 제 2 도전 패턴들, 및 상기 복수의 제 2 도전 패턴들과 전기적으로 분리된 복수의 제 2 비도전 패턴들을 교대로 포함하고,
    상면시 (top view) 에서 상기 복수의 제 1 도전 패턴들과 복수의 제 2 도전 패턴들이 서로 직교하도록, 또한 상면시에서 상기 제 1 전극 패턴의 상기 격자들과 상기 제 2 전극 패턴의 상기 격자들이 소격자들을 형성하도록, 상기 제 1 전극 패턴과 상기 제 2 전극 패턴이 배치되고,
    상기 제 1 도전 패턴들 각각은, 제 1 방향을 따른 서로 이격된 서브 비도통 (sub-nonconduction) 패턴들을 포함하여, 순환 교차부들을 가진 X 형상 구조들을 갖고,
    상기 제 2 도전 패턴들 각각은 스트립 (strip) 형상을 갖는, 도전 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 격자들은 균일한 형상들을 갖는, 도전 시트.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 비도전 패턴들 및 상기 제 2 비도전 패턴들 각각은, 상기 금속 세선들의 교차부들 이외의 부분들에서 제 1 단선부들 및 제 2 단선부들을 포함하고,
    상기 제 1 단선부들 및 상기 제 2 단선부들 각각은, 상기 교차부들과 상기 교차부들 사이의 중앙 부근에 위치하고,
    상기 제 1 단선부들 및 상기 제 2 단선부들 각각은 상기 금속 세선들 각각의 선폭을 초과하는 폭을 가지며, 50 ㎛ 이하인, 도전 시트.
  5. 제 1 항 또는 제 2 항에 있어서,
    상면시에서 상기 제 2 도전 패턴들의 상기 금속 세선들은 상기 제 1 비도전 패턴들의 상기 제 1 단선부들에 위치하고,
    상면시에서 상기 제 1 도전 패턴들의 상기 금속 세선들은 상기 제 2 비도전 패턴들의 상기 제 2 단선부들에 위치하는, 도전 시트.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전극 패턴의 상기 격자들과 상기 제 2 전극 패턴의 상기 격자들 각각은, 250 ㎛ 내지 900 ㎛ 의 길이의 한 변을 갖고,
    상기 소격자들 각각은 125 ㎛ 내지 450 ㎛ 의 길이의 한 변을 갖는, 도전 시트.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전극 패턴을 형성하는 상기 금속 세선들과, 상기 제 2 전극 패턴을 형성하는 상기 금속 세선들 각각은, 30 ㎛ 이하의 선폭을 갖는, 도전 시트.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 전극 패턴의 상기 격자들과 상기 제 2 전극 패턴의 상기 격자들 각각은 마름모꼴 형상을 갖는, 도전 시트.
  9. 제 1 주면을 갖는 기판, 및
    상기 제 1 주면 상에 배치되는 제 1 전극 패턴을 구비하는 도전 시트로서,
    상기 제 1 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성되고,
    상기 제 1 전극 패턴은 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들을 포함하고,
    상기 제 1 도전 패턴들 각각은, 적어도 그 내부에, 상기 제 1 도전 패턴과 전기적으로 분리된 상기 제 1 방향으로 연장되는 슬릿상 서브 비도통 (sub-nonconduction) 패턴들을 포함하고,
    상기 제 1 도전 패턴들 각각은 상기 서브 비도통 패턴들에 의해 분할된 복수의 제 1 도전 패턴 열들을 포함하는, 도전 시트.
  10. 제 1 주면을 갖는 기판, 및
    상기 제 1 주면 상에 배치되는 제 1 전극 패턴을 구비하는 도전 시트로서,
    상기 제 1 전극 패턴은 서로 교차하는 복수의 금속 세선들로 구성된 복수의 격자들로 형성되고,
    상기 제 1 전극 패턴은, 제 1 방향으로 연장되는 복수의 제 1 도전 패턴들과, 상기 제 1 방향을 따른 서로 이격된 복수의 서브 비도통 (sub-nonconduction) 패턴들을 포함하여, 순환 교차부들을 가진 X 형상 구조들을 갖는, 도전 시트.
  11. 제 1 항에 있어서,
    상기 제 1 도전 패턴 열들 각각의 폭과 상기 서브 비도통 패턴들 각각의 폭이 실질적으로 동일한, 도전 시트.
  12. 제 1 항에 있어서,
    상기 제 1 도전 패턴 열들 각각의 폭이 상기 서브 비도통 패턴들 각각의 폭보다 작은, 도전 시트.
  13. 제 1 항에 있어서,
    상기 제 1 도전 패턴 열들 각각의 폭이 상기 서브 비도통 패턴들 각각의 폭보다 넓은, 도전 시트.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    제 1 전극 패턴은 복수의 상기 제 1 도전 패턴 열들을 서로 전기적으로 접속하는 연결부를 포함하는, 도전 시트.
  15. 제 1 항에 있어서,
    상기 제 1 도전 패턴 열들의 갯수가 10 개 이하인, 도전 시트.
  16. 제 2 항에 있어서,
    상기 서브 비도통 패턴들 각각은 복수의 변들로 둘러싸여 있고,
    상기 변들 각각은, 상기 격자들의 변들이 서로 접속된 상태로 상기 복수의 격자들을 선형적으로 배열하여 형성되는, 도전 시트.
  17. 제 2 항에 있어서,
    상기 서브 비도통 패턴들 각각은 복수의 변들로 둘러싸여 있고,
    상기 변들 각각은, 다중 단들에서, 상기 격자들의 변들이 서로 접속된 상태로 상기 복수의 격자들을 선형적으로 배열하여 형성되는, 도전 시트.
  18. 제 2 항에 있어서,
    상기 서브 비도통 패턴들 각각은 복수의 변들로 둘러싸여 있고,
    상기 변들 중 몇몇의 변들은, 상기 격자들의 변들이 서로 접속된 상태로 상기 복수의 격자들을 선형적으로 배열하여 형성되고,
    상기 변들 중 나머지 변들은 상기 격자들의 꼭지각들이 서로 접속된 상태로 상기 복수의 격자들을 선형적으로 배열하여 형성되는, 도전 시트.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 복수의 격자들로 형성된 상기 변들에 의해 정의된 복수의 상기 서브 비도통 패턴들은 상기 격자들의 꼭지각들이 서로 접속된 상태로 상기 제 1 방향을 따라 배열되는, 도전 시트.
  20. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 방향을 따른 인접하는 상기 서브 비도통 패턴들은, 서로 상이한 형상들을 갖는, 도전 시트.
  21. 제 19 항에 있어서,
    상기 서브 비도통 패턴들을 정의하기 위한 상기 변들을 형성하는 복수의 상기 격자들 각각은, 금속 세선으로 구성되는 돌출 배선을 더 포함하는, 도전 시트.
  22. 제 19 항에 있어서,
    상기 제 1 도전 패턴들 각각은, 서로 이격된 상기 서브 비도통 패턴들을 포함하여, 순환 교차부들에서 상기 격자들을 갖지 않는 X 형상 구조들을 갖는, 도전 시트.
  23. 제 19 항에 있어서,
    상기 제 1 방향을 따른 인접하는 상기 서브 비도통 패턴들은, 상기 제 1 도전 패턴들 각각에서 서로 동일한 형상을 갖고,
    상기 서브 비도통 패턴들은 인접하는 상기 제 1 도전 패턴들 사이에서 상이한 형상들을 갖는, 도전 시트.
  24. 제 1 항, 제 2 항 및 제 9 항 내지 제 13 항 및 제 15 항 내지 제 18 항 중 어느 한 항에 기재된 도전 시트를 구비하는 터치 패널.
KR1020147017121A 2011-12-22 2012-12-21 도전 시트 및 터치 패널 KR101616217B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011281927 2011-12-22
JPJP-P-2011-281927 2011-12-22
JPJP-P-2012-182712 2012-08-21
JP2012182712A JP5875484B2 (ja) 2011-12-22 2012-08-21 導電シート及びタッチパネル
PCT/JP2012/083221 WO2013094728A1 (ja) 2011-12-22 2012-12-21 導電シート及びタッチパネル

Publications (2)

Publication Number Publication Date
KR20140105771A KR20140105771A (ko) 2014-09-02
KR101616217B1 true KR101616217B1 (ko) 2016-04-27

Family

ID=48668605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147017121A KR101616217B1 (ko) 2011-12-22 2012-12-21 도전 시트 및 터치 패널

Country Status (8)

Country Link
US (1) US9271396B2 (ko)
EP (1) EP2796971B1 (ko)
JP (1) JP5875484B2 (ko)
KR (1) KR101616217B1 (ko)
CN (1) CN104011634B (ko)
BR (1) BR112014015320A8 (ko)
TW (1) TWI550449B (ko)
WO (1) WO2013094728A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6084127B2 (ja) * 2013-07-22 2017-02-22 グンゼ株式会社 電極付透明面状基材及びタッチパネル
US10007366B2 (en) * 2013-10-01 2018-06-26 Lg Innotek Co., Ltd. Touch window and display including the same
JP2015109067A (ja) * 2013-10-22 2015-06-11 パナソニックＩｐマネジメント株式会社 入力装置および表示装置
JP6170420B2 (ja) * 2013-12-02 2017-07-26 富士フイルム株式会社 導電シート及びタッチパネル
KR101512568B1 (ko) * 2013-12-24 2015-04-15 삼성전기주식회사 터치 패널 및 이를 포함하는 터치스크린 장치
KR101849149B1 (ko) * 2014-01-16 2018-04-16 미쓰비시 세이시 가부시키가이샤 광투과성 도전재료
KR102262548B1 (ko) 2014-02-05 2021-06-09 엘지이노텍 주식회사 터치 윈도우
JP6200582B2 (ja) * 2014-04-08 2017-09-20 株式会社フジクラ 配線体及び配線基板
WO2015159460A1 (ja) * 2014-04-15 2015-10-22 凸版印刷株式会社 タッチセンサ用電極、タッチパネル、および、表示装置
CN108287637B (zh) * 2014-05-16 2021-12-14 群创光电股份有限公司 触控显示面板
US9927939B2 (en) * 2014-08-13 2018-03-27 Samsung Display Co., Ltd. Touch panel and display apparatus including the same
JP6331897B2 (ja) * 2014-09-03 2018-05-30 凸版印刷株式会社 タッチセンサー用基板
WO2016039106A1 (ja) 2014-09-08 2016-03-17 富士フイルム株式会社 タッチパネル用導電フィルム
JP5957059B2 (ja) * 2014-10-21 2016-07-27 欣永立企業有限公司 タッチセンサの電極回路
WO2016080046A1 (ja) * 2014-11-21 2016-05-26 富士フイルム株式会社 導電性フィルム、及びこれを備えるタッチパネルセンサ
JP6312855B2 (ja) * 2014-11-27 2018-04-18 富士フイルム株式会社 導通電極、導電性フィルム、及びこれを備えるタッチパネルセンサ、並びに、タッチパネルセンサ
JP6428233B2 (ja) * 2014-12-15 2018-11-28 大日本印刷株式会社 タッチパネルセンサ
JP2016126480A (ja) * 2014-12-26 2016-07-11 大日本印刷株式会社 タッチパネルセンサ
KR20160089680A (ko) 2015-01-20 2016-07-28 삼성전기주식회사 터치 패널 및 이를 포함하는 터치스크린 장치
WO2016148036A1 (ja) * 2015-03-14 2016-09-22 コニカミノルタ株式会社 導電性パターン、導電性パターンの製造方法、タッチパネル及び液晶表示装置
JP6386660B2 (ja) * 2015-03-30 2018-09-05 富士フイルム株式会社 導電性フィルムおよびその製造方法、タッチパネル
CN106163077B (zh) * 2015-03-31 2018-11-30 上海和辉光电有限公司 柔性印刷线路板弯折区域的走线布设方法及走线布设结构
TWI584167B (zh) * 2015-06-18 2017-05-21 恆顥科技股份有限公司 觸控面板
CN107710128B (zh) * 2015-06-29 2021-01-08 三菱制纸株式会社 透光性导电材料
GB2540560A (en) * 2015-07-21 2017-01-25 Peter Binstead Ronald Touch sensor
WO2017111039A1 (ja) * 2015-12-24 2017-06-29 株式会社フジクラ 配線基板の製造方法及び配線基板
JP2019030965A (ja) * 2015-12-25 2019-02-28 コニカミノルタ株式会社 機能性細線パターン及び機能性細線パターンの製造方法
CN105467708B (zh) * 2016-02-03 2021-04-20 京东方科技集团股份有限公司 一种写字板、电子写字设备及制作方法
WO2017187805A1 (ja) * 2016-04-28 2017-11-02 富士フイルム株式会社 タッチセンサー用導電シート、タッチセンサー用積層体、タッチセンサー、タッチパネル
WO2018057744A1 (en) * 2016-09-23 2018-03-29 3M Innovative Properties Company Articles with resistance gradients for uniform switching
CN108062187A (zh) * 2016-11-07 2018-05-22 京东方科技集团股份有限公司 触控结构及其制作方法和触控装置
KR101803225B1 (ko) * 2017-02-03 2017-12-28 국방과학연구소 멀티 서버, 멀티도커 기반 고속 악성 웹사이트 탐지 시스템 및 방법
KR102338612B1 (ko) * 2017-03-06 2021-12-13 후지필름 가부시키가이샤 도전성 부재 및 터치 패널
JP6518384B2 (ja) * 2017-03-06 2019-05-22 富士フイルム株式会社 タッチパネル、タッチパネル用導電性シートおよびタッチセンサ
TWI635812B (zh) * 2017-05-26 2018-09-21 Taiwan Textile Research Institute 織物模組及其製作方法
KR102411682B1 (ko) * 2017-11-16 2022-06-21 엘지디스플레이 주식회사 터치표시장치 및 패널
KR102488208B1 (ko) 2017-11-20 2023-01-16 엘지디스플레이 주식회사 터치 패널 및 터치 장치
KR20200060603A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 장치
CN110968221B (zh) * 2019-12-19 2023-07-25 京东方科技集团股份有限公司 触控面板和显示装置
KR20210157944A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 전자 장치
US11327619B2 (en) * 2020-09-22 2022-05-10 Elo Touch Solutions, Inc. Touchscreen device with non-orthogonal electrodes
US20240012526A1 (en) * 2020-11-20 2024-01-11 Panasonic Intellectual Property Management Co., Ltd. Touch sensor
WO2023233824A1 (ja) * 2022-05-31 2023-12-07 パナソニックＩｐマネジメント株式会社 タッチセンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013679A1 (ja) 2008-07-31 2010-02-04 グンゼ株式会社 面状体及びタッチスイッチ
JP2010286886A (ja) 2009-06-09 2010-12-24 Gunze Ltd タッチスイッチ

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2933936B2 (ja) 1988-11-22 1999-08-16 富士写真フイルム株式会社 多色感熱記録材料
JP2000138512A (ja) * 1998-09-23 2000-05-16 Sharp Corp 平面アンテナを備えた液晶表示装置
JP3866579B2 (ja) 2002-01-25 2007-01-10 富士フイルムホールディングス株式会社 薄層金属膜
JP4684632B2 (ja) 2003-11-27 2011-05-18 富士フイルム株式会社 金属パターン形成方法、金属パターン及びプリント配線板
JP4420776B2 (ja) 2004-08-23 2010-02-24 富士フイルム株式会社 グラフトポリマーパターン形成方法、グラフトポリマーパターン材料、導電性パターン材料の製造方法、及び導電性パターン材料
JP4348256B2 (ja) 2004-08-26 2009-10-21 富士フイルム株式会社 導電性パターン材料の製造方法
WO2006106982A1 (ja) 2005-04-01 2006-10-12 Nissha Printing Co., Ltd. ディスプレイ用透明アンテナ及びアンテナ付きディスプレイ用透光性部材並びにアンテナ付き筺体用部品
GB0519170D0 (en) 2005-09-20 2005-10-26 Philipp Harald Capacitive touch sensor
EP3614418B1 (en) * 2008-02-28 2023-11-01 3M Innovative Properties Company Touch screen sensor
JP4889685B2 (ja) * 2008-06-04 2012-03-07 三菱電機株式会社 タッチパネルおよびそれを備えた表示装置
JP5366051B2 (ja) * 2009-04-20 2013-12-11 株式会社ジャパンディスプレイ 情報入力装置、表示装置
JP5230533B2 (ja) 2009-05-29 2013-07-10 三菱電機株式会社 タッチパネルおよびそれを備えた表示装置
JP5164930B2 (ja) 2009-06-05 2013-03-21 株式会社ジャパンディスプレイウェスト タッチパネル、表示パネル、および表示装置
JP5486854B2 (ja) * 2009-06-29 2014-05-07 株式会社ジャパンディスプレイ 情報入力装置、表示装置
US20110007011A1 (en) * 2009-07-13 2011-01-13 Ocular Lcd Inc. Capacitive touch screen with a mesh electrode
WO2011033907A1 (ja) * 2009-09-15 2011-03-24 シャープ株式会社 タッチパネルおよびこれを備えた表示装置
JP4820451B2 (ja) 2009-11-20 2011-11-24 富士フイルム株式会社 導電シート、導電シートの使用方法及びタッチパネル
JP2012014669A (ja) * 2009-11-20 2012-01-19 Fujifilm Corp 導電シート、導電シートの使用方法及び静電容量方式タッチパネル
JP2011113149A (ja) 2009-11-24 2011-06-09 Fujifilm Corp 導電シート、導電シートの使用方法及び静電容量方式タッチパネル
KR101660564B1 (ko) 2009-11-24 2016-09-27 후지필름 가부시키가이샤 도전 시트, 도전 시트의 사용 방법 및 정전용량 방식 터치 패널
JP5123370B2 (ja) 2010-01-28 2013-01-23 富士フイルム株式会社 導電シート、導電シートの使用方法及び静電容量方式タッチパネル
KR20130102121A (ko) * 2010-01-28 2013-09-16 후지필름 가부시키가이샤 도전 시트, 도전 시트의 사용 방법 및 터치 패널
JP2011175412A (ja) * 2010-02-24 2011-09-08 Shin Etsu Polymer Co Ltd 静電容量式のタッチパネルスイッチ
JP5507343B2 (ja) * 2010-05-31 2014-05-28 富士フイルム株式会社 タッチパネル及び導電シート
JP2012004042A (ja) 2010-06-18 2012-01-05 Fujifilm Corp 透明導電性フイルム及び透明導電性フイルムの製造方法
CN103080876A (zh) * 2010-07-05 2013-05-01 Dic株式会社 带透明导电层的基体及其制造方法、以及触控面板用透明导电膜层叠体、触控面板
US8797285B2 (en) * 2011-04-18 2014-08-05 Atmel Corporation Panel
JP5670827B2 (ja) * 2011-05-13 2015-02-18 富士フイルム株式会社 導電シート及びタッチパネル
JP5839541B2 (ja) * 2011-05-13 2016-01-06 富士フイルム株式会社 導電シート及びタッチパネル
JP5675491B2 (ja) * 2011-05-13 2015-02-25 富士フイルム株式会社 導電シート及びタッチパネル
TWI471795B (zh) * 2011-12-14 2015-02-01 Wintek Corp 電容式觸控面板
US9295153B2 (en) * 2012-11-14 2016-03-22 Rohm And Haas Electronic Materials Llc Method of manufacturing a patterned transparent conductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013679A1 (ja) 2008-07-31 2010-02-04 グンゼ株式会社 面状体及びタッチスイッチ
JP2010286886A (ja) 2009-06-09 2010-12-24 Gunze Ltd タッチスイッチ

Also Published As

Publication number Publication date
KR20140105771A (ko) 2014-09-02
US9271396B2 (en) 2016-02-23
EP2796971B1 (en) 2019-11-20
US20140299357A1 (en) 2014-10-09
BR112014015320A2 (pt) 2017-06-13
CN104011634A (zh) 2014-08-27
JP5875484B2 (ja) 2016-03-02
TW201327317A (zh) 2013-07-01
WO2013094728A1 (ja) 2013-06-27
EP2796971A1 (en) 2014-10-29
JP2013149237A (ja) 2013-08-01
TWI550449B (zh) 2016-09-21
CN104011634B (zh) 2016-09-14
BR112014015320A8 (pt) 2017-06-13
EP2796971A4 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
KR101616217B1 (ko) 도전 시트 및 터치 패널
KR101634468B1 (ko) 도전 시트 및 터치 패널
JP5638027B2 (ja) 導電シート及び静電容量方式タッチパネル
US11782559B2 (en) Conductive sheet and touch panel
KR20120116920A (ko) 도전 시트, 도전 시트의 사용 방법 및 정전용량 방식 터치 패널
KR20140063900A (ko) 도전 시트 및 터치 패널
WO2014061591A1 (ja) 導電シート及びタッチパネル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 4