KR101385367B1 - 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR101385367B1
KR101385367B1 KR1020120008560A KR20120008560A KR101385367B1 KR 101385367 B1 KR101385367 B1 KR 101385367B1 KR 1020120008560 A KR1020120008560 A KR 1020120008560A KR 20120008560 A KR20120008560 A KR 20120008560A KR 101385367 B1 KR101385367 B1 KR 101385367B1
Authority
KR
South Korea
Prior art keywords
resist pattern
water
resist
semiconductor device
general formula
Prior art date
Application number
KR1020120008560A
Other languages
English (en)
Other versions
KR20120103439A (ko
Inventor
고지 노자끼
미와 고자와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20120103439A publication Critical patent/KR20120103439A/ko
Application granted granted Critical
Publication of KR101385367B1 publication Critical patent/KR101385367B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 함유하는 레지스트 패턴 개선화 재료이다.
Figure 112012007138703-pat00012

단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타낸다.

Description

레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치{RESIST PATTERN IMPROVING MATERIAL, METHOD FOR FORMING RESIST PATTERN, METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
여기서 논의되는 실시 형태는 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
LSI(반도체 집적 회로) 등의 반도체 장치에 있어서는, 집적도의 향상에 수반하여, 미세 패턴의 형성이 요구되고 있고, 최근의 최소 패턴 사이즈는 100㎚ 이하에 도달하고 있다.
이러한 반도체 장치에 있어서의 미세 패턴의 형성은 노광 장치에 있어서의 광원의 단파장화 및 레지스트 재료의 개량에 의해 실현되어 왔다. 현재는, 심자외선인 파장 193㎚의 ArF(불화아르곤) 엑시머 레이저광을 광원에, 물을 통해 노광을 행하는 액침 노광법이 행해지고 있고, 레지스트 재료에 대해서도, 아크릴 수지를 베이스로 한 다양한 ArF 대응 레지스트 재료가 개발되고 있다. 또한, 차세대의 노광 기술로서, 파장 13.5㎚의 연X선을 광원으로 하는 EUV(극단 자외선) 노광법이 검토되고 있고, 패턴 사이즈는 30㎚ 이하로, 보다 한층의 미세화가 앞으로도 진행되어 가는 것은 명백하다.
그러나, 이와 같은 패턴 사이즈의 미세화에 수반하여, 레지스트 패턴 측벽의 덜걱거림(LER;Line edge roughness) 및 레지스트 패턴 폭의 불균일(LWR:Line width roughness)이 커져, 디바이스 성능에 악영향을 미칠 우려가 높아지고 있다. 노광 장치, 레지스트 재료, 프로세스 조건의 최적화 등에서, 이들을 억제하는 검토는 이루어지고 있지만, 충분한 결과는 얻어지고 있지 않았다. 또한, 상기 LWR와 상기 LER은 관련이 있고, 상기 LWR을 개선함으로써, 상기 LER도 개선된다.
상기 문제를 해결하는 방법으로서, 현상 처리 후의 린스 공정에 있어서, 이온성의 계면 활성제를 포함하는 수용액을 이용하여 레지스트 패턴을 처리함으로써, 현상 처리에 의한 디펙트(잔사의 발생이나 패턴 쓰러짐 등의 결함)를 억제하는 동시에, 레지스트 패턴의 요철을 용해하여, 상기 LWR, LER을 개선하는 방법이 개시되어 있다(일본 특허 출원 공개 제2007-213013호 공보 참조).
또한, 다른 해결 방법으로서, 현상 처리 후의 레지스트 패턴에 대해, 카르복실기 등을 포함하는 산성의 저분자 화합물을 첨가한 유기계의 도포 재료를 도포하고, 이것을 박리 처리함으로써 레지스트 패턴을 가늘게 하는 동시에, 상기 LWR 및 상기 LER을 개선하는 방법이 개시되어 있다(일본 특허 출원 공개 제2010-49247호 공보 참조).
그러나, 이들 제안의 기술은 상기 LWR, 상기 LER 수치를 더욱 증대시킬, 즉 레지스트 패턴의 불균일이나 덜걱거림을 증대시킬 가능성이 있다고 하는 문제가 있다.
또한, 본 발명자들에 의해, 레지스트 패턴을 굵게 하여(후육화시켜) 미세 가공을 가능하게 하는 레지스트 패턴 후육화 재료가 개시되어 있다(일본 특허 제3633595호 공보 및 일본 특허 출원 공개 제2006-259692호 공보 참조). 그러나, 이들 레지스트 패턴 후육화 재료에 의해 레지스트 패턴을 후육화 처리한 경우에는, 레지스트 패턴 사이즈가 크게 변동된다. 그로 인해, 이들 레지스트 패턴 후육화 재료는 레지스트 패턴 사이즈를 필요 이상으로 변동시키는 일 없이 레지스트 패턴의 LWR을 개선하는 것이 요구되는 LWR의 개선화 재료로서는 적합하지 않다고 하는 문제가 있다.
상기와 같이, 종래 기술에서는 상기 LWR, 상기 LER이 개선되지만 원하는 레지스트 패턴 사이즈가 얻어지지 않거나, 또는 상기 LWR, 상기 LER 수치를 더욱 증대시킬, 즉 레지스트 패턴의 덜걱거림이나 불균일을 증대시킬 가능성이 있다고 하는 문제가 있다.
또한, 유사한 방법이지만, 레지스트 패턴 형성 방법이며, 현상 후의 린스액으로서 특정한 계면 활성제를 포함한 수용액으로 처리함으로써, 레지스트 패턴의 쓰러짐을 방지하는 기술도 개시되어 있지만, 상기 LWR 및 상기 LER의 개선에 대해서는 전혀 개시가 없다(일본 특허 출원 공개 제2005-294354호 공보 참조).
따라서, 레지스트 패턴 사이즈를 필요 이상으로 변동시키는 일 없이, 레지스트 패턴의 상기 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료 및 상기 레지스트 패턴 개선화 재료를 이용한 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 제공이 요구되고 있는 것이 현상이다.
본 발명은 종래에 있어서의 상기 모든 문제를 해결하여, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 레지스트 패턴 사이즈를 필요 이상으로 변동시키는 일 없이, 레지스트 패턴의 상기 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료 및 상기 레지스트 패턴 개선화 재료를 이용한 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 그 반도체 장치의 제조 방법에 의해 제조된 반도체 장치를 제공하는 것을 목적으로 한다.
개시된 레지스트 패턴 개선화 재료는 하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 함유한다.
Figure 112012007138703-pat00001
단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타낸다.
개시된 레지스트 패턴의 형성 방법은, 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록 개시된 레지스트 패턴 개선화 재료를 도포하는 공정과, 도포 후에 가열을 행하는 공정과, 가열 후에 물을 포함하는 린스액으로 린스를 행하는 공정을 포함한다.
개시된 반도체 장치의 제조 방법은, 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록 개시된 레지스트 패턴 개선화 재료를 도포하는 처리와, 도포 후에 가열을 행하는 처리와, 가열 후에 물을 포함하는 린스액으로 린스를 행하는 처리에 의해 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 상기 개선된 레지스트 패턴을 마스크로 하여 에칭을 행함으로써 상기 피가공면을 패터닝하는 패터닝 공정을 포함한다.
개시된 반도체 장치는 개시된 반도체 장치의 제조 방법에 의해 제조된다.
도 1a는 개시된 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메커니즘의 설명도로, 레지스트 패턴 개선화 재료를 레지스트 패턴의 표면에 부여한 상태를 도시하는 도면.
도 1b는 개시된 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메커니즘의 설명도로, 레지스트 패턴 개선화 재료가 레지스트 패턴 표면에 스며든 상태를 도시하는 도면.
도 1c는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메커니즘의 설명도로, 레지스트 패턴 개선화 재료에 의해 레지스트 패턴 표면이 개선된 상태를 도시하는 도면.
도 2a는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 실리콘 기판 상에 층간 절연막을 형성한 상태를 도시하는 도면.
도 2b는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 도 2a에 도시하는 층간 절연막 상에 티탄막을 형성한 상태를 도시하는 도면.
도 2c는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 티탄막 상에 레지스트막을 형성하고, 티탄막에 홀 패턴을 형성한 상태를 도시하는 도면.
도 2d는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 홀 패턴을 층간 절연막에도 형성한 상태를 도시하는 도면.
도 2e는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 홀 패턴을 형성한 층간 절연막 상에 Cu막을 형성한 상태를 도시하는 도면.
도 2f는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 홀 패턴 상 이외의 층간 절연막 상에 퇴적된 Cu를 제거한 상태를 도시하는 도면.
도 2g는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 홀 패턴 내에 형성된 Cu 플러그 상 및 층간 절연막 상에 층간 절연막을 형성한 상태를 도시하는 도면.
도 2h는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 표층으로서의 층간 절연막에 홀 패턴을 형성하고, Cu 플러그를 형성한 상태를 도시하는 도면.
도 2i는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로, 3층 구조의 배선을 형성한 상태를 도시하는 도면.
(레지스트 패턴 개선화 재료)
상기 레지스트 패턴 개선화 재료는 하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 적어도 함유하고, 또한 필요에 따라서, 수용성 수지, 계면 활성제 등의 그밖의 성분을 함유한다.
본 발명에 있어서, 레지스트 패턴 개선화라 함은, 레지스트 패턴의 불균일(LWR)을 개선하는 것을 의미한다.
<일반식 (1)로 나타내는 염화벤잘코늄>
상기 레지스트 패턴 개선화 재료에 이용하는 염화벤잘코늄은 하기 일반식 (1)로 나타낸다.
Figure 112012007138703-pat00002
단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타낸다.
상기 일반식 (1)로 나타내는 염화벤잘코늄은, 통상 n이 8 내지 18의 범위의 혼합물로서 시판되고 있다.
상기 일반식 (1)로 나타내는 염화벤잘코늄의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 상기 물 100 질량부에 대해, 0.001 질량부 내지 10 질량부가 바람직하고, 0.01 질량부 내지 5 질량부가 보다 바람직하고, 0.05 질량부 내지 0.5 질량부가 특히 바람직하다. 상기 염화벤잘코늄의 함유량이, 물 100 질량부에 대해, 0.001 질량부 미만이면, LWR 개선 효과가 발현되지 않는 경우가 있고, 10 질량부를 초과하면, 상기 레지스트 패턴 개선화 재료를 레지스트 패턴 상에 도포했을 때에, 레지스트 패턴이 용해되어 변형되는 경우가 있다. 한편, 상기 염화벤잘코늄의 함유량이, 상기 특히 바람직한 범위 내이면, 원하는 패턴 사이즈 범위 내에서 레지스트 패턴 측벽의 요철을 저감시켜, 레지스트 패턴 폭의 불균일(LWR)을 개선하는 효과의 점에서 유리하다.
<물>
상기 물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 순수(탈이온수)가 바람직하다.
상기 물의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 결정할 수 있지만, 도포성의 점에서, 상기 레지스트 패턴 개선화 재료 100 질량부에 대해, 80 질량부 이상이 바람직하고, 90 질량부 이상이 보다 바람직하다.
<수용성 수지>
상기 수용성 수지로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 폴리비닐알코올, 폴리비닐피롤리돈, 폴리글루타민산, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리에틸렌이민, 폴리에틸렌옥시드, 스티렌―말레인산 공중합체, 폴리비닐아민, 폴리아릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민 수지, 수용성 요소 수지, 알키드 수지, 술폰아미드 수지, 셀룰로오스, 탄닌 및 이들을 일부에 포함하는 수지 등을 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 중에서도, 안정성의 점에서, 폴리비닐알코올, 폴리비닐피롤리돈, 폴리글루타민산 및 이들을 일부에 포함하는 수지가 바람직하다.
상기 수용성 수지의 수용성으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 25℃의 물 100g에 대해, 상기 수용성 수지가 0.1g 이상 용해되는 수용성이 바람직하다.
상기 수용성 수지의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 상기 물 100 질량부에 대해, 10 질량부 이하가 바람직하고, 4 질량부 이하가 보다 바람직하다. 상기 함유량이 10 질량부를 초과하면, LWR의 개선은 이루어지지만 레지스트 패턴의 후육화 효과가 지나치게 커져, 원하는 레지스트 패턴 사이즈가 얻어지지 않게 되는 경우가 있다. 상기 함유량이, 보다 바람직한 범위 내이면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키는 일 없이, 원하는 레지스트 패턴 후육화의 범위 내에서, 레지스트 패턴 측벽의 요철을 저감시켜, 레지스트 패턴 폭의 균일을 향상시킬 수 있는(즉, LWR을 개선할 수 있는) 점에서 유리하다. 또한, 상기 수용성 수지의 함유량의 하한값으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 상기 물 100 질량부에 대해, 0.001 질량부 이상이 바람직하다.
<계면 활성제>
상기 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 양성 계면 활성제 등을 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 중에서도, 나트륨염, 칼륨염 등의 금속 이온을 함유하지 않는 점에서, 비이온성 계면 활성제가 바람직하다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 알콕시레이트계 계면 활성제, 지방산 에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제, 에틸렌디아민계 계면 활성제 등을 들 수 있다. 상기 비이온성 계면 활성제의 구체예로서는, 폴리옥시에틸렌폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 솔비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계 화합물, 옥틸페놀에톡시레이트계 화합물, 라우릴알코올에톡시레이트계 화합물, 오레일알코올에톡시레이트계 화합물, 지방산 에스테르계 화합물, 아미드계 화합물, 천연 알코올계 화합물, 에틸렌디아민계 화합물, 제2급 알코올에톡시레이트계 화합물 등을 들 수 있다.
상기 계면 활성제의 함유량으로서는, 특별히 제한은 없고, 상기 염화벤잘코늄, 상기 수용성 수지의 종류나 함유량 등에 따라서 적절하게 선택할 수 있지만, 상기 물 100 질량부에 대해, 2 질량부 이하가 바람직하다. 상기 계면 활성제의 함유량이 2 질량부를 초과하면, 도포 시에 석출되거나, 패턴 상에서 결함이 될 가능성이 높아진다.
<그 밖의 성분>
상기 그 밖의 성분으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 유기 용제, 공지의 각종 첨가제(예를 들어, 아민계, 아미드계, 암모늄 염소 등으로 대표되는 각종 상간 이동 촉매) 등을 들 수 있다.
상기 그 밖의 성분의 함유량으로서는, 특별히 제한은 없고, 상기 일반식 (1)로 나타내는 염화벤잘코늄, 상기 수용성 수지의 종류나 함유량 등에 따라서 적절하게 결정할 수 있다.
-유기 용제-
상기 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 알코올계 유기 용제, 쇄상 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄상 에테르계 유기 용제, 환상 에테르계 유기 용제 등을 들 수 있다.
상기 알코올계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 메탄올, 에탄올, 프로필 알코올, 이소프로필 알코올, 부틸 알코올 등을 들 수 있다.
상기 쇄상 에스테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 락트산에틸 등을 들 수 있다.
상기 환상 에스테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 γ-부티롤락톤 등의 락톤계 유기 용제 등을 들 수 있다.
상기 케톤계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 아세톤, 시클로헥사논, 헵타논 등을 들 수 있다.
상기 쇄상 에테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 에틸렌글리콜디메틸에테르, 프로필렌글리콜모노메틸에테르 등을 들 수 있다.
상기 환상 에테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 테트라히드로푸란, 디옥산 등을 들 수 있다.
이들 유기 용제는 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 레지스트 패턴의 요철의 저감을 효과적으로 행할 수 있는 점에서, 80℃ 내지 200℃의 비점을 갖는 유기 용제가 바람직하다.
상기 유기 용제를 함유함으로써, 상기 일반식 (1)로 나타내는 염화벤잘코늄 및 상기 수용성 수지의 상기 레지스트 패턴 개선화 재료에 대한 용해성을 향상시키거나, 상기 레지스트 패턴 개선화 재료의 방부 효과가 얻어진다.
상기 레지스트 패턴 개선화 재료의 형태로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 수용액, 콜로이드액, 에멀전액 등을 들 수 있다. 이들 중에서도, 도포성의 점에서, 수용액이 바람직하다.
<사용 등>
상기 레지스트 패턴 개선화 재료는 기재 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면에 도포하여 사용할 수 있다.
상기 레지스트 패턴 개선화 재료를 상기 레지스트 패턴 상에 도포하면, 상기 레지스트 패턴과 상호 작용(믹싱)하고, 그 후의 물을 포함하는 린스 용액에 의해 최표층이 고르게 된 결과, 상기 레지스트 패턴 측벽의 요철이 완화되어, LWR이 개선된 레지스트 패턴이 형성된다.
상기 일반식 (1)로 나타내는 염화벤잘코늄은, 통상, n이 8 내지 18인 복수의 탄소수의 알킬기를 갖는 분자의 혼합물로 이루어지므로, 상기 레지스트 패턴을 형성하고 있는 상기 레지스트 재료의 성상으로 폭넓게 매칭하기 쉽고, 상기 레지스트 패턴에 침투하기 쉬워, 레지스트 패턴 측벽의 요철을 저감시키는 효과를 갖는다.
상기 레지스트 패턴 개선화 재료에 의해, 레지스트 패턴 측벽의 요철이 저감된 결과, 상기 레지스트 패턴의 라인 폭은, 요철이 저감되기 전의 상기 레지스트 패턴의 라인 폭보다도 균일성이 향상되고, 즉 상기 레지스트 패턴 폭의 불균일(LWR:Line width roughness)이 개선된다. 그 결과, 상기 레지스트 패턴의 패터닝 시에 이용한 노광 장치의 광원의 노광 한계(해상 한계)를 초과하여(상기 광원에 이용되는 광의 파장에서 패터닝 가능한 개구 내지 패턴 간격의 크기의 한계값보다도 작음), 보다 고정밀도의 상기 레지스트 패턴이 형성된다.
또한, 상기 레지스트 패턴 개선화 재료가, 상기 일반식 (1)로 나타내는 염화벤잘코늄에 추가되고, 또한 상기 수용성 수지를 함유하는 경우에는, 상기 레지스트 패턴 측벽의 요철 저감과 동시에, 레지스트 패턴이 후육화된다. 레지스트 패턴이 후육화됨으로써, 상기 레지스트 패턴 측벽의 요철은 더욱 저감된다.
상기 레지스트 패턴 측벽의 요철의 저감량 및 상기 레지스트 패턴 폭의 균일도, 또한 후육화량은 상기 레지스트 패턴 개선화 재료에 있어서의 상기 일반식 (1)로 나타내는 염화벤잘코늄의 함유량 및 상기 레지스트 패턴 개선화 재료의 점도, 도포 두께, 베이크 온도, 베이크 시간 등을 적절하게 조절함으로써, 원하는 범위로 제어할 수 있다.
-레지스트 패턴의 재료(레지스트 재료)-
상기 레지스트 패턴(상기 레지스트 패턴 개선화 재료가 도포되는 레지스트 패턴)의 재료(레지스트 재료)로서는, 특별히 제한은 없고, 공지의 레지스트 재료 중에서 목적에 따라서 적절하게 선택할 수 있고, 네거티브형, 포지티브형 중 어느 것이라도 좋고, 예를 들어 g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스터, EUV 레지스트 등을 적절하게 들 수 있다. 이들은, 화학 증폭형이라도 좋고, 비화학 증폭형이라도 좋다. 이들 중에서도, KrF 레지스트, ArF 레지스트, 아크릴계 수지를 포함하여 이루어지는 레지스트, EUV 레지스트 등이 바람직하고, 보다 미세한 패터닝, 처리량의 향상 등의 관점으로부터는, 해상 한계의 연신이 급선무로 되어 있는 ArF 레지스트, EUV 레지스트 및 아크릴계 수지를 포함하여 이루어지는 레지스트 중 적어도 어느 하나가 보다 바람직하다.
상기 레지스트 패턴의 재료의 구체예로서는, 노볼락계 레지스트, PHS계 레지스트, PHS-아크릴 공중합체계 레지스트, 아크릴계 레지스트, 시클로올레핀마레인산 무수물계(COMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은 불소 수식 등으로 되어 있어도 된다.
상기 레지스트 패턴의 형성 방법, 크기, 두께 등에 대해서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 특히 두께에 대해서는, 가공 대상인 피가공면, 에칭 조건 등에 의해 적절하게 결정할 수 있지만, 일반적으로 50㎚ 내지 500㎚ 정도이다.
상기 레지스트 패턴 개선화 재료를 이용한 상기 레지스트 패턴 측벽의 요철 저감에 대해 이하에 도면을 참조하면서 설명한다.
도 1a에 도시한 바와 같이, 피가공면(기재)(5) 상에 레지스트 재료를 부여하여, 노광 및 현상을 행함으로써 패턴화된 레지스트 패턴(3)을 얻은 후, 레지스트 패턴(3)의 표면에 레지스트 패턴 개선화 재료(1)를 부여(도포)하여, 도막을 형성한다. 이 후, 베이크(가온 및 건조)를 행한다. 그러면, 레지스트 패턴(3)과 레지스트 패턴 개선화 재료(1)의 계면에 있어서, 레지스트 패턴 개선화 재료(1)의 레지스트 패턴(3)으로의 믹싱(함침)이 일어나고, 도 1b에 도시한 바와 같이, 내층 레지스트 패턴(10b)[레지스트 패턴(3)]과 레지스트 패턴 개선화 재료(1)의 계면에 있어서 상기 믹싱(함침)된 부분이 반응하여 표층(믹싱층)(10a)이 형성된다. 이는, 레지스트 패턴 개선화 재료 중에 포함되는 염화벤잘코늄의 계면 활성 효과에 의한 레지스트 패턴(3)으로의 침투와, 극성기에 의한 반응에 가까워지는 것이고, 그 결과, 내층 레지스트 패턴(10b)[레지스트 패턴(3)]의 크기에 좌우되지 않고(의존하지 않고) 안정적이고 또한 균일하게 내층 레지스트 패턴(10b)[레지스트 패턴(3)]의 측벽의 요철이 저감된다.
이 후, 도 1c에 도시한 바와 같이, 린스 처리를 행함으로써, 부여(도포)한 레지스트 패턴 개선화 재료(1) 중, 레지스트 패턴(3)과 상호 작용(믹싱)하고 있지 않은 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)이 제거되어, 측벽의 요철이 완화된 평활한 레지스트 패턴(10)이 형성된다.
또한, 상기 린스 처리는 순수를 이용해도 좋고, 범용의 알칼리 현상액 등의 알칼리 수용액에 의한 린스 처리라도 좋다. 또한, 필요에 따라서 계면 활성제를 순수나 알칼리 현상액 등의 알칼리 수용액에 함유시킨 것을 이용해도 좋다.
요철이 저감된 레지스트 패턴(10)은 내층 레지스트 패턴(10b)[레지스트 패턴(3)]의 표면에, 레지스트 패턴 개선화 재료(1)가 반응하여 형성된 표층(믹싱층)(10a)을 갖고 이루어진다. 요철이 저감된 레지스트 패턴(10)은 레지스트 패턴(3)에 비해 표층(믹싱층)(10a)의 분만큼 요철이 완화되어 있고, 요철 저감 후 레지스트 패턴(10)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 편차(불균일)를 나타내는 LWR값(LWR＝Line width roughness)은 요철 저감 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 패턴의 라인 폭의 편차보다도 작아진다. 이로 인해, 레지스트 패턴(3)을 형성할 때의 노광 장치나 레지스트 재료에 있어서의 평활함의 한계를 초과하여 상기 레지스트 라인 패턴을 보다 평활하게 고정밀도로 형성할 수 있다.
또한, 레지스트 패턴 개선화 재료(1)가, 상기 수용성 수지를 포함하는 경우에는, 레지스트 패턴 개선화 재료가, 상기 수용성 수지를 포함하지 않는 경우에 비해, 레지스트 패턴 개선화 재료에 있어서의 표층(믹싱층)(10a)은 커진다. 이에 의해, 요철이 저감된 레지스트 패턴(10)은 레지스트 패턴(3)에 비해 표층(믹싱층)(10a)의 분만큼 요철이 저감되는 동시에 후육화도 이루어지므로, 요철 저감 후 레지스트 패턴(10)에 의해 형성되는 레지스트 패턴의 라인 폭의 편차(불균일)를 나타내는 LWR값(LWR＝Line width roughness)은 요철 저감 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 패턴의 라인 폭의 편차보다도 더욱 작아진다.
상기 레지스트 패턴 개선화 재료는 레지스트 패턴 측벽의 요철을 저감시키고, 노광 장치나 레지스트 재료에 있어서의 평활함의 한계를 초과하여 상기 레지스트 라인 패턴을 보다 평활하게 고정밀도로 형성하는 데 적절하게 사용할 수 있다. 또한, 상기 레지스트 패턴 개선화 재료는 상기 반도체 장치의 제조 방법 등에 특히 적절하게 사용할 수 있다.
(레지스트 패턴의 형성 방법)
상기 레지스트 패턴의 형성 방법은, 레지스트 패턴 개선화 재료를 도포하는 공정과, 가열(베이크)을 행하는 공정과, 린스를 행하는 공정을 적어도 포함하고, 또한 필요에 따라서, 전노광 공정 등의 그 밖의 공정을 포함한다.
<도포하는 공정>
상기 도포하는 공정으로서는, 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록 상기 레지스트 패턴 개선화 재료를 도포하는 공정이면, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 레지스트 재료로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 상기 레지스트 패턴 개선화 재료의 설명에 있어서 기재한 상기 레지스트 재료 등을 들 수 있다.
상기 레지스트 패턴은 공지의 방법에 따라서 형성할 수 있다.
상기 레지스트 패턴은 피가공면(기재) 상에 형성한다. 상기 피가공면(기재)으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 상기 레지스트 패턴이 반도체 장치에 형성되는 경우에는, 상기 피가공면(기재)으로서는, 반도체 기재 표면을 들 수 있다. 상기 반도체 기재로서는, 실리콘 웨이퍼 등의 기판, 각종 산화막 등이 바람직하다.
상기 피가공면은 유전율 2.7 이하의 층간 절연 재료인 것이 바람직하다.
상기 노광 및 현상의 조건으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 현상 후에는, 상기 레지스트 패턴 개선화 재료를 도포하기 전에 린스를 행해도 되고, 행하지 않아도 된다. 상기 린스에 있어서의 린스액으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 순수를 함유하고 있어도 되고, 알칼리 현상액을 함유하고 있어도 된다. 또한, 이들에 계면 활성제를 포함하여 이용하는 것도 가능하지만, 프로세스의 용이의 점에서, 상기 린스액은 순수인 것이 바람직하다.
상기 레지스트 패턴 개선화 재료의 도포의 방법으로서는, 특별히 제한은 없고, 목적에 따라서 공지의 도포 방법 중에서 적절하게 선택할 수 있지만, 스핀 코트법이 바람직하다.
상기 스핀 코트법의 경우, 회전수로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 100rpm 내지 10,000rpm이 바람직하고, 500rpm 내지 5,000rpm이 보다 바람직하다. 도포 시간으로서는, 1초간 내지 10분간이 바람직하고, 1초간 내지 90초간이 보다 바람직하다.
상기 도포 시의 도포 두께로서는, 통상, 5㎚ 내지 1,000㎚ 정도이고, 10㎚ 내지 100㎚ 정도가 바람직하다.
<가열(베이크)을 행하는 공정>
상기 가열(베이크)을 행하는 공정으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 상기 레지스트 패턴을 연화시키지 않는 가열 조건이 바람직하다.
상기 가열 조건 및 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다. 가열의 온도로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 40℃ 내지 150℃를 들 수 있다. 상기 가열의 횟수는 1회라도 좋고, 2회 이상이라도 좋다. 2회 이상의 경우에는, 각 회에 있어서의 베이크의 온도는, 일정해도 좋고, 상이해도 좋고, 상기 일정한 경우, 40℃ 내지 150℃가 바람직하고, 60℃ 내지 120℃가 보다 바람직하고, 또한 그 시간으로서는, 10초간 내지 5분간이 바람직하고, 30초간 내지 100초간이 보다 바람직하다.
상기 가열을 행함으로써, 상기 레지스트 패턴과 상기 레지스트 패턴 개선화 재료의 계면에 있어서 상기 레지스트 패턴 개선화 재료의 상기 레지스트 패턴으로의 믹싱(함침)을 효율적으로 발생시킬 수 있다.
<린스를 행하는 공정>
상기 린스를 행하는 공정으로서는, 린스액으로 린스를 행하는 공정이면, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 린스를 행하는 공정에 의해, 상기 레지스트 패턴 개선화 재료와, 상기 레지스트 패턴과 상호 작용(믹싱) 및 반응하고 있지 않은 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)을 용해 제거하여(린스 처리), 측벽의 요철을 저감시킨 레지스트 패턴을 얻을 수 있다.
상기 린스액으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 순수를 함유하고 있어도 되고, 알칼리 현상액을 함유하고 있어도 된다. 또한, 이들에 계면 활성제를 포함하여 이용하는 것도 가능하지만, 프로세스의 용이의 점에서, 상기 린스액은 순수인 것이 바람직하다.
계면 활성제를 포함하는 순수 또는 알칼리 현상액 등의 알칼리 수용액을 이용하는 경우에는, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴의 계면에 있어서의 효과의 면내 균일성의 향상을 도모하고, 잔사나 결함의 발생을 억제하는 효과가 높아지는 것을 기대할 수 있다.
상기 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 나트륨염, 칼륨염 등의 금속 이온을 함유하지 않는 점에서, 비이온성 계면 활성제가 바람직하다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예를 들어 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 실리콘 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물 등을 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 또한, 이온성 계면 활성제라도, 비금속염계의 것이면 사용하는 것은 가능하다.
상기 계면 활성제의 순수 또는 알칼리 현상액 등의 알칼리 수용액에 있어서의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 0.001질량％ 내지 1질량％가 바람직하고, 0.05질량％ 내지 0.5질량％가 보다 바람직하다.
상기 함유량이 0.001질량％ 미만이면, 상기 계면 활성제에 의한 효과가 적고, 1질량％를 초과하면, 현상액의 용해력이 지나치게 커지므로 상기 레지스트 패턴이 용해되어, 측벽의 요철이 보다 커지거나, 거품의 발생에 의한 잔사나 결함이 발생하기 쉬워지는 경우가 있다.
상기 알칼리 현상액으로서는, 특별히 제한은 없고, 반도체 장치의 제조에 이용되는 공지의 것 중에서 적절하게 선택할 수 있지만, 4급 수산화암모늄 수용액, 콜린 수용액이 바람직하다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 중에서도, 저비용 및 범용성이 높은 점에서, 수산화 테트라메틸암모늄 수용액이 바람직하다.
<그 밖의 공정>
상기 그 밖의 공정으로서는, 예를 들어 전노광 공정 등을 들 수 있다.
-전노광 공정-
상기 전노광 공정은 상기 레지스트 패턴 개선화 재료의 도포 전에, 상기 레지스트 패턴의 전방면에 대해 자외선광 및 전리 방사선 중 어느 하나를 조사하는 공정이다.
레지스트 패턴이 성긴 영역(레지스트 패턴의 간격이 긴 영역)과 레지스트 패턴이 밀한 영역(레지스트 패턴의 간격이 짧은 영역)을 갖는, 패턴 간격이 다른 레지스트 패턴이나, 다양한 사이즈가 혼재된 레지스트 패턴에서는, 패턴마다 노광 시의 광강도 분포가 상이하므로, 상기 레지스트 패턴의 현상으로는 표면화되지 않을 정도의 약간의 표면 상태의 차(가림 노광량의 차)가, 상기 레지스트 패턴으로의 상기 레지스트 패턴 개선화 재료의 침투성의 차로서 영향을 미치고, 그 결과, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴이 상호 작용하여 형성되는 믹싱층의 형성 용이에 영향을 미치는 경우가 있다. 따라서, 상기 레지스트 패턴 개선화 재료를 도포하기 전에 상기 레지스트 패턴의 전체면에 대해, 자외선광 또는 전리 방사선을 조사하면, 상기 레지스트 패턴의 표면 상태를 균일화할 수 있어, 상기 패턴의 소밀차나 크기 등에 의존하지 않고, 상기 레지스트 패턴으로의 상기 레지스트 패턴 개선화 재료의 침투를 균일화할 수 있고, 보다 효과적으로 상기 레지스트 패턴의 측벽의 요철을 저감시켜, 레지스트 패턴 폭의 균일을 향상시킬 수 있다.
상기 자외선광 및 상기 전리 방사선으로서는, 특별히 제한은 없고, 조사하는 상기 레지스트 패턴의 재료의 감도 파장에 따라서 적절하게 선택할 수 있다. 구체적으로는, 고압 수은 램프 또는 저압 수은 램프로부터 발생하는 브로드밴드의 자외선광 외에, g선(파장 436㎚), i선(파장 365㎚), KrF 엑시머 레이저광(파장 248㎚), ArF 엑시머 레이저광(파장 193㎚), F2 엑시머 레이저광(파장 157㎚), EUV광(파장 5㎚ 내지 15㎚의 연X선 영역), 전자선, X선 등을 들 수 있다. 또한, 제조 장치의 구조상, 이들 중에서, 상기 레지스트 패턴의 형성에 있어서 노광 시에 사용하는 자외선광 또는 전리 방사선과 동일한 것을 선택하는 것이 바람직하다.
상기 자외선광 및 상기 전리 방사선의 상기 레지스트 패턴으로의 조사량(노광량)으로서는, 특별히 제한은 없고, 사용하는 상기 자외선광 또는 상기 전리 방사선의 종류에 따라서 적절하게 선택할 수 있지만, 상기 레지스트 패턴의 형성에 필요로 하는 조사량(노광량)에 대해, 0.1％ 내지 20％가 바람직하다.
상기 조사량이 0.1％ 미만이면, 상기 레지스트 패턴의 표면 상태의 균일화 효과가 발생하기 어려운 경우가 있고, 20％를 초과하면, 필요 충분 이상으로 상기 레지스트 패턴에 광반응이 발생해 버려, 상기 레지스트 패턴의 상부의 형상 열화나 패턴의 부분 소실이 발생하기 쉬워지는 경우가 있다.
또한, 일정한 상기 조사량으로 상기 자외선광 또는 상기 전리 방사선을 조사하는 한, 그 방법으로서는, 특별히 제한은 없고, 강한 광을 사용한 경우에는 단시간에, 약한 광을 사용한 경우에는 장시간에, 또한 노광 감도가 높은 레지스트 재료를 이용한 경우에는 노광량(조사량)을 적게, 노광 감도가 낮은 레지스트 재료를 이용한 경우에는 노광량(조사량)을 많게 하는 등 적절하게 조절하여 각각 행할 수 있다.
상기 레지스트 패턴의 형성 방법은 각종 레지스트 누락 패턴, 예를 들어 라인&스페이스 패턴, 홀 패턴(콘택트 홀용 등), 트렌치(홈) 패턴 등의 형성에 적합하고, 상기 레지스트 패턴의 형성 방법에 의해 형성된 레지스트 패턴은, 예를 들어 마스크 패턴, 레티클 패턴 등으로서 사용할 수 있고, 금속 플러그, 각종 배선, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광 배선의 접속에 이용되는 광 부품, 마이크로 액추에이터 등의 미세 부품, 반도체 장치 등의 제조 방법에 적절하게 사용할 수 있고, 이들 중에서도, 후술하는 개시의 반도체 장치의 제조 방법에 특히 적절하게 사용할 수 있다.
(반도체 장치의 제조 방법 및 반도체 장치)
상기 반도체 장치의 제조 방법은, 레지스트 패턴 형성 공정과, 패터닝 공정을 적어도 포함하고, 또한 필요에 따라서 그 밖의 공정을 포함한다.
상기 반도체 장치는 상기 반도체 장치의 제조 방법에 의해 제조된다.
<레지스트 패턴 형성 공정>
상기 레지스트 패턴 형성 공정은 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록 상기 레지스트 패턴 개선화 재료를 도포하는 처리와, 도포 후에 가열을 행하는 처리와, 가열 후에 물을 포함하는 린스액으로 린스를 행하는 처리에 의해 레지스트 패턴을 개선하는 공정이다. 상기 레지스트 패턴 형성 공정에 의해, 패턴 측벽의 요철이 저감되고, 레지스트 패턴 폭의 균일이 향상된 레지스트 패턴이 상기 피가공면 상에 형성된다.
상기 레지스트 패턴 형성 공정의 상세는, 상기 레지스트 패턴의 형성 방법과 마찬가지이다. 즉, 상기 도포하는 처리는 상기 레지스트 패턴의 형성 방법에 있어서의 상기 도포하는 공정과 마찬가지이고, 상기 가열을 행하는 처리는 상기 레지스트 패턴의 형성 방법에 있어서의 상기 가열을 행하는 공정과 마찬가지이고, 상기 린스를 행하는 처리는 상기 레지스트 패턴의 형성 방법에 있어서의 상기 린스를 행하는 공정과 마찬가지이다.
상기 피가공면으로서는, 예를 들어, 반도체 장치에 있어서의 각종 부재의 표면층 등을 들 수 있지만, 실리콘 웨이퍼 등의 기판 내지 그 표면, 각종 산화막, 금속막, 반도체막이 바람직하다.
<패터닝 공정>
상기 패터닝 공정은 상기 레지스트 패턴 형성 공정에 의해 형성한 상기 레지스트 패턴을 마스크로 하여(마스크 패턴 등으로서 이용하여) 에칭을 행함으로써 상기 피가공면을 패터닝하는 공정이다.
상기 에칭의 방법으로서는, 특별히 제한은 없고, 공지의 방법 중에서 목적에 따라서 적절하게 선택할 수 있지만, 드라이 에칭이 바람직하다. 상기 에칭의 조건으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 반도체 장치의 제조 방법에 따르면, 예를 들어 플래시 메모리, DRAM, FRAM, HDD 헤드, SAW 필터를 비롯한 각종 반도체 장치, 자기 디스크 장치 등을 효율적으로 제조할 수 있다.
상기 반도체 장치로서는, 예를 들어 플래시 메모리, DRAM, FRAM, HDD 헤드, SAW 필터를 비롯한 각종 반도체 장치, 자기 디스크 장치 등을 들 수 있다.
개시된 레지스트 패턴 개선화 재료에 따르면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키는 일 없이, 레지스트 패턴의 LWR을 개선할 수 있다. 또한, 기존의 노광 장치의 광원에 있어서의 노광 한계를 초과한 미세 레지스트 패턴을 형성할 수 있다.
개시된 레지스트 패턴의 형성 방법에 따르면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키는 일 없이, LWR이 개선된 레지스트 패턴을 얻을 수 있다. 또한, 기존의 노광 장치의 광원에 있어서의 노광 한계를 초과한 미세 레지스트 패턴을 형성할 수 있다.
개시된 반도체 장치의 제조 방법에 따르면, 기존의 노광 장치의 광원에 있어서의 노광 한계를 초과한 미세 레지스트 패턴이고, 또한 LWR이 개선된 레지스트 패턴을 이용하여 형성한 미세한 배선 패턴을 갖는 고성능의 반도체 장치를 제조할 수 있다.
개시된 반도체 장치에 따르면, 미세한 배선 패턴을 갖는 고정밀도의 반도체 장치를 얻을 수 있다.
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들 실시예로 제한되는 것은 전혀 아니다.
(실시예 1)
<베이크 있음 실험>
-레지스트 패턴 개선화 재료의 조제-
표 1에 나타내는 조성을 갖는 레지스트 패턴 개선화 재료 A 내지 N 및 비교 재료 a 내지 e를 조제하였다.
또한, 표 1에 있어서, 「A」 내지 「N」 및 「a」 내지 「e」는 상기 레지스트 패턴 개선화 재료 A 내지 N 및 비교 재료 a 내지 e에 대응하고 있다. 표 1 중 괄호 안의 수치의 단위는, 「질량(g)」을 나타낸다.
레지스트 패턴 개선화 재료 A 내지 N에 있어서의 「염화벤잘코늄」은 와코 준야쿠 공업의 것을 이용하였다. 상기 염화벤잘코늄은 상기 일반식 (1)에 있어서 n＝8 내지 18이고, 주로 n＝12 및 15로 이루어진다.
또한, 표 1에 있어서의 「수지」는 수용성 수지를 의미하고, 「PVA」는 폴리비닐알코올(PVA-205C, 쿠라레이사제)을 나타내고, 「PVPd」는 폴리비닐피롤리돈(K＝30, 간토 화학사제)을 나타내고, 「PGA」는 폴리글루타민산(분자량 약 150만, 비가교 타입, 야쿠르트 약품 공업사제)을 나타낸다. 또한, 「기타」의 란에 있어서의, 「IPA」는 이소프로필알코올을 나타내고, 「2HBA」는 2-히드록시벤질알코올을 나타내고, 「TN-80」은 비이온성 계면 활성제(제1급 알코올에톡시레이트계 계면 활성제, ADEKA사제)를 나타낸다.
염화벤제토늄 및 염화세틸피리듐은 하기 구조식으로 나타낸다.
Figure 112012007138703-pat00003
또한, 물에는 순수(탈이온수)를 이용하고, 물의 양은 각각의 조성에 있어서 100g으로 하였다.
Figure 112012007138703-pat00004
-레지스트 패턴의 형성-
이상에 의해 조제한 재료(레지스트 패턴 개선화 재료 및 비교 재료)를, 지환족계 ArF 레지스트(도쿄 오오카 공업사제)로 형성한 폭 96㎚(피치 180㎚), LWR 6.6㎚의 라인&스페이스의 패턴[형성 조건은 다음과 같다. ArF 노광 장치(캐논사제)에서 노광 후, 노광 장치에 접속된 트랙 장치(도쿄 일렉트론사제)에서 노광 후 베이크를 행하고, 계속해서 2.38질량％ 테트라메틸암모늄하이드로옥사이드 현상액을 이용하여 20초간 현상하고, 또한 순수로 린스를 행하였다.] 상(표 2에 있어서의 미처리에 상당)에, 스핀 코트법에 의해, 처음에 850rpm/5s의 조건으로, 다음에 2,000rpm/40s의 조건으로 도포하고, 110℃/60s의 조건으로 베이크를 행한 후, 순수로 상기 재료를 60초간 린스 처리하여, 상호 작용(믹싱)하지 않았던 미반응부를 제거하고, 레지스트 패턴 개선화 재료 A 내지 N 및 비교 재료 a 내지 e에 의해 미세 패턴을 형성하였다.
얻어진 레지스트 패턴의 라인 폭 사이즈(표 2에 있어서의 「처리 후 사이즈」) 및 라인 패턴 폭의 변화량(표 2에 있어서의 「사이즈 변화량」), 또한 라인 패턴 폭의 편차도(표 2에 있어서의 「LWR」) 및 LWR의 개선값(％)을 표 2에 나타낸다. 표 2에 있어서, A 내지 N 및 a 내지 e는 상기 레지스트 패턴 개선화 재료 A 내지 N 및 비교 재료 a 내지 e에 대응한다.
또한, 라인 폭은 측장 SEM을 이용하여 관찰한 관찰 영역의 6점의 라인 폭의 평균값이다. 또한, LWR은 길이 750㎚의 영역을 25점 측장하고, 선 폭의 편차의 표준 편차(o)를 3배로 함으로써 구하였다. 또한, 미처리 시의 LWR값에 대한 처리 후의 LWR값의 개선량의 비율을 이하의 식에 의해 구하고, 그것을 「LWR 개선값(％)」으로 정의하였다.
LWR 개선값(％)＝
〔(미처리 시의 LWR값－처리 후의 LWR값)/(미처리 시의 LWR값)〕×100
Figure 112012007138703-pat00005
표 2로부터, 상기 일반식 (1)로 나타내는 염화벤잘코늄을 함유하는 개시된 레지스트 패턴 개선화 재료 A 내지 N을 이용한 경우, 염화벤잘코늄을 포함하지 않는 비교 재료 a 내지 b에 비해, 레지스트 선 폭의 변화를 작게 억제하면서 LWR값의 저감, 즉 레지스트 패턴 폭의 균일이 향상되는 효과가 있는 것을 알 수 있었다. 또한, 염화벤잘코늄과 동일한 4급 암모늄염인 염화벤제토늄을 이용한 경우(비교 재료 d)에는 LWR가 악화되었다. 염화벤잘코늄과 동일한 4급 암모늄염인 염화세틸피리듐을 이용한 경우(비교 재료 e)에는 LWR이 15％ 개선되지만, 라인 사이즈가 4㎚로 굵어지므로, 사이즈 변화를 억제하면서 LWR을 저감시키는 효과가 작은 것을 알 수 있었다.
<베이크 없음 실험>
실시예 1에서 조제한 레지스트 패턴 개선화 재료 B를 이용하여, 상기 베이크 있음 실험과 마찬가지로 지환족계 ArF 레지스트(도쿄 오오카사제)로 형성한 폭 96㎚, LWR 6.6㎚의 라인 패턴 상(표 2에 있어서의 미처리에 상당)에, 스핀 코트법에 의해, 처음에 850rpm/5s의 조건으로, 다음에 2,000rpm/40s의 조건으로 도포하였다. 계속해서, 베이크를 행하지 않고 순수로 레지스트 패턴 개선화 재료를 60초간 린스하고, 상호 작용(믹싱)하지 않았던 미반응부를 제거하여 미세 패턴을 형성하였다.
얻어진 상기 레지스트 패턴을 상기 베이크 있음 실험과 마찬가지로 평가한 결과를 표 3에 나타낸다.
Figure 112012007138703-pat00006
표 3으로부터 상기 일반식 (1)로 나타내는 염화벤잘코늄을 함유하는 개시된 레지스트 패턴 개선화 재료 B를 이용한 경우라도, 도포 후에 베이크를 행하지 않고 린스한 경우에는, LWR의 저감 효과가 없었다.
<레지스트 패턴 형성 시의 린스액의 적용 실험>
레지스트 패턴의 현상까지를 상기 베이크 있음 실험과 동일한 재료, 장치 및 조건으로 행하였다. 구체적으로는, 지환족계 ArF 레지스트(도쿄 오오카제)를 이용하여, ArF 노광 장치(캐논사제)에서 노광 후, 노광 장치에 접속된 트랙 장치(도쿄 일렉트론사제)에서 노광 후 베이크를 행하고, 계속해서 2.38질량％ 테트라메틸암모늄하이드로옥사이드 현상액을 이용하여 20초간 현상하였다. 여기까지의 조건은 상기 베이크 있음 실험의 레지스트 패턴 형성의 조건과 동일하다.
이후, 2종류의 처리 방법으로 LWR의 저감을 비교하였다. 즉, 통상, 현상 후에 행하는 물 린스 대신에, 레지스트 패턴 개선화 재료 B를 이용하여 처리 후, 베이크 없음에서 그대로 순수로 린스를 행한 경우(처리 방법 X)와, 현상 후에 행하는 물 린스 대신에, 레지스트 패턴 개선화 재료 B를 이용하여 처리 후, 일단 110℃에서 60초간 베이크를 행하고, 계속해서 순수로 린스를 행한 경우(처리 방법 Y)를 비교하였다. 결과를 표 4에 나타낸다.
Figure 112012007138703-pat00007
표 4로부터, 상기 일반식 (1)로 나타내는 염화벤잘코늄을 함유하는 개시된 레지스트 패턴 개선화 재료 B를 레지스트 패턴 형성 시의 현상액의 린스액으로서 이용한 경우라도, 베이크를 행하지 않은 경우(처리 방법 X)에는 표 3의 결과와 마찬가지로 LWR이 증대되는(즉, LWR이 악화되는) 것을 알 수 있었다. 또한, 베이크를 행한 경우(처리 방법 Y)에는 표 1의 경우의 처리 방법과 마찬가지로 LWR의 저감 효과가 높은 것이 명백해졌다.
(실시예 2)
-반도체 장치의 제작-
도 2a에 도시한 바와 같이, 실리콘 기판(11) 상에 층간 절연막(12)을 형성하고, 도 2b에 도시한 바와 같이, 층간 절연막(12) 상에 스퍼터링법에 의해 티탄막(13)을 형성하였다. 다음에, 도 2c에 도시한 바와 같이, ArF 액침 노광에 의해 레지스트 패턴을 형성하고, 계속해서 개시된 상기 레지스트 패턴 개선화 재료 B를 도포 후, 베이크를 행하고, 순수에 의한 린스 공정을 거쳐서 LWR값이 저감된 평활한 레지스트 패턴(14)을 형성하여, 이것을 마스크로서 이용하고, 반응성 이온 에칭에 의해 티탄막(13)을 패터닝하여 개구부(15a)를 형성하였다. 계속해서, 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거하는 동시에, 도 2d에 도시한 바와 같이 티탄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성하였다.
다음에, 티탄막(13)을 웨트 처리에 의해 제거하고, 도 2e에 도시한 바와 같이 층간 절연막(12) 상에 TiN막(16)을 스퍼터링법에 의해 형성하고, 계속해서 TiN막(16) 상에 Cu막(17)을 전해 도금법으로 성막하였다. 계속해서, 도 2f에 도시한 바와 같이, CMP(화학 기계 연마)에서 개구부(15b)(도 2d)에 상당하는 홈부에만 배리어 메탈과 Cu막(제1 금속막)을 남겨 평탄화하고, 제1 층의 배선(17a)을 형성하였다.
계속해서, 도 2g에 도시한 바와 같이, 제1 층의 배선(17a) 상에 층간 절연막(18)을 형성한 후, 도 2a 내지 도 2f와 마찬가지로 하여, 도 2h에 도시한 바와 같이, 제1 층의 배선(17a)을, 이후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막)(19) 및 TiN막(16a)을 형성하였다.
상술한 각 공정을 반복함으로써, 도 2i에 도시한 바와 같이, 실리콘 기판(11) 상에 제1 층의 배선(17a), 제2 층의 배선(20a) 및 제3 층의 배선(21a)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조하였다. 또한, 도 2i에 있어서는, 각 층의 배선의 하층에 형성한 배리어 메탈층은 도시를 생략하였다.
이 실시예 2에서는, 상술한 바와 같이 레지스트 패턴(14)이, 개시된 레지스트 패턴 개선화 재료를 이용하여 제조한 레지스트 패턴이다.
상기 레지스트 패턴 개선화 재료는 ArF 레지스트, ArF 액침용 레지스트 등에 의한 레지스트 패턴의 측벽의 요철을 저감시켜, 레지스트 패턴 폭의 균일을 향상시키므로, 광의 노광 한계를 초과한 패턴을 미세하게 형성하는 데 적절하게 이용할 수 있고, 각종 패터닝 방법, 반도체의 제조 방법 등에 적절하게 적용할 수 있다. 또한, 상기 레지스트 패턴 개선화 재료는 상기 레지스트 패턴의 형성 방법, 상기 반도체 장치의 제조 방법에 특히 적절하게 이용할 수 있다.
상기 반도체 장치의 제조 방법은 플래시 메모리, DRAM, FRAM, HDD 헤드, SAW 필터를 비롯한 각종 반도체 장치, 자기 디스크 장치 등의 제조에 적절하게 이용할 수 있다.
상기 반도체 장치는 플래시 메모리, DRAM, FRAM, HDD 헤드, SAW 필터를 비롯한 각종 반도체 장치, 자기 디스크 장치 등에 적합하다.

Claims (11)

  1. 하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 함유하는 것을 특징으로 하며,
    상기 염화벤잘코늄의 함유량이, 상기 물 100 질량부에 대해, 0.1 질량부 내지 0.5 질량부인, 레지스트 패턴 개선화 재료.
    Figure 112014027466903-pat00008

    단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타냄.
  2. 제1항에 있어서, 수용성 수지를 더 함유하는 레지스트 패턴 개선화 재료.
  3. 제2항에 있어서, 수용성 수지가, 폴리비닐알코올, 폴리비닐피롤리돈, 폴리글루타민산 및 이들을 일부로 포함하는 수지 중 적어도 1종인 레지스트 패턴 개선화 재료.
  4. 제2항에 있어서, 수용성 수지의 함유량이 물 100 질량부에 대해, 0.001 질량부 내지 10 질량부인 레지스트 패턴 개선화 재료.
  5. 제1항에 있어서, 계면 활성제를 더 함유하는 레지스트 패턴 개선화 재료.
  6. 제1항에 있어서, 수용액인 레지스트 패턴 개선화 재료.
  7. 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록, 하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 함유하는 레지스트 패턴 개선화 재료를 도포하는 공정과, 도포 후에 가열을 행하는 공정과, 가열 후에 물을 포함하는 린스액으로 린스를 행하는 공정을 포함하는 것을 특징으로 하며,
    상기 염화벤잘코늄의 함유량이, 상기 물 100 질량부에 대해, 0.1 질량부 내지 0.5 질량부인, 레지스트 패턴의 형성 방법.
    Figure 112014027466903-pat00009

    단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타냄.
  8. 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록, 하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 함유하는 레지스트 패턴 개선화 재료를 도포하는 처리와, 도포 후에 가열을 행하는 처리와, 가열 후에 물을 포함하는 린스액으로 린스를 행하는 처리에 의해 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 상기 개선한 레지스트 패턴을 마스크로 하여 에칭을 행함으로써 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하며,
    상기 염화벤잘코늄의 함유량이, 상기 물 100 질량부에 대해, 0.1 질량부 내지 0.5 질량부인, 반도체 장치의 제조 방법.
    Figure 112014027466903-pat00010

    단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타냄.
  9. 제8항에 있어서, 에칭이 드라이 에칭인 반도체 장치의 제조 방법.
  10. 제8항에 있어서, 피가공면이 유전율 2.7 이하의 층간 절연 재료인 반도체 장치의 제조 방법.
  11. 피가공면 상에 부여된 레지스트 재료에 대한 노광 및 현상에 의해 패턴화된 레지스트 패턴의 표면을 덮도록, 하기 일반식 (1)로 나타내는 염화벤잘코늄과, 물을 함유하는 레지스트 패턴 개선화 재료를 도포하는 처리와, 도포 후에 가열을 행하는 처리와, 가열 후에 물을 포함하는 린스액으로 린스를 행하는 처리에 의해 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 상기 개선된 레지스트 패턴을 마스크로 하여 에칭을 행함으로써 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 하며,
    상기 염화벤잘코늄의 함유량이, 상기 물 100 질량부에 대해, 0.1 질량부 내지 0.5 질량부인, 반도체 장치.
    Figure 112014027466903-pat00011

    단, 상기 일반식 (1) 중, n은 8 내지 18의 정수를 나타냄.
KR1020120008560A 2011-03-11 2012-01-27 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 KR101385367B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-054410 2011-03-11
JP2011054410A JP5708071B2 (ja) 2011-03-11 2011-03-11 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20120103439A KR20120103439A (ko) 2012-09-19
KR101385367B1 true KR101385367B1 (ko) 2014-04-14

Family

ID=46794784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120008560A KR101385367B1 (ko) 2011-03-11 2012-01-27 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
US (1) US8748077B2 (ko)
JP (1) JP5708071B2 (ko)
KR (1) KR101385367B1 (ko)
CN (1) CN102681338B (ko)
TW (1) TWI550366B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106990B2 (ja) * 2012-08-27 2017-04-05 富士通株式会社 リソグラフィ用リンス剤、レジストパターンの形成方法、及び半導体装置の製造方法
CN105051605A (zh) * 2013-02-25 2015-11-11 昆士兰大学 平版印刷产生的特征
KR101730839B1 (ko) * 2016-05-04 2017-04-28 영창케미칼 주식회사 네가톤 포토레지스트를 이용한 패터닝 공정에서 lwr 개선 방법과 조성물
US10319687B1 (en) * 2018-03-12 2019-06-11 Honeywell International Inc. Soluble sensor node and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255564A (ja) * 2002-03-05 2003-09-10 Fujitsu Ltd レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP2005181850A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd 水溶性材料、化学増幅型レジスト及びそれらを用いたパターン形成方法
JP2005294354A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd パターン形成方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913238A (ja) * 1982-07-14 1984-01-24 Toppan Printing Co Ltd 金属系画像形成材料用処理液
JPS6265326A (ja) 1985-09-18 1987-03-24 Hitachi Ltd 露光装置
JPH03237082A (ja) 1990-02-15 1991-10-22 Japan Metals & Chem Co Ltd 粒状腐植酸燐酸肥料
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JPH09260265A (ja) 1996-03-19 1997-10-03 Sony Corp レジストパターンの形成方法
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2000058506A (ja) 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP4294154B2 (ja) 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
US7129199B2 (en) 2002-08-12 2006-10-31 Air Products And Chemicals, Inc. Process solutions containing surfactants
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002006498A (ja) 2000-06-27 2002-01-09 Shin Etsu Chem Co Ltd 化学増幅レジスト材料における特性予測方法
JP4273283B2 (ja) 2000-07-07 2009-06-03 信越化学工業株式会社 微細パターン形成材料並びにこれを用いた微細めっきパターン形成方法および半導体装置の製造方法
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP3901997B2 (ja) 2001-11-27 2007-04-04 富士通株式会社 レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US7189783B2 (en) * 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
JP2004086203A (ja) 2002-08-07 2004-03-18 Renesas Technology Corp 微細パターン形成材料および電子デバイスの製造方法
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP4074160B2 (ja) * 2002-08-28 2008-04-09 富士通株式会社 半導体装置の製造方法及びレジストパターンの形成方法
JP3850781B2 (ja) 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4235466B2 (ja) 2003-02-24 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
US7605089B2 (en) * 2003-05-19 2009-10-20 Nxp B.V. Method of manufacturing an electronic device
JP4218476B2 (ja) 2003-09-12 2009-02-04 沖電気工業株式会社 レジストパターン形成方法とデバイス製造方法
JP2005183438A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd パターン形成方法
EP1553454A2 (en) * 2003-12-22 2005-07-13 Matsushita Electric Industrial Co., Ltd. Pattern formation method
JP2005181814A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd パターン形成方法
JP2005208365A (ja) 2004-01-23 2005-08-04 Fuji Photo Film Co Ltd ポジ型レジスト組成物及びそれを用いたパターン形成方法
JP2005268312A (ja) * 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
JP2006080277A (ja) * 2004-09-09 2006-03-23 Tokyo Electron Ltd 基板の処理方法
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US20060188805A1 (en) * 2005-02-18 2006-08-24 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
KR20080069252A (ko) * 2006-01-11 2008-07-25 토쿄오오카코교 가부시기가이샤 리소그래피용 세정제 및 그것을 이용한 레지스트 패턴형성방법
JP4767829B2 (ja) 2006-01-11 2011-09-07 東京応化工業株式会社 リソグラフィー用洗浄剤及びそれを用いたレジストパターン形成方法
JP4531726B2 (ja) 2006-06-22 2010-08-25 Ａｚエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
JP5845556B2 (ja) 2008-07-24 2016-01-20 Jsr株式会社 レジストパターン微細化組成物及びレジストパターン形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255564A (ja) * 2002-03-05 2003-09-10 Fujitsu Ltd レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP2005181850A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd 水溶性材料、化学増幅型レジスト及びそれらを用いたパターン形成方法
JP2005294354A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
TWI550366B (zh) 2016-09-21
KR20120103439A (ko) 2012-09-19
TW201237568A (en) 2012-09-16
JP5708071B2 (ja) 2015-04-30
CN102681338B (zh) 2014-04-23
JP2012189879A (ja) 2012-10-04
US8748077B2 (en) 2014-06-10
CN102681338A (zh) 2012-09-19
US20120228747A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP6106990B2 (ja) リソグラフィ用リンス剤、レジストパターンの形成方法、及び半導体装置の製造方法
JP6157151B2 (ja) 微細レジストパターン形成用組成物およびそれを用いたパターン形成方法
JP5442008B2 (ja) レジストパターンの形成方法および現像液
TWI732072B (zh) 清洗組成物、形成光阻圖案的方法及製造半導體裝置的方法
CN109313398A (zh) 冲洗组合物、形成抗蚀剂图案的方法以及半导体器件的制备方法
WO2010032710A1 (ja) 基板処理液およびそれを用いたレジスト基板処理方法
KR101385367B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR101268223B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
JP2006064851A (ja) 微細パターン形成材料、微細レジストパターン形成方法及び電子デバイス装置
KR101283866B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
JP5321415B2 (ja) レジストパターン厚肉化材料、並びに、半導体装置及びその製造方法
JP6328630B2 (ja) フォトレジスト現像用組成物、組成物の使用方法並びに集積回路装置、光学装置、マイクロマシン及び機械精密装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4