KR101119649B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101119649B1
KR101119649B1 KR1020097019958A KR20097019958A KR101119649B1 KR 101119649 B1 KR101119649 B1 KR 101119649B1 KR 1020097019958 A KR1020097019958 A KR 1020097019958A KR 20097019958 A KR20097019958 A KR 20097019958A KR 101119649 B1 KR101119649 B1 KR 101119649B1
Authority
KR
South Korea
Prior art keywords
group
semiconductor device
insulating film
substituted
composition
Prior art date
Application number
KR1020097019958A
Other languages
English (en)
Other versions
KR20100005046A (ko
Inventor
시로 오자키
요시히로 나카타
야수시 코바야시
에이 야노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100005046A publication Critical patent/KR20100005046A/ko
Application granted granted Critical
Publication of KR101119649B1 publication Critical patent/KR101119649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

본 발명에 따른 반도체 장치는, 구리 배선층을 가지며, 그 구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하여 이루어지는 층과, 그 위에 규소를 함유하는 절연막을 갖는다. 배선 재료인 구리와의 밀착성이 우수한 절연막을 갖는 반도체 장치를 얻을 수 있다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCING THE SAME}
본 발명은, 반도체 집적 회로, 다층 배선 장치 등의 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 집적 회로, 다층 배선 장치 등의 반도체 장치의 집적도의 증가 및 소자 밀도의 향상에 따라, 배선 간격은 좁아지고, 배선간의 용량 증대에 따른 배선 지연이 문제가 되고 있다.
종래부터, 배선층 절연막 속의 누설 전류에 따른 소비전력의 증가가 알려져 있었지만, 반도체 디바이스의 배선 간격이 1 ㎛를 초과하는 세대에서는 누설에 따른 디바이스 전체에 미치는 영향은 적었다. 그러나, 배선 간격이 1 ㎛ 이하에서는 배선 간격의 협일화(狹溢化)와 배선 규모의 증대로부터 소비전력에 미치는 영향이 커지고, 특히, 금후 0.1 ㎛ 이하의 배선 간격으로 회로를 형성하면, 배선간의 누설 전류가 디바이스의 특성?수명에 크게 영향을 미치게 된다.
배선 지연(T)은, 배선 저항 및 배선간의 용량에 의해 영향을 받아 배선 저항을 R, 배선간의 용량을 C라고 하면,
T=μCR
로 표시되는 성질을 나타낸다.
이 식에 있어서, 배선 간격을 D, 전극 면적(대향하는 배선면의 면적)을 S, 진공의 유전률을 ε0, 배선간에 설치되어 있는 절연 재료의 비유전률을 εr로 표시하면, 배선간의 용량 C는,
C=ε0εrS/D
로서 표시된다.
따라서, 배선 지연을 작게 하기 위해서는 절연막의 저유전률화가 유효한 수단이 된다.
절연막의 저유전률화를 도모하기 위해서, 현재, 반도체 장치의 다층 배선 구조는, 전해도금에 의해 형성된 구리 배선과 SOG(Spin-On Glass)나 플라즈마 CVD(화학적 기상 성장법)에 의해 형성된, 경우에 따라서는 에치 스토퍼, 확산 방지막 또는 확산 방지층, 층간 절연막 또는 확산 방지층 등이라고도 불리는 저유전률의 절연막(또는 절연층)에 의해 형성되어 있는 경우가 많다.
그러나, 이 절연막에 대해서는, 배선 재료인 구리와의 밀착성이 약하여 계면에서의 막 박리가 문제로 되어 있다. 이것은, 대기 노출에 의해 구리 표면에 형성되는 산화구리의 영향이라고 생각되고 있다. 현재, 절연막 형성 전에 H2 어닐링(수소 함유 분위기 하에 있어서의 가열 처리) 또는 H2 플라즈마 처리에 의해 산화구리를 제거하는 방법이 취해지고 있지만, 여전히 막 박리가 관찰되고 있어 충분한 과제의 해결에는 이르고 있지 않다(특허 문헌 1 참조).
특허 문헌 1 : 일본 특허 공개 제2006-303179호 공보(특허 청구의 범위)
발명이 해결하고자 하는 과제
본 발명은, 상기 과제를 해결하고, 배선 재료인 구리와의 밀착성이 우수한 절연막을 갖는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
본 발명의 일 양태에 따르면, 구리 배선층을 갖는 반도체 장치로서, 구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하여 이루어지는 층과, 그 위에 규소를 함유하는 절연막을 갖는 반도체 장치가 제공된다.
본 양태에 따라, 배선 재료인 구리와의 밀착성이 우수한 절연막을 갖는 반도체 장치를 얻을 수 있다. 이에 따라, 저유전률이면서 신뢰성이 높은 절연막을 갖는 반도체 장치를 실현할 수 있고, 특히 반도체 장치의 응답 속도의 고속화에 기여할 수 있다. 또한, 밀착성의 향상에 의해 절연막의 기계적 특성(강도 등)의 개량에도 이바지할 수 있다.
상기 적어도 하나의 물질이 아미노기를 갖는 물질인 것, 상기 절연막이 구리의 확산 방지층인 것, 상기 절연막의 비유전률이 4.5 이하인 것, 상기 절연막의 밀도가 1.0～3.0 사이에 있는 것, 상기 절연막이 Si-OH기를 포함하는 것, 상기 구리 배선층의 구리 표면에 Cu-O-Si 결합이 형성되어 있는 것, 상기 절연막이, 규소와 산소를 주성분으로 하는 조성이거나 또는 규소와 산소와 탄소를 주성분으로 하는 조성이거나 또는 규소와 산소와 질소를 주성분으로 하는 조성을 갖는 것, 상기 절연막이, 규소 및 탄소와 질소 중 적어도 어느 한쪽 및 임의적으로 산소를 주쇄에 포함하고, 주쇄에 결합하는 기가, 히드록시기로 치환되어 있어도 좋은 탄화수소기인 화합물로부터 생성된 것, 상기 화합물이, 하기 화학식 1로 표시되는 폴리카르보실란, 하기 화학식 2로 표시되는 폴리실라잔 및 이들의 규소 화합물의 R1～R3을 전부 또는 부분적으로 OH기로 치환한 화합물로 이루어지는 군으로부터 선택된 것,
Figure 112009058694667-pct00001
Figure 112009058694667-pct00002
상기 화학식 1, 화학식 2에 있어서, R1, R2 및 R3은 서로 독립적으로, 또한 화학식 1, 화학식 2 사이에서 독립적으로, 각각, 수소 원자, 치환 혹은 비치환의 알킬기, 치환 혹은 비치환의 알케닐기, 치환 혹은 비치환의 시클로알킬기 또는 치환 혹은 비치환의 아릴기를 나타낸다. n은 10～1000의 정수이다.
상기 조성물의 도포 후 에너지 부여 처리를 행한 것, 상기 에너지 부여 처리가, 가열 처리, 전자선 조사 처리, 자외선 조사 처리, X선 조사 처리 및 이들의 임의의 조합으로 이루어진 군으로부터 선택된 처리인 것, 상기 조성물이 실란 커플링제를 함유하는 것 및 상기 조성물의 도포 전 또는 도포 후에, 상기 구리 배선층 상에 실란 커플링제를 도포한 것이 바람직하다.
본 발명의 다른 일 양태에 따르면, 구리 배선층을 갖는 반도체 장치의 제조 방법으로서, 구리 배선층을 형성하고, 이 구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하고, 그 후 규소를 함유하는 절연막을 형성하는 것을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 양태에 대해서도, 상기 양태에 있어서와 동일한 바람직한 형태가 존재한다. 또한, 본 양태에 대해서는, 상기 조성물의 도포 전에 상기 구리 배선층의 구리 표면이 산화되어 있는 것, 상기 구리 배선층의 구리 표면에 Cu-O-Si 결합이 형성되는 것, 상기 조성물의 도포 후 에너지 부여 처리를 행하는 것, 그 경우의 에너지 부여 처리가, 가열 처리, 전자선 조사 처리, 자외선 조사 처리, X선 조사 처리 및 이들의 임의의 조합으로 이루어진 군으로부터 선택된 처리인 것 및 상기 조성물의 도포 전 또는 도포 후에, 상기 구리 배선층 상에 실란 커플링제를 도포하는 것이 바람직하다.
본 양태에 따라 제조되는 반도체 장치는, 저유전률이면서 신뢰성이 높은 절연막을 가지며, 특히 응답 속도의 고속화에 대응할 수 있는 반도체 장치로서, 다층 배선 장치에 바람직하게 채용할 수 있다.
발명의 효과
본 발명에 의해, 배선 재료인 구리와의 밀착성이 우수한 절연막을 갖는 반도체 장치를 얻을 수 있다. 이에 따라, 저유전률이면서 신뢰성이 높은 절연막을 갖는 반도체 장치를 실현할 수 있고, 특히 반도체 장치의 응답 속도의 고속화에 기여할 수 있다. 또한, 밀착성의 향상에 의해, 절연막의 기계적 특성(강도 등)의 개량에도 이바지할 수 있다.
도 1은 Si 웨이퍼 상에 스퍼터링법에 의해 구리막을 성막하고, 그 위에, 본 발명에 따른 조성물과 절연막을 스핀 코트법으로 도포하여 얻은 구조를 나타낸 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 구리 배선층
2 : 구리 배선
3 : 본 발명에 따른 조성물층
4 : 절연막
이하, 본 발명의 실시 형태예를 설명한다. 그러나, 본 발명의 기술적 범위는, 이하의 실시 형태에 한정되지 않고, 특허청구범위에 기재된 발명과 그 균등물까지 미치는 것이다.
배선에 사용되는 구리의 표면을 특정한 조성물로 처리하면, 그 위에 있는, 규소를 함유하는 절연막과의 밀착성을 향상시킬 수 있는 것이 발견되었다.
즉, 본 발명에 따른 반도체 장치는, 구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하여 이루어지는 층과, 그 위에 규소를 함유하는 절연막을 갖는다.
이에 따라, 구리 배선층의 구리와 절연막 사이의 밀착성이 향상되고, 계면에서의 막 박리가 감소한다. 이 때문에, 계면에서의 막 박리가 문제였던 저유전률 재료를 채용하여도 신뢰성이 높은 절연막을 갖는 반도체 장치를 실현할 수 있고, 특히 반도체 장치의 응답 속도의 고속화에 기여할 수 있다. 또한, 밀착성의 향상에 의해 절연막의 기계적 특성(강도 등)의 개량에도 이바지할 수 있다.
본 발명에 따른 반도체 장치 기술을 적용할 수 있는 반도체 장치에는, 반도체 집적 회로, 다층 배선 장치 등의 임의의 반도체 장치를 포함시킬 수 있다.
본 발명에 따른 구리 배선에 대해서도 특별히 제한 없이 어떠한 형상, 두께, 폭, 길이의 것이라도 좋고, 어떠한 제작 방법에 의해 제작된 것이라도 좋다. 일반적으로는 전해도금이 바람직하다. 또한, 이 구리 배선은, 구리 표면에 상기 특정 조성물을 도포할 수 있는 한 다른 도체와 조합된 것이라도 좋다. 예컨대 다른 금속 상에 구리가 있고, 그 위에 상기 특정 조성물에 의한 도포가 행해지는 경우이다.
본 발명에 따른 물질은, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된다. 즉, 본 발명에 따른 물질은, 암모니아, 단일의 유기 염기 물질, 유기 염기 물질의 혼합물 또는 암모니아와 단일 혹은 복수의 유기 염기 물질과의 혼합물일 수 있다. 이 경우에 있어서의 염기 물질이란, 전자쌍 공여체인 물질을 의미한 다.
본 발명에 따른 물질의 역할은, 구리와 절연막 사이의 밀착성을 향상시키는 것이지만, 그 메커니즘은, 아마도, 구리와 본 발명에 따른 물질과의 상호작용에 의해 Cu-OH 결합이 발생하고, 이 Cu-OH 결합이 절연막 중에 있는 Si-OH기와 반응하여 Cu-O-Si 결합을 발생시키기 때문이라고 생각된다. Cu-OH 결합의 존재는 FT-IR(푸리에 변환 적외 분광법)으로 확인할 수 있다.
상기 유기 염기 물질은 공지의 유기 염기 물질로부터 적절하게 선택할 수 있다. 제1급 아민, 제2급 아민, 제3급 아민 등의 아미노기를 갖는 물질을 바람직하게 예시할 수 있다. 이들 유기 염기 물질은 지환을 포함하고 있어도 좋은 지방족 탄화수소기, 방향족기, 복소고리기를 포함하고 있어도 좋다. 구체적으로는, 에틸아민, 페닐아민, 벤질아민, 에틸렌디아민, 펜탄-1,2,5-트리일트리아민, 벤젠-1,2,4,5-테트라일테트라아민, 디에틸아민, 트리메틸아민, 부틸(에틸)메틸아민 등의 알킬아민, 1-벤조푸란-2-일아민, 4-퀴놀릴아민, 비스(2-클로로에틸)아민, (2-클로로에틸)(프로필)아민, (1-클로로에틸)(2-클로로에틸)아민, 메틸(메틸실릴)아민, O-메틸히드록실아민, O-아세틸히드록실아민, O-카르복시히드록실아민, O-술포히드록실아민, N-페닐히드록실아민, O-아세틸-N-메틸히드록실아민을 예시할 수 있다. 또한, 이들 유기 염기 물질은 이온으로 되어 있어도 좋다. 예컨대 암모늄 이온이나 제4급 암모늄 이온으로 되어 있어도 좋다.
본 발명에 따른 조성물은 상기 물질만으로 이루어져 있어도 좋다. 그 경우는 본 발명에 따른 조성물에는 단일 화합물도 포함하게 된다.
본 발명에 따른 조성물은 상기 물질 이외에 다른 물질을 함유하고 있어도 좋다. 그러한 물질로서는, 상기 물질의 기능을 손상시키지 않는 한 어떠한 것이어도 좋고, 물, 카르복시기, 에스테르기, 카르보닐기, 히드록시기, 에테르 결합 등의 극성기나 극성 결합을 포함하고 있어도 좋은 유기 물질, 실란 커플링제로 대표되는 규소 함유 화합물 등으로부터 선택할 수 있다. 이 물이나 유기 물질은 용매 또는 분산제로서 기능하는 것이어도 좋다. 용매로서는, 물, 에탄올/물, 크실렌 등을 예시할 수 있다.
실란 커플링제는, 본 발명에 따른 조성물 중에 공존시키면, 구리와의 밀착성을 더욱 향상시키는 경우가 있다. 그 대신에, 또는 그것과 함께, 본 발명에 따른 조성물의 도포 전 또는 후에, 상기 구리 배선층 상에 실란 커플링제를 도포하여도 좋다. 단, 본 발명에 따른 조성물의 도포 전에 실란 커플링제를 도포하면, 본 발명에 따른 조성물과 구리와의 상호작용이 방해되는 경우가 있기 때문에, 본 발명에 따른 조성물의 도포 후에 실란 커플링제를 도포하는 쪽이 일반적으로는 보다 바람직하다.
또한, 본 발명에 따른 조성물에는, 금속 이온, 할로겐 이온, 황산 이온, 질산 이온 등의 무기 음이온은 그다지 포함되지 않는 것이 바람직하다. 특히, Na, K, Cl은 바람직하지 못하다. 이들이 존재하면 절연 파괴가 일어나기 쉽다. 구체적으로는, 이들 이온은 1,000 중량 ppm 이하인 것이 바람직하다.
본 발명에 따른 조성물의 도포 방법에 대해서는 특별히 제한 없이 공지의 방법을 채용할 수 있다. 가장 일반적으로는 스핀 코트법을 들 수 있다. 이 도포막 두 께에 대해서는 특별히 제한 없이 본 발명의 목적이 충족되는 한 필요 최소한의 두께로 할 수 있고, 그 편이 바람직한 경우가 많다. 도포 막 두께는 15～300 ㎚의 범위가 일반적이다.
본 발명에 따른 조성물을 도포하여 이루어지는 층은, 구리 배선층 상에 본 조성물을 도포함으로써 얻을 수 있지만, 그 결과 실제로 층 형상물이 존재하는 것을 확인할 수 있는 것을 요구하는 것이 아니라, 구리 배선층의 구리에 Cu-OH 결합이 발생하기만 하면, 혹은 발생할 수만 있으면, 본 발명에 따른 조성물을 도포하여 이루어지는 층이 생겼다고 생각하여도 좋다. 예컨대, 도포 후에 본 발명에 따른 조성물 중의 모든 성분이 휘산하여도, 구리 배선층의 구리에 Cu-OH 결합이 발생하고 있으면, 본 발명에 따른 조성물을 도포하여 이루어지는 층이 생기게 된다.
본 발명에 따른 규소를 함유하는 절연막의 용도에 대해서는 특별히 제한 없이 어떠한 것이어도 좋다. 「절연막」이라고 불리지 않는 것이어도, 절연 기능을 갖는 것이면 본 발명에 따른 절연막의 범주에 속한다. 가장 일반적인 명칭으로 불리는 경우, 확산 방지막, 확산 방지층, 캡층, 에치 스톱층, 층간 절연막, 층간 절연층, ILD층, 배선 절연층 등이 해당할 수 있다. 본 발명에 따른 절연막은, 구리의 확산 방지층으로서 바람직하게 사용할 수 있다. 막 두께에 대해서도 특별히 제한 없이 용도에 따라 적절하게 정할 수 있지만, 구리의 확산 방지층으로서 사용하는 경우에는, 15～80 ㎚의 범위가 적당한 경우가 많다.
본 발명에 따른 절연막의 비유전률에 대해서는, 특별히 제한은 없지만, 비유전률이 4.5 이하와 같은 저유전률막인 경우에 특히 본 발명의 효과가 바람직하다. 비유전률의 하한에 대해서는 특별히 제한은 없다.
저유전률화를 도모하기 위해서, 절연막으로서 기계적 강도가 낮은 재료가 선택되는 경우가 많고, 나아가서는 다공 구조를 가지며, 이 때문에 절연막의 기계적 강도가 보다 저하하는 경우도 많기 때문에, 그것을 보충하는 의미로, 본 발명에 따른 절연막의 사용이 바람직하다.
본 발명에 따른 반도체 장치에서는, 구리 배선층의 구리 표면에 Cu-O-Si 결합이 형성되는 경우가 바람직하다. 이 결합은, 본 발명에 따른 절연막과 구리 표면과의 반응에 의해 발생한 것이라고 생각된다. Cu-O-Si 결합이 형성된 것은 FT-IR(푸리에 변환 적외 분광법)에 의해 검출할 수 있다.
또한, 이러한 관점에서, 본 발명에 따른 절연막은 Si-OH기를 포함하는 것이 바람직하다. Si-OH기의 존재는 FT-IR(푸리에 변환 적외 분광법)에 의해 검출할 수 있다. 또한, Si-OH기는 본 발명에 따른 조성물 중에는 존재하지 않는 경우도 있을 수 있다. 즉, 본 발명에 따른 조성물의 가수분해 등에 의해 Si-OH기가 생성되면, 본 발명에 따른 절연막이 Si-OH기를 포함하게 된다. 또한, 상기 Cu-O-Si 결합은, Si-OH기와 Cu-OH와의 반응에 의해 발생하는 것이라고 생각되지만, 존재하는 Si-OH기 전부가 Cu-OH와 반응하여 소비되어 버리는 것은 아니기 때문에, 본 발명에 따른 절연막이 형성되고, 후술하는 에너지 부여 처리를 받은 후에는, 잔존하는 Si-OH기가 검출되게 된다.
본 발명에 따른 절연막의 조성으로는, 규소를 함유하는 공지의 절연막 형성용 재료로부터 적절하게 선택할 수 있지만, 저유전률을 실현하기 위해서는, 그 조 성으로는, 규소와 산소를 주성분으로 하는 조성, 또는, 규소와 산소와 탄소를 주성분으로 하는 조성, 또는, 규소와 산소와 질소를 주성분으로 하는 조성인 것이 바람직하다. 여기서 주성분이라고 하는 것은, 절연막 중 10 원자% 이상을 그 성분이 차지하는 것을 의미한다.
규소와 산소를 주성분으로 하는 절연막은, SiO2계 절연막이라고 할 수도 있고, SiO2에 가까운 원자 조성 비율인 것을 예시할 수 있다.
이 조성은 수소를 포함한다. 수소는 OH기에 포함되지만, 그 이외의 결합에 의한 것도 존재할 수 있다. 이 조성은 추가로 탄소와 질소 중 어느 하나 또는 그 모두를 포함할 수 있다. 탄소나 질소는, 합계하여도 20 원자% 정도인 것이 대부분이지만, 그 이상이어도 좋다.
이러한 조성으로는, 구체적으로는, 예컨대 CVD-SiOC(CVD에 의한 카본 도핑의 SiO2: 비유전률은 약 3.3～3.5 정도), 나노 클러스터링 실리카(NCS: Nanoclustering Silica: 비유전률은 2.25) 등이 알려져 있다. 이들 절연막의 밀도는 일반적으로 1.0～3.0 정도이다.
규소와 산소와 탄소를 주성분으로 하는 조성은, 예컨대, 원료로서 규소와 탄소를 주쇄에 포함하는 폴리카르보실란이나 주쇄에 산소도 포함하는 폴리카르복시실란을 사용하여 제작되는 경우가 많지만, 기타 임의의 원료로 제작된 것이어도 좋다.
이 조성은 수소를 포함한다. 수소는 OH기에 포함되지만, 그 이외의 결합에 의한 것도 존재할 수 있다. 불소를 포함하는 경우도 있다. 그 경우의 불소는, 합계하여도 10 원자% 정도인 것이 대부분이지만, 그 이상이어도 좋다. 본 조성에는 질소도 포함될 수 있지만, 원료에 포함되어 있지 않으면 매우 적어진다.
본 조성의 구체적인 예로서는, 규소가 30 원자%, 산소가 25 원자%, 탄소가 45 원자% 정도인 것을 들 수 있다. 이들 절연막의 밀도는, 일반적으로 1.0～3.0 정도이며, 비유전률은, 일반적으로 2.0～4.5 정도이다.
규소와 산소와 질소를 주성분으로 하는 조성은, 예컨대, 원료로서 규소와 질소를 주쇄에 포함하는 폴리실라잔을 사용하여 제작되는 경우가 많지만, 기타 임의의 원료로 제작된 것이어도 좋다.
이 조성은 수소를 포함한다. 수소는 OH기에 포함되지만, 그 이외의 결합에 의한 것도 존재할 수 있다. 이 조성은 추가로 탄소를 포함할 수 있다. 그 경우, 합계하여도 50 원자% 정도인 경우가 대부분이지만, 그 이상이어도 좋다.
구체적인 조성으로는, 규소가 30 원자%, 산소가 20 원자%, 질소가 50 원자% 정도인 것을 예시할 수 있다. 이들 절연막의 밀도는, 일반적으로 1.0～3.0 정도이며, 비유전률은, 일반적으로 4～8 정도이다.
한편, 본 발명에 따른 절연막을 그 원료의 관점에서 보면, 규소와 산소를 주성분으로 하는 조성에 대해서는, 예컨대 CVD-SiOC의 경우에는, 모노메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 테트라에톡시실란, 실란, 산소, 이산화탄소 등을 원료 가스로서 플라즈마 CVD로 형성되고, 나노 클러스터링 실리카의 경우에는, 예컨대, 테트라알콕시실란, 트리알콕시실란, 메틸트리알콕시실란, 에틸트리 알콕시실란, 프로필트리알콕시실란, 페닐트리알콕시실란, 비닐트리알콕시실란, 알릴트리알콕시실란, 글리시딜트리알콕시실란, 디알콕시실란, 디메틸디알콕시실란, 디에틸디알콕시실란, 디프로필디알콕시실란, 디페닐디알콕시실란, 디비닐디알콕시실란, 디알릴디알콕시실란, 디글리시딜디알콕시실란, 페닐메틸디알콕시실란, 페닐에틸디알콕시실란, 페닐프로필트리알콕시실란, 페닐비닐디알콕시실란, 페닐알릴디알콕시실란, 페닐글리시딜디알콕시실란, 메틸비닐디알콕시실란, 에틸비닐디알콕시실란, 프로필비닐디알콕시실란 등의 가수분해/축중합으로 형성한 폴리머에 열분해성의 유기 화합물 등을 첨가하여 가열에 의해 세공(細孔)을 형성한 것이 있다. 또한, 보다 바람직하게는, 4급 알킬아민에 의해 형성한 클러스터형 다공질 실리카 전구체를 이용하면 좋다. 이것은, 세공 사이즈가 작고, 균일한 세공을 갖고 있기 때문이다.
규소와 산소와 탄소를 주성분으로 하는 조성이나, 규소와 산소와 질소를 주성분으로 하는 조성에 대해서는 규소 및 탄소와 질소 중 적어도 어느 한쪽 및 임의적으로 산소를 주쇄에 포함하고, 주쇄에 결합하는 기가, 히드록시기로 치환되어 있어도 좋은 탄화수소기인 화합물로부터 생성된 것이 바람직하다. 이러한 화합물은, 일반적으로, 경화되기 쉽기 때문에, 저유전률의 막으로 하기 쉽다. 또한, 가수분해에 의해 Si-OH기를 생성하기 쉽다. 또한, 이러한 화합물로부터 생성된 절연막은 상기 조성에 해당하는 것이 바람직한 경우가 많지만, 이것이 반드시 필수 조건은 아니다.
이 화합물로서는, 구체적으로는, 하기 화학식 1로 표시되는 폴리카르보실란, 하기 화학식 2로 표시되는 폴리실라잔 및 이들의 규소 화합물의 R1～R3를 전부 또는 부분적으로 OH기로 치환한 화합물을 예시할 수 있다. 이들은 단독이어도 좋고, 혼합물이어도 좋다.
Figure 112009058694667-pct00003
Figure 112009058694667-pct00004
상기 화학식 1, 화학식 2에 있어서, R1, R2 및 R3은 서로 독립적으로, 또한 화학식 1, 화학식 2 사이에서 독립적으로, 각각, 수소 원자, 치환 혹은 비치환의 알킬기, 치환 혹은 비치환의 알케닐기, 치환 혹은 비치환의 시클로알킬기 또는 치환 혹은 비치환의 아릴기를 나타낸다. n에는 특별히 제한은 없지만, 너무 작으면 휘발성이 커지고, 너무 크면 점도가 커져서, 모두 실용상 문제가 되는 경우가 많기 때문에, 10～1000의 정수인 것이 바람직하다.
R1, R2 및 R3에 대해서는, 수소 원자, 메틸기, 에틸기, 벤질기, 페닐기 등을 예시할 수 있다.
본 발명에 따른 절연막은, 다공질인 것과 비다공질인 것으로 나눌 수 있다. 다공질인 것은 비유전률을 보다 작게 할 수 있는 점에서 유리하지만 기계적 강도가 저하하여 구리와의 박리가 발생하기 쉽게 되어 구리의 확산 방지 성능이 낮아진다고 하는 결점을 갖는다. 이것에 대하여, 비다공질인 것은, 비유전률도 낮게 억제되고, 기계적 강도, 구리와의 박리 방지성 및 구리의 확산 방지 성능의 점에서 유리하며, 특히 본 발명의 구리와의 밀착성 향상과 함께 저유전률이면서 신뢰성이 높은 절연막을 갖는 반도체 장치를 실현할 수 있어서 바람직하다. 이러한 의미에 있어서의 비다공질의 정도는 절연막의 밀도에 의해 파악하는 것이 가능하다. 절연막의 밀도로서는, 1.0 이상이 바람직하다. 상한에는 특별히 제한은 없지만, 실용적으로는 3이 상한이다.
또한, 본 발명의 다른 일 양태인 반도체 장치의 제조 방법에서는, 우선 구리 배선층을 형성하고, 이 구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하고, 그 후 규소를 함유하는 절연막을 형성하는 것이 포함된다.
이러한 양태에 있어서의, 구리 배선층, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물 및 규소를 함유하는 절연막 및 관련되는 요소(예컨대, 비유전률, 밀도, Si-OH기의 생성, Cu-O-Si 결합의 생성, 절연막 및 그 원료 화합물의 조성, 실란 커플링제의 사용)에 관한 조건이나 바람직한 형태는, 상기한 반도체 장치에 관한 양태에 있어서의 조건이나 바람직한 형태와 동일하다.
본 발명에 따른 절연막의 막형성(절연막의 도포) 방법에 대해서는 특별히 제한 없이 공지의 방법을 채용할 수 있다. 스핀 코트법이나 CVD를 예시할 수 있다. 가장 일반적으로는 스핀 코트법을 들 수 있다. 스핀 코트법으로 만들어지는 막에는 SOG 등의 SOD(Spin-On Dielectrics)가 있다.
본 발명에 따른 조성물의 도포, 실란 커플링제의 도포 및 절연막의 도포 후에는 각각 에너지 부여 처리가 행해지는 것이 일반적이다. 이 에너지 부여에 의해 본 발명에 따른 조성물의 도포의 경우에는 구리와의 사이에 Cu-OH 결합이 발생하고, 실란 커플링제의 도포의 경우에는 실란 커플링제와의 커플링이 발생하는 것으로 생각된다. 단, 에너지 부여 전에 이미 Cu-OH 결합이 발생하고 있는 경우도 부정되는 것은 아니다.
또한, 절연막의 도포의 경우에는 가교 구조를 얻는 경우가 많다. 이 경우의 에너지 부여 처리는 경화 처리라고 바꾸어 부를 수 있다. 예컨대, 상기 폴리카르보실란이나 폴리실라잔은, 경화 처리에 의해, R1～R3을 부분적으로 또는 전부 잃고, 혹은 그것과 함께, 주쇄의 Si-C 결합이나 Si-N 결합이 부분적으로 절단되며, 혹은 절단되지 않고 Si-OH 결합을 발생시킴과 동시에, Si-O-Si 결합을 발생시키며, 가교한다. 이것과 함께, 분해물의 발생에 의해 다공이 생기는 경우도 있다.
또한, 이상으로부터, 본 발명에 따른 에너지 부여 처리는, 현상적으로는, Cu-OH 결합, 커플링, 가교 구조 생성 등을 일으킬 수 있는 처리라고 생각할 수 있다.
이들 에너지 부여 처리는, 본 발명에 따른 조성물의 도포, 실란 커플링제의 도포 및 절연막의 도포 후에 각각 행하여도 좋지만, 조성물의 도포, 실란 커플링제의 도포 후에 통합하여 행하는 처리를 조합하여도 좋은 경우도 있고, 조성물의 도포, 실란 커플링제의 도포 및 절연막의 도포 후에 통합하여 행하여도 좋은 경우도 있다. 후자가 효율적이고 바람직한 경우가 많다. 또한, 동일한 스핀 코터 내에서 도포를 행하는 것도 가능해진다. 이 경우, 각 도포를 행한 후, 예비적인 에너지 부여 처리를 행하는 것도 바람직한 경우가 있다.
본 발명에 따른 에너지 부여 처리란, 어떠한 수단에 의해 대상물에 에너지를 부여하는 처리를 의미한다. 이 에너지 부여 처리로서는, 구체적으로는, 가열 처리, 전자선 조사 처리, 자외선 조사 처리, X선 조사 처리 또는 이들의 임의의 조합을 생각할 수 있다. 즉, 에너지 부여 처리에 있어서의 에너지원으로서는, 열, 전자선, 자외선, X선을 들 수 있다. 가열 처리, 자외선 조사 처리 또는 이들의 조합이 실용상 바람직하다.
가열 처리의 온도는, 300℃ 이하가 바람직하고, 100～300℃의 범위가 보다 바람직하며, 100～250℃의 범위가 더욱 더 바람직하다. 전자선 조사 처리, 자외선 조사 처리 및 X선 조사 처리의 조건에 대해서는 특별히 제한 없이 적절하게 선택할 수 있다.
절연막과 구리 사이에 있어서의 Cu-O-Si 결합은, 절연막 형성용 재료의 구리 표면에 대한 도포만으로도 발생할 수 있지만, 상기와 같은 에너지 부여 처리 사이에 생성 또는 증대하는 경우가 많다고 생각되고 있다. 이 메커니즘으로서는, 구리 표면에의 조성물의 도포에 의해 Cu-OH 결합이 생성되고, 또는, 생성 및 증대되고, 그 후, Si-OH기를 포함하는 절연막의 조성과의 반응에 의해 Cu-O-Si 결합으로 변질되는 것이라고 생각된다. 또한, 형성된 Si-OH 결합에 대해서는, FT-IR 스펙트럼(3400～3200, 950～810 cm-1)으로, 형성된 Cu-O-Si 결합에 대해서는, FT-IR 스펙트럼(3200～3000 cm-1)으로 확인할 수 있다. 절연막 형성 재료가 Si-OH기를 포함하고 있지 않은 경우, Si-OH기의 생성은, 절연막 형성용 재료의 구리 표면으로의 도포로부터 에너지 부여 처리까지 및 에너지 부여 처리 사이에 일어날 수 있다. 구체적으로는, 에너지 부여 처리 전이나 에너지 부여 처리 중의 분위기 중의 수분에 의한 가수분해에 의해 발생할 수 있다. 적극적으로 Si-OH기를 발생시키는 조건(예컨대 분위기 중 습도를 높게 함, 수중에 침지하는 등)을 조합하여도 좋다.
구리 표면의 성질로서는, 종래와는 달리, 산화되어 있는 쪽이 바람직한 것이 발견되었다. 이것은, 그 쪽이 Cu-OH를 발생시키기 쉽기 때문일 것이라고 생각된다. 이러한 목적을 위해서는, 구리 표면을 적극적으로 산화시켜도 좋지만, 제조시에, 종래와 같이 대상물을 비산화성 분위기 중에 두는 것을 중지하는 것도 유효하다. 후자는, 제조가 보다 간소해져서 효과가 크다. 구리가 산화되고 있는 것은, FT-IR, XPS(X선 광전자 분광법) 등으로 검출할 수 있다.
이와 같이 하여, 본 발명에 의해, 배선 재료인 구리와의 밀착성이 우수한 절연막을 갖는 반도체 장치를 얻을 수 있다. 이에 따라, 저유전률이면서 신뢰성이 높은 절연막을 갖는 반도체 장치를 실현할 수 있고, 또한, 밀착성의 향상에 의해 절 연막의 기계적 특성(강도 등)의 개량에도 이바지할 수 있다.
실시예 1
Si 웨이퍼 상에 스퍼터링법에 의해 구리막을 40 ㎚ 성막하고, 그 위에, 에틸아민을 함유하는 도포 용액을 스핀 코트함으로써 Cu 표면에 Cu-OH를 형성하였다. 다음에, Cu-OH를 부화(富化)한 Cu 상에 측쇄를 OH로 치환한 폴리카르보실란으로 이루어진 조성물을 스핀 코트하고, 400℃에서 열처리함으로써, 막 두께 70 ㎚, 비유전률 2.6, 밀도 1.3 g/cm3의 절연막을 형성하여 밀착성 평가 샘플로 하였다. 이 샘플의 단면을 도 1에 나타낸다. 본 발명에 따른 구조는, 도 1에 도시된 바와 같이, 구리 배선층(1) 내에 매립된 구리 배선(2) 상에 본 발명에 따른 조성물을 도포하여 이루어지는 층(3)을 형성하고, 그 위에 규소를 함유하는 절연막(4)을 적층한 구조로서 생각할 수 있다. 단, 도 1에 층 두께는 실제의 층 두께와는 무관하게 모식적으로 선택된 것이다. 또한, Si-OH, Cu-OH의 유무는 FT-IR 스펙트럼에 의해 검출하였다.
실시예 2
Si 웨이퍼 상에 스퍼터링법에 의해 구리막을 40 ㎚ 성막하고, 그 위에, 에틸아민을 함유하는 도포 용액→실란 커플링제의 순으로 스핀 코트함으로써 Cu 표면에 Cu-OH를 형성하였다. 다음에, Cu-OH를 부화한 Cu 상에 측쇄를 OH로 치환한 폴리카르보실란으로 이루어진 조성물을 스핀 코트하여 400℃에서 열처리함으로써, 막 두께 70 ㎚, 비유전률 2.6, 밀도 1.3 g/cm3의 절연막을 형성하여 밀착성 평가 샘플로 하였다.
비교예 1
Si 웨이퍼 상에 스퍼터링법에 의해 구리막을 40 ㎚ 성막하고, 400℃의 H2 어닐링으로 산화 Cu를 제거한 후에 폴리카르보실란으로 이루어진 조성물을 스핀 코트하여 400℃에서 열처리함으로써, 막 두께 70 ㎚, 비유전률 2.6, 밀도 1.3 g/cm3의 절연막을 형성하여 밀착성 평가 샘플로 하였다.
결과를 표 1에 나타낸다. 각각 10개의 샘플에 대해서 Stud-pull 시험기(세바스찬 파이브, 쿠앗드 그룹)에 의한 밀착성 평가 시험을 행한 바, 실시예 1, 실시예 2의 샘플이 우수한 밀착성을 갖고 있는 것이 분명해졌다. 또한, Cu-O-Si 결합의 유무는 FT-IR 스펙트럼(3200～3000 cm-1)에 의해 검출하였다.
예 Cu-O-Si 결합의 유무 밀착성 시험에서의 막분리(10개중)
실시예 1 존재 2개
실시예 2 존재 1개
비교예 1 부존재 10개

Claims (20)

  1. 구리 배선층을 갖는 반도체 장치로서,
    구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하여 이루어지는 층 및 그 위에 규소를 함유하는 절연막을 갖는 것인 반도체 장치.
  2. 제1항에 있어서, 상기 적어도 하나의 물질이 아미노기를 갖는 물질인 것인 반도체 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항 또는 제2항에 있어서, 상기 절연막이 규소 및 탄소와 질소 중 적어도 어느 한쪽 및 임의적으로 산소를 주쇄에 포함하고, 주쇄에 결합하는 기가 히드록시기로 치환되어 있어도 좋은 탄화수소기인 화합물로부터 생성된 것인 반도체 장치.
  7. 제6항에 있어서, 상기 화합물이 하기 화학식 1로 표시되는 폴리카르보실란, 하기 화학식 2로 표시되는 폴리실라잔 및 이들의 규소 화합물의 R1～R3을 전부 또는 부분적으로 OH기로 치환한 화합물로 이루어진 군으로부터 선택된 것인 반도체 장치:
    Figure 112011042766933-pct00005
    Figure 112011042766933-pct00006
    상기 화학식 1 및 화학식 2에 있어서, R1, R2 및 R3은 서로 독립적으로, 또한 화학식 1 및 화학식 2 사이에서 독립적으로, 각각, 수소 원자, 치환 혹은 비치환의 알킬기, 치환 혹은 비치환의 알케닐기, 치환 혹은 비치환의 시클로알킬기 또는 치환 혹은 비치환의 아릴기를 나타내고, n은 10～1000의 정수이다.
  8. 삭제
  9. 삭제
  10. 구리 배선층을 갖는 반도체 장치의 제조 방법으로서,
    구리 배선층을 형성하고,
    상기 구리 배선층 상에, 암모니아와 유기 염기 물질로 이루어지는 군으로부터 선택된 적어도 하나의 물질을 함유하는 조성물을 도포하며,
    그 후 규소를 함유하는 절연막을 형성하는 것을 포함하는 것인 반도체 장치의 제조 방법.
  11. 삭제
  12. 제10항에 있어서, 상기 조성물의 도포 전에 상기 구리 배선층의 구리 표면이 산화되어 있는 것인 반도체 장치의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제10항 또는 제12항에 있어서, 상기 절연막이 규소 및 탄소와 질소 중 적어도 어느 한쪽 및 임의적으로 산소를 주쇄에 포함하고, 주쇄에 결합하는 기가 히드록시기로 치환되어 있어도 좋은 탄화수소기인 화합물로부터 생성된 것인 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 화합물이 하기 화학식 1로 표시되는 폴리카르보실란, 하기 화학식 2로 표시되는 폴리실라잔 및 이들의 규소 화합물의 R1～R3을 전부 또는 부분적으로 OH기로 치환한 화합물로 이루어진 군으로부터 선택된 것인 반도체 장치의 제조 방법:
    Figure 112011042766933-pct00007
    Figure 112011042766933-pct00008
    상기 화학식 1 및 화학식 2에 있어서, R1, R2 및 R3은 서로 독립적으로, 또한 화학식 1 및 화학식 2 사이에서 독립적으로, 각각, 수소 원자, 치환 혹은 비치환의 알킬기, 치환 혹은 비치환의 알케닐기, 치환 혹은 비치환의 시클로알킬기 또는 치환 혹은 비치환의 아릴기를 나타내고, n은 10～1000의 정수이다.
  18. 제10항 또는 제12항에 있어서, 상기 조성물의 도포 후 에너지 부여 처리를 행하는 것인 반도체 장치의 제조 방법.
  19. 삭제
  20. 제10항 또는 제12항에 기재한 반도체 장치의 제조 방법을 이용하여 제조된 반도체 장치.
KR1020097019958A 2007-03-13 2007-03-13 반도체 장치 및 반도체 장치의 제조 방법 KR101119649B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/000212 WO2008111125A1 (ja) 2007-03-13 2007-03-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20100005046A KR20100005046A (ko) 2010-01-13
KR101119649B1 true KR101119649B1 (ko) 2012-03-14

Family

ID=39759076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019958A KR101119649B1 (ko) 2007-03-13 2007-03-13 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US8378489B2 (ko)
EP (1) EP2124250A4 (ko)
JP (1) JP5071474B2 (ko)
KR (1) KR101119649B1 (ko)
CN (1) CN101627463B (ko)
WO (1) WO2008111125A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5476185B2 (ja) 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5795221B2 (ja) * 2011-09-26 2015-10-14 株式会社東芝 パターン形成方法
JP6540361B2 (ja) 2015-08-18 2019-07-10 富士通株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511039B1 (ko) * 2000-09-07 2005-08-30 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치 제조 방법
KR100698987B1 (ko) * 2000-04-05 2007-03-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100710097B1 (ko) * 2004-07-09 2007-04-23 제이에스알 가부시끼가이샤 유기 실리카계 막 및 그의 형성 방법, 반도체 장치의절연막 형성용 조성물, 및 배선 구조체 및 반도체 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071484B2 (ja) * 1991-03-29 2000-07-31 サンスター技研株式会社 湿熱硬化性シーリング材組成物
US5750643A (en) * 1993-05-18 1998-05-12 Sri International Dehydrocoupling treatment and hydrosilylation of silicon-containing polymers, and compounds and articles produced thereby
JP3476283B2 (ja) * 1995-08-17 2003-12-10 富士通株式会社 基板平坦化材料及びこれを用いた基板の平坦化方法
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects
JP3869608B2 (ja) * 2000-01-25 2007-01-17 Ｎｅｃエレクトロニクス株式会社 防食剤
TWI229123B (en) * 2000-03-03 2005-03-11 Nec Electronics Corp Anticorrosive treating concentrate
JP3463045B2 (ja) * 2000-03-03 2003-11-05 Ｎｅｃエレクトロニクス株式会社 防食処理原液
AU2001241190A1 (en) * 2000-03-21 2001-10-03 Wako Pure Chemical Industries, Ltd. Semiconductor wafer cleaning agent and cleaning method
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP3643533B2 (ja) * 2000-12-27 2005-04-27 株式会社東芝 半導体装置およびその製造方法
JP4545973B2 (ja) * 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
JP4198438B2 (ja) * 2002-10-24 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7187081B2 (en) * 2003-01-29 2007-03-06 International Business Machines Corporation Polycarbosilane buried etch stops in interconnect structures
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7081673B2 (en) * 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法
JP4459096B2 (ja) * 2005-03-16 2010-04-28 富士通株式会社 半導体装置の製造方法
JP2006303179A (ja) 2005-04-20 2006-11-02 Fujitsu Ltd 埋込導電体の形成方法
JP2006351877A (ja) * 2005-06-16 2006-12-28 Fujitsu Ltd 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
US8405217B2 (en) * 2006-03-06 2013-03-26 Alchimer Coating method and solutions for enhanced electromigration resistance
JP5380797B2 (ja) * 2006-08-21 2014-01-08 富士通株式会社 半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698987B1 (ko) * 2000-04-05 2007-03-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법
KR100511039B1 (ko) * 2000-09-07 2005-08-30 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치 제조 방법
KR100710097B1 (ko) * 2004-07-09 2007-04-23 제이에스알 가부시끼가이샤 유기 실리카계 막 및 그의 형성 방법, 반도체 장치의절연막 형성용 조성물, 및 배선 구조체 및 반도체 장치

Also Published As

Publication number Publication date
JPWO2008111125A1 (ja) 2010-06-24
JP5071474B2 (ja) 2012-11-14
KR20100005046A (ko) 2010-01-13
WO2008111125A1 (ja) 2008-09-18
US20090309221A1 (en) 2009-12-17
EP2124250A1 (en) 2009-11-25
US8378489B2 (en) 2013-02-19
EP2124250A4 (en) 2014-06-25
CN101627463A (zh) 2010-01-13
CN101627463B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4874614B2 (ja) 多孔質の低誘電率組成物並びにそれを作製及び使用するための方法
EP1464410A1 (en) Low dielectric materials and methods for making same
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
KR100785727B1 (ko) 절연막 형성용 조성물 및 반도체 장치의 제조 방법
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US8283260B2 (en) Process for restoring dielectric properties
JP2004006822A (ja) ポロゲン、ポロゲン化された前駆体および低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
US6399210B1 (en) Alkoxyhydridosiloxane resins
KR100956046B1 (ko) 다공질막의 전구체 조성물 및 그 제조 방법, 다공질막 및 그 제작 방법, 그리고 반도체 장치
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
KR101119649B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7357961B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
US20130178061A1 (en) Method of manufacturing porous film and method of manufacturing semiconductor device
JPWO2008111134A1 (ja) 表面疎水化膜、表面疎水化膜形成材料、配線層、半導体装置および半導体装置の製造方法
KR101130504B1 (ko) 규소 함유 피막의 제조방법, 규소 함유 피막 및 반도체 장치
KR101123522B1 (ko) 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
TWI383450B (zh) 半導體裝置及半導體裝置之製造方法
KR101401419B1 (ko) 저유전 층간 절연물질 및 그 제조방법
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
KR101350020B1 (ko) 반도체 장치의 제조방법
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 9