JP4198438B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4198438B2 JP4198438B2 JP2002309958A JP2002309958A JP4198438B2 JP 4198438 B2 JP4198438 B2 JP 4198438B2 JP 2002309958 A JP2002309958 A JP 2002309958A JP 2002309958 A JP2002309958 A JP 2002309958A JP 4198438 B2 JP4198438 B2 JP 4198438B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- conductive film
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に絶縁膜に形成された凹部に導電膜を埋め込んで研磨することにより配線を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置（ＬＳＩ）の高速化に伴い、チップ内の電子回路同士を接続する配線を伝搬する電気信号の遅延が、ＬＳＩのさらなる高速化の障害になってきている。また、配線の信頼性向上も重要な課題であり、従来のアルミニウム（Ａｌ）に代わる配線材料として銅（Ｃｕ）が注目されている。
【０００３】
配線材料として銅を用いる場合、銅膜のエッチングが困難である等の理由から、ダマシン法が採用される。
図７を参照して、ダマシン法を採用した従来の銅配線の形成方法について説明する。
【０００４】
図７（Ａ）に示すように、半導体基板上の層間絶縁膜１００に、配線溝１０１を形成する。配線溝１０１の内面及び層間絶縁膜１００の上面をバリアメタル層１０２で覆う。バリアメタル層１０２の表面上に銅のシード層を形成し、銅をめっきすることにより、銅膜１０３を形成する。
【０００５】
図７（Ｂ）に示すように、銅膜１０３及びバリアメタル層１０２を化学機械研磨（ＣＭＰ）することにより、余分な銅膜１０３及びバリアメタル層１０２を除去し、配線溝１０１内に配線１０３ａを残す。残された配線１０３ａは、銅の多数の結晶粒を含み、配線１０３ａ内に粒界１０４が存在する。
【０００６】
銅膜１０３のＣＭＰを行う際のスラリ（研磨剤）は、銅を酸化させる酸化剤、銅の錯体を形成する錯化剤、及び砥粒を含む。さらに、銅のエッチング効果を有する薬液や、反対に銅のエッチングを抑制する薬液が添加される場合もある。
【０００７】
酸化剤によって銅の表層部を酸化し、この銅の酸化物が、砥粒による物理的な力や、薬液による化学的エッチングにより除去されて、銅の研磨が進む。ところが、酸化剤と砥粒のみを用いた研磨では、研磨速度の制御が困難であり、銅の過剰研磨が発生しやすい。スラリに銅の錯化剤を添加し、銅の表面に保護膜を形成することにより、銅の過剰研磨を防止することができる。
【０００８】
また、酸化剤によって形成された銅の酸化膜が錯体化されてしまい、過剰研磨が発生することもある。この過剰研磨を防止するために、スラリに銅の腐食防止剤を添加して、銅の酸化を抑制する場合もある。
【０００９】
配線１０３ａを形成した後、通常、配線１０３ａの表面上に、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等の絶縁膜を堆積させる。この絶縁膜の堆積時に、配線１０３ａに熱が加わる。この熱により、配線１０３ａ内の銅原子が粒界１０４に沿って移動する。
【００１０】
図７（Ｃ）に示すように、銅原子の移動によって、配線１０３ａの表面まで達している粒界１０４の近傍が沈み込み、グルービング１０５が発生する。
図７（Ｄ）に示すように、配線１０３ａの上に絶縁膜１０８が形成されると、グルービング１０５が発生していた部分の被覆性が低下し、空洞（ボイド）１０６が発生してしまう。このため、配線抵抗が上昇してしまう。また、空洞１０６が大きい場合には、断線してしまう場合もある。
【００１１】
銅膜１０３を４００℃程度で熱処理しておくと、その後の熱処理時における銅原子の移動を抑制することができる。ところが、４００℃程度で銅膜１０３の熱処理を行うと、銅の塑性変形が生じ、その表面に突起が発生してしまう。このため、一般的には、１００〜２００℃程度で銅膜１０３の熱処理が行われる。このような低温の熱処理では、銅原子の移動を十分抑制することができない。
【００１２】
また、熱処理の不足以外にも、配線の幅や深さ、ＣＭＰ後の洗浄液、銅の研磨用のスラリ、及びバリアメタル層研磨用のスラリ等の影響によってグルービングが発生する場合もある。
【００１３】
【特許文献１】
特開平９−１５３４７２号公報
【特許文献２】
特開２００１−２１０６１１号公報
【特許文献３】
特開２０００−９１２７７号公報
【特許文献４】
特開２００２−７５９２７号公報
【特許文献５】
特開２００１−１１０７５９号公報
【特許文献６】
特開２００２−１６０２６号公報
【特許文献７】
特開２００２−１１８１６９号公報
【００１４】
【発明が解決しようとする課題】
本発明の目的は、配線表面のグルービングやボイドの発生を抑制することが可能な半導体装置の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によると、
（ａ）基板上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜に凹部を形成する工程と、
（ｃ）前記凹部内を埋め込むように、前記第１の膜の上に金属からなる導電膜を堆積させる工程と、
（ｄ）前記基板表面に研磨布を接触させ、両者の接触面にスラリを供給して、前記凹部内に該導電膜の一部を残すように、前記導電膜を研磨する工程と、
（ｅ）前記工程（ｄ）で供給されていたスラリの供給を停止し、前記研磨布と基板との接触面に、有機化合物を含む第１の処理液を供給して、前記凹部内に残った前記導電膜の表面に、該第１の処理液を接触させ、該導電膜の表面に被覆層を形成する工程と、
前記被覆層を除去することなく、該被覆層及び前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程と
を有し、
前記第１の処理液に含まれる有機化合物が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、及びその誘導体からなる群より選択された１つの化合物である半導体装置の製造方法が提供される。
【００１７】
導電膜の表面を被覆層で覆うことにより、導電膜中の金属原子が移動しにくくなる。このため、研磨後に導電膜に熱が加わっても、導電膜の表面にグルービングが発生することを抑制できる。
【００１８】
【発明の実施の形態】
図１〜図３を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００１９】
図１（Ａ）に示すように、シリコンからなる半導体基板１の表面上に形成された素子分離絶縁膜２により活性領域が画定されている。この活性領域の表面上に、ソース領域３Ｓ、ドレイン領域３Ｄ、及びゲート電極３Ｇを有するＭＯＳトランジスタ３が形成されている。
【００２０】
ＭＯＳトランジスタ３を覆うように、半導体基板１の上に、酸化シリコン（ＳｉＯ2）からなるビア層絶縁膜４が形成されている。ビア層絶縁膜４は、基板温度６００℃で化学気相成長（ＣＶＤ）により厚さ１．５μｍの酸化シリコン膜を堆積させた後、化学機械研磨（ＣＭＰ）により表面の平坦化を行ったものである。
【００２１】
ビア層絶縁膜４の上に、窒化シリコンからなる厚さ５０ｎｍの保護膜５が形成されている。保護膜５及びビア層絶縁膜４を貫通し、ドレイン領域３Ｄの表面まで達するビアホール６が形成されている。ビアホール６の底面及び側面が、ＴｉＮ等のバリアメタル層７で覆われ、ビアホール６内にタングステン（Ｗ）等の導電性プラグ８が充填されている。
【００２２】
保護膜５の上に、酸化シリコンからなる厚さ１００〜５００ｎｍ程度の配線層絶縁膜１０をＣＶＤにより形成する。配線層絶縁膜１０に、保護膜５の表面まで達する配線溝１１を形成する。配線溝１１の底面に導電性プラグ８の上面が現れる。
【００２３】
配線溝１１の内面及び配線層絶縁膜１０の上面上に、ＴａＮまたはＴａからなる厚さ５〜５０ｎｍのバリアメタル層１４をスパッタリングにより形成する。バリアメタル層１４の表面上に、スパッタリングにより銅のシード層を形成し、銅を電解めっきすることにより、銅または銅合金からなる金属膜１５を形成する。配線溝１１の内部が金属膜１５で埋め込まれる。
【００２４】
図１（Ｂ）に示すように、配線層絶縁膜１０が露出するまで、図１（Ａ）に示した金属膜１５及びバリアメタル層１４のＣＭＰを行う。配線溝１１の内面上にバリアメタル層１４Ａが残り、配線溝１１内に埋め込まれた銅の主配線部材１５Ａが残る。
【００２５】
図３に、使用されるＣＭＰ装置の概略図を示す。研磨プラテン５０の上面に研磨布５１が密着している。研磨プラテン５０及び研磨布５１は、回転軸５３を中心として回転する。半導体基板６０が研磨キャリア５２に保持され、その被研磨面が、回転軸５３から外れた位置において研磨布５１に接触している。研磨キャリア５２及び半導体基板６０は、回転軸５４を中心として回転する。回転軸５４は、研磨プラテン５０の回転軸５３を中心とした半径方向に往復移動する場合もある。
【００２６】
スラリ供給ノズル５５、純水供給ノズル５６、及びキナルジン酸供給ノズル５７から、研磨布５１の表面上に、それぞれスラリ、純水、及びキナルジン酸が供給される。銅膜１５及びバリアメタル層１４の研磨を行う際には、スラリ供給ノズル５５からスラリが供給され、純水及びキナルジン酸は供給されない。半導体基板６０と研磨布５１との界面にスラリが供給されて、銅膜１５及びバリアメタル層１４が研磨される。
【００２７】
図１（Ｂ）に示したように、配線層絶縁膜１０の表面が露出すると、スラリの供給を停止し、純水供給ノズル５６から純水を３０秒間供給し、残っているスラリを除去する。
【００２８】
純水の供給を停止させ、キナルジン酸供給ノズル５７から、濃度１重量％のキナルジン酸を供給する。キナルジン酸が、半導体基板６０と研磨布５１との界面に供給される。キナルジン酸の流量を２００ｍｌ／分とし、研磨プラテン５０及び研磨キャリア５２の回転数を１５ｒｐｍとし、半導体基板６０の表面にキナルジン酸を３０秒間接触させる。
【００２９】
図２（Ｃ）に示すように、主配線部材１５Ａの表面が、銅とキナルジン酸との錯体からなる被覆層１５Ｂで覆われる。被覆層１５Ｂが形成された後、基板を、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）と多価アルコールとを含む処理液（前処理液）に浸漬させて前処理を行う。その後、シュウ酸やクエン酸等の有機酸で表面洗浄を行い、スピンドライヤを用いて基板を乾燥させる。なお、前処理液として、ＴＭＡＨの代わりに、アミンまたはアンモニアを含む薬液を使用してもよい。また、多価アルコールの代わりに、ベンゾトリアゾール等の銅の腐食防止剤を添加してもよい。
【００３０】
図２（Ｄ）に示すように、配線層絶縁膜１０の上に、ＳｉＣからなる厚さ５０ｎｍのエッチングストッパ膜２０、ＳｉＯ2からなる厚さ１０００〜２０００ｎｍ程度の層間絶縁膜２１を、ＣＶＤにより順番に形成する。周知のデュアルダマシン法により、層間絶縁膜２１の厚さ方向の途中まで達する配線溝２２を形成するとともに、配線溝２２の底面の一部分に、下層の主配線部材１５Ａの上面まで達するビアホール２３を形成する。
【００３１】
ビアホール２３及び配線溝２２の底面及び内面を覆うＴａＮまたはＴａからなるバリアメタル層２４、及びビアホール２３及び配線溝２２の内部に埋め込まれた主配線部材２５を形成する。バリアメタル層２４及び主配線部材２５は、第１層目配線層のバリアメタル層１４Ａ及び主配線部材１５Ａの形成方法と同様の方法で形成される。
【００３２】
エッチングストッパ膜２０を形成した後、主配線部材１５Ａの表面を走査型電子顕微鏡（ＳＥＭ）で観察したところ、ボイドは観察されなかった。
図４（Ａ）に、主配線部材１５Ａにキナルジン酸を接触させる時間を変えて作製した複数の試料のボイドの観察結果を示す。横軸は、キナルジン酸と主配線部材１５Ａとの接触時間を単位「秒」で表し、縦軸は、ボイドの占有面積を単位「％」で表す。なお、キナルジン酸の濃度は１重量％である。
【００３３】
接触時間が０秒の試料は、ＣＭＰ後にキナルジン酸に接触させなかったものである。接触時間を増加させるに従って、ボイド占有面積が減少していることがわかる。上記第１の実施例のように接触時間を３０秒にすると、ボイドはほとんど観察されなかった。
【００３４】
図４（Ｂ）に、ＣＭＰ後に主配線部材１５Ａに接触させたキナルジン酸の濃度とボイド占有面積との関係を示す。横軸はキナルジン酸の濃度を単位「重量％」で表し、縦軸はボイド占有面積を単位「％」で表す。なお、主配線部材１５Ａとキナルジン酸との接触時間は３０秒である。
【００３５】
キナルジン酸の濃度が０％の試料は、ＣＭＰ後にキナルジン酸に接触させなかったものである。キナルジン酸の濃度が高くなるに従ってボイド占有面積が減少していることがわかる。上記第１の実施例のように、キナルジン酸の濃度を１重量％とした場合には、ボイドは観察されなかった。
【００３６】
図４（Ａ）及び（Ｂ）に示したように、ＣＭＰ後に、主配線部材１５Ａをキナルジン酸に接触させることにより、ボイドの発生を抑制することができる。これは、主配線部材１５Ａの表面に形成された銅とキナルジン酸との錯体からなる被覆層１５Ｂが、銅原子の移動を抑制しているためと考えられる。ボイド発生の抑制効果を高めるために、キナルジン酸の濃度を１重量％以上にし、接触時間を３０秒以上にすることが好ましい。
【００３７】
次に、図５を参照して、本発明の第２の実施例による半導体装置の製造方法について説明する。
上記第１の実施例では、ＣＭＰ後に、主配線部材１５Ａをキナルジン酸に接触させ、その後、ＴＭＡＨ等による前処理、及び有機酸による洗浄を行った。第２の実施例では、ＴＭＡＨ等による前処理、及び有機酸による洗浄の後に、主配線部材１５Ａをキナルジン酸に接触させる。
【００３８】
図５に、キナルジン酸を用いて表面処理を行う装置の概略図を示す。処理槽７０に、濃度０．５重量％のキナルジン酸７１が収容されている。半導体基板６０をウエハキャリア７２で保持し、キナルジン酸７１に６０秒間浸漬させる。
【００３９】
その後、スピンドライヤで基板を乾燥させ、第１の実施例と同様に、図２（Ｄ）に示したエッチングストッパ膜２０、層間絶縁膜２１、配線溝２２、ビアホール２３、バリアメタル層２４、及び主配線部材２５の形成を行う。
【００４０】
第２の実施例による方法で作製した試料をＳＥＭで観察したところ、ボイドは観察されなかった。なお、第１の実施例の場合と同様に、キナルジン酸の濃度を１重量％とし、接触時間を３０秒にしてもよい。
【００４１】
第１の実施例では、図２（Ｃ）に示した被覆層１５Ｂが、その後の工程で、前処理液及び有機酸に晒される。被覆層１５Ｂが、これらの薬液に不溶性であれば問題ないが、被覆層１５Ｂがこれらの薬液に可溶性である場合には、図２（Ｄ）に示したエッチングストッパ膜２０を形成する前に、被覆層１５Ｂが薄くなってしまうか、または除去されてしまう。このような場合には、第２の実施例による方法を採用することが好ましい。なお、銅とキナルジン酸との錯体はＴＭＡＨと多価アルコールを含む前処理液や有機酸に難溶性であるため、第１の実施例による方法を採用することが可能である。
【００４２】
逆に、ＣＭＰ後に銅表面が露出した状態で、前処理液や有機酸に晒すことにより、薬液による化学的作用によってグルービングが発生するような場合には、第１の実施例による方法を採用することが好ましい。
【００４３】
上記第１及び第２の実施例では、銅の主配線部材１５Ａにキナルジン酸を接触させて、銅の錯体を形成した。キナルジン酸以外に、銅と反応して、または銅の表面に吸着することによって、銅原子の移動を抑制する被覆層を形成する有機化合物を主配線部材１５Ａに接触させてもよい。
【００４４】
例えば、ベンゼン環または複素環の環外または環内に、官能基としてメルカプト（ＳＨ）基、アミノ（ＮＨ2）基、メチル（ＣＨ3）基、カルボキシ（ＣＯＯＨ）基、水酸（ＯＨ）基、ニトロ（ＮＯ2）基、クロロ（Ｃｌ）基、ニトリロ（Ｎ）基、及びイミノ（ＮＨ）基の少なくとも１つの基が結合した有機化合物を、主配線部材１５Ａに接触させてもよい。
【００４５】
カルボキシル基を有する有機化合物の例として、キナルジン酸、キノリン酸、及びその誘導体が挙げられる。水酸基を含む有機化合物の例として、キナリザリン、及びその誘導体が挙げられる。メチル基を有する有機化合物の例として、８−ヒドロキシキナルジン、及びその誘導体が挙げられる。キナルジン酸、キノリン酸、キナリザリン、及び８−ヒドロキシキナルジンは、銅と反応して錯体を作る。
【００４６】
イミノ基を有する有機化合物の例として、ベンゾトリアゾール、ベンズイミダゾール、及びその誘導体が挙げられる。ベンゾトリアゾール及びベンズイミダゾールは、銅と反応して主配線部材１５Ａの表面上に皮膜を形成する。
【００４７】
主配線部材１５Ａをこれらの有機化合物に接触させて形成される被覆層１５Ｂにより接触抵抗の増大が問題になる場合には、図６に示すように、ビアホール２３を形成した後、その底面に残っている被覆層１５Ｂを除去し、ビアホール２３の底面に主配線部材１５Ａの銅表面を露出させることが好ましい。被覆層１５Ｂは、例えば、有機溶媒を用いたウェットエッチングにより除去することができる。
【００４８】
上記実施例では、金属配線を銅または銅を主成分とする合金で形成したが、金属原子が粒界に沿って移動する現象が発生し得る銅以外の金属材料で配線を形成する場合にも、上記実施例による方法を適用することが有効である。
【００４９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５０】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） （ａ）基板上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜に凹部を形成する工程と、
（ｃ）前記凹部内を埋め込むように、前記第１の膜の上に金属からなる導電膜を堆積させる工程と、
（ｄ）前記凹部内に該導電膜の一部を残すように、前記導電膜を研磨する工程と、
（ｅ）前記凹部内に残った前記導電膜の表面に、有機化合物を含む第１の処理液を接触させ、該導電膜の表面に被覆層を形成する工程と
を有する半導体装置の製造方法。
【００５１】
（付記２） 前記被覆層を除去することなく、該被覆層及び前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程を有する付記１に記載の半導体装置の製造方法。
【００５２】
（付記３） 前記被覆層が、前記導電膜の金属原子を含む錯体からなる層、前記第１の処理液に含まれる有機化合物と前記導電膜を形成する金属とが反応して形成された被覆層、及び前記第１の処理液に含まれる有機化合物が前記導電膜の表面に吸着した吸着層からなる群より選択された１つの層である付記１または２に記載の半導体装置の製造方法。
【００５３】
（付記４） 前記工程（ｄ）が、前記基板表面に研磨布を接触させ、両者の接触面にスラリを供給して、前記導電膜を研磨する工程を含み、
前記工程（ｅ）が、前記工程（ｄ）で供給されていたスラリの供給を停止し、前記研磨布と基板との接触面に前記第１の処理液を供給する工程を含む付記１〜３のいずれかに記載の半導体装置の製造方法。
【００５４】
（付記５） 前記工程（ｅ）が、前記基板を前記第１の処理液中に浸漬させる工程を含む付記１〜３のいずれかに記載の半導体装置の製造方法。
（付記６） 前記工程（ｄ）と工程（ｅ）との間に、
研磨された基板表面をアミンまたはアンモニアを含有する第２の処理液に晒す工程と、
前記第２の処理液に晒した後、有機酸で前記基板表面を洗浄する工程と
を有する付記５に記載の半導体装置の製造方法。
【００５５】
（付記７） 前記第１の処理液に含まれる有機化合物が、ベンゼン環または複素環に、官能基としてメルカプト（ＳＨ）基、アミノ（ＮＨ2）基、メチル（ＣＨ3）基、カルボキシ（ＣＯＯＨ）基、水酸（ＯＨ）基、ニトロ（ＮＯ2）基、クロロ（Ｃｌ）基、ニトリロ（Ｎ）基、イミノ基の少なくとも１つの基が結合した有機化合物である付記１〜６のいずれかに記載の半導体装置の製造方法。
【００５６】
（付記８） 前記第１の処理液に含まれる有機化合物が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、ベンゾトリアゾール、ベンズイミダゾール、及びこれらの誘導体からなる群より選択された１つの化合物である付記１〜６のいずれかに記載の半導体装置の製造方法。
【００５７】
（付記９） 前記導電膜が、銅または銅を主成分とする合金である付記１〜８のいずれかに記載の半導体装置の製造方法。
（付記１０） 半導体基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成された凹部と、
前記凹部内に埋め込まれた金属からなる導電部材と、
前記導電部材の表面を覆い、銅の錯体からなる被覆層と、
前記第１の膜及び前記被覆層の上に形成された絶縁材料からなる第２の膜と
を有する半導体装置。
【００５８】
（付記１１） 前記被覆層が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、及びこれらの誘導体からなる群より選択された１つの化合物と銅との錯体で形成されている付記１０に記載の半導体装置。
【００５９】
（付記１２） 半導体基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成された凹部と、
前記凹部内に埋め込まれた金属からなる導電部材と、
前記導電部材の表面を覆い、銅の腐食防止剤と銅との化合物からなる被覆層と、
前記第１の膜及び前記被覆層の上に形成された絶縁材料からなる第２の膜と
を有する半導体装置。
【００６０】
（付記１３） 前記銅の腐食防止剤が、ベンゾトリアゾール、ベンズイミダゾール、またはこれらの誘導体である付記１２に記載の半導体装置。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、金属部材のＣＭＰを行った後に、金属部材が加熱される前に、金属部材の表面が被覆膜で覆われる。これにより、金属部材中の原子の移動を抑制し、グルービングの発生を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための装置の断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための装置の断面図（その２）である。
【図３】 ＣＭＰ装置の概略図である。
【図４】 （Ａ）は、第１の実施例による方法で作製した試料、及びキナルジン酸との接触時間を短くして作製した試料のボイド占有面積を示すグラフであり、（Ｂ）は、第１の実施例による方法で作製した試料、及びキナルジン酸の濃度を薄めて作製した試料のボイド占有面積を示すグラフである。
【図５】 第２の実施例による方法で、試料をキナルジン酸に浸漬させるための装置の概略図である。
【図６】 第１の実施例の変形例による半導体装置の製造方法で製造される装置の断面図である。
【図７】 従来のダマシン法で配線を形成する方法を説明するための基板の断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳトランジスタ
４ ビア層絶縁膜
５ 保護膜
６、２３ ビアホール
７、１４、２４ バリアメタル層
８ 導電性プラグ
１０ 配線層絶縁膜
１１、２２ 配線溝
１５ 銅膜
１５Ａ、２５ 主配線部材
１５Ｂ 被覆層
２０ エッチングストッパ膜
２１ 層間絶縁膜
５０ 研磨プラテン
５１ 研磨布
５２ 研磨キャリア
５３、５４ 回転軸
５５ スラリ供給ノズル
５６ 純水供給ノズル
５７ キナルジン酸供給ノズル
６０ 半導体基板
７０ 処理槽
７１ キナルジン酸
７２ ウエハキャリア
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に絶縁膜に形成された凹部に導電膜を埋め込んで研磨することにより配線を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置（ＬＳＩ）の高速化に伴い、チップ内の電子回路同士を接続する配線を伝搬する電気信号の遅延が、ＬＳＩのさらなる高速化の障害になってきている。また、配線の信頼性向上も重要な課題であり、従来のアルミニウム（Ａｌ）に代わる配線材料として銅（Ｃｕ）が注目されている。
【０００３】
配線材料として銅を用いる場合、銅膜のエッチングが困難である等の理由から、ダマシン法が採用される。
図７を参照して、ダマシン法を採用した従来の銅配線の形成方法について説明する。
【０００４】
図７（Ａ）に示すように、半導体基板上の層間絶縁膜１００に、配線溝１０１を形成する。配線溝１０１の内面及び層間絶縁膜１００の上面をバリアメタル層１０２で覆う。バリアメタル層１０２の表面上に銅のシード層を形成し、銅をめっきすることにより、銅膜１０３を形成する。
【０００５】
図７（Ｂ）に示すように、銅膜１０３及びバリアメタル層１０２を化学機械研磨（ＣＭＰ）することにより、余分な銅膜１０３及びバリアメタル層１０２を除去し、配線溝１０１内に配線１０３ａを残す。残された配線１０３ａは、銅の多数の結晶粒を含み、配線１０３ａ内に粒界１０４が存在する。
【０００６】
銅膜１０３のＣＭＰを行う際のスラリ（研磨剤）は、銅を酸化させる酸化剤、銅の錯体を形成する錯化剤、及び砥粒を含む。さらに、銅のエッチング効果を有する薬液や、反対に銅のエッチングを抑制する薬液が添加される場合もある。
【０００７】
酸化剤によって銅の表層部を酸化し、この銅の酸化物が、砥粒による物理的な力や、薬液による化学的エッチングにより除去されて、銅の研磨が進む。ところが、酸化剤と砥粒のみを用いた研磨では、研磨速度の制御が困難であり、銅の過剰研磨が発生しやすい。スラリに銅の錯化剤を添加し、銅の表面に保護膜を形成することにより、銅の過剰研磨を防止することができる。
【０００８】
また、酸化剤によって形成された銅の酸化膜が錯体化されてしまい、過剰研磨が発生することもある。この過剰研磨を防止するために、スラリに銅の腐食防止剤を添加して、銅の酸化を抑制する場合もある。
【０００９】
配線１０３ａを形成した後、通常、配線１０３ａの表面上に、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等の絶縁膜を堆積させる。この絶縁膜の堆積時に、配線１０３ａに熱が加わる。この熱により、配線１０３ａ内の銅原子が粒界１０４に沿って移動する。
【００１０】
図７（Ｃ）に示すように、銅原子の移動によって、配線１０３ａの表面まで達している粒界１０４の近傍が沈み込み、グルービング１０５が発生する。
図７（Ｄ）に示すように、配線１０３ａの上に絶縁膜１０８が形成されると、グルービング１０５が発生していた部分の被覆性が低下し、空洞（ボイド）１０６が発生してしまう。このため、配線抵抗が上昇してしまう。また、空洞１０６が大きい場合には、断線してしまう場合もある。
【００１１】
銅膜１０３を４００℃程度で熱処理しておくと、その後の熱処理時における銅原子の移動を抑制することができる。ところが、４００℃程度で銅膜１０３の熱処理を行うと、銅の塑性変形が生じ、その表面に突起が発生してしまう。このため、一般的には、１００〜２００℃程度で銅膜１０３の熱処理が行われる。このような低温の熱処理では、銅原子の移動を十分抑制することができない。
【００１２】
また、熱処理の不足以外にも、配線の幅や深さ、ＣＭＰ後の洗浄液、銅の研磨用のスラリ、及びバリアメタル層研磨用のスラリ等の影響によってグルービングが発生する場合もある。
【００１３】
【特許文献１】
特開平９−１５３４７２号公報
【特許文献２】
特開２００１−２１０６１１号公報
【特許文献３】
特開２０００−９１２７７号公報
【特許文献４】
特開２００２−７５９２７号公報
【特許文献５】
特開２００１−１１０７５９号公報
【特許文献６】
特開２００２−１６０２６号公報
【特許文献７】
特開２００２−１１８１６９号公報
【００１４】
【発明が解決しようとする課題】
本発明の目的は、配線表面のグルービングやボイドの発生を抑制することが可能な半導体装置の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によると、
（ａ）基板上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜に凹部を形成する工程と、
（ｃ）前記凹部内を埋め込むように、前記第１の膜の上に金属からなる導電膜を堆積させる工程と、
（ｄ）前記基板表面に研磨布を接触させ、両者の接触面にスラリを供給して、前記凹部内に該導電膜の一部を残すように、前記導電膜を研磨する工程と、
（ｅ）前記工程（ｄ）で供給されていたスラリの供給を停止し、前記研磨布と基板との接触面に、有機化合物を含む第１の処理液を供給して、前記凹部内に残った前記導電膜の表面に、該第１の処理液を接触させ、該導電膜の表面に被覆層を形成する工程と、
前記被覆層を除去することなく、該被覆層及び前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程と
を有し、
前記第１の処理液に含まれる有機化合物が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、及びその誘導体からなる群より選択された１つの化合物である半導体装置の製造方法が提供される。
【００１７】
導電膜の表面を被覆層で覆うことにより、導電膜中の金属原子が移動しにくくなる。このため、研磨後に導電膜に熱が加わっても、導電膜の表面にグルービングが発生することを抑制できる。
【００１８】
【発明の実施の形態】
図１〜図３を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００１９】
図１（Ａ）に示すように、シリコンからなる半導体基板１の表面上に形成された素子分離絶縁膜２により活性領域が画定されている。この活性領域の表面上に、ソース領域３Ｓ、ドレイン領域３Ｄ、及びゲート電極３Ｇを有するＭＯＳトランジスタ３が形成されている。
【００２０】
ＭＯＳトランジスタ３を覆うように、半導体基板１の上に、酸化シリコン（ＳｉＯ2）からなるビア層絶縁膜４が形成されている。ビア層絶縁膜４は、基板温度６００℃で化学気相成長（ＣＶＤ）により厚さ１．５μｍの酸化シリコン膜を堆積させた後、化学機械研磨（ＣＭＰ）により表面の平坦化を行ったものである。
【００２１】
ビア層絶縁膜４の上に、窒化シリコンからなる厚さ５０ｎｍの保護膜５が形成されている。保護膜５及びビア層絶縁膜４を貫通し、ドレイン領域３Ｄの表面まで達するビアホール６が形成されている。ビアホール６の底面及び側面が、ＴｉＮ等のバリアメタル層７で覆われ、ビアホール６内にタングステン（Ｗ）等の導電性プラグ８が充填されている。
【００２２】
保護膜５の上に、酸化シリコンからなる厚さ１００〜５００ｎｍ程度の配線層絶縁膜１０をＣＶＤにより形成する。配線層絶縁膜１０に、保護膜５の表面まで達する配線溝１１を形成する。配線溝１１の底面に導電性プラグ８の上面が現れる。
【００２３】
配線溝１１の内面及び配線層絶縁膜１０の上面上に、ＴａＮまたはＴａからなる厚さ５〜５０ｎｍのバリアメタル層１４をスパッタリングにより形成する。バリアメタル層１４の表面上に、スパッタリングにより銅のシード層を形成し、銅を電解めっきすることにより、銅または銅合金からなる金属膜１５を形成する。配線溝１１の内部が金属膜１５で埋め込まれる。
【００２４】
図１（Ｂ）に示すように、配線層絶縁膜１０が露出するまで、図１（Ａ）に示した金属膜１５及びバリアメタル層１４のＣＭＰを行う。配線溝１１の内面上にバリアメタル層１４Ａが残り、配線溝１１内に埋め込まれた銅の主配線部材１５Ａが残る。
【００２５】
図３に、使用されるＣＭＰ装置の概略図を示す。研磨プラテン５０の上面に研磨布５１が密着している。研磨プラテン５０及び研磨布５１は、回転軸５３を中心として回転する。半導体基板６０が研磨キャリア５２に保持され、その被研磨面が、回転軸５３から外れた位置において研磨布５１に接触している。研磨キャリア５２及び半導体基板６０は、回転軸５４を中心として回転する。回転軸５４は、研磨プラテン５０の回転軸５３を中心とした半径方向に往復移動する場合もある。
【００２６】
スラリ供給ノズル５５、純水供給ノズル５６、及びキナルジン酸供給ノズル５７から、研磨布５１の表面上に、それぞれスラリ、純水、及びキナルジン酸が供給される。銅膜１５及びバリアメタル層１４の研磨を行う際には、スラリ供給ノズル５５からスラリが供給され、純水及びキナルジン酸は供給されない。半導体基板６０と研磨布５１との界面にスラリが供給されて、銅膜１５及びバリアメタル層１４が研磨される。
【００２７】
図１（Ｂ）に示したように、配線層絶縁膜１０の表面が露出すると、スラリの供給を停止し、純水供給ノズル５６から純水を３０秒間供給し、残っているスラリを除去する。
【００２８】
純水の供給を停止させ、キナルジン酸供給ノズル５７から、濃度１重量％のキナルジン酸を供給する。キナルジン酸が、半導体基板６０と研磨布５１との界面に供給される。キナルジン酸の流量を２００ｍｌ／分とし、研磨プラテン５０及び研磨キャリア５２の回転数を１５ｒｐｍとし、半導体基板６０の表面にキナルジン酸を３０秒間接触させる。
【００２９】
図２（Ｃ）に示すように、主配線部材１５Ａの表面が、銅とキナルジン酸との錯体からなる被覆層１５Ｂで覆われる。被覆層１５Ｂが形成された後、基板を、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）と多価アルコールとを含む処理液（前処理液）に浸漬させて前処理を行う。その後、シュウ酸やクエン酸等の有機酸で表面洗浄を行い、スピンドライヤを用いて基板を乾燥させる。なお、前処理液として、ＴＭＡＨの代わりに、アミンまたはアンモニアを含む薬液を使用してもよい。また、多価アルコールの代わりに、ベンゾトリアゾール等の銅の腐食防止剤を添加してもよい。
【００３０】
図２（Ｄ）に示すように、配線層絶縁膜１０の上に、ＳｉＣからなる厚さ５０ｎｍのエッチングストッパ膜２０、ＳｉＯ2からなる厚さ１０００〜２０００ｎｍ程度の層間絶縁膜２１を、ＣＶＤにより順番に形成する。周知のデュアルダマシン法により、層間絶縁膜２１の厚さ方向の途中まで達する配線溝２２を形成するとともに、配線溝２２の底面の一部分に、下層の主配線部材１５Ａの上面まで達するビアホール２３を形成する。
【００３１】
ビアホール２３及び配線溝２２の底面及び内面を覆うＴａＮまたはＴａからなるバリアメタル層２４、及びビアホール２３及び配線溝２２の内部に埋め込まれた主配線部材２５を形成する。バリアメタル層２４及び主配線部材２５は、第１層目配線層のバリアメタル層１４Ａ及び主配線部材１５Ａの形成方法と同様の方法で形成される。
【００３２】
エッチングストッパ膜２０を形成した後、主配線部材１５Ａの表面を走査型電子顕微鏡（ＳＥＭ）で観察したところ、ボイドは観察されなかった。
図４（Ａ）に、主配線部材１５Ａにキナルジン酸を接触させる時間を変えて作製した複数の試料のボイドの観察結果を示す。横軸は、キナルジン酸と主配線部材１５Ａとの接触時間を単位「秒」で表し、縦軸は、ボイドの占有面積を単位「％」で表す。なお、キナルジン酸の濃度は１重量％である。
【００３３】
接触時間が０秒の試料は、ＣＭＰ後にキナルジン酸に接触させなかったものである。接触時間を増加させるに従って、ボイド占有面積が減少していることがわかる。上記第１の実施例のように接触時間を３０秒にすると、ボイドはほとんど観察されなかった。
【００３４】
図４（Ｂ）に、ＣＭＰ後に主配線部材１５Ａに接触させたキナルジン酸の濃度とボイド占有面積との関係を示す。横軸はキナルジン酸の濃度を単位「重量％」で表し、縦軸はボイド占有面積を単位「％」で表す。なお、主配線部材１５Ａとキナルジン酸との接触時間は３０秒である。
【００３５】
キナルジン酸の濃度が０％の試料は、ＣＭＰ後にキナルジン酸に接触させなかったものである。キナルジン酸の濃度が高くなるに従ってボイド占有面積が減少していることがわかる。上記第１の実施例のように、キナルジン酸の濃度を１重量％とした場合には、ボイドは観察されなかった。
【００３６】
図４（Ａ）及び（Ｂ）に示したように、ＣＭＰ後に、主配線部材１５Ａをキナルジン酸に接触させることにより、ボイドの発生を抑制することができる。これは、主配線部材１５Ａの表面に形成された銅とキナルジン酸との錯体からなる被覆層１５Ｂが、銅原子の移動を抑制しているためと考えられる。ボイド発生の抑制効果を高めるために、キナルジン酸の濃度を１重量％以上にし、接触時間を３０秒以上にすることが好ましい。
【００３７】
次に、図５を参照して、本発明の第２の実施例による半導体装置の製造方法について説明する。
上記第１の実施例では、ＣＭＰ後に、主配線部材１５Ａをキナルジン酸に接触させ、その後、ＴＭＡＨ等による前処理、及び有機酸による洗浄を行った。第２の実施例では、ＴＭＡＨ等による前処理、及び有機酸による洗浄の後に、主配線部材１５Ａをキナルジン酸に接触させる。
【００３８】
図５に、キナルジン酸を用いて表面処理を行う装置の概略図を示す。処理槽７０に、濃度０．５重量％のキナルジン酸７１が収容されている。半導体基板６０をウエハキャリア７２で保持し、キナルジン酸７１に６０秒間浸漬させる。
【００３９】
その後、スピンドライヤで基板を乾燥させ、第１の実施例と同様に、図２（Ｄ）に示したエッチングストッパ膜２０、層間絶縁膜２１、配線溝２２、ビアホール２３、バリアメタル層２４、及び主配線部材２５の形成を行う。
【００４０】
第２の実施例による方法で作製した試料をＳＥＭで観察したところ、ボイドは観察されなかった。なお、第１の実施例の場合と同様に、キナルジン酸の濃度を１重量％とし、接触時間を３０秒にしてもよい。
【００４１】
第１の実施例では、図２（Ｃ）に示した被覆層１５Ｂが、その後の工程で、前処理液及び有機酸に晒される。被覆層１５Ｂが、これらの薬液に不溶性であれば問題ないが、被覆層１５Ｂがこれらの薬液に可溶性である場合には、図２（Ｄ）に示したエッチングストッパ膜２０を形成する前に、被覆層１５Ｂが薄くなってしまうか、または除去されてしまう。このような場合には、第２の実施例による方法を採用することが好ましい。なお、銅とキナルジン酸との錯体はＴＭＡＨと多価アルコールを含む前処理液や有機酸に難溶性であるため、第１の実施例による方法を採用することが可能である。
【００４２】
逆に、ＣＭＰ後に銅表面が露出した状態で、前処理液や有機酸に晒すことにより、薬液による化学的作用によってグルービングが発生するような場合には、第１の実施例による方法を採用することが好ましい。
【００４３】
上記第１及び第２の実施例では、銅の主配線部材１５Ａにキナルジン酸を接触させて、銅の錯体を形成した。キナルジン酸以外に、銅と反応して、または銅の表面に吸着することによって、銅原子の移動を抑制する被覆層を形成する有機化合物を主配線部材１５Ａに接触させてもよい。
【００４４】
例えば、ベンゼン環または複素環の環外または環内に、官能基としてメルカプト（ＳＨ）基、アミノ（ＮＨ2）基、メチル（ＣＨ3）基、カルボキシ（ＣＯＯＨ）基、水酸（ＯＨ）基、ニトロ（ＮＯ2）基、クロロ（Ｃｌ）基、ニトリロ（Ｎ）基、及びイミノ（ＮＨ）基の少なくとも１つの基が結合した有機化合物を、主配線部材１５Ａに接触させてもよい。
【００４５】
カルボキシル基を有する有機化合物の例として、キナルジン酸、キノリン酸、及びその誘導体が挙げられる。水酸基を含む有機化合物の例として、キナリザリン、及びその誘導体が挙げられる。メチル基を有する有機化合物の例として、８−ヒドロキシキナルジン、及びその誘導体が挙げられる。キナルジン酸、キノリン酸、キナリザリン、及び８−ヒドロキシキナルジンは、銅と反応して錯体を作る。
【００４６】
イミノ基を有する有機化合物の例として、ベンゾトリアゾール、ベンズイミダゾール、及びその誘導体が挙げられる。ベンゾトリアゾール及びベンズイミダゾールは、銅と反応して主配線部材１５Ａの表面上に皮膜を形成する。
【００４７】
主配線部材１５Ａをこれらの有機化合物に接触させて形成される被覆層１５Ｂにより接触抵抗の増大が問題になる場合には、図６に示すように、ビアホール２３を形成した後、その底面に残っている被覆層１５Ｂを除去し、ビアホール２３の底面に主配線部材１５Ａの銅表面を露出させることが好ましい。被覆層１５Ｂは、例えば、有機溶媒を用いたウェットエッチングにより除去することができる。
【００４８】
上記実施例では、金属配線を銅または銅を主成分とする合金で形成したが、金属原子が粒界に沿って移動する現象が発生し得る銅以外の金属材料で配線を形成する場合にも、上記実施例による方法を適用することが有効である。
【００４９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５０】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） （ａ）基板上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜に凹部を形成する工程と、
（ｃ）前記凹部内を埋め込むように、前記第１の膜の上に金属からなる導電膜を堆積させる工程と、
（ｄ）前記凹部内に該導電膜の一部を残すように、前記導電膜を研磨する工程と、
（ｅ）前記凹部内に残った前記導電膜の表面に、有機化合物を含む第１の処理液を接触させ、該導電膜の表面に被覆層を形成する工程と
を有する半導体装置の製造方法。
【００５１】
（付記２） 前記被覆層を除去することなく、該被覆層及び前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程を有する付記１に記載の半導体装置の製造方法。
【００５２】
（付記３） 前記被覆層が、前記導電膜の金属原子を含む錯体からなる層、前記第１の処理液に含まれる有機化合物と前記導電膜を形成する金属とが反応して形成された被覆層、及び前記第１の処理液に含まれる有機化合物が前記導電膜の表面に吸着した吸着層からなる群より選択された１つの層である付記１または２に記載の半導体装置の製造方法。
【００５３】
（付記４） 前記工程（ｄ）が、前記基板表面に研磨布を接触させ、両者の接触面にスラリを供給して、前記導電膜を研磨する工程を含み、
前記工程（ｅ）が、前記工程（ｄ）で供給されていたスラリの供給を停止し、前記研磨布と基板との接触面に前記第１の処理液を供給する工程を含む付記１〜３のいずれかに記載の半導体装置の製造方法。
【００５４】
（付記５） 前記工程（ｅ）が、前記基板を前記第１の処理液中に浸漬させる工程を含む付記１〜３のいずれかに記載の半導体装置の製造方法。
（付記６） 前記工程（ｄ）と工程（ｅ）との間に、
研磨された基板表面をアミンまたはアンモニアを含有する第２の処理液に晒す工程と、
前記第２の処理液に晒した後、有機酸で前記基板表面を洗浄する工程と
を有する付記５に記載の半導体装置の製造方法。
【００５５】
（付記７） 前記第１の処理液に含まれる有機化合物が、ベンゼン環または複素環に、官能基としてメルカプト（ＳＨ）基、アミノ（ＮＨ2）基、メチル（ＣＨ3）基、カルボキシ（ＣＯＯＨ）基、水酸（ＯＨ）基、ニトロ（ＮＯ2）基、クロロ（Ｃｌ）基、ニトリロ（Ｎ）基、イミノ基の少なくとも１つの基が結合した有機化合物である付記１〜６のいずれかに記載の半導体装置の製造方法。
【００５６】
（付記８） 前記第１の処理液に含まれる有機化合物が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、ベンゾトリアゾール、ベンズイミダゾール、及びこれらの誘導体からなる群より選択された１つの化合物である付記１〜６のいずれかに記載の半導体装置の製造方法。
【００５７】
（付記９） 前記導電膜が、銅または銅を主成分とする合金である付記１〜８のいずれかに記載の半導体装置の製造方法。
（付記１０） 半導体基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成された凹部と、
前記凹部内に埋め込まれた金属からなる導電部材と、
前記導電部材の表面を覆い、銅の錯体からなる被覆層と、
前記第１の膜及び前記被覆層の上に形成された絶縁材料からなる第２の膜と
を有する半導体装置。
【００５８】
（付記１１） 前記被覆層が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、及びこれらの誘導体からなる群より選択された１つの化合物と銅との錯体で形成されている付記１０に記載の半導体装置。
【００５９】
（付記１２） 半導体基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜に形成された凹部と、
前記凹部内に埋め込まれた金属からなる導電部材と、
前記導電部材の表面を覆い、銅の腐食防止剤と銅との化合物からなる被覆層と、
前記第１の膜及び前記被覆層の上に形成された絶縁材料からなる第２の膜と
を有する半導体装置。
【００６０】
（付記１３） 前記銅の腐食防止剤が、ベンゾトリアゾール、ベンズイミダゾール、またはこれらの誘導体である付記１２に記載の半導体装置。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、金属部材のＣＭＰを行った後に、金属部材が加熱される前に、金属部材の表面が被覆膜で覆われる。これにより、金属部材中の原子の移動を抑制し、グルービングの発生を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための装置の断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための装置の断面図（その２）である。
【図３】 ＣＭＰ装置の概略図である。
【図４】 （Ａ）は、第１の実施例による方法で作製した試料、及びキナルジン酸との接触時間を短くして作製した試料のボイド占有面積を示すグラフであり、（Ｂ）は、第１の実施例による方法で作製した試料、及びキナルジン酸の濃度を薄めて作製した試料のボイド占有面積を示すグラフである。
【図５】 第２の実施例による方法で、試料をキナルジン酸に浸漬させるための装置の概略図である。
【図６】 第１の実施例の変形例による半導体装置の製造方法で製造される装置の断面図である。
【図７】 従来のダマシン法で配線を形成する方法を説明するための基板の断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳトランジスタ
４ ビア層絶縁膜
５ 保護膜
６、２３ ビアホール
７、１４、２４ バリアメタル層
８ 導電性プラグ
１０ 配線層絶縁膜
１１、２２ 配線溝
１５ 銅膜
１５Ａ、２５ 主配線部材
１５Ｂ 被覆層
２０ エッチングストッパ膜
２１ 層間絶縁膜
５０ 研磨プラテン
５１ 研磨布
５２ 研磨キャリア
５３、５４ 回転軸
５５ スラリ供給ノズル
５６ 純水供給ノズル
５７ キナルジン酸供給ノズル
６０ 半導体基板
７０ 処理槽
７１ キナルジン酸
７２ ウエハキャリア
Claims (3)
- （ａ）基板上に、絶縁材料からなる第１の膜を形成する工程と、
（ｂ）前記第１の膜に凹部を形成する工程と、
（ｃ）前記凹部内を埋め込むように、前記第１の膜の上に金属からなる導電膜を堆積させる工程と、
（ｄ）前記基板表面に研磨布を接触させ、両者の接触面にスラリを供給して、前記凹部内に該導電膜の一部を残すように、前記導電膜を研磨する工程と、
（ｅ）前記工程（ｄ）で供給されていたスラリの供給を停止し、前記研磨布と基板との接触面に、有機化合物を含む第１の処理液を供給して、前記凹部内に残った前記導電膜の表面に、該第１の処理液を接触させ、該導電膜の表面に被覆層を形成する工程と、
前記被覆層を除去することなく、該被覆層及び前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程と
を有し、
前記第１の処理液に含まれる有機化合物が、キナルジン酸、キノリン酸、キナリザリン、８−ヒドロキシキナルジン、及びその誘導体からなる群より選択された１つの化合物である半導体装置の製造方法。 - 前記被覆層が、前記導電膜の金属原子を含む錯体からなる層、前記第１の処理液に含まれる有機化合物と前記導電膜を形成する金属とが反応して形成された被覆層、及び前記第１の処理液に含まれる有機化合物が前記導電膜の表面に吸着した吸着層からなる群より選択された１つの層である請求項１に記載の半導体装置の製造方法。
- 前記導電膜が、銅または銅を主成分とする合金である請求項１または２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309958A JP4198438B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309958A JP4198438B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004146600A JP2004146600A (ja) | 2004-05-20 |
| JP2004146600A5 JP2004146600A5 (ja) | 2005-10-27 |
| JP4198438B2 true JP4198438B2 (ja) | 2008-12-17 |
Family
ID=32455625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309958A Expired - Fee Related JP4198438B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4198438B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5071474B2 (ja) * | 2007-03-13 | 2012-11-14 | 富士通株式会社 | 半導体装置および半導体装置の製造方法 |
| TWI383450B (zh) * | 2007-03-13 | 2013-01-21 | Fujitsu Ltd | 半導體裝置及半導體裝置之製造方法 |
-
2002
- 2002-10-24 JP JP2002309958A patent/JP4198438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146600A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI290736B (en) | Semiconductor device and method for production thereof | |
| TW483105B (en) | A semiconductor integrated circuit device and a method of manufacturing the same | |
| KR100715073B1 (ko) | 결함 감소를 위해 평탄화처리된 구리 세정 방법 | |
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| US6350687B1 (en) | Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film | |
| JP2004534377A (ja) | 集積回路を平坦化するための粘性保護オーバレイ層 | |
| JP2001156029A (ja) | 少ない欠陥のための後ＣｕＣＭＰ | |
| US6743719B1 (en) | Method for forming a conductive copper structure | |
| JP4864402B2 (ja) | 半導体装置の製造方法 | |
| US7666782B2 (en) | Wire structure and forming method of the same | |
| JP4482313B2 (ja) | 半導体素子の銅配線形成方法 | |
| JPH1140526A (ja) | 配線形成方法及び半導体装置の製造方法 | |
| US9087881B2 (en) | Electroless fill of trench in semiconductor structure | |
| KR20000035543A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004193377A (ja) | 半導体装置の製造方法 | |
| US20020030282A1 (en) | In-situ electroplated oxide passivating film for corrosion inhibition | |
| JP4198438B2 (ja) | 半導体装置の製造方法 | |
| US20100120242A1 (en) | Method to prevent localized electrical open cu leads in vlsi cu interconnects | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| JPWO2004061926A1 (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2009506536A (ja) | キャップ層を半導体素子の上に形成するための方法 | |
| JP2008153246A (ja) | 半導体装置の製造方法 | |
| JP2008004615A (ja) | 配線形成方法及び配線形成装置 | |
| TW200410789A (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| JP5938920B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4198438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |