JPWO2008111134A1 - 表面疎水化膜、表面疎水化膜形成材料、配線層、半導体装置および半導体装置の製造方法 - Google Patents

表面疎水化膜、表面疎水化膜形成材料、配線層、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2008111134A1
JPWO2008111134A1 JP2009503777A JP2009503777A JPWO2008111134A1 JP WO2008111134 A1 JPWO2008111134 A1 JP WO2008111134A1 JP 2009503777 A JP2009503777 A JP 2009503777A JP 2009503777 A JP2009503777 A JP 2009503777A JP WO2008111134 A1 JPWO2008111134 A1 JP WO2008111134A1
Authority
JP
Japan
Prior art keywords
film
group
insulating film
wiring
surface hydrophobized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009503777A
Other languages
English (en)
Other versions
JP5131267B2 (ja
Inventor
忠紘 今田
忠紘 今田
中田　義弘
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008111134A1 publication Critical patent/JPWO2008111134A1/ja
Application granted granted Critical
Publication of JP5131267B2 publication Critical patent/JP5131267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/045—Polysiloxanes containing less than 25 silicon atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/22—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen
    • C08G77/26—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen nitrogen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/22—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen
    • C08G77/28—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen sulfur-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/22—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen
    • C08G77/30—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen phosphorus-containing groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

リーク電流量が少なく、ＥＭ（エレクトロマイグレーション）耐性、ＴＤＤＢ（時間依存性絶縁破壊）耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる技術を提供する。本発明に係る表面疎水化膜は、絶縁膜と接触した表面疎水化膜であって、接触時の絶縁膜よりも疎水性が大きく、その反対側の面で配線とも接触し、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む。

Description

本発明は、リーク電流量が少なく、ＥＭ（エレクトロマイグレーション）耐性、ＴＤＤＢ（時間依存性絶縁破壊）耐性の高い配線層に関するものである。
従来から、配線層絶縁膜中のリーク電流による消費電力の増加が知られていたが、半導体デバイスの配線間隔が１μｍを超える世代ではリーク電流によるデバイス全体への影響は少なかった。しかし、配線間隔が１μｍ以下では配線間隔の狭隘化と配線規模の増大から消費電力への影響が大きくなり、特に、今後０．１μｍ以下の配線間隔で回路を形成すると、配線間のリーク電流量がデバイスの特性・寿命に大きく影響を及ぼすようになってくる。
一方、半導体装置の配線形成には、まずエッチングにより絶縁膜に配線の形状を持つ溝を形成し、そこにめっきで銅配線を形成するダマシン法が用いられている。しかしながら、このダマシン法ではエッチングの際に必ず絶縁膜が損傷を受けるため、絶縁膜内部に損傷が生じることによる親水性の増大等により、リーク電流量の増大、ＴＤＤＢ特性の劣化等が発生し、半導体製造における歩留まり・信頼性低下の大きな一因となっている。この問題は、今後０．１μｍ以下の配線間隔で回路を形成する場合には、益々顕著になるものと考えられる。
このような事情から、配線溝形成のための絶縁層のエッチングの際の損傷を抑えるか、エッチング後にリーク電流量を減少させるための表面処理を行うこと等が必要とされている。
エッチング損傷による親水性の増大を抑えるための表面処理としては、エッチング後の配線溝を疎水化することが行われている。例えば、シリカ系被膜のエッチング後の表面を疎水化する方法（特許文献１〜４参照。）等を用いれば、エッチング損傷による表面への吸着水分を減少させることができ、水分による誘電率の上昇等の特性の劣化が抑えられる。
特開平６−２６７９４６号公報（請求の範囲） 特表２００４−５１１８９６号公報（請求の範囲） 特表２００４−５１３５０３号公報（請求の範囲） 特開２００４−２９２３０４号公報（請求の範囲）
しかしながら、上記方法では、ＥＭ試験等の信頼性試験を行っても必要な特性は得られず、信頼性の向上には更なる改良が必要であることが判明した。
本発明は、上記問題を解決し、配線溝形成のための絶縁層のエッチングの際の損傷の影響を抑える技術を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、絶縁膜と接触した、当該接触時の当該絶縁膜よりも疎水性の大きい表面疎水化膜であって、その反対側の面で配線とも接触し、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む表面疎水化膜が提供される。
本発明態様による表面疎水化膜を使用すれば、リーク電流量が少なく、ＥＭ耐性、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
前記表面疎水化膜中の硫黄原子、リン原子および窒素原子の全濃度が、前記絶縁膜中の硫黄原子、リン原子および窒素原子の全濃度よりも大きいこと、前記表面疎水化膜が、前記絶縁膜へのダメージ付与を伴う処理の後に設けられたものであること、前記表面疎水化膜中の硫黄原子、リン原子および窒素原子の全濃度が、原子組成で１〜１０原子％の範囲にあること、前記表面疎水化膜がＳｉＯ骨格を有すること、前記表面疎水化膜の平均膜厚が０．１〜５０ｎｍの範囲にあること、前記絶縁膜が比誘電率２．７以下の低誘電率絶縁膜であること、とりわけ比誘電率２．５以下の低誘電率絶縁膜であること、が好ましい。
本発明の他の一態様によれば、絶縁膜と接触した、当該接触時の当該絶縁膜よりも疎水性の大きい表面疎水化膜であって、その反対側の面で配線とも接触し、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む表面疎水化膜に用いられる表面疎水化膜形成材料であって、平均分子量が１０００以下である条件と、１分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たすケイ素化合物を含有してなる表面疎水化膜形成材料が提供される。
本発明態様による表面疎水化膜形成材料を使用すれば、リーク電流量が少なく、ＥＭ耐性、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
前記表面疎水化膜が、前記絶縁膜へのダメージ付与を伴う処理の後に設けられたものであること、前記ケイ素化合物が、オルガノシラン、オルガノシランの加水分解物および縮合物ならびにそれらの混合物からなる群から選ばれたものであること、前記オルガノシランを加水分解して得られる生成物中に含まれる成分と同一物質である溶媒を含むこと、前記オルガノシランが、下記（２）〜（４）のいずれかの式で表される化合物を少なくとも一つ含み、オプションで下記（１）の式で表される化合物を含むこと、が好ましい。
Ｓｉ（ＯＲ７）４・・・・・・式（１）
Ｒ１Ｓｉ（ＯＲ８）３・・・・・式（２）
Ｒ２Ｒ３Ｓｉ（ＯＲ９）２・・・式（３）
Ｒ４Ｒ５Ｒ６ＳｉＯＲ１０・・・式（４）
（式１〜４中のＲ１〜Ｒ１０は、互いに独立に、水素または、それぞれ置換基を有していてもよい、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基を含む基である。前記の少なくとも一つ含まれた化合物中に、Ｒ１〜Ｒ６のいずれかが含まれる場合には、その少なくとも一つが、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む。）
本発明の他の一態様によれば、上記の表面疎水化膜形成材料を用いて作製された、上記の表面疎水化膜が提供される。
上記表面疎水化膜については、前記配線が銅からなること、前記配線の周囲にバリアメタルを有すること、前記バリアメタルが、タンタル、タングステン、チタン、マンガンおよびニッケルからな群から選ばれた少なくともひとつの元素を含むこと、が好ましい。
本発明の他の一態様によれば、半導体装置上の絶縁膜に接して上記の表面疎水化膜形成材料を塗布することと、その後当該半導体装置を８０℃〜５００℃で０．５〜１８０分間加熱して表面疎水化膜を形成することとを含む半導体装置の製造方法が提供される。
本発明態様によれば、リーク電流量が少なく、ＥＭ耐性、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
前記絶縁膜がダメージを伴う処理を受けたものであること、前記塗布がスピンコーティングまたはベーパー処理であること、前記表面疎水化膜の平均膜厚が０．１〜５０ｎｍの範囲にあること、前記塗布後の熱処理を酸素を含まない雰囲気中で行うこと、前記絶縁膜が層間絶縁膜と層間絶縁膜の保護膜との少なくともいずれか一方であり、前記のダメージを伴う処理がエッチングまたは化学的機械研磨であること、前記絶縁膜が比誘電率２．７以下であること、とりわけ、比誘電率２．５以下であること、前記絶縁膜が、下記式（５）〜（８）で表されるオルガノシランを単独または組み合わせ、テトラアルキルアンモニウムハイドロオキサイドの存在下、加水分解して得られるケイ素化合物を含む液状組成物を、被加工基材上に塗布し、当該被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理し、当該加熱処理により加熱された被膜を３５０℃より高く４５０℃以下の温度で焼成することを含んでなる処理により得られたものであること、が好ましい。
Ｓｉ（ＯＲ１１）４・・・・・・式（５）
Ｘ１Ｓｉ（ＯＲ１２）３・・・・式（６）
Ｘ２Ｘ３Ｓｉ（ＯＲ１３）２・・・式（７）
Ｘ４Ｘ５Ｘ６ＳｉＯＲ１４・・・式（８）
（式（５）〜（８）中、Ｘ１〜Ｘ６は、互いに独立に、水素原子、フッ素原子、または、それぞれ置換基を有していてもよい、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基およびビニル基からなる群から選ばれた基を含む基である。Ｒ１１〜Ｒ１４は互いに独立に、それぞれ置換基を有していてもよい、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基を含む基である。）
本発明の他の態様によれば、上記の表面疎水化膜を含んでなる配線層や、半導体装置、上記の表面疎水化膜形成材料を用いて作製された配線層や半導体装置、上記の製造法を用いて製造された半導体装置等が提供される。
本発明によれば、リーク電流量が少なく、ＥＭ耐性、ＴＤＤＢ耐性の高い配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができる。
本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 本発明に関わる多層配線実施例の作製法を示す模式図（断面図）である。 絶縁膜／表面疎水化膜／配線の構造を示す模式的平面図である。 絶縁膜／表面疎水化膜／配線の構造を示す模式的断面図である。 本発明に関わる半導体装置の作製法を示す模式図（断面図）である。
符号の説明
１ シリコンウェハ
２ 素子間分離膜
３ サイドウォール絶縁膜
４ ゲート電極
５ａ ソース拡散層
５ｂ ドレイン拡散層
６ 層間絶縁膜
７ ストッパ膜
８ ＴｉＮ
９ 導体プラグ
１０ 低誘電率被膜（配線分離絶縁膜）
１１ ＴＥＯＳ−ＳｉＯ２膜
１２ 表面疎水化膜
１３ ＳｉＯＣ膜
１４ ＳｉＮ膜
１５ 低誘電率絶縁膜
１６ ＴＥＯＳ−ＳｉＯ２膜
１７ Ｃｕ層
１８ Ｃｕ層
１９ キャップ層
２０ 表面疎水化膜
２１ コンタクトホール
２２ 配線溝
２３ シード層
２４ 配線層
２５ ビア
２６ 配線溝
２７ シード層
２８ ビア
２９ 配線層
３０ ビア穴
３１ 絶縁膜
３２ ＴｉＮバリアメタル層
３３ コンタクトホール
３４ パッシベーション膜
３５ 電極パッド
１１１ 配線
１１２ バリアメタル層
１１３ 表面疎水化膜
１１４ 絶縁膜
以下に、本発明の実施の形態を図、表、実施例等を使用して説明する。なお、これらの図、表、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の符号は同一の要素を表す。
本発明において、「表面疎水化膜」とは、ある層と接触した状態の膜であって、膜の表面が、その膜と接触する際におけるその層の接触面より、水分の吸着力が小さい膜を意味する。なお、本発明において、「疎水化」は、必ずしも対象が「疎水性」であることを意味するものではなく、あくまで相対的な表現である。その意味では、「表面疎水化膜」を「表面親水性低下膜」と言い換えることもできる場合がある。
この水分の吸着力は、具体的には、同一のサイズ（縦、横、厚さ）のサンプルを湿度５０％下に定常状態になるまで放置した後の、ＴＤＳ（昇温脱ガス分析）を用いて測定した水分の脱ガス量を比較観察することにより評価することができる。
なお、具体的に使用する場面における「ある層」の接触表面は、「表面疎水化膜」と接触する側の接触直前の表面である。例えば絶縁膜に、後述するようなダメージ付与を伴う処理がなされた後、「表面疎水化膜」と接触するのであれば、その処理後の表面が該当する。サンプルで評価する場合には、そのような処理を模した処理を施したサンプルの表面を対象にすればよい。これに対し、「表面疎水化膜の表面」は、実際の場面では、「ある層の接触表面」と接触しない方の表面の疎水性が問題になる。サンプルで評価する場合には、モデル的に作製した膜の自由表面を対象にすればよい。
本発明の一態様によれば、絶縁膜と接触した、当該接触時の当該絶縁膜よりも疎水性の大きい表面疎水化膜であって、その反対側の面で配線とも接触し、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む表面疎水化膜が提供される。
この表面疎水化膜を形成する前の絶縁膜表面の水分吸着力より、その反対側の面にある表面疎水化膜表面の水分吸着力の方が少ない。このような表面疎水化膜が存在することで、配線を直接絶縁膜表面に接触させて設ける場合よりも、水分の影響を低下させることができ、誘電率の上昇等の特性の劣化を抑えることができると共に、絶縁膜と配線との間に優れた密着性を実現でき、リーク電流量が少なく、ＥＭ耐性、ＴＤＤＢ耐性の高い配線層を得ることが可能となる。これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができるようになる。
本発明において、「絶縁膜と接触した、当該接触時の当該絶縁膜よりも疎水性の大きい表面疎水化膜であって、その反対側の面で配線とも接触する表面疎水化膜」は、絶縁膜／表面疎水化膜／配線の順に構成される層構造であれば、どのような空間配置のものも含まれる。例えば半導体装置内に設けられた場合、半導体装置の基板面に対し、表面疎水化膜の面方向が、平行であっても、垂直であっても、それ以外の方向を向いていてもよい。
なお、ある絶縁膜と表面疎水化膜との間に他の層が介在する場合、その層が機能的に絶縁膜として働き得るものであれば、その層を本発明に係る絶縁膜と考えることができる。同様に、ある配線と表面疎水化膜との間に他の層が介在する場合、その層が機能的に導電性を持ち配線の一部として働き得るものであれば、その層を本発明に係る配線と考えることができる。したがって、導電性のバリアメタル層が表面疎水化膜と配線との間に存在する場合には、このバリアメタル層を配線の一部と考えることができる。バリアメタルは、タンタル、タングステン、チタン、マンガンおよびニッケルからなる群から選ばれた少なくともひとつの元素を含むものであることが多い。
上記構成を充足することにより、リーク電流量が減少し、ＥＭ耐性、ＴＤＤＢ耐性が高くなる等の効果が得られれば、表面疎水化膜が介在する効果が得られたと考えることができる。
絶縁膜／表面疎水化膜／配線の構造を具体的に示すと図１１，１２の例を挙げることができる。図１１には、絶縁膜／表面疎水化膜／配線の構造の平面図を、図１２には、そのような構造の側断面図を示す（図１１では、絶縁膜上の表面疎水化膜は示されていない）。図１１では、配線１１１の両側にバリアメタル層１１２があり、その両側に本発明に係る表面疎水化膜１１３があり、その両側にダメージを受けた面を持つ絶縁膜１１４が配置されている。図１２では、絶縁膜１１４中に配線層１１１が埋設されており、表面疎水化膜１１３は、図中Ａ，Ｂ，Ｃの位置に形成されている。
Ａ，Ｃの位置が本発明に係る表面疎水化膜が絶縁膜と接触した面とは反対側の面で配線と接触している例である。Ｂでは、表面疎水化膜に該当する膜が絶縁膜上に設けられており、その上に配線が設けられれば本発明に係る表面疎水化膜として機能し得るが、一般的には、ＣＭＰ（化学的機械研磨法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による表面平坦化処理が施され、Ｂ自体が除去されてしまう。なお、この例は、配線層１１１上やバリアメタル層１１２上には表面疎水化膜が形成されていない状態を示している。
Ａ，Ｃの位置の例の場合に本発明の効果が得られる理由は、恐らく、配線と接する表面疎水化膜の表面が絶縁膜と配線とが接触する場合の絶縁膜の表面に比べ水分の量が減少することで、リーク電流量の増大、膜中水分によるＴＤＤＢ特性の劣化等を防止できるためであろうと考えられる。また、本発明に係る表面疎水化膜が配線と優れた密着性を示すため、ＥＭ耐性が向上するのであろうと考えられる。
これにより、配線からのリーク電流量が少なくなり、したがってＴＤＤＢ耐性が高く、配線との密着性向上によりＥＭ耐性の高い配線層（例えばＬＳＩ配線層）を得ることができ、その結果、消費電力が小さく、信頼性の高い半導体装置を製造することができるようになる。なお、本発明における「配線層」とは配線構造を含む層を意味し、図１１，１２に示されるように、同一面内に配線以外の要素（例えば絶縁膜、表面疎水化膜、バリアメタル層等）を含む層を例示することができる。
本発明における絶縁膜は、導体間を絶縁する目的で使用される膜を意味し、具体的に「絶縁膜」と呼ばれるか否かを問わない。具体的には半導体装置の層間絶縁膜や配線分離絶縁膜やそれらの膜の保護膜（例えばＣＭＰの終点を決めるためのストッパー膜）を挙げることができる。膜厚についても特に制限はなく、使用される場所についても特に制限はない。
本発明における絶縁膜に使用される材料についても特に制限はなく、公知の材料から適宜選択することができるが、本発明が配線間隔が１μｍ以下の用途に特に適することから、低誘電率の絶縁膜が形成できるものが好ましい。より、具体的には、絶縁膜の比誘電率が２．７以下の低誘電率絶縁膜であることが好ましく、２．５以下の低誘電率絶縁膜であることがより好ましい。一般的に、絶縁膜は比誘電率が２．７程度より小さくなると、その絶縁性・信頼性が急激に低下する傾向があるため、本発明の効果が特に有用である。
２．５以下の低誘電率絶縁膜は、下記式（５）〜（８）で表されるオルガノシランを単独または組み合わせ、テトラアルキルアンモニウムハイドロオキサイドの存在下にて加水分解して得られるケイ素化合物を含む液状組成物を、被加工基材上に塗布し、被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理し、生成した被膜を３５０℃より高く４５０℃以下の温度で焼成することで得ることができるので、具体的にはこのような絶縁膜を使用することが好ましい。
Ｓｉ（ＯＲ１１）４・・・・・・式（５）
Ｘ１Ｓｉ（ＯＲ１２）３・・・・式（６）
Ｘ２Ｘ３Ｓｉ（ＯＲ１３）２・・式（７）
Ｘ４Ｘ５Ｘ６ＳｉＯＲ１４・・・式（８）
（式（５）〜（８）中、Ｘ１〜Ｘ６は、互いに独立に、水素原子、フッ素原子、または、それぞれ置換基を有していてもよい、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基およびビニル基からなる群から選ばれた基を含む基である。Ｒ１１〜Ｒ１４は互いに独立に、それぞれ置換基を有していてもよい、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基を含む基である。）
このようにして得られる低誘電率膜は同等の誘電率を持つ他の低誘電率膜と比較して機械的強度・絶縁性・信頼性に優れていることが多く、絶縁性・信頼性のより高い配線層（ＬＳＩ配線層等）の形成に寄与し得る。
本発明に係る配線に使用できる材料については特に制限はなく、銅、アルミニウム、金、プラチナ等の公知の材料の中から適宜選択することができる。銅が特に好ましい。
本発明に係る表面疎水化膜は、絶縁膜へのダメージを伴う処理の後に設けられたものであることが好ましい。ダメージを伴う処理には、その処理により表面にダメージを受けるものであれば、どのような処理を含めてもよい。具体的には、エッチング、ＣＭＰ等のように絶縁膜を削り取る操作が含まれる。
このような処理の後の絶縁膜は表面に水等の物質が付着し、リーク電流量の増大、膜中水分によるＴＤＤＢ特性の劣化等が発生し、半導体製造における歩留まり・信頼性低下の大きな一因となり得るが、このような場合に、本発明に係る表面疎水化膜を設けると、表面疎水化膜のない場合に絶縁膜と配線とが直接接触する場合に比べ、配線と接する部分の水分量が小さくなり、配線からのリーク電流量が少なくなる、したがってＴＤＤＢ耐性の高いＬＳＩ配線層を得ることができ、これにより、消費電力が小さく、信頼性の高い半導体装置を製造することができるようになる。
更に、本発明に係る表面疎水化膜は、膜であって、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含むことにより、表面疎水化膜のない場合に絶縁膜と配線とが直接接触する場合に比べ、配線との密着性が優れ、したがってＥＭ耐性の高いＬＳＩ配線層を得ることができ、これにより、信頼性の高い半導体装置を製造することができるようになることが判明した。これは、恐らく、硫黄原子、リン原子および窒素原子が極性基また極性を有する結合を造ることによるものであろう。
硫黄原子、リン原子および窒素原子が造る極性基または極性を有する結合は、一般的にＯＨよりは親水性が低いため、その存在は、表面疎水化膜の親水性を大きく悪化させることにはならない。この意味では、硫黄原子、リン原子または窒素原子は、本発明に係る絶縁膜中に含まれてもよい。しかしながら、程度の差はあれ、リン原子および窒素原子は、系の誘電率を上げる方向に働くので、絶縁膜中における濃度を表面疎水化膜中における濃度未満にして、絶縁膜と表面疎水化膜との全体における誘電率を低く保ちつつ、配線との良好な密着性を実現することが好ましい。すなわち、表面疎水化膜中の硫黄原子、リン原子および窒素原子の全濃度は、絶縁膜中の硫黄原子、リン原子および窒素原子の全濃度よりも大きいことが好ましい。
本発明に係る表面疎水化膜中の硫黄原子、リン原子および窒素原子の濃度については、特に制限はなく、誘電率、リーク電流量、ＥＭ耐性、ＴＤＤＢ耐性等を考慮して適宜定めることができるが、一般的に言えば、その全濃度が、原子組成で１〜１０原子％の範囲にあることが好ましい。この範囲より低いと密着性の効果が出にくく、この範囲より高いと誘電率の低下が大きくなりすぎる傾向が顕著になる。全濃度は、原子組成で１〜５原子％の範囲にあることがより好ましい。
本発明に係る表面疎水化膜の厚さは、実状をみて、（より具体的には絶縁膜の表面粗さや微細な損傷をどれだけ減らせるかの観点から）任意的に決めることができる。一般的には、平均膜厚が０．１〜５０ｎｍの範囲にあることが好ましい。０．１ｎｍ未満では、密着強化効果が得られない場合が多い。５０ｎｍを超えても特段の改良が望めない場合が多い。また、ビア孔の埋め込みによるビア抵抗の上昇・配線層実効誘電率の上昇といった不具合が発生する可能性がある。
本発明に係る表面疎水化膜を形成する材料については、この膜も絶縁膜の一部として機能することになるので、表面疎水化膜中に、硫黄原子、リン原子または窒素原子の少なくともいずれか一種を含み、かつ絶縁膜として要求される機能を充足していれば、特に制限はないが、ケイ素および酸素を含むこと、より具体的には、ＳｉＯ骨格を有することが好ましい。必要な絶縁性（特に低誘電率のもの）が得られ易いからである。
更に具体的に言えば、平均分子量が１０００以下である条件と、一分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たすケイ素化合物を含有してなる材料を表面疎水化膜形成材料として使用することが好ましい。所望の膜厚の表面疎水化膜が容易に形成できるからである。平均分子量が１０００を超えおよび／または一分子内に含まれるケイ素原子の数が２０を超えると、表面疎水化膜が厚くなり、誘電率が大きくなる等、他の特性が悪化することが多い。
このようなケイ素化合物としては、オルガノシラン、オルガノシランの加水分解物および縮合物ならびにｘそれらの混合物からなる群から選ばれたものを好ましく例示できる。なお、本発明に係るオルガノシランのオルガノ基にはＯＨ、エーテル結合等も含まれ、また式（２）〜（４）のＲ１〜Ｒ６に例示されているように、硫黄原子、リン原子および／または窒素原子を含む場合もある。式（６）〜（８）のＸ１〜Ｘ６にも硫黄原子、リン原子および／または窒素原子が含まれる場合もある。
これらの縮合物は加水分解を経て行われるものであることが多い。この縮合物の具体的なものとしてはダイマーやオリゴマを例示できるが、必ずしも具体的に特定する必要はない。加水分解および縮合には公知の技術を適宜適用できる。
これらの剤を使用すると、絶縁膜上に表面疎水化膜を設けた場合、表面疎水化膜がなかった場合の絶縁膜との界面に比べ、配線との密着強度を向上でき、膜表面の水分を低減することができる。したがってこの自由表面に接して配線を生成させれば、配線との間の界面水分量が小さくなる。また、微細な損傷を修復することもできる。そこでこの表面疎水化膜上に図１１，１２のＡ〜Ｃのいずれかの構成になるように配線を形成すれば、「絶縁膜と接触した、当該接触時の当該絶縁膜よりも疎水性の大きい表面疎水化膜であって、その反対側の面で配線とも接触し、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む表面疎水化膜」を得ることができる。
表面疎水化膜は、ＣＶＤ法やスパッタ法、イオン打ち込み法その他の方法またはそれらを組み合わせて用いることもできるが、例えば、絶縁膜に接して表面疎水化膜形成材料を塗布し、その後、表面疎水化膜形成材料の載った絶縁膜を加熱処理することでも得られる。その後、この表面疎水化膜に接して配線を形成する。加熱処理としては、８０℃〜５００℃で０．５〜１８０分間の条件が好ましい。
絶縁膜と共に配線も露出されており、絶縁膜に接して表面疎水化膜形成材料を塗布する際に、配線にも表面疎水化膜形成材料が塗布されることになる場合もあるが、その後のベーキング等で容易に除去することができ、または洗浄等でも容易に除去できるので、配線層が他の導体（例えばビア）と電気的に接続されるときに妨げとなる可能性は少なく、配線抵抗・ビアコンタクト抵抗上昇の心配は少ない。
これは、エッチングやＣＭＰで処理された絶縁膜表面に表面疎水化膜形成材料を塗布した場合に、絶縁膜としてオルガノシラン等が使用されていれば、表面疎水化膜形成材料が絶縁膜表面に発生するシラノール基と反応することができ、強固な膜が形成できる一方、塗布の際に銅配線等が共存していても、銅等の配線材料との間に反応が生ぜず、その後容易に除去できるからである。したがって、絶縁膜上に選択的に表面疎水化膜を生成させることができる。
絶縁膜の表面に表面疎水化膜を形成する方法には特に制限はなく、公知の方法から適宜選択することができる。具体的には吹き付け、スピンコーティング、ベーパー処理等の塗布を例示できる。ベーパー処理とは、表面疎水化膜形成材料を上記の状態で絶縁膜上に導くことを意味し、具体的には、系を真空にし、必要であれば加熱して、キャリアーガスに表面疎水化膜形成材料蒸気を同伴させる等、公知のどのような方法を採用してもよい。
この塗布後の熱処理は酸素を含まない雰囲気、例えば窒素雰囲気中で行うことが好ましい。この酸素を含まない雰囲気は、塗布後、熱処理が完了するまでの間の適宜の期間続行することがより好ましい。酸素等が存在することにより表面疎水化膜の誘電率が上昇することが防止できるからである。どの程度酸素を含まないかは実情に応じて適宜定めることができる。
表面疎水化膜形成材料は通常溶媒を含む。溶媒は、オルガノシランと共に存在する溶媒や加水分解や縮合に使用された溶媒が加水分解物や縮合物と共存することになったものでもよい。
この溶媒の種類については特に制限はなく、公知の溶媒から適宜選択することができる。オルガノシランを加水分解して得られる生成物中に含まれる成分と同一物質である溶媒を使用すると、オルガノシランの更なる加水分解を防ぐことができ、また、加水分解したオルガノシランが更に重合してポリマー化することも防止できる。その後の溶媒の回収が容易になる点でも有利である。
オルガノシラン、オルガノシランの加水分解物および縮合物の全量が、前記表面疎水化膜形成材料中５重量％以下であることが好ましい。この濃度が高いと、生成される表面疎水化膜が厚くなるため、配線層に求められる低誘電率等の別の特性が達成できなくなるためである。なお、オルガノシラン、オルガノシランの加水分解物および縮合物の全量以外の表面疎水化膜形成材料中に含まれる物質としては、溶媒の他、加水分解や縮合で生じる副生物もある。
上記オルガノシランとしては、下記（２）〜（４）のいずれかの式で表される化合物を少なくとも一つ含み、オプションで下記（１）の式で表される化合物を含むものが好ましい。
Ｓｉ（ＯＲ７）４・・・・・・式（１）
Ｒ１Ｓｉ（ＯＲ８）３・・・・・式（２）
Ｒ２Ｒ３Ｓｉ（ＯＲ９）２・・・式（３）
Ｒ４Ｒ５Ｒ６ＳｉＯＲ１０・・・式（４）
（式１〜４中のＲ１〜Ｒ１０は、互いに独立に、水素または、それぞれ置換基を有していてもよい、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基を含む基である。前記の少なくとも一つ含まれた化合物中に、Ｒ１〜Ｒ６のいずれかが含まれる場合には、その少なくとも一つが、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む。）
これらの剤は、容易に、加水分解物、縮合物およびそれらの混合物に変性することができる。このため、これらの剤や、加水分解物、縮合物およびそれらの混合物を使用することにより、上記効果を与える表面疎水化膜を容易に作製することができる。
Ｒ７、Ｒ８、Ｒ９およびＲ１０は、オルガノシランの加水分解物や縮合の際に系外に取り除かれるため、たとえ硫黄原子、リン原子、窒素原子が含まれていても、作製された表面疎水化膜中には実質的に留まらない。これに対して、Ｒ１〜Ｒ６は、系内に留まり、「硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む表面疎水化膜」の要件を満たすようになる。
上記において、「前記の少なくとも一つ含まれた化合物中に、Ｒ１〜Ｒ６のいずれかが含まれる場合には、その少なくとも一つが、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む」とは、例えば、式（２）で表される化合物のみを使用した場合には、Ｒ１が、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含むことを意味し、式（２）で表される化合物と式（３）で表される化合物とを使用した場合には、Ｒ１、Ｒ２、Ｒ３の少なくともいずれか一つが、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含むことを意味し、式（４）で表される化合物のみを使用した場合には、Ｒ４またはＲ５またはＲ６が、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含むことを意味する。
なお、式（１）で表される化合物は、膜形成後には、硫黄、リンまたは窒素を含むべき基が残らなくなるので、それだけでは、本発明に係る表面疎水化膜を構成し得ない。従って、式（１）で表される化合物を使用する場合には、常に、上記の（２）〜（４）のいずれかの式で表される化合物を少なくとも一つ含む条件が必要となる。
Ｒ１〜Ｒ６の中に含まれる硫黄、リンまたは窒素の形態については特に制限はなく、表面疎水化膜中に留まるものであればよい。具体的には、−Ｓ−、−ＳＨ、−Ｎ−、−ＮＲ２（Ｒは水素またはアルキル基またはフェニル基）、−ＰＲ３（Ｒは水素またはアルキル基またはフェニル基）、−ＮＣＯ、−ＨＮ（ＣＯ）Ｎ２Ｈ、−ＰＲ３（Ｒは水素またはアルキル基またはフェニル基）、−（ＰＯ）（ＯＲ）２（Ｒは水素またはアルキル基またはフェニル基）、（Ｒ）（ＰＯ２−Ｎａ＋）Ｏ−（Ｒは水素またはアルキル基またはフェニル基）等を挙げることができる。これらの基は、いずれも−ＯＨより極性が小さく、従って、表面疎水化膜の誘電率上昇や疎水化に対する影響が最小限に抑えられ、かつ、極性基として、配線との密着性に寄与しているものと考えられる。更に、ケトン結合等他の結合を含んでいてもよい。
式（１）〜（４）で表される化合物の例を下記に示す。なお、下記の構造のメチレン基のつながりに不飽和結合が導入された構造も式（１）〜（４）で表される化合物の例として含めることができる。
Ｈ２Ｎ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
Ｈ２Ｎ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
Ｈ２Ｎ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＨ）３
Ｈ２Ｎ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
Ｈ２Ｎ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
Ｈ２Ｎ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＨ）３
Ｈ２Ｎ（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
Ｈ２Ｎ（ＣＨ２）Ｓｉ（ＯＣＨ３）３
Ｈ２Ｎ（ＣＨ２）Ｓｉ（ＯＨ）３
Ｈ３Ｃ（ＮＨ）（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
Ｈ３Ｃ（ＮＨ）（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣＨ３）２
（Ｈ３Ｃ）２Ｎ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣ２Ｈ５）２
（Ｈ３Ｃ）２Ｎ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
（Ｃ６Ｈ５）ＨＮ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
（Ｃ６Ｈ５）（Ｈ３ＣＯ）２ＳｉＯ（ＣＨ２）（ＣＨ２）Ｎ（Ｃ５Ｈ１０）
ＯＣＮ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
ＨＣｏＣ（ＣＨ２）（ＣＯ）（ＮＨ）（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
（Ｈ３Ｃ）３ＣＯ（ＣＯ）（ＮＨ）（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
Ｈ２Ｎ（ＣＯ）（ＮＨ）（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
Ｈ２Ｎ（ＣＯ）（ＮＨ）（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
（Ｈ５Ｃ２Ｏ）２（ＰＯ）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣ２Ｈ５
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＨ）３
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）Ｓｉ（ＯＣＨ３）３
（Ｃ６Ｈ５）２Ｐ（ＣＨ２）Ｓｉ（ＯＨ）３
（Ｈ３Ｃ）（ＰＯ２−Ｎａ＋）Ｏ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＨ）３
ＨＳ（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
ＨＳ（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣ２Ｈ５）２
ＨＳ（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣ２Ｈ５
ＨＳ（ＣＨ２）Ｓｉ（ＯＣＨ３）３
ＨＳ（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣＨ３）２
ＨＳ（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣＨ３
ＨＳ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
ＨＳ（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣ２Ｈ５）２
ＨＳ（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣ２Ｈ５
ＨＳ（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
ＨＳ（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣＨ３）２
ＨＳ（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣＨ３
ＨＳ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣ２Ｈ５）３
ＨＳ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣ２Ｈ５）２
ＨＳ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣ２Ｈ５
ＨＳ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＯＣＨ３）３
ＨＳ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）（ＯＣＨ３）２
ＨＳ（ＣＨ２）（ＣＨ２）（ＣＨ２）Ｓｉ（ＣＨ３）２ＯＣＨ３
なお、（６）〜（８）のＸ１〜Ｘ６に硫黄原子、リン原子および／または窒素原子が含まれる場合も、上記（２）〜（４）のＲ１〜Ｒ６についての上記説明と同様に考えることができる。
上記表面疎水化膜形成材料は、使用される状態においてｐＨが４〜１０であることが好ましい。この範囲を外れると、材料のポリマー化が進み、生成される表面疎水化膜が厚くなるため、配線層に求められる低誘電率等の別の特性が達成できなくなるためである。なお、使用される状態においてｐＨを測定し得ない場合にはこの条件を適用することはできないが、一般的には、表面疎水化膜形成材料中に水やアルコールが含まれることになるので、ｐＨの測定は可能である。ｐＨは常温で測定される。
本発明に係る表面疎水化膜形成材料を用いる半導体装置の製造方法としては、上記の条件を満足する限り、どのような方法でもよい。具体的には、半導体装置上の絶縁膜に接して上記表面疎水化膜形成材料を塗布し、その後半導体装置を８０℃〜５００℃で０．５〜１８０分間加熱して表面疎水化膜を形成することが含まれていればよい。なお、この場合の「半導体装置」には製造途中の半導体装置も含まれる。このような範囲の下限を外れると表面疎水化膜の固化や硬化が不十分となり得る。このような範囲の上限を外れても特段の効果は得られない場合が多い。
このような加熱工程を含むことで絶縁膜と表面疎水化膜形成材料の間の反応が促進され、配線間リーク電流量がより少なく、配線との密着性も向上し、信頼性がより高い配線層を得ることができる。
絶縁膜がシラノール基を有していると反応がより促進され好ましい。また、すでに述べた理由から、絶縁膜がダメージを伴う処理を受けたものであることが好ましい。
塗布の方法、表面疎水化膜の材料、塗布方法、膜厚、塗布の際の系の雰囲気、絶縁膜の種類、比誘電率等についての好ましい要件は、すでに述べたとおりである。
このようにして、本発明に係る表面疎水化膜形成材料を用いて、「配線との密着強度の高い表面疎水化膜」を形成することができ、これにより、リーク電流量が少なく、ＥＭ耐性、ＴＤＤＢ耐性の高い配線層を得ることができる。このような配線層を用いれば消費電力が小さく、信頼性の高い半導体装置を製造することができる。本発明は、例えばＩＣ、ＬＳＩ等の高集積度の半導体装置に好適に適用できる。
本発明による表面疎水化膜形成材料は、特に、
（Ｉ）半導体装置の配線溝やビア孔をエッチングで形成する工程
（ＩＩ）次いで、表面疎水化膜を形成する工程
（ＩＩＩ）次いで、バリアメタル層を形成する工程
を含むように用いると、実際半導体装置の製造に好適に応用でき、効果的である。具体的には、配線との密着強度を向上させると共に、エッチングによる配線溝側壁の絶縁膜表面または絶縁膜中の水分を低減することができ、配線間のリーク電流量がより少なく、またより信頼性の高いＬＳＩ配線層を形成可能になる。
次に本発明の実施例および比較例を詳述するが、本発明はこれらによって限定されるものではない。
［例１］
低誘電率絶縁膜を形成するため、まず、
テトラエトキシシラン ２０．８ｇ（０．１ｍｏｌ）
メチルトリエトキシシラン １７．８ｇ（０．１ｍｏｌ）
グリシドキシプロピルトリメトキシシラン ２３．６ｇ（０．１ｍｏｌ）
メチルイソブチルケトン ３９．６ｇ
の組成比の溶液２００ｍＬを反応容器に仕込み、１％のテトラメチルアンモニウムハイドロキサイド水溶液を１６．２ｇ（０．９ｍｏｌ）を１０分間滴下し、滴下終了後２時間の熟成反応を行った。次いで、硫酸マグネシウム５ｇを添加して過剰の水分を除去した後、熟成反応により生成したエタノールをロータリーエバポレータにより反応溶液が５０ｍＬになるまで除去し、次いで、得られた反応溶液にメチルイソブチルケトンを２０ｍＬ添加し、比誘電率２．５の塗布型低誘電率絶縁材料前躯体塗布溶液を作製した。
この塗布型低誘電率絶縁材料を低抵抗基板上に２５０ｎｍの膜厚になるようにスピンコートし、２５０℃，３分でプリベークを行った後、Ｎ２雰囲気の電気炉にて、４００℃，３０分の条件でキュアを行った。膜厚を測定したところ、２００ｎｍであった。更にＯ２雰囲気中で基板上部からプラズマ処理を行った。このプラズマ処理は、本発明に係る「絶縁膜へのダメージ付与を伴う処理」のモデルである。
その後の段階で、何の処理も行わなかったサンプルをサンプル１、ヘキサメチルジシラン（ＨＭＤＳ）をスピンコートしたのち２５０℃で１分ベークしたものをサンプル２、１，３ジメチルテトラエトキシジシロキサン（ＤＴＤＳ）を１重量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した膜形成材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル３、ビス（トリエトキシシリル）メタン（ＢＴＳＭ）を１重量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した膜形成材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル４、メルカプトメチルトリメトキシシラン（ＭＭＴＭＳ）を１重量％メタノールに溶解させて平均分子量が１０００以下になるよう調節した膜形成材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル５、Ｎ−メチルアミノプロピルトリメトキシシラン（ＭＡＰＴＭＳ）を１重量％メタノールに溶解させて平均分子量が１０００以下になるよう調節した膜形成材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル６、ジエチルホスフェートエチルトリエトキシシラン（ＤＥＰＥＴＥＳ）を１重量％エタノールに溶解させて平均分子量が１０００以下になるよう調節した膜形成材料をスピンコートしたのち２５０℃で１分ベークしたものをサンプル７とした。更に、上記塗布型低誘電率絶縁材料を２００ｎｍの膜厚になるように同様に成膜し、４００℃，３０分の条件でのキュアまでは行ったが、その後の処理を行わなかったものをサンプル８とした。なお、熱処理は系を窒素雰囲気下に保った。サンプル５〜７が本発明の実施例である。
上記サンプル１〜８の絶縁膜表面にメタルマスクを用いて金を１００ｎｍの膜厚で蒸着し、電界−電流特性を測定した。得られた膜の０．１ＭＶ／ｃｍおよび１ＭＶ／ｃｍにおける電流密度Ｊ（Ａ／ｃｍ２）特性を表１に示す。電界−電流特性はプレシジョン半導体パラメータ・アナライザ（４１５６Ｃ、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）で測定を行った。電流密度がより小さい方が、実際の配線層におけるリーク電流量がより小さくなると考えることができる。
また、上記サンプル１〜８上にタンタルを２０ｎｍ、更にその上に酸化防止膜を２００ｎｍ成膜し、セバスチャン法を用いて密着強度測定を２０点行った。測定にはクアッドグループ社製の装置セバスチャンファイブを用いた。タンタルと絶縁膜界面で剥がれた個数を表１に示す。剥がれのより少ない方が、実際の配線層におけるＥＭ耐性がより大きくなると考えることができる。
この結果から、サンプル５，６，７が、エッチングなしの場合（サンプル８）と同等の電流密度特性が得られ、更にバリアメタルに用いられるタンタルとの強い密着性が得られたことが理解される。サンプル５でも改善が見られた。ＨＭＤＳ、ＤＴＤＳ、ＢＴＳＭで密着強度が良好な結果を与えないのは、表面の疎水化を行えても、密着強度が低下したのではないかと考えられる。
なお、ＤＴＤＳ、ＢＴＳＭ、ＭＭＴＭＳ、ＭＡＰＴＭＳ、ＤＥＰＥＴＥＳはそれぞれ１重量％エタノールに溶解させて平均分子量が１０００以下になるよう膜形成材料を調節した。サンプル３〜７の膜の膜厚は５ｎｍであった。サンプル２は膜そのものが形成されなかった。サンプル３〜７については、ＳｉＯ骨格が存在することを、Ｘ線光電子分光法で確認した。
サンプル５をエネルギー分散形Ｘ線分光法（ＥＤＳ法）で測定したところ、表面疎水化膜中と低誘電率絶縁膜中の硫黄原子の検出強度比は１０倍以上であった。
サンプル６をエネルギー分散形Ｘ線分光法（ＥＤＳ法）で測定したところ、表面疎水化膜中と低誘電率絶縁膜中の窒素原子の検出強度比は２０倍以上であった。
サンプル７をエネルギー分散形Ｘ線分光法（ＥＤＳ法）で測定したところ、表面疎水化膜中ではリン原子が検出されたが、低誘電率絶縁膜中ではリン原子は検出されなかった。
ＧＰＣ（ガスクロマトグラフィ）を用いて測定した分子量から、それぞれの膜形成材料液中の１分子あたりのケイ素原子数を計算したところ、ケイ素原子数はサンプル３〜７について、それぞれ１２個、１１個、８個、７個、５個であった。
Figure 2008111134
 ［例２］
図１〜１０に本発明に係る多層配線実施例の作製法を示す。まず、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂとサイドウォール絶縁膜３とを有するゲート電極４を形成したトランンジスタ層を形成したシリコンウェハ１（ステップ１）に、層間絶縁膜６（リンガラス）およびストッパ膜７を形成し（ステップ２）、電極取り出し用のコンタクトホール２１を形成した（ステップ３）。
このコンタクトホールにスパッタ法でＴｉＮ８を５０ｎｍ形成した（ステップ４）後、ＷＦ６と水素とを混合し還元することで導体プラグ９を埋め込み（ステップ５）、ＣＭＰによりビア２５以外の部分を除去した（ステップ６）。続いて低誘電率被膜（配線分離絶縁膜）１０をシリコンウェハの平板上２５０ｎｍとなる条件で成膜を行った後、層間絶縁膜の保護膜としてＴＥＯＳ−ＳｉＯ２１１を５０ｎｍ積層した（ステップ７）。
１層目配線のパターンを有するレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより、この膜を加工し、配線溝２２を設けた（ステップ８）。この配線溝２２に、例１のサンプル５の処理を行い、表面疎水化膜１２を成層した（ステップ９）。
更にこの配線溝に、Ｃｕの絶縁膜へのバリアメタルとして働くＴｉＮ８を５０ｎｍと電解メッキの際に電極として働くシード層２３（Ｃｕ５０ｎｍ）をスパッタにより形成した（ステップ１０）。更に、電解メッキによりＣｕ層１７を６００ｎｍ積層した（ステップ１１）後、ＣＭＰにより配線パターン部以外のメタルを除去し、配線層２４を形成した（ステップ１２）。
次に、ビア層と配線層とを同時に形成するデュアルダマシン法について説明する。
第１層目配線層上にＣｕ拡散防止を目的としてキャップ層１９（ＳｉＮ）を５０ｎｍ成膜し、プラズマＣＶＤ法により形成したＳＩＯＣ膜１３を２５０ｎｍ積層した。配線層部分にはまず、シランとアンモニアガスを用いてプラズマＣＶＤによりストッパ膜としてＳｉＮ膜１４を５０ｎｍ成膜し、低誘電率絶縁膜１５をシリコンウェハの平板上４００ｎｍとなる条件で成膜を行った後に層間絶縁膜の保護膜としてＴＥＯＳ−ＳｉＯ２１６を５０ｎｍを積層した（ステップ１３）。
この絶縁膜に対し、ビアパターンを有するレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマによりガス組成を変えることで、ＳｉＯ２膜１６／低誘電率絶縁膜１５／ＳｉＮ膜１４／ＳｉＯＣ膜１３／キャップ層１９の順に加工した（ステップ１４）。続いて、第２層目配線パターンを有するレジスト層をマスクに、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマにより更に加工した（ステップ１５）。
このビア穴３０と配線溝２６に、例１のサンプル５の処理を行い、表面疎水化膜２０を成層し、更にこのビアと配線溝に、Ｃｕの絶縁膜へのバリアメタルとして働くＴｉＮ８を５０ｎｍと電解メッキの際に電極として働くシード層２７（Ｃｕ）を５０ｎｍスパッタにより形成した（ステップ１６）。電解メッキによりＣｕ層１８を１４００ｎｍ積層した（ステップ１７）後、ＣＭＰにより配線パターン部以外のメタルを除去し、ビア２８と配線層２９とを形成した（ステップ１８）。以下、上記工程を繰り返し、３層配線を形成した。試作した多層配線を用いて電流密度を１ＭＡ（メガアンペア）／ｃｍ２としてビアのＥＭ測定を行ったところ、５００時間経過しても不良の発生はなかった。
なお、上記の構造体に、更に同様の構造を積層し、全部で６層の多層配線構造を作成し、最上部に、図１３のステップ１９に示すような電極パッドコンタクト層用の絶縁膜（ＳｉＯ２、５００ｎｍ、プラズマＣＶＤで成膜）３１、ＴｉＮバリア層３２、Ｗを埋め込んだコンタクトホール３３、パッシベーション膜３４、電極パッド３５からなる構造体を載置して、半導体装置を作製した。
［例３］
例２において、表面疎水化層１２、２０を例１のサンプル６を用いて作製し、他は全く同様にして３層配線を形成した。試作した多層配線を用いて電流密度を１ＭＡ／ｃｍ２としてビアのＥＭ測定を行ったところ、５００時間経過しても不良の発生はなかった。
［例４］
例２において、表面疎水化層１２、２０を例１のサンプル７を用いて作製し、他は全く同様にして３層配線を形成した。試作した多層配線を用いて電流密度を１ＭＡ／ｃｍ２としてビアのＥＭ測定を行ったところ、５００時間経過しても不良の発生はなかった。
［比較例１］
例２において、表面疎水化膜１２、２０を形成せず、他は全く同様にして３層配線を形成した。試作した多層配線を用いて電流密度を１ＭＡ／ｃｍ２としてビアのＥＭ測定を行ったところ、不良の発生までの経過時間のメジアンは４０時間であった。
本発明は、消費電力が小さく、信頼性の高い半導体装置の製造に利用できる。

Claims (12)

  1. 絶縁膜と接触した、当該接触時の当該絶縁膜よりも疎水性の大きい表面疎水化膜であって、その反対側の面で配線とも接触し、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む表面疎水化膜を形成する材料。
  2. 前記表面疎水化膜形成材料が、平均分子量が１０００以下である条件と、１分子内に含まれるケイ素原子の数が２０以下である条件との少なくともいずれか一つを満たすケイ素化合物を含有してなるものである、請求項１に記載の表面疎水化膜形成材料。
  3. 前記ケイ素化合物が、オルガノシラン、オルガノシランの加水分解物および縮合物ならびにそれらの混合物からなる群から選ばれたものである、請求項２に記載の表面疎水化膜形成材料。
  4. 前記オルガノシランを加水分解して得られる生成物中に含まれる成分と同一物質である溶媒を含む、請求項３に記載の表面疎水化膜形成材料。
  5. 前記オルガノシランが、下記（２）〜（４）のいずれかの式で表される化合物を少なくとも一つ含み、オプションで下記（１）の式で表される化合物を含む、請求項３または４に記載の表面疎水化膜形成材料。
    Ｓｉ（ＯＲ７）４・・・・・・式（１）
    Ｒ１Ｓｉ（ＯＲ８）３・・・・・式（２）
    Ｒ２Ｒ３Ｓｉ（ＯＲ９）２・・・式（３）
    Ｒ４Ｒ５Ｒ６ＳｉＯＲ１０・・・式（４）
    （式１〜４中のＲ１〜Ｒ１０は、互いに独立に、水素または、それぞれ置換基を有していてもよい、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基を含む基である。前記の少なくとも一つ含まれた化合物中に、Ｒ１〜Ｒ６のいずれかが含まれる場合には、その少なくとも一つが、硫黄原子、リン原子および窒素原子からなる群から選ばれた少なくとも一つの原子を含む。）
  6. 少なくとも絶縁膜と配線とを含んでなる多層配線構造であって、前記絶縁膜と前記配線層の間に請求項１〜５のいずれかに記載の表面疎水化膜形成材料を用いて作製された表面疎水化膜を有する多層配線構造。
  7. 少なくとも絶縁膜と配線層とトランジスタとを含んでなる半導体装置であって、前記絶縁膜と前記配線層の間に請求項１〜５のいずれかに記載の表面疎水化膜形成材料を用いて作製された表面疎水化膜を有する半導体装置。
  8. 半導体装置上の絶縁膜に接して請求項１〜５のいずれかに記載の表面疎水化膜形成材料を塗布することと、
    その後当該塗布された膜を８０℃〜５００℃で０．５〜１８０分間加熱して表面疎水化膜を形成することと
    を含む半導体装置の製造方法。
  9. 前記絶縁膜に表面疎水化膜形成材料を塗布する前に、エッチングまたは化学的機械研磨を行う、請求項８に記載の半導体装置の製造方法。
  10. 前記絶縁膜が層間絶縁膜と層間絶縁膜の保護膜との少なくともいずれか一方である、請求項９に記載の半導体装置の製造方法。
  11. 前記絶縁膜が、下記式（５）〜（８）で表されるオルガノシランを単独または組み合わせ、テトラアルキルアンモニウムハイドロオキサイドの存在下、加水分解して得られるケイ素化合物を含む液状組成物を、被加工基材上に塗布し、当該被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理し、当該加熱処理により加熱された被膜を３５０℃より高く４５０℃以下の温度で焼成することを含んでなる処理により得られたものである、請求項８〜１０のいずれかに記載の半導体装置の製造方法。
    Ｓｉ（ＯＲ１１）４・・・・・・式（５）
    Ｘ１Ｓｉ（ＯＲ１２）３・・・・式（６）
    Ｘ２Ｘ３Ｓｉ（ＯＲ１３）２・・・式（７）
    Ｘ４Ｘ５Ｘ６ＳｉＯＲ１４・・・式（８）
    （式（５）〜（８）中、Ｘ１〜Ｘ６は、互いに独立に、水素原子、フッ素原子または、それぞれ置換基を有していてもよい、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基およびビニル基からなる群から選ばれた基を含む基である。Ｒ１１〜Ｒ１４は互いに独立に、それぞれ置換基を有していてもよい、炭素数１〜２０のアルキル基、炭素数２〜２０のアルケニル基、アルキニル基、アルキルカルボニル基、アルケニルアルキル基およびアルキニルアルキル基ならびに炭素数６〜２０のアリール基からなる群から選ばれた基を含む基である。）
  12. 前記絶縁膜が比誘電率２．７以下である、請求項８〜１１のいずれかに記載の半導体装置の製造方法。
JP2009503777A 2007-03-15 2007-03-15 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法 Active JP5131267B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/000228 WO2008111134A1 (ja) 2007-03-15 2007-03-15 表面疎水化膜、表面疎水化膜形成材料、配線層、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008111134A1 true JPWO2008111134A1 (ja) 2010-06-24
JP5131267B2 JP5131267B2 (ja) 2013-01-30

Family

ID=39759085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009503777A Active JP5131267B2 (ja) 2007-03-15 2007-03-15 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8089138B2 (ja)
EP (1) EP2124249B1 (ja)
JP (1) JP5131267B2 (ja)
KR (1) KR101132095B1 (ja)
CN (1) CN101647106B (ja)
WO (1) WO2008111134A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5953707B2 (ja) * 2011-11-11 2016-07-20 セントラル硝子株式会社 窒化ケイ素含有ウェハ用の表面処理剤、表面処理液、及び表面処理方法
CN105336662B (zh) * 2014-05-29 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102352232B1 (ko) * 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
CN107966865A (zh) * 2017-12-18 2018-04-27 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示面板
TW202113488A (zh) * 2019-08-21 2021-04-01 美商布魯爾科技公司 用於euv微影之底層

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035705A (ja) * 2005-07-22 2007-02-08 Jsr Corp 表面疎水化方法、表面疎水化用組成物、ならびに半導体装置およびその製造方法
JP2007053300A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd シリカ系被膜の製造方法、シリカ系被膜および半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267946A (ja) 1993-03-16 1994-09-22 Kawasaki Steel Corp 金属膜の選択形成方法
US6770572B1 (en) 1999-01-26 2004-08-03 Alliedsignal Inc. Use of multifunctional si-based oligomer/polymer for the surface modification of nanoporous silica films
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US6743643B2 (en) * 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
JP4261297B2 (ja) 2002-09-09 2009-04-30 三井化学株式会社 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035705A (ja) * 2005-07-22 2007-02-08 Jsr Corp 表面疎水化方法、表面疎水化用組成物、ならびに半導体装置およびその製造方法
JP2007053300A (ja) * 2005-08-19 2007-03-01 Fujitsu Ltd シリカ系被膜の製造方法、シリカ系被膜および半導体装置

Also Published As

Publication number Publication date
WO2008111134A1 (ja) 2008-09-18
CN101647106A (zh) 2010-02-10
CN101647106B (zh) 2011-10-05
US20090309196A1 (en) 2009-12-17
KR20100005022A (ko) 2010-01-13
EP2124249B1 (en) 2015-03-04
KR101132095B1 (ko) 2012-04-04
US8089138B2 (en) 2012-01-03
EP2124249A4 (en) 2010-12-29
JP5131267B2 (ja) 2013-01-30
EP2124249A1 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
US7368377B2 (en) Method for selective deposition of a thin self-assembled monolayer
US7498520B2 (en) Semiconductor multilayer wiring board and method of forming the same
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
KR100875695B1 (ko) 계면 러프니스 완화막, 계면 러프니스 완화막 형성 재료,이들을 이용한 배선층 및 반도체 장치, 및 반도체 장치의제조 방법
KR101413803B1 (ko) 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법
JP5267552B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP5071474B2 (ja) 半導体装置および半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
CN100539114C (zh) 界面粗糙度降低膜、其原料、由其制得的布线层和半导体器件、制造半导体器件的方法
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
WO2009040670A2 (en) Semiconductor device and manufacturing method therefor
JP2011233925A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5131267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150