KR101058659B1 - 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치 - Google Patents

반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR101058659B1
KR101058659B1 KR1020097008051A KR20097008051A KR101058659B1 KR 101058659 B1 KR101058659 B1 KR 101058659B1 KR 1020097008051 A KR1020097008051 A KR 1020097008051A KR 20097008051 A KR20097008051 A KR 20097008051A KR 101058659 B1 KR101058659 B1 KR 101058659B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
film
semiconductor
adhesive
layer
Prior art date
Application number
KR1020097008051A
Other languages
English (en)
Other versions
KR20090057134A (ko
Inventor
다카시 히라노
아키츠구 사사키
나오야 오다
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20090057134A publication Critical patent/KR20090057134A/ko
Application granted granted Critical
Publication of KR101058659B1 publication Critical patent/KR101058659B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명의 반도체용 필름은 접착층과 제1 점착층과 제2 점착층이 이 순서대로 첩착(貼着)되어 이루어지고, 상기 제2 점착층의 외주부가 상기 제1 점착층의 외주 테두리를 넘어 존재하며, 상기 접착층의 제1 점착층과 반대측의 면에 반도체 웨이퍼를 적층하고, 상기 제2 점착층의 상기 외주부에 웨이퍼 링을 첩착하여 상기 반도체용 웨이퍼를 절단할 때에 이용하는 반도체용 필름으로서, 상기 제1 점착층의 상기 접착층에 대한 접착력 A1(cN/25㎜㎜)이 상기 제2 점착층의 상기 웨이퍼 링에 대한 접착력 A2(cN/25㎜)보다 낮은 것을 특징으로 한다. 본 발명의 반도체 장치는 상기에 기재된 반도체용 필름을 이용하여 제조된 것을 특징으로 한다.

Description

반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치{FILM FOR SEMICONDUCTOR, METHOD FOR PRODUCING FILM FOR SEMICONDUCTOR, AND SEMICONDUCTOR DEVICE}
본 발명은 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치에 관한 것이다.
최근 전자기기의 고기능화와 모바일 용도로의 확대에 대응하여 반도체 장치의 고밀도화, 고집적화에 대한 요구가 높아져서 IC 패키지의 대용량 고밀도화가 진척되고 있다. 이들 반도체 장치의 제조 방법으로는, 규소, 갈륨, 비소 등으로 이루어진 반도체 웨이퍼에 점착 시트를 첩부하고, 반도체 웨이퍼의 주위를 웨이퍼 링으로 고정하면서 다이싱 공정으로 상기 반도체 웨이퍼를 개개의 반도체 소자로 절단 분리(개편화(個片化))한 후, 익스팬딩 공정, 개편화한 반도체 소자의 픽업을 행하고, 이어서, 이 반도체 소자를 금속 리드 프레임 혹은 기판(예를 들어 테이프 기판, 유기 경질 기판 등)에 탑재하기 위한 다이 본딩 공정으로 이송한다.
픽업된 반도체 소자는 다이 본딩 공정에서 액상 에폭시 접착제 등의 액상 다 이 어태치재를 통하여 리드 프레임 혹은 기판에 접착되어 반도체 장치가 제조된다.
그러나, 다단으로 반도체 소자를 겹칠 필요가 있기 때문에 반도체 웨이퍼의 박형화가 진행되고 있어, 종래의 다이 본딩재인 수지 페이스트를 이용하여 적당량의 접착제를 도포하는 것이 곤란하였다. 즉, 반도체 소자로부터 수지 페이스트가 비어져 나오거나, 수지 페이스트가 경화한 후에 반도체 소자가 휘거나 하여, 패키지에 조립시킬 때의 신뢰성이 저하되는 경우가 있었다. 또, 수지 페이스트의 도포 공정은 번잡하기도 하여 프로세스를 간략화하기 위해서도 개선·개량이 요구되고 있다.
이런 문제의 해결을 위해서, 액상 다이 어태치재 대신에 필름상 접착제를 다이 어태치재로서 사용하는 것이 제안되어 일부에서는 이미 사용되고 있다(예를 들어, 특허문헌 1: 일본 특개 2002-353252호 공보, 특허문헌 2: 일본 특개 2002-294177호 공보 참조). 또한, 공정 단축의 이유로 인하여 점착 시트와 필름상의 다이 어태치재가 일체로 되어 있는 점접착 필름도 일부에서는 사용되고 있다.
본 발명의 목적은 상술한 바와 같은 점착 시트와 필름상의 다이 어태치재가 일체로 되어 있는 점접착 필름에서는 반도체 웨이퍼에 첩착(貼着)이 예정되는 부분과 웨이퍼 링에 첩착이 예정되는 부분에서는 요구되는 기능이 다르기 때문에, 이들 다른 요구의 쌍방을 만족하는 것이 가능한 반도체용 필름을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 하기 (1)~(8)에 기재된 본 발명은,
(1) 접착층과 제1 점착층과 제2 점착층이 이 순서대로 첩착되어 이루어지고, 상기 제2 점착층의 외주부가 상기 제1 점착층의 외주 테두리를 넘어 존재하며, 상기 접착층의 제1 점착층과 반대측의 면에 반도체용 웨이퍼를 적층하고, 상기 제2 점착층의 상기 외주부에 웨이퍼 링을 첩착하여 상기 반도체용 웨이퍼를 절단할 때에 이용하는 반도체용 필름으로서, 상기 제1 점착층의 상기 접착층에 대한 접착력 A1(cN/25㎜)이 상기 제2 점착층의 상기 웨이퍼 링에 대한 접착력 A2(cN/25㎜)보다 낮은 것을 특징으로 하는 반도체용 필름.
(2) 접착력 A1과 접착력 A2의 비(A2/A1)가 1.2~100인 상기 (1)에 기재된 반도체용 필름.
(3) 접착력 A1이 10~80cN/25㎜인 상기 (1)에 기재된 반도체용 필름.
(4) 접착력 A2가 100~1,000cN/25㎜인 상기 (1)에 기재된 반도체용 필름.
(5) 상기 접착층의 상기 반도체용 웨이퍼에 대한 접착력 A3(cN/25㎜)이 접착력 A1보다 큰 것인 상기 (1)에 기재된 반도체용 필름.
(6) 상기 접착층은 이형 필름을 가지는 것인 상기 (1)에 기재된 반도체용 필름.
(7) 상기 (1)에 기재된 반도체용 필름을 제1 기재 필름 상에 형성하는 반도체용 필름의 제조 방법으로서, 상기 제1 기재 필름과 상기 접착층이 적층된 접착층 중간체와 상기 제1 점착층을 상기 접착층과 상기 제1 점착층이 인접하도록 적층하여 제1 적층체를 얻는 공정과, 상기 적층체에 대해 상기 제1 기재 필름을 남기고 상기 접착층 및 상기 제1 점착층의 유효 영역의 외주를 제거하는 공정과, 제2 기재 필름에 상기 제2 점착층이 적층된 제2 점착층 중간체의 제2 점착층과 상기 제1 점착층이 인접하도록 적층하는 공정을 가지고 있는 것을 특징으로 하는 반도체용 필름의 제조 방법.
(8) 상기 (1)에 기재된 반도체용 필름을 이용하여 제조된 것을 특징으로 하는 반도체 장치.
발명을 실시하기 위한 바람직한 형태
이하, 본 발명의 반도체용 필름 및 반도체 장치에 대하여 상세하게 설명한다.
본 발명의 반도체용 필름은 접착층과 제1 점착층과 제2 점착층이 이 순서대로 첩착되어 이루어지고, 상기 제2 점착층의 외주부가 상기 제1 점착층의 외주 테두리를 넘어 존재하며, 상기 접착층의 제1 점착층과 반대측의 면에 반도체 웨이퍼를 적층하고, 상기 제2 점착층의 상기 외주부에 웨이퍼 링을 첩착하여 상기 반도체용 웨이퍼를 절단할 때에 이용하는 반도체용 필름으로서, 상기 제1 점착층의 상기 접착층에 대한 접착력 A1(cN/25㎜)이 상기 제2 점착층의 상기 웨이퍼 링에 대한 접착력 A2(cN/25㎜)보다 낮은 것을 특징으로 한다.
본 발명의 반도체 장치는 상기에 기재된 반도체용 필름을 이용하여 제조된 것을 특징으로 한다.
우선 반도체용 필름에 대하여 설명한다.
반도체용 필름(10)은 제1 점착층(1)과 제2 점착층(2)과 접착층(3)을 가지고 있다. 도 1에 나타낸 바와 같이, 반도체용 필름(10)은 접착층(3)과 제1 점착층(1)과 제2 점착층(2)이 이 순서대로 첩착되어 있다. 제2 점착층(2)의 외주부(21)는 제1 점착층(1)의 외주 테두리(11)를 넘어 존재하고 있다. 제2 점착층(2)의 하측(도 1 중의 하측)에는 제2 기재 필름(지지 필름)(4)이 마련되어 있다.
이하, 각 부재에 대하여 설명한다.
제1 점착층(1)은 종래부터 이런 종류의 용도에 이용되어 온 점착제를 이용할 수 있다. 구체적으로는 아크릴계 점착제, 고무계 점착제 등을 포함하는 제1 수지 조성물로 구성되어 있다.
상기 아크릴계 점착제로는, 예를 들어 (메타)아크릴산 및 그들의 에스테르로 구성되는 수지, (메타)아크릴산 및 그들의 에스테르와 그것들과 공중합 가능한 불포화 단량체(예를 들어 아세트산 비닐, 스티렌, 아크릴로니트릴 등)의 공중합체 등이 이용된다. 또, 이들 수지를 2종류 이상 혼합해도 된다. 이들 중에서도 (메타)아크릴산 메틸, (메타)아크릴산 에틸헥실 및 (메타)아크릴산 부틸로부터 선택되는 1종 이상과, (메타)아크릴산 히드록시에틸 및 아세트산 비닐 중에서 선택되는 1종 이상의 공중합체가 바람직하다. 이에 의해, 피착체와의 밀착성이나 점착성의 제어가 용이하게 된다.
상기 제1 수지 조성물에는 점착성(접착성)을 제어하기 위해서 우레탄 아크릴레이트, 아크릴레이트 모노머, 다가 이소시아네이트 화합물(예를 들어, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트) 등의 이소시아네이트 화합물 등의 모노머 및 올리고머를 첨가해도 된다. 또, 접착 강도 및 전단(shear) 강도를 높일 목적에서 로진 수지, 테르펜 수지, 쿠마론 수지, 페놀 수지, 스티렌 수지, 지방족계 석유 수지, 방향족계 석유 수지, 지방족 방향족계 석유 수지 등의 점착 부여재 등을 첨가해도 된다.
제1 점착층(1)의 접착층(3)에 대한 접착력 A1은 후술하는 제2 점착층(2)의 웨이퍼 링에 대한 접착력 A2보다 낮아진다. 구체적으로, 이와 같은 접착력 A1은 전술한 아크릴계 수지 등의 종류, 모노머 등의 종류, 함유량 등으로 조정할 수 있다.
예를 들어, 상기 아크릴계 수지 100중량부에 대해, 아크릴레이트 모노머 1~50중량부와 이소시아네이트 화합물 0.1~10중량부를 배합하는 경우를 들 수 있다.
여기서 접착력 A1(접착력 A2도 마찬가지임)은, 예를 들어 점착 필름을 25㎜ 폭으로 직사각형 모양으로 절단하여 23℃(실온)에서 점착 필름에 붙이고, 23℃(실온)에서 점착 필름을 박리각 180°로 벗겼을 때의 점착력을 측정하였다(점착 필름의 인장 속도는 300㎜/min).
또, 상기 접착력 A1은 상술한 아크릴계 수지 등의 종류에 의한 조정 이외에, 방사선 중합성 중합 개시제를 배합하고 자외선 등을 조사함으로써, 모노머(예를 들어, 아크릴레이트 모노머, 이소시아네이트) 등을 중합시킴으로써 접착력을 저하시키는 방법을 사용할 수 있다.
이 접착력 A1은 특별히 한정되지 않으나 10~80cN/25㎜인 것이 바람직하고, 특히 30~60cN/25㎜인 것이 바람직하다. 접착력이 상기 범위 내이면, 특히 다이싱성, 픽업성이 뛰어나다.
제1 점착층(1)의 두께는 특별히 한정되지 않으나 1~100㎛가 바람직하며, 특히 3~20㎛가 바람직하다. 두께가 상기 하한값 미만이면 충분한 점착력을 확보하는 것이 어려워지는 경우가 있고, 상기 상한값을 넘더라도 그다지 특성에 미치는 영향은 없으며 이점도 얻을 수 없다. 두께가 상기 범위 내이면, 특히 다이싱성, 픽업성이 뛰어나다.
제2 점착층(2)은 전술한 제1 점착층(1)보다 점착성이 높은 것으로 된다. 즉, 제1 점착층(1)의 접착층(3)에 대한 접착력 A1(cN/25㎜)이 제2 점착층(2)의 웨이퍼 링에 대한 접착력 A2(cN/25㎜)보다 낮은 것을 특징으로 한다. 이에 의해, 반도체 웨이퍼 절단시의 작업성과 절단 후의 개편화한 반도체 웨이퍼(반도체 소자)의 픽업성의 양립이 가능해진다. 특히, 두께 200㎛ 이하와 같은 얇은 반도체 소자에 대해서도 양호한 픽업성을 나타낼 수 있다.
제2 점착층(2)은 전술한 제1 점착층(1)과 같은 것을 이용할 수 있다. 구체적으로는 아크릴계 점착제, 고무계 점착제 등을 포함하는 제2 수지 조성물로 구성되어 있다.
상기 아크릴계 점착제로는, 예를 들어 (메타)아크릴산 및 그들의 에스테르로 구성되는 수지, (메타)아크릴산 및 그들의 에스테르와, 그것들과 공중합 가능한 불포화 단량체(예를 들어, 아세트산 비닐, 스티렌, 아크릴로니트릴 등)의 공중합체 등이 이용된다. 또, 이들 공중합체를 2종류 이상 혼합해도 된다. 이들 중에서도 (메타)아크릴산 메틸, (메타)아크릴산 에틸헥실 및 (메타)아크릴산 부틸 중에서 선택되는 1종 이상과 (메타)아크릴산 히드록시에틸 및 아세트산 비닐 중에서 선택되는 1종 이상의 공중합체가 바람직하다. 이에 의해, 피착체와의 밀착성이나 점착성의 제어가 용이해진다.
상기 제2 수지 조성물에는 점착성(접착성)을 제어하기 위해서 우레탄 아크릴레이트, 아크릴레이트 모노머, 다가 이소시아네이트 화합물(예를 들어, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트) 등의 이소시아네이트 화합물 등의 모노머 및 올리고머를 첨가해도 된다. 또, 접착 강도 및 전단 강도를 높일 목적으로 로진 수지, 테르펜 수지, 쿠마론 수지, 페놀 수지, 스티렌 수지, 지방족계 석유 수지, 방향족계 석유 수지, 지방족 방향족계 석유 수지 등의 점착 부여재 등을 첨가해도 된다.
반도체용 필름(10)은 반도체용 웨이퍼를 절단할 때에 제2 점착층(2)의 외주부로서, 제1 점착층(1)이 적층되어 있지 않은 부분(21)에 웨이퍼 링을 첩착하여 이용하나, 이 제2 점착층(2)의 웨이퍼 링에 대한 접착력 A2(cN/25㎜)는 특별히 한정되지 않지만 100~1,000cN/25㎜가 바람직하며, 특히 400~800cN/25㎜가 바람직하다. 접착력 A2가 상기 범위 내이면 익스팬딩시에 점착 시트로부터 반도체 소자 등이 탈락 등 하는 것이 저감되며, 아울러 웨이퍼 링과의 충분한 접착력을 얻을 수 있다.
이와 같은 접착력 A2도 전술한 아크릴계 수지 등의 종류, 모노머 등의 종류, 함유량 등으로 조정할 수 있다. 예를 들어, 상기 아크릴계 수지 100중량부에 대해, 우레탄 아크릴레이트 1~50중량부와 이소시아네이트 화합물 0.5~10중량부를 배합하는 경우를 들 수 있다.
또, 접착력 A1과 접착력 A2의 비(A2/A1)는 특별히 한정되지 않지만 1.2~100이 바람직하며, 특히 5~30이 바람직하다. 비가 상기 범위 내이면 특히 다이싱성, 픽업성이 뛰어나다.
제2 점착층(2)의 두께는 특별히 한정되지 않지만 1~100㎛가 바람직하며, 특히 3~20㎛가 바람직하다. 두께가 상기 하한값 미만이면 충분한 점착력을 확보하는 것이 곤란해지는 경우가 있으며, 상기 상한값을 넘어도 특별히 뛰어난 효과를 얻을 수 없다.
접착층(3)은, 예를 들어 열경화성 수지, 경화제 등을 포함하는 제3 수지 조성물로 구성되어 있다. 이에 의해, 접착성과 경화 후의 내열성이 뛰어나다.
상기 열경화성 수지로는, 예를 들어 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 레졸 페놀 수지 등의 페놀 수지, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지 등의 비스페놀형 에폭시 수지, 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀 메탄형 에폭시 수지, 알킬 변성 트리페놀 메탄형 에폭시 수지, 트리아진핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 에폭시 수지, 우레아(요소) 수지, 멜라민 수지 등의 트리아진환을 가지는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 벤조옥사진환을 가지는 수지, 시아네이트 에스테르 수지 등을 들 수 있으며, 이들은 단독으로도 이용해도 되며 혼합하여 이용해도 된다. 이들 중에서도 에폭시 수지가 바람직하다. 이에 의해, 내열성 및 밀착성을 보다 향상시킬 수 있다.
상기 열경화성 수지의 함유량은 특별히 한정되지 않지만, 상기 제3 수지 조성물 전체의 30~60중량%가 바람직하며, 특히 40~50중량%가 바람직하다. 함유량이 상기 하한값 미만이면 경화 후의 접착층(3)의 탄성률을 향상시키는 효과가 저하되는 경우가 있으며, 상기 상한값을 넘으면 필름 형성능을 향상시키는 효과가 저하되는 경우가 있다. 또한, 함유량이 상기 범위 내이면, 기판과 반도체 소자의 초기 매입성(initial embeddedness)(기판의 요철에 대한 초기의 매입성)을 보다 향상시킬 수 있다.
상기 제3 수지 조성물은 추가로 경화제(상기 열경화성 수지가 에폭시 수지인 경우, 특히 페놀계 경화제)를 함유하는 것이 바람직하다.
상기 경화제로는, 예를 들어 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타크실릴렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐술폰(DDS) 등의 방향족 폴리아민, 디시안디아미드(DICY), 유기산 디히드라지드 등을 포함하는 폴리아민 화합물 등의 아민계 경화제, 헥사히드로 무수 프탈산(HHPA), 메틸테트라히드로 무수 프탈산(MTHPA) 등의 지환족 산무수물(액상 산무수물), 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논 테트라카르복시산(BTDA) 등의 방향족 산무수물 등의 산무수물계 경화제, 페놀 수지 등의 페놀계 경화제를 들 수 있다. 이들 중에서도 페놀계 경화제가 바람직하며, 구체적으로는 비스(4-히드록시-3,5-디메틸페닐)메탄(통칭, 테트라메틸 비스페놀 F), 4,4'-술포닐디페놀, 4,4'-이소프로필리덴디페놀(통칭 비스페놀 A), 비스(4-히드록시페닐)메탄, 비스(2-히드록시페닐)메탄, (2-히드록시페닐)(4-히드록시페닐)메탄 및 이들 중 비스(4-히드록시페닐)메탄, 비스(2-히드록시페닐)메탄, (2-히드록시페닐)(4-히드록시페닐)메탄의 3종의 혼합물(예를 들어, 혼슈 화학공업(주)제, 비스페놀 F-D) 등의 비스페놀류, 1,2-벤젠디올, 1,3-벤젠디올, 1,4-벤젠디올 등의 디히드록시 벤젠류, 1,2,4-벤젠트리올 등의 트리히드록시 벤젠류, 1,6-디히드록시나프탈렌 등의 디히드록시 나프탈렌류의 각종 이성체, 2,2'-비페놀, 4,4'-비페놀 등의 비페놀류의 각종 이성체 등의 화합물을 들 수 있다.
상기 경화제(특히, 페놀계 경화제)의 함유량은 특별히 한정되지 않지만, 상기 제3 수지 조성물 전체의 15~40중량%가 바람직하며, 특히 20~30중량%가 바람직하다. 함유량이 상기 하한값 미만이면 내열성을 향상시키는 효과가 저하되는 경우가 있고, 상기 상한값을 넘으면 보존성이 저하되는 경우가 있다.
또, 상기 열경화성 수지가 에폭시 수지인 경우는 에폭시 당량과 경화제의 당량비를 계산하여 결정할 수 있으며, 상기 에폭시 수지의 에폭시 당량과 경화제의 관능기의 당량(예를 들어, 페놀 수지이면 수산기 당량)의 비가 0.5~1.5인 것이 바람직하며, 특히 0.7~1.3인 것이 바람직하다. 함유량이 상기 하한값 미만이면 보존성이 저하되는 경우가 있고, 상기 상한값을 넘으면 내열성을 향상시키는 효과가 저하되는 경우가 있다.
상기 제3 수지 조성물은 특별히 한정되지 않으나, 추가로 경화 촉매를 포함하는 것이 바람직하다. 이에 의해, 접착층(3)의 경화성을 향상시킬 수 있다.
상기 경화 촉매로는, 예를 들어 이미다졸류, 1,8-디아자비시클로(5,4,0)운데센 등 아민계 촉매, 트리페닐포스핀 등 인계 촉매 등을 들 수 있다. 이들 중에서도 이미다졸류가 바람직하다. 이에 의해, 특히 빠른 경화성과 보존성을 양립시킬 수 있다.
상기 이미다졸류로는, 예를 들어 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸륨 트리메리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진 이소시아누르산 부가물, 2-페닐이미다졸 이소시아누르산 부가물, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2,4-디아미노-6-비닐-s-트리아진, 2,4-디아미노-6-비닐-s-트리아진 이소시아누르산 부가물, 2,4-디아미노-6-메타크릴로일옥시에틸-s-트리아진, 2,4-디아미노-6-메타크릴로일옥시에틸-s-트리아진 이소시아누르산 부가물 등을 들 수 있다. 이들 중에서도 2-페닐-4,5-디히드록시메틸이미다졸 또는 2-페닐-4-메틸-5-히드록시메틸이미다졸이 바람직하다. 이에 의해, 보존성을 특히 향상시킬 수 있다.
상기 경화 촉매의 함유량은 특별히 한정되지 않지만, 상기 열경화성 수지 100중량부에 대해서 0.01~30중량부가 바람직하며, 특히 0.5~10중량부가 바람직하다. 함유량이 상기 하한값 미만이면 경화성이 불충분한 경우가 있고, 상기 상한값을 넘으면 보존성이 저하되는 경우가 있다.
상기 경화 촉매의 평균 입자 지름은 특별히 한정되지 않지만 10㎛ 이하인 것이 바람직하며, 특히 1~5㎛인 것이 바람직하다. 평균 입자 지름이 상기 범위 내이면, 특히 경화 촉매의 반응성이 뛰어나다.
상기 제3 수지 조성물은 특별히 한정되지 않으나, 추가로 열가소성 수지를 포함하는 것이 바람직하다. 이에 의해, 접착층(3)의 필름 형성능을 향상시킬 수 있다.
상기 열가소성 수지로는, 예를 들어 폴리이미드 수지, 폴리에테르이미드 수지 등의 폴리이미드계 수지, 폴리아미드 수지, 폴리아미드이미드 수지 등의 폴리아미드계 수지, 아크릴계 수지, 페녹시 수지 등을 들 수 있다. 이들 중에서도 아크릴계 수지가 바람직하다. 아크릴계 수지는 유리 전이 온도가 낮기 때문에 접착층(3)의 초기 밀착성을 보다 향상시킬 수 있다.
상기 아크릴계 수지는 아크릴산 및 그 유도체를 의미하며, 구체적으로는 아크릴산, 메타크릴산, 아크릴산메틸, 아크릴산에틸 등의 아크릴산에스테르, 메타크릴산메틸, 메타크릴산에틸 등의 메타크릴산에스테르, 아크릴로니트릴, 아크릴아미드 등의 중합체 및 다른 단량체와의 공중합체 등을 들 수 있다.
또, 아크릴계 수지 중에서도 에폭시기, 수산기, 카르복실기, 니트릴기 등을 가지는 화합물(공중합 모노머 성분)을 가지는 아크릴계 수지(특히, 아크릴산에스테르 공중합체)가 바람직하다. 이에 의해, 반도체 소자 등의 피착체에 대한 밀착성을 보다 향상시킬 수 있다. 상기 관능기를 가지는 화합물로서, 구체적으로는 글리시딜에테르기를 가지는 글리시딜메타크릴레이트, 수산기를 가지는 히드록시 메타크릴레이트, 카르복실기를 가지는 카르복실메타크릴레이트, 니트릴기를 가지는 아크릴로니트릴 등을 들 수 있다.
상기 관능기를 가지는 화합물의 함유량은 특별히 한정되지 않지만, 상기 아크릴계 수지 전체의 0.5~40중량%가 바람직하며, 특히 5~30중량%가 바람직하다. 함유량이 상기 하한값 미만이면 밀착성을 향상시키는 효과가 저하되는 경우가 있고, 상기 상한값을 넘으면 점착력이 너무 강해서 작업성을 향상시키는 효과가 저하되는 경우가 있다.
상기 열가소성 수지의 유리 전이 온도는 특별히 한정되지 않지만, -25~120℃인 것이 바람직하고, 특히 -20~60℃가 보다 바람직하며, -10~50℃가 가장 바람직하다. 유리 전이 온도가 상기 하한값 미만이면 접착층(3)의 점착력이 강해져서 작업성이 저하되는 경우가 있고, 상기 상한값을 넘으면 저온 접착성을 향상시키는 효과가 저하되는 경우가 있다.
상기 열가소성 수지(특히, 아크릴계 수지)의 중량 평균 분자량은 특별히 한정되지 않지만, 10만 이상이 바람직하며, 특히 15만~100만이 바람직하다. 중량 평균 분자량이 상기 범위 내이면, 특히 접착층(3)의 제막성을 향상시킬 수 있다.
상기 열가소성 수지의 함유량은 특별히 한정되지 않지만, 상기 제3 수지 조성물 전체의 10~30중량%가 바람직하며, 특히 15~25중량%가 바람직하다. 함유량이 상기 하한값 미만이면 필름 형성능을 향상시키는 효과가 저하되는 경우가 있고, 상기 상한값을 넘으면 초기 밀착성을 향상시키는 효과가 저하되는 경우가 있다.
상기 제3 수지 조성물은 특별히 한정되지 않지만, 추가로 커플링제를 포함하는 것이 바람직하다. 이에 의해, 수지와 피착체 및 수지 계면의 밀착성을 보다 향상시킬 수 있다.
상기 커플링제로는 실란계 커플링제, 티탄계 커플링제, 알루미늄계 커플링제 등을 들 수 있다. 이들 중에서도 실란계 커플링제가 바람직하다. 이에 의해, 내열성을 보다 향상할 수 있다.
상기 실란계 커플링제로는, 예를 들어 비닐트리클로로실란, 비닐트리메톡시실란, 비닐트리에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필 메틸디메톡시시란, γ-메타크릴옥시프로필 트리메톡시실란, γ-메타크릴옥시프로필 메틸디에톡시실란, γ-메타크릴옥시프로필 트리에톡시실란, N-β(아미노에틸)γ-아미노프로필메틸 디메톡시실란, N-β(아미노에틸)γ-아미노프로피필 트리메톡시실란, N-β(아미노에틸)γ-아미노프로필 트리에톡시실란, γ-아미노프로필 트리메톡시실란, γ-아미노프로필 트리에톡시실란, N-페닐-γ-아미노프로필 트리메톡시실란, γ-클로로프로필 트리메톡시실란, γ-메르캅토프로필 트리메톡시실란, 3-이소시아네이트프로필 트리에톡시실란, 3-아크릴옥시프로필 트리메톡시실란, 비스(3-트리에톡시실릴프로필) 테트라설페인 등을 들 수 있다.
상기 커플링제의 함유량은 특별히 한정되지 않으나, 상기 열경화성 수지 100중량부에 대해 0.01~10중량부가 바람직하며, 특히 0.5~10중량부가 바람직하다. 함유량이 상기 하한값 미만이면 밀착성의 효과가 불충분한 경우가 있고, 상기 상한값을 넘으면 아웃 가스나 보이드의 원인이 되는 경우가 있다.
접착층(3)의 두께는 특별히 한정되지 않으나 3~100㎛가 바람직하며, 특히5~70㎛가 바람직하다. 두께가 상기 범위 내이면, 특히 두께 정밀도의 제어를 용이하게 할 수 있다.
이와 같이 하여 얻어진 접착층(3)의 제1 점착층(1)에 대한 접착력 A1(cN/25㎜)은 특별히 한정되지 않으나, 접착층(3)의 반도체용 웨이퍼에 대한 접착력 A3(cN/25㎜)보다 작은 것이 바람직하다. 이에 의해, 반도체용 웨이퍼를 개편화했을 때에 안정적으로 픽업을 행할 수 있다.
접착력 A3(cN/25㎜)은 구체적으로는 50~500(cN/25㎜)이 바람직하며, 특히80~200(cN/25㎜)이 바람직하다. 접착력 A3이 상기 범위 내이면, 특히 다이싱시의 칩 비산을 방지할 수 있다.
또, 접착층(3)의 제1 점착층(1)에 대한 접착력 A1(cN/25㎜)은 특별히 한정되지 않으나, 제1 점착층(1)의 제2 점착층(2)에 대한 접착력 A4(cN/25㎜)보다 작은 것이 바람직하다. 이에 의해, 반도체용 웨이퍼를 개편화했을 때에 안정적으로 픽업을 행할 수 있다.
접착력 A4(cN/25㎜)는 구체적으로는 100~1,000(cN/25㎜)이 바람직하며, 특히300~600(cN/25㎜)이 바람직하다. 접착력 A4가 상기 범위 내이면 특히 다이싱성이나 픽업성이 뛰어나다.
제2 기재 필름(지지 필름)(4)은 이 기재 상에 마련된 각 층(제2 점착층(2), 제1 점착층(1) 및 접착층(3))을 지지하는 기능을 갖는 것이다.
제2 기재 필름(4)으로는 특별히 한정되지 않으며, 예를 들어 폴리에틸렌, 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 폴리염화비닐, 염화비닐 공중합체, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리우레탄, 에틸렌아세트산비닐 공중합체, 이오노머, 에틸렌·(메타)아크릴산 공중합체, 에틸렌·(메타)아크릴산 에스테르 공중합체, 폴리스티렌, 비닐폴리이소프렌, 폴리카보네이트 등의 일반적인 열가소성 수지로 구성되는 필름 외에, 추가로 이들의 혼합물로 구성되는 필름, 또한 이들을 적층한 필름 등을 이용할 수 있다.
이들 중에서도 폴리프로필렌 수지를 30~70중량부와 폴리스티렌 블록과 비닐이소프렌으로 이루어진 블록 공중합체 30~70중량부의 혼합물로 구성되는 시트를 이용하는 것이 바람직하다. 더욱 바람직하게는, 폴리프로필렌 수지가 40~60중량부와 폴리스티렌 블록과 비닐이소프렌으로 이루어진 블록 공중합체 40~60중량부와 혼합물을 이용하는 것이다.
또, 제2 점착층(2)과의 밀착성을 높이기 위해서, 이들 시트의 표면에 코로나 처리를 행해도 된다.
또, 제2 기재 필름(4)의 두께는 특별히 한정되지 않으나 30~300㎛가 바람직하며, 특히 50~200㎛가 바람직하다. 상기 하한값 이상이면 다이싱 작업의 안정성을 보다 향상시킬 수 있고, 상기 상한값 이하이면 픽업성을 보다 향상시킬 수 있다.
이와 같이 반도체용 필름(10)에서는 접착력이 다른 2종류의 점착층을 가지며, 그 점착제층 상에는 박리 가능한 접착층(3)을 가지고 있으므로, 접착층(3)이 붙여지는 부분의 점착층(제1 점착층(1))은 약접착성으로 박리성이 뛰어나며, 웨이퍼 링이 붙여지는 부분에는 웨이퍼 링 고정용의 강접착성의 점착층(제2 점착층(2))이 형성되게 된다.
또한, 상술한 실시형태 이외에, 도 2에 나타낸 바와 같은 접착층(3)이 접착부(31)와 이형 필름(32)으로 구성되는 것이어도 된다.
이어서, 도 1에 도시된 반도체용 필름(10)의 제조 방법(본 발명의 반도체용 필름의 제조 방법)에 대하여 설명한다.
이하에서 설명하는 반도체용 필름(10)의 제조 방법은 제1 기재 필름(4b) 상에 반도체용 필름(10)을 형성하는 것이며, 제1 기재 필름(4b)과 접착층(3)이 적층된 접착층 중간체(62)와 제1 점착층(1)을 접착층(3)과 제1 점착층(1)이 인접하도록 적층하여 제1 적층체(64)를 얻는 공정(제1 공정)과, 제1 적층체(64)에 대해 제1 기재 필름(4b)을 남기고 접착층(3) 및 제1 점착층(1)의 유효 영역의 외주를 제거하는 공정(제2 공정)과, 제2 기재 필름(4)과 제2 점착층(2)이 적층된 제2 점착층 중간체(63)의 제2 점착층(2)과 제1 점착층(1)이 인접하도록 적층하는 공정(제3 공정)을 갖는다.
이하, 각 공정에 대하여 상술한다.
[1] 제1 적층체 형성 공정(제1 공정)
우선 제1 기재 필름(4b)과 접착층(3)이 적층된 접착층 중간체(62)와 제1 점착층(1)을 접착층(3)과 제1 점착층(1)이 인접하도록 적층하여 제1 적층체(64)를 얻는다.
[1-1] 보다 상세하게 설명하면, 본 공정에서는 우선 도 3(a)에 나타낸 바와 같은 제1 기재 필름(4b)과 접착층(3)이 적층된 접착층 중간체(62)를 준비한다.
이 접착층 중간체(62)는 제1 기재 필름 상(4b)에 접착층(3)의 구성 재료인 상기 제3 수지 조성물을 용제에 용해하여 바니시 상태로 한 액상 재료를 도포 또는 산포한 후, 용제를 휘발시켜 접착층(3)을 형성함으로써 얻을 수 있다.
또한, 제1 기재 필름(4b)으로는 특별히 한정되지 않으나, 폴리프로필렌 필름, 폴리에틸렌 필름, 폴리에틸렌 테레프탈레이트 필름 등을 들 수 있다. 또, 제1 기재 필름(4b)은 반도체용 필름(10)의 사용시에 벗겨지기 때문에, 표면을 이형 처리를 한 것을 사용해도 된다. 이형 처리로는 이형제를 필름 표면에 코팅하는 처리나, 필름 표면에 가는 요철을 붙이는 처리 등을 들 수 있다. 상기 이형제로는 실리콘계, 알키드계, 불소계 등을 들 수 있다.
또, 용제로는 예를 들어, 메틸에틸케톤, 아세톤, 톨루엔, 디메틸포름알데히드 등을 들 수 있으며, 이들 중의 1종 또는 2종 이상을 조합하여 이용할 수 있다.
제1 기재 필름(4b) 상에 대한 액상 재료의 도포 또는 산포는, 예를 들어 콤마 코터, 다이 코터, 그라비어 코터 등의 장치를 이용하여 실시된다.
[1-2] 이어서, 제1 점착층(1)을 준비한다.
이 제1 점착층(1)은 전술한 제1 수지 조성물로 구성되며, 종래부터 이런 종류의 용도에 이용되어 온 점착제로 구성되어 있지만, 이와 같은 제1 점착층(1)은, 예를 들어 다음과 같이 하여 제작할 수 있다.
즉, 상기 제1 수지 조성물을 용제에 의해 바니시화하고, 제3 기재 필름(4a)에 도포 또는 산포한 후, 용제를 휘발시킴으로써, 제3 기재 필름(4a)에 적층된 제1 점착층(1)을 형성하여 제1 점착층 중간체(61)로 하고(도 3(b)), 이 제1 점착층(1)을 제1 점착층 중간체(61)로부터 박리함으로써 얻을 수 있다.
또한, 제3 기재 필름(4a)으로는 제1 기재 필름(4b)과 같은 것이 이용된다. 또, 용제로는 제3 수지 조성물을 용해할 때에 설명한 것과 같은 것이 이용된다. 추가로, 제1 수지 조성물의 도포 또는 산포는 제3 수지 조성물의 도포 또는 산포에서 설명한 장치와 같은 것을 이용하여 실시된다.
[1-3] 그 다음에, 상기 공정 [1-1]에서 얻어진 접착층 중간체(62)와 상기 공정[1-2]에서 얻어진 제1 점착층(1)을 접착층 중간체(62)가 구비한 접착층(3)과 제1 점착층(1)이 인접하도록 적층하여 제1 적층체(64)를 얻는다(도 3(c)).
또한, 제1 적층체(64)는 상기 공정 [1-2]에서 설명한 제1 점착층 중간체(61)가 구비한 제1 점착층(1)을 접착층 중간체(62)가 구비한 접착층(3)에 인접하도록 적층한 후, 제3 기재 필름(4a)을 박리함으로써도 얻을 수 있다.
접착층(3)에 제1 점착층(1)을 적층하는 방법으로는 특별히 제한되지 않으나, 예를 들어 롤을 이용한 라미네이트 방법, 프레스를 이용한 라미네이트 방법을 이용할 수 있다. 이들 중에서도, 연속적으로 생산할 수 있다는 생산성의 관점에서 롤을 이용한 라미네이트 방법이 바람직하다.
또, 제1 점착층(1)에 인접하는 제3 기재 필름(4a)을 벗기는 방법으로는, 제1 점착층(1)의 면에 대해 제3 기재 필름(4a)을 90도 이상 180도 이하의 각도로 박리를 행하는 것이 바람직하다. 제3 기재 필름(4a)을 박리하는 각도를 상기 범위로 함으로써, 제1 점착층(1)과 제3 기재 필름(4a)의 계면 이외에서의 박리를 방지할 수 있다.
또한, 제1 적층체(64)는 제1 기재 필름(4b) 상에 제3 수지 조성물 및 제1 수지 조성물을 이 순서대로 도공하여 접착층(3) 및 제1 점착층(1)을 형성함으로써도 얻을 수 있다.
[2] 제2 적층체 형성 공정(제2 공정)
다음에, 상기 공정 [1]에서 얻어진 제1 적층체(64)에 대해, 제1 기재 필름(4b)을 남기고, 접착층(3) 및 제1 점착층(1)의 유효 영역의 외주가 링 모양으로 제거된 제2 적층체(50)를 얻는다(도 3(d)).
여기서, 유효 영역이란, 제1 기재 필름(4b) 및 제2 기재 필름(4)을 평면에서 본 형상보다 작고, 후술하는 반도체 장치의 제조 방법에 있어서, 접착층(3)에 반도체 웨이퍼(7)를 적층하는 영역을 가리킨다. 또한, 유효 영역의 외주란, 반도체 웨이퍼(7)의 외경보다 크고, 또한 웨이퍼 링의 내경보다 작은 영역을 가리킨다.
[2-1] 보다 상세하게 설명하면, 본 공정에서는 우선 제1 기재 필름(4b)을 남기고, 접착층(3) 및 제1 점착층(1)의 유효 영역의 외주를 링 모양으로 뚫는다.
이 제1 점착층(1)의 펀칭은, 예를 들어 롤 모양 금형을 이용하는 방법이나, 프레스 금형을 이용하는 방법을 이용하여 실시할 수 있다. 그 중에서도, 연속적으로 반도체용 필름(10)을 제조할 수 있는 롤 모양 금형을 이용하는 방법이 바람직하다.
[2-2] 이어서, 링 모양으로 뚫은 접착층(3) 및 제1 점착층(1)을 제거함으로써 제2 적층체(50)를 얻을 수 있다.
또한, 본 공정에서는 유효 영역의 외주를 링 모양(원 형상)으로 뚫었으나, 외주를 뚫는 형상은, 후술하는 반도체 장치의 제조 방법에 있어서, 제2 점착층(2)의 외주부(21)를 웨이퍼 링으로 고정할 수 있는 형상으로 되어 있으면 어떠한 형상의 것이라도 된다. 구체적으로는, 뚫는 형상으로는, 예를 들어 상술한 원 형상 이외 타원상, 가마니 형상과 같은 긴 원상이나, 4각형상, 5각형상과 같은 다각형상 등을 들 수 있다. 또, 본 공정에서는 링 모양으로 뚫은 외측에는 접착층(3) 및 제1 점착층(1)이 잔존하고 있으나, 이 외측의 접착층(3) 및 제1 점착층(1)은 제거되어 있어도 된다.
[3] 반도체용 필름 형성 공정(제3 공정)
다음에, 제2 기재 필름(4)과 제2 점착층(2)이 적층된 제2 점착층 중간체(63)의 제2 점착층(2)과 제1 점착층(1)이 인접하도록 적층하여 제1 기재 필름(4b) 상에 반도체용 필름(10)을 형성한다(도 4(b)).
[3-1] 보다 상세하게 설명하면, 본 공정에서는 우선 도 4(a)에 나타낸 바와 같은, 제2 기재 필름(4)과 제2 점착층(2)이 적층된 제2 점착층 중간체(63)를 준비한다.
이 제2 점착층 중간체(63)는 제2 기재 필름 상(4)에 제2 점착층(2)의 구성 재료인 상기 제2 수지 조성물을 용제에 용해하여 바니시화하여 적당한 두께가 되도록 도포 또는 산포한 후, 용제를 휘발시켜 제2 점착층(2)을 형성함으로써 얻을 수 있다.
또, 이러한 방법 외에, 내열성 보호 시트를 준비하고, 이 내열 보호 시트 상에 상기 바니시를 도포 또는 산포한 후, 용제를 휘발시킴으로써 제2 점착층(2)을 형성한다. 그리고, 추가로 제2 점착층(2) 상에 제2 기재 필름(4)을 적층한 후, 내열성 보호 시트를 박리함으로써도 제2 점착층 중간체(63)를 제조할 수 있다.
[3-2] 이어서, 상기 공정 [1-2]에서 얻어진 제2 적층체(50)와 상기 공정 [3-1]에서 얻어진 제2 점착층 중간체(63)를 제2 적층체(50)가 구비한 제1 점착층(1)과 제2 점착층 중간체(63)가 구비한 제2 점착층(2)이 인접하도록 적층함으로써, 반도체용 필름(10)을 제1 기재 필름(4b) 상에 형성한다(도 4(b)).
제2 점착층(2)에 제1 점착층(1)을 적층하는 방법으로는 특별히 제한되지 않으나, 예를 들어 롤을 이용한 라미네이트 방법, 프레스를 이용한 라미네이트 방법을 이용할 수 있으며, 그 중에서도 연속적으로 생산할 수 있다는 생산성의 관점에서 롤을 이용한 라미네이트 방법이 바람직하다.
이상과 같은 공정을 거쳐 제1 기재 필름(4b) 상에 반도체용 필름(10)을 형성할 수 있다.
또한, 본 실시형태로 제조된 제1 기재 필름(4b) 상에 형성된 반도체용 필름(10)은 반도체용 필름(10)을 이용한 반도체 장치의 제조 방법에 있어서, 반도체용 필름(10)을 제1 기재 필름(4b)으로부터 박리한 후에 사용된다.
또, 반도체용 필름(10)은 상기와 같은 방법으로 한정되지 않고, 예를 들어 이하와 같은 방법에 의해서도 제조할 수 있다.
즉, 우선 전술한 방법을 이용하여, 제3 기재 필름(4a)에 제1 점착층(1)을 첩착(적층)한 제1 점착층 중간체(61)와 제1 기재 필름(4b)에 접착층(3)을 첩착(적층)한 접착층 중간체(62)와 제2 기재 필름(지지 필름)(4)에 제2 점착층(2)를 첩착(적층)한 제2 점착층 중간체(63)를 준비한다(도 5(a)).
다음에, 전술한 방법을 이용하여 제1 점착층 중간체(61)와 접착층 중간체(62)를 제1 점착층(1)과 접착층(3)이 접하도록(인접하도록) 첩착(적층)한 후, 제3 기재 필름(4a)을 박리함으로써 제1 적층체(64)를 얻는다(도 5(b)).
다음에, 제1 적층체(64)에 제1 점착층(1)과 제2 점착층(2)이 접하도록 하여 제2 점착층 중간체(63)를 첩착(적층)한다(도 5(c)).
이어서, 사용할 때에는 도 5(d)에 나타낸 바와 같이, 유효 영역의 외주 부분, 즉 반도체용 웨이퍼(7)에 접하는 부분의 접착층(3) 이외의 부분을 하프 커트하여 제거(환언하면, 반도체용 웨이퍼(7)가 접하지 않는 부분의 접착층(3) 및 제1 점착층(1)의 부분까지를 제거하는)함으로써 반도체용 필름(10)을 제조할 수 있다.
이어서, 앞서 말한 반도체용 필름(10)을 이용하여 반도체 장치를 제조하는 방법에 대하여 설명한다.
도 6(a)에 나타낸 바와 같이, 도시하지 않는 다이서 테이블(dicer table) 상에 반도체용 필름(10)을 설치하고, 그 중심부에 반도체용 웨이퍼(7)의 반도체 소자가 없는 쪽의 면을 접착층(3) 위에 두고 가볍게 압압(押壓)하여 반도체용 웨이퍼(7)를 적층한다.
다음에, 제2 점착층(2)의 외주부(21)를 웨이퍼 링으로 고정한다. 그리고, 블레이드로 반도체용 웨이퍼(7)를 절단하여 반도체용 웨이퍼(7)를 개편화한다(도 6(b)). 이 때, 반도체용 필름(10)은 완충 작용을 가지고 있어 반도체용 웨이퍼(7)를 절단할 때의 갈라짐, 이지러짐 등을 방지한다. 또한, 반도체용 필름(10)에 반도체용 웨이퍼(7)를 미리 첩착한 후에 다이서 테이블에 설치해도 된다.
다음에, 반도체용 필름(10)을 도시하지 않는 익스팬드 장치로 연장하여, 개편화한 반도체용 웨이퍼(7)(반도체 소자)를 일정한 간격으로 두고(도 6(c)), 그 후에 픽업하고(도 6(d)) 기판에 탑재하여 반도체 장치를 얻는다.
여기서, 반도체용 필름(10)은 접착층(3)과 제1 점착층(1)과 제2 점착층(2)을 가지고 있으며, 제1 점착층(1)의 접착층(3)에 대한 접착력 A1(cN/25㎜)이 제2 점착층(2)의 웨이퍼 링에 대한 접착력 A2(cN/25㎜)보다 낮아져 있다. 그러므로, 반도체 소자를 픽업할 때에 접착층(3)과 제1 점착층(1) 사이에서 박리를 발생시키며, 개편화한 반도체 소자에는 접착층(3)이 첩착된 채이다. 따라서, 기판에 탑재할 때에 별도 접착제를 사용하는 일 없이 반도체 소자의 탑재가 가능하게 되어 있다.
또, 제1 점착층(1)의 접착층(3)에 대한 접착력 A1(cN/25㎜)이 작기 때문에 얇고, 대형 반도체 소자에 대해서도 갈라짐 등을 일으키지 않고 픽업할 수 있다.
도 1은 반도체용 필름의 일례를 나타내는 단면도이다.
도 2는 반도체용 필름의 일례를 나타내는 단면도이다.
도 3은 반도체용 필름의 제조 공정을 나타내는 단면도이다.
도 4는 반도체용 필름의 제조 공정을 나타내는 단면도이다.
도 5는 반도체용 필름의 다른 제조 공정을 나타내는 단면도이다.
도 6은 반도체 소자의 제조 공정을 나타내는 모식도이다.
이하, 본 발명을 실시예 및 비교예에 기초하여 상세하게 설명하겠으나, 본 발명은 이로 한정되는 것은 아니다.
<제1 제조 방법>
(실시예 1)
1. 제1 점착층의 형성
아크릴산 2-에틸헥실 30중량%와 아세트산 비닐 70중량%를 공중합하여 얻어진 중량 평균 분자량 300,000의 공중합체(A) 100중량부와, 분자량이 700인 5관능 아크릴레이트 모노머 45중량부와, 2,2-디메톡시-2-페닐아세토페논 5중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄공업(주)제) 3중량부를 박리 처리한 두께 38㎛의 폴리에스테르 필름에 건조 후의 두께가 10㎛가 되도록 도공하고 80℃에서 5분간 건조하였다. 그 후, 자외선 500mJ/㎠를 조사하여 제1 점착층을 형성하는 필름을 얻었다.
2. 제2 점착층의 형성
아크릴산 부틸 70중량%와 아크릴산 2-에틸헥실 30중량%를 공중합하여 얻어진 중량 평균 분자량 500,000의 공중합체(B) 100중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄공업(주)제) 3중량부를 박리 처리한 두께 38㎛의 폴리에스테르 필름에 건조 후의 두께가 10㎛가 되도록 도공하고 80℃에서 5분간 건조하여 제2 점착층을 형성하는 필름을 얻었다. 그 후, 기재로서 z100㎛의 폴리에틸렌 시트를 라미네이트하였다.
3. 접착층의 형성
아크릴산 에스테르 공중합체(부틸 아크릴레이트-아크릴로니트릴-에틸아크릴레이트-글리시딜메타크릴레이트 공중합체, 나가세 켐텍스(주)제, SG-80HDR, Tg: 10℃, 중량 평균 분자량: 350,000) 19.92중량%와, 에폭시 수지(EOCN-1020-80(오르토 크레졸 노볼락형 에폭시 수지), 에폭시 당량 200g/eq, 일본화약(주)제) 19.32중량%와, 에폭시 수지(NC6000, 에폭시 당량 200g/eq, 일본화약(주)제) 29.08중량%와, 액상 페놀 화합물(MEH-8000H, 수산기 당량 141g/OH기, 메이와 화성(주)제) 21.91중 량%와, 고형 페놀 수지(PR-HF-3, 수산기 당량 104g/OH기, 스미토모 베이클라이트(주)제) 9.36중량%와, 이미다졸 화합물(2P4MHZ-PW, 시코쿠 화성공업(주)제) 0.15중량%와, γ-글리시독시프로필 트리메톡시실란(KBM403E, 신에츠 화학공업(주)제) 0.26중량%를 메틸에틸케톤(MEK)에 용해하여 수지 고형분 49%의 수지 바니시를 얻었다.
콤마 코터를 이용하여 상술한 수지 바니시를 기재 필름인 폴리에틸렌 테레프탈레이트 필름(미츠비시 화학 폴리에스테르 필름(주)제, 품번 MRX50, 두께 50㎛)에 도포한 후, 90℃에서 5분간 건조하여 두께 25㎛의 접착층을 형성하는 필름을 얻었다.
4. 반도체용 필름의 제조
제1 점착층을 형성하는 필름과 접착층을 형성하는 필름을 제1 점착층과 접착층이 접하도록 라미네이트하였다. 이어서, 제2 점착층의 폴리에스테르 필름을 박리하고, 상기 라미네이트 후의 제1 점착층측의 폴리에스테르 필름을 박리하여 제1 점착층과 제2 점착층이 접하도록 붙였다.
그 후, 불필요한 점착제, 접착제를 제거하기 위해, 금형을 이용하여 접착층 측에 형성되어 있는 폴리에틸렌 테레프탈레이트 필름으로부터 접착제층의 계면까지 칼자국을 내어 불필요한 접착제를 박리·제거하여 반도체용 필름을 얻었다.
5. 반도체 장치의 제조
이 반도체용 필름을 5인치 200㎛ 웨이퍼의 이면에 40℃에서 붙여 반도체용 필름이 붙은 반도체용 웨이퍼를 얻었다.
그 후, 이 반도체용 웨이퍼를 다이싱 소(dicing saw)를 이용하여, 스핀들 회전수(spindle rotation speed) 30,000rpm, 절단 속도 50㎜/sec로 5㎜ × 5 ㎜ 정사각형인 반도체 소자의 사이즈로 다이싱(절단)하였다. 다음에, 반도체용 필름의 이면으로부터 밀어 올려서, 접착층과 제1 점착층 사이에서 박리하여 접착층이 마련된 반도체 소자를 얻었다. 이 반도체 소자를 솔더 레지스트(타이요 잉크제조(주)제: 상품명: AUS308)를 코팅한 비스말레이미드-트리아진 수지 기판(회로 단차 5~10㎛)에 130℃, 5N, 1.0초간 압착하여 다이본딩하고, 120℃에서 1시간 열처리를 실시하여 접착제층을 반경화시킨 후, 봉지 수지 EME-G760으로 봉지하고 175℃에서 2시간 열처리를 실시하여 봉지 수지를 경화시켜 10개의 반도체 장치를 얻었다.
(실시예 2)
제1 점착층의 배합을 이하와 같이 한 것 이외에는 실시예 1과 같게 하였다.
아크릴산 2-에틸 헥실 30중량%와 아세트산 비닐 70중량%를 공중합하여 얻어진 중량 평균 분자량 300,000의 공중합체(A) 100중량부와, 우레탄 아크릴레이트 45중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄 공업(주)제) 3중량부로 하였다.
(실시예 3)
제1 점착층의 배합에 있어서, 톨릴렌디이소시아네이트의 배합량을 늘리고 전체의 배합을 이하와 같이 한 것 이외에는 실시예 1과 같게 하였다.
아크릴산 부틸 70중량%와 아크릴산 2-에틸 헥실 30중량%를 공중합하여 얻어진 중량 평균 분자량 500,000의 공중합체(B) 100중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄공업(주)제) 10중량부로 하였다.
(실시예 4)
접착층의 배합을 이하와 같이 한 것 이외에는 실시예 1과 같게 하였다.
아크릴산 공중합체(에틸아크릴레이트-부틸아크릴레이트-아크릴로니트릴-아크릴산-히드록시에틸아크릴레이트 공중합체, 나가세 켐텍스(주)제, SG-708-6DR, Tg: 6℃, 중량 평균 분자량: 800,000) 100중량부와, 크레졸 노볼락 에폭시 수지(EOCN-1020-80, 에폭시 당량 200g/eq, 일본화약(주)제) 40중량부와, 에폭시 수지(NC6000, 에폭시 당량 197g/eq, 일본화약(주)제) 20중량부, 이미다졸 화합물(1B2MZ, 시코쿠 화성(주)제, 융점 50℃, 액상) 3중량부와, γ-글리시독시프로필 트리메톡시실란(KBM403, 신에츠 화학(주)제) 0.2중량부로 하였다.
(비교예 1)
반도체용 필름으로서 제1 점착층을 이용하지 않고, 접착층과 제2 점착층으로 반도체용 필름을 제작한 것 이외에는 실시예 1과 같게 하였다.
즉, 반도체용 필름의 제조에 있어서, 접착층을 형성하는 필름과 제2 점착층과 접착층이 접하도록 라미네이트하였다.
(비교예 2)
제2 점착층의 배합을 이하와 같이 한 것 이외에는 실시예 1과 같게 하였다.
아크릴산 2-에틸헥실 30중량%와 아세트산 비닐 70중량%를 공중합하여 얻어진 중량 평균 분자량 300,000의 공중합체 (A) 100중량부와, 우레탄 아크릴레이트 45중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄공업(주)제) 3중량부로 하였다.
각 실시예 및 비교예에서 얻어진 반도체용 필름 및 반도체 장치에 대하여 다음의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다.
1. 접착력의 평가
접착력 A1~A4는, 예를 들어 제1 점착층(필름)을 25㎜ 폭으로 직사각형 모양으로 절단하여 23℃(실온)에서 제2 점착층(필름)에 붙이고, 23℃(실온)에서 제1 점착층(필름)을 박리각 180°로 박리했을 때의 접착력을 측정하였다(점착 필름의 인장 속도는 300㎜/min). 다른 경우도, 같은 방법으로 평가하였다.
2. 다이싱성
이면을 연마 처리하여 두께 0.10㎜로 한 반도체용 웨이퍼(직경 8인치)에 각 실시예 및 비교예에서 얻어진 반도체용 필름의 접착층을 40℃에서 압착한 후, 10㎜ 정사각형인 반도체 소자 사이즈로 다이싱하였다. 그리고, 점착이 약하기 때문에 반도체용 필름 상으로부터 박리되는 반도체 소자의 개수를 계측함으로써 평가하였다. 각 부호는 이하와 같다. 또한, 평가는 n=10으로 행하였다.
◎ : 박리된 반도체 소자가 없었다.
○ : 박리된 반도체 소자가 1~2개였다.
△ : 박리된 반도체 소자가 3~4개였다.
× : 박리된 반도체 소자가 5~10개였다.
3. 익스팬딩시의 반도체 소자의 탈락 유무
상술한 다이싱한 샘플을 본더(ASM사제 AD898)에 탑재하고 9㎜ 연장하여 반도체 소자의 탈락의 유무를 확인하였다. 각 부호는 이하와 같다.
◎ : 탈락한 반도체 소자가 2% 이하였다.
○ : 탈락한 반도체 소자가 2%를 넘으며 30% 이하였다.
△ : 탈락한 반도체 소자가 30%를 넘으며 50% 이하였다.
× : 탈락한 반도체 소자가 50%를 넘었다.
4. 픽업성
상술한 다이싱한 샘플을 본더(ASM사제 AD898)에 탑재하고 6㎜ 연장시켰다. 그 후, 니들에 의한 들어올림 방식으로 반도체 소자를 픽업하였다. 픽업시가 가능한 반소체소자의 비율로 평가하였다. 각 부호는 이하와 같다.
◎ : 98% 이상의 반도체 소자가 픽업 가능하였다.
○ : 70% 이상~98% 미만의 반도체 소자가 픽업 가능하였다.
△ : 50% 이상~70% 미만의 반도체 소자가 픽업 가능하였다.
× : 픽업 가능한 반도체 소자가 50% 미만이었다.
5. 초기 매입성
초기 매입성(회로 충전성)은 각 실시예 및 비교예에서 얻어진 수지 봉지 전의 반도체 장치를, 주사형 초음파 탐상기(SAT)에 의해 유기 기판상의 회로 단차 내에 반도체용 접착 필름이 충전되어 있는 비율을 평가하였다. 각 부호는 이하와 같다.
◎ : 충전율이 90% 이상 100%이었다.
○ : 충전율이 80% 이상 90% 미만이었다.
△ : 충전율이 40% 이상 80% 미만이었다.
× : 충전율이 40% 미만이었다.
[표 1]
Figure 112009023764207-pct00001
표 1로부터 알 수 있는 바와 같이, 실시예 1~4의 반도체용 필름을 이용했을 경우, 다이싱성이 뛰어났다.
또, 실시예 1~4의 반도체용 필름을 이용했을 경우, 익스팬딩시의 반도체 소자의 탈락도 거의 없음이 확인되었다.
또, 실시예 1~4의 반도체용 필름은 그 접착층이 초기 매입성이 뛰어난 것도 나타났다.
<제2 제조 방법>
(실시예 5)
1. 제1 점착층의 제작 공정
아크릴산 2-에틸헥실 30중량%와 아세트산 비닐 70중량%를 공중합하여 얻어진 중량 평균 분자량 300,000의 공중합체(A) 100중량부와, 분자량이 700인 5관능 아크릴레이트 모노머 45중량부와, 2,2-디메톡시-2-페닐 아세토페논 5중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄사제) 3중량부를 메틸에틸케톤(MEK)에 용해하여 수지 고형분 20%의 수지 바니시를 얻었다. 콤마 코터를 이용하여 상술한 바니시를 박리 처리한 두께 38㎛의 폴리에스테르 필름에 건조 후의 두께가 10㎛가 되도록 도공하고, 80℃에서 5분간 건조하였다. 그 후, 자외선을 500mJ/㎠를 조사하여 제1 점착층(1)이 제3 기재 필름(4a)에 적층된 제1점착층 중간체(61)를 얻을 수 있었다.
2. 제2 점착층 중간체의 제작 공정
아크릴산 부틸 70중량%와 아크릴산 2-에틸헥실 30중량%를 공중합하여 얻은 중량 평균 분자량 500,000의 공중합체(B) 100중량부와, 톨릴렌디이소시아네이트(코로네이트 T-100, 일본폴리우레탄사제) 3중량부를 메틸에틸케톤(MEK)에 용해하여 수지 고형분 20%의 수지 바니시를 얻었다. 콤마 코터를 이용하여 상술한 바니시를 박리 처리한 두께 38㎛의 폴리에스테르 필름에 건조 후의 두께가 10㎛가 되도록 도공하고, 80℃에서 5분간 건조하여 제2 점착층(2)을 형성하는 필름을 얻었다. 그 후, 제2 기재 필름(4)으로서 100㎛의 폴리에틸렌 시트를 라미네이트하고 폴리에스테르 필름을 벗김으로써 제2 기재 필름(4) 상에 제2 점착층(2)이 적층된 제2 점착층 중간체(63)를 얻을 수 있었다.
3. 접착층 중간체의 제작 공정
아크릴산 에스테르 공중합체(부틸 아크릴레이트-아크릴로니트릴-에틸 아크레이트-글리시딜 메타크릴레이트 공중합체, 나가세 켐텍스(주)제, SG-80HDR, Tg: 10℃, 중량 평균 분자량: 350,000) 19.92중량%와, 에폭시 수지(EOCN-1020-80(오르소 크레졸 노볼락형 에폭시 수지), 에폭시 당량 200g/eq, 일본화약(주)제) 19.32중량%와, NC6000(에폭시 당량 200g/eq, 일본화약(주)제) 29.08중량%와, 액상 페놀 화합물(MEH-8000H, 수산기 당량 141g/OH기, 메이와 화성(주)제) 21.91중량%와, 고형 페놀 수지(PR-HF-3, 수산기 당량 104g/OH기, 스미토모 베이클라이트(주)제) 9.36중량%와, 이미다졸 화합물(2P4MHZ-PW, 시코쿠 화성공업(주)제) 0.15중량%와, γ-글리시독시프로필 트리메톡시실란(KBM403E, 신에츠 화학공업(주)제) 0.26중량%를 메틸에틸케톤(MEK)에 용해하여 수지 고형분 49%의 수지 바니시를 얻었다.
콤마 코터를 이용하여 앞서 말한 수지 바니시를 제1 기재 필름(4b)인 폴리에틸렌 테레프탈레이트 필름(미츠비시화학 폴리에스테르 필름(주)사제, 품번 MRX50, 두께 50㎛)에 도포한 후, 90℃에서 5분간 건조하여, 두께 25㎛의 접착층(3)이 제1 기재 필름(4b) 상에 적층된 접착층 중간체(62)를 얻었다.
4. 제1 적층체의 제작 공정
다음으로, 제1 점착층 중간체(61)의 제1 점착층(1)과 접착층 중간체(62)의 접착층(3)을 대향하여, 롤 라미네이터로 25℃, 0.1MPa, 20㎜/min로 붙이고, 추가로 제1 점착층(1)에 인접하는 제3 기재 필름(4a)을 제1 점착층(1)의 면에 대해 150°의 각도로 박리하여 제1 적층체(64)를 얻었다.
5. 제거 공정
롤 모양의 금형을 이용하여 제1 적층체(64)의 접착층(3)과 제1 점착층(1)을 반도체 웨이퍼의 외경보다 크고, 또한 웨이퍼 링의 내경보다 작게 뚫어 불필요한　부분을 제거하여 제2 적층체(50)를 얻었다.
6. 첩부 공정
또한, 제2 적층체(50)에서의 제1 점착층(1)과 제2 점착층 중간체(63)에서의 제2 점착층(2)을 인접하도록 롤 라미네이터를 이용하여 25℃, 0.1MPa, 20㎜/min의 조건으로 붙임으로써, 제1 기재 필름(4b) 상에 반도체용 필름(10)을 얻었다.
7. 반도체 장치의 제조
이 반도체용 필름(10)을 제1 기재 필름(4b)으로부터 박리한 후, 5인치 200㎛ 웨이퍼의 이면에 40℃에서 붙여, 반도체용 필름이 붙은 반도체용 웨이퍼를 얻었다.
그 후, 이 반도체용 웨이퍼를 다이싱 소를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50㎜/sec로 5㎜ × 5㎜ 정사각형의 반도체 소자 사이즈로 다이싱(절단)하였다. 그 다음, 반도체용 필름의 이면으로부터 밀어 올려, 접착층(3)과 제1 점착층(1) 사이에서 박리하여 접착층(3)이 설치된 반도체 소자를 얻었다. 이 반도체 소자를 솔더 레지스트(타이요 잉크제조(주)사제: 상품명: AUS308)를 코팅한 비스말레이미드 트리아진 수지 기판(회로 단차 5~10um)에 130℃, 5N, 1.0초간 압착하여 다이 본딩하고, 120℃에서 1시간 열처리를 실시하여 접착제층(3)을 반경화시킨 후, 봉지 수지 EME-G760로 봉지하고 175℃에서 2시간 열처리를 실시하여 봉지 수지를 경화시켜 10개의 반도체 장치를 얻었다.
얻어진 반도체용 필름 및 반도체 장치에 대하여, 다음과 같은 평가를 실시하였다.
1. 접착력의 평가
접착력 A1~A4는, 예를 들어 제1 점착층(필름)을 25㎜ 폭으로 직사각형 모양으로 절단하여 23℃(실온)에서 제2 점착층(필름)에 붙이고, 23℃(실온)에서 제1 점착층(필름)을 박리각 180°로 벗겼을 때의 접착력을 측정하였다(점착 필름의 인장 속도는 300㎜/min). 그 외의 경우에도 동일한 방법으로 평가하였다. 그 결과, A1이 50cN/25㎜, A2가 700cN/25㎜, A3이 200cN/25㎜, A4가 600cN/25㎜, A2/A1이 14가 되었다.
2. 다이싱성
이면을 연마 처리하여 두께 0.10㎜로 한 반도체용 웨이퍼(직경 8인치)에 실시예 5에서 얻어진 반도체용 필름의 접착층을 40℃에서 압착한 후, 10㎜ 정사각형인 반도체 소자의 사이즈로 다이싱하였다. 그리고, 점착이 약하기 때문에 반도체용 필름 상으로부터 박리되는 반도체 소자의 개수를 계측함으로써 평가하였다. 그 결과, 박리된 반도체 소자는 없었다. 또한, 평가는 n=10으로 실시하였다.
3. 익스팬딩시의 웨이퍼 링의 탈락 유무
상술한 다이싱한 샘플을 본더(ASM사제 AD898)에 탑재하고 9㎜ 연장하여 웨이퍼 링으로부터 반도체 필름의 탈락 유무를 확인하였다. 그 결과, 반도체 필름은 탈락하지 않았다. 또한, 평가는 n=10으로 실시하였다.
4. 픽업성
상술한 다이싱한 샘플을 본더(ASM사제 AD898)에 탑재하고 6㎜ 연장하였다. 그 후, 니들에 의한 밀어올림 방식으로 반도체 소자를 픽업하였다. 픽업시가 가능한 반도체 소자의 비율로 평가하였다. 그 결과, 픽업이 불가능한 반도체 소자는 없었다.
5. 내(耐)크랙성
내크랙성은 얻어진 반도체 장치를 85℃/85%RH/168시간 흡습 처리를 한 후, 260℃의 IR 리플로우를 3회 실시하여 주사형 초음파 탐상기(SAT)로 평가하였다. 그 결과, 크랙이 발생한 반도체 장치는 없었다.
이상의 결과로부터 분명하듯이, 실시예 5의 반도체 필름을 이용했을 경우, 다이싱성, 익스팬딩성, 픽업성, 내크랙성이 뛰어났다.
본 발명에 의하면, 상술한 바와 같은 점착 시트와 필름 모양의 다이 어태치재가 일체로 되어 있는 점접착 필름에서는, 반도체 웨이퍼에 첩착이 예정되는 부분과 웨이퍼 링에 첩착이 예정되는 부분에서 다른 요구를 만족할 수 있는 반도체용 필름 및 그것을 이용한 반도체 장치를 제공할 수 있다.
또, 접착력 A1과 접착력 A2의 비(A2/A1)를 특정한 값으로 함으로써 다이싱성과 픽업성의 균형이 특히 뛰어나다. 따라서, 산업상 이용 가능성을 가진다.

Claims (8)

  1. 기재와, 이 기재 상에 제2 점착층과, 제1 점착층과, 접착층이 이 순서대로 첩착(貼着)되어 이루어지고, 상기 제2 점착층의 외주부가 상기 제1 점착층의 외주 테두리를 넘어 존재하는 반도체용 필름을 준비하는 제1 공정과,
    상기 기재를 다이서 테이블 측으로 하여 상기 반도체용 필름을 상기 다이서 테이블 상에 설치하는 동시에, 상기 접착층 상에 반도체용 웨이퍼를 적층하는 제2 공정과,
    상기 제2 점착층의 외주부 상에 웨이퍼 링을 배치하여 상기 반도체용 필름을 상기 다이서 테이블에 대하여 고정하는 제3 공정과,
    상기 반도체용 웨이퍼마다 상기 반도체용 필름의 상기 접착층, 상기 제1 점착층 및 상기 제2 점착층을 절단하여 상기 반도체 웨이퍼를 복수의 반도체 소자로 분할하는 제4 공정과,
    상기 기재를 상기 웨이퍼 링을 이용해 상기 다이서 테이블의 바깥쪽으로 신장하여 상기 복수의 반도체 소자를 서로 분리하는 제5 공정과,
    상기 반도체 소자를 분할된 상기 접착층과 함께 픽업하는 제6 공정과,
    분할된 상기 접착층을 기판 측으로 하여 분할된 상기 접착층이 부착된 상태의 상기 반도체 소자를 기판 상에 탑재하여 반도체 장치를 얻는 공정을 포함하고,
    상기 반도체용 필름은 상기 제1 점착층의 상기 접착층에 대한 접착력 A1(cN/25㎜)이 상기 제2 점착층의 상기 웨이퍼 링에 대한 접착력 A2(cN/25㎜)보다 낮게 설정됨으로써, 상기 제6 공정에서 분할된 상기 접착층과 분할된 상기 제1 점착층 사이에서 박리하도록 구성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    접착력 A1과 접착력 A2의 비(A2/A1)가 1.2~100인 반도체 장치의 제조 방법.
  3. 청구항 1에 있어서,
    상기 접착력 A1이 10~80cN/25㎜인 반도체 장치의 제조 방법.
  4. 청구항 1에 있어서,
    상기 접착력 A2가 100~1,000cN/25㎜인 반도체 장치의 제조 방법.
  5. 청구항 1에 있어서,
    상기 접착층의 상기 반도체용 웨이퍼에 대한 접착력 A3(cN/25㎜)이 접착력 A1보다 큰 반도체 장치의 제조 방법.
  6. 청구항 1에 있어서,
    상기 접착층은 이형(離型) 필름을 가지는 것인 반도체 장치의 제조 방법.
  7. 청구항 1에 기재된 반도체 장치의 제조 방법을 이용하여 제조된 것을 특징으로 하는 반도체 장치.
  8. 삭제
KR1020097008051A 2006-10-06 2007-10-04 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치 KR101058659B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006275243 2006-10-06
JPJP-P-2006-275243 2006-10-06
JP2007234869 2007-09-11
JPJP-P-2007-234869 2007-09-11
PCT/JP2007/069464 WO2008047610A1 (fr) 2006-10-06 2007-10-04 Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs

Publications (2)

Publication Number Publication Date
KR20090057134A KR20090057134A (ko) 2009-06-03
KR101058659B1 true KR101058659B1 (ko) 2011-08-22

Family

ID=39313849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008051A KR101058659B1 (ko) 2006-10-06 2007-10-04 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치

Country Status (7)

Country Link
US (2) US20100112272A1 (ko)
EP (1) EP2068352A4 (ko)
JP (1) JPWO2008047610A1 (ko)
KR (1) KR101058659B1 (ko)
CN (1) CN101523561B (ko)
TW (1) TW200821368A (ko)
WO (1) WO2008047610A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246480B1 (ko) 2010-05-07 2013-03-21 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485612B1 (ko) * 2008-04-25 2015-01-22 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 웨이퍼용 보호 필름
JP5456712B2 (ja) * 2008-08-28 2014-04-02 日東電工株式会社 熱硬化型ダイボンドフィルム
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP4602450B2 (ja) * 2008-12-02 2010-12-22 日東電工株式会社 半導体装置製造用フィルム及びその製造方法
JP4630377B2 (ja) * 2009-03-11 2011-02-09 古河電気工業株式会社 半導体装置の製造方法
JP2010219086A (ja) * 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
EP2417208A4 (en) 2009-04-08 2014-10-22 Henkel Corp ANAEROBIC ADHESIVE AND SEALANT COMPOSITIONS IN FILM FORMULA, FILM PULLEY ASSEMBLIES WITH SUCH COMPOSITIONS IN FILM FORM AND PREPARED APPLICATIONS VERSIONS THEREOF
JP5569148B2 (ja) * 2009-05-28 2014-08-13 日立化成株式会社 ダイシングテープ、ダイシングテープ一体型接着シート、半導体装置及び半導体装置の製造方法
JP2011018805A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP2011018804A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP2011018806A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP2011023507A (ja) * 2009-07-15 2011-02-03 Jsr Corp ダイシング・ダイアタッチフィルムおよびその製造方法、並びに半導体装置
JP2011035076A (ja) * 2009-07-30 2011-02-17 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP5589406B2 (ja) * 2010-01-26 2014-09-17 日立化成株式会社 半導体ウェハ加工用接着フィルム及びその製造方法
JP2011174042A (ja) * 2010-02-01 2011-09-08 Nitto Denko Corp 半導体装置製造用フィルム及び半導体装置の製造方法
JP5728810B2 (ja) * 2010-02-08 2015-06-03 日立化成株式会社 半導体ウェハ加工用フィルムを用いた半導体チップの製造方法
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
CN103109353B (zh) * 2010-07-13 2015-11-25 日立化成株式会社 切割-芯片焊接一体型膜及其制造方法、半导体芯片的制造方法
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP2012039025A (ja) * 2010-08-11 2012-02-23 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP5728859B2 (ja) * 2010-09-10 2015-06-03 住友ベークライト株式会社 半導体用フィルムおよび半導体装置の製造方法
JP2012236899A (ja) * 2011-05-11 2012-12-06 Hitachi Chemical Co Ltd 接着シートの製造方法
MY164532A (en) * 2011-06-27 2017-12-29 Denki Kagaku Kogyo Kk Adhesive sheet
JP2013095842A (ja) * 2011-10-31 2013-05-20 Lintec Corp 接着シートおよびその製造方法
JP5981705B2 (ja) * 2011-10-31 2016-08-31 リンテック株式会社 接着シート
CN103305142B (zh) * 2012-03-07 2016-01-20 古河电气工业株式会社 粘接带
JP6059499B2 (ja) * 2012-10-05 2017-01-11 リンテック株式会社 表面保護シート
JP6180139B2 (ja) * 2013-03-11 2017-08-16 リンテック株式会社 保護膜形成用複合シートおよび保護膜形成用フィルム付チップの製造方法
TWI616332B (zh) * 2013-03-13 2018-03-01 Lintec Corp 保護膜形成用複合膜片、保護膜形成用複合膜片之製造方法以及具有保護膜之晶片的製造方法
JP6221634B2 (ja) * 2013-10-30 2017-11-01 Tdk株式会社 樹脂組成物、樹脂シート、樹脂硬化物および基板
JP6333596B2 (ja) * 2014-03-26 2018-05-30 リンテック株式会社 樹脂層付きワーク固定シートの製造方法
KR102203908B1 (ko) * 2014-06-17 2021-01-14 엘지디스플레이 주식회사 접착 필름, 이를 이용한 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6977588B2 (ja) * 2018-01-30 2021-12-08 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び接着フィルム
KR102582854B1 (ko) * 2018-07-05 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7409029B2 (ja) 2019-11-15 2024-01-09 株式会社レゾナック 半導体装置の製造方法、並びにダイシング・ダイボンディング一体型フィルム及びその製造方法
JP7409030B2 (ja) 2019-11-15 2024-01-09 株式会社レゾナック ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202927A (ja) * 2005-01-19 2006-08-03 Sekisui Chem Co Ltd ダイアタッチ用積層シート支持体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687693A (en) * 1985-06-13 1987-08-18 Stauffer Chemical Company Adhesively mountable die attach film
JPH05179211A (ja) * 1991-12-30 1993-07-20 Nitto Denko Corp ダイシング・ダイボンドフイルム
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP3280876B2 (ja) * 1996-01-22 2002-05-13 日本テキサス・インスツルメンツ株式会社 ウェハダイシング・接着用シートおよび半導体装置の製造方法
JP2002294177A (ja) 2001-03-30 2002-10-09 Sumitomo Bakelite Co Ltd ダイアタッチフィルム並びにそれを用いた半導体装置の製造方法及び半導体装置
KR101029235B1 (ko) * 2001-08-10 2011-04-18 닛토덴코 가부시키가이샤 다이싱용 점착 시트 및 다이싱 방법
JP4062941B2 (ja) 2002-03-18 2008-03-19 日立化成工業株式会社 半導体装置の製造方法
JP5058428B2 (ja) * 2003-01-15 2012-10-24 日立化成工業株式会社 接着シートならびに半導体装置およびその製造方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
US7404199B2 (en) * 2003-06-12 2008-07-22 Symbol Technologies, Inc. Method, system, and apparatus for high volume assembly of compact discs and digital video discs incorporating radio frequency identification tag technology
JP4372463B2 (ja) * 2003-06-16 2009-11-25 リンテック株式会社 半導体装置の製造方法
KR100885099B1 (ko) * 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP3958297B2 (ja) * 2004-03-24 2007-08-15 住友ベークライト株式会社 ダイシングシート機能付き半導体用接着フィルム、それを用いた半導体装置の製造方法及び半導体装置
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
JP2007150065A (ja) * 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202927A (ja) * 2005-01-19 2006-08-03 Sekisui Chem Co Ltd ダイアタッチ用積層シート支持体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246480B1 (ko) 2010-05-07 2013-03-21 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프

Also Published As

Publication number Publication date
KR20090057134A (ko) 2009-06-03
CN101523561A (zh) 2009-09-02
TW200821368A (en) 2008-05-16
JPWO2008047610A1 (ja) 2010-02-25
EP2068352A1 (en) 2009-06-10
WO2008047610A1 (fr) 2008-04-24
US20100112272A1 (en) 2010-05-06
US20120052269A1 (en) 2012-03-01
EP2068352A4 (en) 2010-04-28
CN101523561B (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101058659B1 (ko) 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
WO2011004658A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
WO2009113296A1 (ja) 半導体素子接着フィルム形成用樹脂ワニス、半導体素子接着フィルム、および半導体装置
WO2011004657A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
WO2011004659A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
JP5003090B2 (ja) 接着フィルムおよびこれを用いた半導体装置
JP4661889B2 (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP2006206787A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2006237483A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2006165074A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP4319108B2 (ja) 半導体用接着フィルムおよび半導体装置
JP2007088489A (ja) 半導体用接着フィルムおよび半導体装置
JP5728859B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2007073647A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2005203401A (ja) 半導体装置の製造方法および半導体装置
JP2011151110A (ja) 半導体用接着フィルム、半導体用接着フィルムの製造方法及び半導体装置の製造方法
WO2011155406A1 (ja) 熱硬化型ダイボンドフィルム
JP2012039025A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2011253949A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2011018803A (ja) 半導体装置の製造方法
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP5720159B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP7482112B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee