JP2011018805A - 半導体用フィルムおよび半導体装置の製造方法 - Google Patents

半導体用フィルムおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2011018805A
JP2011018805A JP2009163035A JP2009163035A JP2011018805A JP 2011018805 A JP2011018805 A JP 2011018805A JP 2009163035 A JP2009163035 A JP 2009163035A JP 2009163035 A JP2009163035 A JP 2009163035A JP 2011018805 A JP2011018805 A JP 2011018805A
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor
film
layer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009163035A
Other languages
English (en)
Inventor
Hiroyuki Yasuda
浩幸 安田
Takashi Hirano
孝 平野
Naoya Oda
直哉 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009163035A priority Critical patent/JP2011018805A/ja
Priority to CN2010800311161A priority patent/CN102498548A/zh
Priority to KR1020127003497A priority patent/KR20120040238A/ko
Priority to EP10796969A priority patent/EP2453468A1/en
Priority to SG2012001442A priority patent/SG177574A1/en
Priority to US13/382,593 priority patent/US20120108012A1/en
Priority to PCT/JP2010/059189 priority patent/WO2011004658A1/ja
Priority to TW099118707A priority patent/TW201109412A/zh
Publication of JP2011018805A publication Critical patent/JP2011018805A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/20Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01059Praseodymium [Pr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01061Promethium [Pm]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/15Sheet, web, or layer weakened to permit separation through thickness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777Edge feature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24983Hardness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

【課題】ピックアップ性の向上を図り、半導体素子に対する不具合の発生を防止しつつ、信頼性の高い半導体装置を製造可能な半導体用フィルム、およびかかる半導体用フィルムを用いた半導体装置の製造方法を提供すること。
【解決手段】半導体用フィルム10は、接着層3の上面に半導体ウエハー7を積層させ、半導体ウエハー7をダイシングにより個片化する際に半導体ウエハー7を支持するとともに、個片化されてなる半導体素子71をピックアップする際に、第1粘着層1と接着層3との間が選択的に剥離する機能を有するものである。この半導体用フィルム10は、支持フィルム4と、第2粘着層2と、第1粘着層1と、接着層3とがこの順で積層されたものであるが、第1粘着層1の平均厚さは20〜100μmである。これにより、ダイシングの際に形成される切り込み81の先端を第1粘着層1内に留める制御を容易かつ確実に行うことを可能にする。
【選択図】図1

Description

本発明は、半導体用フィルムおよび半導体装置の製造方法に関するものである。
近年の電子機器の高機能化とモバイル用途への拡大に対応して半導体装置の高密度化、高集積化の要求が強まり、ICパッケージの大容量高密度化が進んでいる。
これらの半導体装置の製造方法においては、まず、ケイ素、ガリウム、ヒ素などからなる半導体ウエハーに接着シートを貼付し、半導体ウエハーの周囲をウエハーリングで固定しながらダイシング工程で前記半導体ウエハーを個々の半導体素子に切断分離(個片化)する。次いで、個片化した個々の半導体素子同士を引き離すエキスパンディング工程と、個片化した半導体素子をピックアップするピックアップ工程とを行う。その後、ピックアップした半導体素子を金属リードフレームまたは基板(例えばテープ基板、有機硬質基板等)に搭載するためのダイボンディング工程へ移送する。これにより、半導体装置が得られる。
また、ダイボンディング工程では、ピックアップした半導体素子を、他の半導体素子上に積層することにより、1つのパッケージ内に複数の半導体素子を搭載したチップスタック型の半導体装置を得ることもできる。
このような半導体装置の製造方法において用いられる接着シートとしては、基材フィルム上に第1の粘接着剤層と第2の粘接着剤層とをこの順で積層してなるものが知られている(例えば、特許文献1参照)。
この接着シートは、半導体ウエハーに貼り付けられた状態で前述したダイシング工程に供される。ダイシング工程では、ダイシングブレードの先端が基材フィルムに到達するように切り込みを設けることで、半導体ウエハーと2層の粘接着剤層とが複数の部分に個片化される。そして、ピックアップ工程では、基材フィルムと2層の粘接着剤層との界面で剥離が生じ、個片化された半導体素子が、個片化された2層の粘接着剤層とともにピックアップされる。ピックアップされた2層の粘接着剤層は、ダイボンディング工程において、個片化された半導体素子と金属リードフレーム(または基板)との間の接着を担うこととなる。
しかしながら、半導体装置の製造にあたっては、優れたピックアップ性、すなわちピックアップ工程において半導体素子に割れや欠け等の不具合を発生させることなく、剥離すべき界面(特許文献1の場合、基材フィルムと2層の粘接着剤層との界面)で容易かつ確実に剥離を生じさせる特性が求められるが、従来の方法ではそれが十分ではないという問題があった。
特開2004−43761号公報
また、ダイシングブレードが基材フィルムに到達すると、基材フィルムが削られ、その削り屑が発生する。この削り屑は、切り込みを介して粘接着剤層の周辺や半導体素子の周辺に移動し、半導体素子のピックアップの際に引っ掛かりを生じたり、ダイボンディング工程において半導体素子と金属リードフレームや基板との間に侵入したり、さらには半導体素子に付着する等して、様々な不具合の発生を招く。
本発明の目的は、ピックアップ性の向上を図り、半導体素子に対する不具合の発生を防止しつつ、信頼性の高い半導体装置を製造可能な半導体用フィルム、およびかかる半導体用フィルムを用いた半導体装置の製造方法を提供することにある。
このような目的は、下記(1)〜(13)の本発明により達成される。
(1) 接着層と少なくとも1層の粘着層と支持フィルムとがこの順で積層されてなり、前記接着層の前記粘着層と反対側の面に半導体ウエハーを積層させ、この状態で該半導体ウエハーおよび前記接着層を切断してそれぞれ個片化し、得られた個片を前記支持フィルムからピックアップする際に用いる半導体用フィルムであって、
前記粘着層は、平均厚さが20〜100μmの層を含んでいることを特徴とする半導体用フィルム。
(2) 前記粘着層は、複数の層で構成されている上記(1)に記載の半導体用フィルム。
(3) 前記複数の層は、前記半導体ウエハー側に位置する平均厚さが20〜100μmの第1粘着層と、この第1粘着層の前記支持フィルム側に隣接し、前記第1粘着層よりも粘着性の大きい第2粘着層とを含んでいる上記(1)または(2)に記載の半導体用フィルム。
(4) 前記接着層の外周縁および前記第1粘着層の外周縁は、それぞれ、前記第2粘着層の外周縁よりも内側に位置している上記(3)に記載の半導体用フィルム。
(5) 前記第2粘着層の平均厚さは、前記第1粘着層の平均厚さより小さい上記(3)または(4)に記載の半導体用フィルム。
(6) 前記第2粘着層の硬度は、前記第1粘着層の硬度より小さい上記(3)ないし(5)のいずれかに記載の半導体用フィルム。
(7) 前記第1粘着層のショアD硬度は、20〜60である上記(3)ないし(6)のいずれかに記載の半導体用フィルム。
(8) 前記個片化した後の前記半導体ウエハーにおいて、前記個片の縁部を前記粘着層から剥離させる際に測定される密着力をa(N/cm)とし、前記個片の前記縁部以外の部分を前記粘着層から剥離させる際に測定される密着力をb(N/cm)としたとき、a/bが1以上4以下である上記(1)ないし(7)のいずれかに記載の半導体用フィルム。
(9) 前記密着力bは、0.05〜0.3(N/cm)である上記(8)に記載の半導体用フィルム。
(10) 前記粘着層の前記接着層側の面の前記半導体ウエハーを積層させる領域に、前記半導体ウエハーとの積層に先立ってあらかじめ紫外線が照射されている上記(1)ないし(9)のいずれかに記載の半導体用フィルム。
(11) 前記半導体ウエハーおよび前記接着層を切断してそれぞれ個片化する際に、前記切断により生じる切り込みの最深部が、前記平均厚さが20〜100μmの層内に位置するようにして使用されるものである上記(1)ないし(10)のいずれかに記載の半導体用フィルム。
(12) 上記(1)ないし(11)のいずれかに記載の半導体用フィルムの前記接着層と半導体ウエハーとが接するように、前記半導体用フィルムと半導体ウエハーとを積層してなる積層体を用意する第1の工程と、
前記半導体ウエハー側から前記積層体に切り込みを設けることにより、前記半導体ウエハーを個片化し、複数の半導体素子を得る第2の工程と、
前記半導体素子をピックアップする第3の工程とを有し、
前記切り込みは、その最深部が、前記平均厚さが20〜100μmの層内に位置するように設けられることを特徴とする半導体装置の製造方法。
(13) 1本の前記切り込みにおいて、前記接着層と前記粘着層との界面より先端側の部分の横断面積は、5×10−5〜300×10−5mmである上記(12)に記載の半導体装置の製造方法。
本発明によれば、半導体ウエハーのダイシングおよびピックアップに用いる半導体用フィルムが、ダイシングソーの位置精度に比べて、十分に厚い粘着層を有しているため、ダイシングブレードの先端を粘着層内に留めるようにダイシングの深さを制御することが容易かつ確実に行える。このようにダイシングを行うことにより、支持フィルムの削り屑が発生し得ないため、削り屑が接着層の周辺や半導体ウエハーの周辺に移動して生じる種々の不具合を防止することができる。したがって、本発明によれば、半導体装置の製造歩留まりを高めるとともに、信頼性の高い半導体装置を製造可能な半導体用フィルムが得られる。
また、切り込みの先端を粘着層内に留めることにより、半導体ウエハーおよび接着層は個片化されるものの、粘着層は個片化されないため、粘着層における面方向の繋がりが維持され、粘着層と支持フィルムとの密着力の低下が防止される。これにより、ピックアップの際に、粘着層と支持フィルムとの間を剥離させることなく、接着層と粘着層との間で確実に剥離を生じさせることができ、ピックアップ性の向上を図ることができる。
また、半導体用フィルムが有する粘着層が、半導体ウエハー側の第1粘着層と支持フィルム側の第2粘着層の2層で構成されている場合には、切り込みの先端が第1粘着層内に留まるようにダイシングすることで、第2粘着層に含まれる物質が切り込みを介して染み出すのを防止し、これにより個片のピックアップが阻害されるのを防止することができる。その結果、ピックアップされる半導体素子に割れや欠け等の不具合が生じるのを防止することができる。
本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第1実施形態を説明するための図(縦断面図)である。 本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第1実施形態を説明するための図(縦断面図)である。 本発明の半導体用フィルムを製造する方法を説明するための図である。 本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第2実施形態を説明するための図(縦断面図)である。
以下、本発明の半導体用フィルムおよび半導体装置の製造方法について添付図面に示す好適実施形態に基づいて詳細に説明する。
<第1実施形態>
まず、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第1実施形態について説明する。
図1および図2は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第1実施形態を説明するための図(縦断面図)、図3は、本発明の半導体用フィルムを製造する方法を説明するための図である。なお、以下の説明では、図1ないし図3中の上側を「上」、下側を「下」という。
[半導体用フィルム]
図1に示す半導体用フィルム10は、支持フィルム4と、第1粘着層1と、第2粘着層2と、接着層3とを有している。より詳しくは、半導体用フィルム10は、支持フィルム4上に、第2粘着層2と、第1粘着層1と、接着層3とをこの順で積層してなるものである。
このような半導体用フィルム10は、図1(a)に示すように、接着層3の上面に半導体ウエハー7を積層させ、半導体ウエハー7をダイシングにより個片化する際に半導体ウエハー7を支持するとともに、個片化された半導体ウエハー7(半導体素子71)をピックアップする際に、第1粘着層1と接着層3との間が選択的に剥離することにより、ピックアップした半導体素子71を絶縁基板5上に接着するための接着層31を提供する機能を有するものである。
また、支持フィルム4の外周部41および第2粘着層2の外周部21は、それぞれ第1粘着層1の外周縁11を越えて外側に存在している。
このうち、外周部21には、ウエハーリング9が貼り付けられる。これにより、半導体ウエハー7が確実に支持されることとなる。
ここで、半導体用フィルム10は、第1粘着層1の平均厚さが20〜100μmであることに特徴を有するものである。
このような第1粘着層1を備える半導体用フィルム10によれば、半導体ウエハー7をダイシングする際に、ダイシングブレードの先端(最深部)を第1粘着層1内に留めるようなダイシング深さの制御を容易かつ確実に行うことができる。このようにすれば、ダイシングブレードが支持フィルム4に達しないため、支持フィルム4の削り屑は発生し得ない。このため、後述するような削り屑に伴う問題が確実に解消されることとなる。その結果、半導体装置100の製造歩留まりが向上するとともに、信頼性の高い半導体装置100を得ることができる。
以下、半導体用フィルム10の各部の構成について順次詳述する。
(第1粘着層)
第1粘着層1は、一般的な粘着剤で構成されている。具体的には、第1粘着層1は、アクリル系粘着剤、ゴム系粘着剤等を含む第1樹脂組成物で構成されている。
アクリル系粘着剤としては、例えば(メタ)アクリル酸およびそれらのエステルで構成される樹脂、(メタ)アクリル酸およびそれらのエステルと、それらと共重合可能な不飽和単量体(例えば酢酸ビニル、スチレン、アクリルニトリル等)との共重合体等が挙げられる。また、これらの樹脂を2種類以上混合してもよい。
また、これらの中でも(メタ)アクリル酸メチル、(メタ)アクリル酸エチルヘキシルおよび(メタ)アクリル酸ブチルからなる群から選ばれる1種以上と、(メタ)アクリル酸ヒドロキシエチルおよび酢酸ビニルの中から選ばれる1種以上との共重合体が好ましい。これにより、第1粘着層1が粘着する相手(被着体)との密着性や粘着性の制御が容易になる。
また、第1樹脂組成物には、粘着性(接着性)を制御するためにウレタンアクリレート、アクリレートモノマー、多価イソシアネート化合物(例えば、2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート)等のイソシアネート化合物等のモノマーおよびオリゴマーを添加してもよい。
さらに、第1樹脂組成物には、第1粘着層1を紫外線等により硬化させる場合、光重合開始剤としてメトキシアセトフェノン、2,2−ジメトキシ−2−フェニルアセトフエノン、2,2−ジエトキシアセトフェノン、2−メチル−1−[4−(メチルチオ)−フェニル]−2−モルホリノプロパン−1等のアセトフェノン系化合物、ベンゾフェノン系化合物、ベンゾイン系化合物、ベンゾインイソブチルエーテル系化合物、ベンゾイン安息香酸メチル系化合物、ベンゾイン安息香酸系化合物、ベンゾインメチルエーテル系化合物、ベンジルフィニルサルファイド系化合物、ベンジル系化合物、ジベンジル系化合物、ジアセチル系化合物等を添加してもよい。
また、接着強度およびシェア強度を高める目的で、ロジン樹脂、テルペン樹脂、クマロン樹脂、フェノール樹脂、スチレン樹脂、脂肪族系石油樹脂、芳香族系石油樹脂、脂肪族芳香族系石油樹脂等の粘着付与材等を添加してもよい。
このような第1粘着層1の平均厚さは、前述したように、20〜100μmとされるが、特に30〜80μm程度であるのが好ましい。厚さが前記下限値未満であると十分な粘着力を確保するのが難しくなる場合があり、一方、厚さが前記上限値を超えても、後述するその効果はそれ以上期待できず、逆に厚さが著しく不均一になったり、成膜時間がかかり過ぎるおそれがある。厚さが前記範囲内であれば、第1粘着層1が必要かつ十分に厚いものとなるため、ダイシング時に、ダイシングブレードの先端を第1粘着層1内に留める制御が容易になる。このため、第1粘着層1は、ダイシング性およびピックアップ性に優れたものとなる。
(第2粘着層)
第2粘着層2は、前述した第1粘着層1よりも粘着性が高いものである。これにより、第1粘着層1と接着層3との間よりも、第2粘着層2とウエハーリング9との間が強固に粘着することとなり、第2の工程においては、半導体ウエハー7をダイシングして個片化する際に、第2粘着層2とウエハーリング9との間が確実に固定されることとなる。その結果、半導体ウエハー7の位置ずれが確実に防止され、半導体素子71の寸法精度の低下を防止することができる。
第2粘着層2には、前述した第1粘着層1と同様のものを用いることができる。具体的には、第2粘着層2は、アクリル系粘着剤、ゴム系粘着剤等を含む第2樹脂組成物で構成されている。
アクリル系粘着剤としては、例えば(メタ)アクリル酸およびそれらのエステルで構成される樹脂、(メタ)アクリル酸およびそれらのエステルと、それらと共重合可能な不飽和単量体(例えば酢酸ビニル、スチレン、アクリルニトリル等)との共重合体等が用いられる。また、これらの共重合体を2種類以上混合してもよい。
また、これらの中でも(メタ)アクリル酸メチル、(メタ)アクリル酸エチルヘキシルおよび(メタ)アクリル酸ブチルからなる群から選ばれる1種以上と、(メタ)アクリル酸ヒドロキシエチルおよび酢酸ビニルの中から選ばれる1種以上との共重合体が好ましい。これにより、第2粘着層2が粘着する相手(被着体)との密着性や粘着性の制御が容易になる。
また、第2樹脂組成物には、粘着性(接着性)を制御するためにウレタンアクリレート、アクリレートモノマー、多価イソシアネート化合物(例えば、2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート)等のイソシアネート化合物等のモノマーおよびオリゴマーを添加してもよい。
さらに、第2樹脂組成物には、第1樹脂組成物と同様の光重合開始剤を添加してもよい。
また、接着強度およびシェア強度を高める目的で、ロジン樹脂、テルペン樹脂、クマロン樹脂、フェノール樹脂、スチレン樹脂、脂肪族系石油樹脂、芳香族系石油樹脂、脂肪族芳香族系石油樹脂等の粘着付与材等を添加してもよい。
このような第2粘着層2の平均厚さは、好ましくは第1粘着層1の平均厚さより小さくなるように設定される。これにより、半導体用フィルム10の膜厚均一性が低下するのを防止しつつ、第2粘着層2に必要かつ十分な粘着性が付与される。
具体的には、第2粘着層2の平均厚さは、1〜100μm程度であるのが好ましく、特に3〜20μm程度であるのがより好ましい。厚さが前記下限値未満であると十分な粘着力を確保するのが困難となる場合があり、前記上限値を超えても特に優れた効果が得られない。また、第2粘着層2は、第1粘着層1によりも柔軟性が高いため、第2粘着層2の平均厚さが前記範囲内であれば、第2粘着層2の形状追従性が確保され、半導体用フィルム10の半導体ウエハー7に対する密着性をより高めることができる。
(接着層)
接着層3は、例えば熱可塑性樹脂と熱硬化性樹脂とを含む第3樹脂組成物で構成されている。このような樹脂組成物は、フィルム形成能、接着性および硬化後の耐熱性に優れる。
このうち、熱可塑性樹脂としては、例えばポリイミド樹脂、ポリエーテルイミド樹脂等のポリイミド系樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリアミド系樹脂、アクリル系樹脂、フェノキシ樹脂等が挙げられる。これらの中でもアクリル系樹脂が好ましい。アクリル系樹脂は、ガラス転移温度が低いため接着層3の初期密着性をより向上することができる。
なお、アクリル系樹脂とは、アクリル酸およびその誘導体を意味し、具体的にはアクリル酸、メタクリル酸、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステル、アクリロニトリル、アクリルアミド等の重合体および他の単量体との共重合体等が挙げられる。
また、アクリル系樹脂の中でもエポキシ基、水酸基、カルボキシル基、ニトリル基等の官能基を持つ化合物(共重合モノマー成分)を有するアクリル系樹脂(特に、アクリル酸エステル共重合体)が好ましい。これにより、半導体素子71等の被着体への密着性をより向上することができる。前記官能基を持つ化合物としては、具体的にはグリシジルエーテル基を持つグリシジルメタクリレート、水酸基を持つヒドロキシメタクリレート、カルボキシル基を持つカルボキシメタクリレート、ニトリル基を持つアクリロニトリル等が挙げられる。
また、前記官能基を持つ化合物の含有量は、特に限定されないが、アクリル系樹脂全体の0.5〜40重量%程度であるのが好ましく、特に5〜30重量%程度であるのがより好ましい。含有量が前記下限値未満であると密着性を向上する効果が低下する場合があり、前記上限値を超えると粘着力が強すぎて作業性を向上する効果が低下する場合がある。
また、熱可塑性樹脂のガラス転移温度は、特に限定されないが、−25〜120℃であることが好ましく、特に−20〜60℃であることがより好ましく、−10〜50℃であることがさらに好ましい。ガラス転移温度が前記下限値未満であると接着層3の粘着力が強くなり作業性が低下する場合があり、前記上限値を超えると低温接着性を向上する効果が低下する場合がある。
また、熱可塑性樹脂(特にアクリル系樹脂)の重量平均分子量は、特に限定されないが、10万以上が好ましく、特に15万〜100万が好ましい。重量平均分子量が前記範囲内であると、特に接着層3の成膜性を向上することができる。
一方、熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、レゾールフェノール樹脂等のフェノール樹脂、ビスフェノールAエポキシ樹脂、ビスフェノールFエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂等のエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられ、これらのうちの1種または2種以上の混合物を用いるようにしてもよい。また、これらの中でもエポキシ樹脂またはフェノール樹脂が好ましい。これらの樹脂によれば、接着層3の耐熱性および密着性をより向上することができる。
また、熱硬化性樹脂の含有量は、特に限定されないが、熱可塑性樹脂100重量部に対して0.05〜100重量部程度であるのが好ましく、特に0.1〜50重量部程度であるのがより好ましい。含有量が前記上限値を上回ると、チッピングやクラックが起こる場合や、密着性を向上する効果が低下する場合があり、含有量が前記下限値を下回ると、粘着力が強すぎ、ピックアップ不良が起こる場合や、作業性を向上する効果が低下する場合がある。
また、第3樹脂組成物は、さらに硬化剤(熱硬化性樹脂がエポキシ樹脂の場合、特に、フェノール系硬化剤)を含有することが好ましい。
硬化剤としては、例えばジエチレントリアミン(DETA)、トリエチレンテトラミン(TETA)、メタキシレリレンジアミン(MXDA)等の脂肪族ポリアミン、ジアミノジフェニルメタン(DDM)、m−フェニレンジアミン(MPDA)、ジアミノジフェニルスルホン(DDS)等の芳香族ポリアミン、ジシアンジアミド(DICY)、有機酸ジヒドララジド等を含むポリアミン化合物等のアミン系硬化剤、ヘキサヒドロ無水フタル酸(HHPA)、メチルテトラヒドロ無水フタル酸(MTHPA)等の脂環族酸無水物(液状酸無水物)、無水トリメリット酸(TMA)、無水ピロメリット酸(PMDA)、ベンゾフェノンテトラカルボン酸(BTDA)等の芳香族酸無水物等の酸無水物系硬化剤、フェノール樹脂等のフェノール系硬化剤が挙げられる。これらの中でもフェノール系硬化剤が好ましく、具体的にはビス(4−ヒドロキシ−3,5−ジメチルフェニル)メタン(通称テトラメチルビスフェノールF)、4,4’−スルホニルジフェノール、4,4’−イソプロピリデンジフェノール(通称ビスフェノールA)、ビス(4−ヒドロキシフェニル)メタン、ビス(2−ヒドロキシフェニル)メタン、(2−ヒドロキシフェニル)(4−ヒドロキシフェニル)メタン、およびこれらの内ビス(4−ヒドロキシフェニル)メタン、ビス(2−ヒドロキシフェニル)メタン、(2−ヒドロキシフェニル)(4−ヒドロキシフェニル)メタンの3種の混合物(例えば、本州化学工業(株)製、ビスフェノールF−D)等のビスフェノール類、1,2−ベンゼンジオール、1,3−ベンゼンジオール、1,4−ベンゼンジオール等のジヒドロキシベンゼン類、1,2,4−ベンゼントリオール等のトリヒドロキシベンゼン類、1,6−ジヒドロキシナフタレン等のジヒドロキシナフタレン類の各種異性体、2,2’−ビフェノール、4,4’−ビフェノール等のビフェノール類の各種異性体等の化合物が挙げられる。
また、硬化剤(特にフェノール系硬化剤)の含有量は、特に限定されないが、熱可塑性樹脂100重量部に対して1〜90重量部であるのが好ましく、特に3〜60重量部であるのがより好ましい。含有量が前記下限値を下回ると、接着層3の耐熱性を向上する効果が低下する場合があり、含有量が前記上限値を上回ると、接着層3の保存性が低下する場合がある。
また、前述した熱硬化性樹脂がエポキシ樹脂の場合は、エポキシ当量と硬化剤の当量比を計算して決めることができ、エポキシ樹脂のエポキシ当量と硬化剤の官能基の当量(例えばフェノール樹脂であれば水酸基当量)の比が0.5〜1.5であることが好ましく、特に0.7〜1.3であることが好ましい。含有量が前記下限値未満であると保存性が低下する場合があり、前記上限値を超えると耐熱性を向上する効果が低下する場合がある。
また、第3樹脂組成物は、特に限定されないが、さらに硬化触媒を含むことが好ましい。これにより、接着層3の硬化性を向上することができる。
硬化触媒としては、例えばイミダゾール類、1,8−ジアザビシクロ(5,4,0)ウンデセン等アミン系触媒、トリフェニルホスフィン等リン系触媒等が挙げられる。これらの中でもイミダゾール類が好ましい。これにより、特に速硬化性と保存性を両立することができる。
イミダゾール類としては、例えば1−ベンジル−2メチルイミダゾール、1−ベンジル−2フェニルイミダゾール、1−シアノエチル−2−エチル−4−メチルイミダゾール、2−フェニル−4−メチルイミダゾール、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−ウンデシルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加物、2−フェニルイミダゾールイソシアヌル酸付加物、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2,4−ジアミノ−6−ビニル−s−トリアジン、2,4−ジアミノ−6−ビニル−s−トリアジンイソシアヌル酸付加物、2,4−ジアミノ−6−メタクリロイルオキシエチル−s−トリアジン、2,4−ジアミノ−6−メタクリロイルオキシエチル−s−トリアジンイソシアヌル酸付加物等が挙げられる。これらの中でも2−フェニル−4,5−ジヒドロキシメチルイミダゾールまたは2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールが好ましい。これにより、保存性を特に向上することができる。
また、硬化触媒の含有量は、特に限定されないが、熱可塑性樹脂100重量部に対して0.01〜30重量部程度であるのが好ましく、特に0.5〜10重量部程度であるのがより好ましい。含有量が前記下限値未満であると硬化性が不十分である場合があり、前記上限値を超えると保存性が低下する場合がある。
また、硬化触媒の平均粒子径は、特に限定されないが、10μm以下であることが好ましく、特に1〜5μmであることがより好ましい。平均粒子径が前記範囲内であると、特に硬化触媒の反応性に優れる。
また、第3樹脂組成物は、特に限定されないが、さらにカップリング剤を含むことが好ましい。これにより、樹脂と被着体および樹脂界面の密着性をより向上させることができる。
前記カップリング剤としてはシラン系カップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤等が挙げられる。これらの中でもシラン系カップリング剤が好ましい。これにより、耐熱性をより向上することができる。
このうち、シラン系カップリング剤としては、例えばビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、β−(3,4エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジエトキシシラン、γ−メタクリロキシプロピルトリエトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリメトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、3−イソシアネートプロピルトリエトキシシラン、3−アクリロキシプロピルトリメトキシシラン、ビス(3−トリエトキシシリルプロピル)テトラスルファンなどが挙げられる。
カップリング剤の含有量は、特に限定されないが、熱可塑性樹脂100重量部に対して0.01〜10重量部程度であるのが好ましく、特に0.5〜10重量部程度であるのがより好ましい。含有量が前記下限値未満であると密着性の効果が不十分である場合があり、前記上限値を超えるとアウトガスやボイドの原因になる場合がある。
接着層3を成膜するにあたっては、このような第3樹脂組成物を、例えばメチルエチルケトン、アセトン、トルエン、ジメチルホルムアルデヒド等の溶剤に溶解して、ワニスの状態にした後、コンマコーター、ダイコーター、グラビアコーター等を用いてキャリアフィルムに塗工し、乾燥することで接着層3を得ることができる。
接着層3の平均厚さは、特に限定されないが、3〜100μm程度であるのが好ましく、特に5〜70μm程度であるのがより好ましい。厚さが前記範囲内であると、特に厚さ精度の制御を容易にできる。
また、第3樹脂組成物は、必要に応じてフィラーを含有していてもよい。フィラーを含むことにより、接着層3の機械的特性および接着力の向上を図ることができる。
このフィラーとしては、例えば銀、酸化チタン、シリカ、マイカ等の粒子が挙げられる。
また、フィラーの平均粒径は、0.1〜25μm程度であることが好ましい。平均粒径が前記下限値未満であるとフィラー添加の効果が少なくなり、前記上限値を超えるとフィルムとしての接着力の低下をもたらす可能性がある。
フィラーの含有量は、特に限定されないが、熱可塑性樹脂100重量部に対して0.1〜100重量部程度であるのが好ましく、特に5〜90重量部程度であるのがより好ましい。これにより、接着層3の機械的特性を高めつつ、接着力をより高めることができる。
(支持フィルム)
支持フィルム4は、以上のような第1粘着層1、第2粘着層2および接着層3を支持する支持体である。
このような支持フィルム4の構成材料としては、例えばポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリウレタン、エチレン酢ビ共重合体、アイオノマー、エチレン・(メタ)アクリル酸共重合体、エチレン・(メタ)アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート等が挙げられ、これらのうちの1種または2種以上の混合物が挙げられる。
支持フィルム4の平均厚さは、特に限定されないが、5〜200μm程度であるのが好ましく、30〜150μm程度であるのがより好ましい。これにより、支持フィルム4は、適度な剛性を有するものとなるため、第1粘着層1、第2粘着層2および接着層3を確実に支持して、半導体用フィルム10の取扱いを容易にするとともに、半導体用フィルム10が適度に湾曲することで、半導体ウエハー7との密着性を高めることができる。
(半導体用フィルムの特性)
第1粘着層1、第2粘着層2および接着層3は、それぞれ異なる密着力を有しているが、それらは以下のような特性を有していることが好ましい。
まず、第1粘着層1の接着層3に対する密着力は、第2粘着層2の支持フィルム4に対する密着力よりも小さいことが好ましい。これにより、後述する第3の工程において、個片83をピックアップした際に、第2粘着層2と支持フィルム4との間は剥離することなく、接着層3と第1粘着層1との間が選択的に剥離する。そして、ダイシングの際には、ウエハーリング9により積層体8を確実に支持し続けることができる。
すなわち、本実施形態では、第1粘着層1および第2粘着層2の2層の粘着層を用いているため、それぞれの密着力を異ならせることで、上記のように、積層体8の確実な固定と個片83の容易なピックアップとを両立させることが可能になる。換言すれば、ダイシング性とピックアップ性の両立を図ることができる。
なお、第1粘着層1の接着層3に対する密着力や第2粘着層2の支持フィルム4およびウエハーリング9に対する密着力は、それぞれ、前述したアクリル系樹脂等の種類(組成)、モノマー等の種類、含有量、硬度等を変化させることで調整することができる。
また、ダイシング前における第1粘着層1の接着層3に対する密着力は、特に限定されないが、密着界面の平均で10〜80cN/25mm程度であるのが好ましく、特に30〜60cN/25mm程度であるのがより好ましい。密着力が前記範囲内であると、後述するように積層体8を引き延ばしたり(エキスパンド)、積層体8をダイシングした際に、半導体素子71が第1粘着層1から脱落する等の不具合が防止されるとともに、優れたピックアップ性が確保される。
なお、上記密着力の単位である「cN/25mm」は、第1粘着層1の表面に接着層3を貼り付けたサンプルを25mm幅の短冊状にし、その後、23℃(室温)において、この積層フィルムにおいて接着層部分を剥離角180°でかつ引っ張り速度1000mm/minで引き剥がしたときの荷重(単位cN)を表すものである。すなわち、ここでは、第1粘着層1の接着層3に対する密着力は、180°ピール強度として説明する。
上記のような特性を有する第1粘着層1の組成としては、例えば、アクリル系樹脂100重量部に対して、アクリレートモノマー1〜50重量部と、イソシアネート化合物0.1〜10重量部とを配合したものが挙げられる。
一方、第2粘着層2のウエハーリング9に対する密着力は、特に限定されないが、密着界面の平均で100〜2,000cN/25mm程度であるのが好ましく、特に400〜1,200cN/25mm程度であるのがより好ましい。密着力が前記範囲内であると、後述するように積層体8を引き延ばしたり(エキスパンド)、積層体8をダイシングした際に、第1粘着層1と第2粘着層2との界面の剥離が防止され、結果として半導体素子71の脱落等が確実に防止される。また、ウエハーリング9により積層体8を確実に支持することができる。
なお、上記密着力の単位である「cN/25mm」は、ウエハーリング9の上面に25mm幅の短冊状の粘着フィルムを23℃(室温)で貼り付け、その後、23℃(室温)において、この粘着フィルムを、剥離角180°でかつ引っ張り速度1000mm/minで引き剥がしたときの荷重(単位cN)を表すものである。すなわち、ここでは、第2粘着層2のウエハーリング9に対する密着力は、180°ピール強度として説明する。
上記のような特性を有する第2粘着層2の組成としては、例えば、アクリル系樹脂100重量部に対して、ウレタンアクリレート1〜50重量部と、イソシアネート化合物0.5〜10重量部とを配合したものが挙げられる。
なお、第1粘着層1の接着層3に対する密着力をAとし、第2粘着層2の第1粘着層1に対する密着力をAとしたとき、A/Aは、特に限定されないが、5〜200程度であるのが好ましく、10〜50程度であるのがより好ましい。これにより、第1粘着層1、第2粘着層2および接着層3は、ダイシング性およびピックアップ性において特に優れたものとなる。
また、第1粘着層1の接着層3に対する密着力は、接着層3の半導体ウエハー7に対する密着力よりも小さいことが好ましい。これにより、個片83をピックアップした際に、半導体ウエハー7と接着層3との界面が不本意にも剥離してしまうのを防止することができる。すなわち、第1粘着層1と接着層3との界面で選択的に剥離を生じさせることができる。
なお、接着層3の半導体ウエハー7に対する密着力は、特に限定されないが、50〜500cN/25mm程度であるのが好ましく、特に80〜250cN/25mm程度であるのがより好ましい。密着力が前記範囲内であると、特にダイシング時に振動や衝撃で半導体素子71が飛んで脱落する、いわゆる「チップ飛び」の発生を十分に防止することができる。
また、第1粘着層1の接着層3に対する密着力は、第1粘着層1の第2粘着層2に対する密着力よりも小さいことが好ましい。これにより、個片83をピックアップした際に、第1粘着層1と第2粘着層2との界面が不本意にも剥離してしまうのを防止することができる。すなわち、第1粘着層1と接着層3との界面で選択的に剥離を生じさせることができる。
なお、第1粘着層1の第2粘着層2に対する密着力は、特に限定されないが、100〜1,000cN/25mm程度であるのが好ましく、特に300〜600cN/25mm程度であるのがより好ましい。密着力が前記範囲内であると、特にダイシング性やピックアップ性に優れる。
(半導体用フィルムの製造方法)
以上説明したような半導体用フィルム10は、例えば以下のような方法で製造される。
まず、図3(a)に示す基材4aを用意し、この基材4aの一方の面上に第1粘着層1を成膜する。これにより、基材4aと第1粘着層1との積層体61を得る。第1粘着層1の成膜は、前述した第1樹脂組成物を含む樹脂ワニスを各種塗布法等により塗布し、その後塗布膜を乾燥させる方法や、第1樹脂組成物からなるフィルムをラミネートする方法等により行うことができる。また、紫外線等の放射線を照射することにより、塗布膜を硬化させるようにしてもよい。
上記塗布法としては、例えば、ナイフコート法、ロールコート法、スプレーコート法、グラビアコート法、バーコート法、カーテンコート法等が挙げられる。
また、積層体61と同様にして、図3(a)に示すように、用意した基材4bの一方の面上に接着層3を成膜し、これにより、基材4bと接着層3との積層体62を得る。
さらに、各積層体61、62と同様にして、図3(a)に示すように、用意した支持フィルム4の一方の面上に第2粘着層2を成膜し、これにより、支持フィルム4と第2粘着層2との積層体63を得る。
次いで、図3(b)に示すように、第1粘着層1と接着層3とが接するように積層体61と積層体62とを積層し、積層体64を得る。この積層は、例えばロールラミネート法等により行うことができる。
次いで、図3(c)に示すように、積層体64から基材4aを剥離する。そして、図3(d)に示すように、前記基材4aを剥離した積層体64に対して、基材4bを残して、前記接着層3および前記第1粘着層1の有効領域の外側部分をリング状に除去する。ここで、有効領域とは、その外周が、半導体ウエハー7の外径よりも大きく、かつ、ウエハーリング9の内径よりも小さい領域を指す。
次いで、図3(e)に示すように、第1粘着層1の露出面に第2粘着層2が接するように、基材4aを剥離し有効領域の外側部分をリング状に除去した積層体64と積層体63を積層する。その後、基材4bを剥離することにより、図3(f)に示す半導体用フィルム10が得られる。
[半導体装置の製造方法]
次に、上述したような半導体用フィルム10を用いて半導体装置100を製造する方法(本発明の半導体装置の製造方法の第1実施形態)について説明する。
図1および図2に示す半導体装置の製造方法は、半導体ウエハー7と半導体用フィルム10とを積層し、積層体8を得る第1の工程と、半導体用フィルム10の外周部21をウエハーリング9に貼り付けた状態で、半導体ウエハー7側から積層体8に切り込み81を設ける(ダイシングする)ことにより、半導体ウエハー7および接着層3を個片化し、半導体素子71および接着層31からなる複数の個片83を得る第2の工程と、個片83の少なくとも1つをピックアップする第3の工程と、ピックアップされた個片83を絶縁基板5上に載置し、半導体装置100を得る第4の工程とを有する。以下、各工程について順次詳述する。
[1]
[1−1]まず、半導体ウエハー7および半導体用フィルム10を用意する。
半導体ウエハー7は、あらかじめ、その表面に複数個分の回路が形成されたものである。かかる半導体ウエハー7としては、シリコンウエハーの他、ガリウムヒ素、窒化ガリウムのような化合物半導体ウエハー等が挙げられる。
このような半導体ウエハー7の平均厚さは、特に限定されず、好ましくは0.005〜1mm程度、より好ましくは0.01〜0.5mm程度とされる。本発明の半導体装置の製造方法によれば、このような厚さの半導体ウエハー7に対して欠けや割れ等の不具合を生じさせることなく、簡単かつ確実に切断して個片化することができる。
[1−2]次に、図1(a)に示すように、上述したような半導体用フィルム10の接着層3と、半導体ウエハー7とを密着させつつ、半導体用フィルム10と半導体ウエハー7とを積層する(第1の工程)。なお、図1に示す半導体用フィルム10では、接着層3の平面視における大きさおよび形状が、半導体ウエハー7の外径よりも大きく、かつ、ウエハーリング9の内径よりも小さい形状に、あらかじめ設定されている。このため、半導体ウエハー7の下面全体が接着層3の上面全体と密着し、これにより半導体ウエハー7が半導体用フィルム10で支持されることとなる。
上記積層の結果、図1(b)に示すように、半導体用フィルム10と半導体ウエハー7とが積層されてなる積層体8が得られる。
[2]
[2−1]次に、ウエハーリング9を用意する。続いて、第2粘着層2の外周部21の上面とウエハーリング9の下面とが密着するように、積層体8とウエハーリング9とを積層する。これにより、積層体8の外周部がウエハーリング9により支持される。
ウエハーリング9は、一般にステンレス鋼、アルミニウム等の各種金属材料等で構成されるため、剛性が高く、積層体8の変形を確実に防止することができる。
半導体用フィルム10が上述したように粘着性の異なる2層の粘着層(第1粘着層1および第2粘着層2)を有していることにより、これらの粘着性の違いを利用して、ダイシング性とピックアップ性の両立を図ることができる。
[2−2]次に、図示しないダイサーテーブルを用意し、ダイサーテーブルと支持フィルム4とが接触するように、ダイサーテーブル上に積層体8を載置する。
続いて、図1(c)に示すように、ダイシングブレード82を用いて積層体8に複数の切り込み81を形成する(ダイシング)。ダイシングブレード82は、円盤状のダイヤモンドブレード等で構成されており、これを回転させつつ積層体8の半導体ウエハー7側の面に押し当てることで切り込み81が形成される。そして、半導体ウエハー7に形成された回路パターン同士の間隙に沿って、ダイシングブレード82を相対的に移動させることにより、半導体ウエハー7が複数の半導体素子71に個片化される(第2の工程)。また、接着層3も同様に、複数の接着層31に個片化される。このようなダイシングの際には、半導体ウエハー7に振動や衝撃が加わるが、半導体ウエハー7の下面が半導体用フィルム10で支持されているため、上記の振動や衝撃が緩和されることとなる。その結果、半導体ウエハー7における割れや欠け等の不具合の発生を確実に防止することができる。
なお、本工程については、後に詳述する。
[3]
[3−1]次に、複数の切り込み81が形成された積層体8を、図示しないエキスパンド装置により、放射状に引き延ばす(エキスパンド)。これにより、図1(d)に示すように、積層体8に形成された切り込み81の幅が広がり、それに伴って個片化された半導体素子71同士の間隔も拡大する。その結果、半導体素子71同士が干渉し合うおそれがなくなり、個々の半導体素子71をピックアップし易くなる。なお、エキスパンド装置は、このようなエキスパンド状態を後述する工程においても維持し得るよう構成されている。
[3−2]次に、図示しないダイボンダにより、個片化された半導体素子71のうちの1つを、ダイボンダのコレット(チップ吸着部)で吸着するとともに上方に引き上げる。その結果、図2(e)に示すように、接着層31と第1粘着層1との界面が選択的に剥離し、半導体素子71と接着層31とが積層されてなる個片83がピックアップされる(第3の工程)。
なお、接着層31と第1粘着層1との界面が選択的に剥離する理由は、前述したように、第2粘着層2の粘着性が第1粘着層1の粘着性より高いため、支持フィルム4と第2粘着層2との界面の密着力、および、第2粘着層2の第1粘着層1との界面の粘着力は、第1粘着層1と接着層3との密着力より大きいからである。すなわち、半導体素子71を上方にピックアップした場合、これらの3箇所のうち、最も粘着力の小さい第1粘着層1と接着層3との界面が選択的に剥離することとなる。
また、個片83をピックアップする際には、半導体用フィルム10の下方から、ピックアップすべき個片83を選択的に突き上げるようにしてもよい。これにより、積層体8から個片83が突き上げられるため、前述した個片83のピックアップをより容易に行うことができるようになる。なお、個片83の突き上げには、半導体用フィルム10を下方から突き上げる針状体(ニードル)等が用いられる。
[4]
[4−1]次に、半導体素子71(チップ)を搭載(マウント)するための絶縁基板5を用意する。
この絶縁基板5としては、半導体素子71を搭載し、半導体素子71と外部とを電気的に接続するための配線や端子等を備えた絶縁性を有する基板が挙げられる。
具体的には、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板、アラミド銅張フィルム基板等の可撓性基板や、ガラス布・エポキシ銅張積層板等のガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板等のコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板等の耐熱・熱可塑性基板といった硬質性基板の他、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板等のセラミックス基板などが挙げられる。
なお、絶縁基板5に代えて、リードフレーム等を用いるようにしてもよい。
次いで、図2(f)に示すように、ピックアップされた個片83を、絶縁基板5上に載置する。
[4−2]次に、図2(g)に示すように、絶縁基板5上に載置された個片83を加熱・圧着する。これにより、接着層31を介して半導体素子71と絶縁基板5とが接着(ダイボンディング)される(第4の工程)。
加熱・圧着の条件としては、例えば加熱温度は100〜300℃程度であるのが好ましく、100〜200℃程度であるのがより好ましい。また、圧着時間は1〜10秒程度であるのが好ましく、1〜5秒程度であるのがより好ましい。
また、その後に加熱処理を施してもよい。この場合の加熱条件は、加熱温度が好ましくは100〜300℃程度、より好ましくは150〜250℃程度とされ、加熱時間が好ましくは1〜240分程度、より好ましくは10〜60分程度とされる。
その後、半導体素子71の端子(図示せず)と絶縁基板5上の端子(図示せず)とをワイヤ84により電気的に接続する。なお、この接続には、ワイヤ84に代えて、導電性ペースト、導電性フィルム等を用いるようにしてもよい。
そして、絶縁基板5上に載置された個片83およびワイヤ84を樹脂材料で被覆し、モールド層85を形成する。このモールド層85を構成する樹脂材料としては、エポキシ系樹脂等の各種モールド樹脂が挙げられる。
さらに、絶縁基板5の下面に設けられた端子(図示せず)にボール状電極86を接合することにより、半導体素子71をパッケージ内に収納してなる図2(h)に示すような半導体装置100が得られる。
以上のような方法によれば、第3の工程において、半導体素子71に接着層31が付着した状態、すなわち個片83の状態でピックアップされることから、第4の工程において、この接着層31をそのまま絶縁基板5との接着に利用することができる。このため、別途接着剤等を用意する必要がなく、半導体装置100の製造効率をより高めることができる。
ところで、上述したような本発明の半導体装置の製造方法は、特に第2の工程に特徴を有するものである。
まず、この特徴の説明に先立って、従来のダイシング工程について説明する。
従来のダイシング工程は、ダイシングブレードの先端が半導体ウエハー、接着層および各粘着層をそれぞれ貫通し、支持フィルムに到達するように行われていた。
ところが、ダイシングブレードの先端が支持フィルムに到達した結果、支持フィルムが削られることとなり、その削り屑が発生する。そして、この削り屑は、支持フィルム周辺に留まることなく、各粘着層の周辺、接着層の周辺および半導体ウエハーの周辺に移動して、種々の不具合をもたらすこととなる。具体的には、半導体素子のピックアップの際に引っ掛かりを生じたり、後述する第4の工程において絶縁基板と半導体素子との間に削り屑が侵入したり、半導体ウエハーに形成された回路に削り屑が付着し、ワイヤボンディングに支障を来す等の不具合が挙げられる。
これに対し、本発明では、第2の工程において、ダイシングブレード82の先端が粘着層内に留まるように、削り深さを設定する。換言すれば、切り込み81の先端が支持フィルム4に到達することなく、第1粘着層1内に留まるようにダイシングを行う。このようにすれば、支持フィルム4の削り屑は発生し得ないため、上述したような削り屑に伴う問題が確実に解消されることとなる。すなわち、半導体素子71をピックアップする際には、引っ掛かり等の発生が防止され、ピックアップした半導体素子71を絶縁基板5にマウントする際には、異物の侵入およびワイヤボンディング不良の発生が防止される。その結果、半導体装置100の製造歩留まりが向上するとともに、信頼性の高い半導体装置100を得ることができる。
また、ダイシングブレード82の上下方向の位置制御は、一般に誤差を含んでいるが、半導体装置100の製造に用いる半導体用フィルム10は、このような位置制御の誤差に比べて十分に厚い第1粘着層1を含んでいることから、上述したようにダイシングブレード82の先端を第1粘着層1内に留めるようなダイシングプロセスを容易に行うことを可能にする。この点においても、本発明によれば、半導体装置100の製造歩留まりを高めるとともに、信頼性の高い半導体装置100を得ることが可能になる。
なお、第1粘着層1の平均厚さは、前述したように20〜100μmとされるが、第1粘着層1の平均厚さが前記下限値を下回ると、ダイシングブレード82の位置制御の誤差によっては、ダイシングブレード82の先端を第1粘着層1内に留めることができないおそれがある。一方、第1粘着層1の平均厚さが前記上限値を上回ると、第1粘着層1を均一に成膜することが困難になり、膜厚均一性が低下するおそれがある。
また、切り込み81の先端が第1粘着層1内に位置するようにダイシングを行うことにより、第2粘着層2の成分が切り込み81を介して、接着層3の周辺や半導体ウエハー7の周辺に染み出すことが防止される。その結果、染み出した物質が不本意にも接着層3と第1粘着層1との間の密着力を高めてしまうのを防止して、個片83のピックアップを阻害する不具合を防止することができる。さらには、染み出した物質が半導体素子71の変質・劣化を引き起こすのを防止することができる。
このような成分の染み出しは、第2粘着層2の粘着性が第1粘着層1の粘着性よりも強いことから、必然的に、第2粘着層2は第1粘着層1よりも柔軟性が高いと考えられ、したがって第2粘着層2に含まれる物質は流動性や流出性が第1粘着層1よりも高いということに起因する現象であると考えられる。すなわち、本実施形態のように、粘着層が複数層で構成されており、接着層3側の粘着層(図1では第1粘着層1)よりも支持フィルム4側の粘着層(図1では第2粘着層2)の粘着性が強い場合には、図1(c)に示すように切り込み81の先端を第1粘着層1内に留めることが、上記不具合を防止するにあたって特に有効である。
なお、上記の観点から、第2粘着層2の硬度は、第1粘着層1の硬度より小さいのが好ましい。これにより、第2粘着層2は、第1粘着層1に比べて確実に粘着性が高いものとなる一方、第1粘着層1は、ピックアップ性に優れたものとなる。
また、第1粘着層1のショアD硬度は、20〜60程度であるのが好ましく、30〜50程度であるのがより好ましい。このような硬度の第1粘着層1は、粘着性が適度に抑えられる一方、成分の流動性や流出性を比較的抑えられることから、この第1粘着層1に切り込み81が形成されたとしても、ピックアップ性の向上と、第1粘着層1からの物質の染み出しによる不具合の防止とを両立させることができる。
また、第2粘着層2のショアA硬度は、20〜90程度であるのが好ましく、30〜80程度であるのがより好ましい。このような硬度の第2粘着層2は、十分な粘着性を有する一方、成分の流動性や流出性を比較的抑えられることから、ダイシング性(ダイシングにおける積層体8とウエハーリング9との固定性)の向上と、物質の染み出しによる不具合の防止とを両立させることができる。
また、半導体用フィルム10では、仮に切り込み81が第1粘着層1を貫通してしまったとしても、第1粘着層1の厚さが十分に厚いため、第2粘着層2から染み出した成分が接着層3側に這い上がる際の経路長を十分に長くすることができる。このため、成分の染み出しによる不具合の発生を確実に防止することができる。
また、上記のような観点から、1本の切り込み81のうち、接着層3と第1粘着層1との界面より先端側の部分の横断面積は、ダイシングブレード82の厚さや各粘着層1、2の厚さに応じて異なるものの、5〜300(×10−5mm)程度であるのが好ましく、10〜200(×10−5mm)程度であるのがより好ましい。切り込み81のうち、接着層3と第1粘着層1との界面より先端側の部分の横断面積を前記範囲内に設定することにより、接着層3を確実に個片化するとともに、第1粘着層1に対する切り込み部分の横断面積を最小限に抑えることができる。その結果、個片83の確実なピックアップと、第1粘着層1からの成分の染み出しの抑制とを高度に両立することができる。
また、第1粘着層1の膜厚をtとしたとき、切り込み81のうちの第1粘着層1内に位置する部分の深さは、0.2t〜0.8tであるのが好ましく、0.3t〜0.7tであるのがより好ましい。これにより、個片83の確実なピックアップと、第1粘着層1からの成分の染み出しの抑制とを、より高度に両立させることができる。
以上のように、切り込み81の先端を第1粘着層1内に留めたり、そうでなくても切り込み81のうちの接着層3と第1粘着層1との界面より先端側の部分の横断面積を前記範囲内としたりした場合には、第1粘着層1や第2粘着層2からの成分の染み出しが最小限に抑えられることから、この成分の染み出しが第1粘着層1と接着層3との密着力に及ぼす影響も最小限に抑えられることとなる。その結果、この密着力が意図せず高まってしまい、個片83のピックアップ性が阻害されるのを防止することができる。
具体的には、第2の工程において積層体8に切り込み81を設けた後、第3の工程を行う前の積層体8においては、第1粘着層1と接着層3との密着力は、0.05〜0.5N/cm程度であるのが好ましく、0.1〜0.4N/cm程度であるのがより好ましい。前記密着力を前記範囲内とすることにより、個片83のピックアップ性が特に向上し、ピックアップの際に半導体素子71に割れや欠け、バリ等の不具合が発生するのを防止することができる。その結果、最終的に、信頼性の高い半導体装置100を高い歩留まりで製造することができる。
特に、半導体ウエハー7の厚さが薄い(例えば200μm以下)の場合には、第1粘着層1と接着層3との密着力を前記範囲内とすることで、半導体素子71に生じる上記のような不具合の防止効果が顕著になる。
なお、上記密着力の単位である「N/cm」は、第2の工程において積層体8に10mm×10mm角の切り込みを設けた後、積層体8の上面に1cm幅の短冊状の粘着フィルムを23℃(室温)で貼り付け、その後、23℃(室温)において、積層体8から第1粘着層1、第2粘着層2、支持フィルム4を剥離角90°でかつ引っ張り速度50mm/minで引き剥がしたときの荷重(単位N)を表すものである。すなわち、第1粘着層1と接着層3との密着力は、90°ピール強度である。
また、第1粘着層1と接着層3との密着力は、個々の個片83の中央部と縁部(エッジ部)とで異なる場合が多い。これは、縁部では、個片83の端面に第1粘着層1中の成分が這い上がる等して、中央部に比べて密着力が大きくなり易いことに起因するものである。このため、個片83をピックアップする際には、中央部と縁部とで密着力が大きく異なり、それによって半導体素子71の割れや欠け等を招くおそれがある。
これに対し、本発明によれば、切り込み81の先端が第1粘着層1内に留まるように、ダイシングの深さ制御を行うことにより、個片83における密着力のバラツキの範囲を、小さく抑えることが可能になる。このため、個片83をピックアップする際に、半導体素子71に割れや欠け等が発生するのを防止することができる。
ここで、個片83を引き剥がす際に、個片83の縁部にかかる荷重(縁部の密着力)をaとし、個片83の中央部にかかる荷重(中央部の密着力)をbとしたとき、a/bは、1以上4以下であるのが好ましく、1〜3程度であるのがより好ましく、1〜2程度であるのがさらに好ましい。これにより、半導体素子71の部分ごとの荷重のバラつきが比較的狭い範囲に抑制されることになるため、ピックアップの際に半導体素子71の割れや欠け等の不具合が発生するのを確実に抑制することができる。そして、このような半導体用フィルム10を用いることにより、半導体装置100の製造歩留まりが向上するとともに、最終的に信頼性の高い半導体装置100を得ることができる。
なお、密着力aおよび密着力bは、それぞれ詳しくは次のようにして測定される。
まず、半導体用フィルム10と半導体ウエハー7とを積層して積層体8を得た後、半導体ウエハー7を10mm×10mm角に個片化した後の状態で、第3の工程を行う前の積層体8の上面に、1cm幅の短冊状の粘着フィルムを23℃(室温)で貼り付ける。
次いで、23℃(室温)において、積層体8から第1粘着層1、第2粘着層2、支持フィルム4を剥離角90°でかつ引っ張り速度50mm/minで引き剥がす。この際、第1粘着層1、第2粘着層2、支持フィルム4を引き剥がしつつ、第1粘着層1、第2粘着層2、支持フィルム4にかかる引っ張り荷重(単位N)の大きさを測定する。そして、個片83の縁部が第1粘着層1から離れる際に第1粘着層1、第2粘着層2、支持フィルム4にかかる引っ張り荷重の平均値が「密着力a」に相当し、個片83の中央部(縁部以外の部分)が第1粘着層1から離れる際に第1粘着層1、第2粘着層2、支持フィルム4にかかる引っ張り荷重の平均値が「密着力b」に相当する。
すなわち、半導体用フィルム10によれば、個片83の縁部が第1粘着層1から離れようとする状態であっても、個片83の中央部が第1粘着層1から離れようとする状態であっても、第1粘着層1、第2粘着層2、支持フィルム4にかかる引っ張り荷重の大きさの差が比較的小さく抑えられるため、仮にピックアップの際に半導体素子71に反りが生じた場合でも、その反りの程度が最小限に抑えられることとなる。その結果、半導体素子71の割れや欠け等の不具合が最小限に抑えられることとなる。
また、個片83の中央部(縁部以外の部分)の密着力bは、前述した第1粘着層1と接着層3との密着力の範囲にあることが好ましいが、その上で、0.05〜0.3N/cm程度であるのが好ましく、0.1〜0.25N/cm程度であるのがより好ましい。密着力bが前記範囲内にあることにより、個片83のピックアップ性が特に向上し、ピックアップの際に半導体素子71に割れや欠け、バリ等の不具合が発生するのを防止することができる。その結果、最終的に、信頼性の高い半導体装置100を高い歩留まりで製造することができる。
特に、半導体ウエハー7の厚さが薄い(例えば200μm以下)の場合には、密着力bを前記範囲内とすることで、半導体素子71に生じる上記のような不具合の防止効果が顕著になる。
なお、個片83の縁部とは、半導体素子71の外縁から、半導体素子71の幅の10%以下の領域を指すものとする。一方、個片83の中央部とは、前記縁部以外の領域を指すものとする。すなわち、半導体素子71の形状が、例えば平面視において10mm角の正方形である場合、外縁から1mm幅の領域が縁部であり、残りの領域が中央部となる。
また、本実施形態では、切り込み81の先端を第1粘着層1内に留めることにより、半導体ウエハー7および接着層3は確実に個片化される一方、第1粘着層1および第2粘着層2は個片化されない。したがって、第3の工程において、個片83をピックアップする際に、第1粘着層1や第2粘着層2が支持フィルム4側に残すべきところ、不本意にも個片83側に貼り付いた状態でピックアップされてしまうのを防止することができる。これは、第1粘着層1および第2粘着層2を個片化しなかったことで、これらの面方向の繋がりが維持されるため、第1粘着層1と第2粘着層2との密着力、および、第2粘着層2と支持フィルム4との密着力の低下が防止されるためである。すなわち、第1粘着層1と第2粘着層2との密着力、および、第2粘着層2と支持フィルム4との密着力が、ピックアップにおける上方への引っ張り力に対して十分な抗力を有するためである。
また、上述したように、第1粘着層1と第2粘着層2との密着力、および、第2粘着層2と支持フィルム4との密着力の低下が防止されることから、第1粘着層1と接着層3との密着力をより大きくしたとしても、ピックアップ性の低下が抑制される。すなわち、第1粘着層1と接着層3との密着力において、良好なピックアップを可能にする許容範囲をより拡大することができるため、半導体用フィルム10の製造容易性およびマウント後の半導体素子71と絶縁基板5との接着性が向上するという利点もある。
<第2実施形態>
次に、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第2実施形態について説明する。
図4は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第2実施形態を説明するための図(縦断面図)である。なお、以下の説明では、図4中の上側を「上」、下側を「下」という。
以下、第2実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。なお、図4において、第1実施形態と同様の構成部分については、先に説明した図1と同様の符号を付している。
本実施形態にかかる半導体用フィルム10’は、粘着層の層構成が異なる以外は、前記第1実施形態と同様である。
すなわち、図4に示す半導体用フィルム10’では、第1粘着層1が省略され、第2粘着層2の1層のみが設けられている。
そして、このような半導体用フィルム10’を製造するにあたっては、第2粘着層2の上面のうち、接着層3と接する領域(半導体ウエハー7を積層する領域)にあらかじめ紫外線を照射しておく。これにより、この領域の粘着性が失活し、結果として第2粘着層2と接着層3との密着力が低下する。その結果、第3の工程において個片83をピックアップする際に、大きな荷重をかけなくても個片83をピックアップすることが可能になることから、ピックアップ性の向上を図ることができる。
一方、第2粘着層2の上面のうち、接着層3と接しない領域には紫外線が照射されないため、この領域では第2粘着層2の本来の粘着力が維持されることとなる。このため、第2粘着層2とウエハーリング9との密着力も維持され、ダイシング性の低下は防止されることとなる。
換言すれば、第1実施形態では、粘着性の異なる2層の粘着層を用いることで、ダイシング性とピックアップ性の両立が図られているが、本実施形態では、第2粘着層2の一部領域のみ粘着性を低下させることで、1層の粘着層であっても、ダイシング性とピックアップ性を両立している。
また、第1実施形態では、第1粘着層1の平均厚さが20〜100μmとされたが、本実施形態では、第1粘着層1が省略されているため、第2粘着層2の平均厚さが20〜100μmとされる。このような第2粘着層2を備える半導体用フィルム10’によれば、半導体ウエハー7をダイシングする際に、ダイシングブレード82の先端を第2粘着層2内に留まるようなダイシング深さの制御を容易に行うことができる。このようにすれば、ダイシングブレード82が支持フィルム4に達しないため、支持フィルム4の削り屑は発生し得ない。このため、前述したような削り屑に伴う問題が確実に解消されることとなる。その結果、半導体装置100の製造歩留まりが向上するとともに、信頼性の高い半導体装置100を得ることができる。
このような半導体用フィルム10’を、図4(a)に示すように、半導体ウエハー7と積層して、積層体8を得る。
次いで、図4(b)に示すように、ダイシングブレード82を用いて積層体8に複数の切り込み81を形成する(ダイシング)。この際、図4(b)に示すように、切り込み81の先端が第2粘着層2内に留まるようにダイシングを行うことで、支持フィルム4の削り屑が発生し得ないことから、前記第1実施形態と同様の作用・効果が得られる。
その後、第3の工程および第4の工程を行うことにより、半導体装置が得られる。
なお、第2粘着層2に照射する紫外線としては、好ましくは波長100〜400nm程度のもの、より好ましくは波長200〜380nm程度のものが用いられる。また、紫外線の照射時間としては、波長やパワーにもよるが、好ましくは10秒〜1時間程度、より好ましくは30秒〜30分程度とされる。このような紫外線によれば、第2粘着層2中の化学構造を変化させ、効率よく粘着性を失活させるとともに、第2粘着層2の粘着性が必要以上に低下してしまうのを防止することができる。
また、第2粘着層2に照射するのは、紫外線に限られず、電子線、X線等の各種放射線であってもよい。
なお、紫外線の照射は、本実施形態のように、第2粘着層2の上面のうち、接着層3と接する領域に対してあらかじめ照射する場合に限らない。例えば、第2粘着層2の構成材料が紫外線に感応して硬化するような材料である場合には、第2粘着層2と接着層3とを積層した後、第2粘着層2と接着層3と半導体ウエハー7とを積層した後、または、第2粘着層2と接着層3と半導体ウエハー7とを積層し、半導体ウエハー7をダイシングした後のいずれかにおいて紫外線を照射するようにしてもよい。このような場合、紫外線の照射に伴って第2粘着層2が硬化するため、照射領域に位置する第2粘着層2の粘着力が低下する。その結果、このような場合であっても、個片83のピックアップ性の向上を図ることができる。
以上、本発明の半導体用フィルムおよび半導体装置の製造方法を、図示の実施形態に基づいて説明したが、本発明はこれらに限定されるものではない。
例えば、パッケージの形態は、BGA(Ball Grid Array)、LGA(Land Grid Array)等のCSP(Chip Size Package)、TCP(Tape Carrier Package)のような表面実装型のパッケージ、DIP(Dual Inline Package)、PGA(Pin Grid Array)のような挿入型のパッケージ等であってもよく、特に限定されない。
また、前記各実施形態では、絶縁基板5上に個片83をマウントする場合について説明したが、この個片83は、別の半導体素子上にマウントするようにしてもよい。すなわち、本発明の半導体装置の製造方法は、複数の半導体素子を積層してなるチップスタック型の半導体装置を製造する場合にも適用することができる。これにより、半導体素子間に削り屑等が侵入するおそれがなくなり、信頼性の高いチップスタック型の半導体装置を高い製造歩留まりで製造することができる。
また、前記第1実施形態では、先端が第1粘着層1内に留まるように切り込み81を形成する場合について説明しているが、先端が第2粘着層2内に留まるように切り込み81を形成する場合でも、物質の染み出しを抑制する効果はやや薄れるものの、前記第2実施形態とほぼ同様の作用・効果が得られる。
また、本発明の半導体装置の製造方法では、必要に応じて、任意の工程を追加することもできる。
以下、本発明の具体的実施例について説明する。
1.半導体装置の製造
(実施例1)
<1>第1粘着層の形成
アクリル酸2−エチルヘキシル30重量%と酢酸ビニル70重量%とを共重合して得られた重量平均分子量300,000の共重合体100重量部と、分子量が700の5官能アクリレートモノマー45重量部と、2,2−ジメトキシ−2−フェニルアセトフェノン5重量部と、トリレンジイソシアネート(コロネートT−100、日本ポリウレタン工業(株)製)3重量部と、を剥離処理した厚さ38μmのポリエステルフィルムに対して、乾燥後の厚さが20μmになるように塗布し、その後、80℃で5分間乾燥した。そして、得られた塗布膜に対して紫外線500mJ/cmを照射し、ポリエステルフィルム上に第1粘着層を成膜した。
なお、得られた第1粘着層のショアD硬度は、40であった。
<2>第2粘着層の形成
アクリル酸ブチル70重量%とアクリル酸2−エチルヘキシル30重量%とを共重合して得られた重量平均分子量500,000の共重合体100重量部と、トリレンジイソシアネート(コロネートT−100、日本ポリウレタン工業(株)製)3重量部と、を剥離処理した厚さ38μmのポリエステルフィルムに対して、乾燥後の厚さが10μmになるように塗布し、その後、80℃で5分間乾燥した。そして、ポリエステルフィルム上に第2粘着層を成膜した。その後、支持フィルムとして厚さ100μmのポリエチレンシートをラミネートした。
なお、得られた第2粘着層のショアA硬度は、80であった。
<3>接着層の形成
アクリル酸エステル共重合体(エチルアクリレート−ブチルアクリレート−アクリロニトリル−アクリル酸−ヒドロキシエチルメタクリレート共重合体のメチルエチルケトン(MEK)溶解品、ナガセケムテックス(株)製、SG−708−6、Tg:6℃、重量平均分子量:500,000)の固形成分で100重量部と、フェノキシ樹脂(JER1256、重量平均分子量:50,000、ジャパンエポキシレジン(株)製)9.8重量部と、フィラーとして添加される球状シリカ(SC1050、平均粒径:0.3μm、(株)アドマテックス製)90.8重量部と、カップリング剤として添加されるγ−グリシドキシプロピルトリメトキシシラン(KBM403E、信越化学工業(株)製)1.1重量部と、フェノール樹脂(PR−53647、水酸基当量104g/OH基、住友ベークライト(株)製)0.1重量部とを、メチルエチルケトンに溶解して、樹脂固形分20重量%の樹脂ワニスを得た。
次に、得られた樹脂ワニスを、コンマコーターによりポリエチレンテレフタレートフィルム(帝人デュポンフィルム(株)製、品番ピューレックスA43、厚さ38μm)に塗布した後、温度150℃で3分間乾燥して、ポリエチレンテレフタレートフィルム上に厚さ25μmの接着層を成膜した。
<4>半導体用フィルムの製造
第1粘着層を成膜したフィルムと、接着層を成膜したフィルムとを、第1粘着層と接着層とが接するようにラミネート(積層)し、第1粘着層側のポリエステルフィルムを剥離して、積層体を得た。
次にロール状の金型を用いて、第1粘着層と接着層を半導体ウエハーの外径よりも大きく、かつウエハーリングの内径よりも小さく打ち抜き、その後不要部分を除去して、第2積層体を得た。
さらに第2粘着層の一方の面側にあるポリエステルフィルムを剥離する。そして前記第2積層体の第1粘着層と第2粘着層とが接するように、これらを積層した。これにより、ポリエチレンシート(支持フィルム)、第2粘着層、第1粘着層、接着層およびポリエステルフィルムの5層がこの順で積層してなる半導体用フィルムを得た。
<5>半導体装置の製造
次に、厚さ100μm、8インチのシリコンウエハーを用意した。
そして、半導体用フィルムからポリエステルフィルムを剥離し、その剥離面にシリコンウエハーを60℃で積層した。これにより、ポリエチレンシート(支持フィルム)、第2粘着層、第1粘着層、接着層およびシリコンウエハーの5層がこの順で積層してなる積層体を得た。
次いで、この積層体をシリコンウエハー側から、ダイシングソー(DFD6360、(株)ディスコ製)を用いて以下の条件でダイシング(切断)した。これにより、シリコンウエハーが個片化され、以下のダイシングサイズの半導体素子を得た。
<ダイシング条件>
・ダイシングサイズ :10mm×10mm角
・ダイシング速度 :50mm/sec
・スピンドル回転数 :40,000rpm
・ダイシング最大深さ :0.135mm(シリコンウエハーの表面からの切り込み量)
・ダイシングブレードの厚さ:15μm
・切り込みの横断面積 :15×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
次いで、半導体素子の1つを半導体用フィルムの裏面からニードルで突き上げ、突き上げた半導体素子の表面をダイボンダのコレットで吸着しつつ上方に引き上げた。これにより、半導体素子と接着層の個片をピックアップした。
次に、ピックアップした個片を、ソルダーレジスト(太陽インキ製造(株)製、商品名:AUS308)をコーティングしたビスマレイミド−トリアジン樹脂基板(回路段差5〜10μm)に、温度130℃、荷重5Nで、1.0秒間圧着して、ダイボンディングした。
次いで、半導体素子と樹脂基板とをワイヤボンディングにより電気的に接続した。
そして、樹脂基板上の半導体素子およびボンディングワイヤを、封止樹脂EME−G760で封止し、温度175℃で2時間の熱処理に供した。これにより、封止樹脂を硬化させて半導体装置を得た。なお、本実施例では、かかる半導体装置を100個作製した。
(実施例2)
乾燥後の厚さが30μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.140mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :22.5×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(実施例3)
乾燥後の厚さが40μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.145mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :30×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(実施例4)
乾燥後の厚さが50μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.150mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :37.5×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(実施例5)
乾燥後の厚さが100μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.175mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :75×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(実施例6)
第1粘着層を省略し、一部の工程を以下のように変更した以外は、前記実施例1と同様にして半導体装置を得た。
<1>第2粘着層の形成
平均厚さを50μmに変更した以外は、実施例1と同様にして第2粘着層を形成した後、第2粘着層2の表面のうち、シリコンウエハーの形状および大きさに相当する領域に紫外線を照射した。これにより、紫外線照射領域の粘着性が低下した。
<2>半導体用フィルムの製造
紫外線照射領域と接着層とが接するように、第2接着層を成膜したフィルムと接着層を成膜したフィルムとをラミネートした。これにより、ポリエチレンシート(支持フィルム)、第2粘着層、接着層およびポリエステルフィルムの4層がこの順で積層してなる積層体を得た。そして、この積層体の不要部分を除去し、半導体用フィルムを得た。
<3>半導体装置の製造
半導体用フィルムからポリエステルフィルムを剥離し、その剥離面にシリコンウエハーを積層した。これにより、ポリエチレンシート(支持フィルム)、第2粘着層、接着層およびシリコンウエハーの4層がこの順で積層してなる積層体を得た。
次いで、この積層体をシリコンウエハー側から以下のダイシング条件によりダイシングした。これにより、シリコンウエハーが個片化された。
<ダイシング条件>
・ダイシング最大深さ :0.150mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :37.5×10−5mm(接着層と第2粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第2粘着層の厚さの中心付近に達していた。
以下、実施例1と同様にして半導体装置を作製した。
(比較例1)
乾燥後の厚さが5μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.128mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :4.5×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(比較例2)
乾燥後の厚さが10μmになるように第1粘着層を成膜し、また、乾燥後の厚さが5μmになるように第2粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.130mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :7.5×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(比較例3)
乾燥後の厚さが150μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.200mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :112.5×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第1粘着層の厚さの中心付近に達していた。
(比較例4)
乾燥後の厚さが10μmになるように第2粘着層を成膜し、ダイシング条件の一部を以下のように変更した以外は、前記実施例6と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.130mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :7.5×10−5mm(接着層と第2粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が第2粘着層の厚さの中心付近に達していた。
(比較例5)
乾燥後の厚さが15μmになるように第1粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例1と同様にして半導体装置を作製した。
<ダイシング条件>
・ダイシング最大深さ :0.160mm(シリコンウエハーの表面からの切り込み量)
・切り込みの横断面積 :52.5×10−5mm(接着層と第1粘着層との界面より先端側の部分の横断面積)
なお、このダイシングにより形成された切り込みは、その先端が支持フィルムに達していた。
2.評価
2.1 ダイシング性
まず、各実施例および各比較例におけるダイシング性を評価した。具体的には、各実施例および各比較例において、半導体ウエハーを個片化して100個の半導体素子を製造し、これをピックアップする際に、それぞれの半導体素子における不具合の有無を、以下の評価基準に従って評価した。なお、上記不具合としては、半導体素子の欠けや割れ、バリや削り屑等の異物の付着等が挙げられる。
<ダイシング性の評価基準>
◎:不具合を含む半導体素子の個数が3個未満
○:不具合を含む半導体素子の個数が3個以上6個未満
△:不具合を含む半導体素子の個数が6個以上10個未満
×:不具合を含む半導体素子の個数が10個以上
2.2 ピックアップ性
次いで、個片化した半導体素子のピックアップ性を評価するため、各実施例および各比較例における半導体素子の90°ピール強度を測定した。このピール強度は、半導体素子の上面に1cm幅の短冊状の粘着フィルムを23℃(室温)で貼り付け、その後、23℃(室温)において、この支持フィルムの側より剥離角90°でかつ引っ張り速度50mm/minで引き剥がしたときの端部における荷重とした。
そして、測定した荷重を、ピール強度の基準範囲0.1〜0.4N/cmを用いた以下の評価基準に従って評価した。
<ピックアップ性の評価基準>
◎:基準範囲から逸脱する半導体素子の個数が1個未満
○:基準範囲から逸脱する半導体素子の個数が1個以上5個未満
△:基準範囲から逸脱する半導体素子の個数が5個以上10個未満
×:基準範囲から逸脱する半導体素子の個数が10個以上
2.3 膜厚均一性
次いで、半導体用フィルムの膜の膜厚均一性を評価するため、各実施例および各比較例において用いた支持フィルム及び粘着層の総厚を任意の10点において測定した。そして、最大膜厚の測定値を1に規格化したとき、最小膜厚の測定値を以下の基準にしたがって評価した。
○:最小膜厚の測定値が0.90以上1以下である
×:最小膜厚の測定値が0.90未満である
以上2.1〜2.3の評価結果を表1に示す。
Figure 2011018805
表1からも明らかなように、各実施例では優れたダイシング性を示す一方、各比較例ではダイシング性に劣るものがあった。
また、各実施例では、いずれも、100個の半導体素子の全てにおいて、端部におけるピール強度が0.1〜0.4N/cmの比較的狭い範囲に収まっていた。すなわち、半導体素子を前記範囲の荷重で引っ張りさえすれば、安定的にピックアップを行うことができることがわかった。このため、各実施例では、局所的に大きな荷重がかかることによる半導体素子の割れや欠け等の不具合を確実に抑制し得ることが明らかとなった。また、各実施例においてピックアップ後の半導体素子の縁部を観察したところ、バリや削り屑等の異物の付着は認められなかった。
一方、各比較例においては、100個の半導体素子のうちの一部において、0.1〜0.7N/cmの範囲でバラつきが認められた。特に、これらの半導体素子では、その縁部が粘着層から離れる瞬間に大きな荷重がかかっていることが明らかとなった。このように、半導体素子にかかる荷重の大きさが部分ごとに異なっている場合、半導体素子の厚さによっては、割れや欠け等の不具合を誘発するおそれがある。実際に、比較例においてピックアップ後の半導体素子には、欠けの発生が認められた。また、比較例4においてピックアップ後の半導体素子の縁部を観察したところ、バリや削り屑等の異物の付着が認められた。
また、膜厚均一性については、比較例1、3が他に比べて劣っていた。この理由として第1接着層が薄すぎるまたは厚すぎることから、成膜時の面内均一性が低下したためであると推察される。
以上のことから、各実施例では、ダイシング性、ピックアップ性および膜厚均一性を高度に両立し得ることが明らかとなった。
1 第1粘着層
11 外周縁
2 第2粘着層
21 外周部
3、31 接着層
4 支持フィルム
41 外周部
4a、4b 基材
5 絶縁基板
61〜64 積層体
7 半導体ウエハー
71 半導体素子
8 積層体
81 切り込み
82 ダイシングブレード
83 個片
84 ワイヤ
85 モールド層
86 ボール状電極
9 ウエハーリング
10、10’ 半導体用フィルム
100 半導体装置

Claims (13)

  1. 接着層と少なくとも1層の粘着層と支持フィルムとがこの順で積層されてなり、前記接着層の前記粘着層と反対側の面に半導体ウエハーを積層させ、この状態で該半導体ウエハーおよび前記接着層を切断してそれぞれ個片化し、得られた個片を前記支持フィルムからピックアップする際に用いる半導体用フィルムであって、
    前記粘着層は、平均厚さが20〜100μmの層を含んでいることを特徴とする半導体用フィルム。
  2. 前記粘着層は、複数の層で構成されている請求項1に記載の半導体用フィルム。
  3. 前記複数の層は、前記半導体ウエハー側に位置する平均厚さが20〜100μmの第1粘着層と、この第1粘着層の前記支持フィルム側に隣接し、前記第1粘着層よりも粘着性の大きい第2粘着層とを含んでいる請求項1または2に記載の半導体用フィルム。
  4. 前記接着層の外周縁および前記第1粘着層の外周縁は、それぞれ、前記第2粘着層の外周縁よりも内側に位置している請求項3に記載の半導体用フィルム。
  5. 前記第2粘着層の平均厚さは、前記第1粘着層の平均厚さより小さい請求項3または4に記載の半導体用フィルム。
  6. 前記第2粘着層の硬度は、前記第1粘着層の硬度より小さい請求項3ないし5のいずれかに記載の半導体用フィルム。
  7. 前記第1粘着層のショアD硬度は、20〜60である請求項3ないし6のいずれかに記載の半導体用フィルム。
  8. 前記個片化した後の前記半導体ウエハーにおいて、前記個片の縁部を前記粘着層から剥離させる際に測定される密着力をa(N/cm)とし、前記個片の前記縁部以外の部分を前記粘着層から剥離させる際に測定される密着力をb(N/cm)としたとき、a/bが1以上4以下である請求項1ないし7のいずれかに記載の半導体用フィルム。
  9. 前記密着力bは、0.05〜0.3(N/cm)である請求項8に記載の半導体用フィルム。
  10. 前記粘着層の前記接着層側の面の前記半導体ウエハーを積層させる領域に、前記半導体ウエハーとの積層に先立ってあらかじめ紫外線が照射されている請求項1ないし9のいずれかに記載の半導体用フィルム。
  11. 前記半導体ウエハーおよび前記接着層を切断してそれぞれ個片化する際に、前記切断により生じる切り込みの最深部が、前記平均厚さが20〜100μmの層内に位置するようにして使用されるものである請求項1ないし10のいずれかに記載の半導体用フィルム。
  12. 請求項1ないし11のいずれかに記載の半導体用フィルムの前記接着層と半導体ウエハーとが接するように、前記半導体用フィルムと半導体ウエハーとを積層してなる積層体を用意する第1の工程と、
    前記半導体ウエハー側から前記積層体に切り込みを設けることにより、前記半導体ウエハーを個片化し、複数の半導体素子を得る第2の工程と、
    前記半導体素子をピックアップする第3の工程とを有し、
    前記切り込みは、その最深部が、前記平均厚さが20〜100μmの層内に位置するように設けられることを特徴とする半導体装置の製造方法。
  13. 1本の前記切り込みにおいて、前記接着層と前記粘着層との界面より先端側の部分の横断面積は、5×10−5〜300×10−5mmである請求項12に記載の半導体装置の製造方法。
JP2009163035A 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法 Withdrawn JP2011018805A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009163035A JP2011018805A (ja) 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法
CN2010800311161A CN102498548A (zh) 2009-07-09 2010-05-31 半导体用膜和半导体装置的制造方法
KR1020127003497A KR20120040238A (ko) 2009-07-09 2010-05-31 반도체용 필름 및 반도체 장치의 제조 방법
EP10796969A EP2453468A1 (en) 2009-07-09 2010-05-31 Film for semiconductor and semiconductor device manufacturing method
SG2012001442A SG177574A1 (en) 2009-07-09 2010-05-31 Film for semiconductor and semiconductor device manufacturing method
US13/382,593 US20120108012A1 (en) 2009-07-09 2010-05-31 Film for semiconductor and semiconductor device manufacturing method
PCT/JP2010/059189 WO2011004658A1 (ja) 2009-07-09 2010-05-31 半導体用フィルムおよび半導体装置の製造方法
TW099118707A TW201109412A (en) 2009-07-09 2010-06-09 Film for semiconductor and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009163035A JP2011018805A (ja) 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011018805A true JP2011018805A (ja) 2011-01-27

Family

ID=43429084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163035A Withdrawn JP2011018805A (ja) 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法

Country Status (8)

Country Link
US (1) US20120108012A1 (ja)
EP (1) EP2453468A1 (ja)
JP (1) JP2011018805A (ja)
KR (1) KR20120040238A (ja)
CN (1) CN102498548A (ja)
SG (1) SG177574A1 (ja)
TW (1) TW201109412A (ja)
WO (1) WO2011004658A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045034A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
JP2014045032A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
JP2014523633A (ja) 2011-05-27 2014-09-11 エムシー10 インコーポレイテッド 電子的、光学的、且つ/又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
WO2013022853A1 (en) 2011-08-05 2013-02-14 Mc10, Inc. Catheter balloon methods and apparatus employing sensing elements
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
WO2014007871A1 (en) 2012-07-05 2014-01-09 Mc10, Inc. Catheter device including flow sensing
US9171794B2 (en) * 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
WO2014058473A1 (en) 2012-10-09 2014-04-17 Mc10, Inc. Conformal electronics integrated with apparel
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
JP2016527649A (ja) 2013-08-05 2016-09-08 エムシー10 インコーポレイテッドMc10,Inc. 適合する電子機器を含む可撓性温度センサ
US10467926B2 (en) 2013-10-07 2019-11-05 Mc10, Inc. Conformal sensor systems for sensing and analysis
US9949691B2 (en) 2013-11-22 2018-04-24 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
CA2935372C (en) 2014-01-06 2023-08-08 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
JP6637896B2 (ja) 2014-03-04 2020-01-29 エムシー10 インコーポレイテッドMc10,Inc. 電子デバイス用の可撓性を有するマルチパート封止ハウジングを備えるコンフォーマルなicデバイス
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
EP3258837A4 (en) 2015-02-20 2018-10-10 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
WO2017031129A1 (en) 2015-08-19 2017-02-23 Mc10, Inc. Wearable heat flux devices and methods of use
US10300371B2 (en) 2015-10-01 2019-05-28 Mc10, Inc. Method and system for interacting with a virtual environment
CN108289630A (zh) 2015-10-05 2018-07-17 Mc10股份有限公司 用于神经调节和刺激的方法和系统
US10277386B2 (en) 2016-02-22 2019-04-30 Mc10, Inc. System, devices, and method for on-body data and power transmission
EP3420733A4 (en) 2016-02-22 2019-06-26 Mc10, Inc. SYSTEM, DEVICE AND METHOD FOR ACQUIRING ON THE BODY OF SENSOR AND CONCENTRATOR NODE COUPLED WITH SENSOR INFORMATION
WO2017184705A1 (en) 2016-04-19 2017-10-26 Mc10, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
WO2019130617A1 (ja) * 2017-12-28 2019-07-04 日東電工株式会社 積層体の製造方法
US11467681B2 (en) * 2019-06-13 2022-10-11 Lucent Advanced Material Corp. Touch screen having gel-based optical adhesive layer
WO2021138794A1 (en) 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP4087144B2 (ja) * 2001-04-23 2008-05-21 古河電気工業株式会社 レーザーダイシング用粘着テープ
CN1916097B (zh) * 2001-08-27 2010-05-12 日立化成工业株式会社 粘合薄片和半导体装置及其制造方法
JP2003142429A (ja) * 2001-11-07 2003-05-16 Murata Mfg Co Ltd 被加工物の切断方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4716668B2 (ja) * 2004-04-21 2011-07-06 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
JP4550680B2 (ja) * 2005-07-12 2010-09-22 古河電気工業株式会社 半導体ウエハ固定用粘着テープ
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
WO2008047610A1 (fr) * 2006-10-06 2008-04-24 Sumitomo Bakelite Company Limited Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045034A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
JP2014045032A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN102498548A (zh) 2012-06-13
EP2453468A1 (en) 2012-05-16
SG177574A1 (en) 2012-02-28
TW201109412A (en) 2011-03-16
US20120108012A1 (en) 2012-05-03
KR20120040238A (ko) 2012-04-26
WO2011004658A1 (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
WO2011004658A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
WO2011004657A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
KR101058659B1 (ko) 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
WO2011004659A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
JP2008211224A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP2006206787A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2011035076A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2006165074A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP5728859B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012195414A (ja) ダイシングテープ一体型接着シート、多層回路基板、電子部品及び半導体装置
JP2012119641A (ja) 半導体装置の製造方法
JP2012216651A (ja) 半導体装置
JP2011151110A (ja) 半導体用接着フィルム、半導体用接着フィルムの製造方法及び半導体装置の製造方法
JP2011018803A (ja) 半導体装置の製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP2011253949A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP4650024B2 (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2012039025A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012146830A (ja) ダイシングテープ一体型接着シート、電子部品及び半導体装置
JP5716371B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5720159B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5531818B2 (ja) 半導体用フィルムおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120703

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130228