WO2011004658A1 - 半導体用フィルムおよび半導体装置の製造方法 - Google Patents

半導体用フィルムおよび半導体装置の製造方法 Download PDF

Info

Publication number
WO2011004658A1
WO2011004658A1 PCT/JP2010/059189 JP2010059189W WO2011004658A1 WO 2011004658 A1 WO2011004658 A1 WO 2011004658A1 JP 2010059189 W JP2010059189 W JP 2010059189W WO 2011004658 A1 WO2011004658 A1 WO 2011004658A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
semiconductor
film
adhesive
semiconductor wafer
Prior art date
Application number
PCT/JP2010/059189
Other languages
English (en)
French (fr)
Inventor
浩幸 安田
平野　孝
織田　直哉
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to US13/382,593 priority Critical patent/US20120108012A1/en
Priority to CN2010800311161A priority patent/CN102498548A/zh
Priority to SG2012001442A priority patent/SG177574A1/en
Priority to EP10796969A priority patent/EP2453468A1/en
Publication of WO2011004658A1 publication Critical patent/WO2011004658A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/15—Sheet, web, or layer weakened to permit separation through thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24983—Hardness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Definitions

  • the present invention relates to a film for semiconductor and a method for manufacturing a semiconductor device.
  • an adhesive sheet is attached to a semiconductor wafer made of silicon, gallium, arsenic, etc., and the semiconductor wafer is separated into individual semiconductors by a dicing process while fixing the periphery of the semiconductor wafer with a wafer ring.
  • the device is cut and separated (divided into individual pieces).
  • an expanding process for separating the individual semiconductor elements separated from each other and a pickup process for picking up the separated semiconductor elements are performed.
  • the picked-up semiconductor element is transferred to a die bonding process for mounting on a metal lead frame or a substrate (for example, a tape substrate, an organic hard substrate, etc.). Thereby, a semiconductor device is obtained.
  • the picked-up semiconductor element can be stacked on another semiconductor element to obtain a chip stack type semiconductor device in which a plurality of semiconductor elements are mounted in one package.
  • an adhesive sheet used in such a method for manufacturing a semiconductor device one obtained by laminating a first adhesive layer and a second adhesive layer in this order on a base film is known. (For example, refer to Patent Document 1).
  • This adhesive sheet is subjected to the dicing process described above in a state of being attached to a semiconductor wafer.
  • the semiconductor wafer and the two adhesive layers are separated into a plurality of parts by providing a cut so that the tip of the dicing blade reaches the base film.
  • peeling occurs at the interface between the base film and the two adhesive layers, and the separated semiconductor element is picked up together with the separated two adhesive layers. Is done.
  • the two adhesive layers picked up are responsible for adhesion between the separated semiconductor element and the metal lead frame (or substrate) in the die bonding step.
  • the base film is scraped and shavings are generated.
  • the shavings move to the periphery of the adhesive layer and the semiconductor element through the notch, and are caught when picking up the semiconductor element.
  • the semiconductor element and the metal lead frame or the substrate Intrusion occurs between the two or even adheres to the semiconductor element, which causes various problems.
  • An object of the present invention is to improve a pickup property and prevent the occurrence of a problem with a semiconductor element, and to manufacture a highly reliable semiconductor device and a semiconductor device using the semiconductor film. It is to provide a method.
  • the present invention provides: An adhesive layer, at least one adhesive layer and a support film are laminated in this order, and a semiconductor wafer is laminated on the surface of the adhesive layer opposite to the adhesive layer, and in this state, the semiconductor wafer and the adhesive film are laminated. It is a film for a semiconductor that is used when a layer is cut into individual pieces, and the obtained individual pieces are picked up from the support film,
  • the adhesive layer is a semiconductor film characterized in that it includes a layer having an average thickness of 20 to 100 ⁇ m.
  • the semiconductor film since the semiconductor film has a sufficiently thick adhesive layer as compared with the positional accuracy of the dicing saw, the dicing depth is set so that the tip of the dicing blade is held in the adhesive layer.
  • the thickness can be controlled easily and reliably.
  • the adhesive layer is preferably composed of a plurality of layers.
  • the plurality of layers are adjacent to the first adhesive layer having an average thickness of 20 to 100 ⁇ m located on the semiconductor wafer side and the support film side of the first adhesive layer. And a second adhesive layer having higher adhesiveness than the first adhesive layer.
  • the outer peripheral edge of the adhesive layer and the outer peripheral edge of the first adhesive layer are located inside the outer peripheral edge of the second adhesive layer, respectively.
  • the average thickness of the second adhesive layer is smaller than the average thickness of the first adhesive layer.
  • the hardness of the second adhesive layer is smaller than the hardness of the first adhesive layer.
  • the Shore D hardness of the first adhesive layer is preferably 20-60.
  • the adhesion force measured when the edge of the individual piece is peeled from the adhesive layer in the semiconductor wafer after the individualization is defined as a (N / cm). It is preferable that a / b is 1 or more and 4 or less, where b (N / cm) is an adhesion force measured when the part other than the edge of the piece is peeled from the adhesive layer.
  • the adhesion b is preferably 0.05 to 0.3 (N / cm).
  • the region of the adhesive layer side surface of the adhesive layer on which the semiconductor wafer is laminated is previously irradiated with ultraviolet rays prior to the lamination with the semiconductor wafer.
  • the deepest part of the cut generated by the cutting is within the layer having the average thickness of 20 to 100 ⁇ m. It is preferable that it is used so that it may be located in.
  • the present invention provides: A first step of preparing a laminate formed by laminating the semiconductor film and the semiconductor wafer so that the adhesive layer of the semiconductor film is in contact with the semiconductor wafer; A second step of obtaining a plurality of semiconductor elements by dividing the semiconductor wafer into pieces by providing a cut in the stacked body from the semiconductor wafer side; A third step of picking up the semiconductor element,
  • the semiconductor device manufacturing method is characterized in that the cut is provided so that a deepest portion thereof is located in a layer having an average thickness of 20 to 100 ⁇ m. According to the present invention as described above, the semiconductor wafer and the adhesive layer are separated into pieces by retaining the leading end of the cut in the adhesive layer, but the adhesive layer is not separated into pieces.
  • the adhesive layer which the film for semiconductor has is comprised by two layers, the 1st adhesive layer by the side of a semiconductor wafer, and the 2nd adhesive layer by the side of a support film, the front-end
  • tip of a notch is in the 1st adhesive layer
  • the cross-sectional area of the front end side of the interface between the adhesive layer and the pressure-sensitive adhesive layer in one notch is 5 ⁇ 10 ⁇ 5 to 300 ⁇ 10 ⁇ 5. preferably in the range of mm 2.
  • FIG. 1 is a view (longitudinal sectional view) for explaining a first embodiment of a film for semiconductor of the present invention and a method for manufacturing a semiconductor device of the present invention.
  • FIG. 2 is a view (longitudinal sectional view) for explaining the first embodiment of the film for semiconductor of the present invention and the method for producing a semiconductor device of the present invention.
  • FIG. 3 is a view for explaining a method for producing a semiconductor film of the present invention.
  • FIG. 4 is a view (longitudinal sectional view) for explaining a second embodiment of the film for semiconductor of the present invention and the method for manufacturing a semiconductor device of the present invention.
  • FIGS. 1 and 2 are diagrams (longitudinal sectional views) for explaining a first embodiment of a semiconductor film of the present invention and a method of manufacturing a semiconductor device of the present invention
  • FIG. 3 shows a semiconductor film of the present invention. It is a figure for demonstrating the method to manufacture.
  • the upper side in FIGS. 1 to 3 is referred to as “upper” and the lower side is referred to as “lower”.
  • a semiconductor film 10 shown in FIG. 1 has a support film 4, a first adhesive layer 1, a second adhesive layer 2, and an adhesive layer 3. More specifically, the semiconductor film 10 is obtained by laminating the second adhesive layer 2, the first adhesive layer 1, and the adhesive layer 3 on the support film 4 in this order.
  • such a semiconductor film 10 supports a semiconductor wafer 7 when the semiconductor wafer 7 is laminated on the upper surface of the adhesive layer 3 and the semiconductor wafer 7 is separated into individual pieces by dicing.
  • the separated semiconductor wafer 7 semiconductor element 71
  • the first adhesive layer 1 and the adhesive layer 3 are selectively peeled off, so that the picked-up semiconductor element 71 is insulated from the insulating substrate.
  • 5 has a function of providing an adhesive layer 31 for adhering onto the substrate 5.
  • outer peripheral portion 41 of the support film 4 and the outer peripheral portion 21 of the second adhesive layer 2 are respectively present outside the outer peripheral edge 11 of the first adhesive layer 1.
  • the wafer ring 9 is attached to the outer peripheral portion 21. Thereby, the semiconductor wafer 7 is reliably supported.
  • the semiconductor film 10 is characterized in that the average thickness of the first adhesive layer 1 is 20 to 100 ⁇ m.
  • the dicing depth is such that the tip (deepest part) of the dicing blade is retained in the first adhesive layer 1 when the semiconductor wafer 7 is diced. Control can be performed easily and reliably. In this case, since the dicing blade does not reach the support film 4, shavings on the support film 4 cannot be generated. For this reason, the problem accompanying the shavings as will be described later is surely solved. As a result, the manufacturing yield of the semiconductor device 100 can be improved, and the highly reliable semiconductor device 100 can be obtained.
  • the first adhesive layer 1 is composed of a general adhesive. Specifically, the 1st adhesion layer 1 is comprised by the 1st resin composition containing an acrylic adhesive, a rubber-type adhesive, etc.
  • acrylic pressure-sensitive adhesive examples include resins composed of (meth) acrylic acid and esters thereof, (meth) acrylic acid and esters thereof, and unsaturated monomers copolymerizable therewith (for example, vinyl acetate, And a copolymer with styrene, acrylonitrile, etc.). Two or more of these resins may be mixed.
  • the first resin composition includes urethane acrylate, acrylate monomer, polyvalent isocyanate compound (for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate) in order to control adhesiveness (adhesiveness).
  • polyvalent isocyanate compound for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate
  • isocyanate compounds may be added.
  • the first resin composition includes methoxyacetophenone, 2,2-dimethoxy-2-phenylacetophenone, 2,2-diethoxy as a photopolymerization initiator when the first adhesive layer 1 is cured by ultraviolet rays or the like.
  • Acetophenone compounds such as acetophenone, 2-methyl-1- [4- (methylthio) -phenyl] -2-morpholinopropane-1, benzophenone compounds, benzoin compounds, benzoin isobutyl ether compounds, methyl benzoin benzoate compounds
  • a benzoin benzoic acid compound, a benzoin methyl ether compound, a benzylfinyl sulfide compound, a benzyl compound, a dibenzyl compound, a diacetyl compound, or the like may be added.
  • tackifying rosin resin, terpene resin, coumarone resin, phenol resin, styrene resin, aliphatic petroleum resin, aromatic petroleum resin, aliphatic aromatic petroleum resin, etc. Materials and the like may be added.
  • the average thickness of the first adhesive layer 1 is 20 to 100 ⁇ m, and particularly preferably about 30 to 80 ⁇ m. If the thickness is less than the lower limit value, it may be difficult to ensure sufficient adhesive strength. On the other hand, even if the thickness exceeds the upper limit value, the effect described later cannot be expected any more. Further, the thickness may be extremely uneven or the film formation time may be excessive. If the thickness is within the above range, the first pressure-sensitive adhesive layer 1 is necessary and sufficiently thick. Therefore, it is easy to control the tip of the dicing blade in the first pressure-sensitive adhesive layer 1 during dicing. For this reason, the first adhesive layer 1 is excellent in dicing properties and pickup properties.
  • the second adhesive layer 2 has higher adhesiveness than the first adhesive layer 1 described above. As a result, the adhesion between the second adhesive layer 2 and the wafer ring 9 is more tightly adhered than between the first adhesive layer 1 and the adhesive layer 3, and in the second step, the semiconductor wafer 7 is diced. Thus, when separating into pieces, the space between the second adhesive layer 2 and the wafer ring 9 is securely fixed. As a result, the positional deviation of the semiconductor wafer 7 is reliably prevented, and the dimensional accuracy of the semiconductor element 71 can be prevented from being lowered.
  • the second adhesive layer 2 may be the same as the first adhesive layer 1 described above. Specifically, the second adhesive layer 2 is composed of a second resin composition containing an acrylic adhesive, a rubber adhesive, and the like.
  • acrylic pressure-sensitive adhesive examples include resins composed of (meth) acrylic acid and esters thereof, (meth) acrylic acid and esters thereof, and unsaturated monomers copolymerizable therewith (for example, vinyl acetate, Copolymers with styrene, acrylonitrile, etc.) are used. Two or more kinds of these copolymers may be mixed.
  • one or more selected from the group consisting of methyl (meth) acrylate, ethylhexyl (meth) acrylate and butyl (meth) acrylate, and selected from hydroxyethyl (meth) acrylate and vinyl acetate Preferred are copolymers with one or more of the above. Thereby, control of adhesiveness and adhesiveness with the other party (adhered body) which the 2nd adhesion layer 2 adheres becomes easy.
  • the second resin composition includes urethane acrylate, acrylate monomer, polyvalent isocyanate compound (for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate) in order to control tackiness (adhesiveness).
  • polyvalent isocyanate compound for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate
  • Monomers and oligomers such as isocyanate compounds may be added.
  • tackifying rosin resin, terpene resin, coumarone resin, phenol resin, styrene resin, aliphatic petroleum resin, aromatic petroleum resin, aliphatic aromatic petroleum resin, etc. Materials and the like may be added.
  • the average thickness of the second adhesive layer 2 is preferably set to be smaller than the average thickness of the first adhesive layer 1. Thereby, necessary and sufficient adhesiveness is provided to the 2nd adhesion layer 2, preventing the film thickness uniformity of the film 10 for semiconductors falling.
  • the average thickness of the second adhesive layer 2 is preferably about 1 to 100 ⁇ m, more preferably about 3 to 20 ⁇ m. If the thickness is less than the lower limit, it may be difficult to ensure sufficient adhesive force, and even if the thickness exceeds the upper limit, a particularly excellent effect cannot be obtained. In addition, since the second adhesive layer 2 is higher in flexibility than the first adhesive layer 1, the shape following property of the second adhesive layer 2 is ensured if the average thickness of the second adhesive layer 2 is within the above range. Thus, the adhesion of the semiconductor film 10 to the semiconductor wafer 7 can be further enhanced.
  • the adhesive layer 3 is made of a third resin composition containing, for example, a thermoplastic resin and a thermosetting resin. Such a resin composition is excellent in film forming ability, adhesiveness, and heat resistance after curing.
  • thermoplastic resin examples include polyimide resins such as polyimide resins and polyetherimide resins, polyamide resins such as polyamide resins and polyamideimide resins, acrylic resins, and phenoxy resins.
  • acrylic resins are preferable. Since the acrylic resin has a low glass transition temperature, the initial adhesion of the adhesive layer 3 can be further improved.
  • the acrylic resin means acrylic acid and its derivatives. Specifically, acrylic esters such as acrylic acid, methacrylic acid, methyl acrylate, and ethyl acrylate, and methacrylates such as methyl methacrylate and ethyl methacrylate. Examples thereof include polymers such as acid esters, acrylonitrile, and acrylamide, and copolymers with other monomers.
  • acrylic resins acrylic resins (particularly acrylic ester copolymers) having a compound having a functional group such as epoxy group, hydroxyl group, carboxyl group, nitrile group (copolymerization monomer component) are preferable. Thereby, the adhesiveness to adherends, such as semiconductor element 71, can be improved more.
  • the compound having a functional group include glycidyl methacrylate having a glycidyl ether group, hydroxy methacrylate having a hydroxyl group, carboxy methacrylate having a carboxyl group, and acrylonitrile having a nitrile group.
  • the content of the compound having a functional group is not particularly limited, but is preferably about 0.5 to 40% by weight, more preferably about 5 to 30% by weight of the whole acrylic resin. .
  • the content is less than the lower limit, the effect of improving the adhesion may be reduced, and when the content exceeds the upper limit, the adhesive force is too strong and the effect of improving the workability may be reduced.
  • the glass transition temperature of the thermoplastic resin is not particularly limited, but is preferably ⁇ 25 to 120 ° C., more preferably ⁇ 20 to 60 ° C., and further preferably ⁇ 10 to 50 ° C. preferable. If the glass transition temperature is less than the lower limit, the adhesive strength of the adhesive layer 3 may be increased and workability may be reduced. If the glass transition temperature exceeds the upper limit, the effect of improving the low temperature adhesiveness may be reduced.
  • the weight average molecular weight of the thermoplastic resin is not particularly limited, but is preferably 100,000 or more, particularly preferably 150,000 to 1,000,000. When the weight average molecular weight is within the above range, the film formability of the adhesive layer 3 can be particularly improved.
  • thermosetting resins include phenol novolac resins, cresol novolak resins, novolac type phenol resins such as bisphenol A novolak resins, phenol resins such as resol phenol resins, bisphenol types such as bisphenol A epoxy resins and bisphenol F epoxy resins. Epoxy resin, novolak epoxy resin, cresol novolac epoxy resin, etc.
  • Epoxy resins such as dicyclopentadiene-modified phenolic epoxy resins, resins having a triazine ring such as urea (urea) resins and melamine resins, Japanese polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate resin, silicone resin, resin having benzoxazine ring, cyanate ester resin, and the like, and one or a mixture of two or more of these may be used. Also good. Of these, epoxy resins or phenol resins are preferred. According to these resins, the heat resistance and adhesion of the adhesive layer 3 can be further improved.
  • the content of the thermosetting resin is not particularly limited, but is preferably about 0.05 to 100 parts by weight, particularly about 0.1 to 50 parts by weight with respect to 100 parts by weight of the thermoplastic resin. Is more preferable. If the content exceeds the upper limit, chipping and cracking may occur, or the effect of improving the adhesion may be reduced. If the content is lower than the lower limit, the adhesive force is too strong and pickup failure is caused. This may occur or the effect of improving workability may be reduced.
  • the third resin composition preferably further contains a curing agent (in particular, when the thermosetting resin is an epoxy resin, a phenolic curing agent).
  • a curing agent in particular, when the thermosetting resin is an epoxy resin, a phenolic curing agent.
  • the curing agent examples include aliphatic polyamines such as diethylenetriamine (DETA), triethylenetetramine (TETA), and metaxylylenediamine (MXDA), diaminodiphenylmethane (DDM), m-phenylenediamine (MPDA), diaminodiphenylsulfone ( DDS) and other aromatic polyamines, dicyandiamide (DICY), amine-based curing agents such as polyamine compounds containing organic acid dihydralazide, and the like, hexahydrophthalic anhydride (HHPA), and cycloaliphatic acids such as methyltetrahydrophthalic anhydride (MTHPA) Acid anhydride curing agents such as anhydrides (liquid acid anhydrides), trimellitic anhydride (TMA), pyromellitic anhydride (PMDA), and benzophenone tetracarboxylic acid (BTDA), phenolic resins Such as phenol Curing agents.
  • DETA
  • phenolic curing agents are preferred, and specifically, bis (4-hydroxy-3,5-dimethylphenyl) methane (commonly known as tetramethylbisphenol F), 4,4′-sulfonyldiphenol, 4,4′- Isopropylidenediphenol (commonly called bisphenol A), bis (4-hydroxyphenyl) methane, bis (2-hydroxyphenyl) methane, (2-hydroxyphenyl) (4-hydroxyphenyl) methane, and bis (4- Hydroxyphenyl) methane, bis (2-hydroxyphenyl) methane, (2-hydroxyphenyl) (4-hydroxyphenyl) methane, a mixture of three kinds (for example, bisphenol FD manufactured by Honshu Chemical Industry Co., Ltd.) Bisphenols, 1,2-benzenediol, 1,3-benzenedio Dihydroxybenzenes such as 1,4-benzenediol, trihydroxybenzenes such as 1,2,4-benzenetriol, various isomers of di
  • the content of the curing agent is not particularly limited, but is preferably 1 to 90 parts by weight, particularly 3 to 60 parts by weight with respect to 100 parts by weight of the thermoplastic resin. Is more preferable. If the content is less than the lower limit, the effect of improving the heat resistance of the adhesive layer 3 may be reduced, and if the content exceeds the upper limit, the storage stability of the adhesive layer 3 may be reduced.
  • thermosetting resin described above is an epoxy resin
  • the epoxy equivalent of the epoxy resin and the equivalent of the functional group of the curing agent (for example, phenol resin) If present, the ratio of hydroxyl group equivalent) is preferably 0.5 to 1.5, and more preferably 0.7 to 1.3.
  • the content is less than the lower limit value, the storage stability may be lowered, and when the content exceeds the upper limit value, the effect of improving the heat resistance may be lowered.
  • the third resin composition is not particularly limited, but preferably further contains a curing catalyst. Thereby, the sclerosis
  • the curing catalyst examples include amine catalysts such as imidazoles, 1,8-diazabicyclo (5,4,0) undecene, phosphorus catalysts such as triphenylphosphine, and the like. Of these, imidazoles are preferred. Thereby, especially quick curability and preservability can be made compatible.
  • imidazoles examples include 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-ethyl-4-methylimidazole, 2-phenyl-4-methylimidazole, 1-cyanoethyl-2- Phenylimidazolium trimellitate, 2,4-diamino-6- [2'-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-undecylimidazolyl- (1 ′)]-ethyl-s-triazine, 2,4-diamino-6- [2′-ethyl-4′methylimidazolyl- (1 ′)]-ethyl-s-triazine, 2,4-diamino-6 -[2'-Methylimidazolyl- (1 ')]-ethyl-s-tria
  • the content of the curing catalyst is not particularly limited, but is preferably about 0.01 to 30 parts by weight, particularly about 0.5 to 10 parts by weight with respect to 100 parts by weight of the thermoplastic resin. More preferred. If the content is less than the lower limit, the curability may be insufficient, and if the content exceeds the upper limit, the storage stability may decrease.
  • the average particle diameter of the curing catalyst is not particularly limited, but is preferably 10 ⁇ m or less, and more preferably 1 to 5 ⁇ m. When the average particle size is within the above range, the reactivity of the curing catalyst is particularly excellent.
  • the third resin composition is not particularly limited, but preferably further contains a coupling agent. Thereby, the adhesiveness of resin, a to-be-adhered body, and a resin interface can be improved more.
  • the coupling agent examples include a silane coupling agent, a titanium coupling agent, and an aluminum coupling agent. Of these, silane coupling agents are preferred. Thereby, heat resistance can be improved more.
  • silane coupling agent for example, vinyltrichlorosilane, vinyltrimethoxysilane, vinyltriethoxysilane, ⁇ - (3,4 epoxycyclohexyl) ethyltrimethoxysilane, ⁇ -glycidoxypropyltrimethoxysilane, ⁇ -Glycidoxypropylmethyldimethoxysilane, ⁇ -methacryloxypropyltrimethoxysilane, ⁇ -methacryloxypropylmethyldiethoxysilane, ⁇ -methacryloxypropyltriethoxysilane, N- ⁇ (aminoethyl) ⁇ -aminopropylmethyl Dimethoxysilane, N- ⁇ (aminoethyl) ⁇ -aminopropyltrimethoxysilane, N- ⁇ (aminoethyl) ⁇ -aminopropyltriethoxysilane, ⁇ -aminopropyltriethoxy
  • the content of the coupling agent is not particularly limited, but is preferably about 0.01 to 10 parts by weight with respect to 100 parts by weight of the thermoplastic resin, and more preferably about 0.5 to 10 parts by weight. preferable. If the content is less than the lower limit, the effect of adhesion may be insufficient, and if it exceeds the upper limit, it may cause outgassing or voids.
  • such a third resin composition is dissolved in a solvent such as methyl ethyl ketone, acetone, toluene, dimethylformaldehyde and the like to form a varnish, followed by a comma coater, a die coater,
  • a solvent such as methyl ethyl ketone, acetone, toluene, dimethylformaldehyde and the like.
  • the adhesive layer 3 can be obtained by coating on a carrier film using a gravure coater or the like and drying.
  • the average thickness of the adhesive layer 3 is not particularly limited, but is preferably about 3 to 100 ⁇ m, and more preferably about 5 to 70 ⁇ m. When the thickness is within the above range, it is particularly easy to control the thickness accuracy.
  • the third resin composition may contain a filler as necessary. By including the filler, the mechanical properties and adhesive strength of the adhesive layer 3 can be improved.
  • filler examples include particles of silver, titanium oxide, silica, mica and the like.
  • the average particle size of the filler is preferably about 0.1 to 25 ⁇ m. If the average particle size is less than the lower limit, the effect of filler addition is reduced, and if it exceeds the upper limit, the adhesive strength as a film may be reduced.
  • the content of the filler is not particularly limited, but is preferably about 0.1 to 100 parts by weight, more preferably about 5 to 90 parts by weight with respect to 100 parts by weight of the thermoplastic resin. Thereby, the adhesive force can be further increased while enhancing the mechanical properties of the adhesive layer 3.
  • the support film 4 is a support that supports the first adhesive layer 1, the second adhesive layer 2, and the adhesive layer 3 as described above.
  • Examples of the constituent material of the support film 4 include polyethylene, polypropylene, polybutene, polybutadiene, polymethylpentene, polyvinyl chloride, vinyl chloride copolymer, polyethylene terephthalate, polybutylene terephthalate, polyurethane, and ethylene vinyl acetate copolymer. , Ionomer, ethylene / (meth) acrylic acid copolymer, ethylene / (meth) acrylic acid ester copolymer, polystyrene, vinyl polyisoprene, polycarbonate, etc., and one or a mixture of two or more of these Is mentioned.
  • the average thickness of the support film 4 is not particularly limited, but is preferably about 5 to 200 ⁇ m, and more preferably about 30 to 150 ⁇ m. Thereby, since the support film 4 has moderate rigidity, the first adhesive layer 1, the second adhesive layer 2, and the adhesive layer 3 are reliably supported to facilitate the handling of the semiconductor film 10. At the same time, when the semiconductor film 10 is appropriately curved, adhesion to the semiconductor wafer 7 can be enhanced.
  • the 1st adhesion layer 1, the 2nd adhesion layer 2, and the contact bonding layer 3 have mutually different adhesive force, it is preferable that they have the following characteristics.
  • the adhesive force of the first adhesive layer 1 to the adhesive layer 3 is preferably smaller than the adhesive force of the second adhesive layer 2 to the support film 4.
  • the adhesion of the laminate 8 can be ensured as described above by making the respective adhesive forces different. Therefore, it is possible to achieve both the simple fixing and the easy pickup of the piece 83. In other words, both dicing properties and pickup properties can be achieved.
  • the adhesion force of the first adhesive layer 1 to the adhesive layer 3 and the adhesion force of the second adhesive layer 2 to the support film 4 and the wafer ring 9 are the types (compositions) of the above-described acrylic resins, monomers, etc., respectively. It can be adjusted by changing the type, content, hardness and the like.
  • the adhesion force of the first adhesive layer 1 to the adhesive layer 3 before dicing is not particularly limited, but it is preferably about 10 to 80 cN / 25 mm (4 to 32 N / m) on the average of the adhesion interface, particularly 30. It is more preferably about 60 cN / 25 mm (12 to 24 N / m).
  • the adhesive force is within the above range, problems such as stretching of the laminated body 8 (expanding) as will be described later and dicing of the laminated body 8 prevent the semiconductor element 71 from dropping from the first adhesive layer 1 are prevented. In addition, excellent pick-up properties are ensured.
  • cN / 25 mm which is a unit of the above-mentioned adhesion strength, is a 25 mm wide strip-shaped sample in which the adhesive layer 3 is pasted on the surface of the first adhesive layer 1, and thereafter at 23 ° C. (room temperature).
  • the composition of the first pressure-sensitive adhesive layer 1 having the above-described characteristics includes, for example, 1 to 50 parts by weight of an acrylate monomer and 0.1 to 10 parts by weight of an isocyanate compound with respect to 100 parts by weight of an acrylic resin. The thing which was done is mentioned.
  • the adhesion strength of the second adhesive layer 2 to the wafer ring 9 is not particularly limited, but is preferably about 100 to 2,000 cN / 25 mm (40 to 800 N / m) on average, particularly 400 to It is more preferably about 1,200 cN / 25 mm (160 to 480 N / m).
  • the adhesion is within the above range, when the laminate 8 is extended (expanded) as described later, or when the laminate 8 is diced, the interface between the first adhesive layer 1 and the second adhesive layer 2 is peeled off. As a result, the semiconductor element 71 is reliably prevented from falling off. Further, the laminated body 8 can be reliably supported by the wafer ring 9.
  • cN / 25 mm which is the unit of adhesion, is obtained by attaching a strip-shaped adhesive film having a width of 25 mm on the upper surface of the wafer ring 9 at 23 ° C. (room temperature), and then at 23 ° C. (room temperature). It represents the load (unit cN) when the adhesive film is peeled off at a peeling angle of 180 ° and a pulling speed of 1000 mm / min. That is, here, the adhesion force of the second adhesive layer 2 to the wafer ring 9 will be described as 180 ° peel strength.
  • composition of the second adhesive layer 2 having the above-mentioned characteristics for example, 1 to 50 parts by weight of urethane acrylate and 0.5 to 10 parts by weight of an isocyanate compound are blended with 100 parts by weight of an acrylic resin. The thing which was done is mentioned.
  • the adhesion to the first adhesive layer 3 of the adhesive layer 1 and A 1, when the adhesion to the first adhesive layer 1 of the second adhesive layer 2 and the A 2, A 2 / A 1 is not particularly limited Is preferably about 5 to 200, more preferably about 10 to 50.
  • the 1st adhesion layer 1, the 2nd adhesion layer 2, and the contact bonding layer 3 become the thing especially excellent in dicing property and pick-up property.
  • the adhesion force of the first adhesive layer 1 to the adhesive layer 3 is preferably smaller than the adhesion force of the adhesive layer 3 to the semiconductor wafer 7.
  • the adhesion force of the adhesive layer 3 to the semiconductor wafer 7 is not particularly limited, but is preferably about 50 to 500 cN / 25 mm (20 to 200 N / m), and particularly 80 to 250 cN / 25 mm (32 to 100 N / m). ) Is more preferable.
  • the adhesion force is within the above range, it is possible to sufficiently prevent the occurrence of so-called “chip jump” in which the semiconductor element 71 flies off due to vibration or impact particularly during dicing.
  • the adhesive force of the first adhesive layer 1 to the adhesive layer 3 is preferably smaller than the adhesive force of the first adhesive layer 1 to the second adhesive layer 2.
  • the adhesion force of the first adhesive layer 1 to the second adhesive layer 2 is not particularly limited, but is preferably about 100 to 1,000 cN / 25 mm (40 to 400 N / m), and particularly 300 to 600 cN / 25 mm. More preferably, it is about (120 to 240 N / m). When the adhesion is within the above range, the dicing property and the pickup property are particularly excellent.
  • the semiconductor film 10 as described above is manufactured, for example, by the following method.
  • the base material 4a shown in FIG. 3A is prepared, and the first adhesive layer 1 is formed on one surface of the base material 4a.
  • the laminated body 61 of the base material 4a and the 1st adhesion layer 1 is obtained.
  • the first adhesive layer 1 is formed by applying the above-described resin varnish containing the first resin composition by various application methods and then drying the applied film, or laminating a film made of the first resin composition. It can be performed by a method or the like. Further, the coating film may be cured by irradiating radiation such as ultraviolet rays.
  • Examples of the coating method include a knife coating method, a roll coating method, a spray coating method, a gravure coating method, a bar coating method, and a curtain coating method.
  • the adhesive layer 3 is formed on one surface of the prepared base material 4b, whereby the base material 4b and the adhesive layer 3 are formed.
  • the laminate 62 is obtained.
  • the second adhesive layer 2 is formed on one surface of the prepared support film 4, and thereby the support film 4 And the second adhesive layer 2 are obtained.
  • the laminated body 61 and the laminated body 62 are laminated so that the first adhesive layer 1 and the adhesive layer 3 are in contact with each other to obtain a laminated body 64.
  • This lamination can be performed by, for example, a roll lamination method.
  • the base material 4 a is peeled from the laminate 64.
  • region of the said adhesive layer 3 and the said 1st adhesion layer 1 leaves the base material 4b with respect to the laminated body 64 which peeled the said base material 4a. Is removed in a ring shape.
  • the effective area refers to an area whose outer periphery is larger than the outer diameter of the semiconductor wafer 7 and smaller than the inner diameter of the wafer ring 9.
  • the semiconductor device manufacturing method shown in FIGS. 1 and 2 includes a first step in which a semiconductor wafer 7 and a semiconductor film 10 are laminated to obtain a laminated body 8, and an outer peripheral portion 21 of the semiconductor film 10 is attached to a wafer ring 9.
  • the semiconductor wafer 7 and the adhesive layer 3 are separated into individual pieces by providing a cut 81 in the laminated body 8 from the side of the semiconductor wafer 7 (dicing), and a plurality of semiconductor elements 71 and adhesive layers 31 are formed.
  • the semiconductor wafer 7 has a plurality of circuits formed on its surface in advance.
  • Examples of the semiconductor wafer 7 include a silicon semiconductor, a compound semiconductor wafer such as gallium arsenide and gallium nitride.
  • the average thickness of the semiconductor wafer 7 is not particularly limited, and is preferably about 0.005 to 1 mm, more preferably about 0.01 to 0.5 mm. According to the method for manufacturing a semiconductor device of the present invention, the semiconductor wafer 7 having such a thickness can be cut into pieces easily and reliably without causing defects such as chipping and cracking. .
  • the semiconductor film 10 and the semiconductor wafer 7 are bonded to each other while the adhesive layer 3 of the semiconductor film 10 and the semiconductor wafer 7 are brought into close contact with each other.
  • the size and shape of the adhesive layer 3 in plan view are set in advance to be larger than the outer diameter of the semiconductor wafer 7 and smaller than the inner diameter of the wafer ring 9. Has been. For this reason, the entire lower surface of the semiconductor wafer 7 is in close contact with the entire upper surface of the adhesive layer 3, whereby the semiconductor wafer 7 is supported by the semiconductor film 10.
  • a wafer ring 9 is prepared. Subsequently, the stacked body 8 and the wafer ring 9 are stacked so that the upper surface of the outer peripheral portion 21 of the second adhesive layer 2 and the lower surface of the wafer ring 9 are in close contact with each other. Thereby, the outer peripheral part of the laminated body 8 is supported by the wafer ring 9.
  • the wafer ring 9 is generally made of various metal materials such as stainless steel and aluminum, the rigidity of the wafer ring 9 is high and deformation of the laminate 8 can be reliably prevented.
  • the semiconductor film 10 utilizes the difference in adhesiveness, Both dicing and pickup properties can be achieved.
  • a dicer table (not shown) is prepared, and the laminate 8 is placed on the dicer table so that the dicer table and the support film 4 are in contact with each other.
  • a plurality of cuts 81 are formed in the laminate 8 using a dicing blade 82 (dicing).
  • the dicing blade 82 is composed of a disk-shaped diamond blade or the like, and a cut 81 is formed by pressing the dicing blade 82 against the surface of the laminated body 8 on the semiconductor wafer 7 side.
  • the semiconductor wafer 7 is separated into a plurality of semiconductor elements 71 by relatively moving the dicing blade 82 along the gap between the circuit patterns formed on the semiconductor wafer 7 (second step). ).
  • the adhesive layer 3 is divided into a plurality of adhesive layers 31.
  • the laminate 8 in which the plurality of cuts 81 are formed is radially expanded (expanded) by an expanding device (not shown).
  • an expanding device not shown.
  • variety of the notch 81 formed in the laminated body 8 spreads, and the space
  • the expanding device is configured to maintain such an expanded state even in a process described later.
  • one of the separated semiconductor elements 71 is adsorbed by a die bonder (chip adsorbing portion) and pulled upward by a die bonder (not shown).
  • a die bonder chip adsorbing portion
  • a die bonder not shown
  • the interface between the adhesive layer 31 and the first adhesive layer 1 is selectively peeled off, and an individual piece 83 formed by laminating the semiconductor element 71 and the adhesive layer 31 is picked up. (Third step).
  • the reason why the interface between the adhesive layer 31 and the first adhesive layer 1 is selectively peeled is that the adhesive property of the second adhesive layer 2 is higher than the adhesive property of the first adhesive layer 1 as described above.
  • the adhesive force at the interface between the film 4 and the second adhesive layer 2 and the adhesive force at the interface between the second adhesive layer 2 and the first adhesive layer 1 are based on the adhesive force between the first adhesive layer 1 and the adhesive layer 3. Because it is big. That is, when the semiconductor element 71 is picked up, the interface between the first adhesive layer 1 and the adhesive layer 3 having the smallest adhesive strength among these three locations is selectively peeled off.
  • the piece 83 to be picked up may be selectively pushed up from below the semiconductor film 10. Thereby, since the piece 83 is pushed up from the laminated body 8, the pickup of the piece 83 mentioned above can be performed more easily.
  • a needle-like body (needle) that pushes up the semiconductor film 10 from below is used.
  • Examples of the insulating substrate 5 include a substrate having an insulating property on which a semiconductor element 71 is mounted and wiring and terminals for electrically connecting the semiconductor element 71 and the outside are provided.
  • flexible substrates such as polyester copper-clad film substrates, polyimide copper-clad film substrates, aramid copper-clad film substrates, glass-based copper-clad laminates such as glass cloth and epoxy copper-clad laminates, and glass nonwoven fabrics -Composite copper-clad laminates such as epoxy copper-clad laminates, heat-resistant and thermoplastic substrates such as polyetherimide resin substrates, polyetherketone resin substrates, polysulfone resin substrates, alumina substrates, aluminum nitride substrates And ceramic substrates such as silicon carbide substrates.
  • a lead frame or the like may be used.
  • the picked-up piece 83 is placed on the insulating substrate 5.
  • the heating temperature is preferably about 100 to 300 ° C., more preferably about 100 to 200 ° C.
  • the pressure bonding time is preferably about 1 to 10 seconds, and more preferably about 1 to 5 seconds.
  • the heating conditions in this case are such that the heating temperature is preferably about 100 to 300 ° C., more preferably about 150 to 250 ° C., and the heating time is preferably about 1 to 240 minutes, more preferably about 10 to 60 minutes.
  • a terminal (not shown) of the semiconductor element 71 and a terminal (not shown) on the insulating substrate 5 are electrically connected by a wire 84.
  • a wire 84 instead of the wire 84, a conductive paste, a conductive film, or the like may be used.
  • the piece 83 and the wire 84 placed on the insulating substrate 5 are covered with a resin material to form a mold layer 85.
  • the resin material constituting the mold layer 85 include various mold resins such as an epoxy resin.
  • FIG. 2 (h) a semiconductor device as shown in which a semiconductor element 71 is accommodated in a package by bonding a ball electrode 86 to a terminal (not shown) provided on the lower surface of the insulating substrate 5. 100 is obtained.
  • the adhesive layer 31 is picked up in the state where the adhesive layer 31 is attached to the semiconductor element 71, that is, in the state of the piece 83. Can be used for bonding to the insulating substrate 5 as they are. For this reason, it is not necessary to separately prepare an adhesive or the like, and the manufacturing efficiency of the semiconductor device 100 can be further increased.
  • the semiconductor device manufacturing method of the present invention as described above is particularly characterized in the second step.
  • the conventional dicing process is performed such that the tip of the dicing blade penetrates the semiconductor wafer, the adhesive layer, and each adhesive layer, and reaches the support film.
  • the support film is scraped, and shavings are generated. And this shavings will move to the circumference
  • the semiconductor element is picked up when picked up, shavings enter between the insulating substrate and the semiconductor element in the fourth step described later, or the chips formed on the semiconductor wafer are shaved. May cause problems such as sticking and hindering wire bonding.
  • the cutting depth is set so that the tip of the dicing blade 82 stays in the adhesive layer.
  • the dicing is performed so that the tip of the cut 81 does not reach the support film 4 and remains in the first adhesive layer 1. If it does in this way, since the shavings of the support film 4 cannot generate
  • the vertical position control of the dicing blade 82 generally includes an error, but the semiconductor film 10 used for manufacturing the semiconductor device 100 has a first adhesive that is sufficiently thick compared to the position control error. Since the layer 1 is included, the dicing process in which the tip of the dicing blade 82 is retained in the first adhesive layer 1 as described above can be easily performed. Also in this respect, according to the present invention, it is possible to increase the manufacturing yield of the semiconductor device 100 and obtain the highly reliable semiconductor device 100.
  • the average thickness of the first adhesive layer 1 is 20 to 100 ⁇ m as described above. However, if the average thickness of the first adhesive layer 1 falls below the lower limit value, an error in the position control of the dicing blade 82 occurs. Depending on the situation, there is a possibility that the tip of the dicing blade 82 cannot be retained in the first adhesive layer 1. On the other hand, if the average thickness of the first adhesive layer 1 exceeds the upper limit, it may be difficult to form the first adhesive layer 1 uniformly, and the film thickness uniformity may be reduced.
  • the components of the second adhesive layer 2 are disposed around the adhesive layer 3 and the semiconductor wafer 7 via the notch 81. Prevents seepage. As a result, it is possible to prevent the exuded substance from unintentionally increasing the adhesion between the adhesive layer 3 and the first adhesive layer 1 and to prevent a problem that hinders the pickup of the piece 83. Can do. Furthermore, it is possible to prevent the exuded substance from causing deterioration or deterioration of the semiconductor element 71.
  • the adhesive layer 2 is composed of a plurality of layers, and the adhesive layer on the support film 4 side (in FIG. 1, the first adhesive layer 1 in FIG. 1) (the adhesive layer 3 side in FIG. 1).
  • the adhesiveness of the second adhesive layer 2) is strong, as shown in FIG. 1C, it is particularly effective to prevent the above-mentioned problems to keep the tip of the notch 81 in the first adhesive layer 1. .
  • the hardness of the second adhesive layer 2 is preferably smaller than the hardness of the first adhesive layer 1. Thereby, the second adhesive layer 2 is surely higher in adhesiveness than the first adhesive layer 1, while the first adhesive layer 1 is excellent in pick-up property.
  • the Shore D hardness of the first adhesive layer 1 is preferably about 20 to 60, and more preferably about 30 to 50.
  • the first pressure-sensitive adhesive layer 1 having such hardness is moderately suppressed in adhesiveness, but relatively low in fluidity and flowability of components, so that the notch 81 is formed in the first pressure-sensitive adhesive layer 1.
  • the Shore A hardness of the second adhesive layer 2 is preferably about 20 to 90, and more preferably about 30 to 80. Since the second adhesive layer 2 having such hardness has sufficient adhesiveness, the fluidity and flowability of the components can be relatively suppressed, so that the dicing property (fixing of the laminate 8 and the wafer ring 9 in dicing) Property) and prevention of defects due to the exudation of substances.
  • the semiconductor film 10 even if the cut 81 penetrates the first adhesive layer 1, the component that exudes from the second adhesive layer 2 because the thickness of the first adhesive layer 1 is sufficiently thick. Can be sufficiently increased in the path length when creeping toward the adhesive layer 3 side. For this reason, generation
  • the cross-sectional area of the portion of the notch 81 on the tip side from the interface between the adhesive layer 3 and the first adhesive layer 1 is the thickness of the dicing blade 82, the adhesive layers 1, although it varies depending on the thickness of 2, it is preferably about 5 to 300 ( ⁇ 10 ⁇ 5 mm 2 ), more preferably about 10 to 200 ( ⁇ 10 ⁇ 5 mm 2 ).
  • the adhesive layer 3 is surely separated into pieces and the first adhesive The cross-sectional area of the cut portion with respect to the layer 1 can be minimized. As a result, it is possible to achieve both a reliable pickup of the individual pieces 83 and a suppression of the exudation of components from the first adhesive layer 1 at a high level.
  • the depth of the portion of the cut 81 located in the first adhesive layer 1 is preferably 0.2 t to 0.8 t. More preferably, it is 3 to 0.7 t.
  • the front end of the notch 81 is retained in the first adhesive layer 1, or even if not, the cross-sectional area of the front end side portion of the notch 81 from the interface between the adhesive layer 3 and the first adhesive layer 1
  • the exudation of the component from the first adhesive layer 1 and the second adhesive layer 2 can be minimized, so that the exudation of this component adheres to the first adhesive layer 1.
  • the influence on the adhesion with the layer 3 is also minimized. As a result, it is possible to prevent the close contact force from increasing unintentionally and hindering the pick-up property of the piece 83.
  • the adhesion between the first adhesive layer 1 and the adhesive layer 3 is It is preferably about 0.05 to 0.5 N / cm (5 to 50 N / m), more preferably about 0.1 to 0.4 N / cm (10 to 40 N / m).
  • the pick-up property of the individual piece 83 is particularly improved, and it is possible to prevent the semiconductor element 71 from being broken, chipped, burr or the like during pick-up. As a result, the highly reliable semiconductor device 100 can be finally manufactured with a high yield.
  • the adhesive force between the first adhesive layer 1 and the adhesive layer 3 is within the above range, so that the semiconductor element 71 has the above-described state.
  • the effect of preventing various problems becomes remarkable.
  • N / cm which is the unit of adhesion, is a strip-shaped adhesive film having a width of 1 cm on the upper surface of the laminate 8 after a cut of 10 mm ⁇ 10 mm square is provided in the laminate 8 in the second step. Is attached at 23 ° C. (room temperature), and then, at 23 ° C. (room temperature), the first adhesive layer 1, the second adhesive layer 2, and the support film 4 are peeled from the laminate 8 at a peeling angle of 90 ° and a tensile speed of 50 mm / min Represents the load (unit N) when peeled off. That is, the adhesion between the first adhesive layer 1 and the adhesive layer 3 is 90 ° peel strength.
  • the adhesion between the first adhesive layer 1 and the adhesive layer 3 is often different between the central portion and the edge portion (edge portion) of each individual piece 83. This is due to the fact that, at the edge, the component in the first adhesive layer 1 crawls up on the end face of the piece 83 and the adhesive force tends to increase compared to the central portion. For this reason, when picking up the individual piece 83, the adhesive force is greatly different between the center portion and the edge portion, which may cause cracking or chipping of the semiconductor element 71.
  • the present invention by controlling the dicing depth so that the tip of the notch 81 stays in the first adhesive layer 1, the range of variation in the adhesion force of the individual pieces 83 is kept small. It becomes possible. For this reason, when picking up the individual piece 83, it is possible to prevent the semiconductor element 71 from being cracked or chipped.
  • the load applied to the edge of the piece 83 is defined as a
  • the load applied to the center of the piece 83 is defined as b.
  • a / b is preferably 1 or more and 4 or less, more preferably about 1 to 3, and further preferably about 1 to 2.
  • a strip-shaped adhesive film having a width of 1 cm is attached to the upper surface of the body 8 at 23 ° C. (room temperature).
  • the first adhesive layer 1, the second adhesive layer 2, and the support film 4 are peeled from the laminate 8 at a peeling angle of 90 ° and a pulling speed of 50 mm / min.
  • the magnitude of the tensile load (unit N) applied to the first adhesive layer 1, the second adhesive layer 2, and the support film 4 while peeling off the first adhesive layer 1, the second adhesive layer 2, and the support film 4 is determined. taking measurement.
  • the average value of the tensile load applied to the first adhesive layer 1, the second adhesive layer 2, and the support film 4 when the edge of the piece 83 is separated from the first adhesive layer 1 corresponds to the “adhesion force a”.
  • the average value of the tensile load applied to the first adhesive layer 1, the second adhesive layer 2, and the support film 4 when the central portion (portion other than the edge portion) of the piece 83 is separated from the first adhesive layer 1 is “adhesion force b”. Is equivalent to.
  • the semiconductor film 10 even when the edge of the piece 83 is about to be separated from the first adhesive layer 1, the central portion of the piece 83 is about to separate from the first adhesive layer 1. Even in this state, the difference in tensile load applied to the first adhesive layer 1, the second adhesive layer 2, and the support film 4 can be suppressed to be relatively small, so that the semiconductor element 71 is warped during pickup. Even in such a case, the degree of warping can be minimized. As a result, problems such as cracks and chipping of the semiconductor element 71 can be minimized.
  • the adhesive force b of the center part (parts other than an edge part) of the piece 83 exists in the range of the adhesive force of the 1st adhesion layer 1 and the contact bonding layer 3 mentioned above, However, 0 It is preferably about 0.05 to 0.3 N / cm (5 to 30 N / m), and more preferably about 0.1 to 0.25 N / cm (10 to 25 N / m).
  • the adhesion force b is within the above range, the pick-up property of the individual piece 83 is particularly improved, and it is possible to prevent the semiconductor element 71 from being broken, chipped, or burred during pick-up. As a result, the highly reliable semiconductor device 100 can be finally manufactured with a high yield.
  • the thickness of the semiconductor wafer 7 is thin (for example, 200 ⁇ m or less), the effect of preventing the above-described problems occurring in the semiconductor element 71 becomes remarkable by setting the adhesion force b within the above range.
  • the edge of the piece 83 refers to a region that is 10% or less of the width of the semiconductor element 71 from the outer edge of the semiconductor element 71.
  • the central portion of the piece 83 refers to a region other than the edge portion. That is, when the shape of the semiconductor element 71 is, for example, a 10 mm square in a plan view, a region 1 mm wide from the outer edge is an edge, and the remaining region is a center.
  • the semiconductor wafer 7 and the adhesive layer 3 are surely separated into pieces by retaining the tip of the cut 81 in the first adhesive layer 1, while the first adhesive layer 1 and the second adhesive layer 2 is not singulated. Therefore, when picking up the piece 83 in the third step, the first adhesive layer 1 and the second adhesive layer 2 should be left on the support film 4 side, but unintentionally stuck to the piece 83 side. Picking up in a state can be prevented. This is because, since the first adhesive layer 1 and the second adhesive layer 2 are not separated into individual pieces, the connection in the surface direction is maintained, so that the adhesion between the first adhesive layer 1 and the second adhesive layer 2 is maintained.
  • FIG. 4 is a view (longitudinal sectional view) for explaining a second embodiment of the semiconductor film of the present invention and the method of manufacturing the semiconductor device of the present invention.
  • the upper side in FIG. 4 is referred to as “upper” and the lower side is referred to as “lower”.
  • the semiconductor film 10 ′ according to the present embodiment is the same as the first embodiment except that the layer configuration of the adhesive layer is different.
  • the first adhesive layer 1 is omitted and only one layer of the second adhesive layer 2 is provided.
  • both dicing properties and pickup properties are achieved, but in the present embodiment, one of the second adhesive layers 2 is provided.
  • both the dicing property and the pickup property are compatible even with a single adhesive layer.
  • the average thickness of the first adhesive layer 1 is 20 to 100 ⁇ m.
  • the first adhesive layer 1 is omitted, and therefore the average of the second adhesive layer 2 is The thickness is 20 to 100 ⁇ m.
  • the dicing depth is controlled so that the tip of the dicing blade 82 remains in the second adhesive layer 2 when the semiconductor wafer 7 is diced. It can be done easily. In this way, since the dicing blade 82 does not reach the support film 4, shavings of the support film 4 cannot be generated. For this reason, the problem with the shavings as described above is surely solved. As a result, the manufacturing yield of the semiconductor device 100 can be improved, and the highly reliable semiconductor device 100 can be obtained.
  • Such a semiconductor film 10 ′ is laminated with a semiconductor wafer 7 as shown in FIG. 4A to obtain a laminated body 8.
  • a plurality of cuts 81 are formed in the laminate 8 using a dicing blade 82 (dicing).
  • dicing a dicing blade 82
  • the same operations and effects as those of the first embodiment can be obtained.
  • a semiconductor device is obtained by performing a 3rd process and a 4th process.
  • the ultraviolet rays irradiated to the second adhesive layer 2 are preferably those having a wavelength of about 100 to 400 nm, more preferably those having a wavelength of about 200 to 380 nm.
  • the irradiation time of ultraviolet rays is preferably about 10 seconds to 1 hour, more preferably about 30 seconds to 30 minutes, although it depends on the wavelength and power. According to such ultraviolet rays, the chemical structure in the second adhesive layer 2 is changed, the adhesiveness is efficiently deactivated, and the adhesiveness of the second adhesive layer 2 is prevented from being lowered more than necessary. can do.
  • irradiation of the second adhesive layer 2 is not limited to ultraviolet rays, and various radiations such as electron beams and X-rays may be used.
  • irradiation of ultraviolet rays is not restricted to the case where it irradiates beforehand to the area
  • the constituent material of the second adhesive layer 2 is a material that cures in response to ultraviolet rays
  • the second adhesive layer 2 and the adhesive layer are laminated after the second adhesive layer 2 and the adhesive layer 3 are laminated. 3 and the semiconductor wafer 7 are laminated, or the second adhesive layer 2, the adhesive layer 3 and the semiconductor wafer 7 are laminated and the semiconductor wafer 7 is diced. Good.
  • the package form is a surface mount type package such as CSP (Chip Size Package) such as BGA (Ball Grid Array), LGA (Land Grid Array), TCP (Tape Carrier Package), or DIP (Dual Inline Package).
  • CSP Chip Size Package
  • BGA Bit Grid Array
  • LGA Land Grid Array
  • TCP Transmission Carrier Package
  • DIP Dual Inline Package
  • PGA Peripheral Component Interconnect Express
  • the piece 83 is mounted on the insulating substrate 5 .
  • the piece 83 may be mounted on another semiconductor element. That is, the method for manufacturing a semiconductor device of the present invention can also be applied to manufacturing a chip stack type semiconductor device in which a plurality of semiconductor elements are stacked. Thereby, there is no possibility that shavings or the like enter between the semiconductor elements, and a highly reliable chip stack type semiconductor device can be manufactured with a high manufacturing yield.
  • the said 1st Embodiment demonstrated the case where the notch 81 was formed so that a front-end
  • First Adhesive Layer 100 parts by weight of a copolymer having a weight average molecular weight of 300,000 obtained by copolymerizing 30% by weight of 2-ethylhexyl acrylate and 70% by weight of vinyl acetate, and a molecular weight of 700 Release treatment of 45 parts by weight of pentafunctional acrylate monomer, 5 parts by weight of 2,2-dimethoxy-2-phenylacetophenone, and 3 parts by weight of tolylene diisocyanate (Coronate T-100, manufactured by Nippon Polyurethane Industry Co., Ltd.) It apply
  • the ultraviolet-ray 500mJ / cm ⁇ 2 > was irradiated with respect to the obtained coating film, and the 1st adhesion layer was formed into a film on the polyester film.
  • the Shore D hardness of the obtained 1st adhesion layer was 40.
  • Second adhesive layer 100 parts by weight of a copolymer having a weight average molecular weight of 500,000 obtained by copolymerizing 70% by weight of butyl acrylate and 30% by weight of 2-ethylhexyl acrylate, and tolylene diene 3 parts by weight of isocyanate (Coronate T-100, manufactured by Nippon Polyurethane Industry Co., Ltd.) was applied to a 38 ⁇ m-thick polyester film having been subjected to a release treatment so that the thickness after drying was 10 ⁇ m. Dry at 80 ° C. for 5 minutes. And the 2nd adhesion layer was formed into a film on the polyester film. Thereafter, a polyethylene sheet having a thickness of 100 ⁇ m was laminated as a support film. In addition, the Shore A hardness of the obtained 2nd adhesion layer was 80.
  • Adhesive Layer Acrylate ester copolymer ethyl acrylate-butyl acrylate-acrylonitrile-acrylic acid-hydroxyethyl methacrylate copolymer dissolved in methyl ethyl ketone (MEK), manufactured by Nagase ChemteX Corporation, SG-708 -6, Tg: 6 ° C., weight average molecular weight: 500,000) 100 parts by weight, phenoxy resin (JER1256, weight average molecular weight: 50,000, manufactured by Japan Epoxy Resins Co., Ltd.) 9.8 weight Part, 90.8 parts by weight of spherical silica (SC1050, average particle size: 0.3 ⁇ m, manufactured by Admatechs) added as a filler, and ⁇ -glycidoxypropyltrimethoxy added as a coupling agent 1.1 parts by weight of silane (KBM403E, manufactured by Shin-Etsu Chemical Co., Ltd.) Lumpur resin
  • the obtained resin varnish was applied to a polyethylene terephthalate film (manufactured by Teijin DuPont Films Co., Ltd., product number Purex A43, thickness 38 ⁇ m) with a comma coater, and then dried at a temperature of 150 ° C. for 3 minutes.
  • An adhesive layer having a thickness of 25 ⁇ m was formed on the terephthalate film.
  • the first adhesive layer and the adhesive layer are punched out to be larger than the outer diameter of the semiconductor wafer and smaller than the inner diameter of the wafer ring, and then unnecessary portions are removed, and the second laminated body is removed.
  • the polyester film on one side of the second adhesive layer is peeled off. And these were laminated
  • the film for semiconductors formed by laminating the polyethylene sheet (support film), the second adhesive layer, the first adhesive layer, the adhesive layer, and the polyester film in this order was obtained.
  • the polyester film was peeled from the semiconductor film, and a silicon wafer was laminated at 60 ° C. on the peeled surface.
  • stacking 5 layers of a polyethylene sheet (support film), a 2nd adhesion layer, a 1st adhesion layer, an adhesion layer, and a silicon wafer in this order was obtained.
  • this laminate was diced (cut) from the silicon wafer side using a dicing saw (DFD6360, manufactured by DISCO Corporation) under the following conditions. As a result, the silicon wafer was singulated, and a semiconductor element having the following dicing size was obtained.
  • a dicing saw D6360, manufactured by DISCO Corporation
  • one of the semiconductor elements was pushed up from the back surface of the semiconductor film with a needle, and the surface of the pushed up semiconductor element was pulled upward while being adsorbed by a die bonder collet. As a result, individual pieces of the semiconductor element and the adhesive layer were picked up.
  • the picked-up pieces were placed on a bismaleimide-triazine resin substrate (circuit level difference 5 to 10 ⁇ m) coated with a solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., trade name: AUS308) at a temperature of 130 ° C. and a load of 5 N. For 1.0 second and die bonded.
  • the semiconductor element and the resin substrate were electrically connected by wire bonding. Then, the semiconductor element and the bonding wire on the resin substrate were sealed with a sealing resin EME-G760 and subjected to a heat treatment at a temperature of 175 ° C. for 2 hours. Thereby, the sealing resin was cured to obtain a semiconductor device. Note that 100 semiconductor devices were manufactured in this example.
  • Example 2 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 30 ⁇ m and that some of the dicing conditions were changed as follows.
  • Example 3 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 40 ⁇ m and the dicing conditions were partially changed as follows.
  • Example 4 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 50 ⁇ m, and some of the dicing conditions were changed as follows.
  • Example 5 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 100 ⁇ m and that some of the dicing conditions were changed as follows.
  • Example 6 A semiconductor device was obtained in the same manner as in Example 1 except that the first adhesive layer was omitted and some of the steps were changed as follows.
  • Second Adhesive Layer After forming the second adhesive layer in the same manner as in Example 1 except that the average thickness was changed to 50 ⁇ m, the shape of the silicon wafer in the surface of the second adhesive layer 2 The region corresponding to the size was irradiated with ultraviolet rays. Thereby, the adhesiveness of the ultraviolet irradiation region was lowered.
  • the polyester film was peeled from the semiconductor film, and a silicon wafer was laminated on the peeled surface. Thereby, the laminated body formed by laminating
  • this laminate was diced from the silicon wafer side under the following dicing conditions. Thereby, the silicon wafer was separated into pieces.
  • Example 1 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 5 ⁇ m, and some of the dicing conditions were changed as follows.
  • the first adhesive layer is formed so that the thickness after drying is 10 ⁇ m
  • the second adhesive layer is formed so that the thickness after drying is 5 ⁇ m.
  • a semiconductor device was fabricated in the same manner as in Example 1 except that the above was changed.
  • Example 3 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 150 ⁇ m and that some of the dicing conditions were changed as follows.
  • Example 4 A semiconductor device was fabricated in the same manner as in Example 6 except that the second adhesive layer was formed so that the thickness after drying was 10 ⁇ m, and some of the dicing conditions were changed as follows.
  • Example 5 A semiconductor device was fabricated in the same manner as in Example 1 except that the first adhesive layer was formed so that the thickness after drying was 15 ⁇ m, and some of the dicing conditions were changed as follows.
  • the 90 ° peel strength of the semiconductor elements in each Example and each Comparative Example was measured.
  • the peel strength is obtained by sticking a 1 cm wide strip-shaped adhesive film to the upper surface of the semiconductor element at 23 ° C. (room temperature), and then pulling at a peel angle of 90 ° from the support film side at 23 ° C. (room temperature). The load at the end when the film was peeled off at a speed of 50 mm / min was used.
  • the measured load was evaluated according to the following evaluation criteria using a peel strength reference range of 0.1 to 0.4 N / cm.
  • ⁇ The measured value of the minimum film thickness is 0.90 or more and 1 or less.
  • X The measured value of the minimum film thickness is less than 0.90.
  • each example showed excellent dicing properties, while each comparative example had inferior dicing properties.
  • the peel strength at the end was within a relatively narrow range of 0.1 to 0.4 N / cm. That is, it was found that the pickup can be stably performed as long as the semiconductor element is pulled with the load within the above range. For this reason, in each Example, it became clear that problems, such as a crack and a chip
  • each comparative example a variation was recognized in a range of 0.1 to 0.7 N / cm in some of the 100 semiconductor elements.
  • these semiconductor elements it has been clarified that a large load is applied at the moment when the edge part is separated from the adhesive layer.
  • size of the load concerning a semiconductor element differs for every part, there exists a possibility of inducing defects, such as a crack and a chip, depending on the thickness of a semiconductor element.
  • occurrence of chipping was observed in the semiconductor element after pickup.
  • the edge part of the semiconductor element after pick-up was observed in the comparative example 4, adhesion of foreign materials, such as a burr
  • Comparative Examples 1 and 3 were inferior to the others. This is presumably because the first adhesive layer was too thin or too thick, and the in-plane uniformity during film formation was reduced.
  • the semiconductor film of the present invention comprises an adhesive layer, at least one adhesive layer and a support film laminated in this order, and a semiconductor wafer is laminated on the surface of the adhesive layer opposite to the adhesive layer.
  • the adhesive layer has an average thickness of 20 It is characterized by including a layer of ⁇ 100 ⁇ m.
  • the semiconductor film has a sufficiently thick adhesive layer compared to the positional accuracy of the dicing saw, so that the dicing depth can be controlled so that the tip of the dicing blade stays in the adhesive layer. Easy and reliable.
  • the semiconductor film of the present invention has industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

　半導体用フィルムは、支持フィルム、第２粘着層、第１粘着層および接着層がこの順で積層されてなるものであり、接着層上に半導体ウエハーを積層させ、この半導体ウエハーをダイシングにより個片化する際に半導体ウエハーを支持するとともに、個片化されてなる半導体素子をピックアップする際に、第１粘着層と接着層との間が選択的に剥離するよう構成されている。この半導体用フィルムは、第１粘着層の平均厚さは２０～１００μｍであることを特徴とする。これにより、ダイシングの際に形成される切り込みの先端を第１粘着層内に留める制御を容易かつ確実に行うことを可能にし、切り込みが支持フィルムに到達することに伴う不具合を防止することができる。

Description

半導体用フィルムおよび半導体装置の製造方法
　本発明は、半導体用フィルムおよび半導体装置の製造方法に関するものである。
　近年の電子機器の高機能化とモバイル用途への拡大に対応して半導体装置の高密度化、高集積化の要求が強まり、ＩＣパッケージの大容量高密度化が進んでいる。
　これらの半導体装置の製造方法においては、まず、ケイ素、ガリウム、ヒ素などからなる半導体ウエハーに接着シートを貼付し、半導体ウエハーの周囲をウエハーリングで固定しながらダイシング工程で前記半導体ウエハーを個々の半導体素子に切断分離（個片化）する。次いで、個片化した個々の半導体素子同士を引き離すエキスパンディング工程と、個片化した半導体素子をピックアップするピックアップ工程とを行う。その後、ピックアップした半導体素子を金属リードフレームまたは基板（例えばテープ基板、有機硬質基板等）に搭載するためのダイボンディング工程へ移送する。これにより、半導体装置が得られる。
　また、ダイボンディング工程では、ピックアップした半導体素子を、他の半導体素子上に積層することにより、１つのパッケージ内に複数の半導体素子を搭載したチップスタック型の半導体装置を得ることもできる。
　このような半導体装置の製造方法において用いられる接着シートとしては、基材フィルム上に第１の粘接着剤層と第２の粘接着剤層とをこの順で積層してなるものが知られている（例えば、特許文献１参照）。
　この接着シートは、半導体ウエハーに貼り付けられた状態で前述したダイシング工程に供される。ダイシング工程では、ダイシングブレードの先端が基材フィルムに到達するように切り込みを設けることで、半導体ウエハーと２層の粘接着剤層とが複数の部分に個片化される。そして、ピックアップ工程では、基材フィルムと２層の粘接着剤層との界面で剥離が生じ、個片化された半導体素子が、個片化された２層の粘接着剤層とともにピックアップされる。ピックアップされた２層の粘接着剤層は、ダイボンディング工程において、個片化された半導体素子と金属リードフレーム（または基板）との間の接着を担うこととなる。
　しかしながら、半導体装置の製造にあたっては、優れたピックアップ性、すなわちピックアップ工程において半導体素子に割れや欠け等の不具合を発生させることなく、剥離すべき界面（特許文献１の場合、基材フィルムと２層の粘接着剤層との界面）で容易かつ確実に剥離を生じさせる特性が求められるが、従来の方法ではそれが十分ではないという問題があった。
特開２００４－４３７６１号公報
　また、ダイシングブレードが基材フィルムに到達すると、基材フィルムが削られ、その削り屑が発生する。この削り屑は、切り込みを介して粘接着剤層の周辺や半導体素子の周辺に移動し、半導体素子のピックアップの際に引っ掛かりを生じたり、ダイボンディング工程において半導体素子と金属リードフレームや基板との間に侵入したり、さらには半導体素子に付着する等して、様々な不具合の発生を招く。
　本発明の目的は、ピックアップ性の向上を図り、半導体素子に対する不具合の発生を防止しつつ、信頼性の高い半導体装置を製造可能な半導体用フィルム、およびかかる半導体用フィルムを用いた半導体装置の製造方法を提供することにある。
　上記目的を達成するために、本発明は、
　接着層と少なくとも１層の粘着層と支持フィルムとがこの順で積層されてなり、前記接着層の前記粘着層と反対側の面に半導体ウエハーを積層させ、この状態で該半導体ウエハーおよび前記接着層を切断してそれぞれ個片化し、得られた個片を前記支持フィルムからピックアップする際に用いる半導体用フィルムであって、
　前記粘着層は、平均厚さが２０～１００μｍの層を含んでいることを特徴とする半導体用フィルムである。
　このような本発明によれば、半導体用フィルムが、ダイシングソーの位置精度に比べて、十分に厚い粘着層を有しているため、ダイシングブレードの先端を粘着層内に留めるようにダイシングの深さを制御することが容易かつ確実に行える。このようにダイシングを行うことにより、支持フィルムの削り屑が発生し得ないため、削り屑が接着層の周辺や半導体ウエハーの周辺に移動して生じる種々の不具合を防止することができる。したがって、本発明によれば、半導体装置の製造歩留まりを高めるとともに、信頼性の高い半導体装置を製造可能な半導体用フィルムが得られる。
　また、本発明の半導体用フィルムでは、前記粘着層は、複数の層で構成されているのが好ましい。
　また、本発明の半導体用フィルムでは、前記複数の層は、前記半導体ウエハー側に位置する平均厚さが２０～１００μｍの第１粘着層と、この第１粘着層の前記支持フィルム側に隣接し、前記第１粘着層よりも粘着性の大きい第２粘着層とを含んでいるのが好ましい。
　また、本発明の半導体用フィルムでは、前記接着層の外周縁および前記第１粘着層の外周縁は、それぞれ、前記第２粘着層の外周縁よりも内側に位置しているのが好ましい。
　また、本発明の半導体用フィルムでは、前記第２粘着層の平均厚さは、前記第１粘着層の平均厚さより小さいのが好ましい。
　また、本発明の半導体用フィルムでは、前記第２粘着層の硬度は、前記第１粘着層の硬度より小さいのが好ましい。
　また、本発明の半導体用フィルムでは、前記第１粘着層のショアＤ硬度は、２０～６０であるのが好ましい。
　また、本発明の半導体用フィルムでは、前記個片化した後の前記半導体ウエハーにおいて、前記個片の縁部を前記粘着層から剥離させる際に測定される密着力をａ（Ｎ／ｃｍ）とし、前記個片の前記縁部以外の部分を前記粘着層から剥離させる際に測定される密着力をｂ（Ｎ／ｃｍ）としたとき、ａ／ｂが１以上４以下であるのが好ましい。
　また、本発明の半導体用フィルムでは、前記密着力ｂは、０．０５～０．３（Ｎ／ｃｍ）であるのが好ましい。
　また、本発明の半導体用フィルムでは、前記粘着層の前記接着層側の面の前記半導体ウエハーを積層させる領域に、前記半導体ウエハーとの積層に先立ってあらかじめ紫外線が照射されているのが好ましい。
　また、本発明の半導体用フィルムでは、前記半導体ウエハーおよび前記接着層を切断してそれぞれ個片化する際に、前記切断により生じる切り込みの最深部が、前記平均厚さが２０～１００μｍの層内に位置するようにして使用されるものであるのが好ましい。
　上記目的を達成するために、本発明は、
　上記半導体用フィルムの前記接着層と半導体ウエハーとが接するように、前記半導体用フィルムと半導体ウエハーとを積層してなる積層体を用意する第１の工程と、
　前記半導体ウエハー側から前記積層体に切り込みを設けることにより、前記半導体ウエハーを個片化し、複数の半導体素子を得る第２の工程と、
　前記半導体素子をピックアップする第３の工程とを有し、
　前記切り込みは、その最深部が、前記平均厚さが２０～１００μｍの層内に位置するように設けられることを特徴とする半導体装置の製造方法である。
　このような本発明によれば、切り込みの先端を粘着層内に留めることにより、半導体ウエハーおよび接着層は個片化されるものの、粘着層は個片化されないため、粘着層における面方向の繋がりが維持され、粘着層と支持フィルムとの密着力の低下が防止される。これにより、ピックアップの際に、粘着層と支持フィルムとの間を剥離させることなく、接着層と粘着層との間で確実に剥離を生じさせることができ、ピックアップ性の向上を図ることができる。
　また、半導体用フィルムが有する粘着層が、半導体ウエハー側の第１粘着層と支持フィルム側の第２粘着層の２層で構成されている場合には、切り込みの先端が第１粘着層内に留まるようにダイシングすることで、第２粘着層に含まれる物質が切り込みを介して染み出すのを防止し、これにより個片のピックアップが阻害されるのを防止することができる。その結果、ピックアップされる半導体素子に割れや欠け等の不具合が生じるのを防止することができる。
　また、本発明の半導体装置の製造方法では、１本の前記切り込みにおいて、前記接着層と前記粘着層との界面より先端側の部分の横断面積は、５×１０－５～３００×１０－５ｍｍ２であるのが好ましい。
図１は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第１実施形態を説明するための図（縦断面図）である。 図２は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第１実施形態を説明するための図（縦断面図）である。 図３は、本発明の半導体用フィルムを製造する方法を説明するための図である。 図４は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第２実施形態を説明するための図（縦断面図）である。
　以下、本発明の半導体用フィルムおよび半導体装置の製造方法について添付図面に示す好適実施形態に基づいて詳細に説明する。
　＜第１実施形態＞
　まず、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第１実施形態について説明する。
　図１および図２は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第１実施形態を説明するための図（縦断面図）、図３は、本発明の半導体用フィルムを製造する方法を説明するための図である。なお、以下の説明では、図１ないし図３中の上側を「上」、下側を「下」という。
　［半導体用フィルム］
　図１に示す半導体用フィルム１０は、支持フィルム４と、第１粘着層１と、第２粘着層２と、接着層３とを有している。より詳しくは、半導体用フィルム１０は、支持フィルム４上に、第２粘着層２と、第１粘着層１と、接着層３とをこの順で積層してなるものである。
　このような半導体用フィルム１０は、図１（ａ）に示すように、接着層３の上面に半導体ウエハー７を積層させ、半導体ウエハー７をダイシングにより個片化する際に半導体ウエハー７を支持するとともに、個片化された半導体ウエハー７（半導体素子７１）をピックアップする際に、第１粘着層１と接着層３との間が選択的に剥離することにより、ピックアップした半導体素子７１を絶縁基板５上に接着するための接着層３１を提供する機能を有するものである。
　また、支持フィルム４の外周部４１および第２粘着層２の外周部２１は、それぞれ第１粘着層１の外周縁１１を越えて外側に存在している。
　このうち、外周部２１には、ウエハーリング９が貼り付けられる。これにより、半導体ウエハー７が確実に支持されることとなる。
　ここで、半導体用フィルム１０は、第１粘着層１の平均厚さが２０～１００μｍであることに特徴を有するものである。
　このような第１粘着層１を備える半導体用フィルム１０によれば、半導体ウエハー７をダイシングする際に、ダイシングブレードの先端（最深部）を第１粘着層１内に留めるようなダイシング深さの制御を容易かつ確実に行うことができる。このようにすれば、ダイシングブレードが支持フィルム４に達しないため、支持フィルム４の削り屑は発生し得ない。このため、後述するような削り屑に伴う問題が確実に解消されることとなる。その結果、半導体装置１００の製造歩留まりが向上するとともに、信頼性の高い半導体装置１００を得ることができる。
　以下、半導体用フィルム１０の各部の構成について順次詳述する。
　（第１粘着層）
　第１粘着層１は、一般的な粘着剤で構成されている。具体的には、第１粘着層１は、アクリル系粘着剤、ゴム系粘着剤等を含む第１樹脂組成物で構成されている。
　アクリル系粘着剤としては、例えば（メタ）アクリル酸およびそれらのエステルで構成される樹脂、（メタ）アクリル酸およびそれらのエステルと、それらと共重合可能な不飽和単量体（例えば酢酸ビニル、スチレン、アクリルニトリル等）との共重合体等が挙げられる。また、これらの樹脂を２種類以上混合してもよい。
　また、これらの中でも（メタ）アクリル酸メチル、（メタ）アクリル酸エチルヘキシルおよび（メタ）アクリル酸ブチルからなる群から選ばれる１種以上と、（メタ）アクリル酸ヒドロキシエチルおよび酢酸ビニルの中から選ばれる１種以上との共重合体が好ましい。これにより、第１粘着層１が粘着する相手（被着体）との密着性や粘着性の制御が容易になる。
　また、第１樹脂組成物には、粘着性（接着性）を制御するためにウレタンアクリレート、アクリレートモノマー、多価イソシアネート化合物（例えば、２，４－トリレンジイソシアネート、２，６－トリレンジイソシアネート）等のイソシアネート化合物等のモノマーおよびオリゴマーを添加してもよい。
　さらに、第１樹脂組成物には、第１粘着層１を紫外線等により硬化させる場合、光重合開始剤としてメトキシアセトフェノン、２，２－ジメトキシ－２－フェニルアセトフエノン、２，２－ジエトキシアセトフェノン、２－メチル－１－［４－（メチルチオ）－フェニル］－２－モルホリノプロパン－１等のアセトフェノン系化合物、ベンゾフェノン系化合物、ベンゾイン系化合物、ベンゾインイソブチルエーテル系化合物、ベンゾイン安息香酸メチル系化合物、ベンゾイン安息香酸系化合物、ベンゾインメチルエーテル系化合物、ベンジルフィニルサルファイド系化合物、ベンジル系化合物、ジベンジル系化合物、ジアセチル系化合物等を添加してもよい。
　また、接着強度およびシェア強度を高める目的で、ロジン樹脂、テルペン樹脂、クマロン樹脂、フェノール樹脂、スチレン樹脂、脂肪族系石油樹脂、芳香族系石油樹脂、脂肪族芳香族系石油樹脂等の粘着付与材等を添加してもよい。
　このような第１粘着層１の平均厚さは、前述したように、２０～１００μｍとされるが、特に３０～８０μｍ程度であるのが好ましい。厚さが前記下限値未満であると十分な粘着力を確保するのが難しくなる場合があり、一方、厚さが前記上限値を超えても、後述するその効果はそれ以上期待できず、逆に厚さが著しく不均一になったり、成膜時間がかかり過ぎるおそれがある。厚さが前記範囲内であれば、第１粘着層１が必要かつ十分に厚いものとなるため、ダイシング時に、ダイシングブレードの先端を第１粘着層１内に留める制御が容易になる。このため、第１粘着層１は、ダイシング性およびピックアップ性に優れたものとなる。
　（第２粘着層）
　第２粘着層２は、前述した第１粘着層１よりも粘着性が高いものである。これにより、第１粘着層１と接着層３との間よりも、第２粘着層２とウエハーリング９との間が強固に粘着することとなり、第２の工程においては、半導体ウエハー７をダイシングして個片化する際に、第２粘着層２とウエハーリング９との間が確実に固定されることとなる。その結果、半導体ウエハー７の位置ずれが確実に防止され、半導体素子７１の寸法精度の低下を防止することができる。
　第２粘着層２には、前述した第１粘着層１と同様のものを用いることができる。具体的には、第２粘着層２は、アクリル系粘着剤、ゴム系粘着剤等を含む第２樹脂組成物で構成されている。
　アクリル系粘着剤としては、例えば（メタ）アクリル酸およびそれらのエステルで構成される樹脂、（メタ）アクリル酸およびそれらのエステルと、それらと共重合可能な不飽和単量体（例えば酢酸ビニル、スチレン、アクリルニトリル等）との共重合体等が用いられる。また、これらの共重合体を２種類以上混合してもよい。
　また、これらの中でも（メタ）アクリル酸メチル、（メタ）アクリル酸エチルヘキシルおよび（メタ）アクリル酸ブチルからなる群から選ばれる１種以上と、（メタ）アクリル酸ヒドロキシエチルおよび酢酸ビニルの中から選ばれる１種以上との共重合体が好ましい。これにより、第２粘着層２が粘着する相手（被着体）との密着性や粘着性の制御が容易になる。
　また、第２樹脂組成物には、粘着性（接着性）を制御するためにウレタンアクリレート、アクリレートモノマー、多価イソシアネート化合物（例えば、２，４－トリレンジイソシアネート、２，６－トリレンジイソシアネート）等のイソシアネート化合物等のモノマーおよびオリゴマーを添加してもよい。
　さらに、第２樹脂組成物には、第１樹脂組成物と同様の光重合開始剤を添加してもよい。
　また、接着強度およびシェア強度を高める目的で、ロジン樹脂、テルペン樹脂、クマロン樹脂、フェノール樹脂、スチレン樹脂、脂肪族系石油樹脂、芳香族系石油樹脂、脂肪族芳香族系石油樹脂等の粘着付与材等を添加してもよい。
　このような第２粘着層２の平均厚さは、好ましくは第１粘着層１の平均厚さより小さくなるように設定される。これにより、半導体用フィルム１０の膜厚均一性が低下するのを防止しつつ、第２粘着層２に必要かつ十分な粘着性が付与される。
　具体的には、第２粘着層２の平均厚さは、１～１００μｍ程度であるのが好ましく、特に３～２０μｍ程度であるのがより好ましい。厚さが前記下限値未満であると十分な粘着力を確保するのが困難となる場合があり、前記上限値を超えても特に優れた効果が得られない。また、第２粘着層２は、第１粘着層１によりも柔軟性が高いため、第２粘着層２の平均厚さが前記範囲内であれば、第２粘着層２の形状追従性が確保され、半導体用フィルム１０の半導体ウエハー７に対する密着性をより高めることができる。
　（接着層）
　接着層３は、例えば熱可塑性樹脂と熱硬化性樹脂とを含む第３樹脂組成物で構成されている。このような樹脂組成物は、フィルム形成能、接着性および硬化後の耐熱性に優れる。
　このうち、熱可塑性樹脂としては、例えばポリイミド樹脂、ポリエーテルイミド樹脂等のポリイミド系樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリアミド系樹脂、アクリル系樹脂、フェノキシ樹脂等が挙げられる。これらの中でもアクリル系樹脂が好ましい。アクリル系樹脂は、ガラス転移温度が低いため接着層３の初期密着性をより向上することができる。
　なお、アクリル系樹脂とは、アクリル酸およびその誘導体を意味し、具体的にはアクリル酸、メタクリル酸、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステル、アクリロニトリル、アクリルアミド等の重合体および他の単量体との共重合体等が挙げられる。
　また、アクリル系樹脂の中でもエポキシ基、水酸基、カルボキシル基、ニトリル基等の官能基を持つ化合物（共重合モノマー成分）を有するアクリル系樹脂（特に、アクリル酸エステル共重合体）が好ましい。これにより、半導体素子７１等の被着体への密着性をより向上することができる。前記官能基を持つ化合物としては、具体的にはグリシジルエーテル基を持つグリシジルメタクリレート、水酸基を持つヒドロキシメタクリレート、カルボキシル基を持つカルボキシメタクリレート、ニトリル基を持つアクリロニトリル等が挙げられる。
　また、前記官能基を持つ化合物の含有量は、特に限定されないが、アクリル系樹脂全体の０．５～４０重量％程度であるのが好ましく、特に５～３０重量％程度であるのがより好ましい。含有量が前記下限値未満であると密着性を向上する効果が低下する場合があり、前記上限値を超えると粘着力が強すぎて作業性を向上する効果が低下する場合がある。
　また、熱可塑性樹脂のガラス転移温度は、特に限定されないが、－２５～１２０℃であることが好ましく、特に－２０～６０℃であることがより好ましく、－１０～５０℃であることがさらに好ましい。ガラス転移温度が前記下限値未満であると接着層３の粘着力が強くなり作業性が低下する場合があり、前記上限値を超えると低温接着性を向上する効果が低下する場合がある。
　また、熱可塑性樹脂（特にアクリル系樹脂）の重量平均分子量は、特に限定されないが、１０万以上が好ましく、特に１５万～１００万が好ましい。重量平均分子量が前記範囲内であると、特に接着層３の成膜性を向上することができる。
　一方、熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、レゾールフェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられ、これらのうちの１種または２種以上の混合物を用いるようにしてもよい。また、これらの中でもエポキシ樹脂またはフェノール樹脂が好ましい。これらの樹脂によれば、接着層３の耐熱性および密着性をより向上することができる。
　また、熱硬化性樹脂の含有量は、特に限定されないが、熱可塑性樹脂１００重量部に対して０．０５～１００重量部程度であるのが好ましく、特に０．１～５０重量部程度であるのがより好ましい。含有量が前記上限値を上回ると、チッピングやクラックが起こる場合や、密着性を向上する効果が低下する場合があり、含有量が前記下限値を下回ると、粘着力が強すぎ、ピックアップ不良が起こる場合や、作業性を向上する効果が低下する場合がある。
　また、第３樹脂組成物は、さらに硬化剤（熱硬化性樹脂がエポキシ樹脂の場合、特に、フェノール系硬化剤）を含有することが好ましい。
　硬化剤としては、例えばジエチレントリアミン（ＤＥＴＡ）、トリエチレンテトラミン（ＴＥＴＡ）、メタキシレリレンジアミン（ＭＸＤＡ）等の脂肪族ポリアミン、ジアミノジフェニルメタン（ＤＤＭ）、ｍ－フェニレンジアミン（ＭＰＤＡ）、ジアミノジフェニルスルホン（ＤＤＳ）等の芳香族ポリアミン、ジシアンジアミド（ＤＩＣＹ）、有機酸ジヒドララジド等を含むポリアミン化合物等のアミン系硬化剤、ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）等の脂環族酸無水物（液状酸無水物）、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）等の芳香族酸無水物等の酸無水物系硬化剤、フェノール樹脂等のフェノール系硬化剤が挙げられる。これらの中でもフェノール系硬化剤が好ましく、具体的にはビス（４－ヒドロキシ－３，５－ジメチルフェニル）メタン（通称テトラメチルビスフェノールＦ）、４，４’－スルホニルジフェノール、４，４’－イソプロピリデンジフェノール（通称ビスフェノールＡ）、ビス（４－ヒドロキシフェニル）メタン、ビス（２－ヒドロキシフェニル）メタン、（２－ヒドロキシフェニル）（４－ヒドロキシフェニル）メタン、およびこれらの内ビス（４－ヒドロキシフェニル）メタン、ビス（２－ヒドロキシフェニル）メタン、（２－ヒドロキシフェニル）（４－ヒドロキシフェニル）メタンの３種の混合物（例えば、本州化学工業（株）製、ビスフェノールＦ－Ｄ）等のビスフェノール類、１，２－ベンゼンジオール、１，３－ベンゼンジオール、１，４－ベンゼンジオール等のジヒドロキシベンゼン類、１，２，４－ベンゼントリオール等のトリヒドロキシベンゼン類、１，６－ジヒドロキシナフタレン等のジヒドロキシナフタレン類の各種異性体、２，２’－ビフェノール、４，４’－ビフェノール等のビフェノール類の各種異性体等の化合物が挙げられる。
　また、硬化剤（特にフェノール系硬化剤）の含有量は、特に限定されないが、熱可塑性樹脂１００重量部に対して１～９０重量部であるのが好ましく、特に３～６０重量部であるのがより好ましい。含有量が前記下限値を下回ると、接着層３の耐熱性を向上する効果が低下する場合があり、含有量が前記上限値を上回ると、接着層３の保存性が低下する場合がある。
　また、前述した熱硬化性樹脂がエポキシ樹脂の場合は、エポキシ当量と硬化剤の当量比を計算して決めることができ、エポキシ樹脂のエポキシ当量と硬化剤の官能基の当量（例えばフェノール樹脂であれば水酸基当量）の比が０．５～１．５であることが好ましく、特に０．７～１．３であることが好ましい。含有量が前記下限値未満であると保存性が低下する場合があり、前記上限値を超えると耐熱性を向上する効果が低下する場合がある。
　また、第３樹脂組成物は、特に限定されないが、さらに硬化触媒を含むことが好ましい。これにより、接着層３の硬化性を向上することができる。
　硬化触媒としては、例えばイミダゾール類、１，８－ジアザビシクロ（５，４，０）ウンデセン等アミン系触媒、トリフェニルホスフィン等リン系触媒等が挙げられる。これらの中でもイミダゾール類が好ましい。これにより、特に速硬化性と保存性を両立することができる。
　イミダゾール類としては、例えば１－ベンジル－２メチルイミダゾール、１－ベンジル－２フェニルイミダゾール、１－シアノエチル－２－エチル－４－メチルイミダゾール、２－フェニル－４－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加物、２－フェニルイミダゾールイソシアヌル酸付加物、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、２，４－ジアミノ－６－ビニル－ｓ－トリアジン、２，４－ジアミノ－６－ビニル－ｓ－トリアジンイソシアヌル酸付加物、２，４－ジアミノ－６－メタクリロイルオキシエチル－ｓ－トリアジン、２，４－ジアミノ－６－メタクリロイルオキシエチル－ｓ－トリアジンイソシアヌル酸付加物等が挙げられる。これらの中でも２－フェニル－４，５－ジヒドロキシメチルイミダゾールまたは２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールが好ましい。これにより、保存性を特に向上することができる。
　また、硬化触媒の含有量は、特に限定されないが、熱可塑性樹脂１００重量部に対して０．０１～３０重量部程度であるのが好ましく、特に０．５～１０重量部程度であるのがより好ましい。含有量が前記下限値未満であると硬化性が不十分である場合があり、前記上限値を超えると保存性が低下する場合がある。
　また、硬化触媒の平均粒子径は、特に限定されないが、１０μｍ以下であることが好ましく、特に１～５μｍであることがより好ましい。平均粒子径が前記範囲内であると、特に硬化触媒の反応性に優れる。
　また、第３樹脂組成物は、特に限定されないが、さらにカップリング剤を含むことが好ましい。これにより、樹脂と被着体および樹脂界面の密着性をより向上させることができる。
　前記カップリング剤としてはシラン系カップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤等が挙げられる。これらの中でもシラン系カップリング剤が好ましい。これにより、耐熱性をより向上することができる。
　このうち、シラン系カップリング剤としては、例えばビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、β－（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリメトキシシラン、γ－グリシドキシプロピルメチルジメトキシシラン、γ－メタクリロキシプロピルトリメトキシシラン、γ－メタクリロキシプロピルメチルジエトキシシラン、γ－メタクリロキシプロピルトリエトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルメチルジメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリエトキシシラン、γ－アミノプロピルトリメトキシシラン、γ－アミノプロピルトリエトキシシラン、Ｎ－フェニル－γ－アミノプロピルトリメトキシシラン、γ－クロロプロピルトリメトキシシラン、γ－メルカプトプロピルトリメトキシシラン、３－イソシアネートプロピルトリエトキシシラン、３－アクリロキシプロピルトリメトキシシラン、ビス（３－トリエトキシシリルプロピル）テトラスルファンなどが挙げられる。
　カップリング剤の含有量は、特に限定されないが、熱可塑性樹脂１００重量部に対して０．０１～１０重量部程度であるのが好ましく、特に０．５～１０重量部程度であるのがより好ましい。含有量が前記下限値未満であると密着性の効果が不十分である場合があり、前記上限値を超えるとアウトガスやボイドの原因になる場合がある。
　接着層３を成膜するにあたっては、このような第３樹脂組成物を、例えばメチルエチルケトン、アセトン、トルエン、ジメチルホルムアルデヒド等の溶剤に溶解して、ワニスの状態にした後、コンマコーター、ダイコーター、グラビアコーター等を用いてキャリアフィルムに塗工し、乾燥することで接着層３を得ることができる。
　接着層３の平均厚さは、特に限定されないが、３～１００μｍ程度であるのが好ましく、特に５～７０μｍ程度であるのがより好ましい。厚さが前記範囲内であると、特に厚さ精度の制御を容易にできる。
　また、第３樹脂組成物は、必要に応じてフィラーを含有していてもよい。フィラーを含むことにより、接着層３の機械的特性および接着力の向上を図ることができる。
　このフィラーとしては、例えば銀、酸化チタン、シリカ、マイカ等の粒子が挙げられる。
　また、フィラーの平均粒径は、０．１～２５μｍ程度であることが好ましい。平均粒径が前記下限値未満であるとフィラー添加の効果が少なくなり、前記上限値を超えるとフィルムとしての接着力の低下をもたらす可能性がある。
　フィラーの含有量は、特に限定されないが、熱可塑性樹脂１００重量部に対して０．１～１００重量部程度であるのが好ましく、特に５～９０重量部程度であるのがより好ましい。これにより、接着層３の機械的特性を高めつつ、接着力をより高めることができる。
　（支持フィルム）
　支持フィルム４は、以上のような第１粘着層１、第２粘着層２および接着層３を支持する支持体である。
　このような支持フィルム４の構成材料としては、例えばポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリウレタン、エチレン酢ビ共重合体、アイオノマー、エチレン・（メタ）アクリル酸共重合体、エチレン・（メタ）アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート等が挙げられ、これらのうちの１種または２種以上の混合物が挙げられる。
　支持フィルム４の平均厚さは、特に限定されないが、５～２００μｍ程度であるのが好ましく、３０～１５０μｍ程度であるのがより好ましい。これにより、支持フィルム４は、適度な剛性を有するものとなるため、第１粘着層１、第２粘着層２および接着層３を確実に支持して、半導体用フィルム１０の取扱いを容易にするとともに、半導体用フィルム１０が適度に湾曲することで、半導体ウエハー７との密着性を高めることができる。
　（半導体用フィルムの特性）
　第１粘着層１、第２粘着層２および接着層３は、それぞれ異なる密着力を有しているが、それらは以下のような特性を有していることが好ましい。
　まず、第１粘着層１の接着層３に対する密着力は、第２粘着層２の支持フィルム４に対する密着力よりも小さいことが好ましい。これにより、後述する第３の工程において、個片８３をピックアップした際に、第２粘着層２と支持フィルム４との間は剥離することなく、接着層３と第１粘着層１との間が選択的に剥離する。そして、ダイシングの際には、ウエハーリング９により積層体８を確実に支持し続けることができる。
　すなわち、本実施形態では、第１粘着層１および第２粘着層２の２層の粘着層を用いているため、それぞれの密着力を異ならせることで、上記のように、積層体８の確実な固定と個片８３の容易なピックアップとを両立させることが可能になる。換言すれば、ダイシング性とピックアップ性の両立を図ることができる。
　なお、第１粘着層１の接着層３に対する密着力や第２粘着層２の支持フィルム４およびウエハーリング９に対する密着力は、それぞれ、前述したアクリル系樹脂等の種類（組成）、モノマー等の種類、含有量、硬度等を変化させることで調整することができる。
　また、ダイシング前における第１粘着層１の接着層３に対する密着力は、特に限定されないが、密着界面の平均で１０～８０ｃＮ／２５ｍｍ（４～３２Ｎ／ｍ）程度であるのが好ましく、特に３０～６０ｃＮ／２５ｍｍ（１２～２４Ｎ／ｍ）程度であるのがより好ましい。密着力が前記範囲内であると、後述するように積層体８を引き延ばしたり（エキスパンド）、積層体８をダイシングした際に、半導体素子７１が第１粘着層１から脱落する等の不具合が防止されるとともに、優れたピックアップ性が確保される。
　なお、上記密着力の単位である「ｃＮ／２５ｍｍ」は、第１粘着層１の表面に接着層３を貼り付けたサンプルを２５ｍｍ幅の短冊状にし、その後、２３℃（室温）において、この積層フィルムにおいて接着層部分を剥離角１８０°でかつ引っ張り速度１０００ｍｍ／ｍｉｎで引き剥がしたときの荷重（単位ｃＮ）を表すものである。すなわち、ここでは、第１粘着層１の接着層３に対する密着力は、１８０°ピール強度として説明する。
　上記のような特性を有する第１粘着層１の組成としては、例えば、アクリル系樹脂１００重量部に対して、アクリレートモノマー１～５０重量部と、イソシアネート化合物０．１～１０重量部とを配合したものが挙げられる。
　一方、第２粘着層２のウエハーリング９に対する密着力は、特に限定されないが、密着界面の平均で１００～２，０００ｃＮ／２５ｍｍ（４０～８００Ｎ／ｍ）程度であるのが好ましく、特に４００～１，２００ｃＮ／２５ｍｍ（１６０～４８０Ｎ／ｍ）程度であるのがより好ましい。密着力が前記範囲内であると、後述するように積層体８を引き延ばしたり（エキスパンド）、積層体８をダイシングした際に、第１粘着層１と第２粘着層２との界面の剥離が防止され、結果として半導体素子７１の脱落等が確実に防止される。また、ウエハーリング９により積層体８を確実に支持することができる。
　なお、上記密着力の単位である「ｃＮ／２５ｍｍ」は、ウエハーリング９の上面に２５ｍｍ幅の短冊状の粘着フィルムを２３℃（室温）で貼り付け、その後、２３℃（室温）において、この粘着フィルムを、剥離角１８０°でかつ引っ張り速度１０００ｍｍ／ｍｉｎで引き剥がしたときの荷重（単位ｃＮ）を表すものである。すなわち、ここでは、第２粘着層２のウエハーリング９に対する密着力は、１８０°ピール強度として説明する。
　上記のような特性を有する第２粘着層２の組成としては、例えば、アクリル系樹脂１００重量部に対して、ウレタンアクリレート１～５０重量部と、イソシアネート化合物０．５～１０重量部とを配合したものが挙げられる。
　なお、第１粘着層１の接着層３に対する密着力をＡ１とし、第２粘着層２の第１粘着層１に対する密着力をＡ２としたとき、Ａ２／Ａ１は、特に限定されないが、５～２００程度であるのが好ましく、１０～５０程度であるのがより好ましい。これにより、第１粘着層１、第２粘着層２および接着層３は、ダイシング性およびピックアップ性において特に優れたものとなる。
　また、第１粘着層１の接着層３に対する密着力は、接着層３の半導体ウエハー７に対する密着力よりも小さいことが好ましい。これにより、個片８３をピックアップした際に、半導体ウエハー７と接着層３との界面が不本意にも剥離してしまうのを防止することができる。すなわち、第１粘着層１と接着層３との界面で選択的に剥離を生じさせることができる。
　なお、接着層３の半導体ウエハー７に対する密着力は、特に限定されないが、５０～５００ｃＮ／２５ｍｍ（２０～２００Ｎ／ｍ）程度であるのが好ましく、特に８０～２５０ｃＮ／２５ｍｍ（３２～１００Ｎ／ｍ）程度であるのがより好ましい。密着力が前記範囲内であると、特にダイシング時に振動や衝撃で半導体素子７１が飛んで脱落する、いわゆる「チップ飛び」の発生を十分に防止することができる。
　また、第１粘着層１の接着層３に対する密着力は、第１粘着層１の第２粘着層２に対する密着力よりも小さいことが好ましい。これにより、個片８３をピックアップした際に、第１粘着層１と第２粘着層２との界面が不本意にも剥離してしまうのを防止することができる。すなわち、第１粘着層１と接着層３との界面で選択的に剥離を生じさせることができる。
　なお、第１粘着層１の第２粘着層２に対する密着力は、特に限定されないが、１００～１，０００ｃＮ／２５ｍｍ（４０～４００Ｎ／ｍ）程度であるのが好ましく、特に３００～６００ｃＮ／２５ｍｍ（１２０～２４０Ｎ／ｍ）程度であるのがより好ましい。密着力が前記範囲内であると、特にダイシング性やピックアップ性に優れる。
　（半導体用フィルムの製造方法）
　以上説明したような半導体用フィルム１０は、例えば以下のような方法で製造される。
　まず、図３（ａ）に示す基材４ａを用意し、この基材４ａの一方の面上に第１粘着層１を成膜する。これにより、基材４ａと第１粘着層１との積層体６１を得る。第１粘着層１の成膜は、前述した第１樹脂組成物を含む樹脂ワニスを各種塗布法等により塗布し、その後塗布膜を乾燥させる方法や、第１樹脂組成物からなるフィルムをラミネートする方法等により行うことができる。また、紫外線等の放射線を照射することにより、塗布膜を硬化させるようにしてもよい。
　上記塗布法としては、例えば、ナイフコート法、ロールコート法、スプレーコート法、グラビアコート法、バーコート法、カーテンコート法等が挙げられる。
　また、積層体６１と同様にして、図３（ａ）に示すように、用意した基材４ｂの一方の面上に接着層３を成膜し、これにより、基材４ｂと接着層３との積層体６２を得る。
　さらに、各積層体６１、６２と同様にして、図３（ａ）に示すように、用意した支持フィルム４の一方の面上に第２粘着層２を成膜し、これにより、支持フィルム４と第２粘着層２との積層体６３を得る。
　次いで、図３（ｂ）に示すように、第１粘着層１と接着層３とが接するように積層体６１と積層体６２とを積層し、積層体６４を得る。この積層は、例えばロールラミネート法等により行うことができる。
　次いで、図３（ｃ）に示すように、積層体６４から基材４ａを剥離する。そして、図３（ｄ）に示すように、前記基材４ａを剥離した積層体６４に対して、基材４ｂを残して、前記接着層３および前記第１粘着層１の有効領域の外側部分をリング状に除去する。ここで、有効領域とは、その外周が、半導体ウエハー７の外径よりも大きく、かつ、ウエハーリング９の内径よりも小さい領域を指す。
　次いで、図３（ｅ）に示すように、第１粘着層１の露出面に第２粘着層２が接するように、基材４ａを剥離し有効領域の外側部分をリング状に除去した積層体６４と積層体６３を積層する。その後、基材４ｂを剥離することにより、図３（ｆ）に示す半導体用フィルム１０が得られる。
　［半導体装置の製造方法］
　次に、上述したような半導体用フィルム１０を用いて半導体装置１００を製造する方法（本発明の半導体装置の製造方法の第１実施形態）について説明する。
　図１および図２に示す半導体装置の製造方法は、半導体ウエハー７と半導体用フィルム１０とを積層し、積層体８を得る第１の工程と、半導体用フィルム１０の外周部２１をウエハーリング９に貼り付けた状態で、半導体ウエハー７側から積層体８に切り込み８１を設ける（ダイシングする）ことにより、半導体ウエハー７および接着層３を個片化し、半導体素子７１および接着層３１からなる複数の個片８３を得る第２の工程と、個片８３の少なくとも１つをピックアップする第３の工程と、ピックアップされた個片８３を絶縁基板５上に載置し、半導体装置１００を得る第４の工程とを有する。以下、各工程について順次詳述する。
　［１］
　［１－１］まず、半導体ウエハー７および半導体用フィルム１０を用意する。
　半導体ウエハー７は、あらかじめ、その表面に複数個分の回路が形成されたものである。かかる半導体ウエハー７としては、シリコンウエハーの他、ガリウムヒ素、窒化ガリウムのような化合物半導体ウエハー等が挙げられる。
　このような半導体ウエハー７の平均厚さは、特に限定されず、好ましくは０．００５～１ｍｍ程度、より好ましくは０．０１～０．５ｍｍ程度とされる。本発明の半導体装置の製造方法によれば、このような厚さの半導体ウエハー７に対して欠けや割れ等の不具合を生じさせることなく、簡単かつ確実に切断して個片化することができる。
　［１－２］次に、図１（ａ）に示すように、上述したような半導体用フィルム１０の接着層３と、半導体ウエハー７とを密着させつつ、半導体用フィルム１０と半導体ウエハー７とを積層する（第１の工程）。なお、図１に示す半導体用フィルム１０では、接着層３の平面視における大きさおよび形状が、半導体ウエハー７の外径よりも大きく、かつ、ウエハーリング９の内径よりも小さい形状に、あらかじめ設定されている。このため、半導体ウエハー７の下面全体が接着層３の上面全体と密着し、これにより半導体ウエハー７が半導体用フィルム１０で支持されることとなる。
　上記積層の結果、図１（ｂ）に示すように、半導体用フィルム１０と半導体ウエハー７とが積層されてなる積層体８が得られる。
　［２］
　［２－１］次に、ウエハーリング９を用意する。続いて、第２粘着層２の外周部２１の上面とウエハーリング９の下面とが密着するように、積層体８とウエハーリング９とを積層する。これにより、積層体８の外周部がウエハーリング９により支持される。
　ウエハーリング９は、一般にステンレス鋼、アルミニウム等の各種金属材料等で構成されるため、剛性が高く、積層体８の変形を確実に防止することができる。
　半導体用フィルム１０が上述したように粘着性の異なる２層の粘着層（第１粘着層１および第２粘着層２）を有していることにより、これらの粘着性の違いを利用して、ダイシング性とピックアップ性の両立を図ることができる。
　［２－２］次に、図示しないダイサーテーブルを用意し、ダイサーテーブルと支持フィルム４とが接触するように、ダイサーテーブル上に積層体８を載置する。
　続いて、図１（ｃ）に示すように、ダイシングブレード８２を用いて積層体８に複数の切り込み８１を形成する（ダイシング）。ダイシングブレード８２は、円盤状のダイヤモンドブレード等で構成されており、これを回転させつつ積層体８の半導体ウエハー７側の面に押し当てることで切り込み８１が形成される。そして、半導体ウエハー７に形成された回路パターン同士の間隙に沿って、ダイシングブレード８２を相対的に移動させることにより、半導体ウエハー７が複数の半導体素子７１に個片化される（第２の工程）。また、接着層３も同様に、複数の接着層３１に個片化される。このようなダイシングの際には、半導体ウエハー７に振動や衝撃が加わるが、半導体ウエハー７の下面が半導体用フィルム１０で支持されているため、上記の振動や衝撃が緩和されることとなる。その結果、半導体ウエハー７における割れや欠け等の不具合の発生を確実に防止することができる。
　なお、本工程については、後に詳述する。
　［３］
　［３－１］次に、複数の切り込み８１が形成された積層体８を、図示しないエキスパンド装置により、放射状に引き延ばす（エキスパンド）。これにより、図１（ｄ）に示すように、積層体８に形成された切り込み８１の幅が広がり、それに伴って個片化された半導体素子７１同士の間隔も拡大する。その結果、半導体素子７１同士が干渉し合うおそれがなくなり、個々の半導体素子７１をピックアップし易くなる。なお、エキスパンド装置は、このようなエキスパンド状態を後述する工程においても維持し得るよう構成されている。
　［３－２］次に、図示しないダイボンダにより、個片化された半導体素子７１のうちの１つを、ダイボンダのコレット（チップ吸着部）で吸着するとともに上方に引き上げる。その結果、図２（ｅ）に示すように、接着層３１と第１粘着層１との界面が選択的に剥離し、半導体素子７１と接着層３１とが積層されてなる個片８３がピックアップされる（第３の工程）。
　なお、接着層３１と第１粘着層１との界面が選択的に剥離する理由は、前述したように、第２粘着層２の粘着性が第１粘着層１の粘着性より高いため、支持フィルム４と第２粘着層２との界面の密着力、および、第２粘着層２の第１粘着層１との界面の粘着力は、第１粘着層１と接着層３との密着力より大きいからである。すなわち、半導体素子７１を上方にピックアップした場合、これらの３箇所のうち、最も粘着力の小さい第１粘着層１と接着層３との界面が選択的に剥離することとなる。
　また、個片８３をピックアップする際には、半導体用フィルム１０の下方から、ピックアップすべき個片８３を選択的に突き上げるようにしてもよい。これにより、積層体８から個片８３が突き上げられるため、前述した個片８３のピックアップをより容易に行うことができるようになる。なお、個片８３の突き上げには、半導体用フィルム１０を下方から突き上げる針状体（ニードル）等が用いられる。
　［４］
　［４－１］次に、半導体素子７１（チップ）を搭載（マウント）するための絶縁基板５を用意する。
　この絶縁基板５としては、半導体素子７１を搭載し、半導体素子７１と外部とを電気的に接続するための配線や端子等を備えた絶縁性を有する基板が挙げられる。
　具体的には、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板、アラミド銅張フィルム基板等の可撓性基板や、ガラス布・エポキシ銅張積層板等のガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板等のコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板等の耐熱・熱可塑性基板といった硬質性基板の他、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板等のセラミックス基板などが挙げられる。
　なお、絶縁基板５に代えて、リードフレーム等を用いるようにしてもよい。
　次いで、図２（ｆ）に示すように、ピックアップされた個片８３を、絶縁基板５上に載置する。
　［４－２］次に、図２（ｇ）に示すように、絶縁基板５上に載置された個片８３を加熱・圧着する。これにより、接着層３１を介して半導体素子７１と絶縁基板５とが接着（ダイボンディング）される（第４の工程）。
　加熱・圧着の条件としては、例えば加熱温度は１００～３００℃程度であるのが好ましく、１００～２００℃程度であるのがより好ましい。また、圧着時間は１～１０秒程度であるのが好ましく、１～５秒程度であるのがより好ましい。
　また、その後に加熱処理を施してもよい。この場合の加熱条件は、加熱温度が好ましくは１００～３００℃程度、より好ましくは１５０～２５０℃程度とされ、加熱時間が好ましくは１～２４０分程度、より好ましくは１０～６０分程度とされる。
　その後、半導体素子７１の端子（図示せず）と絶縁基板５上の端子（図示せず）とをワイヤ８４により電気的に接続する。なお、この接続には、ワイヤ８４に代えて、導電性ペースト、導電性フィルム等を用いるようにしてもよい。
　そして、絶縁基板５上に載置された個片８３およびワイヤ８４を樹脂材料で被覆し、モールド層８５を形成する。このモールド層８５を構成する樹脂材料としては、エポキシ系樹脂等の各種モールド樹脂が挙げられる。
　さらに、絶縁基板５の下面に設けられた端子（図示せず）にボール状電極８６を接合することにより、半導体素子７１をパッケージ内に収納してなる図２（ｈ）に示すような半導体装置１００が得られる。
　以上のような方法によれば、第３の工程において、半導体素子７１に接着層３１が付着した状態、すなわち個片８３の状態でピックアップされることから、第４の工程において、この接着層３１をそのまま絶縁基板５との接着に利用することができる。このため、別途接着剤等を用意する必要がなく、半導体装置１００の製造効率をより高めることができる。
　ところで、上述したような本発明の半導体装置の製造方法は、特に第２の工程に特徴を有するものである。
　まず、この特徴の説明に先立って、従来のダイシング工程について説明する。
　従来のダイシング工程は、ダイシングブレードの先端が半導体ウエハー、接着層および各粘着層をそれぞれ貫通し、支持フィルムに到達するように行われていた。
　ところが、ダイシングブレードの先端が支持フィルムに到達した結果、支持フィルムが削られることとなり、その削り屑が発生する。そして、この削り屑は、支持フィルム周辺に留まることなく、各粘着層の周辺、接着層の周辺および半導体ウエハーの周辺に移動して、種々の不具合をもたらすこととなる。具体的には、半導体素子のピックアップの際に引っ掛かりを生じたり、後述する第４の工程において絶縁基板と半導体素子との間に削り屑が侵入したり、半導体ウエハーに形成された回路に削り屑が付着し、ワイヤボンディングに支障を来す等の不具合が挙げられる。
　これに対し、本発明では、第２の工程において、ダイシングブレード８２の先端が粘着層内に留まるように、削り深さを設定する。換言すれば、切り込み８１の先端が支持フィルム４に到達することなく、第１粘着層１内に留まるようにダイシングを行う。このようにすれば、支持フィルム４の削り屑は発生し得ないため、上述したような削り屑に伴う問題が確実に解消されることとなる。すなわち、半導体素子７１をピックアップする際には、引っ掛かり等の発生が防止され、ピックアップした半導体素子７１を絶縁基板５にマウントする際には、異物の侵入およびワイヤボンディング不良の発生が防止される。その結果、半導体装置１００の製造歩留まりが向上するとともに、信頼性の高い半導体装置１００を得ることができる。
　また、ダイシングブレード８２の上下方向の位置制御は、一般に誤差を含んでいるが、半導体装置１００の製造に用いる半導体用フィルム１０は、このような位置制御の誤差に比べて十分に厚い第１粘着層１を含んでいることから、上述したようにダイシングブレード８２の先端を第１粘着層１内に留めるようなダイシングプロセスを容易に行うことを可能にする。この点においても、本発明によれば、半導体装置１００の製造歩留まりを高めるとともに、信頼性の高い半導体装置１００を得ることが可能になる。
　なお、第１粘着層１の平均厚さは、前述したように２０～１００μｍとされるが、第１粘着層１の平均厚さが前記下限値を下回ると、ダイシングブレード８２の位置制御の誤差によっては、ダイシングブレード８２の先端を第１粘着層１内に留めることができないおそれがある。一方、第１粘着層１の平均厚さが前記上限値を上回ると、第１粘着層１を均一に成膜することが困難になり、膜厚均一性が低下するおそれがある。
　また、切り込み８１の先端が第１粘着層１内に位置するようにダイシングを行うことにより、第２粘着層２の成分が切り込み８１を介して、接着層３の周辺や半導体ウエハー７の周辺に染み出すことが防止される。その結果、染み出した物質が不本意にも接着層３と第１粘着層１との間の密着力を高めてしまうのを防止して、個片８３のピックアップを阻害する不具合を防止することができる。さらには、染み出した物質が半導体素子７１の変質・劣化を引き起こすのを防止することができる。
　このような成分の染み出しは、第２粘着層２の粘着性が第１粘着層１の粘着性よりも強いことから、必然的に、第２粘着層２は第１粘着層１よりも柔軟性が高いと考えられ、したがって第２粘着層２に含まれる物質は流動性や流出性が第１粘着層１よりも高いということに起因する現象であると考えられる。すなわち、本実施形態のように、粘着層が複数層で構成されており、接着層３側の粘着層（図１では第１粘着層１）よりも支持フィルム４側の粘着層（図１では第２粘着層２）の粘着性が強い場合には、図１（ｃ）に示すように切り込み８１の先端を第１粘着層１内に留めることが、上記不具合を防止するにあたって特に有効である。
　なお、上記の観点から、第２粘着層２の硬度は、第１粘着層１の硬度より小さいのが好ましい。これにより、第２粘着層２は、第１粘着層１に比べて確実に粘着性が高いものとなる一方、第１粘着層１は、ピックアップ性に優れたものとなる。
　また、第１粘着層１のショアＤ硬度は、２０～６０程度であるのが好ましく、３０～５０程度であるのがより好ましい。このような硬度の第１粘着層１は、粘着性が適度に抑えられる一方、成分の流動性や流出性を比較的抑えられることから、この第１粘着層１に切り込み８１が形成されたとしても、ピックアップ性の向上と、第１粘着層１からの物質の染み出しによる不具合の防止とを両立させることができる。
　また、第２粘着層２のショアＡ硬度は、２０～９０程度であるのが好ましく、３０～８０程度であるのがより好ましい。このような硬度の第２粘着層２は、十分な粘着性を有する一方、成分の流動性や流出性を比較的抑えられることから、ダイシング性（ダイシングにおける積層体８とウエハーリング９との固定性）の向上と、物質の染み出しによる不具合の防止とを両立させることができる。
　また、半導体用フィルム１０では、仮に切り込み８１が第１粘着層１を貫通してしまったとしても、第１粘着層１の厚さが十分に厚いため、第２粘着層２から染み出した成分が接着層３側に這い上がる際の経路長を十分に長くすることができる。このため、成分の染み出しによる不具合の発生を確実に防止することができる。
　また、上記のような観点から、１本の切り込み８１のうち、接着層３と第１粘着層１との界面より先端側の部分の横断面積は、ダイシングブレード８２の厚さや各粘着層１、２の厚さに応じて異なるものの、５～３００（×１０－５ｍｍ２）程度であるのが好ましく、１０～２００（×１０－５ｍｍ２）程度であるのがより好ましい。切り込み８１のうち、接着層３と第１粘着層１との界面より先端側の部分の横断面積を前記範囲内に設定することにより、接着層３を確実に個片化するとともに、第１粘着層１に対する切り込み部分の横断面積を最小限に抑えることができる。その結果、個片８３の確実なピックアップと、第１粘着層１からの成分の染み出しの抑制とを高度に両立することができる。
　また、第１粘着層１の膜厚をｔとしたとき、切り込み８１のうちの第１粘着層１内に位置する部分の深さは、０．２ｔ～０．８ｔであるのが好ましく、０．３ｔ～０．７ｔであるのがより好ましい。これにより、個片８３の確実なピックアップと、第１粘着層１からの成分の染み出しの抑制とを、より高度に両立させることができる。
　以上のように、切り込み８１の先端を第１粘着層１内に留めたり、そうでなくても切り込み８１のうちの接着層３と第１粘着層１との界面より先端側の部分の横断面積を前記範囲内としたりした場合には、第１粘着層１や第２粘着層２からの成分の染み出しが最小限に抑えられることから、この成分の染み出しが第１粘着層１と接着層３との密着力に及ぼす影響も最小限に抑えられることとなる。その結果、この密着力が意図せず高まってしまい、個片８３のピックアップ性が阻害されるのを防止することができる。
　具体的には、第２の工程において積層体８に切り込み８１を設けた後、第３の工程を行う前の積層体８においては、第１粘着層１と接着層３との密着力は、０．０５～０．５Ｎ／ｃｍ（５～５０Ｎ／ｍ）程度であるのが好ましく、０．１～０．４Ｎ／ｃｍ（１０～４０Ｎ／ｍ）程度であるのがより好ましい。前記密着力を前記範囲内とすることにより、個片８３のピックアップ性が特に向上し、ピックアップの際に半導体素子７１に割れや欠け、バリ等の不具合が発生するのを防止することができる。その結果、最終的に、信頼性の高い半導体装置１００を高い歩留まりで製造することができる。
　特に、半導体ウエハー７の厚さが薄い（例えば２００μｍ以下）の場合には、第１粘着層１と接着層３との密着力を前記範囲内とすることで、半導体素子７１に生じる上記のような不具合の防止効果が顕著になる。
　なお、上記密着力の単位である「Ｎ／ｃｍ」は、第２の工程において積層体８に１０ｍｍ×１０ｍｍ角の切り込みを設けた後、積層体８の上面に１ｃｍ幅の短冊状の粘着フィルムを２３℃（室温）で貼り付け、その後、２３℃（室温）において、積層体８から第１粘着層１、第２粘着層２、支持フィルム４を剥離角９０°でかつ引っ張り速度５０ｍｍ／ｍｉｎで引き剥がしたときの荷重（単位Ｎ）を表すものである。すなわち、第１粘着層１と接着層３との密着力は、９０°ピール強度である。
　また、第１粘着層１と接着層３との密着力は、個々の個片８３の中央部と縁部（エッジ部）とで異なる場合が多い。これは、縁部では、個片８３の端面に第１粘着層１中の成分が這い上がる等して、中央部に比べて密着力が大きくなり易いことに起因するものである。このため、個片８３をピックアップする際には、中央部と縁部とで密着力が大きく異なり、それによって半導体素子７１の割れや欠け等を招くおそれがある。
　これに対し、本発明によれば、切り込み８１の先端が第１粘着層１内に留まるように、ダイシングの深さ制御を行うことにより、個片８３における密着力のバラツキの範囲を、小さく抑えることが可能になる。このため、個片８３をピックアップする際に、半導体素子７１に割れや欠け等が発生するのを防止することができる。
　ここで、個片８３を引き剥がす際に、個片８３の縁部にかかる荷重（縁部の密着力）をａとし、個片８３の中央部にかかる荷重（中央部の密着力）をｂとしたとき、ａ／ｂは、１以上４以下であるのが好ましく、１～３程度であるのがより好ましく、１～２程度であるのがさらに好ましい。これにより、半導体素子７１の部分ごとの荷重のバラつきが比較的狭い範囲に抑制されることになるため、ピックアップの際に半導体素子７１の割れや欠け等の不具合が発生するのを確実に抑制することができる。そして、このような半導体用フィルム１０を用いることにより、半導体装置１００の製造歩留まりが向上するとともに、最終的に信頼性の高い半導体装置１００を得ることができる。
　なお、密着力ａおよび密着力ｂは、それぞれ詳しくは次のようにして測定される。
　まず、半導体用フィルム１０と半導体ウエハー７とを積層して積層体８を得た後、半導体ウエハー７を１０ｍｍ×１０ｍｍ角に個片化した後の状態で、第３の工程を行う前の積層体８の上面に、１ｃｍ幅の短冊状の粘着フィルムを２３℃（室温）で貼り付ける。
　次いで、２３℃（室温）において、積層体８から第１粘着層１、第２粘着層２、支持フィルム４を剥離角９０°でかつ引っ張り速度５０ｍｍ／ｍｉｎで引き剥がす。この際、第１粘着層１、第２粘着層２、支持フィルム４を引き剥がしつつ、第１粘着層１、第２粘着層２、支持フィルム４にかかる引っ張り荷重（単位Ｎ）の大きさを測定する。そして、個片８３の縁部が第１粘着層１から離れる際に第１粘着層１、第２粘着層２、支持フィルム４にかかる引っ張り荷重の平均値が「密着力ａ」に相当し、個片８３の中央部（縁部以外の部分）が第１粘着層１から離れる際に第１粘着層１、第２粘着層２、支持フィルム４にかかる引っ張り荷重の平均値が「密着力ｂ」に相当する。
　すなわち、半導体用フィルム１０によれば、個片８３の縁部が第１粘着層１から離れようとする状態であっても、個片８３の中央部が第１粘着層１から離れようとする状態であっても、第１粘着層１、第２粘着層２、支持フィルム４にかかる引っ張り荷重の大きさの差が比較的小さく抑えられるため、仮にピックアップの際に半導体素子７１に反りが生じた場合でも、その反りの程度が最小限に抑えられることとなる。その結果、半導体素子７１の割れや欠け等の不具合が最小限に抑えられることとなる。
　また、個片８３の中央部（縁部以外の部分）の密着力ｂは、前述した第１粘着層１と接着層３との密着力の範囲にあることが好ましいが、その上で、０．０５～０．３Ｎ／ｃｍ（５～３０Ｎ／ｍ）程度であるのが好ましく、０．１～０．２５Ｎ／ｃｍ（１０～２５Ｎ／ｍ）程度であるのがより好ましい。密着力ｂが前記範囲内にあることにより、個片８３のピックアップ性が特に向上し、ピックアップの際に半導体素子７１に割れや欠け、バリ等の不具合が発生するのを防止することができる。その結果、最終的に、信頼性の高い半導体装置１００を高い歩留まりで製造することができる。
　特に、半導体ウエハー７の厚さが薄い（例えば２００μｍ以下）の場合には、密着力ｂを前記範囲内とすることで、半導体素子７１に生じる上記のような不具合の防止効果が顕著になる。
　なお、個片８３の縁部とは、半導体素子７１の外縁から、半導体素子７１の幅の１０％以下の領域を指すものとする。一方、個片８３の中央部とは、前記縁部以外の領域を指すものとする。すなわち、半導体素子７１の形状が、例えば平面視において１０ｍｍ角の正方形である場合、外縁から１ｍｍ幅の領域が縁部であり、残りの領域が中央部となる。
　また、本実施形態では、切り込み８１の先端を第１粘着層１内に留めることにより、半導体ウエハー７および接着層３は確実に個片化される一方、第１粘着層１および第２粘着層２は個片化されない。したがって、第３の工程において、個片８３をピックアップする際に、第１粘着層１や第２粘着層２が支持フィルム４側に残すべきところ、不本意にも個片８３側に貼り付いた状態でピックアップされてしまうのを防止することができる。これは、第１粘着層１および第２粘着層２を個片化しなかったことで、これらの面方向の繋がりが維持されるため、第１粘着層１と第２粘着層２との密着力、および、第２粘着層２と支持フィルム４との密着力の低下が防止されるためである。すなわち、第１粘着層１と第２粘着層２との密着力、および、第２粘着層２と支持フィルム４との密着力が、ピックアップにおける上方への引っ張り力に対して十分な抗力を有するためである。
　また、上述したように、第１粘着層１と第２粘着層２との密着力、および、第２粘着層２と支持フィルム４との密着力の低下が防止されることから、第１粘着層１と接着層３との密着力をより大きくしたとしても、ピックアップ性の低下が抑制される。すなわち、第１粘着層１と接着層３との密着力において、良好なピックアップを可能にする許容範囲をより拡大することができるため、半導体用フィルム１０の製造容易性およびマウント後の半導体素子７１と絶縁基板５との接着性が向上するという利点もある。
　＜第２実施形態＞
　次に、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第２実施形態について説明する。
　図４は、本発明の半導体用フィルムおよび本発明の半導体装置の製造方法の第２実施形態を説明するための図（縦断面図）である。なお、以下の説明では、図４中の上側を「上」、下側を「下」という。
　以下、第２実施形態について説明するが、前記第１実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。なお、図４において、第１実施形態と同様の構成部分については、先に説明した図１と同様の符号を付している。
　本実施形態にかかる半導体用フィルム１０’は、粘着層の層構成が異なる以外は、前記第１実施形態と同様である。
　すなわち、図４に示す半導体用フィルム１０’では、第１粘着層１が省略され、第２粘着層２の１層のみが設けられている。
　そして、このような半導体用フィルム１０’を製造するにあたっては、第２粘着層２の上面のうち、接着層３と接する領域（半導体ウエハー７を積層する領域）にあらかじめ紫外線を照射しておく。これにより、この領域の粘着性が失活し、結果として第２粘着層２と接着層３との密着力が低下する。その結果、第３の工程において個片８３をピックアップする際に、大きな荷重をかけなくても個片８３をピックアップすることが可能になることから、ピックアップ性の向上を図ることができる。
　一方、第２粘着層２の上面のうち、接着層３と接しない領域には紫外線が照射されないため、この領域では第２粘着層２の本来の粘着力が維持されることとなる。このため、第２粘着層２とウエハーリング９との密着力も維持され、ダイシング性の低下は防止されることとなる。
　換言すれば、第１実施形態では、粘着性の異なる２層の粘着層を用いることで、ダイシング性とピックアップ性の両立が図られているが、本実施形態では、第２粘着層２の一部領域のみ粘着性を低下させることで、１層の粘着層であっても、ダイシング性とピックアップ性を両立している。
　また、第１実施形態では、第１粘着層１の平均厚さが２０～１００μｍとされたが、本実施形態では、第１粘着層１が省略されているため、第２粘着層２の平均厚さが２０～１００μｍとされる。このような第２粘着層２を備える半導体用フィルム１０’によれば、半導体ウエハー７をダイシングする際に、ダイシングブレード８２の先端を第２粘着層２内に留まるようなダイシング深さの制御を容易に行うことができる。このようにすれば、ダイシングブレード８２が支持フィルム４に達しないため、支持フィルム４の削り屑は発生し得ない。このため、前述したような削り屑に伴う問題が確実に解消されることとなる。その結果、半導体装置１００の製造歩留まりが向上するとともに、信頼性の高い半導体装置１００を得ることができる。
　このような半導体用フィルム１０’を、図４（ａ）に示すように、半導体ウエハー７と積層して、積層体８を得る。
　次いで、図４（ｂ）に示すように、ダイシングブレード８２を用いて積層体８に複数の切り込み８１を形成する（ダイシング）。この際、図４（ｂ）に示すように、切り込み８１の先端が第２粘着層２内に留まるようにダイシングを行うことで、支持フィルム４の削り屑が発生し得ないことから、前記第１実施形態と同様の作用・効果が得られる。
　その後、第３の工程および第４の工程を行うことにより、半導体装置が得られる。
　なお、第２粘着層２に照射する紫外線としては、好ましくは波長１００～４００ｎｍ程度のもの、より好ましくは波長２００～３８０ｎｍ程度のものが用いられる。また、紫外線の照射時間としては、波長やパワーにもよるが、好ましくは１０秒～１時間程度、より好ましくは３０秒～３０分程度とされる。このような紫外線によれば、第２粘着層２中の化学構造を変化させ、効率よく粘着性を失活させるとともに、第２粘着層２の粘着性が必要以上に低下してしまうのを防止することができる。
　また、第２粘着層２に照射するのは、紫外線に限られず、電子線、Ｘ線等の各種放射線であってもよい。
　なお、紫外線の照射は、本実施形態のように、第２粘着層２の上面のうち、接着層３と接する領域に対してあらかじめ照射する場合に限らない。例えば、第２粘着層２の構成材料が紫外線に感応して硬化するような材料である場合には、第２粘着層２と接着層３とを積層した後、第２粘着層２と接着層３と半導体ウエハー７とを積層した後、または、第２粘着層２と接着層３と半導体ウエハー７とを積層し、半導体ウエハー７をダイシングした後のいずれかにおいて紫外線を照射するようにしてもよい。このような場合、紫外線の照射に伴って第２粘着層２が硬化するため、照射領域に位置する第２粘着層２の粘着力が低下する。その結果、このような場合であっても、個片８３のピックアップ性の向上を図ることができる。
　以上、本発明の半導体用フィルムおよび半導体装置の製造方法を、図示の実施形態に基づいて説明したが、本発明はこれらに限定されるものではない。
　例えば、パッケージの形態は、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）等のＣＳＰ（Chip Size Package）、ＴＣＰ（Tape Carrier Package）のような表面実装型のパッケージ、ＤＩＰ（Dual Inline Package）、ＰＧＡ（Pin Grid Array）のような挿入型のパッケージ等であってもよく、特に限定されない。
　また、前記各実施形態では、絶縁基板５上に個片８３をマウントする場合について説明したが、この個片８３は、別の半導体素子上にマウントするようにしてもよい。すなわち、本発明の半導体装置の製造方法は、複数の半導体素子を積層してなるチップスタック型の半導体装置を製造する場合にも適用することができる。これにより、半導体素子間に削り屑等が侵入するおそれがなくなり、信頼性の高いチップスタック型の半導体装置を高い製造歩留まりで製造することができる。
　また、前記第１実施形態では、先端が第１粘着層１内に留まるように切り込み８１を形成する場合について説明しているが、先端が第２粘着層２内に留まるように切り込み８１を形成する場合でも、物質の染み出しを抑制する効果はやや薄れるものの、前記第２実施形態とほぼ同様の作用・効果が得られる。
　また、本発明の半導体装置の製造方法では、必要に応じて、任意の工程を追加することもできる。
　以下、本発明の具体的実施例について説明する。
　１．半導体装置の製造
　（実施例１）
＜１＞第１粘着層の形成
　アクリル酸２－エチルヘキシル３０重量％と酢酸ビニル７０重量％とを共重合して得られた重量平均分子量３００，０００の共重合体１００重量部と、分子量が７００の５官能アクリレートモノマー４５重量部と、２，２－ジメトキシ－２－フェニルアセトフェノン５重量部と、トリレンジイソシアネート（コロネートＴ－１００、日本ポリウレタン工業（株）製）３重量部と、を剥離処理した厚さ３８μｍのポリエステルフィルムに対して、乾燥後の厚さが２０μｍになるように塗布し、その後、８０℃で５分間乾燥した。そして、得られた塗布膜に対して紫外線５００ｍＪ／ｃｍ２を照射し、ポリエステルフィルム上に第１粘着層を成膜した。
　なお、得られた第１粘着層のショアＤ硬度は、４０であった。
＜２＞第２粘着層の形成
　アクリル酸ブチル７０重量％とアクリル酸２－エチルヘキシル３０重量％とを共重合して得られた重量平均分子量５００，０００の共重合体１００重量部と、トリレンジイソシアネート（コロネートＴ－１００、日本ポリウレタン工業（株）製）３重量部と、を剥離処理した厚さ３８μｍのポリエステルフィルムに対して、乾燥後の厚さが１０μｍになるように塗布し、その後、８０℃で５分間乾燥した。そして、ポリエステルフィルム上に第２粘着層を成膜した。その後、支持フィルムとして厚さ１００μｍのポリエチレンシートをラミネートした。
　なお、得られた第２粘着層のショアＡ硬度は、８０であった。
＜３＞接着層の形成
　アクリル酸エステル共重合体（エチルアクリレート－ブチルアクリレート－アクリロニトリル－アクリル酸－ヒドロキシエチルメタクリレート共重合体のメチルエチルケトン（ＭＥＫ）溶解品、ナガセケムテックス（株）製、ＳＧ－７０８－６、Ｔｇ：６℃、重量平均分子量：５００，０００）の固形成分で１００重量部と、フェノキシ樹脂（ＪＥＲ１２５６、重量平均分子量：５０，０００、ジャパンエポキシレジン（株）製）９．８重量部と、フィラーとして添加される球状シリカ（ＳＣ１０５０、平均粒径：０．３μｍ、（株）アドマテックス製）９０．８重量部と、カップリング剤として添加されるγ－グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３Ｅ、信越化学工業（株）製）１．１重量部と、フェノール樹脂（ＰＲ－５３６４７、水酸基当量１０４ｇ／ＯＨ基、住友ベークライト（株）製）０．１重量部とを、メチルエチルケトンに溶解して、樹脂固形分２０重量％の樹脂ワニスを得た。
　次に、得られた樹脂ワニスを、コンマコーターによりポリエチレンテレフタレートフィルム（帝人デュポンフィルム（株）製、品番ピューレックスＡ４３、厚さ３８μｍ）に塗布した後、温度１５０℃で３分間乾燥して、ポリエチレンテレフタレートフィルム上に厚さ２５μｍの接着層を成膜した。
＜４＞半導体用フィルムの製造
　第１粘着層を成膜したフィルムと、接着層を成膜したフィルムとを、第１粘着層と接着層とが接するようにラミネート（積層）し、第１粘着層側のポリエステルフィルムを剥離して、積層体を得た。
　次にロール状の金型を用いて、第１粘着層と接着層を半導体ウエハーの外径よりも大きく、かつウエハーリングの内径よりも小さく打ち抜き、その後不要部分を除去して、第２積層体を得た。
　さらに第２粘着層の一方の面側にあるポリエステルフィルムを剥離する。そして前記第２積層体の第１粘着層と第２粘着層とが接するように、これらを積層した。これにより、ポリエチレンシート（支持フィルム）、第２粘着層、第１粘着層、接着層およびポリエステルフィルムの５層がこの順で積層してなる半導体用フィルムを得た。
＜５＞半導体装置の製造
　次に、厚さ１００μｍ、８インチのシリコンウエハーを用意した。
　そして、半導体用フィルムからポリエステルフィルムを剥離し、その剥離面にシリコンウエハーを６０℃で積層した。これにより、ポリエチレンシート（支持フィルム）、第２粘着層、第１粘着層、接着層およびシリコンウエハーの５層がこの順で積層してなる積層体を得た。
　次いで、この積層体をシリコンウエハー側から、ダイシングソー（ＤＦＤ６３６０、（株）ディスコ製）を用いて以下の条件でダイシング（切断）した。これにより、シリコンウエハーが個片化され、以下のダイシングサイズの半導体素子を得た。
　＜ダイシング条件＞
　・ダイシングサイズ　　　　：１０ｍｍ×１０ｍｍ角
　・ダイシング速度　　　　　：５０ｍｍ／ｓｅｃ
　・スピンドル回転数　　　　：４０，０００ｒｐｍ
　・ダイシング最大深さ　　　：０．１３５ｍｍ（シリコンウエハーの表面からの切り込み量）
　・ダイシングブレードの厚さ：１５μｍ
　・切り込みの横断面積　　　：１５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　次いで、半導体素子の１つを半導体用フィルムの裏面からニードルで突き上げ、突き上げた半導体素子の表面をダイボンダのコレットで吸着しつつ上方に引き上げた。これにより、半導体素子と接着層の個片をピックアップした。
　次に、ピックアップした個片を、ソルダーレジスト（太陽インキ製造（株）製、商品名：ＡＵＳ３０８）をコーティングしたビスマレイミド－トリアジン樹脂基板（回路段差５～１０μｍ）に、温度１３０℃、荷重５Ｎで、１．０秒間圧着して、ダイボンディングした。
　次いで、半導体素子と樹脂基板とをワイヤボンディングにより電気的に接続した。
　そして、樹脂基板上の半導体素子およびボンディングワイヤを、封止樹脂ＥＭＥ－Ｇ７６０で封止し、温度１７５℃で２時間の熱処理に供した。これにより、封止樹脂を硬化させて半導体装置を得た。なお、本実施例では、かかる半導体装置を１００個作製した。
　（実施例２）
　乾燥後の厚さが３０μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１４０ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：２２．５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（実施例３）
　乾燥後の厚さが４０μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１４５ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：３０×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（実施例４）
　乾燥後の厚さが５０μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１５０ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：３７．５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（実施例５）
　乾燥後の厚さが１００μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１７５ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：７５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（実施例６）
　第１粘着層を省略し、一部の工程を以下のように変更した以外は、前記実施例１と同様にして半導体装置を得た。
　＜１＞第２粘着層の形成
　平均厚さを５０μｍに変更した以外は、実施例１と同様にして第２粘着層を形成した後、第２粘着層２の表面のうち、シリコンウエハーの形状および大きさに相当する領域に紫外線を照射した。これにより、紫外線照射領域の粘着性が低下した。
　＜２＞半導体用フィルムの製造
　紫外線照射領域と接着層とが接するように、第２接着層を成膜したフィルムと接着層を成膜したフィルムとをラミネートした。これにより、ポリエチレンシート（支持フィルム）、第２粘着層、接着層およびポリエステルフィルムの４層がこの順で積層してなる積層体を得た。そして、この積層体の不要部分を除去し、半導体用フィルムを得た。
　＜３＞半導体装置の製造
　半導体用フィルムからポリエステルフィルムを剥離し、その剥離面にシリコンウエハーを積層した。これにより、ポリエチレンシート（支持フィルム）、第２粘着層、接着層およびシリコンウエハーの４層がこの順で積層してなる積層体を得た。
　次いで、この積層体をシリコンウエハー側から以下のダイシング条件によりダイシングした。これにより、シリコンウエハーが個片化された。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１５０ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：３７．５×１０－５ｍｍ２（接着層と第２粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第２粘着層の厚さの中心付近に達していた。
　以下、実施例１と同様にして半導体装置を作製した。
　（比較例１）
　乾燥後の厚さが５μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１２８ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：４．５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（比較例２）
　乾燥後の厚さが１０μｍになるように第１粘着層を成膜し、また、乾燥後の厚さが５μｍになるように第２粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１３０ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：７．５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（比較例３）
　乾燥後の厚さが１５０μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．２００ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：１１２．５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第１粘着層の厚さの中心付近に達していた。
　（比較例４）
　乾燥後の厚さが１０μｍになるように第２粘着層を成膜し、ダイシング条件の一部を以下のように変更した以外は、前記実施例６と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１３０ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：７．５×１０－５ｍｍ２（接着層と第２粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が第２粘着層の厚さの中心付近に達していた。
　（比較例５）
　乾燥後の厚さが１５μｍになるように第１粘着層を成膜するとともに、ダイシング条件の一部を以下のように変更した以外は、前記実施例１と同様にして半導体装置を作製した。
　＜ダイシング条件＞
　・ダイシング最大深さ　　　：０．１６０ｍｍ（シリコンウエハーの表面からの切り込み量）
　・切り込みの横断面積　　　：５２．５×１０－５ｍｍ２（接着層と第１粘着層との界面より先端側の部分の横断面積）
　なお、このダイシングにより形成された切り込みは、その先端が支持フィルムに達していた。
　２．評価
　２．１　ダイシング性
　まず、各実施例および各比較例におけるダイシング性を評価した。具体的には、各実施例および各比較例において、半導体ウエハーを個片化して１００個の半導体素子を製造し、これをピックアップする際に、それぞれの半導体素子における不具合の有無を、以下の評価基準に従って評価した。なお、上記不具合としては、半導体素子の欠けや割れ、バリや削り屑等の異物の付着等が挙げられる。
　＜ダイシング性の評価基準＞
　◎：不具合を含む半導体素子の個数が３個未満
　○：不具合を含む半導体素子の個数が３個以上６個未満
　△：不具合を含む半導体素子の個数が６個以上１０個未満
　×：不具合を含む半導体素子の個数が１０個以上
　２．２　ピックアップ性
　次いで、個片化した半導体素子のピックアップ性を評価するため、各実施例および各比較例における半導体素子の９０°ピール強度を測定した。このピール強度は、半導体素子の上面に１ｃｍ幅の短冊状の粘着フィルムを２３℃（室温）で貼り付け、その後、２３℃（室温）において、この支持フィルムの側より剥離角９０°でかつ引っ張り速度５０ｍｍ／ｍｉｎで引き剥がしたときの端部における荷重とした。
　そして、測定した荷重を、ピール強度の基準範囲０．１～０．４Ｎ／ｃｍを用いた以下の評価基準に従って評価した。
　＜ピックアップ性の評価基準＞
　◎：基準範囲から逸脱する半導体素子の個数が１個未満
　○：基準範囲から逸脱する半導体素子の個数が１個以上５個未満
　△：基準範囲から逸脱する半導体素子の個数が５個以上１０個未満
　×：基準範囲から逸脱する半導体素子の個数が１０個以上
　２．３　膜厚均一性
　次いで、半導体用フィルムの膜の膜厚均一性を評価するため、各実施例および各比較例において用いた支持フィルム及び粘着層の総厚を任意の１０点において測定した。そして、最大膜厚の測定値を１に規格化したとき、最小膜厚の測定値を以下の基準にしたがって評価した。
　○：最小膜厚の測定値が０．９０以上１以下である
　×：最小膜厚の測定値が０．９０未満である
　以上２．１～２．３の評価結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１からも明らかなように、各実施例では優れたダイシング性を示す一方、各比較例ではダイシング性に劣るものがあった。
　また、各実施例では、いずれも、１００個の半導体素子の全てにおいて、端部におけるピール強度が０．１～０．４Ｎ／ｃｍの比較的狭い範囲に収まっていた。すなわち、半導体素子を前記範囲の荷重で引っ張りさえすれば、安定的にピックアップを行うことができることがわかった。このため、各実施例では、局所的に大きな荷重がかかることによる半導体素子の割れや欠け等の不具合を確実に抑制し得ることが明らかとなった。また、各実施例においてピックアップ後の半導体素子の縁部を観察したところ、バリや削り屑等の異物の付着は認められなかった。
　一方、各比較例においては、１００個の半導体素子のうちの一部において、０．１～０．７Ｎ／ｃｍの範囲でバラつきが認められた。特に、これらの半導体素子では、その縁部が粘着層から離れる瞬間に大きな荷重がかかっていることが明らかとなった。このように、半導体素子にかかる荷重の大きさが部分ごとに異なっている場合、半導体素子の厚さによっては、割れや欠け等の不具合を誘発するおそれがある。実際に、比較例においてピックアップ後の半導体素子には、欠けの発生が認められた。また、比較例４においてピックアップ後の半導体素子の縁部を観察したところ、バリや削り屑等の異物の付着が認められた。
　また、膜厚均一性については、比較例１、３が他に比べて劣っていた。この理由として第１接着層が薄すぎるまたは厚すぎることから、成膜時の面内均一性が低下したためであると推察される。
　以上のことから、各実施例では、ダイシング性、ピックアップ性および膜厚均一性を高度に両立し得ることが明らかとなった。
　本発明の半導体用フィルムは、接着層と少なくとも１層の粘着層と支持フィルムとがこの順で積層されてなり、前記接着層の前記粘着層と反対側の面に半導体ウエハーを積層させ、この状態で該半導体ウエハーおよび前記接着層を切断してそれぞれ個片化し、得られた個片を前記支持フィルムからピックアップする際に用いる半導体用フィルムであって、前記粘着層は、平均厚さが２０～１００μｍの層を含んでいることを特徴とする。これにより、半導体用フィルムが、ダイシングソーの位置精度に比べて、十分に厚い粘着層を有しているため、ダイシングブレードの先端を粘着層内に留めるようにダイシングの深さを制御することが容易かつ確実に行える。このようにダイシングを行うことにより、支持フィルムの削り屑が発生し得ないため、削り屑が接着層の周辺や半導体ウエハーの周辺に移動して生じる種々の不具合を防止することができる。すなわち、本発明によれば、半導体装置の製造歩留まりを高めるとともに、信頼性の高い半導体装置を製造可能な半導体用フィルムが得られる。従って、本発明の半導体用フィルムは、産業上の利用可能性を有する。

Claims (13)

  1. 　接着層と少なくとも１層の粘着層と支持フィルムとがこの順で積層されてなり、前記接着層の前記粘着層と反対側の面に半導体ウエハーを積層させ、この状態で該半導体ウエハーおよび前記接着層を切断してそれぞれ個片化し、得られた個片を前記支持フィルムからピックアップする際に用いる半導体用フィルムであって、
    　前記粘着層は、平均厚さが２０～１００μｍの層を含んでいることを特徴とする半導体用フィルム。
  2. 　前記粘着層は、複数の層で構成されている請求項１に記載の半導体用フィルム。
  3. 　前記複数の層は、前記半導体ウエハー側に位置する平均厚さが２０～１００μｍの第１粘着層と、この第１粘着層の前記支持フィルム側に隣接し、前記第１粘着層よりも粘着性の大きい第２粘着層とを含んでいる請求項１に記載の半導体用フィルム。
  4. 　前記接着層の外周縁および前記第１粘着層の外周縁は、それぞれ、前記第２粘着層の外周縁よりも内側に位置している請求項３に記載の半導体用フィルム。
  5. 　前記第２粘着層の平均厚さは、前記第１粘着層の平均厚さより小さい請求項３に記載の半導体用フィルム。
  6. 　前記第２粘着層の硬度は、前記第１粘着層の硬度より小さい請求項３に記載の半導体用フィルム。
  7. 　前記第１粘着層のショアＤ硬度は、２０～６０である請求項３に記載の半導体用フィルム。
  8. 　前記個片化した後の前記半導体ウエハーにおいて、前記個片の縁部を前記粘着層から剥離させる際に測定される密着力をａ（Ｎ／ｃｍ）とし、前記個片の前記縁部以外の部分を前記粘着層から剥離させる際に測定される密着力をｂ（Ｎ／ｃｍ）としたとき、ａ／ｂが１以上４以下である請求項１に記載の半導体用フィルム。
  9. 　前記密着力ｂは、０．０５～０．３（Ｎ／ｃｍ）である請求項８に記載の半導体用フィルム。
  10. 　前記粘着層の前記接着層側の面の前記半導体ウエハーを積層させる領域に、前記半導体ウエハーとの積層に先立ってあらかじめ紫外線が照射されている請求項１に記載の半導体用フィルム。
  11. 　前記半導体ウエハーおよび前記接着層を切断してそれぞれ個片化する際に、前記切断により生じる切り込みの最深部が、前記平均厚さが２０～１００μｍの層内に位置するようにして使用されるものである請求項１に記載の半導体用フィルム。
  12. 　請求項１に記載の半導体用フィルムの前記接着層と半導体ウエハーとが接するように、前記半導体用フィルムと半導体ウエハーとを積層してなる積層体を用意する第１の工程と、
    　前記半導体ウエハー側から前記積層体に切り込みを設けることにより、前記半導体ウエハーを個片化し、複数の半導体素子を得る第２の工程と、
    　前記半導体素子をピックアップする第３の工程とを有し、
    　前記切り込みは、その最深部が、前記平均厚さが２０～１００μｍの層内に位置するように設けられることを特徴とする半導体装置の製造方法。
  13. 　１本の前記切り込みにおいて、前記接着層と前記粘着層との界面より先端側の部分の横断面積は、５×１０－５～３００×１０－５ｍｍ２である請求項１２に記載の半導体装置の製造方法。
PCT/JP2010/059189 2009-07-09 2010-05-31 半導体用フィルムおよび半導体装置の製造方法 WO2011004658A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/382,593 US20120108012A1 (en) 2009-07-09 2010-05-31 Film for semiconductor and semiconductor device manufacturing method
CN2010800311161A CN102498548A (zh) 2009-07-09 2010-05-31 半导体用膜和半导体装置的制造方法
SG2012001442A SG177574A1 (en) 2009-07-09 2010-05-31 Film for semiconductor and semiconductor device manufacturing method
EP10796969A EP2453468A1 (en) 2009-07-09 2010-05-31 Film for semiconductor and semiconductor device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-163035 2009-07-09
JP2009163035A JP2011018805A (ja) 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2011004658A1 true WO2011004658A1 (ja) 2011-01-13

Family

ID=43429084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/059189 WO2011004658A1 (ja) 2009-07-09 2010-05-31 半導体用フィルムおよび半導体装置の製造方法

Country Status (8)

Country Link
US (1) US20120108012A1 (ja)
EP (1) EP2453468A1 (ja)
JP (1) JP2011018805A (ja)
KR (1) KR20120040238A (ja)
CN (1) CN102498548A (ja)
SG (1) SG177574A1 (ja)
TW (1) TW201109412A (ja)
WO (1) WO2011004658A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
JP6320920B2 (ja) 2011-08-05 2018-05-09 エムシーテン、インコーポレイテッド センシング素子を利用したバルーン・カテーテルの装置及び製造方法
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
EP2866645A4 (en) 2012-07-05 2016-03-30 Mc10 Inc CATHETER DEVICE WITH FLOW MEASUREMENT
JP6028461B2 (ja) * 2012-08-24 2016-11-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
JP6028459B2 (ja) * 2012-08-24 2016-11-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
US9082025B2 (en) 2012-10-09 2015-07-14 Mc10, Inc. Conformal electronics integrated with apparel
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
JP2016527649A (ja) 2013-08-05 2016-09-08 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 適合する電子機器を含む可撓性温度センサ
CN105705093A (zh) 2013-10-07 2016-06-22 Mc10股份有限公司 用于感测和分析的适形传感器系统
CN105813545A (zh) 2013-11-22 2016-07-27 Mc10股份有限公司 用于感测和分析心搏的适形传感器系统
CN105874606B (zh) 2014-01-06 2021-01-12 Mc10股份有限公司 包封适形电子系统和器件及其制作和使用方法
KR20160129007A (ko) 2014-03-04 2016-11-08 엠씨10, 인크 전자 디바이스를 위한 다부분 유연성 봉지 하우징
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
CN107530004A (zh) 2015-02-20 2018-01-02 Mc10股份有限公司 基于贴身状况、位置和/或取向的可穿戴式设备的自动检测和构造
US10398343B2 (en) 2015-03-02 2019-09-03 Mc10, Inc. Perspiration sensor
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
WO2017031129A1 (en) 2015-08-19 2017-02-23 Mc10, Inc. Wearable heat flux devices and methods of use
CN108290070A (zh) 2015-10-01 2018-07-17 Mc10股份有限公司 用于与虚拟环境相互作用的方法和系统
CN108289630A (zh) 2015-10-05 2018-07-17 Mc10股份有限公司 用于神经调节和刺激的方法和系统
US10277386B2 (en) 2016-02-22 2019-04-30 Mc10, Inc. System, devices, and method for on-body data and power transmission
WO2017147053A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
CN109310340A (zh) 2016-04-19 2019-02-05 Mc10股份有限公司 用于测量汗液的方法和系统
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
KR20200094083A (ko) * 2017-12-28 2020-08-06 닛토덴코 가부시키가이샤 적층체의 제조 방법
US11467681B2 (en) * 2019-06-13 2022-10-11 Lucent Advanced Material Corp. Touch screen having gel-based optical adhesive layer
CN111226313A (zh) * 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003034780A (ja) * 2001-04-23 2003-02-07 Furukawa Electric Co Ltd:The レーザーダイシング用粘着テープ
JP2003142429A (ja) * 2001-11-07 2003-05-16 Murata Mfg Co Ltd 被加工物の切断方法
JP2007027215A (ja) * 2005-07-12 2007-02-01 Furukawa Electric Co Ltd:The 半導体ウエハ固定用粘着テープ
WO2008032367A1 (fr) * 2006-09-12 2008-03-20 Nitto Denko Corporation Feuille de decoupage en puces/fixation de puces
WO2008047610A1 (fr) * 2006-10-06 2008-04-24 Sumitomo Bakelite Company Limited Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
CN1916097B (zh) * 2001-08-27 2010-05-12 日立化成工业株式会社 粘合薄片和半导体装置及其制造方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4716668B2 (ja) * 2004-04-21 2011-07-06 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003034780A (ja) * 2001-04-23 2003-02-07 Furukawa Electric Co Ltd:The レーザーダイシング用粘着テープ
JP2003142429A (ja) * 2001-11-07 2003-05-16 Murata Mfg Co Ltd 被加工物の切断方法
JP2007027215A (ja) * 2005-07-12 2007-02-01 Furukawa Electric Co Ltd:The 半導体ウエハ固定用粘着テープ
WO2008032367A1 (fr) * 2006-09-12 2008-03-20 Nitto Denko Corporation Feuille de decoupage en puces/fixation de puces
WO2008047610A1 (fr) * 2006-10-06 2008-04-24 Sumitomo Bakelite Company Limited Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs

Also Published As

Publication number Publication date
TW201109412A (en) 2011-03-16
KR20120040238A (ko) 2012-04-26
SG177574A1 (en) 2012-02-28
EP2453468A1 (en) 2012-05-16
US20120108012A1 (en) 2012-05-03
CN102498548A (zh) 2012-06-13
JP2011018805A (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
WO2011004658A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
WO2011004657A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
KR101058659B1 (ko) 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
WO2011004659A1 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
JP4661889B2 (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP2006206787A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2006237483A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2011035076A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2006165074A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP5728859B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012119641A (ja) 半導体装置の製造方法
JP2012216651A (ja) 半導体装置
JP2011151110A (ja) 半導体用接着フィルム、半導体用接着フィルムの製造方法及び半導体装置の製造方法
JP2011018803A (ja) 半導体装置の製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2005203401A (ja) 半導体装置の製造方法および半導体装置
JP4650024B2 (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2011253949A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP2012039025A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5720159B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5716371B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012146830A (ja) ダイシングテープ一体型接着シート、電子部品及び半導体装置
JP5531818B2 (ja) 半導体用フィルムおよび半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080031116.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10796969

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12012500019

Country of ref document: PH

WWE Wipo information: entry into national phase

Ref document number: 13382593

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010796969

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20127003497

Country of ref document: KR

Kind code of ref document: A