JP6028461B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP6028461B2
JP6028461B2 JP2012185740A JP2012185740A JP6028461B2 JP 6028461 B2 JP6028461 B2 JP 6028461B2 JP 2012185740 A JP2012185740 A JP 2012185740A JP 2012185740 A JP2012185740 A JP 2012185740A JP 6028461 B2 JP6028461 B2 JP 6028461B2
Authority
JP
Japan
Prior art keywords
adhesive layer
dicing tape
cutting
film
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012185740A
Other languages
English (en)
Other versions
JP2014045034A (ja
Inventor
義信 尾崎
義信 尾崎
畠山　恵一
恵一 畠山
理子 平
理子 平
美香 丹治
美香 丹治
正信 宮原
正信 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2012185740A priority Critical patent/JP6028461B2/ja
Publication of JP2014045034A publication Critical patent/JP2014045034A/ja
Application granted granted Critical
Publication of JP6028461B2 publication Critical patent/JP6028461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
半導体装置の製造方法において、半導体チップとチップ搭載用の支持基材との接合にフィルム状の接着剤（接着フィルム）が使用されるようになってきている（例えば特許文献１参照）。この半導体装置の製造方法では、接着フィルムを半導体ウェハ全体に貼り付けた後に回転刃にて個片化し、接着フィルム付きの半導体チップを複数得る。そして、この半導体チップを支持基材や他の半導体チップに熱圧着により固定させて、所望の半導体装置を得ている。
特開２００５−１１８３９号公報
ところで、半導体チップの薄肉化が進行し、例えば最終的な厚みが５０μｍ以下となる半導体チップが使用されるようになってきている。このような薄い半導体チップでは、従来のように回転刃にて個片化した後にダイシングテープから剥離（ピックアップ）する際、切断部分に堆積しているバリによって半導体チップの剥離が阻害され、半導体チップが割れてしまう場合があった。また、近年、接合される半導体チップや支持基材における表面段差を吸収して両部材間に確実に接着層が充填されるように、より流動性の高い材料の使用が検討されているが、流動性の高い接着層を使用すると、隣接する半導体チップの接着層同士が切断後に再融着してしまい、隣接する半導体チップ同士が繋がってピックアップされるという現象（ダブルダイピックアップ）が発生してしまう場合があった。
また、上記流動性の高い材料を使用すると、接着層の端面が半導体チップの端面よりも内側に引けてしまい、封止樹脂が内側に侵入することによって半導体装置の信頼性が低下してしまうという問題があった。
本発明は、上記課題の解決のためになされたものであり、半導体チップのピックアップ性を改善し、半導体チップの割れ及びダブルダイピックアップを抑制するとともに、接着層の端面における引けを抑制する、半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明に係る半導体装置の製造方法は、放射線硬化成分を含む接着層を半導体ウェハの一方の面に積層し、ダイシングテープを接着層の一方の面に積層した積層体を準備する工程と、積層体の半導体ウェハを切断手段によって複数の個片に切断するとともに、接着層を切断し且つダイシングテープに切り込みを入れる工程と、半導体ウェハの他方の面側から積層体に放射線を照射する工程と、複数に切断され且つ放射線を照射された半導体ウェハの個片及び当該個片に積層した接着層の一部を有する半導体チップを、積層体から取得する工程と、当該半導体チップを含む半導体装置を製造する工程と、を備える。
本製造方法では、半導体ウェハを切断するとともに、接着層も切断し且つダイシングテープに切り込みを入れる。このため、半導体ウェハや接着層の切断片などからなるバリは、ダイシングテープの切り込み部分に堆積しやすくなる。よって、複数の個片に切断された半導体ウェハの他方の面側（接着層と接していない面側）から放射線を照射すると、切断部分の放射線硬化成分を含む接着層の端部及びダイシングテープの切り込み部分付近に堆積するバリは硬化し、接着層の一部を含む半導体チップをピックアップする際、バリが切れやすくなるなど、良好なピックアップ性を確保することができる。その結果、半導体チップの割れを抑制し、半導体装置の製造時の歩留りが向上する。
また、本製造方法では同様に、積層体の切断部分は周辺部より硬化が進行した状態となるため、半導体チップの端部付近の接着層のタック性が低下し、上述したダブルダイピックアップ現象を抑制することができる。その結果、ピックアップ性がより改善し、製造時の歩留りが向上する。なお、本製造方法では、半導体ウェハがマスクとしても機能するため、積層体の切断部分以外の領域は硬化が進行しにくく、半導体チップの接着層は接着性を維持しやすい。
また、本製造方法によれば、接着層の端面は硬化が進行した状態になるため、引けが抑制された半導体装置を得ることができる。また、逆に、接着層の過剰なはみ出しの抑制も可能となる。さらに、半導体チップの薄型化が進行すると、半導体チップが凸状に反りやすくなり、上述した引けが顕著になるが、本製造方法によれば、引けを十分に抑制することができる。
本発明の製造方法では、ダイシングテープの切り込みは、ダイシングテープの厚みの１〜７０％であってもよい。ダイシングテープの厚みの１〜７０％を切り込むことによって、半導体チップをピックアップする際、バリの切れがよくなり、良好なピックアップ性を確保することができる。
本発明の製造方法では、被着体との良好な密着力の確保及び半導体装置全体の厚みの薄化の観点から、接着層の厚みは１〜１５０μｍであってもよい。
本発明の製造方法では、接着層がフィルム状であってもよい。フィルム状接着層は、半導体ウェハに容易に積層できるなど、取扱い性にも優れている。
本発明の製造方法では、半導体ウェハ、接着層及びダイシングテープの一部を効率的に切断する観点から、切断手段は回転刃であってもよい。
本発明の製造方法では、半導体装置を製造する工程において、半導体チップを支持基材に加熱圧着すると共に、封止樹脂によって半導体チップを封止してもよい。本製造方法によれば、半導体チップの接着層の端面の引けが抑制されることから、封止樹脂が半導体チップと基板の間に侵入しにくくなり、半導体装置の信頼性を維持しやすくなる。
本発明は、上述した本製造方法に用いられる接着層であって、放射線硬化成分を含む接着層を提供する。また、本発明の半導体装置は、上述した本製造方法により製造される。
本発明の半導体装置は、上述した本製造方法により製造され、接着層硬化体を含む半導体チップと、接着層硬化体を介して半導体チップを支持する支持基材と、半導体チップの少なくとも一部を覆う封止樹脂硬化体とを備え、接着層硬化体の端部に封止樹脂侵入抑制部が形成されている。本半導体装置は、接着層硬化体の端部に封止樹脂侵入抑制部が形成されており、製造時における半導体チップと支持基材との間への封止樹脂の侵入を抑制したものであることから、信頼性に優れたものとなる。
本発明によれば、半導体チップのピックアップ性を改善し、半導体チップの割れ及びダブルダイピックアップを抑制するとともに、接着層の端面における引けを抑制する、半導体装置の製造方法及び半導体装置を提供することができる。
本実施形態に係る半導体装置の一実施形態の断面図である。 支持基材の断面図である。 半導体チップの断面図である。 ダイシングテープ上に、接着層及び半導体ウェハを設置する工程を示す図である。 図４の半導体ウェハをダイシングする工程を示す図である。 図５で切断された半導体ウェハ、接着層及びダイシングテープに、放射線を照射する工程を示す図である。 図６の放射線照射工程後に、半導体チップをピックアップする工程を示す図である。 半導体チップを支持基材等に接着する工程を示す図である。 電極同士をボンディングワイヤで接続する工程を示す図である。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。図中、同一又は同等の構成要素については同一符号を付し、重複する説明は適宜省略する。
まず、本実施形態に係る半導体装置について説明する。図１〜図３に示されるように、半導体装置１は、支持基材２と、半導体チップ１０とを有し、モールド部（封止樹脂硬化体）６で封止されている。
支持基材２は、図１及び図２に示されるように、板状の部材であり、基板３と、基板３の一方の面３ａ上に設けられた複数の電極４とを有している。基板３のうち電極４と対向する部分には、一方の面３ａから他方の面３ｂに向かって開口する貫通孔３ｃが形成されている。各貫通孔３ｃには、電極４の下面に接するように半田が充填された半田部４ａがそれぞれ形成されている。半田部４ａは、基板３の他方の面３ｂから半球状に膨出している。
半導体チップ１０は、図１〜図３に示されるように、チップ本体１３と、チップ本体１３の下面１３ａに積層された個片化された接着層１４が硬化した接着層硬化体１４ｂと、チップ本体１３の上面１３ｂ上に設けられた複数の電極１５とを有している。半導体チップ１０の接着層硬化体１４ｂは、後述する製造方法によって端部に封止樹脂侵入抑制部（放射線硬化部）１４ａを形成している。
各半導体チップ１０は、図１〜図３に示されるように、互いに重なった状態で、支持基材２の上面２ａ又は他の半導体チップ１０の上面１３ｂに接着層１４を介して貼り合わされている。各半導体チップ１０の電極１５と支持基材２の電極４又は他の半導体チップ１０の電極１５とは、ボンディングワイヤ５によって互いに接続されている。支持基材２の上面２ａ上には、封止樹脂によってモールド部６が形成され、各半導体チップ１０はモールド部６内に封止されている。
続いて、上述した構成を有する半導体装置１の製造方法について説明する。
まず、半導体装置１に含まれる半導体チップ１０を、図４〜７に示す工程によって製造する。具体的には、最初に、半導体ウェハ３０、接着層４０（半導体チップ１０に積層する接着層４０の一部は「接着層１４」として示す）、ダイシングテープ５０及びリングフレーム６０を準備する。なお、図４〜図７では、説明を容易にするため、半導体ウェハ３０上の複数の電極１５は図示を省略している。
［半導体ウェハ］
半導体ウェハ３０は、特に制限されないが、例えばシリコンウェハである。吸湿リフロー耐性に優れた半導体装置を作製する観点から、半導体ウェハの厚さ（仕上げ厚み）は、１００μｍ以下が好ましく、７５μｍ以下がより好ましく、５０μｍ以下が更に好ましい。
［接着層］
接着層４０は、フィルム状、又は、液状材を塗布後に半硬化状態としたものを準備する。フィルム状の接着層４０は、後述する各構成成分を含有するワニス（混合物）を調合し、調合したワニスを剥離処理済のセパレートフィルム（例えば、ポリエチレンテレフタレートフィルム）上に塗布して加熱処理することによって作製される。ダイボンディングフィルムとしての使用に際しては、例えば、円形状のフィルムとして用いることができる。なお、後述するダイシングテープ５０にフィルム状の接着層４０を積層させた一体構造の接着シートとして作製してもよい。
また、液状の接着層４０は、上記同様の材料を混練してワニスを調合し、調合したワニスを半導体ウェハ３０の裏面３０ａにスピンコータ等を用いて塗布する。次に、熱や放射線照射を行い、塗布したワニスを半硬化状態にすることにより作製できる。なお、混練の際にワニスを加熱することもできる。また、半導体ウェハ３０への塗布は、スピンコート以外に、スプレーコート、スクリーン印刷、インクジェット塗布などを単独又は組み合わせて行うことができる。
接着層４０は、放射線硬化成分を含む接着性を有する層であれば特に限定されず、例えば構成成分として、エポキシ樹脂、硬化剤及び硬化促進剤を含む混合物（接着剤組成物）を含有することが好ましい。
エポキシ樹脂は、２個以上のエポキシ基を有する化合物が好ましい。エポキシ樹脂としては、硬化性や硬化物特性の点から、フェノールのグリシジルエーテル型のエポキシ樹脂が好ましい。フェノールのグリシジルエーテル型のエポキシ樹脂としては、例えば、ビスフェノールＡ、ビスフェノールＡＤ、ビスフェノールＳ、ビスフェノールＦ又はハロゲン化ビスフェノールＡとエピクロルヒドリンの縮合物、フェノールノボラック樹脂のグリシジルエーテル、クレゾールノボラック樹脂のグリシジルエーテル及びビスフェノールＡノボラック樹脂のグリシジルエーテルが挙げられる。これらの中でも、ノボラック型エポキシ樹脂（クレゾールノボラック樹脂のグリシジルエーテル及びフェノールノボラック樹脂のグリシジルエーテル等）は、硬化物の架橋密度が高く、フィルム加熱時の接着強度を高くすることができる点で好ましい。これらは１種単独で又は複数組み合わせて用いることができる。
本実施形態において、エポキシ樹脂が放射線硬化成分として機能してもよい。ここでいう放射線硬化成分とは、紫外線、電子線、Ｘ線、β線又はγ線等の放射線の照射により硬化しうる成分のことをいう。また、エポキシ樹脂とは別に、放射線硬化成分を含有してもよい。
エポキシ樹脂の硬化剤としては、例えば、フェノール系化合物、脂肪族アミン、脂環族アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環族酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類及び第３級アミンが挙げられる。これらの中でもフェノール系化合物が好ましく、その中でも２個以上のフェノール性水酸基を有するフェノール系化合物が特に好ましい。より具体的には、ナフトールノボラック樹脂及びトリスフェノールノボラック樹脂が好ましい。これらのフェノール系化合物をエポキシ樹脂の硬化剤として用いると、半導体装置の製造時の加熱によるチップ表面及び装置の汚染や、臭気の原因となるアウトガスの発生を有効に低減できる。
エポキシ樹脂の硬化促進剤としては、例えば、イミダゾール類やホスフィン系化合物が挙げられる。これらの中でも、イミダゾール又はＴＰＰＫ（テトラフェニルホスフォニウムテトラフェニルボレート）が好ましく用いられる。
接着層４０は、ベース樹脂及びフィラーを含有してもよい。ベース樹脂は、エポキシ樹脂との相溶性に優れていれば特に限定されないが、例えば、アクリルゴム、ポリイミド等を用いることができる。
フィラーは、他の成分に悪影響を及ぼさなければ特に限定はされないが、無機フィラーであることが好ましい。より具体的には、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、アルミナ、窒化アルミニウム、ほう酸アルミニウムウイスカ、窒化ホウ素、結晶性シリカ、非晶性シリカ及びアンチモン酸化物からなる群より選ばれる少なくとも１種の無機材料を含む無機フィラーが好ましい。これらの中でも、熱伝導性向上のためには、アルミナ、窒化アルミニウム、窒化ホウ素、結晶性シリカ及び非晶性シリカが好ましい。溶融粘度の調整やチクソトロピック性の付与の目的には、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、アルミナ、結晶性シリカ及び非晶性シリカが好ましい。また、耐湿性を向上させるためには、アルミナ、シリカ、水酸化アルミニウム及びアンチモン酸化物が好ましい。これらは１種単独で又は複数組み合わせて用いることができる。
本実施形態において、接着層４０の厚みは、１〜１５０μｍであることが好ましく、３〜１２５μｍであることがより好ましく、５〜１００μｍであることがさらに好ましく、７〜８０μｍであることが特に好ましい。接着層４０の厚みが１μｍ以上であれば、被着体との良好な密着力を確保しやすくなり、１５０μｍ以下であれば半導体装置全体の厚みを薄化しやすくなる。
［ダイシングテープ］
ダイシングテープ５０は、基材フィルム５１と、基材フィルム５１上に積層される粘着層５２とを含んだものを準備する。基材フィルム５１は、例えば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリ塩化ビニルフィルム、ポリエチレンテレフタレートフィルム、エチレン−酢酸ビニル共重合体フィルム、又は、アイオノマー樹脂フィルム及びポリイミドフィルムを用いることができる。ダイシングテープ５０は、必要に応じて、プライマー塗布、ＵＶ処理、コロナ放電処理、研磨処理及びエッチング処理などの表面処理が施されていてもよい。基材フィルム５１の厚さは、例えば、１５〜２００μｍ程度が好ましく、４０〜１５０μｍがより好ましく、６０〜１２０μｍがさらに好ましい。
ダイシングテープ５０の粘着層５２は、基材フィルム５１の一方の主面５１ａ全体を覆うように配置されている。粘着層５２の厚さは、５〜５０μｍが好ましく、５〜４０μｍがより好ましく、５〜３０μｍがさらに好ましい。粘着層を構成する粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤及びシリコーン系粘着剤が用いられる。
粘着層５２は、後述する半導体チップを取得する工程（ピックアップ工程）において、接着層４０からダイシングテープ５０を容易に剥離可能な粘着性を有する層であれば特に制限なく用いることができ、例えば弱粘着性の感圧粘着層を用いることができる。粘着層５２と接着層４０との密着力の上限値は、０．６Ｎ／２５ｍｍ以下が好ましく、０．５Ｎ／２５ｍｍ以下がより好ましく、０．４Ｎ／２５ｍｍ以下がさらに好ましい。両者の密着力の上限値が上記範囲であれば、後述するピックアップ工程において、粘着層５２及び接着層４０間での剥離が容易になる。
一方、粘着層５２と接着層４０との密着力の下限値は、０．０１Ｎ／２５ｍｍ以上が好ましく、０．０３Ｎ／２５ｍｍ以上がより好ましく、０．０５Ｎ／２５ｍｍ以上がさらに好ましい。両者の密着力の下限値が上記範囲であれば、後述するダイシング時に接着層４０が粘着層５２から剥離することを十分に抑制できる。
なお、粘着層５２と接着層４０との密着力は、例えば、株式会社オリエンテック社製「テンシロン引張強度試験機 ＲＴＡ−１００型」を用いて垂直方向に２００ｍｍ／ｍｉｎの速度で剥離（９０°剥離）したときの剥離力の測定により求めることができる。
粘着層５２を構成する粘着剤は、接着層４０と同様に、放射線硬化成分を含んでいてもよい。後述する製造方法における放射線照射によれば、粘着層５２の照射された部分の粘着性を低下させることができ、切断された半導体チップ１０と粘着層５２との剥離性が向上することから、安定したピックアップ性を確保しやすくなる。
［リングフレーム］
リングフレーム６０は、金属製又はプラスチック製の成形体を準備する。リングフレーム６０は、例えば、略円環状をなしており、リングフレーム６０の外周の一部には、ガイド用の平坦切欠部（図示せず）が形成されている。リングフレーム６０は、中央部に開口を有している。リングフレーム６０の開口の内径寸法（直径）は、ダイシングされる半導体ウェハ３０のウェハ径よりも幾分大きいものが好適に用いられる。リングフレーム６０の形状は、円環状のものに限定されず、従来用いられている種々の形状（例えば、矩形環状）のものを用いてもよい。
（積層体を作製する工程）
上述したような半導体ウェハ３０等の準備の次に、図４に示されるように、ダイシングテープ５０の上に環状のリングフレーム６０を設置する。また、ダイシングテープ５０のうち、リングフレーム６０の内側の部分の上にフィルム状の接着層４０を介して半導体ウェハ３０を設定する。この際、ダイシングテープ５０は、接着層４０の外縁よりも外側に張り出している。このような配置により、半導体ウェハ３０、接着層４０、ダイシングテープ５０がこの順に積層された積層体Ａが作製（準備）される。
なお、セパレートフィルム付きフィルム状接着層４０を用いる場合には、例えば、以下の（１）又は（２）に示す方法により、半導体ウェハ３０、接着層４０及びダイシングテープ５０が積層された積層体Ａを得ることができる。
（１）まず、セパレートフィルム付きフィルム状接着層４０と半導体ウェハ３０とを貼り合わせる。次に、セパレートフィルム付きフィルム状接着層４０のセパレートフィルムを剥離し、ダイシングテープ５０の粘着層５２とフィルム状接着層４０とを貼り合わせる。
（２）まず、セパレートフィルム付きフィルム状接着層４０と、ダイシングテープ５０の粘着層５２とを貼り合わせる。次に、セパレートフィルム付きフィルム状接着層４０のセパレートフィルムを剥離し、フィルム状接着層４０（セパレートフィルムが付いていた側）と半導体ウェハ３０とを貼り合わせる。
また、液状の接着層４０を用いる場合は、以下の（３）に示す方法により、半導体ウェハ３０、接着層４０及びダイシングテープ５０が積層された積層体Ａを得ることができる。
（３）半導体ウェハ３０の裏面３０ａにワニス（液状ワニス）をスピンコート等により塗布し、加熱又は放射線照射を行うことで半硬化状態とする。その面にダイシングテープ５０の粘着層５２を貼り合わせることによって積層体Ａを得る。
（半導体ウェハ〜ダイシングテープの厚みの一部を切断する工程）
次に、図５に示されるように、上述した積層体Ａに含まれる半導体ウェハ３０を切断装置（切断手段、ダイサー）の回転刃Ｂで切断し、複数の個片である複数のチップ本体１３へと分割する。また、切断手段によって接着層４０も切断し、ダイシングテープ５０の厚みの一部にも切り込みが入れられる。なお、回転刃Ｂで切断された領域３０ｃの下方（例えばダイシングテープ５０の切り込み部近傍）には、切断によって生じる接着層４０の切断片などからなるバリ（図示せず）が堆積している。
ダイシングテープ５０への切り込みは、ダイシングテープ５０の厚み（厚み方向における高さ）の１〜７０％であることが好ましく、２〜６５％であることがより好ましく、３〜６０％であることがさらに好ましい。ダイシングテープ５０への切り込みは、半導体ウェハ３０や接着層４０起因のバリがダイシングテープ５０の切り込み部分へ堆積しやすくなり、例えばバリは半導体ウェハ３０や接着層４０に接しにくくなるなど、半導体チップ１０のピックアップ性は向上しやすくなる。また、積層体Ａの位置による高さのバラツキにより、ダイシングテープ５０へ切り込まないと接着層４０を切断できない場合もある。一方、ダイシングテープ５０の切り込みを厚みの７０％より多くすると、切断後の半導体チップ１０をピックアップする際に、エキスパンドでダイシングテープ５０が破断してしまう可能性がある。なお、ダイシングテープ５０への切り込みは、粘着層５２だけに切り込みを入れてもよく、粘着層５２及び基材フィルム５１の双方に切り込みを入れてもよい。
半導体ウェハ３０を切断する際に使用するダイサーや回転刃Ｂ（ブレード）は、一般に市販されているものを使用することができる。ダイサーとしては、例えば、株式会社ディスコ社製のフルオートマチックダイシングソー６０００シリーズやセミオートマチックダイシングソー３０００シリーズなどが使用できる。ブレードとしては、例えば、株式会社ディスコ社製のダイシングブレードＮＢＣ−ＺＨ０５シリーズやＮＢＣ−ＺＨシリーズなどが使用できる。
また、積層体Ａを切断する工程において、例えば、株式会社ディスコ社製のフルオートマチックダイシングソー６０００シリーズなどの回転刃だけではなく、株式会社ディスコ社製のフルオートマチックレーザソー７０００シリーズ等のレーザを用いて切断してもよい。
（放射線を照射する工程）
半導体ウェハ３０の切断工程が終了すると、次に、図６に示すように、回転刃Ｂで個片化された積層体Ａ（複数のチップ本体１３）に対して、半導体ウェハ３０（チップ本体１３）の上面側（接着層４０が配置されていない側）から放射線Ｌを照射する。すなわち、ダイシング工程で切り込みを入れた方向から、個片化されたチップ本体１３に対して放射線Ｌを放射線源Ｒから照射する。この照射された放射線Ｌは、チップ本体１３の下に位置する部分ではチップ本体１３によって遮られるが、切断によって形成された領域３０ｃ内を通過し、接着層４０の切断面及び切断面付近やダイシングテープ５０の切り込み部付近を照射する。
この放射線Ｌの照射により、接着層４０の切断面付近の部分及びその付近に堆積しているバリ（接着層４０の切断片含む）が硬化し、放射線硬化部１４ａを形成する。なお、放射線の種類としては、例えば、紫外線、電子線、Ｘ線、β線、γ線等の何れを用いても構わないが、接着層４０に含まれる硬化材料に対応した放射線を用いることが必要である。
放射線源Ｒとしては、紫外線などの放射線を照射するものであれば特に制限されず、例えば高圧水銀灯やメタルハライドランプなどを用いることができる。また、放射線Ｌの放射線量は、バリを硬化させることができる量であれば特に制限されないが、例えば１００〜５０００ｍＪ／ｃｍ２が好ましく、２００〜４０００ｍＪ／ｃｍ２がより好ましく、３００〜３０００ｍＪ／ｃｍ２がさらに好ましい。
（ピックアップする工程）
放射線を照射して接着層４０の切断端を硬化させた後は、図７に示すように、ダイシングテープ５０と接着層４０との界面で剥離し、切断された接着層１４付きの半導体チップ１０が図示矢印に示す方向にピックアップされる。これにより、複数の半導体チップ１０が取得される。なお、図７に示す半導体チップ１０では、放射線硬化部１４ａや切断によるバリの発生等を強調するため、切断による段差を図示しているが、認識できない程度に略平坦となっていてもよい。
（圧着体を得る工程）
複数の半導体チップ１０が取得されると、次に、図８に示すように、半導体チップ１０は支持基材２（配線付き基板）又は他の半導体チップ１０上にマウントされる。そして、接着層１４付きの半導体チップ１０と支持基材２又は他の半導体チップ１０とを、半導体チップ１０の接着層１４を介して、６０〜１５０℃で加熱圧着して圧着体Ｃを得ることができる（図９参照）。加熱圧着には、例えば、ゴム製、金属製の圧着冶具（ピックアップダイボンダー）を用いることができる。加熱温度が６０℃以上であれば、被着体との良好な密着性を確保することができ、１５０℃以下であれば、圧着時の接着層１４のブリードアウト過多を抑制できる。また、支持基材２が有機基板である場合や、薄化すると加熱時に反りが増大し、接着層１４との密着が低下する恐れがあるため、１５０℃より高い加熱は好ましくない。このような観点から、本工程における加熱温度は７０〜１４０℃がより好ましく、８０〜１３０℃がさらに好ましい。また、製造にかかる時間短縮と被着体との密着性両立の観点から、加熱圧着時間は０．５〜５．０秒が好ましく、０．５〜４．０秒がより好ましく、０．５〜３．０秒がさらに好ましい。
（接着層を硬化させる工程）
上記の工程により得られた圧着体Ｃを加熱し、半導体チップ１０における接着層１４を硬化してもよい。昇温及び保温には、例えば、一般的に市販されているクリーンオーブンのようなオーブンを用いることができる。また、近年のチップ積層段数の増加に伴い、より接着層と支持基材２の充てん性を向上させるために加圧オーブンを用いることもできる。チップ積層段数が増加するに従って、樹脂封止前に接着層に加わるワイヤボンドなどの熱履歴が増大して接着層の硬化が進行するため、封止充てん方式により配線段差を埋め込むことが困難になる傾向がある。封止時の充てん性が低下すると、吸湿後のリフロー処理時に未充填部位を起点とした剥離が生じて、吸湿リフロー耐性が低下すると考えられる。これに対して、封止工程の前に接着層を加圧雰囲気下で加熱硬化させることにより、配線段差の充てん性及び吸湿リフロー耐性が向上することが考えられる。加熱処理の昇温速度は、１〜３０℃／分が好ましく、２〜２０℃／分がより好ましく、３〜１５℃／分がさらに好ましい。
接着層１４の硬化後、接着層硬化体１４ｂ付きの半導体チップ１０は、図９に示されるように、ボンディングワイヤ５を介して支持基材２上の電極４と接続される。そして、複数の半導体チップ１０（図１では３枚の場合を示し、例えば１６枚の半導体チップ１０を積む場合もある）を含む積層体Ａを封止樹脂によって封止し、図１に示す半導体装置１が得られる。このようにして得られる半導体装置１としては、例えば、携帯型音楽プレーヤー（ＭＰ３）やＳＤカードに用いられるフラッシュメモリ等が挙げられる。
以上、説明したとおり、半導体装置１の製造方法では、放射線Ｌを照射することによって、積層体Ａの切断部分及び切断部分に堆積するバリが硬化するため、半導体チップ１０をピックアップする際、バリが切れ易くなり、良好なピックアップ性を確保することができる。
また、放射線Ｌの照射により、積層体の切断部分は周辺部より硬化が進行した状態となるため、接着層１４の端部のタック性が低下することから、半導体チップ１０をピックアップする際に、隣接する接着層１４同士が熱によって繋がってピックアップされる現象（ダブルダイピックアップ）も抑制される。
また、流動性の高い材料を使用した場合でも、放射線Ｌの照射により、接着層１４の端部（端面）は硬化が進行した状態になるため、接着層１４の端面が半導体チップ１０の端面の内側に引けることを抑制できる。逆に、接着層１４の過剰なはみ出しの抑制も可能となる。さらに、半導体チップの薄型化が進行すると、半導体チップが凸状に反りやすくなり、上述した引けが顕著になるが、本製造方法によれば係る問題は生じにくくなる。
また、接着層１４の硬化した端部は封止樹脂侵入抑制部として機能する。つまり、封止樹脂を封入しても、空気が引けによる窪みに閉じ込められることがなく、また窪んだ部分に封止樹脂が侵入することによって、半導体チップ表面へダメージを及ぼすなどの問題も抑制できる。
以上、本発明に係る半導体装置の製造方法及び半導体装置の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。
例えば、上述した実施形態では、接着層の構成成分としてエポキシ樹脂を例示したが、他の樹脂を用いてもよい。
以下、本発明を実施例により詳細に説明するが、本発明は、これらに制限されるものではない。
＜フィルム状接着層の作製＞
半導体装置用のフィルム状接着層（接着フィルム）を作製するための各材料を以下の通り準備した。
（ａ）ベース樹脂（熱可塑性成分）
温度計、攪拌機、冷却管及び窒素流入管を装着した３００ｍＬフラスコ中に、４，４’−オキシジフタル酸二無水物（マナック社製、製品名：ＯＤＰＡ−Ｍ）７．６ｇ（０．７ｍｏｌ）、デカメチレンビストリメリテート二無水物（黒金化成社製 ６．５ｇ（０．３ｍｏｌ））、１，３−ビス（３−アミノプロピル）−１，１，３，３−テトラメチルジシロキサン（東レダウコーニングシリコーン社製、製品名：ＢＹ１６−８７１ＥＧ）５ｇ（０．５ｍｏｌ）及びＮ−メチル−２−ピロリドン３０ｇを仕込んだ反応液を攪拌した。その後、窒素ガスを吹き込みながら１８０℃で加熱することにより、水と共にＮ−メチル−２−ピロリドンを５０％共沸除去し、ポリイミド樹脂（ベース樹脂）を得た。得られたポリイミド樹脂をＧＰＣ（ゲル浸透クロマトグラフィー）で測定したところ、ポリスチレン換算で重量平均分子量（Ｍｗ）が５２，８００であった。ＧＰＣ測定における機器等は以下のとおりである。
使用機器：日立Ｌ−６０００型（日立製作所（株）製）
検出器：Ｌ−４００００ＵＶ（日立製作所（株）製）
カラム：日立化成工業製Ｇｅｌｐａｃｋ ＧＬ−Ｓ３００ＭＤＴ−５（計２本）
試料濃度：５ｍｇ／ｍｌ
溶離液ＤＭＦ／ＴＦＨ＝１／１＋リン酸０．０６Ｍ＋臭化リチウム０．０６Ｍ
また、得られたポリイミド樹脂のＴｇを粘弾性ピークから算出されるｔａｎδにより測定したところ、７２℃であった。粘弾性測定条件は以下のとおりである。
測定装置：ティー・エイ・インスツルメント社製粘弾性アナライザー「ＲＳＡ−３」（商品名）
測定温度範囲：−５０℃〜３００℃
周波数：１ＨＺ
昇温：５℃／ｍｉｎ
（ｂ）エポキシ樹脂
２−［４−（２，３エポキシプロポキシ）フェニル］−２−［４−［１，１−ビス［４−（［２，３エポキシプロポキシ］フェニル）］エチル］フェニル］プロパン（製品名：ＶＧ３１０１Ｌ、（株）プリンテック製）
（ｃ）硬化剤
４，４’−（１−（４−（１−（４−ヒドロキシフェニル）−１−メチルエチル）−フェニル）−エチリデン）−ビスフェノ−ル（製品名：ＴｒｉｓＰ−ＰＡ−ＭＦ、本州化学工業（株）製）
（ｄ）硬化促進剤
２−フェニル−４−メチルイミダゾ−ル（製品名：２Ｐ４ＭＺ、四国化成工業（株）製）
（ｅ）フィラー
酸化ケイ素（平均粒径５μｍ）（製品名：Ｈ２６、ＣＩＫナノテック製）
酸化ケイ素（平均粒径０．５μｍ）（製品名：Ｈ２７、ＣＩＫナノテック製）
（ｆ）その他成分
ナジイミド樹脂：下記一般式（１）で示す構造を有するキシリレン型ビスアリルナジイミド（製品名：ＢＡＮＩ−Ｘ、丸善石油化学製）
Figure 0006028461
アクリレート：エトキシ化ビスフェノールＦジアクリレート（製品名：Ｒ−７１２、日本化薬製）
ビスマレイミド：２，２’−ビス［４−（４−マレイミドフェノキシ）フェニル］プロパン（製品名：ＢＭＩ−８０、ケイ・アイ化成製）
開始剤：
（２，４，６−トリオキソ−１，３，５−トリアジン−１，３，５（２Ｈ，４Ｈ，６Ｈ）−トリイル）トリ−２，１−エタンジイルトリアクリラ−ト（製品名：Ａ９３００、新中村化学工業（株）製）
１，１−ビス（ｔｅｒｔ−ブチルペルオキシ）シクロヘキサン（製品名：トリゴノックス２２−７０Ｅ、化薬アクゾ（株）製）
次に、エポキシ樹脂１３質量部、硬化促進剤２質量部、ナジイミド樹脂１５質量部、アクリレート１５質量部、硬化剤５質量部、ビスマレイミド２０質量部及び開始剤１質量部をベース樹脂１００質量部に加えた後、フィラー（上記Ｈ２６、Ｈ２７を２：１の割合で配合）を全質量に対して４０質量％となるよう加え、フィルム塗工ワニスを調合した。
このフィルム塗工ワニスを、剥離処理済みのポリエチレンテレフタレート（ＰＥＴ）フィルム上に塗布し、１２０℃で８分間加熱した。これにより、ポリエチレンテレフタレートフィルム上に、厚さ２５μｍのフィルム状接着層（ダイボンディングフィルム）を得た。
＜ダイシングテープの作製＞
まず、主モノマーとして２−エチルヘキシルアクリレートとメチルメタクリレートを用い、官能基モノマーとしてヒドロキシエチルメタクリレートとアクリル酸を用いて、溶液重合法にてアクリル共重合体を得た。この合成したアクリル共重合体の重量平均分子量は４０万であり、Ｔｇは−３８℃であった。このアクリル共重合体１００重量部に対し、多官能イソシアネート架橋剤（三菱化学株式会社製）を１５重量部配合した粘着剤溶液を調製し、シリコーン系離型剤を塗布したニ軸延伸ポリエステルフィルムセパレータ（厚さ３８μm）の上に乾燥時の粘着剤厚さが１０μｍになるよう塗工乾燥した。更に、ポリオレフィンフィルム（厚さ１００μｍ）を粘着剤面にラミネートした。この多層フィルムを室温で１週間放置し、十分にエージングを行った後、ダイシングテープ（総厚み１１０μｍ）として試験に使用した。
＜評価用ウェハの作製＞
直径１２インチの半導体ウェハ表面に、回路保護層としてワニス（日立化成デュポンマイクロシステムズ社製、製品名：ＨＤ−８８２０）を製膜し、厚さ７μｍの回路保護層付き半導体ウェハを得た。次に、裏面仕上げをドライポリッシュとし、回路保護層を含めた半導体ウェハを５０μｍまで研削し、評価用ウェハとした。
＜接着フィルム付き半導体チップの作製＞
上記のようにして得られた各半導体装置用接着フィルムと評価用ウェハとを、ホットロールラミネータ（株式会社ＪＣＭ社製、製品名：ＤＭ−３００−Ｈ）を用いて６０℃で貼り合わせた。そして、接着フィルムのＰＥＴフィルムを剥離し、接着フィルムとダイシングテープの粘着層とを貼り合わせ、サンプル（半導体装置製造用接着シート付き半導体ウェハ）を得た。
＜ダイシング工程＞
次に、株式会社ディスコ社製のフルオートダイサー「ＤＦＤ−６３６１」を用いて、各サンプルを切断した。サンプルの切断では、直径２５０ｍｍの開口を有する円環状のリングフレームを用いた。また、ブレード１枚で加工が完了するシングルカット方式を採用し、株式会社ディスコ社製のダイシングブレード「ＮＢＣ−ＺＨ１０４Ｆ−ＳＥ ２７ＨＤＢＢ」をブレードとして用いた。切断条件は、ブレード回転数４５，０００ｒｐｍ、切断速度を３０ｍｍ／ｓ又は６０ｍｍ／ｓにて行った。切断時のブレードハイトは、ダイシングテープを０〜７６μｍ切り込む設定とした。半導体ウェハは１０×１０ｍｍのサイズに切断し、切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射したものと照射しないものを作製し、接着フィルム付き半導体チップを得た。
＜バリの評価＞
本ダイシング工程において、ダイシング後のダイシングテープから接着フィルム付のチップを剥離し、ダイシングテープ表面及び接着フィルム付チップの側面を、電子顕微鏡（フィリップス社製、製品名：ＸＬ３０）を用いて観察し、バリが無いものを良好（Ａ）、あるものを不良（Ｂ）とした。
＜ピックアップ性評価＞
上記方法で作製した各接着フィルム付き半導体チップを、ルネサス東日本セミコンダクタ社製「フレキシブルダイボンダーＤＢ−７３０」を使用し、ピックアップ性評価を行った。
具体的には、上記で得た１２インチ対応リングフレーム付きサンプルを６ｍｍ量エキスパンドし、ピックアップ用コレットにより６０℃の熱板上の基板に連続してピックアップを行った。ピックアップ用コレットにはマイクロメカニクス社製「ＲＵＢＢＥＲ ＴＩＰ １３−０８７Ｅ−３３（サイズ：１０×１０ｍｍ）」、突上げピンにマイクロメカニクス社製「ＥＪＥＣＴＯＲ ＮＥＥＤＬＥ ＳＥＮ２−８３−０５（直径：０．７ｍｍ、先端形状：直径３５０μｍの半円）」を用いた。突上げピンは、ピン中心間隔４．２ｍｍで９本配置した。ピックアップ時のピンの突上げ速度は１０ｍｍ／ｓ、突上げ高さは５００μｍという条件でピックアップした。このようにして２０チップを連続でピックアップし、チップ割れやピックアップミス、ダブルダイピックアップが発生しなかった場合を良好（Ａ）、１チップでもチップ割れやピックアップミスが発生した場合を不良（Ｂ）とした。
＜接着層ヒケ有無評価＞
上記ピックアップ性評価にて得られた接着層付き半導体装置（半導体チップ）を、配線付き基板に積層した。具体的には、フレキシブルダイボンダー（ルネサス東日本セミコンダクタ社製、製品名：ＤＢ−７３０）を用い、熱板表面温度１２０℃、荷重１０Ｎ（０．１ＭＰａ）、時間１秒にて積層（圧着）を行った（未硬化サンプル）。更に、積層した未硬化サンプルをクリーンオーブン（ＥＳＰＥＣ社製、製品名：ＣＬＥＡＮ ＯＶＥＮ ＰＶＨＣ−２１１）を用いて加熱処理し、接着層硬化サンプルを作製した。接着層を硬化させる条件は室温から１２０℃まで昇温速度３℃／分又は１０℃／分で昇温後、１２０℃で１時間保持する条件とした。各実施例及び比較例の硬化サンプル及び未硬化サンプルについて、環境対応型電子顕微鏡（フィリップス社製、製品名：ＸＬ−３０）を用いてチップ側面部を観察し、接着層がチップ端部より内側まで引けているもの（未硬化サンプルについて圧着時の引け、硬化サンプルについては硬化時の引け）を不良（Ｂ）、チップ端部より適度にはみ出しているもの（未硬化サンプルについて圧着時のはみ出し、硬化サンプルについては硬化時のはみ出し）を良好（Ａ）とした。
＜ワークライフ評価＞
上記で得られた接着フィルム付き半導体チップを室温（２５℃）で１ヶ月間放置し、放置後のチップ間の接着フィルム状態について環境対応型電子顕微鏡（フィリップス社製、製品名：ＸＬ−３０）を用いて観察した。初期にダイシングされて分離していた接着層同士が融着を起こしているものを不良（Ｂ）、起こしていないものを良好（Ａ）とした。
実施例１〜７及び比較例１〜６の切断条件、切削速度、紫外線照射条件及び圧着後の加熱処理の昇温速度は以下のとおりである。
（実施例１）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度３℃／分で行った。
（実施例２）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度１０℃／分で行った。
（実施例３）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度６０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度３℃／分で行った。
（実施例４）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度６０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度１０℃／分で行った。
（実施例５）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（５μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度３℃／分で行った。
（実施例６）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（５７μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度３℃／分で行った。
（実施例７）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（６６μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、半導体チップ側から紫外線を２，０００ｍＪ／ｃｍ２照射した。圧着後の加熱処理は昇温速度３℃／分で行った
（比較例１）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度６０ｍｍ／sで切断後、紫外線を照射せずに使用した。圧着後の加熱処理は昇温速度１０℃／分で行った。
（比較例２）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度６０ｍｍ／sで切断後、紫外線を照射せずに使用した。圧着後の加熱処理は昇温速度３℃／分で行った。
（比較例３）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（２５μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、紫外線を照射せずに使用した。圧着後の加熱処理は昇温速度１０℃／分で行った。
（比較例４）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてフィルム状接着層を完全に切断し、ダイシングテープには切り込まない条件で切削速度３０ｍｍ／sで切断後、紫外線を照射せずに使用した。圧着後の加熱処理は昇温速度３℃／分で行った。
（比較例５）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（６６μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、紫外線を照射せずに使用した。圧着後の加熱処理は昇温速度３℃／分で行った。
（比較例６）
半導体ウェハ、フィルム状接着層及びダイシングテープを上から順に積層し、回転刃にてダイシングテープの一部（７７μｍ）まで切り込む条件で切削速度３０ｍｍ／sで切断後、紫外線を照射せずに使用した。圧着後の加熱処理は昇温速度３℃／分で行った。
測定結果を表１及び表２に示す。
Figure 0006028461
Figure 0006028461
以上の評価をした結果、実施例１〜７では、ピックアップ性及び引けの状態はいずれも良好な結果となった。一方、比較例１〜６では、ピックアップ性又は引けの状態の少なくとも一方が不良となった。
１…半導体装置、２…支持基材、１０…半導体チップ、１４，４０…接着層、１４ａ…放射線硬化部（封止樹脂侵入抑制部）、１４ｂ…接着層硬化体、３０…半導体ウェハ、５０…ダイシングテープ、Ａ…積層体、Ｂ…回転刃、Ｌ…放射線。

Claims (6)

  1. 放射線硬化成分を含む接着層を半導体ウェハの一方の面に積層し、ダイシングテープを前記接着層の一方の面に積層した積層体を準備する工程と、
    前記積層体の前記半導体ウェハを切断手段によって複数の個片に切断するとともに、前記接着層を切断し且つ前記ダイシングテープに切り込みを入れる工程と、
    前記半導体ウェハの他方の面側から前記積層体に放射線を照射する工程と、
    複数に切断され且つ放射線を照射された前記半導体ウェハの個片及び当該個片に積層した前記接着層の一部を有する半導体チップを、前記積層体から取得する工程と、
    当該半導体チップを含む半導体装置を製造する工程と、
    を備える半導体装置の製造方法。
  2. 前記ダイシングテープの切り込みは、前記ダイシングテープの厚みの１〜７０％である、請求項１に記載の製造方法。
  3. 前記接着層の厚みは１〜１５０μｍである、請求項１又は２記載の製造方法。
  4. 前記接着層がフィルム状である、請求項１〜３の何れか一項記載の製造方法。
  5. 前記切断手段が回転刃である、請求項１〜４の何れか一項記載の製造方法。
  6. 前記半導体装置を製造する工程において、前記半導体チップを支持基材に加熱圧着すると共に、封止樹脂によって前記半導体チップを封止する、請求項１〜５の何れか一項に記載の製造方法。
JP2012185740A 2012-08-24 2012-08-24 半導体装置の製造方法及び半導体装置 Active JP6028461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012185740A JP6028461B2 (ja) 2012-08-24 2012-08-24 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185740A JP6028461B2 (ja) 2012-08-24 2012-08-24 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2014045034A JP2014045034A (ja) 2014-03-13
JP6028461B2 true JP6028461B2 (ja) 2016-11-16

Family

ID=50396115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185740A Active JP6028461B2 (ja) 2012-08-24 2012-08-24 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP6028461B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069559A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
JP6860122B1 (ja) * 2019-05-10 2021-04-14 昭和電工マテリアルズ株式会社 ピックアップ性の評価方法、ダイシング・ダイボンディング一体型フィルム、ダイシング・ダイボンディング一体型フィルムの評価方法及び選別方法、並びに半導体装置の製造方法
CN113348533B (zh) * 2019-05-10 2022-06-03 昭和电工材料株式会社 拾取性的评价方法、切晶粘晶一体型膜及其评价方法及分选方法、半导体装置的制造方法
WO2024004211A1 (ja) * 2022-07-01 2024-01-04 株式会社レゾナック 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680693B2 (ja) * 2005-06-20 2011-05-11 リンテック株式会社 板状部材の分割装置
JP5569148B2 (ja) * 2009-05-28 2014-08-13 日立化成株式会社 ダイシングテープ、ダイシングテープ一体型接着シート、半導体装置及び半導体装置の製造方法
JP2011018805A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP5488001B2 (ja) * 2010-01-28 2014-05-14 日立化成株式会社 接着剤付半導体チップの製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014045034A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6414296B2 (ja) 接着シート及び半導体装置の製造方法
JP5109239B2 (ja) 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
JP7298613B2 (ja) 半導体装置の製造方法、熱硬化性樹脂組成物及びダイシング・ダイボンディング一体型フィルム
JPWO2005112091A1 (ja) 粘接着シート並びにそれを用いた半導体装置及びその製造方法
WO2006040945A1 (ja) 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
JP2011187571A (ja) ダイシング・ダイボンドフィルム
JP5364991B2 (ja) 半導体用接着剤組成物、半導体用接着シート及び半導体装置
JP2006303472A (ja) ダイシング・ダイボンドフィルム
WO2010131575A1 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP5499516B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP2008231366A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP6028461B2 (ja) 半導体装置の製造方法及び半導体装置
JP2017005160A (ja) ウエハ加工用テープ
JP5807340B2 (ja) ダイシングテープ一体型接着シート
JP2013038181A (ja) ダイシング・ダイボンドフィルム
JP4309710B2 (ja) 半導体用接着フィルム、ダイシングフィルムおよび半導体装置
JP5499772B2 (ja) 半導体用接着部材、半導体用接着剤組成物、半導体用接着フィルム、積層体及び半導体装置の製造方法
JP2007227575A (ja) レーザーダイシング用ダイシングダイボンドシート
JP4372463B2 (ja) 半導体装置の製造方法
JP6028459B2 (ja) 半導体装置の製造方法及び半導体装置
JP2013219309A (ja) 半導体装置製造用テープ、半導体装置、及び半導体装置の製造方法
WO2020195981A1 (ja) 半導体装置の製造方法、ダイボンディングフィルム、及びダイシング・ダイボンディング一体型接着シート
JP6028460B2 (ja) 半導体装置の製造方法及び半導体装置
JP2013187376A (ja) 半導体装置用接着フィルム、半導体装置の製造方法及びそれを用いた半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R151 Written notification of patent or utility model registration

Ref document number: 6028461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350