KR20120040238A - 반도체용 필름 및 반도체 장치의 제조 방법 - Google Patents

반도체용 필름 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120040238A
KR20120040238A KR1020127003497A KR20127003497A KR20120040238A KR 20120040238 A KR20120040238 A KR 20120040238A KR 1020127003497 A KR1020127003497 A KR 1020127003497A KR 20127003497 A KR20127003497 A KR 20127003497A KR 20120040238 A KR20120040238 A KR 20120040238A
Authority
KR
South Korea
Prior art keywords
film
adhesion layer
layer
adhesive layer
semiconductor
Prior art date
Application number
KR1020127003497A
Other languages
English (en)
Inventor
히로유키 야스다
다카시 히라노
나오야 오다
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20120040238A publication Critical patent/KR20120040238A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/15—Sheet, web, or layer weakened to permit separation through thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24983—Hardness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

반도체용 필름은, 지지 필름, 제 2 점착층, 제 1 점착층 및 접착층이 이 순서대로 적층되어 이루어지는 것으로, 접착층 상에 반도체 웨이퍼를 적층시키고, 이 반도체 웨이퍼를 다이싱에 의해 개편화할 때에 반도체 웨이퍼를 지지함과 함께, 개편화되어 이루어지는 반도체 소자를 픽업할 때에, 제 1 점착층과 접착층 사이가 선택적으로 박리되도록 구성되어 있다. 이 반도체용 필름은, 제 1 점착층의 평균 두께는 20 ? 100 ㎛ 인 것을 특징으로 한다. 이로써, 다이싱시에 형성되는 절입의 선단을 제 1 점착층 내에 멈추게 하는 제어를 용이하고 또한 확실히 실시하는 것을 가능하게 하여, 절입이 지지 필름에 도달하는 것에 따른 문제를 방지할 수 있다.

Description

반도체용 필름 및 반도체 장치의 제조 방법{FILM FOR SEMICONDUCTOR AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 반도체용 필름 및 반도체 장치의 제조 방법에 관한 것이다.
최근의 전자기기의 고기능화 및 모바일 용도로의 확대에 대응하여 반도체 장치의 고밀도화, 고집적화 요구가 강해져, IC 패키지의 대용량 고밀도화가 진행되고 있다.
이러한 반도체 장치의 제조 방법에 있어서는, 먼저 규소, 갈륨, 비소 등으로 이루어지는 반도체 웨이퍼에 접착 시트를 첩부 (貼付) 하고, 반도체 웨이퍼의 주위를 웨이퍼 링으로 고정시키면서 다이싱 공정에서 상기 반도체 웨이퍼를 개개의 반도체 소자로 절단 분리 (개편화 (個片化)) 한다. 이어서, 개편화한 개개의 반도체 소자끼리를 떼어놓는 익스팬딩 공정과, 개편화한 반도체 소자를 픽업하는 픽업 공정을 실시한다. 그 후, 픽업한 반도체 소자를 금속 리드 프레임 또는 기판 (예를 들어 테이프 기판, 유기 경질 기판 등) 에 탑재하기 위한 다이 본딩 공정으로 이송한다. 이로써, 반도체 장치가 얻어진다.
또한, 다이 본딩 공정에서는, 픽업한 반도체 소자를 다른 반도체 소자 상에 적층함으로써, 1 개의 패키지 내에 복수의 반도체 소자를 탑재한 칩 스택형의 반도체 장치를 얻을 수도 있다.
이러한 반도체 장치의 제조 방법에 있어서 사용되는 접착 시트로는, 기재 필름 상에 제 1 점접착제층과 제 2 점접착제층을 이 순서대로 적층하여 이루어지는 것이 알려져 있다 (예를 들어, 특허문헌 1 참조).
이 접착 시트는, 반도체 웨이퍼에 첩부된 상태로 전술한 다이싱 공정에 제공된다. 다이싱 공정에서는 다이싱 블레이드의 선단 (先端) 이 기재 필름에 도달하도록 절입을 형성함으로써, 반도체 웨이퍼와 2 층의 점접착제층이 복수의 부분으로 개편화된다. 그리고, 픽업 공정에서는 기재 필름과 2 층의 점접착제층의 계면에서 박리가 일어나, 개편화된 반도체 소자가, 개편화된 2 층의 점접착제층과 함께 픽업된다. 픽업된 2 층의 점접착제층은, 다이 본딩 공정에 있어서, 개편화된 반도체 소자와 금속 리드 프레임 (또는 기판) 사이의 접착을 담당하게 된다.
그러나, 반도체 장치의 제조에 있어서는, 우수한 픽업성, 즉 픽업 공정에 있어서 반도체 소자에 쪼개짐이나 결락 등의 문제를 발생시키지 않고, 박리해야 할 계면 (특허문헌 1 의 경우, 기재 필름과 2 층의 점접착제층의 계면) 에서 용이하고 또한 확실히 박리를 일으키게 하는 특성이 요구되는데, 종래의 방법에서는 그것이 불충분하다는 문제가 있었다.
일본 공개특허공보 2004-43761호
또한, 다이싱 블레이드가 기재 필름에 도달하면, 기재 필름이 깎여, 그 깎인 부스러기가 발생한다. 이 깎인 부스러기는, 절입을 통해서 점접착제층의 주변이나 반도체 소자의 주변으로 이동하여, 반도체 소자의 픽업시에 걸림을 일으키거가, 다이 본딩 공정에 있어서 반도체 소자와 금속 리드 프레임이나 기판과의 사이로 침입하거나, 나아가서는 반도체 소자에 부착되거나 하여, 여러 가지 문제의 발생을 초래한다.
본 발명의 목적은, 픽업성의 향상을 도모하고, 반도체 소자에 대한 문제의 발생을 방지하면서, 신뢰성이 높은 반도체 장치를 제조할 수 있는 반도체용 필름, 및 이러한 반도체용 필름을 사용한 반도체 장치의 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명은,
접착층과 적어도 1 층의 점착층과 지지 필름이 이 순서대로 적층되어 이루어지고, 상기 접착층의 상기 점착층과 반대측의 면에 반도체 웨이퍼를 적층시켜, 이 상태에서 그 반도체 웨이퍼 및 상기 접착층을 절단하여 각각 개편화하고, 얻어진 개편을 상기 지지 필름으로부터 픽업할 때에 사용하는 반도체용 필름으로서,
상기 점착층은, 평균 두께가 20 ? 100 ㎛ 인 층을 포함하고 있는 것을 특징으로 하는 반도체용 필름이다.
이러한 본 발명에 의하면, 반도체용 필름이, 다이싱 쏘우의 위치 정밀도에 비하여 충분히 두꺼운 점착층을 갖고 있기 때문에, 다이싱 블레이드의 선단을 점착층 내에 멈추게 하도록 다이싱의 깊이를 제어하는 것을 용이하고 또한 확실히 실시할 수 있다. 이와 같이 다이싱을 실시함으로써, 지지 필름의 깎인 부스러기가 발생할 수 없기 때문에, 깎인 부스러기가 접착층의 주변이나 반도체 웨이퍼의 주변으로 이동하여 생기는 여러 가지 문제를 방지할 수 있다. 따라서, 본 발명에 의하면, 반도체 장치의 제조 수율을 높임과 함께, 신뢰성이 높은 반도체 장치를 제조할 수 있는 반도체용 필름이 얻어진다.
또한, 본 발명의 반도체용 필름에서는, 상기 점착층은 복수의 층으로 구성되어 있는 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 복수의 층은, 상기 반도체 웨이퍼측에 위치하는 평균 두께가 20 ? 100 ㎛ 인 제 1 점착층과, 이 제 1 점착층의 상기 지지 필름측에 인접하고, 상기 제 1 점착층보다 점착성이 큰 제 2 점착층을 포함하고 있는 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 접착층의 외주연 (外周緣) 및 상기 제 1 점착층의 외주연은 각각, 상기 제 2 점착층의 외주연보다 내측에 위치하고 있는 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 제 2 점착층의 평균 두께는 상기 제 1 점착층의 평균 두께보다 작은 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 제 2 점착층의 경도는 상기 제 1 점착층의 경도보다 작은 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 제 1 점착층의 쇼어 D 경도는 20 ? 60 인 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 개편화한 후의 상기 반도체 웨이퍼에 있어서, 상기 개편의 가장자리부를 상기 점착층으로부터 박리시킬 때에 측정되는 밀착력을 a (N/㎝) 로 하고, 상기 개편의 상기 가장자리부 이외의 부분을 상기 점착층으로부터 박리시킬 때에 측정되는 밀착력을 b (N/㎝) 로 했을 때, a/b 가 1 이상 4 이하인 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 밀착력 b 는 0.05 ? 0.3 (N/㎝) 인 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 점착층의 상기 접착층측의 면의 상기 반도체 웨이퍼를 적층시키는 영역에, 상기 반도체 웨이퍼와의 적층에 앞서 미리 자외선이 조사되어 있는 것이 바람직하다.
또한, 본 발명의 반도체용 필름에서는, 상기 반도체 웨이퍼 및 상기 접착층을 절단하여 각각 개편화할 때에, 상기 절단에 의해 생기는 절입의 최심부 (最深部) 가, 상기 평균 두께가 20 ? 100 ㎛ 인 층 내에 위치하도록 하여 사용되는 것인 것이 바람직하다.
상기 목적을 달성하기 위해서, 본 발명은,
상기 반도체용 필름의 상기 접착층과 반도체 웨이퍼가 접하도록, 상기 반도체용 필름과 반도체 웨이퍼를 적층하여 이루어지는 적층체를 준비하는 제 1 공정과,
상기 반도체 웨이퍼측에서부터 상기 적층체에 절입을 형성함으로써, 상기 반도체 웨이퍼를 개편화하여, 복수의 반도체 소자를 얻는 제 2 공정과,
상기 반도체 소자를 픽업하는 제 3 공정을 갖고,
상기 절입은 그 최심부가, 상기 평균 두께가 20 ? 100 ㎛ 인 층 내에 위치하도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
이러한 본 발명에 의하면, 절입의 선단을 점착층 내에 멈추게 함으로써, 반도체 웨이퍼 및 접착층은 개편화되지만, 점착층은 개편화되지 않기 때문에, 점착층에 있어서의 면 방향의 이어짐이 유지되어, 점착층과 지지 필름의 밀착력 저하가 방지된다. 이로써, 픽업시에, 점착층과 지지 필름의 사이를 박리시키지 않고서, 접착층과 점착층 사이에서 확실하게 박리를 일으킬 수 있어, 픽업성의 향상을 꾀할 수 있다.
또한, 반도체용 필름이 갖는 점착층이, 반도체 웨이퍼측의 제 1 점착층과 지지 필름측의 제 2 점착층의 2 층으로 구성되어 있는 경우에는, 절입의 선단이 제 1 점착층 내에 멈추도록 다이싱함으로써, 제 2 점착층에 함유된 물질이 절입을 통해서 스며나오는 것을 방지하여, 이것에 의해 개편의 픽업이 저해되는 것을 방지할 수 있다. 그 결과, 픽업되는 반도체 소자에 쪼개짐이나 결락 등의 문제가 생기는 것을 방지할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 1 개의 상기 절입에 있어서, 상기 접착층과 상기 점착층의 계면으로부터 선단측 부분의 횡단면적은 5×10-5 ? 300×10-5 ㎟ 인 것이 바람직하다.
도 1 은, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태를 설명하기 위한 도면 (종단면도) 이다.
도 2 는, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태를 설명하기 위한 도면 (종단면도) 이다.
도 3 은, 본 발명의 반도체용 필름을 제조하는 방법을 설명하기 위한 도면이다.
도 4 는, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 2 실시형태를 설명하기 위한 도면 (종단면도) 이다.
이하, 본 발명의 반도체용 필름 및 반도체 장치의 제조 방법에 관해서 첨부 도면에 나타내는 바람직한 실시형태에 기초하여 상세히 설명한다.
<제 1 실시형태>
먼저, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태에 관해서 설명한다.
도 1 및 도 2 는, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태를 설명하기 위한 도면 (종단면도), 도 3 은, 본 발명의 반도체용 필름을 제조하는 방법을 설명하기 위한 도면이다. 또, 이하의 설명에서는, 도 1 내지 도 3 중의 상측을 「상」, 하측을 「하」라고 한다.
[반도체용 필름]
도 1 에 나타내는 반도체용 필름 (10) 은, 지지 필름 (4) 과, 제 1 점착층 (1) 과, 제 2 점착층 (2) 과, 접착층 (3) 을 갖고 있다. 보다 상세하게는, 반도체용 필름 (10) 은, 지지 필름 (4) 상에, 제 2 점착층 (2) 과, 제 1 점착층 (1) 과, 접착층 (3) 을 이 순서대로 적층하여 이루어지는 것이다.
이러한 반도체용 필름 (10) 은, 도 1(a) 에 나타내는 바와 같이, 접착층 (3) 의 상면에 반도체 웨이퍼 (7) 를 적층시키고, 반도체 웨이퍼 (7) 를 다이싱에 의해 개편화할 때에 반도체 웨이퍼 (7) 를 지지함과 함께, 개편화된 반도체 웨이퍼 (7) (반도체 소자 (71)) 를 픽업할 때에, 제 1 점착층 (1) 과 접착층 (3) 사이가 선택적으로 박리됨으로써, 픽업한 반도체 소자 (71) 를 절연 기판 (5) 상에 접착하기 위한 접착층 (31) 을 제공하는 기능을 갖는 것이다.
또한, 지지 필름 (4) 의 외주부 (41) 및 제 2 점착층 (2) 의 외주부 (21) 는, 각각 제 1 점착층 (1) 의 외주연 (11) 을 넘어서 외측에 존재하고 있다.
이 중, 외주부 (21) 에는, 웨이퍼 링 (9) 이 첩부된다. 이로써, 반도체 웨이퍼 (7) 가 확실하게 지지되게 된다.
여기서, 반도체용 필름 (10) 은, 제 1 점착층 (1) 의 평균 두께가 20 ? 100 ㎛ 인 것에 특징을 갖는 것이다.
이러한 제 1 점착층 (1) 을 구비하는 반도체용 필름 (10) 에 의하면, 반도체 웨이퍼 (7) 를 다이싱할 때에, 다이싱 블레이드의 선단 (최심부) 을 제 1 점착층 (1) 내에 멈추게 하는 다이싱 깊이의 제어를 용이하고 또한 확실히 실시할 수 있다. 이와 같이 하면, 다이싱 블레이드가 지지 필름 (4) 에 도달하지 않기 때문에, 지지 필름 (4) 의 깎인 부스러기는 발생할 수 없다. 이 때문에, 후술하는 바와 같은 깎인 부스러기에 따른 문제가 확실히 해소되게 된다. 그 결과, 반도체 장치 (100) 의 제조 수율이 향상됨과 함께, 신뢰성이 높은 반도체 장치 (100) 를 얻을 수 있다.
이하, 반도체용 필름 (10) 의 각 부의 구성에 관해서 순차적으로 상세히 서술한다.
(제 1 점착층)
제 1 점착층 (1) 은 일반적인 점착제로 구성되어 있다. 구체적으로는, 제 1 점착층 (1) 은, 아크릴계 점착제, 고무계 점착제 등을 함유하는 제 1 수지 조성물로 구성되어 있다.
아크릴계 점착제로는, 예를 들어 (메트)아크릴산 및 그들의 에스테르로 구성되는 수지, (메트)아크릴산 및 그들의 에스테르와, 그들과 공중합 가능한 불포화 단량체 (예를 들어 아세트산비닐, 스티렌, 아크릴니트릴 등) 의 공중합체 등을 들 수 있다. 또한, 이들 수지를 2 종류 이상 혼합해도 된다.
또한, 이들 중에서도 (메트)아크릴산메틸, (메트)아크릴산에틸헥실 및 (메트)아크릴산부틸로 이루어지는 군에서 선택되는 1 종 이상과, (메트)아크릴산하이드록시에틸 및 아세트산비닐 중에서 선택되는 1 종 이상의 공중합체가 바람직하다. 이로써, 제 1 점착층 (1) 이 점착하는 상대 (피착체) 와의 밀착성이나 점착성의 제어가 용이해진다.
또한, 제 1 수지 조성물에는, 점착성 (접착성) 을 제어하기 위해서 우레탄아크릴레이트, 아크릴레이트 모노머, 다가 이소시아네이트 화합물 (예를 들어, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트) 등의 이소시아네이트 화합물 등의 모노머 및 올리고머를 첨가해도 된다.
그리고 제 1 수지 조성물에는, 제 1 점착층 (1) 을 자외선 등에 의해 경화시키는 경우, 광중합 개시제로서 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물, 벤조페논계 화합물, 벤조인계 화합물, 벤조인이소부틸에테르계 화합물, 벤조인벤조산메틸계 화합물, 벤조인벤조산계 화합물, 벤조인메틸에테르계 화합물, 벤질피닐술파이드계 화합물, 벤질계 화합물, 디벤질계 화합물, 디아세틸계 화합물 등을 첨가해도 된다.
또한, 접착 강도 및 전단 (剪斷) 강도를 높일 목적에서, 로진 수지, 테르펜 수지, 쿠마론 수지, 페놀 수지, 스티렌 수지, 지방족계 석유 수지, 방향족계 석유 수지, 지방족 방향족계 석유 수지 등의 점착 부여재 등을 첨가해도 된다.
이러한 제 1 점착층 (1) 의 평균 두께는, 전술한 바와 같이 20 ? 100 ㎛ 가 되는데, 특히 30 ? 80 ㎛ 정도인 것이 바람직하다. 두께가 상기 하한치 미만이면 충분한 점착력을 확보하기가 어려워지는 경우가 있고, 한편, 두께가 상기 상한치를 초과해도, 후술하는 그 효과는 그 이상을 기대할 수 없고, 반대로 두께가 현저하게 불균일해지거나, 성막 시간이 지나치게 걸릴 우려가 있다. 두께가 상기 범위 내이면, 제 1 점착층 (1) 이 필요 충분하게 두꺼운 것이 되기 때문에, 다이싱시에, 다이싱 블레이드의 선단을 제 1 점착층 (1) 내에 멈추게 하는 제어가 용이해진다. 이 때문에, 제 1 점착층 (1) 은, 다이싱성 및 픽업성이 우수한 것이 된다.
(제 2 점착층)
제 2 점착층 (2) 은, 전술한 제 1 점착층 (1) 보다 점착성이 높은 것이다. 이로써, 제 1 점착층 (1) 과 접착층 (3) 사이보다 제 2 점착층 (2) 과 웨이퍼 링 (9) 사이가 강고하게 점착하게 되어, 제 2 공정에 있어서는, 반도체 웨이퍼 (7) 를 다이싱하여 개편화할 때에, 제 2 점착층 (2) 과 웨이퍼 링 (9) 사이가 확실히 고정되게 된다. 그 결과, 반도체 웨이퍼 (7) 의 위치 어긋남이 확실하게 방지되어, 반도체 소자 (71) 의 치수 정밀도의 저하를 방지할 수 있다.
제 2 점착층 (2) 에는, 전술한 제 1 점착층 (1) 과 동일한 것을 사용할 수 있다. 구체적으로는, 제 2 점착층 (2) 은 아크릴계 점착제, 고무계 점착제 등을 함유하는 제 2 수지 조성물로 구성되어 있다.
아크릴계 점착제로는, 예를 들어 (메트)아크릴산 및 그들의 에스테르로 구성되는 수지, (메트)아크릴산 및 그들의 에스테르와, 그들과 공중합 가능한 불포화 단량체 (예를 들어 아세트산비닐, 스티렌, 아크릴니트릴 등) 의 공중합체 등이 사용된다. 또한, 이러한 공중합체를 2 종류 이상 혼합해도 된다.
또한, 이들 중에서도 (메트)아크릴산메틸, (메트)아크릴산에틸헥실 및 (메트)아크릴산부틸로 이루어지는 군에서 선택되는 1 종 이상과, (메트)아크릴산하이드록시에틸 및 아세트산비닐 중에서 선택되는 1 종 이상의 공중합체가 바람직하다. 이로써, 제 2 점착층 (2) 이 점착하는 상대 (피착체) 와의 밀착성이나 점착성의 제어가 용이해진다.
또한, 제 2 수지 조성물에는, 점착성 (접착성) 을 제어하기 위해서 우레탄아크릴레이트, 아크릴레이트 모노머, 다가 이소시아네이트 화합물 (예를 들어, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트) 등의 이소시아네이트 화합물 등의 모노머 및 올리고머를 첨가해도 된다.
그리고, 제 2 수지 조성물에는, 제 1 수지 조성물과 동일한 광중합 개시제를 첨가해도 된다.
또한, 접착 강도 및 전단 강도를 높일 목적에서, 로진 수지, 테르펜 수지, 쿠마론 수지, 페놀 수지, 스티렌 수지, 지방족계 석유 수지, 방향족계 석유 수지, 지방족 방향족계 석유 수지 등의 점착 부여재 등을 첨가해도 된다.
이러한 제 2 점착층 (2) 의 평균 두께는, 바람직하게는 제 1 점착층 (1) 의 평균 두께보다 작아지도록 설정된다. 이로써, 반도체용 필름 (10) 의 막두께 균일성이 저하되는 것을 방지하면서, 제 2 점착층 (2) 에 필요 충분한 점착성이 부여된다.
구체적으로는, 제 2 점착층 (2) 의 평균 두께는, 1 ? 100 ㎛ 정도인 것이 바람직하고, 특히 3 ? 20 ㎛ 정도인 것이 보다 바람직하다. 두께가 상기 하한치 미만이면 충분한 점착력을 확보하기가 곤란해지는 경우가 있고, 상기 상한치를 초과해도 특히 우수한 효과가 얻어지지 않는다. 또한, 제 2 점착층 (2) 은, 제 1 점착층 (1) 보다도 유연성이 높기 때문에, 제 2 점착층 (2) 의 평균 두께가 상기 범위 내이면, 제 2 점착층 (2) 의 형상 추종성이 확보되어, 반도체용 필름 (10) 의 반도체 웨이퍼 (7) 에 대한 밀착성을 보다 높일 수 있다.
(접착층)
접착층 (3) 은, 예를 들어 열가소성 수지와 열경화성 수지를 함유하는 제 3 수지 조성물로 구성되어 있다. 이러한 수지 조성물은, 필름 형성능, 접착성 및 경화 후의 내열성이 우수하다.
이 중 열가소성 수지로는, 예를 들어 폴리이미드 수지, 폴리에테르이미드 수지 등의 폴리이미드계 수지, 폴리아미드 수지, 폴리아미드이미드 수지 등의 폴리아미드계 수지, 아크릴계 수지, 페녹시 수지 등을 들 수 있다. 이들 중에서도 아크릴계 수지가 바람직하다. 아크릴계 수지는 유리 전이 온도가 낮기 때문에 접착층 (3) 의 초기 밀착성을 보다 향상시킬 수 있다.
또, 아크릴계 수지란, 아크릴산 및 그 유도체를 의미하고, 구체적으로는 아크릴산, 메타크릴산, 아크릴산메틸, 아크릴산에틸 등의 아크릴산에스테르, 메타크릴산메틸, 메타크릴산에틸 등의 메타크릴산에스테르, 아크릴로니트릴, 아크릴아미드 등의 중합체 및 다른 단량체와의 공중합체 등을 들 수 있다.
또한, 아크릴계 수지 중에서도 에폭시기, 수산기, 카르복실기, 니트릴기 등의 관능기를 갖는 화합물 (공중합 모노머 성분) 을 구비한 아크릴계 수지 (특히, 아크릴산에스테르 공중합체) 가 바람직하다. 이로써, 반도체 소자 (71) 등의 피착체에 대한 밀착성을 보다 향상시킬 수 있다. 상기 관능기를 갖는 화합물로는, 구체적으로는 글리시딜에테르기를 갖는 글리시딜메타크릴레이트, 수산기를 갖는 하이드록시메타크릴레이트, 카르복실기를 갖는 카르복시메타크릴레이트, 니트릴기를 갖는 아크릴로니트릴 등을 들 수 있다.
또한, 상기 관능기를 갖는 화합물의 함유량은 특별히 한정되지 않지만, 아크릴계 수지 전체의 0.5 ? 40 중량％ 정도인 것이 바람직하고, 특히 5 ? 30 중량％ 정도인 것이 보다 바람직하다. 함유량이 상기 하한치 미만이면 밀착성을 향상시키는 효과가 저하되는 경우가 있고, 상기 상한치를 초과하면 점착력이 지나치게 강하여 작업성을 향상시키는 효과가 저하되는 경우가 있다.
또한, 열가소성 수지의 유리 전이 온도 (Tg) 는 특별히 한정되지 않지만, -25 ? 120 ℃ 인 것이 바람직하고, 특히 -20 ? 60 ℃ 인 것이 보다 바람직하고, -10 ? 50 ℃ 인 것이 더욱 바람직하다. 유리 전이 온도가 상기 하한치 미만이면 접착층 (3) 의 점착력이 강해져 작업성이 저하되는 경우가 있고, 상기 상한치를 초과하면 저온 접착성을 향상시키는 효과가 저하되는 경우가 있다.
또한, 열가소성 수지 (특히 아크릴계 수지) 의 중량 평균 분자량은 특별히 한정되지 않지만, 10만 이상이 바람직하고, 특히 15만 ? 100만이 바람직하다. 중량 평균 분자량이 상기 범위 내이면, 특히 접착층 (3) 의 성막성을 향상시킬 수 있다.
한편, 열경화성 수지로는, 예를 들어 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 레졸 페놀 수지 등의 페놀 수지, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지 등의 비스페놀형 에폭시 수지, 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 트리아진 핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지 등의 에폭시 수지, 우레아 (요소) 수지, 멜라민 수지 등의 트리아진 고리를 갖는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴프탈레이트 수지, 실리콘 수지, 벤조옥사진 고리를 갖는 수지, 시아네이트에스테르 수지 등을 들 수 있고, 이들 중의 1 종 또는 2 종 이상의 혼합물을 사용하도록 해도 된다. 또, 이들 중에서도 에폭시 수지 또는 페놀 수지가 바람직하다. 이들 수지에 의하면, 접착층 (3) 의 내열성 및 밀착성을 보다 향상시킬 수 있다.
또한, 열경화성 수지의 함유량은 특별히 한정되지 않지만, 열가소성 수지 100 중량부에 대하여 0.05 ? 100 중량부 정도인 것이 바람직하고, 특히 0.1 ? 50 중량부 정도인 것이 보다 바람직하다. 함유량이 상기 상한치를 상회하면, 칩핑이나 크랙이 일어나는 경우나, 밀착성을 향상시키는 효과가 저하되는 경우가 있고, 함유량이 상기 하한치를 하회하면, 점착력이 지나치게 강하여, 픽업 불량이 일어나는 경우나, 작업성을 향상시키는 효과가 저하되는 경우가 있다.
또한, 제 3 수지 조성물은, 추가로 경화제 (열경화성 수지가 에폭시 수지인 경우, 특히 페놀계 경화제) 를 함유하는 것이 바람직하다.
경화제로는, 예를 들어 디에틸렌트리아민 (DETA), 트리에틸렌테트라민 (TETA), 메타자일릴렌디아민 (MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄 (DDM), m-페닐렌디아민 (MPDA), 디아미노디페닐술폰 (DDS) 등의 방향족 폴리아민, 디시안디아미드 (DICY), 유기산 디하이드라지드 등을 포함하는 폴리아민 화합물 등의 아민계 경화제, 헥사하이드로 무수 프탈산 (HHPA), 메틸테트라하이드로 무수 프탈산 (MTHPA) 등의 지환족 산무수물 (액상 산무수물), 무수 트리멜리트산 (TMA), 무수 피로멜리트산 (PMDA), 벤조페논테트라카르복실산 (BTDA) 등의 방향족 산무수물 등의 산무수물계 경화제, 페놀 수지 등의 페놀계 경화제를 들 수 있다. 이들 중에서도 페놀계 경화제가 바람직하고, 구체적으로는 비스(4-하이드록시-3,5-디메틸페닐)메탄 (통칭 테트라메틸비스페놀 F), 4,4'-술포닐디페놀, 4,4'-이소프로필리덴디페놀 (통칭 비스페놀 A), 비스(4-하이드록시페닐)메탄, 비스(2-하이드록시페닐)메탄, (2-하이드록시페닐)(4-하이드록시페닐)메탄, 및 이들 중 비스(4-하이드록시페닐)메탄, 비스(2-하이드록시페닐)메탄, (2-하이드록시페닐)(4-하이드록시페닐)메탄의 3 종의 혼합물 (예를 들어, 혼슈 화학 공업 (주) 제조, 비스페놀 F-D) 등의 비스페놀류, 1,2-벤젠디올, 1,3-벤젠디올, 1,4-벤젠디올 등의 디하이드록시벤젠류, 1,2,4-벤젠트리올 등의 트리하이드록시벤젠류, 1,6-디하이드록시나프탈렌 등의 디하이드록시나프탈렌류의 각종 이성체, 2,2'-비페놀, 4,4'-비페놀 등의 비페놀류의 각종 이성체 등의 화합물을 들 수 있다.
또한, 경화제 (특히 페놀계 경화제) 의 함유량은 특별히 한정되지 않지만, 열가소성 수지 100 중량부에 대하여 1 ? 90 중량부인 것이 바람직하고, 특히 3 ? 60 중량부인 것이 보다 바람직하다. 함유량이 상기 하한치를 하회하면, 접착층 (3) 의 내열성을 향상시키는 효과가 저하되는 경우가 있고, 함유량이 상기 상한치를 상회하면, 접착층 (3) 의 보존성이 저하되는 경우가 있다.
또한, 전술한 열경화성 수지가 에폭시 수지인 경우에는, 에폭시 당량과 경화제의 당량비를 계산하여 정할 수 있으며, 에폭시 수지의 에폭시 당량과 경화제의 관능기의 당량 (예를 들어 페놀 수지이면 수산기 당량) 의 비가 0.5 ? 1.5 인 것이 바람직하고, 특히 0.7 ? 1.3 인 것이 바람직하다. 함유량이 상기 하한치 미만이면 보존성이 저하되는 경우가 있고, 상기 상한치를 초과하면 내열성을 향상시키는 효과가 저하되는 경우가 있다.
또한, 제 3 수지 조성물은 특별히 한정되지 않지만, 추가로 경화 촉매를 함유하는 것이 바람직하다. 이로써, 접착층 (3) 의 경화성을 향상시킬 수 있다.
경화 촉매로는, 예를 들어 이미다졸류, 1,8-디아자비시클로(5,4,0)운데센 등 아민계 촉매, 트리페닐포스핀 등 인계 촉매 등을 들 수 있다. 이들 중에서도 이미다졸류가 바람직하다. 이로써, 특히 속경화성 (速硬化性) 과 보존성을 양립시킬 수 있다.
이미다졸류로는, 예를 들어 1-벤질-2메틸이미다졸, 1-벤질-2페닐이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물, 2-페닐이미다졸이소시아누르산 부가물, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 2,4-디아미노-6-비닐-s-트리아진, 2,4-디아미노-6-비닐-s-트리아진이소시아누르산 부가물, 2,4-디아미노-6-메타크릴로일옥시에틸-s-트리아진, 2,4-디아미노-6-메타크릴로일옥시에틸-s-트리아진이소시아누르산 부가물 등을 들 수 있다. 이들 중에서도 2-페닐-4,5-디하이드록시메틸이미다졸 또는 2-페닐-4-메틸-5-하이드록시메틸이미다졸이 바람직하다. 이로써, 보존성을 특히 향상시킬 수 있다.
또한, 경화 촉매의 함유량은 특별히 한정되지 않지만, 열가소성 수지 100 중량부에 대하여 0.01 ? 30 중량부 정도인 것이 바람직하고, 특히 0.5 ? 10 중량부 정도인 것이 보다 바람직하다. 함유량이 상기 하한치 미만이면 경화성이 불충분한 경우가 있고, 상기 상한치를 초과하면 보존성이 저하되는 경우가 있다.
또한, 경화 촉매의 평균 입자경은 특별히 한정되지 않지만, 10 ㎛ 이하인 것이 바람직하고, 특히 1 ? 5 ㎛ 인 것이 보다 바람직하다. 평균 입자경이 상기 범위 내이면, 특히 경화 촉매의 반응성이 우수하다.
또한, 제 3 수지 조성물은 특별히 한정되지 않지만, 추가로 커플링제를 함유하는 것이 바람직하다. 이로써, 수지와 피착체 및 수지 계면의 밀착성을 보다 향상시킬 수 있다.
상기 커플링제로는 실란계 커플링제, 티탄계 커플링제, 알루미늄계 커플링제 등을 들 수 있다. 이들 중에서도 실란계 커플링제가 바람직하다. 이로써, 내열성을 보다 향상시킬 수 있다.
이 중, 실란계 커플링제로는, 예를 들어 비닐트리클로로실란, 비닐트리메톡시실란, 비닐트리에톡시실란, β-(3,4에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디메톡시실란, γ-메타크릴록시프로필트리메톡시실란, γ-메타크릴록시프로필메틸디에톡시실란, γ-메타크릴록시프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필메틸디메톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-β(아미노에틸)γ-아미노프로필트리에톡시실란, γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-클로로프로필트리메톡시실란, γ-메르캅토프로필트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란, 3-아크릴록시프로필트리메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판 등을 들 수 있다.
커플링제의 함유량은 특별히 한정되지 않지만, 열가소성 수지 100 중량부에 대하여 0.01 ? 10 중량부 정도인 것이 바람직하고, 특히 0.5 ? 10 중량부 정도인 것이 보다 바람직하다. 함유량이 상기 하한치 미만이면 밀착성의 효과가 불충분한 경우가 있고, 상기 상한치를 초과하면 아웃 가스나 보이드의 원인이 되는 경우가 있다.
접착층 (3) 을 성막하는 데에 있어서는, 이러한 제 3 수지 조성물을, 예를 들어 메틸에틸케톤, 아세톤, 톨루엔, 디메틸포름알데히드 등의 용제에 용해하여, 바니시 상태로 한 후, 콤마 코터, 다이 코터, 그라비아 코터 등을 사용하여 캐리어 필름에 도공하고, 건조시킴으로써 접착층 (3) 을 얻을 수 있다.
접착층 (3) 의 평균 두께는 특별히 한정되지 않지만, 3 ? 100 ㎛ 정도인 것이 바람직하고, 특히 5 ? 70 ㎛ 정도인 것이 보다 바람직하다. 두께가 상기 범위 내이면, 특히 두께 정밀도의 제어를 용이하게 할 수 있다.
또한, 제 3 수지 조성물은 필요에 따라서 필러를 함유하고 있어도 된다. 필러를 함유하는 것에 의해, 접착층 (3) 의 기계적 특성 및 접착력의 향상을 꾀할 수 있다.
이 필러로는, 예를 들어 은, 산화티탄, 실리카, 운모 등의 입자를 들 수 있다.
또한, 필러의 평균 입경은 0.1 ? 25 ㎛ 정도인 것이 바람직하다. 평균 입경이 상기 하한치 미만이면 필러 첨가의 효과가 적어지고, 상기 상한치를 초과하면 필름으로서의 접착력 저하를 가져올 가능성이 있다.
필러의 함유량은 특별히 한정되지 않지만, 열가소성 수지 100 중량부에 대하여 0.1 ? 100 중량부 정도인 것이 바람직하고, 특히 5 ? 90 중량부 정도인 것이 보다 바람직하다. 이로써, 접착층 (3) 의 기계적 특성을 높이면서, 접착력을 보다 높일 수 있다.
(지지 필름)
지지 필름 (4) 은, 이상과 같은 제 1 점착층 (1), 제 2 점착층 (2) 및 접착층 (3) 을 지지하는 지지체이다.
이러한 지지 필름 (4) 의 구성 재료로는, 예를 들어 폴리에틸렌, 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 폴리염화비닐, 염화비닐 공중합체, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리우레탄, 에틸렌아세트산비닐 공중합체, 아이오노머, 에틸렌?(메트)아크릴산 공중합체, 에틸렌?(메트)아크릴산에스테르 공중합체, 폴리스티렌, 비닐폴리이소프렌, 폴리카보네이트 등을 들 수 있고, 이들 중의 1 종 또는 2 종 이상의 혼합물을 들 수 있다.
지지 필름 (4) 의 평균 두께는 특별히 한정되지 않지만, 5 ? 200 ㎛ 정도인 것이 바람직하고, 30 ? 150 ㎛ 정도인 것이 보다 바람직하다. 이로써, 지지 필름 (4) 은 적절한 강성을 갖게 되므로, 제 1 점착층 (1), 제 2 점착층 (2) 및 접착층 (3) 을 확실하게 지지하여, 반도체용 필름 (10) 의 취급을 용이하게 함과 함께, 반도체용 필름 (10) 이 적절히 만곡됨으로써 반도체 웨이퍼 (7) 와의 밀착성을 높일 수 있다.
(반도체용 필름의 특성)
제 1 점착층 (1), 제 2 점착층 (2) 및 접착층 (3) 은 각각 상이한 밀착력을 갖고 있는데, 그것들은 다음과 같은 특성을 갖고 있는 것이 바람직하다.
먼저, 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력은, 제 2 점착층 (2) 의 지지 필름 (4) 에 대한 밀착력보다 작은 것이 바람직하다. 이로써, 후술하는 제 3 공정에 있어서, 개편 (83) 을 픽업하였을 때에, 제 2 점착층 (2) 과 지지 필름 (4) 의 사이는 박리되지 않고, 접착층 (3) 과 제 1 점착층 (1) 사이가 선택적으로 박리된다. 그리고, 다이싱시에는, 웨이퍼 링 (9) 에 의해 적층체 (8) 를 확실하게 계속해서 지지할 수 있다.
즉, 본 실시형태에서는, 제 1 점착층 (1) 및 제 2 점착층 (2) 의 2 층의 점착층을 사용하고 있기 때문에, 각각의 밀착력을 상이하게 함으로써, 상기한 바와 같이 적층체 (8) 의 확실한 고정과 개편 (83) 의 용이한 픽업을 양립시키는 것이 가능해진다. 바꾸어 말하면, 다이싱성과 픽업성의 양립을 꾀할 수 있다.
또, 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력이나 제 2 점착층 (2) 의지지 필름 (4) 및 웨이퍼 링 (9) 에 대한 밀착력은 각각, 전술한 아크릴계 수지 등의 종류 (조성), 모노머 등의 종류, 함유량, 경도 등을 변화시킴으로써 조정할 수 있다.
또한, 다이싱 전에 있어서의 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력은 특별히 한정되지 않지만, 밀착 계면의 평균으로 10 ? 80 cN/25 ㎜ (4 ? 32 N/m) 정도인 것이 바람직하고, 특히 30 ? 60 cN/25 ㎜ (12 ? 24 N/m) 정도인 것이 보다 바람직하다. 밀착력이 상기 범위 내이면, 후술하는 바와 같이 적층체 (8) 를 늘리거나 (익스팬드), 적층체 (8) 를 다이싱하였을 때에, 반도체 소자 (71) 가 제 1 점착층 (1) 으로부터 탈락하는 등의 문제가 방지됨과 함께, 우수한 픽업성이 확보된다.
또, 상기 밀착력의 단위인 「cN/25 ㎜」는, 제 1 점착층 (1) 의 표면에 접착층 (3) 을 첩부시킨 샘플을 25 ㎜ 폭의 가늘고 긴 형상으로 하고, 그 후, 23 ℃ (실온) 에서, 이 적층 필름에 있어서 접착층 부분을 박리각 180° 또한 인장 속도 1000 ㎜/min 으로 잡아당겨 벗겼을 때의 하중 (단위 cN) 을 나타내는 것이다. 즉, 여기서는, 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력은 180°필 강도로서 설명한다.
상기한 바와 같은 특성을 갖는 제 1 점착층 (1) 의 조성으로는, 예를 들어, 아크릴계 수지 100 중량부에 대하여, 아크릴레이트 모노머 1 ? 50 중량부와, 이소시아네이트 화합물 0.1 ? 10 중량부를 배합한 것을 들 수 있다.
한편, 제 2 점착층 (2) 의 웨이퍼 링 (9) 에 대한 밀착력은 특별히 한정되지 않지만, 밀착 계면의 평균으로 100 ? 2,000 cN/25 ㎜ (40 ? 800 N/m) 정도인 것이 바람직하고, 특히 400 ? 1,200 cN/25 ㎜ (160 ? 480 N/m) 정도인 것이 보다 바람직하다. 밀착력이 상기 범위 내이면, 후술하는 바와 같이 적층체 (8) 를 늘리거나 (익스팬드), 적층체 (8) 를 다이싱하였을 때에, 제 1 점착층 (1) 과 제 2 점착층 (2) 의 계면의 박리가 방지되고, 결과적으로 반도체 소자 (71) 의 탈락 등이 확실하게 방지된다. 또한, 웨이퍼 링 (9) 에 의해 적층체 (8) 를 확실하게 지지할 수 있다.
또한, 상기 밀착력의 단위인 「cN/25 ㎜」는, 웨이퍼 링 (9) 의 상면에 25 ㎜ 폭의 가늘고 긴 형상의 점착 필름을 23 ℃ (실온) 에서 첩부하고, 그 후, 23 ℃ (실온) 에 있어서, 이 점착 필름을, 박리각 180° 또한 인장 속도 1000 ㎜/min 으로 잡아당겨 벗겼을 때의 하중 (단위 cN) 을 나타내는 것이다. 즉, 여기서는, 제 2 점착층 (2) 의 웨이퍼 링 (9) 에 대한 밀착력은 180°필 강도로서 설명한다.
상기한 바와 같은 특성을 갖는 제 2 점착층 (2) 의 조성으로는, 예를 들어, 아크릴계 수지 100 중량부에 대하여, 우레탄아크릴레이트 1 ? 50 중량부와, 이소시아네이트 화합물 0.5 ? 10 중량부를 배합한 것을 들 수 있다.
또, 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력을 A1 로 하고, 제 2 점착층 (2) 의 제 1 점착층 (1) 에 대한 밀착력을 A2 로 했을 때, A2/A1 은 특별히 한정되지 않지만, 5 ? 200 정도인 것이 바람직하고, 10 ? 50 정도인 것이 보다 바람직하다. 이로써, 제 1 점착층 (1), 제 2 점착층 (2) 및 접착층 (3) 은, 다이싱성 및 픽업성에 있어서 특히 우수한 것이 된다.
또한, 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력은, 접착층 (3) 의 반도체 웨이퍼 (7) 에 대한 밀착력보다 작은 것이 바람직하다. 이로써, 개편 (83) 을 픽업하였을 때에, 반도체 웨이퍼 (7) 와 접착층 (3) 의 계면이 의도하지 않았음에도 박리되어 버리는 것을 방지할 수 있다. 즉, 제 1 점착층 (1) 과 접착층 (3) 의 계면에서 선택적으로 박리를 발생시킬 수 있다.
또, 접착층 (3) 의 반도체 웨이퍼 (7) 에 대한 밀착력은 특별히 한정되지 않지만, 50 ? 500 cN/25 ㎜ (20 ? 200 N/m) 정도인 것이 바람직하고, 특히 80 ? 250 cN/25 ㎜ (32 ? 100 N/m) 정도인 것이 보다 바람직하다. 밀착력이 상기 범위 내이면, 특히 다이싱시에 진동이나 충격에 의해 반도체 소자 (71) 가 튀어올라 탈락되는, 이른바 「칩 날림」의 발생을 충분히 방지할 수 있다.
또한, 제 1 점착층 (1) 의 접착층 (3) 에 대한 밀착력은, 제 1 점착층 (1) 의 제 2 점착층 (2) 에 대한 밀착력보다 작은 것이 바람직하다. 이로써, 개편 (83) 을 픽업하였을 때에, 제 1 점착층 (1) 과 제 2 점착층 (2) 의 계면이 의도하지 않았음에도 박리되어 버리는 것을 방지할 수 있다. 즉, 제 1 점착층 (1) 과 접착층 (3) 의 계면에서 선택적으로 박리를 발생시킬 수 있다.
또, 제 1 점착층 (1) 의 제 2 점착층 (2) 에 대한 밀착력은 특별히 한정되지 않지만, 100 ? 1,000 cN/25 ㎜ (40 ? 400 N/m) 정도인 것이 바람직하고, 특히 300 ? 600 cN/25 ㎜ (120 ? 240 N/m) 정도인 것이 보다 바람직하다. 밀착력이 상기 범위 내이면, 특히 다이싱성이나 픽업성이 우수하다.
(반도체용 필름의 제조 방법)
이상 설명한 반도체용 필름 (10) 은, 예를 들어 다음과 같은 방법으로 제조된다.
먼저, 도 3(a) 에 나타내는 기재 (4a) 를 준비하고, 이 기재 (4a) 의 일방의 면 위에 제 1 점착층 (1) 을 성막한다. 이로써, 기재 (4a) 와 제 1 점착층 (1) 의 적층체 (61) 를 얻는다. 제 1 점착층 (1) 의 성막은, 전술한 제 1 수지 조성물을 함유하는 수지 바니시를 각종 도포법 등에 의해 도포하고, 그 후 도포막을 건조시키는 방법이나, 제 1 수지 조성물로 이루어지는 필름을 라미네이트하는 방법 등에 의해 실시할 수 있다. 또한, 자외선 등의 방사선을 조사함으로써, 도포막을 경화시키도록 해도 된다.
상기 도포법으로는, 예를 들어, 나이프 코트법, 롤 코트법, 스프레이 코트법, 그라비아 코트법, 바 코트법, 커튼 코트법 등을 들 수 있다.
또한, 적층체 (61) 와 동일하게 하여, 도 3(a) 에 나타내는 바와 같이, 준비한 기재 (4b) 의 일방의 면 위에 접착층 (3) 을 성막하고, 이로써, 기재 (4b) 와 접착층 (3) 의 적층체 (62) 를 얻는다.
그리고, 각 적층체 (61, 62) 와 동일하게 하여, 도 3(a) 에 나타내는 바와 같이, 준비한 지지 필름 (4) 의 일방의 면 위에 제 2 점착층 (2) 을 성막하고, 이로써, 지지 필름 (4) 과 제 2 점착층 (2) 의 적층체 (63) 를 얻는다.
이어서, 도 3(b) 에 나타내는 바와 같이, 제 1 점착층 (1) 과 접착층 (3) 이 접하도록 적층체 (61) 와 적층체 (62) 를 적층하여, 적층체 (64) 를 얻는다. 이 적층은, 예를 들어 롤 라미네이트법 등에 의해 실시할 수 있다.
이어서, 도 3(c) 에 나타내는 바와 같이, 적층체 (64) 로부터 기재 (4a) 를 박리한다. 그리고, 도 3(d) 에 나타내는 바와 같이, 상기 기재 (4a) 를 박리한 적층체 (64) 에 대하여, 기재 (4b) 를 남기고, 상기 접착층 (3) 및 상기 제 1 점착층 (1) 의 유효 영역의 외측 부분을 링상으로 제거한다. 여기서, 유효 영역이란, 그 외주가 반도체 웨이퍼 (7) 의 외경보다 크고, 또한, 웨이퍼 링 (9) 의 내경보다 작은 영역을 가리킨다.
이어서, 도 3(e) 에 나타내는 바와 같이, 제 1 점착층 (1) 의 노출면에 제 2 점착층 (2) 이 접하도록, 기재 (4a) 를 박리하여 유효 영역의 외측 부분을 링상으로 제거한 적층체 (64) 와 적층체 (63) 를 적층한다. 그 후, 기재 (4b) 를 박리함으로써, 도 3(f) 에 나타내는 반도체용 필름 (10) 이 얻어진다.
[반도체 장치의 제조 방법]
다음으로, 전술한 바와 같은 반도체용 필름 (10) 을 사용하여 반도체 장치 (100) 를 제조하는 방법 (본 발명의 반도체 장치의 제조 방법의 제 1 실시형태) 에 관해서 설명한다.
도 1 및 도 2 에 나타내는 반도체 장치의 제조 방법은, 반도체 웨이퍼 (7) 와 반도체용 필름 (10) 을 적층하여 적층체 (8) 를 얻는 제 1 공정과, 반도체용 필름 (10) 의 외주부 (21) 를 웨이퍼 링 (9) 에 첩부한 상태에서, 반도체 웨이퍼 (7) 측에서부터 적층체 (8) 에 절입 (81) 을 형성함 (다이싱함) 으로써 반도체 웨이퍼 (7) 및 접착층 (3) 을 개편화하여, 반도체 소자 (71) 및 접착층 (31) 으로 이루어지는 복수의 개편 (83) 을 얻는 제 2 공정과, 개편 (83) 의 적어도 1 개를 픽업하는 제 3 공정과, 픽업된 개편 (83) 을 절연 기판 (5) 상에 재치하여, 반도체 장치 (100) 를 얻는 제 4 공정을 갖는다. 이하, 각 공정에 관해서 순차적으로 상세히 서술한다.
[1]
[1-1] 먼저, 반도체 웨이퍼 (7) 및 반도체용 필름 (10) 을 준비한다.
반도체 웨이퍼 (7) 는, 미리 그 표면에 복수 개분의 회로가 형성된 것이다. 이러한 반도체 웨이퍼 (7) 로는, 실리콘 웨이퍼 외에, 갈륨비소, 질화갈륨과 같은 화합물 반도체 웨이퍼 등을 들 수 있다.
이러한 반도체 웨이퍼 (7) 의 평균 두께는 특별히 한정되지 않고, 바람직하게는 0.005 ? 1 ㎜ 정도, 보다 바람직하게는 0.01 ? 0.5 ㎜ 정도로 된다. 본 발명의 반도체 장치의 제조 방법에 의하면, 이러한 두께의 반도체 웨이퍼 (7) 에 대하여 결락이나 쪼개짐 등의 문제를 일으키지 않으면서, 간단하고 또한 확실하게 절단하여 개편화할 수 있다.
[1-2] 다음으로, 도 1(a) 에 나타내는 바와 같이, 전술한 바와 같은 반도체용 필름 (10) 의 접착층 (3) 과 반도체 웨이퍼 (7) 를 밀착시키면서, 반도체용 필름 (10) 과 반도체 웨이퍼 (7) 를 적층한다 (제 1 공정). 또, 도 1 에 나타내는 반도체용 필름 (10) 에서는, 접착층 (3) 의 평면시에 있어서의 크기 및 형상이, 반도체 웨이퍼 (7) 의 외경보다 크고, 또한 웨이퍼 링 (9) 의 내경보다 작은 형상으로 미리 설정되어 있다. 이 때문에, 반도체 웨이퍼 (7) 의 하면 전체가 접착층 (3) 의 상면 전체와 밀착되고, 이로써 반도체 웨이퍼 (7) 가 반도체용 필름 (10) 에 의해 지지되게 된다.
상기 적층의 결과, 도 1(b) 에 나타내는 바와 같이, 반도체용 필름 (10) 과 반도체 웨이퍼 (7) 가 적층되어 이루어지는 적층체 (8) 가 얻어진다.
[2]
[2-1] 다음으로, 웨이퍼 링 (9) 을 준비한다. 계속해서, 제 2 점착층 (2) 의 외주부 (21) 의 상면과 웨이퍼 링 (9) 의 하면이 밀착되도록 적층체 (8) 와 웨이퍼 링 (9) 을 적층한다. 이로써, 적층체 (8) 의 외주부가 웨이퍼 링 (9) 에 의해 지지된다.
웨이퍼 링 (9) 은 일반적으로 스테인리스강, 알루미늄 등의 각종 금속 재료 등으로 구성되기 때문에, 강성이 높아, 적층체 (8) 의 변형을 확실하게 방지할 수 있다.
반도체용 필름 (10) 이 전술한 바와 같이 점착성이 상이한 2 층의 점착층 (제 1 점착층 (1) 및 제 2 점착층 (2)) 을 가지고 있음으로써, 이들 점착성의 차이를 이용하여, 다이싱성과 픽업성의 양립을 꾀할 수 있다.
[2-2] 다음으로, 도시하지 않은 다이서 테이블을 준비하여, 다이서 테이블과 지지 필름 (4) 이 접촉하도록 다이서 테이블 상에 적층체 (8) 를 재치한다.
계속해서, 도 1(c) 에 나타내는 바와 같이, 다이싱 블레이드 (82) 를 사용하여 적층체 (8) 에 복수의 절입 (81) 을 형성한다 (다이싱). 다이싱 블레이드 (82) 는 원반 형상의 다이아몬드 블레이드 등으로 구성되어 있고, 이것을 회전시키면서 적층체 (8) 의 반도체 웨이퍼 (7) 측의 면에 대고 밀어누름으로써 절입 (81) 이 형성된다. 그리고, 반도체 웨이퍼 (7) 에 형성된 회로 패턴끼리의 간극을 따라서 다이싱 블레이드 (82) 를 상대적으로 이동시킴으로써, 반도체 웨이퍼 (7) 가 복수의 반도체 소자 (71) 로 개편화된다 (제 2 공정). 또한, 접착층 (3) 도 동일하게, 복수의 접착층 (31) 으로 개편화된다. 이러한 다이싱시에는 반도체 웨이퍼 (7) 에 진동이나 충격이 가해지는데, 반도체 웨이퍼 (7) 의 하면이 반도체용 필름 (10) 에 의해 지지되어 있기 때문에, 상기한 진동이나 충격이 완화되게 된다. 그 결과, 반도체 웨이퍼 (7) 에 있어서의 쪼개짐이나 결락 등의 문제의 발생을 확실하게 방지할 수 있다.
또, 본 공정에 관해서는, 나중에 상세히 서술한다.
[3]
[3-1] 다음으로, 복수의 절입 (81) 이 형성된 적층체 (8) 를, 도시하지 않은 익스팬드 장치에 의해 방사상으로 늘린다 (익스팬드). 이로써, 도 1(d) 에 나타내는 바와 같이, 적층체 (8) 에 형성된 절입 (81) 의 폭이 넓어지고, 그에 따라서 개편화된 반도체 소자 (71) 끼리의 간격도 확대된다. 그 결과, 반도체 소자 (71) 끼리 서로 간섭할 우려가 없어져, 개개의 반도체 소자 (71) 를 픽업하기 쉬워진다. 또, 익스팬드 장치는, 이러한 익스팬드 상태를 후술하는 공정에 있어서도 유지할 수 있도록 구성되어 있다.
[3-2] 다음으로, 도시하지 않은 다이 본더에 의해, 개편화된 반도체 소자 (71) 중의 1 개를 다이 본더의 콜렛 (칩 흡착부) 으로 흡착함과 함께 상방으로 들어올린다. 그 결과, 도 2(e) 에 나타내는 바와 같이, 접착층 (31) 과 제 1 점착층 (1) 의 계면이 선택적으로 박리되어, 반도체 소자 (71) 와 접착층 (31) 이 적층되어 이루어지는 개편 (83) 이 픽업된다 (제 3 공정).
또, 접착층 (31) 과 제 1 점착층 (1) 의 계면이 선택적으로 박리되는 이유는, 전술한 바와 같이, 제 2 점착층 (2) 의 점착성이 제 1 점착층 (1) 의 점착성보다 높기 때문에, 지지 필름 (4) 과 제 2 점착층 (2) 의 계면의 밀착력 및 제 2 점착층 (2) 과 제 1 점착층 (1) 의 계면의 밀착력은, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력보다 크기 때문이다. 즉, 반도체 소자 (71) 를 상방으로 픽업한 경우, 이들 3 군데 중 가장 점착력이 작은 제 1 점착층 (1) 과 접착층 (3) 의 계면이 선택적으로 박리되게 된다.
또한, 개편 (83) 을 픽업할 때에는, 반도체용 필름 (10) 의 하방에서, 픽업해야 할 개편 (83) 을 선택적으로 밀어 올리도록 해도 된다. 이로써, 적층체 (8) 로부터 개편 (83) 이 밀어 올려지기 때문에, 전술한 개편 (83) 의 픽업을 보다 용이하게 실시할 수 있게 된다. 또, 개편 (83) 의 밀어 올리기에는, 반도체용 필름 (10) 을 하방에서 밀어 올리는 침상체 (니들) 등이 사용된다.
[4]
[4-1] 다음으로, 반도체 소자 (71) (칩) 를 탑재 (마운트) 하기 위한 절연 기판 (5) 을 준비한다.
이 절연 기판 (5) 으로는, 반도체 소자 (71) 를 탑재하고, 반도체 소자 (71) 와 외부를 전기적으로 접속하기 위한 배선이나 단자 등을 구비한 절연성을 갖는 기판을 들 수 있다.
구체적으로는, 폴리에스테르 동장 (銅張) 필름 기판, 폴리이미드 동장 필름 기판, 아라미드 동장 필름 기판 등의 가요성 기판이나, 유리포?에폭시 동장 적층판 등의 유리 기재 동장 적층판, 유리 부직포?에폭시 동장 적층판 등의 콤포지트 동장 적층판, 폴리에테르이미드 수지 기판, 폴리에테르케톤 수지 기판, 폴리설폰계 수지 기판 등의 내열?열가소성 기판과 같은 경질성 기판 외에, 알루미나 기판, 질화알루미늄 기판, 탄화규소 기판 등의 세라믹스 기판 등을 들 수 있다.
또, 절연 기판 (5) 을 대신하여, 리드 프레임 등을 사용하도록 해도 된다.
이어서, 도 2(f) 에 나타내는 바와 같이, 픽업된 개편 (83) 을 절연 기판 (5) 상에 재치한다.
[4-2] 다음으로, 도 2(g) 에 나타내는 바와 같이, 절연 기판 (5) 상에 재치된 개편 (83) 을 가열?압착한다. 이로써, 접착층 (31) 을 개재하여 반도체 소자 (71) 와 절연 기판 (5) 이 접착 (다이 본딩) 된다 (제 4 공정).
가열?압착의 조건으로는, 예를 들어 가열 온도는 100 ? 300 ℃ 정도인 것이 바람직하고, 100 ? 200 ℃ 정도인 것이 보다 바람직하다. 또한, 압착 시간은 1 ? 10 초 정도인 것이 바람직하고, 1 ? 5 초 정도인 것이 보다 바람직하다.
또한, 그 후에 가열 처리를 실시해도 된다. 이 경우의 가열 조건은, 가열 온도가 바람직하게는 100 ? 300 ℃ 정도, 보다 바람직하게는 150 ? 250 ℃ 정도가 되고, 가열 시간이 바람직하게는 1 ? 240 분 정도, 보다 바람직하게는 10 ? 60 분 정도가 된다.
그 후, 반도체 소자 (71) 의 단자 (도시 생략) 와 절연 기판 (5) 상의 단자 (도시 생략) 를 와이어 (84) 에 의해 전기적으로 접속한다. 또, 이 접속에는, 와이어 (84) 를 대신하여 도전성 페이스트, 도전성 필름 등을 사용하도록 해도 된다.
그리고, 절연 기판 (5) 상에 재치된 개편 (83) 및 와이어 (84) 를 수지 재료로 피복하여, 몰드층 (85) 을 형성한다. 이 몰드층 (85) 을 구성하는 수지 재료로는, 에폭시계 수지 등의 각종 몰드 수지를 들 수 있다.
그리고, 절연 기판 (5) 의 하면에 형성된 단자 (도시 생략) 에 볼형상 전극 (86) 을 접합함으로써, 반도체 소자 (71) 를 패키지 내에 수납하여 이루어지는 도 2(h) 에 나타내는 반도체 장치 (100) 가 얻어진다.
이상과 같은 방법에 의하면, 제 3 공정에 있어서, 반도체 소자 (71) 에 접착층 (31) 이 부착된 상태, 즉 개편 (83) 의 상태로 픽업되는 점에서, 제 4 공정에 있어서, 이 접착층 (31) 을 그대로 절연 기판 (5) 과의 접착에 이용할 수 있다. 이 때문에, 별도 접착제 등을 준비할 필요가 없어, 반도체 장치 (100) 의 제조 효율을 보다 높일 수 있다.
그런데, 전술한 바와 같은 본 발명의 반도체 장치의 제조 방법은, 특히 제 2 공정에 특징을 갖는 것이다.
먼저, 이 특징의 설명에 앞서, 종래의 다이싱 공정에 관해서 설명한다.
종래의 다이싱 공정은, 다이싱 블레이드의 선단이 반도체 웨이퍼, 접착층 및 각 점착층을 각각 관통하여, 지지 필름에 도달하도록 실시되고 있었다.
그런데, 다이싱 블레이드의 선단이 지지 필름에 도달한 결과, 지지 필름이 깎이게 되고, 그 깎인 부스러기가 발생한다. 그리고, 이 깎인 부스러기는, 지지 필름 주변에 머무르지 않고, 각 점착층의 주변, 접착층의 주변 및 반도체 웨이퍼의 주변으로 이동하여, 여러 가지 문제를 초래하게 된다. 구체적으로는, 반도체 소자의 픽업시에 걸림이 발생하거나, 후술하는 제 4 공정에 있어서 절연 기판과 반도체 소자 사이로 깎인 부스러기가 침입하거나, 반도체 웨이퍼에 형성된 회로에 깎인 부스러기가 부착되어, 와이어 본딩에 지장을 초래하는 등의 문제를 들 수 있다.
이에 대하여, 본 발명에서는, 제 2 공정에 있어서, 다이싱 블레이드 (82) 의 선단이 점착층 내에 멈추도록, 깎는 깊이를 설정한다. 바꾸어 말하면, 절입 (81) 의 선단이 지지 필름 (4) 에 도달하지 않고, 제 1 점착층 (1) 내에 멈추도록 다이싱을 실시한다. 이와 같이 하면, 지지 필름 (4) 의 깎인 부스러기가 발생할 수 없기 때문에, 전술한 바와 같은 깎인 부스러기에 따른 문제가 확실히 해소되게 된다. 즉, 반도체 소자 (71) 를 픽업할 때에는, 걸림 등의 발생이 방지되고, 픽업한 반도체 소자 (71) 를 절연 기판 (5) 에 마운트할 때에는 이물질의 침입 및 와이어 본딩 불량의 발생이 방지된다. 그 결과, 반도체 장치 (100) 의 제조 수율이 향상됨과 함께, 신뢰성이 높은 반도체 장치 (100) 를 얻을 수 있다.
또한, 다이싱 블레이드 (82) 의 상하 방향의 위치 제어는 일반적으로 오차를 포함하고 있는데, 반도체 장치 (100) 의 제조에 사용하는 반도체용 필름 (10) 은, 이러한 위치 제어의 오차와 비교하여 충분히 두꺼운 제 1 점착층 (1) 을 포함하고 있기 때문에, 전술한 바와 같이 다이싱 블레이드 (82) 의 선단을 제 1 점착층 (1) 내에 멈추게 하는 다이싱 프로세스를 용이하게 실시할 수 있게 한다. 이 점에 있어서도, 본 발명에 의하면, 반도체 장치 (100) 의 제조 수율을 높임과 함께, 신뢰성이 높은 반도체 장치 (100) 를 얻는 것이 가능해진다.
또, 제 1 점착층 (1) 의 평균 두께는, 전술한 바와 같이 20 ? 100 ㎛ 가 되는데, 제 1 점착층 (1) 의 평균 두께가 상기 하한치를 하회하면, 다이싱 블레이드 (82) 의 위치 제어의 오차에 따라서는, 다이싱 블레이드 (82) 의 선단을 제 1 점착층 (1) 내에 멈추게 할 수 없을 우려가 있다. 한편, 제 1 점착층 (1) 의 평균 두께가 상기 상한치를 상회하면, 제 1 점착층 (1) 을 균일하게 성막하기가 곤란해져, 막두께 균일성이 저하될 우려가 있다.
또한, 특히, 절입 (81) 의 선단이 제 1 점착층 (1) 내에 위치하도록 다이싱을 실시함으로써, 제 2 점착층 (2) 의 성분이 절입 (81) 을 통해서, 접착층 (3) 의 주변이나 반도체 웨이퍼 (7) 의 주변으로 스며나오는 것이 방지된다. 그 결과, 스며나온 물질이 의도하지 않았음에도 접착층 (3) 과 제 1 점착층 (1) 사이의 밀착력을 높여 버리는 것을 방지하여, 개편 (83) 의 픽업을 저해하는 문제를 방지할 수 있다. 나아가서는, 스며나온 물질이 반도체 소자 (71) 의 변질?열화를 야기하는 것을 방지할 수 있다.
이러한 성분의 스며나옴은, 제 2 점착층 (2) 의 점착성이 제 1 점착층 (1) 의 점착성보다 강하다는 점에서, 필연적으로 제 2 점착층 (2) 은 제 1 점착층 (1) 보다 유연성이 높은 것으로 생각되며, 따라서 제 2 점착층 (2) 에 함유되는 물질은 유동성이나 유출성이 제 1 점착층 (1) 보다 높다는 것에 기인하는 현상으로 생각된다. 즉, 본 실시형태와 같이, 점착층이 복수층으로 구성되어 있고, 접착층 (3) 측의 점착층 (도 1 에서는 제 1 점착층 (1)) 보다 지지 필름 (4) 측의 점착층 (도 1 에서는 제 2 점착층 (2)) 의 점착성이 강한 경우에는, 도 1(c) 에 나타내는 바와 같이 절입 (81) 의 선단을 제 1 점착층 (1) 내에 멈추게 하는 것이 상기 문제를 방지하는 데에 있어서 특히 유효하다.
또, 상기 관점에서, 제 2 점착층 (2) 의 경도는 제 1 점착층 (1) 의 경도보다 작은 것이 바람직하다. 이로써, 제 2 점착층 (2) 은 제 1 점착층 (1) 과 비교하여 확실히 점착성이 높은 것으로 되는 한편, 제 1 점착층 (1) 은 픽업성이 우수한 것이 된다.
또한, 제 1 점착층 (1) 의 쇼어 D 경도는 20 ? 60 정도인 것이 바람직하고, 30 ? 50 정도인 것이 보다 바람직하다. 이러한 경도의 제 1 점착층 (1) 은, 점착성이 적절히 억제되는 한편, 성분의 유동성이나 유출성이 비교적 억제되는 점에서, 이 제 1 점착층 (1) 에 절입 (81) 이 형성되었다고 해도, 픽업성의 향상과, 제 1 점착층 (1) 으로부터의 물질의 스며나옴으로 인한 문제의 방지를 양립시킬 수 있다.
또한, 제 2 점착층 (2) 의 쇼어 A 경도는, 20 ? 90 정도인 것이 바람직하고, 30 ? 80 정도인 것이 보다 바람직하다. 이러한 경도의 제 2 점착층 (2) 은, 충분한 점착성을 갖는 한편, 성분의 유동성이나 유출성이 비교적 억제되는 점에서, 다이싱성 (다이싱에 있어서의 적층체 (8) 와 웨이퍼 링 (9) 과의 고정성) 의 향상과, 물질의 스며나옴으로 인한 문제의 방지를 양립시킬 수 있다.
또한, 반도체용 필름 (10) 에서는, 가령 절입 (81) 이 제 1 점착층 (1) 을 관통해 버렸다고 해도, 제 1 점착층 (1) 의 두께가 충분히 두껍기 때문에, 제 2 점착층 (2) 으로부터 스며나온 성분이 접착층 (3) 측으로 위로 타고 올라갈 때의 경로 길이를 충분히 길게 할 수 있다. 이 때문에, 성분의 스며나옴으로 인한 문제의 발생을 확실하게 방지할 수 있다.
또한, 상기한 바와 동일한 관점에서, 1 개의 절입 (81) 중 접착층 (3) 과 제 1 점착층 (1) 의 계면으로부터 선단측 부분의 횡단면적은, 다이싱 블레이드 (82) 의 두께나 각 점착층 1, 2 의 두께에 따라 다르지만, 5 ? 300 (×10-5 ㎟) 정도인 것이 바람직하고, 10 ? 200 (×10-5 ㎟) 정도인 것이 보다 바람직하다. 절입 (81) 중 접착층 (3) 과 제 1 점착층 (1) 의 계면으로부터 선단측 부분의 횡단면적을 상기 범위 내로 설정함으로써, 접착층 (3) 을 확실하게 개편화함과 함께, 제 1 점착층 (1) 에 대한 절입 부분의 횡단면적을 최소한으로 억제할 수 있다. 그 결과, 개편 (83) 의 확실한 픽업과, 제 1 점착층 (1) 으로부터의 성분의 스며나옴의 억제를 고도로 양립시킬 수 있다.
또한, 제 1 점착층 (1) 의 막두께를 t 로 했을 때, 절입 (81) 중의 제 1 점착층 (1) 내에 위치하는 부분의 깊이는 0.2 t? 0.8 t 인 것이 바람직하고, 0.3 t? 0.7 t 인 것이 보다 바람직하다. 이로써, 개편 (83) 의 확실한 픽업과, 제 1 점착층 (1) 으로부터의 성분의 스며나옴의 억제를 보다 고도로 양립시킬 수 있다.
이상과 같이, 절입 (81) 의 선단을 제 1 점착층 (1) 내에 멈추게 하거나, 그 렇지는 않더라도 절입 (81) 중의 접착층 (3) 과 제 1 점착층 (1) 의 계면으로부터 선단측 부분의 횡단면적을 상기 범위 내로 하거나 한 경우에는, 제 1 점착층 (1) 이나 제 2 점착층 (2) 으로부터의 성분의 스며나옴이 최소한으로 억제되는 점에서, 이 성분의 스며나옴이 제 1 점착층 (1) 과 접착층 (3) 의 밀착력에 미치는 영향도 최소한으로 억제되게 된다. 그 결과, 이 밀착력이 의도하지 않게 높아져 버려, 개편 (83) 의 픽업성이 저해되는 것을 방지할 수 있다.
구체적으로는, 제 2 공정에 있어서 적층체 (8) 에 절입 (81) 을 형성한 후, 제 3 공정을 실시하기 전의 적층체 (8) 에 있어서는, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력은 0.05 ? 0.5 N/㎝ (5 ? 50 N/m) 정도인 것이 바람직하고, 0.1 ? 0.4 N/㎝ (10 ? 40 N/m) 정도인 것이 보다 바람직하다. 상기 밀착력을 상기 범위 내로 함으로써, 개편 (83) 의 픽업성이 특히 향상되고, 픽업시에 반도체 소자 (71) 에 쪼개짐이나 결락, 버 등의 문제가 발생하는 것을 방지할 수 있다. 그 결과, 최종적으로 신뢰성이 높은 반도체 장치 (100) 를 높은 수율로 제조할 수 있다.
특히, 반도체 웨이퍼 (7) 의 두께가 얇은 (예를 들어 200 ㎛ 이하) 경우에는, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력을 상기 범위 내로 함으로써, 반도체 소자 (71) 에 생기는 상기한 바와 같은 문제의 방지 효과가 현저해진다.
또, 상기 밀착력의 단위인 「N/㎝」은, 제 2 공정에 있어서 적층체 (8) 에 가로세로 10 ㎜×10 ㎜ 의 절입을 형성한 후, 적층체 (8) 의 상면에 1 ㎝ 폭의 가늘고 긴 형상의 점착 필름을 23 ℃ (실온) 에서 첩부하고, 그 후, 23 ℃ (실온) 에 있어서, 적층체 (8) 로부터 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 을 박리각 90° 또한 인장 속도 50 ㎜/min 으로 잡아당겨 벗겼을 때의 하중 (단위 N) 를 나타내는 것이다. 즉, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력은, 90°필 강도이다.
또한, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력은, 개개의 개편 (83) 의 중앙부와 가장자리부 (에지부) 에서 상이한 경우가 많다. 이는, 가장자리부에서는 개편 (83) 의 단면 (端面) 에 제 1 점착층 (1) 중의 성분이 타고 올라가거나 하여, 중앙부에 비해 밀착력이 커지기 쉬운 것에 기인하는 것이다. 이 때문에, 개편 (83) 을 픽업할 때에는 중앙부와 가장자리부에서 밀착력이 크게 상이하여, 그것에 의해 반도체 소자 (71) 의 쪼개짐이나 결락 등을 초래할 우려가 있다.
이에 대하여, 본 발명에 의하면, 절입 (81) 의 선단이 제 1 점착층 (1) 내에 멈추도록 다이싱의 깊이 제어를 실시함으로써, 개편 (83) 에 있어서의 밀착력의 편차 범위를 작게 억제하는 것이 가능해진다. 이 때문에, 개편 (83) 을 픽업할 때에, 반도체 소자 (71) 에 쪼개짐이나 결락 등이 발생하는 것을 방지할 수 있다.
여기서, 개편 (83) 을 잡아당겨 벗길 때에, 개편 (83) 의 가장자리부에 가해지는 하중 (가장자리부의 밀착력) 을 a 로 하고, 개편 (83) 의 중앙부에 가해지는 하중 (중앙부의 밀착력) 을 b 로 했을 때, a/b 는 1 이상 4 이하인 것이 바람직하고, 1 ? 3 정도인 것이 보다 바람직하며, 1 ? 2 정도인 것이 더욱 바람직하다. 이로써, 반도체 소자 (71) 의 부분별 하중의 편차가 비교적 좁은 범위로 억제되게 되므로, 픽업시에 반도체 소자 (71) 의 쪼개짐이나 결락 등의 문제가 발생하는 것을 확실히 억제할 수 있다. 그리고, 이러한 반도체용 필름 (10) 을 사용함으로써, 반도체 장치 (100) 의 제조 수율이 향상됨과 함께, 최종적으로 신뢰성이 높은 반도체 장치 (100) 를 얻을 수 있다.
또한, 밀착력 a 및 밀착력 b 는, 각각 상세하게는 다음과 같이 하여 측정된다.
먼저, 반도체용 필름 (10) 과 반도체 웨이퍼 (7) 를 적층하여 적층체 (8) 를 얻은 후, 반도체 웨이퍼 (7) 를 가로세로 10 ㎜×10 ㎜ 로 개편화한 후의 상태에서, 제 3 공정을 실시하기 전의 적층체 (8) 의 상면에 1 ㎝ 폭의 가늘고 긴 형상의 점착 필름을 23 ℃ (실온) 에서 첩부한다.
이어서, 23 ℃ (실온) 에 있어서, 적층체 (8) 로부터 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 을 박리각 90°또한 인장 속도 50 ㎜/min 으로 잡아당겨 벗긴다. 이 때, 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 을 잡아당겨 벗기면서, 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 에 가해지는 인장 하중 (단위 N) 의 크기를 측정한다. 그리고, 개편 (83) 의 가장자리부가 제 1 점착층 (1) 으로부터 떨어질 때에 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 에 가해지는 인장 하중의 평균치가 「밀착력 a」에 상당하고, 개편 (83) 의 중앙부 (가장자리부 이외의 부분) 가 제 1 점착층 (1) 으로부터 떨어질 때에 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 에 가해지는 인장 하중의 평균치가 「밀착력 b」에 상당한다.
즉, 반도체용 필름 (10) 에 의하면, 개편 (83) 의 가장자리부가 제 1 점착층 (1) 으로부터 떨어지려고 하는 상태이거나, 개편 (83) 의 중앙부가 제 1 점착층 (1) 으로부터 떨어지려고 하는 상태라도, 제 1 점착층 (1), 제 2 점착층 (2), 지지 필름 (4) 에 가해지는 인장 하중의 크기의 차가 비교적 작게 억제되기 때문에, 가령 픽업시에 반도체 소자 (71) 에 휨이 발생한 경우라도, 그 휘는 정도가 최소한으로 억제되게 된다. 그 결과, 반도체 소자 (71) 의 쪼개짐이나 결락 등의 문제가 최소한으로 억제되게 된다.
또한, 개편 (83) 의 중앙부 (가장자리부 이외의 부분) 의 밀착력 b 는, 전술한 제 1 점착층 (1) 과 접착층 (3) 의 밀착력의 범위에 있는 것이 바람직한데, 더욱이 0.05 ? 0.3 N/㎝ (5 ? 30 N/m) 정도인 것이 바람직하고, 0.1 ? 0.25 N/㎝ (10 ? 25 N/m) 정도인 것이 보다 바람직하다. 밀착력 b 가 상기 범위 내에 있음으로써, 개편 (83) 의 픽업성이 특히 향상되고, 픽업시에 반도체 소자 (71) 에 쪼개짐이나 결락, 버 등의 문제가 발생하는 것을 방지할 수 있다. 그 결과, 최종적으로, 신뢰성이 높은 반도체 장치 (100) 를 높은 수율로 제조할 수 있다.
특히, 반도체 웨이퍼 (7) 의 두께가 얇은 (예를 들어 200 ㎛ 이하) 경우에는, 밀착력 b 를 상기 범위 내로 함으로써, 반도체 소자 (71) 에 발생하는 상기한 바와 같은 문제의 방지 효과가 현저해진다.
또, 개편 (83) 의 가장자리부란, 반도체 소자 (71) 의 외연 (外緣) 으로부터, 반도체 소자 (71) 의 폭의 10 ％ 이하인 영역을 가리키는 것으로 한다. 한편, 개편 (83) 의 중앙부란, 상기 가장자리부 이외의 영역을 가리키는 것으로 한다. 즉, 반도체 소자 (71) 의 형상이, 예를 들어 평면에서 볼 때에 있어서 가로세로 10 ㎜ 의 정방형인 경우, 외연으로부터 1 ㎜ 폭의 영역이 가장자리부이고, 나머지 영역이 중앙부가 된다.
또한, 본 실시형태에서는, 절입 (81) 의 선단을 제 1 점착층 (1) 내에 멈추게 함으로써, 반도체 웨이퍼 (7) 및 접착층 (3) 은 확실하게 개편화되는 한편, 제 1 점착층 (1) 및 제 2 점착층 (2) 은 개편화되지 않는다. 따라서, 제 3 공정에 있어서 개편 (83) 을 픽업할 때에, 제 1 점착층 (1) 이나 제 2 점착층 (2) 이 지지 필름 (4) 측에 남아야 할 때, 의도하지 않았음에도 개편 (83) 측에 첩부된 상태로 픽업되어 버리는 것을 방지할 수 있다. 이는, 제 1 점착층 (1) 및 제 2 점착층 (2) 을 개편화하지 않음으로써, 이들의 면 방향의 이어짐이 유지되기 때문에, 제 1 점착층 (1) 과 제 2 점착층 (2) 의 밀착력 및 제 2 점착층 (2) 과 지지 필름 (4) 의 밀착력의 저하가 방지되기 때문이다. 즉, 제 1 점착층 (1) 과 제 2 점착층 (2) 의 밀착력 및 제 2 점착층 (2) 과 지지 필름 (4) 의 밀착력이, 픽업시에 있어서 상방으로 잡아당기는 힘에 대하여 충분한 항력을 갖기 때문이다.
또한, 전술한 바와 같이, 제 1 점착층 (1) 과 제 2 점착층 (2) 의 밀착력 및 제 2 점착층 (2) 과 지지 필름 (4) 의 밀착력 저하가 방지되는 점에서, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력을 보다 크게 했다고 해도, 픽업성의 저하가 억제된다. 즉, 제 1 점착층 (1) 과 접착층 (3) 의 밀착력에 있어서 양호한 픽업을 가능하게 하는 허용 범위를 보다 확대할 수 있기 때문에, 반도체용 필름 (10) 의 제조 용이성 및 마운트 후의 반도체 소자 (71) 와 절연 기판 (5) 의 접착성이 향상된다는 이점도 있다.
<제 2 실시형태>
다음으로, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 2 실시형태에 관해서 설명한다.
도 4 는, 본 발명의 반도체용 필름 및 본 발명의 반도체 장치의 제조 방법의 제 2 실시형태를 설명하기 위한 도면 (종단면도) 이다. 또, 이하의 설명에서는, 도 4 중의 상측을 「상」, 하측을 「하」라고 한다.
이하, 제 2 실시형태에 관해서 설명하는데, 상기 제 1 실시형태와의 상이점을 중심으로 설명하고, 동일한 사항에 관해서는 그 설명을 생략한다. 또, 도 4 에 있어서, 제 1 실시형태와 동일한 구성 부분에 관해서는, 먼저 설명한 도 1 과 동일한 부호를 부여하고 있다.
본 실시형태에 관련된 반도체용 필름 (10') 은, 점착층의 층 구성이 상이한 것 이외에는 상기 제 1 실시형태와 동일하다.
즉, 도 4 에 나타내는 반도체용 필름 (10') 에서는, 제 1 점착층 (1) 이 생략되고, 제 2 점착층 (2) 의 1 층만이 형성되어 있다.
그리고, 이러한 반도체용 필름 (10') 을 제조하는 데에 있어서는, 제 2 점착층 (2) 의 상면 중, 접착층 (3) 과 접하는 영역 (반도체 웨이퍼 (7) 를 적층하는 영역) 에 미리 자외선을 조사해 둔다. 이로써, 이 영역의 점착성이 실활되어, 결과적으로 제 2 점착층 (2) 과 접착층 (3) 의 밀착력이 저하된다. 그 결과, 제 3 공정에 있어서 개편 (83) 을 픽업할 때에 큰 하중을 가하지 않아도 개편 (83) 을 픽업하는 것이 가능해지기 때문에, 픽업성의 향상을 꾀할 수 있다.
한편, 제 2 점착층 (2) 의 상면 중 접착층 (3) 과 접하지 않는 영역에는 자외선이 조사되지 않기 때문에, 이 영역에서는 제 2 점착층 (2) 의 본래의 점착력이 유지되게 된다. 이 때문에, 제 2 점착층 (2) 과 웨이퍼 링 (9) 의 밀착력도 유지되어, 다이싱성의 저하는 방지되게 된다.
바꾸어 말하면, 제 1 실시형태에서는, 점착성이 상이한 2 층의 점착층을 사용함으로써 다이싱성과 픽업성의 양립이 꾀해지고 있지만, 본 실시형태에서는, 제 2 점착층 (2) 의 일부 영역만 점착성을 저하시킴으로써, 1 층의 점착층이라도 다이싱성과 픽업성을 양립시키고 있다.
또한, 제 1 실시형태에서는, 제 1 점착층 (1) 의 평균 두께가 20 ? 100 ㎛ 로 되었지만, 본 실시형태에서는 제 1 점착층 (1) 이 생략되어 있기 때문에, 제 2 점착층 (2) 의 평균 두께가 20 ? 100 ㎛ 가 된다. 이러한 제 2 점착층 (2) 을 구비하는 반도체용 필름 (10') 에 의하면, 반도체 웨이퍼 (7) 를 다이싱할 때에, 다이싱 블레이드 (82) 의 선단을 제 2 점착층 (2) 내에 멈추게 하는 다이싱 깊이의 제어를 용이하게 실시할 수 있다. 이와 같이 하면, 다이싱 블레이드 (82) 가 지지 필름 (4) 에 도달하지 않기 때문에, 지지 필름 (4) 의 깎인 부스러기는 발생할 수 없다. 이 때문에, 전술한 바와 같은 깎인 부스러기에 따른 문제가 확실히 해소되게 된다. 그 결과, 반도체 장치 (100) 의 제조 수율이 향상됨과 함께, 신뢰성이 높은 반도체 장치 (100) 를 얻을 수 있다.
이러한 반도체용 필름 (10') 을, 도 4(a) 에 나타내는 바와 같이, 반도체 웨이퍼 (7) 와 적층하여 적층체 (8) 를 얻는다.
이어서, 도 4(b) 에 나타내는 바와 같이, 다이싱 블레이드 (82) 를 사용하여 적층체 (8) 에 복수의 절입 (81) 을 형성한다 (다이싱). 이 때, 도 4(b) 에 나타내는 바와 같이, 절입 (81) 의 선단이 제 2 점착층 (2) 내에 멈추도록 다이싱을 실시함으로써, 지지 필름 (4) 의 깎인 부스러기가 발생할 수 없기 때문에, 상기 제 1 실시형태와 동일한 작용?효과가 얻어진다.
그 후, 제 3 공정 및 제 4 공정을 실시함으로써, 반도체 장치가 얻어진다.
또, 제 2 점착층 (2) 에 조사하는 자외선으로는, 바람직하게는 파장 100 ? 400 ㎚ 정도의 것, 보다 바람직하게는 파장 200 ? 380 ㎚ 정도의 것이 사용된다. 또한, 자외선의 조사 시간으로는, 파장이나 파워에 따라서도 달라지지만, 바람직하게는 10 초 ? 1 시간 정도, 보다 바람직하게는 30 초 ? 30 분 정도가 된다. 이러한 자외선에 의하면, 제 2 점착층 (2) 중의 화학 구조를 변화시켜, 효율적으로 점착성을 실활시킴과 함께, 제 2 점착층 (2) 의 점착성이 필요 이상으로 저하되는 것을 방지할 수 있다.
또한, 제 2 점착층 (2) 에 조사하는 것은, 자외선에 한정되지 않고, 전자선, X 선 등의 각종 방사선이어도 된다.
또, 자외선의 조사는, 본 실시형태와 같이, 제 2 점착층 (2) 의 상면 중 접착층 (3) 과 접하는 영역에 대하여 미리 조사하는 경우에 한정되지 않는다. 예를 들어, 제 2 점착층 (2) 의 구성 재료가 자외선에 감응하여 경화되는 재료인 경우에는, 제 2 점착층 (2) 과 접착층 (3) 을 적층한 후, 제 2 점착층 (2) 과 접착층 (3) 과 반도체 웨이퍼 (7) 를 적층한 후, 또는, 제 2 점착층 (2) 과 접착층 (3) 과 반도체 웨이퍼 (7) 를 적층하고, 반도체 웨이퍼 (7) 를 다이싱한 후 중 어느 때에 있어서 자외선을 조사하도록 해도 된다. 이러한 경우, 자외선의 조사에 따라서 제 2 점착층 (2) 이 경화되기 때문에, 조사 영역에 위치하는 제 2 점착층 (2) 의 점착력이 저하된다. 그 결과, 이러한 경우라도, 개편 (83) 의 픽업성의 향상을 꾀할 수 있다.
이상, 본 발명의 반도체용 필름 및 반도체 장치의 제조 방법을 도시한 실시형태에 기초하여 설명하였지만, 본 발명은 이들에 한정되는 것은 아니다.
예를 들어, 패키지의 형태는, BGA (Ball Grid Array), LGA (Land Grid Array) 등의 CSP (Chip Size Package), TCP (Tape Carrier Package) 와 같은 표면 실장형 패키지, DIP (Dual Inline Package), PGA (Pin Grid Array) 와 같은 삽입형 패키지 등이어도 되고, 특별히 한정되지 않는다.
또한, 상기 각 실시형태에서는, 절연 기판 (5) 상에 개편 (83) 을 마운트하는 경우에 관해서 설명하였지만, 이 개편 (83) 은, 별도의 반도체 소자 상에 마운트하도록 해도 된다. 즉, 본 발명의 반도체 장치의 제조 방법은, 복수의 반도체 소자를 적층하여 이루어지는 칩 스택형의 반도체 장치를 제조하는 경우에도 적용할 수 있다. 이로써, 반도체 소자 사이로 깎인 부스러기 등이 침입할 우려가 없어져, 신뢰성이 높은 칩 스택형의 반도체 장치를 높은 제조 수율로 제조할 수 있다.
또한, 상기 제 1 실시형태에서는, 선단이 제 1 점착층 (1) 내에 멈추도록 절입 (81) 을 형성하는 경우에 관해서 설명하고 있는데, 선단이 제 2 점착층 (2) 내에 멈추도록 절입 (81) 을 형성하는 경우라도, 물질이 스며나오는 것을 억제하는 효과는 약간 희박해지지만, 상기 제 2 실시형태와 거의 동일한 작용?효과가 얻어진다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 필요에 따라서 임의의 공정을 추가할 수도 있다.
실시예
이하, 본 발명의 구체적 실시예에 관해서 설명한다.
1. 반도체 장치의 제조
(실시예 1)
<1> 제 1 점착층의 형성
아크릴산2-에틸헥실 30 중량％ 와 아세트산비닐 70 중량％ 를 공중합하여 얻어진 중량 평균 분자량 300,000 의 공중합체 100 중량부와, 분자량이 700 인 5 관능 아크릴레이트 모노머 45 중량부와, 2,2-디메톡시-2-페닐아세토페논 5 중량부와, 톨릴렌디이소시아네이트 (콜로네이트 T-100, 닛폰 폴리우레탄 공업 (주) 제조) 3 중량부를 박리 처리한 두께 38 ㎛ 의 폴리에스테르 필름에 대하여, 건조 후의 두께가 20 ㎛ 가 되도록 도포하고, 그 후, 80 ℃ 에서 5 분간 건조시켰다. 그리고, 얻어진 도포막에 대하여 자외선 500 mJ/㎠ 를 조사하여, 폴리에스테르 필름 상에 제 1 점착층을 성막하였다.
또, 얻어진 제 1 점착층의 쇼어 D 경도는 40 이었다.
<2> 제 2 점착층의 형성
아크릴산부틸 70 중량％ 와 아크릴산2-에틸헥실 30 중량％ 를 공중합하여 얻어진 중량 평균 분자량 500,000 의 공중합체 100 중량부와, 톨릴렌디이소시아네이트 (콜로네이트 T-100, 닛폰 폴리우레탄 공업 (주) 제조) 3 중량부를 박리 처리한 두께 38 ㎛ 의 폴리에스테르 필름에 대하여, 건조 후의 두께가 10 ㎛ 가 되도록 도포하고, 그 후, 80 ℃ 에서 5 분간 건조시켰다. 그리고, 폴리에스테르 필름 상에 제 2 점착층을 성막하였다. 그 후, 지지 필름으로서 두께 100 ㎛ 의 폴리에틸렌 시트를 라미네이트하였다.
또, 얻어진 제 2 점착층의 쇼어 A 경도는 80 이었다.
<3> 접착층의 형성
아크릴산에스테르 공중합체 (에틸아크릴레이트-부틸아크릴레이트-아크릴로니트릴-아크릴산-하이드록시에틸메타크릴레이트 공중합체의 메틸에틸케톤 (MEK) 용해품, 나가세 켐텍스 (주) 제조, SG-708-6, Tg : 6 ℃, 중량 평균 분자량 : 500,000) 의 고형 성분으로 100 중량부와, 페녹시 수지 (JER1256, 중량 평균 분자량 : 50,000, 재팬 에폭시 레진 (주) 제조) 9.8 중량부와, 필러로서 첨가되는 구상 실리카 (SC1050, 평균 입경 : 0.3 ㎛, (주) 애드머텍스 제조) 90.8 중량부와, 커플링제로서 첨가되는 γ-글리시독시프로필트리메톡시실란 (KBM403E, 신에츠 화학 공업 (주) 제조) 1.1 중량부와, 페놀 수지 (PR-53647, 수산기 당량 104 g/OH 기, 스미토모 베이크라이트 (주) 제조) 0.1 중량부를 메틸에틸케톤에 용해시켜, 수지 고형분 20 중량％ 의 수지 바니시를 얻었다.
다음으로, 얻어진 수지 바니시를, 콤마 코터에 의해 폴리에틸렌테레프탈레이트 필름 (테이진 듀퐁 필름 (주) 제조, 품번 퓨렉스 A43, 두께 38 ㎛) 에 도포한 후, 온도 150 ℃ 에서 3 분간 건조시켜, 폴리에틸렌테레프탈레이트 필름 상에 두께 25 ㎛ 의 접착층을 성막하였다.
<4> 반도체용 필름의 제조
제 1 점착층을 성막한 필름과 접착층을 성막한 필름을, 제 1 점착층과 접착층이 접하도록 라미네이트 (적층) 하고, 제 1 점착층측의 폴리에스테르 필름을 박리하여, 적층체를 얻었다.
다음으로 롤 형상의 금형을 사용하여, 제 1 점착층과 접착층을 반도체 웨이퍼의 외경보다 크고, 또한 웨이퍼 링의 내경보다 작게 펀칭하여, 그 후 불필요한 부분을 제거하고, 제 2 적층체를 얻었다.
그리고 제 2 점착층의 일방의 면측에 있는 폴리에스테르 필름을 박리한다. 그리고 상기 제 2 적층체의 제 1 점착층과 제 2 점착층이 접하도록, 이들을 적층하였다. 이로써, 폴리에틸렌 시트 (지지 필름), 제 2 점착층, 제 1 점착층, 접착층 및 폴리에스테르 필름의 5 층이 이 순서대로 적층하여 이루어지는 반도체용 필름을 얻었다.
<5> 반도체 장치의 제조
다음으로, 두께 100 ㎛, 8 인치의 실리콘 웨이퍼를 준비하였다.
그리고, 반도체용 필름으로부터 폴리에스테르 필름을 박리하고, 그 박리면에 실리콘 웨이퍼를 60 ℃ 에서 적층하였다. 이로써, 폴리에틸렌 시트 (지지 필름), 제 2 점착층, 제 1 점착층, 접착층 및 실리콘 웨이퍼의 5 층이 이 순서대로 적층하여 이루어지는 적층체를 얻었다.
이어서, 이 적층체를 실리콘 웨이퍼측에서부터, 다이싱 쏘우 (DFD6360, (주)디스코 제조) 를 사용하여 이하의 조건으로 다이싱 (절단) 하였다. 이로써, 실리콘 웨이퍼가 개편화되고, 이하의 다이싱 사이즈의 반도체 소자를 얻었다.
<다이싱 조건>
?다이싱 사이즈 : 가로세로 10 ㎜×10 ㎜
?다이싱 속도 : 50 ㎜/sec
?스핀들 회전수 : 40,000 rpm
?다이싱 최대 깊이 : 0.135 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?다이싱 블레이드의 두께 : 15 ㎛
?절입의 횡단면적 : 15×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층 두께의 중심 근방에 도달되어 있었다.
이어서, 반도체 소자의 1 개를 반도체용 필름의 이면에서부터 니들로 밀어 올려, 밀어 올린 반도체 소자의 표면을 다이 본더의 콜렛으로 흡착하면서 상방으로 들어 올렸다. 이로써, 반도체 소자와 접착층의 개편을 픽업하였다.
다음으로, 픽업한 개편을, 솔더 레지스트 (타이요 잉크 제조 (주) 제조, 상품명 : AUS308) 을 코팅한 비스말레이미드-트리아진 수지 기판 (회로 단차 5 ? 10 ㎛) 에, 온도 130 ℃, 하중 5 N 으로 1.0 초간 압착하여, 다이 본딩하였다.
이어서, 반도체 소자와 수지 기판을 와이어 본딩에 의해 전기적으로 접속하였다.
그리고, 수지 기판 상의 반도체 소자 및 본딩 와이어를, 봉지 수지 EME-G760 으로 봉지하여, 온도 175 ℃ 에서 2 시간의 열처리에 제공하였다. 이로써, 봉지 수지를 경화시켜 반도체 장치를 얻었다. 또, 본 실시예에서는, 이러한 반도체 장치를 100 개 제작하였다.
(실시예 2)
건조 후의 두께가 30 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.140 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 22.5×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또한, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(실시예 3)
건조 후의 두께가 40 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.145 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 30×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또한, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(실시예 4)
건조 후의 두께가 50 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.150 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 37.5×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또한, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(실시예 5)
건조 후의 두께가 100 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.175 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 75×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또한, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(실시예 6)
제 1 점착층을 생략하고, 일부의 공정을 아래와 같이 변경한 것 이외에는, 상기 실시예 1 과 동일하게 하여 반도체 장치를 얻었다.
<1> 제 2 점착층의 형성
평균 두께를 50 ㎛ 로 변경한 것 이외에는, 실시예 1 과 동일하게 하여 제 2 점착층을 형성한 후, 제 2 점착층 (2) 의 표면 중, 실리콘 웨이퍼의 형상 및 크기에 상당하는 영역에 자외선을 조사하였다. 이로써, 자외선 조사 영역의 점착성이 저하되었다.
<2> 반도체용 필름의 제조
자외선 조사 영역과 접착층이 접하도록, 제 2 접착층을 성막한 필름과 접착층을 성막한 필름을 라미네이트하였다. 이로써, 폴리에틸렌 시트 (지지 필름), 제 2 점착층, 접착층 및 폴리에스테르 필름의 4 층이 이 순서대로 적층하여 이루어지는 적층체를 얻었다. 그리고, 이 적층체의 불필요 부분을 제거하여, 반도체용 필름을 얻었다.
<3> 반도체 장치의 제조
반도체용 필름으로부터 폴리에스테르 필름을 박리하여, 그 박리면에 실리콘 웨이퍼를 적층하였다. 이로써, 폴리에틸렌 시트 (지지 필름), 제 2 점착층, 접착층 및 실리콘 웨이퍼의 4 층이 이 순서대로 적층하여 이루어지는 적층체를 얻었다.
이어서, 이 적층체를 실리콘 웨이퍼측에서부터 이하의 다이싱 조건에 의해 다이싱하였다. 이로써, 실리콘 웨이퍼가 개편화되었다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.150 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 37.5×10-5 ㎟ (접착층과 제 2 점착층의 계면으로부터 선단측 부분의 횡단면적)
또, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 2 점착층의 두께의 중심 부근에 도달되어 있었다.
이하, 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
(비교예 1)
건조 후의 두께가 5 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는, 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.128 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 4.5×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(비교예 2)
건조 후의 두께가 10 ㎛ 가 되도록 제 1 점착층을 성막하고, 또한, 건조 후의 두께가 5 ㎛ 가 되도록 제 2 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는, 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.130 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 7.5×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(비교예 3)
건조 후의 두께가 150 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는, 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.200 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 112.5×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 1 점착층의 두께의 중심 부근에 도달되어 있었다.
(비교예 4)
건조 후의 두께가 10 ㎛ 가 되도록 제 2 점착층을 성막하고, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는, 상기 실시예 6 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.130 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 7.5×10-5 ㎟ (접착층과 제 2 점착층의 계면으로부터 선단측 부분의 횡단면적)
또, 이 다이싱에 의해 형성된 절입은, 그 선단이 제 2 점착층의 두께의 중심 부근에 도달되어 있었다.
(비교예 5)
건조 후의 두께가 15 ㎛ 가 되도록 제 1 점착층을 성막함과 함께, 다이싱 조건의 일부를 아래와 같이 변경한 것 이외에는, 상기 실시예 1 과 동일하게 하여 반도체 장치를 제작하였다.
<다이싱 조건>
?다이싱 최대 깊이 : 0.160 ㎜ (실리콘 웨이퍼의 표면에서부터의 절입량)
?절입의 횡단면적 : 52.5×10-5 ㎟ (접착층과 제 1 점착층의 계면으로부터 선단측 부분의 횡단면적)
또한, 이 다이싱에 의해 형성된 절입은, 그 선단이 지지 필름에 도달되어 있었다.
2. 평가
2.1 다이싱성
먼저, 각 실시예 및 각 비교예에 있어서의 다이싱성을 평가하였다. 구체적으로는, 각 실시예 및 각 비교예에 있어서 반도체 웨이퍼를 개편화하여 100 개의 반도체 소자를 제조하고, 이것을 픽업할 때에, 각각의 반도체 소자에 있어서의 문제의 유무를 이하의 평가 기준에 따라서 평가하였다. 또, 상기 문제로는, 반도체 소자의 결락이나 쪼깨짐, 버나 깎인 부스러기 등의 이물질의 부착 등을 들 수 있다.
<다이싱성의 평가 기준>
◎ : 문제를 포함하는 반도체 소자의 개수가 3 개 미만
○ : 문제를 포함하는 반도체 소자의 개수가 3 개 이상 6 개 미만
△ : 문제를 포함하는 반도체 소자의 개수가 6 개 이상 10 개 미만
× : 문제를 포함하는 반도체 소자의 개수가 10 개 이상
2.2 픽업성
이어서, 개편화한 반도체 소자의 픽업성을 평가하기 위해서, 각 실시예 및 각 비교예에 있어서의 반도체 소자의 90°필 강도를 측정하였다. 이 필 강도는, 반도체 소자의 상면에 1 ㎝ 폭의 가늘고 긴 형상의 점착 필름을 23 ℃ (실온) 에서 첩부하고, 그 후, 23 ℃ (실온) 에 있어서, 이 지지 필름의 측에서 박리각 90° 또한 인장 속도 50 ㎜/min 으로 잡아당겨 벗겼을 때의 단부에 있어서의 하중으로 하였다.
그리고, 측정한 하중을 필 강도의 기준 범위 0.1 ? 0.4 N/㎝ 을 사용한 이하의 평가 기준에 따라서 평가하였다.
<픽업성의 평가 기준>
◎ : 기준 범위로부터 일탈하는 반도체 소자의 개수가 1 개 미만
○ : 기준 범위로부터 일탈하는 반도체 소자의 개수가 1 개 이상 5 개 미만
△ : 기준 범위로부터 일탈하는 반도체 소자의 개수가 5 개 이상 10 개 미만
× : 기준 범위로부터 일탈하는 반도체 소자의 개수가 10 개 이상
2.3 막두께 균일성
이어서, 반도체용 필름의 막두께 균일성을 평가하기 위해서, 각 실시예 및 각 비교예에 있어서 사용한 지지 필름 및 점착층의 총두께를 임의의 10 점에서 측정하였다. 그리고, 최대 막두께의 측정치를 1 로 규격화하였을 때, 최소 막두께의 측정치를 이하의 기준에 따라서 평가하였다.
○ : 최소 막두께의 측정치가 0.90 이상 1 이하이다
× : 최소 막두께의 측정치가 0.90 미만이다
이상, 2.1 ? 2.3 의 평가 결과를 표 1 에 나타낸다.
Figure pct00001
표 1 에서도 알 수 있듯이, 각 실시예에서는 우수한 다이싱성을 나타내는 한편, 각 비교예에서는 다이싱성이 떨어지는 것이 있었다.
또한, 각 실시예에서는 어느 것도, 100 개의 반도체 소자 모두에 있어서, 단부 (端部) 에 있어서의 필 강도가 0.1 ? 0.4 N/㎝ 의 비교적 좁은 범위로 수렴되어 있었다. 즉, 반도체 소자를 상기 범위의 하중으로 잡아당기기만 하면, 안정적으로 픽업을 실시할 수 있는 것을 알 수 있었다. 이 때문에, 각 실시예에서는, 국소적으로 큰 하중이 가해지는 것으로 인한 반도체 소자의 쪼개짐이나 결락 등의 문제를 확실히 억제할 수 있음이 분명해졌다. 또한, 각 실시예에 있어서 픽업 후의 반도체 소자의 가장자리부를 관찰한 결과, 버나 깎인 부스러기 등의 이물질의 부착은 확인되지 않았다.
한편, 각 비교예에 있어서는, 100 개의 반도체 소자 중 일부에서 0.1 ? 0.7 N/㎝ 의 범위로 편차가 확인되었다. 특히, 이들 반도체 소자에서는, 그 가장자리부가 점착층으로부터 떨어지는 순간에 큰 하중이 가해지고 있는 것이 분명해졌다. 이와 같이, 반도체 소자에 가해지는 하중의 크기가 부분마다 상이한 경우, 반도체 소자의 두께에 따라서는, 쪼개짐이나 결락 등의 문제를 유발할 우려가 있다. 실제로, 비교예에 있어서 픽업 후의 반도체 소자에는, 결락의 발생이 확인되었다. 또한, 비교예 4 에 있어서 픽업 후의 반도체 소자의 가장자리부를 관찰한 결과, 버나 깎인 부스러기 등의 이물질의 부착이 확인되었다.
또한, 막두께 균일성에 관해서는, 비교예 1, 3 이 다른 것과 비교하여 떨어졌다. 이 이유로서 제 1 접착층이 지나치게 얇거나 또는 지나치게 두꺼운 점에서, 성막시의 면내 균일성이 저하되었기 때문인 것으로 추찰된다.
이상의 점에서, 각 실시예에서는, 다이싱성, 픽업성 및 막두께 균일성을 고도로 양립시킬 수 있는 것이 분명해졌다.
산업상 이용가능성
본 발명의 반도체용 필름은, 접착층과 적어도 1 층의 점착층과 지지 필름이 이 순서대로 적층되어 이루어지고, 상기 접착층의 상기 점착층과 반대측의 면에 반도체 웨이퍼를 적층시켜, 이 상태에서 그 반도체 웨이퍼 및 상기 접착층을 절단하여 각각 개편화하고, 얻어진 개편을 상기 지지 필름으로부터 픽업할 때에 사용하는 반도체용 필름으로서, 상기 점착층은, 평균 두께가 20 ? 100 ㎛ 인 층을 포함하고 있는 것을 특징으로 한다. 이로써, 반도체용 필름이, 다이싱 소의 위치 정밀도에 비해 충분히 두꺼운 점착층을 갖고 있기 때문에, 다이싱 블레이드의 선단을 점착층 내에 멈추게 하도록 다이싱의 깊이를 제어하는 것을 용이하고 또한 확실히 실시할 수 있다. 이와 같이 다이싱을 실시함으로써, 지지 필름의 깎인 부스러기가 발생할 수 없기 때문에, 깎인 부스러기가 접착층의 주변이나 반도체 웨이퍼의 주변으로 이동하여 생기는 여러 가지 문제를 방지할 수 있다. 즉, 본 발명에 의하면, 반도체 장치의 제조 수율을 높임과 함께, 신뢰성이 높은 반도체 장치를 제조할 수 있는 반도체용 필름이 얻어진다. 따라서, 본 발명의 반도체용 필름은 산업상 이용가능성을 갖는다.

Claims (13)

  1. 접착층과 적어도 1 층의 점착층과 지지 필름이 이 순서대로 적층되어 이루어지고, 상기 접착층의 상기 점착층과 반대측의 면에 반도체 웨이퍼를 적층시켜, 이 상태에서 그 반도체 웨이퍼 및 상기 접착층을 절단하여 각각 개편화하고, 얻어진 개편을 상기 지지 필름으로부터 픽업할 때에 사용하는 반도체용 필름으로서,
    상기 점착층은, 평균 두께가 20 ? 100 ㎛ 인 층을 포함하고 있는 것을 특징으로 하는 반도체용 필름.
  2. 제 1 항에 있어서,
    상기 점착층은 복수의 층으로 구성되어 있는, 반도체용 필름.
  3. 제 1 항에 있어서,
    상기 복수의 층은, 상기 반도체 웨이퍼측에 위치하는 평균 두께가 20 ? 100 ㎛ 인 제 1 점착층과, 이 제 1 점착층의 상기 지지 필름측에 인접하고, 상기 제 1 점착층보다 점착성이 큰 제 2 점착층을 포함하고 있는, 반도체용 필름.
  4. 제 3 항에 있어서,
    상기 접착층의 외주연 및 상기 제 1 점착층의 외주연은 각각, 상기 제 2 점착층의 외주연보다 내측에 위치하고 있는, 반도체용 필름.
  5. 제 3 항에 있어서,
    상기 제 2 점착층의 평균 두께는 상기 제 1 점착층의 평균 두께보다 작은, 반도체용 필름.
  6. 제 3 항에 있어서,
    상기 제 2 점착층의 경도는 상기 제 1 점착층의 경도보다 작은, 반도체용 필름.
  7. 제 3 항에 있어서,
    상기 제 1 점착층의 쇼어 D 경도는 20 ? 60 인, 반도체용 필름.
  8. 제 1 항에 있어서,
    상기 개편화한 후의 상기 반도체 웨이퍼에 있어서, 상기 개편의 가장자리부를 상기 점착층으로부터 박리시킬 때에 측정되는 밀착력을 a (N/㎝) 로 하고, 상기 개편의 상기 가장자리부 이외의 부분을 상기 점착층으로부터 박리시킬 때에 측정되는 밀착력을 b (N/㎝) 로 했을 때, a/b 가 1 이상 4 이하인, 반도체용 필름.
  9. 제 8 항에 있어서,
    상기 밀착력 b 는 0.05 ? 0.3 (N/㎝) 인, 반도체용 필름.
  10. 제 1 항에 있어서,
    상기 점착층의 상기 접착층측의 면의 상기 반도체 웨이퍼를 적층시키는 영역에, 상기 반도체 웨이퍼와의 적층에 앞서 미리 자외선이 조사되어 있는, 반도체용 필름.
  11. 제 1 항에 있어서,
    상기 반도체 웨이퍼 및 상기 접착층을 절단하여 각각 개편화할 때에, 상기 절단에 의해 생기는 절입의 최심부가, 상기 평균 두께가 20 ? 100 ㎛ 인 층 내에 위치하도록 하여 사용되는 것인, 반도체용 필름.
  12. 제 1 항에 기재된 반도체용 필름의 상기 접착층과 반도체 웨이퍼가 접하도록, 상기 반도체용 필름과 반도체 웨이퍼를 적층하여 이루어지는 적층체를 준비하는 제 1 공정과,
    상기 반도체 웨이퍼측에서부터 상기 적층체에 절입을 형성함으로써, 상기 반도체 웨이퍼를 개편화하여, 복수의 반도체 소자를 얻는 제 2 공정과,
    상기 반도체 소자를 픽업하는 제 3 공정을 갖고,
    상기 절입은 그 최심부가, 상기 평균 두께가 20 ? 100 ㎛ 인 층 내에 위치하도록 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서,
    1 개의 상기 절입에 있어서, 상기 접착층과 상기 점착층의 계면으로부터 선단측 부분의 횡단면적은 5×10-5 ? 300×10-5 ㎟ 인, 반도체 장치의 제조 방법.
KR1020127003497A 2009-07-09 2010-05-31 반도체용 필름 및 반도체 장치의 제조 방법 KR20120040238A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-163035 2009-07-09
JP2009163035A JP2011018805A (ja) 2009-07-09 2009-07-09 半導体用フィルムおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20120040238A true KR20120040238A (ko) 2012-04-26

Family

ID=43429084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127003497A KR20120040238A (ko) 2009-07-09 2010-05-31 반도체용 필름 및 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US20120108012A1 (ko)
EP (1) EP2453468A1 (ko)
JP (1) JP2011018805A (ko)
KR (1) KR20120040238A (ko)
CN (1) CN102498548A (ko)
SG (1) SG177574A1 (ko)
TW (1) TW201109412A (ko)
WO (1) WO2011004658A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
EP2349440B1 (en) 2008-10-07 2019-08-21 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
WO2013022853A1 (en) 2011-08-05 2013-02-14 Mc10, Inc. Catheter balloon methods and apparatus employing sensing elements
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
KR20150031324A (ko) 2012-07-05 2015-03-23 엠씨10, 인크 유동 감지를 포함하는 카테터 장치
JP6028459B2 (ja) * 2012-08-24 2016-11-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
JP6028461B2 (ja) * 2012-08-24 2016-11-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP2016500869A (ja) 2012-10-09 2016-01-14 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 衣類と一体化されたコンフォーマル電子回路
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
US9372123B2 (en) 2013-08-05 2016-06-21 Mc10, Inc. Flexible temperature sensor including conformable electronics
CN105705093A (zh) 2013-10-07 2016-06-22 Mc10股份有限公司 用于感测和分析的适形传感器系统
KR102365120B1 (ko) 2013-11-22 2022-02-18 메디데이타 솔루션즈, 인코포레이티드 심장 활동 감지 및 분석용 등각 센서 시스템
JP6549150B2 (ja) 2014-01-06 2019-07-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． コンフォーマル電子デバイスの封入方法
CN106063392B (zh) 2014-03-04 2020-06-02 Mc10股份有限公司 电子器件的多部分柔性包封壳体
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
US10653332B2 (en) 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
WO2017031129A1 (en) 2015-08-19 2017-02-23 Mc10, Inc. Wearable heat flux devices and methods of use
WO2017059215A1 (en) 2015-10-01 2017-04-06 Mc10, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
EP3420733A4 (en) 2016-02-22 2019-06-26 Mc10, Inc. SYSTEM, DEVICE AND METHOD FOR ACQUIRING ON THE BODY OF SENSOR AND CONCENTRATOR NODE COUPLED WITH SENSOR INFORMATION
US10277386B2 (en) 2016-02-22 2019-04-30 Mc10, Inc. System, devices, and method for on-body data and power transmission
WO2017184705A1 (en) 2016-04-19 2017-10-26 Mc10, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
CN110214084B (zh) * 2017-12-28 2020-06-23 日东电工株式会社 层叠体的制造方法
US11467681B2 (en) * 2019-06-13 2022-10-11 Lucent Advanced Material Corp. Touch screen having gel-based optical adhesive layer
WO2021138794A1 (en) * 2020-01-07 2021-07-15 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP4087144B2 (ja) * 2001-04-23 2008-05-21 古河電気工業株式会社 レーザーダイシング用粘着テープ
CN1916097B (zh) * 2001-08-27 2010-05-12 日立化成工业株式会社 粘合薄片和半导体装置及其制造方法
JP2003142429A (ja) * 2001-11-07 2003-05-16 Murata Mfg Co Ltd 被加工物の切断方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4716668B2 (ja) * 2004-04-21 2011-07-06 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
JP4550680B2 (ja) * 2005-07-12 2010-09-22 古河電気工業株式会社 半導体ウエハ固定用粘着テープ
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
EP2068352A4 (en) * 2006-10-06 2010-04-28 Sumitomo Bakelite Co FILM FOR A SEMICONDUCTOR, METHOD FOR PRODUCING A FILM FOR A SEMICONDUCTOR AND SEMICONDUCTOR COMPONENT

Also Published As

Publication number Publication date
SG177574A1 (en) 2012-02-28
JP2011018805A (ja) 2011-01-27
TW201109412A (en) 2011-03-16
US20120108012A1 (en) 2012-05-03
WO2011004658A1 (ja) 2011-01-13
CN102498548A (zh) 2012-06-13
EP2453468A1 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
KR20120040238A (ko) 반도체용 필름 및 반도체 장치의 제조 방법
KR20120041753A (ko) 반도체용 필름 및 반도체 장치의 제조 방법
KR101058659B1 (ko) 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
KR20120041752A (ko) 반도체용 필름 및 반도체 장치의 제조 방법
KR102492072B1 (ko) 다이싱 다이 본드 필름
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
CN109041575B (zh) 电子器件封装用带
KR102466267B1 (ko) 전자 디바이스 패키지용 테이프
JP2014019813A (ja) 熱硬化性樹脂組成物、接着フィルム、ダイシングテープ一体型接着フィルム、半導体装置、多層回路基板および電子部品
JP2020053451A (ja) 電子デバイスパッケージ用テープ
JP5728859B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2011035076A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012119641A (ja) 半導体装置の製造方法
JP2012216651A (ja) 半導体装置
JP2011151110A (ja) 半導体用接着フィルム、半導体用接着フィルムの製造方法及び半導体装置の製造方法
JP2011253949A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012060037A (ja) 半導体用フィルム、半導体ウエハーの個片化方法および半導体装置の製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム
JP2011018803A (ja) 半導体装置の製造方法
JP2012039025A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5720159B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012146830A (ja) ダイシングテープ一体型接着シート、電子部品及び半導体装置
JP5716371B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP5531818B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012007103A (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid