KR100956472B1 - 전자 장치들을 테스트하기 위한 장치 - Google Patents

전자 장치들을 테스트하기 위한 장치 Download PDF

Info

Publication number
KR100956472B1
KR100956472B1 KR1020077027319A KR20077027319A KR100956472B1 KR 100956472 B1 KR100956472 B1 KR 100956472B1 KR 1020077027319 A KR1020077027319 A KR 1020077027319A KR 20077027319 A KR20077027319 A KR 20077027319A KR 100956472 B1 KR100956472 B1 KR 100956472B1
Authority
KR
South Korea
Prior art keywords
power
terminals
voltage
support structure
test
Prior art date
Application number
KR1020077027319A
Other languages
English (en)
Other versions
KR20080011213A (ko
Inventor
도날드 피. 2세 리치몬드
케네쓰 더블유. 데보에
프랑크 오. 우어
조반 요바노빅
스코트 이 린드세이
토마스 티. 매너
패트릭 엠. 쉐퍼드
제프리 엘. 타이슨
마크 씨. 카본
폴 더블유. 버크
도안 디. 카오
제임스 에프. 토믹
롱 브이. 부
Original Assignee
에어 테스트 시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 테스트 시스템즈 filed Critical 에어 테스트 시스템즈
Publication of KR20080011213A publication Critical patent/KR20080011213A/ko
Application granted granted Critical
Publication of KR100956472B1 publication Critical patent/KR100956472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/003—Environmental or reliability tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

단일화되지 않은 웨이퍼들의 마이크로전자 회로들의 번-인 및/또는 기능 테스트를 위한 장치가 기술된다. 많은 수의 전력, 접지, 및 신호 접속들이 웨이퍼상의 많은 수의 접촉부들에 이루어질 수 있다. 상기 장치는 전기 경로들의 팬-인(fanning-in)을 허용하는 카트리지를 갖는다. 배전반은 조밀한 구성을 제공하도록 전략적으로 위치된 다수의 인터페이스들을 갖는다. 인터페이스들은 연성 부속품들을 통해 제 1 커넥터 모듈들의 어레이에 접속된다. 각각의 제 1 커넥터 모듈들은 다수의 제 2 커넥터 모듈들의 각각의 제 2 커넥터 모듈에 독립적으로 접속될 수 있고, 이에 따라 상기 장치의 프레임상에서 응력들을 감소시킨다. 추가적인 특징들은 예를 들어, 웨이퍼의 접촉부들상의 단자들에 의해 가해지는 힘들의 긴밀한 제어를 허용하는 피스톤을 포함한다.

Description

전자 장치들을 테스트하기 위한 장치{APPRATUS FOR TESTING ELECTRONIC DEVICES}
본 발명은 풀(full)-웨이퍼 테스트 및/또는 번-인(burn-in) 테스트 및/또는 내장형 셀프-테스트를 위해 사용되는 장치에 관한 것이다.
마이크로전자 회로들은 일반적으로 반도체 웨이퍼들내에 및 반도체 웨이퍼들상에서 제조된다. 그러한 웨이퍼는 후속적으로 개별 다이들(dies)로 "단일화(singulated)" 또는 "다이싱(diced)"된다. 통상적으로, 그러한 다이는 견고함을 제공하고 다이의 집적 또는 마이크로전자 회로와 전자 통신하기 위한 목적들을 위해 지지 기판에 장착된다. 최종 패키징은 다이의 캡슐화를 포함할 수 있고, 그 다음, 결과적인 패키지는 고객에게 선적될 수 있다.
다이 또는 패키지는 고객에게 선적되기 이전에 테스트되어야 할 필요가 있다. 이상적으로, 다이는 초기 스테이지 제조 동안 발생하는 결함들을 식별하기 위한 목적으로 초기 스테이지에서 테스트되어야 한다.
다이가 테스트될 수 있는 초기 스테이지는 웨이퍼 레벨에서 회로들의 제조의 종료 이후 및 웨이퍼가 단일화되기 이전이다. 풀 웨이퍼 테스팅은 많은 도전들을 동반한다. 풀 웨이퍼 테스트에서 한가지 도전은 웨이퍼상에 많은 양의 접촉부 들(contacts)이 있고 이에 따라 많은 수의 전력, 접지, 및 신호 접속들이 제조되어야 한다는 점이다.
본 발명은 접촉기(contactor) 지지 구조물, 테스트되는 디바이스의 각각의 접촉부들에 접촉하기 위해 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들(terminals), 상기 접촉기 지지 구조물상에 적어도 제 1 및 제 2 인터페이스 - 각각의 인터페이스는 커넥터의 각 단자에 접촉하기 위한 적어도 하나의 행(row)의 접촉부들을 갖고, 상기 인터페이스들의 접촉부들의 행들은 서로에 대해 0도 내지 180도의 각도에 있음 -, 및 상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스들의 접촉부들 및 상기 접촉기 지지 구조물상의 단자들을 서로 접속시키는 다수의 전도체들(conductors)을 포함하는, 접촉기 어셈블리를 제공한다.
상기 각도는 실질적으로 90도일 수 있다.
상기 접촉기 어셈블리는 적어도 제 3 인터페이스를 포함할 수 있고, 여기서 상기 제 3 인터페이스의 접촉부들의 행은 상기 제 1 인터페이스의 접촉부들의 행 및 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들 사이에 있다.
상기 제 1 및 제 3 인터페이스의 접촉부들의 행들은 실질적으로 서로 평행할 수 있다.
상기 접촉기 지지 구조물은 각각의 커넥터들을 상기 접촉기 지지 구조물에 고정시키기 위해, 각각의 인터페이스의 대향 단부들에서 2개의 나선형 개구들(threaded openings)을 가질 수 있다.
상기 접촉기 지지 구조물은 분배 기판(distribution substrate) 및 분배 기판에 고정된 원형 접촉기 기판을 포함할 수 있고, 상기 접촉기 지지 구조물에 의해 홀딩되는 상기 단자들은 상기 접촉기 기판에 의해 홀딩되며, 상기 접촉기 지지 구조물상의 접촉부들은 상기 분배 기판상에 있다.
본 발명은 또한 접촉기 지지 구조물, 테스트되는 디바이스의 각 접촉부들과 접촉하기 위해 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들, 상기 접촉기 지지 구조물상의 적어도 제 1 및 제 2 인터페이스 - 각각의 인터페이스는 커넥터의 각 단자에 접촉하기 위한 접촉부들의 적어도 하나의 행을 갖고, 상기 제 2 인터페이스의 접촉부들의 행은 상기 제 1 인터페이스의 접촉부들의 행 및 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들 사이에 있음 -, 및 상기 접촉기 지지 구조물에 의해 홀딩되고 상기 인터페이스들의 접촉부들과 상기 접촉기 지지 구조물상의 단자들을 서로 접속시키는 다수의 전도체들을 포함하는, 접촉기 어셈블리를 제공한다.
상기 접촉기 어셈블리는 적어도 제 3 인터페이스를 포함할 수 있고, 상기 제 2 인터페이스의 접촉부들의 행은 상기 제 1 인터페이스의 접촉부들의 행 및 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들 사이에 있다.
상기 접촉기 지지 구조물은 각각의 커넥터들을 상기 접촉기 지지 구조물에 고정시키기 위해, 각각의 인터페이스의 대향 단부들에 2개의 나선형 개구들을 가질 수 있다.
본 발명은 접촉기 지지 구조물, 테스트되는 디바이스의 각 접촉부들에 접촉하기 위해 접촉기 지지 구조물의 내부 영역내에서 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들, 상기 접촉기 지지 구조물상의 다수의 인터페이스들 - 각각의 인터페이스는 전도체의 각 단자에 접촉하기 위한 접촉부들의 적어도 하나의 행을 갖고, 상기 행들의 결합 길이는 상기 내부 영역의 둘레의 길이보다 더 큼 -, 및 상기 접촉기 지지 구조물에 의해 홀딩되고 상기 인터페이스들의 접촉부들과 상기 접촉기 지지 구조물상의 단자들을 서로 접속시키는 다수의 전도체들을 포함하는, 접촉기 어셈블리를 추가적으로 제공한다.
상기 인터페이스들의 접촉부들의 행들은 서로에 대해 0도 내지 180도의 각도에 있을 수 있다.
상기 인터페이스들 중 제 1 인터페이스의 접촉부들의 행은 상기 인터페이스들 중 제 2 인터페이스의 접촉부들의 행 사이에 있을 수 있다.
본 발명은 장치 프레임; 디바이스가 배치되는 표면을 갖고 상기 장치 프레임에 장착되는 홀더; 상기 장치 프레임에 장착되는 카트리지(cartridge) 프레임; 접촉기 지지 구조물; 상기 접촉기 지지 구조물상의 접촉기 인터페이스; 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들; 상기 접촉기 지지 구조물에 의해 홀딩되고 상기 인터페이스를 상기 단자들에 접속시키는 다수의 전도체들; 및 상기 카트리지 프레임과 상기 접촉기 지지 구조물 사이에 접속되고, 상기 단자들이 상기 디바이스의 접촉부들에 대하여 가압되도록 상기 카트리지 프레임에 대해 및 상기 홀더의 표면을 향해 상기 접촉기 지지 구조물을 이동시키기 위해 서로에 대해 이동가능한 제 1 및 제 2 부분을 갖는 작동기(actuator)를 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 추가적으로 제공한다.
상기 작동기의 제 1 및 제 2 부분은 각각 실린더 및 피스톤일 수 있고, 상기 피스톤은 상기 실린더 및 상기 피스톤이 함께 부피(volume)를 규정하도록 상기 실린더에 위치되고, 상기 부피의 압력을 변형시키고 상기 피스톤을 상기 실린더에 대해 이동시키기 위해 상기 부피에 접속되는 유체 라인을 추가적으로 포함한다.
상기 카트리지 프레임에 대한 상기 접촉기 지지 구조물의 이동을 측정하기 위한 이동 센서(travel sensor)가 제공될 수 있다.
상기 카트리지 프레임은 하부 후면판(backing plate) 및 지지 구조물을 포함할 수 있고, 상기 이동 센서는 상기 지지 구조물에 부착된 외부 부분 및 상기 후면판에 부착된 내부 부분을 포함할 수 있으며, 상기 작동기의 구동은 상기 외부 부분과 상기 내부 부분 사이에서 상대적 이동을 초래할 수 있다.
상기 이동 센서는 상기 외부 부분과 상기 내부 부분 사이의 인덕턴스 또는 커패시턴스의 변화를 측정할 수 있다.
본 발명은 카트리지 프레임; 고정된 위치의 카트리지 프레임을 장치 프레임에 장착하기 위한 상기 카트리지 프레임상의 구성들(formations); 접촉기 지지 구조물, 상기 접촉기 지지 구조물상의 접촉기 인터페이스; 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들; 상기 접촉기 지지 구조물에 의해 홀딩되고 상기 인터페이스를 상기 단자들에 접속시키는 다수의 전도체들; 및 상기 카트리지 프레임과 상기 접촉기 지지 구조물 사이에 접속되고, 상기 카트리지 프레임에 대해 상기 접촉기 지지 구조물을 이동시키기 위해 서로에 대해 이동가능한 제 1 및 제 2 부분을 갖는 작동기를 포함하는, 카트리지를 추가적으로 제공한다.
상기 작동기의 제 1 및 제 2 부분은 각각 실린더 및 피스톤을 사용할 수 있고, 상기 피스톤은 상기 실린더와 상기 피스톤이 함께 부피를 규정하도록 상기 실린더에 위치되며, 상기 부피의 압력을 변형시키고 상기 실린더에 대해 상기 피스톤을 이동시키기 위해 상기 부피에 접속된 유체 라인을 추가적으로 포함한다.
상기 카트리지 프레임에 대한 상기 접촉기 지지 구조물의 이동을 측정하기 위한 이동 센서가 제공될 수 있다.
상기 카트리지 프레임은 하부 후면판 및 지지 구조물을 포함할 수 있고, 상기 이동 센서는 상기 지지 구조물에 부착된 외부 부분 및 상기 후면판에 부착된 내부 부분을 포함할 수 있으며, 상기 작동기의 구동은 상기 외부 부분과 상기 내부 부분 사이에서 상대적 운동을 초래할 수 있다.
상기 이동 센서는 상기 외부 부분과 상기 내부 부분 사이의 인덕턴스 또는 커패시턴스의 변화를 측정할 수 있다.
본 발명은 홀더의 표면에 대하여 디바이스를 홀딩하는 단계; 프레임에 대해 접촉기 지지 구조물을 이동시키고 상기 디바이스상의 접촉부들에 대하여 상기 접촉기 지지 구조물상의 단자들을 가압시키도록 작동기를 구동시키는 단계; 및 상기 단자들과 접촉부들을 통해 집적회로로 신호들을 제공하는 단계를 포함하는, 디바이스의 집적회로를 테스트하는 방법을 추가적으로 제공한다.
상기 방법은 상기 단자들을 상기 접촉부들에 대하여 가압하기 이전에 상기 접촉기 지지 구조물을 향하는 방향에서 상기 프레임에 대해 상기 홀더를 갖는 디바이스를 이동시키는 단계를 추가적으로 포함한다.
상기 방법은 상기 단자들을 상기 접촉부들과 접촉되도록 이동시키기 위해 상기 작동기를 이용하는 단계를 추가적으로 포함한다.
상기 작동기는 실린더 및 상기 실린더내의 피스톤을 포함할 수 있고, 상기 피스톤은 상기 실린더의 표면상의 압력을 변화시킴으로써 상기 실린더에 대해 이동된다.
상기 방법은 상기 작동기의 이동을 측정하는 단계를 추가적으로 포함할 수 있다.
상기 방법은 상기 작동기의 이동 속도를 제어하는 단계를 추가적으로 포함할 수 있다.
상기 방법은 장치 프레임; 디바이스가 배치되는 표면을 갖고 상기 장치 프레임에 장착되는 홀더; 상기 장치 프레임에 장착되는 카트리지 프레임; 접촉기 지지 구조물; 상기 접촉기 지지 구조물상의 접촉기 인터페이스; 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들; 상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스를 상기 단자들에 접속시키는 다수의 전도체들; 상기 카트리지 프레임과 상기 접촉기 지지 구조물 사이에 접속되고, 상기 단자들이 상기 디바이스의 접촉부들에 대하여 가압되도록 상기 카트리지 프레임에 대해 및 상기 홀더의 표면을 향해 상기 접촉기 지지 구조물을 이동시키기 위해 서로에 대해 이동가능한 제 1 및 제 2 부분을 갖는 가변압(variable-force) 작동기; 및 상기 장치 프레임에 대한 상기 카트리지 프레임의 이동을 측정하기 위해 상기 카트리지 프레임에 접속된 이동 센서를 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 추가적으로 제공한다.
상기 카트리지 프레임은 하부 후면판 및 지지 구조물을 포함할 수 있고, 상기 이동 센서는 상기 지지 구조물에 부착된 외부 부분 및 상기 후면판에 부착된 내부 부분을 포함할 수 있으며, 상기 작동기의 구동은 상기 외부 부분과 상기 내부 부분 사이에서 상대적 이동을 초래할 수 있다.
상기 홀더를 갖는 디바이스는 상기 접촉기 지지 구조물을 향하는 방향에서 상기 프레임에 대해 이동가능할 수 있다.
상기 가변압 작동기는 피스톤을 포함할 수 있다.
상기 피스톤의 압력은 상기 단자들이 상기 디바이스의 접촉부들에 대하여 가압될 때 상기 피스톤이 그 스트로크(stroke)의 중간에 있도록 설정될 수 있다.
본 발명은 장치 프레임; 장치 프레임상의 얼라인먼트 구성(alignment formation); 디바이스를 홀딩할 수 있고 상기 장치 프레임에 장착되는 홀더; 카트리지 프레임; 상기 카트리지 프레임에 장착된 접촉기 지지 구조물; 상기 접촉기 지지 구조물상의 다수의 단자들; 및 상기 카트리지 프레임상의 포지셔닝 구성(positioning formation) - 상기 포지셔닝 구성은 상기 장치 프레임상의 카트리지 프레임을 하나의 위치에 위치시키도록 상기 얼라인먼트 구성과 결합되고, 상기 단자들은 상기 단자들과 상기 접촉부들을 서로를 향해 상대적으로 이동시킬 때 상기 디바이스의 접촉부들과 접촉될 수 있음 - 을 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 추가적으로 포함한다.
상기 장치는 상기 장치 프레임상의 다수의 얼라인먼트 구성들, 및 각각 상기 얼라인먼트 구성들의 각각의 얼라인먼트 구성과 결합되는 상기 카트리지 프레임상의 다수의 포지셔닝 구성들을 포함한다.
상기 장치는 상기 단자들이 상기 접촉부들에 대하여 가압될 때 상기 장치로부터 벗어나는(off) 상기 카트리지 프레임의 이동을 방지하기 위해, 상기 장치 프레임과 상기 카트리지 프레임을 해제가능하게(releasably) 상호접속시키는 유지 메커니즘(retaining mechanism)을 추가적으로 포함한다.
상기 유지 메커니즘은 원격으로 구동될 수 있다.
상기 얼라인먼트 구성은 상기 프레임의 개구일 수 있고, 상기 포지셔닝 구성은 상기 개구에 삽입되는 포지셔닝 핀일 수 있으며, 상기 유지 구성은 상기 포지셔닝 핀상의 유지 구성과 결합된다.
상기 장치는 상기 접촉기 지지 구조물상의 인터페이스, 상기 인터페이스의 접촉부들과 상기 단자들을 상호접속시키는 다수의 전도체들, 및 신호들이 상기 디바이스상의 접촉부들과 상기 단자들로 라우팅될 수 있는 상기 인터페이스에 부착된 연성(flexible) 커넥터를 추가적으로 포함한다.
본 발명은 카트리지 프레임; 카트리지상의 다수의 포지셔닝 핀들 - 각각의 포지셔닝 핀은 장치 프레임의 각각의 개구에 삽입가능하고, 상기 장치 프레임상의 유지 메커니즘이 상기 카트리지 프레임을 상기 장치 프레임에 고정시키도록 결합가능한 유지 구성을 가짐 -; 상기 카트리지 프레임에 장착된 접촉기 지지 구조물; 상기 접촉기 지지 구조물상의 다수의 단자들 - 각각의 단자는 디바이스의 각각의 접촉부에 접촉되기 위해 위치됨 -; 상기 접촉기 지지 구조물상의 인터페이스; 및 상기 인터페이스의 접촉부들과 상기 단자들을 상호접속시키는 다수의 전도체들을 포함하는, 카트리지를 추가적으로 제공한다.
본 발명은 장치 프레임상의 카트리지 프레임을 하나의 위치에 위치시키기 위해 얼라인먼트 구성을 향해 포지셔닝 구성을 이동시키는 단계 - 상기 카트리지 프레임의 단자들은 상기 단자들과 접촉부들이 서로를 향해 상대적으로 이동될 때 디바이스의 접촉부들과 접촉될 수 있음 -; 및 상기 포지셔닝 구성을 상기 얼라인먼트 구성과 결합시키는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가적을 제공한다.
상기 포지셔닝 구성들은 상기 장치 프레임의 각각의 개구에 삽입가능한 다수의 포지셔닝 핀들을 포함할 수 있다.
상기 포지셔닝 핀들은 상기 장치 프레임상의 유지 메커니즘과 결합가능한 유지 구성을 포함할 수 있다.
본 발명은 제 1 프레임 부분; 상기 제 1 프레임 부분에 의해 홀딩되는 커넥터부 지지 피이스(piece); 상기 커넥터부 지지 피이스에 의해 홀딩되는 제 1 커넥터부; 상기 제 1 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들; 상기 커넥터부 지지 피이스에 장착된 제 1 결합(engagement) 컴포넌트; 제 2 프레임 부분; 상기 제 2 프레임 부분에 의해 홀딩되는 제 2 커넥터부; 상기 제 2 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들; 상기 제 2 프레임 부분에 장착된 제 2 결합 컴포넌트 - 상기 제 2 결합 컴포넌트는 상기 제 1 결합 컴포넌트와 해제가능하게 결합가능함 -; 및 상기 제 2 결합 컴포넌트에 접속된 컴포넌트 작동기 - 상기 컴포넌트 작동기는 구동시, 상기 제 1 커넥터부상의 접촉부들이 상기 제 2 커넥터부상의 단자들과 접촉되도록, 상기 제 2 프레임 부분에 대한 상기 제 2 및 제 1 결합 컴포넌트의 이동, 및 상기 제 1 프레임 부분에 대한 상기 커넥터부 지지 피이스의 이동을 유도함 - 를 포함하는, 커넥터 시스템을 추가적으로 제공한다.
상기 작동기는 실린더 및 실린더내의 피스톤을 포함할 수 있고, 상기 제 2 결합 컴포넌트는 상기 실린더로부터 연장되는 샤프트이며 그 상부에 결합 구성을 갖고, 상기 제 1 결합 컴포넌트는 그 상부에 결합 구성을 가지며 제 1 위치와 제 2 위치 사이에서 상기 커넥터 지지 피이스에 대해 이동가능하고, 상기 제 1 위치에서 상기 제 1 결합 컴포넌트상의 결합 구성은 상기 제 2 결합 컴포넌트상의 결합 구성으로부터 결합해제되며, 상기 제 2 위치에서 상기 제 1 및 제 2 결합 컴포넌트의 결합 구성들은 서로 결합된다.
본 발명은 제 1 프레임 부분; 제 2 프레임 부분; 다수의 커넥터 세트들 - 각각의 커넥터 세트는 상기 제 1 프레임 부분에 의해 홀딩되는 커넥터부 지지 피이스를 포함함 -; 상기 커넥터부 지지 피이스에 의해 홀딩되는 제 1 커넥터부; 상기 제 1 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들; 상기 커넥터부 지지 피이스에 장착된 제 1 결합 컴포넌트; 상기 제 2 프레임 부분에 의해 홀딩되는 제 2 커넥터부; 상기 제 2 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들; 상기 제 2 프레임 부분에 장착된 제 2 결합 컴포넌트 - 상기 제 2 결합 컴포넌트는 상기 제 1 결합 컴포넌트와 해제가능하게 결합가능함 -; 상기 제 2 결합 컴포넌트에 접속된 컴포넌트 작동기; 및 결합해제 위치와 결합 위치 사이에서 이동가능한 결합기(engager) - 상기 결합해제 위치에서 상기 제 1 결합 컴포넌트들은 상기 제 2 결합 컴포넌트들로부터 결합해제되고, 상기 결합 위치에서 상기 결합기는 상기 제 2 결합 컴포넌트들과 결합되도록 상기 제 1 결합 컴포넌트들을 이동시키며, 상기 컴포넌트 작동기는 구동시, 상기 제 1 커넥터부상의 접촉부들이 상기 제 2 커넥터부상의 단자들과 접촉되도록, 상기 제 2 프레임 부분에 대한 상기 제 2 및 제 1 결합 컴포넌트의 이동, 및 상기 제 1 프레임 부분에 대한 상기 커넥터부 지지 피이스의 이동을 유도함 - 를 포함하는, 커넥터 시스템을 추가적으로 제공한다.
상기 커넥터 시스템은 상기 결합기에 접속된 결합기 작동기를 추가적으로 포함하고, 상기 결합기 작동기는 상기 결합 및 결합해제 위치 사이에서 상기 결합기를 이동시킨다.
상기 커넥터 세트들은 적어도 하나의 행에 위치될 수 있다.
본 발명은 다수의 접촉부들을 갖는 제 1 커넥터부와 접속되는 제 1 결합 컴포넌트들; 다수의 단자들을 갖는 제 2 커넥터부와 접속되는 제 2 결합 컴포넌트들; 및 결합해제 위치로부터 결합 위치로 상기 제 1 결합 컴포넌트들을 이동시키기 위한 작동기 - 상기 결합해제 위치에서 상기 제 1 결합 컴포넌트들은 상기 제 2 결합 컴포넌트들로부터 결합해제되고, 상기 결합 위치에서 상기 제 1 결합 컴포넌트들은 상기 제 1 커넥터부의 접촉부들을 상기 제 2 커넥터부의 단자들과 접촉시키도록 상기 제 2 결합 컴포넌트들과 결합됨 - 를 포함하는, 결합기를 추가적으로 제공한다.
상기 제 1 결합 컴포넌트들은 제 1 커넥터부 지지 피이스에 장착될 수 있고, 상기 제 1 커넥터부 지지 피이스는 상기 제 1 커넥터부를 지지하며, 상기 제 2 결합 컴포넌트들은 제 2 커넥터부 지지 피이스에 장착될 수 있고, 상기 제 2 커넥터부 지지 피이스는 상기 제 1 커넥터부를 지지한다.
상기 제 1 결합 컴포넌트들은 슬라이더 핀들을 포함할 수 있고, 상기 제 2 결합 컴포넌트들은 상기 슬라이더 핀들에 대응되는 슬라이더 개구들을 포함한다.
상기 작동기는 실린더 및 실린더내의 피스톤을 포함할 수 있다.
상기 작동기는 실린더 및 실린더내의 피스톤을 포함할 수 있고, 상기 제 2 결합 컴포넌트는 상기 실린더로부터 연장되는 샤프트이며 그 상부에 결합 구성을 가지며, 상기 제 1 결합 컴포넌트는 그 상부에 결합 구성을 갖고 제 1 위치와 제 2 위치 사이에서 상기 커넥터 짖 피이스에 대해 이동가능하고, 여기서 상기 제 1 위치에서 상기 제 1 결합 컴포넌트상의 결합 구성은 상기 제 2 결합 컴포넌트상의 결합 구성으로부터 결합해제되며, 상기 제 2 위치에서 상기 제 1 및 제 2 결합 컴포넌트의 결합 구성들은 서로 결합된다.
본 발명은 제 1, 제 2 및 제 3 부분을 갖는 장치 프레임; 상기 장치 프레임의 제 1 부분에 장착된 디바이스를 위한 홀더; 상기 장치 프레임의 제 2 부분에 의해 홀딩되는 다수의 제 1 커넥터 모듈들 - 각각의 제 1 커넥터 모듈은 몸체, 및 상기 몸체상의 다수의 단자들 및 접촉부들을 가짐 -; 접촉기 지지 구조물; 상기 접촉기 지지 구조물상의 다수의 단자들 - 상기 접촉기 지지 구조물은 그 상부의 단자들이 상기 디바이스의 단자들과 접촉될 수 있도록 위치됨 -; 상기 접촉기 지지 구조물상의 단자들을 상기 제 1 커넥터 모듈들의 단자들과 접속시키는 다수의 전도체들; 및 상기 장치 프레임의 제 3 부분에 의해 홀딩되는 다수의 제 2 커넥터 모듈들 - 각각의 제 2 커넥터 모듈은 몸체, 및 상기 몸체상의 다수의 단자들 및 접촉부들을 갖고, 상기 제 1 커넥터 모듈들의 접촉부들은 상기 제 2 커넥터 모듈들의 단자들과 결합가능함 - 을 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 추가적으로 제공한다.
상기 장치 프레임의 제 3 부분은 상기 제 2 커넥터 모듈들을 상기 제 1 커넥터 모듈들을 향해 상대적으로 이동시키기 위해, 상기 장치 프레임의 제 2 부분에 대해 이동가능할 수 있다.
상기 제 1 커넥터 모듈들은 다수의 행들 및 열들을 갖는 어레이에 위치될 수 있다.
상기 제 1 커넥터 모듈들은 제 1 영역 상부에 위치될 수 있고, 상기 접촉기 지지 구조물상의 단자들은 제 2 영역 상부에 위치되며, 상기 제 1 영역은 상기 제 2 영역보다 더 크다.
상기 장치는 다수의 연성 리본들(flexible ribbons)을 포함하고, 각각의 연성 리본은 연성 외부층, 및 각각의 연성 외부층내에 상기 전도체들의 각 세트를 포함한다.
각각의 제 1 커넥터 모듈의 몸체는 그 내부에 형성된 다수의 슬롯들을 가질 수 있고, 상기 제 1 커넥터 모듈의 접촉부들은 상기 슬롯들내에 있으며, 각각의 제 2 커넥터 모듈은 상기 제 2 커넥터 모듈의 몸체에 의해 홀딩되는 다수의 기판들을 갖고, 상기 제 2 커넥터 모듈의 단자들은 상기 기판들상에 위치되며, 상기 기판들은 상기 슬롯들에 삽입가능하다.
본 발명은 카트리지 프레임; 상기 카트리지 프레임에 의해 홀딩되는 다수의 제 1 커넥터 모듈들 - 각각의 제 1 커넥터 모듈은 몸체, 및 몸에상의 다수의 단자들 및 접촉부들을 가짐 -; 상기 카트리지 프레임에 장착된 접촉기 지지 구조물; 상기 접촉기 지지 구조물상에서 디바이스상의 접촉부들에 접촉되기 위한 다수의 단다들; 및 상기 접촉기 지지 구조물상의 단자들을 상기 제 1 커넥터 모듈들의 단자들에 접속시키는 다수의 전도체들을 포함하는, 카트리지를 추가적으로 제공한다.
상기 제 1 커넥터 모듈들은 다수의 행들 및 열들을 갖는 어레이에 위치될 수 있다.
상기 제 1 커넥터 모듈들은 제 1 영역 상부에 위치될 수 있고, 상기 접촉기 지지 구조물상의 단자들은 제 2 영역 상부에 위치되며, 상기 제 1 영역은 상기 제 2 영역보다 더 크다.
상기 카트리지는 다수의 연성 리본을 포함하고, 각각의 연성 리본은 연성 외부층, 및 상기 연성 외부층내에 상기 전도체들을 포함한다.
각각의 제 1 커넥터 모듈의 몸체는 그 내부에 형성되는 다수의 슬롯들을 가질 수 있고, 상기 제 1 커넥터 모듈의 접촉부들은 상기 슬롯들내에 있다.
본 발명은 장치 프레임의 부분에 의해 홀딩되는 다수의 제 1 커넥터 모듈들을 제공하는 단계 - 상기 다수의 제 1 커넥터 모듈들은 다수의 단자들 및 접촉부들을 포함함 -; 상기 장치 프레임의 다른 부분에 의해 홀딩되는 다수의 제 2 커넥터 모듈들을 제공하는 단계 - 상기 다수의 제 2 커넥터 모듈들은 다수의 단자들 및 접촉부들을 포함함 -; 및 상기 제 1 커넥터 모듈들의 접촉부들을 상기 제 2 커넥터 모듈들의 단자들과 결합시키는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가적으로 제공한다.
상기 제 2 커넥터 모듈들을 홀딩하는 상기 장치 프레임의 부분은 상기 제 1 커넥터 모듈들을 홀딩하는 상기 장치 프레임의 부분에 대해 이동가능할 수 있다.
또한, 본 발명은 다수의 디바이스들을 홀딩하기 위한 적어도 하나의 홀더; 다수의 출력 채널들, 및 다수의 출력 채널들을 상기 다수의 디바이스들의 다수의 접촉부들에 접속시키기 위한 상호접속 수단을 갖는 테스터(tester) 시스템 - 상기 접촉부들은 집적회로들에 접속됨 -; 메모리를 갖는 컴퓨터 시스템; 메모리에 저장된 테스트 프로그램 - 상기 테스트 프로그램은 상기 디바이스들 중 하나를 테스트하기 위해 기록된 일련의 명령어들을 가짐 -; 상기 메모리에 저장되고 상기 채널들과 상기 다수의 디바이스들의 접촉부들 사이의 관계를 나타내는 컨피규레이션(configuration) 파일; 및 상기 채널들과 상기 상호접속 수단을 통해 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들을 상기 다수의 디바이스들의 접촉부들 및 상기 집적회로들에 제공하기 위해, 상기 테스트 프로그램과 상기 컨피규레이션 파일을 사용하는 테스트 애플리케이션을 포함하는, 다수의 디바이스들의 집적회로들을 테스트하기 위한 장치를 제공한다.
상기 상호접속 수단은 다수의 컨피규어러블(configurable) 패턴 생성기 보드들을 포함할 수 있고, 각각의 컨피규어러블 패턴 생성기 보드는 각각의 구역(zone)을 나타내며, 상기 컨피규레이션 파일은 구역들의 각각의 다수의 구역들을 나타내는 구역 넘버 필드를 갖는다.
상기 상호접속 수단은 또한 다수의 슬롯들에 삽입되는 다수의 보드들을 구비할 수 있고, 상기 컨피규레이션 파일은 상기 슬롯 넘버들의 다수의 각각의 슬롯 넘버를 나타내는 슬롯 넘버 필드를 갖는다.
상기 컨피규레이션 파일은 채널, 넘버, 및 상기 채널들과 상기 다수의 디바이스들의 접촉부들 사이의 관계를 나타내기 위한 패드 라벨링 필드들(pad labeled fields)을 가질 수 있다.
상기 디바이스들은 행들과 열들에 위치될 수 있고, 상기 컨피규레이션 파일은 각각의 개별 다이의 각 행 및 열을 나타내는 열 및 행 필드들을 갖는다.
상기 상호접속 수단은 상기 디바이스들의 세트에 접속된 라인, 및 상기 세트의 디바이스들의 각각의 디바이스에 접속된 다수의 개별 선택 라인들을 가질 수 있고, 메모리에 공유 리소스 맵을 추가로 포함할 수 있으며, 상기 공유 리소스 맵은 상기 선택 라인들과 상기 세트의 디바이스들 사이의 관계를 나타낼 수 있다.
상기 선택 라인들은 칩 선택 상태들로 그룹화될 수 있다.
상기 공유 리소스들은 컨피규레이션 파일의 부분을 형성할 수 있다.
상기 장치는 메모리에 저장된 테스트 결과들 파일을 추가로 포함할 수 있고, 테스트 출력과 선택적인 테스트 입력을 제공하기 위해 상기 테스트 결과들 파일과 상기 컨피규레이션 파일을 이용하는 프로세싱 애플리케이션을 가질 수 있다.
상기 테스트 애플리케이션은 상기 채널들과 상호접속 수단을 통한 상기 다수의 디바이스들의 접촉부들과 집적회로들로의 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들을 선택적으로 변경하기 위해, 상기 테스트 결과들 파일을 이용할 수 있다.
상기 테스트 애플리케이션은 상기 채널들과 상호접속 수단을 통한 상기 다수의 디바이스들의 접촉부들과 집적회로들로의 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들의 시퀀스를 선택적으로 변경하기 위해, 상기 테스트 결과들 파일을 이용할 수 있다.
또한, 본 발명은 디바이스들 중 하나를 테스트하기 위해 기록된 일련의 명령어들을 갖는 테스트 프로그램을 저장하는 단계; 다수의 채널들 및 다수의 디바이스들의 다수의 접촉부들 사이의 관계를 나타내는 컨피규레이션 파일을 저장하는 단계; 상기 채널들을 통해 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들을 상기 다수의 디바이스들의 다수의 접촉부들에 제공하는 단계; 및 상기 테스트 프로그램의 일련의 명령어들을 상기 다수의 디바이스들의 다수의 접촉부들에 맵핑하기 위해, 상기 컨피규레이션 파일을 이용하는 단계를 포함하는, 다수의 디바이스들의 집적회로들을 테스트하는 방법을 제공한다.
상기 디바이스들은 웨이퍼의 일부분일 수 있다.
상기 방법은 컨피규레이션 수단을 통해 상기 디바이스들로부터 제공되는 테스트 결과들을 업로딩하는 단계, 및 테스트 리포트를 준비하기 위해 상기 테스트 결과들과 상기 컨피규레이션 파일을 이용하는 단계를 추가적으로 포함할 수 있다.
상기 테스트 결과들은 적어도 하나의 드라이버 보드 및 적어도 하나의 전력 보드를 포함하는 다수의 보드들 상의 메모리로부터 업로딩될 수 있다.
상기 테스트 결과들은 다수의 디바이스들과 집적회로들에 제공되는 신호들을 변경하는데 사용될 수 있다.
상기 테스트 결과들은 다수의 디바이스들과 집적회로들에 제공되는 전력의 인가를 변경하는데 사용될 수 있다.
상기 테스트 결과들은 전력 소모를 균등(balance)하게 하기 위해 다수의 디바이스들과 집적회로들에 제공되는 신호들을 변경하는데 사용될 수 있다.
상기 테스트 결과들은 이들의 전력 소모를 기초로 디바이스들을 그룹들로 선택적으로 분류하는데 사용될 수 있다.
상기 테스트 결과들은 다수의 디바이스들과 집적회로들에 제공되는 신호들의 시퀀스를 변경하는데 사용될 수 있다.
본 발명은 또한 다수의 네트(net) 파일들을 저장하는 단계 - 각각의 네트 파일은 각각의 전기 서브어셈블리의 전도체들을 통과하는 전류의 수단(scheme)을 나타내는 정보를 가짐 -; 서로 접속된 다수의 전기 서브어셈블리들의 상호접속 수단의 입력을 제공하는 단계; 및 상기 상호접속 수단의 전기 서브어셈블리들을 통해 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 구성하기 위해, 상기 상호접속 수단을 기초로 다수의 네트 파일들을 어셈블링하는 단계를 포함하는, 소프트웨어 어셈블리 방법을 포함할 수 있다.
상기 입력은 수동으로 제공될 수 있다.
상기 전기 서브어셈블리들은 패턴 생성기, 드라이버, 및 전력 보드들을 포함할 수 있다.
상기 전기 서브어셈블리들은 다수의 패턴 생성기, 드라이버, 및 물리적 구역들로 분할된 전력 보드들을 포함할 수 있고, 각각의 물리적 구역은 하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 및 서로 접속된 적어도 하나의 전력 보드를 포함한다.
상기 컨피규레이션 파일은 상기 물리적 구역들의 다수의 개별 영역들을 나타내는 영역 네임 필드를 가질 수 있다.
동일한 영역 네임 필드를 갖는 물리적 구역들은 논리 구역으로 그룹화될 수 있다.
상기 논리 구역의 전기 서브어셈블리들은 동일한 타입일 수 있고, 동시에 동일한 테스트 프로그램을 실행할 수 있다.
상기 컨피규레이션 파일은 채널 넘버, 및 채널들과 다수의 디바이스들의 접촉부들 사이의 관계를 나타내기 위한 패드 라벨 필드들을 가질 수 있다.
상기 상호접속 수단은 디바이스들의 세트에 접속된 라인, 및 상기 세트의 디바이스들의 개별 디바이스들에 접속된 다수의 개별 선택 라인들을 구비할 수 있고, 상기 선택 라인들과 상기 세트의 다비이스들 사이의 관계를 나타내는 공유 리소스 맵을 구성하기 위해 상기 네트 파일들을 이용하는 단계를 추가로 포함한다.
상기 선택 라인들은 칩 선택 상태들로 그룹화될 수 있다.
본 발명은 다수의 네트 파일들 - 각각의 파일은 각각의 전기 서브어셈블리의 전도체들을 통과하는 전류의 수단을 나타내는 정보를 가짐 -; 다수의 전기 서브 어셈블리들의 상호접속 수단의 입력을 제공하기 위한 입력 모듈; 및 상기 상호접속 수단을 기초로 다수의 네트 파일들을 어셈블링하고 상기 상호접속 수단의 전기 서브 어셈블리를 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 구성하는 어셈블리 모듈을 포함하는, 소프트웨어 어셈블러 애플리케이션을 포함할 수 있다.
상기 입력 모듈은 선택가능한 입력들의 리스트를 갖는 인터페이스를 포함할 수 있다.
상기 인터페이스는 오퍼레이터가 상기 상호접속 수단의 입력을 선택할 수 있도록 한다.
상기 전기 서브어셈블리들은 패턴 생성기 보드, 드라이버 보드 및 전력 보드로 이루어진 그룹 중 하나 이상으로부터 선택될 수 있다.
상기 입력은 전기 서브어셈블리들이 서로 접속되는 방법을 포함할 수 있다.
본 발명은 베이스 부분, 및 상기 베이스 부분에 고정된 테스트 헤드 및 열적 시스템 부분들을 포함하는 프레임; 상기 베이스 부분에 고정된 홀더 - 상기 홀더는 디바이스를 홀딩할 수 있음 -; 전기 신호들이 테스트 헤드를 통해 상기 디바이스의 집적회로로 전송될 수 있도록, 하나의 위치에서 상기 테스트 헤드 부분에 장착된 테스트 헤드; 및 상기 테스트 헤드의 컴포넌트들을 냉각시키기 위해 하나의 위치에 위치되고, 상기 열적 시스템 부분을 통해 상기 베이스 부분에 장착되는 열적 시스템을 포함하는, 집적회로를 갖는 디바이스를 테스트하기 위한 장치를 포함할 수 있다.
상기 열적 시스템은 상기 테스트 헤드 부분에 장착됨이 없이, 상기 열적 시스템 부분을 통해 상기 베이스 부분에 장착될 수 있다.
상기 테스트 헤드는 테스트 헤드 지지 구조물, 상기 테스트 헤드 지지 구조물에 장착된 다수의 전기 컴포넌트들, 및 상기 전기 컴포넌트들 상부에 흐르기 이전에 공기가 유동될 수 있는 통로를 형성하는 패널을 포함할 수 있다.
상기 전기 컴포넌트들은 보드들일 수 있고, 상기 테스트 헤드 지지 구조물은 상기 보드들을 홀딩하는 다수의 슬롯들을 갖는다.
상기 열적 시스템은 공기가 유동될 수 있는 쉘(shell), 및 상기 쉘의 적어도 하나의 방열(heat dissipation) 장치를 포함할 수 있고, 상기 쉘은 패널을 갖는 인터페이스를 형성하며, 상기 쉘과 상기 패널 사이에 갭이 규정된다.
상기 방열 장치는 공기가 상부에 유동되는 다수의 핀들을 포함할 수 있다.
상기 열적 시스템은 상기 쉘을 통해 공기를 이동시키는 팬(fan)을 포함할 수 있다.
상기 열적 시스템은 상기 팬의 속도를 가변시키기 위해 가변 주파수 드라이브를 포함할 수 있다.
상기 열적 시스템은 상기 테스트 헤드 부분의 열전쌍(thermocouple)을 포함할 수 있고, 상기 가변 주파수 드라이브는 상기 열전쌍의 측정에 따라 상기 팬의 속도를 가변시킨다.
상기 열적 시스템 부분과 상기 테스트 헤드 부분은 서로에 대한 피봇 이동을 위해 장착될 수 있다.
본 발명은 베이스 부분; 상기 베이스 부분에 장착된 디바이스를 위한 홀더; 상기 베이스 부분에 장착된 테스트 헤드 부분 및 열적 시스템 부분; 상기 테스트 헤드 부분에 장착된 테스트 헤드 - 상기 테스트 헤드는 테스트 헤드 지지 구조물, 상기 테스트 헤드 지지 구조물에 장착된 다수의 전기 컴포넌트들, 및 상기 전기 컴포넌트들 상부에 흐르기 이전에 공기가 유동될 수 있는 통로를 형성하는 패널을 포함함 -; 및 열적 시스템 프레임을 통해 상기 베이스 부분에 장착되는 열적 시스템 - 상기 열적 시스템은 공기가 유동될 수 있는 쉘, 및 상기 쉘의 적어도 하나의 방열 장치를 포함하고, 상기 쉘은 상기 패널을 갖는 인터페이스를 형성하며, 쉘과 패널 사이에 갭이 규정됨 - 을 포함하는, 집적회로를 갖는 디바이스를 테스트하기 위한 장치를 포함할 수 있다.
상기 전기 컴포넌트들은 보드들일 수 있고, 상기 테스트 헤드 지지 구조물은 상기 보드들을 홀딩하는 다수의 슬롯들을 가지며, 상기 열적 시스템은 쉘을 통해 공기를 이동시키는 팬을 포함한다.
상기 열적 시스템 부분과 상기 테스트 헤드 부분은 서로에 대한 피봇 이동을 위해 장착될 수 있다.
본 발명은 테스터 장치를 디바이스와 전기적으로 접속시키는 단계; 및 상기 테스터 장치와 접촉되는 열적 시스템 없이 상기 테스터 장치를 열적 시스템으로 냉각시키는 단계를 포함하는, 집적회로를 갖는 디바이스를 테스트하기 위한 방법을 추가적으로 제공한다.
테스트 헤드는 테스트 헤드 지지 구조물, 상기 테스트 헤드 지지 구조물에 장착된 다수의 전기 컴포넌트들, 및 상기 전기 컴포넌트들 상부에 흐르기 이전에 공기가 유동될 수 있는 통로를 형성하는 패널을 포함할 수 있고, 상기 열적 시스템은 열적 시스템 프레임을 통해 베이스 부분에 장착될 수 있으며, 상기 열적 시스템은 공기가 유동될 수 있는 쉘, 및 상기 쉘내의 적어도 하나의 방열 장치를 포함할 수 있고, 상기 쉘은 패널을 갖는 인터페이스를 형성하며, 상기 쉘과 패널 사이에 갭이 규정된다.
상기 방법은 상기 쉘을 통해 공기를 이동시키는 단계를 추가적으로 포함할 수 있다.
팬은 상기 쉘을 통해 공기를 이동시킬 수 있다.
상기 테스터 장치를 냉각시키는 단계는 상기 열적 시스템으로부터 상기 테스터 장치로 공기를 다시 재순환시키는 단계를 포함할 수 있다.
상기 열적 시스템은 가변 속도 드라이브에 의해 제어가능한 팬을 포함할 수 있다.
상기 열적 시스템은 상기 테스트 시스템과 접속된 열전쌍을 포함할 수 있고, 상기 열전쌍은 상기 가변 속도 드라이브와 통신한다.
상기 방법은 상기 열전쌍의 측정에 따라 상기 팬의 속도를 조절하는 단계를 추가적으로 포함할 수 있다.
상기 테스트 시스템을 냉각시키는 단계는 테스트 시스템의 온도를 제어하는 단계를 포함할 수 있다.
본 발명은 집적회로를 갖는 디바이스의 전력 접촉부와 접촉되기 위한 적어도 하나의 전력 단자; 다수의 상이한 전압들을 공급하도록 구성되는 전원 회로; 및 상기 전원 회로를 상기 전력 단자와 접속시키는 적어도 하나의 전기 경로를 포함하는, 테스터 장치를 포함할 수 있다.
상기 장치는 장치 프레임, 상기 프레임에 장착된 디바이스를 위한 홀더, 및 접촉기 지지 구조물을 추가로 포함할 수 있고, 상기 전력 단자는 상기 접촉기 지지 구조물상에 위치된다.
상기 장치는 전력 보드 기판을 추가로 포함할 수 있고, 상기 전원 회로, 및 상기 전기 경로의 일부분은 상기 전력 보드 기판에 의해 적재된다.
상기 전원 회로는 스텝 전압을 제공하는 전력 입력 회로 - 주기 동안 상기 스텝 전압이 높은 시간의 길이는 주기 및 최대 전압 상수를 유지하면서 조절가능함 -, 및 상기 전력 입력 회로에 접속되고, 상기 스텝 전압을 공급 전압으로 변환시키는 전력 컨버터 회로 - 상기 공급 전압의 크기는 상기 스텝 전압이 각 주기 동안 스텝 전압이 높은 시간에 관련됨 - 를 포함할 수 있다.
상기 장치는 각각의 집적회로를 갖는 각 디바이스의 각각의 접촉부와 각각 접촉되기 위한 다수의 전력 단자들, 및 상기 전원 회로를 각각의 단자에 각각 접속시키는 다수의 전기 경로들을 추가로 포함할 수 있다.
다수의 전기 경로들은 다수의 상이한 전압 레벨들에 있을 수 있다.
상기 전원 회로에 의해 제공되는 전압의 조절은 서브세트의 전기 경로들이 항상 동일한 전압에 있도록 하기 위해, 상기 전기 경로들의 서브세트의 전압들을 일치되게 변경시킬 수 있다.
다수의 상이한 전압들은 적어도 200mA의 전류에서 0.5V 내지 12V의 전압 출력을 포함할 수 있다.
다수의 상이한 전압들은 적어도 500mA의 전류에서 0.1V 내지 5V의 전압 출력을 포함할 수 있다.
본 발명은 다수의 상이한 전압들을 적어도 하나의 전력 단자에 공급하는 단계; 및 상기 적어도 하나의 전력 단자를 디바이스의 전력 접촉부에 접촉시키는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가적으로 제공한다.
다수의 상이한 전압들을 공급하는 단계는 스텝 전압을 제공하는 단계; 및 상기 스텝 전압을 공급 전압으로 변환하는 단계를 포함할 수 있다.
상기 스텝 전압은 주기를 유지하면서 조절가능한 주기 동안 스텝 전압이 높은 시간의 길이를 갖고, 상기 공급 전압의 크기는 상기 스텝 전압의 각각의 주기 동안 스텝 전압이 높은 시간에 관련될 수 있다.
상기 방법은 다수의 상이한 전압들을 다수의 전력 단자들에 공급하는 단계; 및 상기 다수의 전력 단자들을 디바이스의 다수의 개별 접촉부들에 접촉시키는 단계를 추가로 포함할 수 있다.
다수의 상이한 전압들을 다수의 전력 단자들에 공급하는 단계는 상이한 전압 레벨를 갖는 각각의 전력 단자를 공급하는 단계를 포함할 수 있다.
상기 방법은 상기 공급 전압을 조절하는 단계를 추가로 포함할 수 있다.
상기 공급 전압을 조절하는 단계는 상기 전력 단자들의 서브세트의 전압들을 일치되게 변화시킬 수 있고, 상기 전력 단자들의 서브세트는 항상 동일한 전압에 있다.
본 발명은 디바이스들의 각 디바이스의 개별 전력 접촉부와 각각 접촉되기 위한 다수의 전력 단자들; 적어도 하나의 전원; 상기 적어도 하나의 전원을 상기 전력 단자들의 각 전력 단자에 접속시키는 다수의 전기 경로들; 및 다수의 개별 차단(shut-off) 회로들 - 각각의 차단 회로는 상기 전기 경로들의 각 전기 경로에서 각각의 전류를 검출하는 개별 전류 감지 회로, 및 상기 전기 경로들의 각 전기 경로에서 개별 전력 스위치를 포함하고, 각각의 전력 스위치는 개별 전류 감지 회로에 접속되며, 상기 개별 전류 감지 회로에 의해 감지되는 전류가 미리 결정된 최대 전류를 초과할 때 턴오프됨 - 을 포함하는, 다수의 디바이스들의 집적회로들을 테스트하기 위한 장치를 포함할 수 있다.
각각의 차단 회로는 전류가 상기 미리 결정된 최대 전류를 초과한 이후 상기 전력 스위치의 동작을 적어도 지연시키는 논리 소자를 포함할 수 있다.
상기 차단 회로는 차단 전압을 턴온시키는 논리 스위치를 포함할 수 있고, 상기 차단 전압은 상기 전력 스위치를 턴오프시키기 위해 상기 전력 스위치에 제공된다.
상기 전력 스위치는 MOSFET일 수 있다.
본 발명은 각각의 집적회로에 전압을 제공하는 단계; 각각의 집적회로에 신호들을 제공하는 단계; 각각의 집적회로에 제공되는 전류를 감지하는 단계; 및 상기 전류가 미리 결정된 최대 전류를 초과하면, 집적회로들 중 하나로의 전압을 개별적으로 턴오프시키는 단계를 포함하는, 다수의 디바이스들의 집적회로들을 테스트하는 방법을 포함할 수 있다.
상기 방법은 전류가 미리 결정된 최대 전류를 초과할 때, 상기 집적회로로의 전압의 턴오프를 지연시키는 단계를 추가로 포함할 수 있다.
상기 집적회로들 중 하나로의 전압을 턴오프시키는 단계는 차단 전압을 턴온시키는 단계를 포함할 수 있다.
상기 방법은 디바이스의 전력 단자로 제공되는 전류를 감지하는 단계; 및 전류가 미리 결정된 최대 전류를 초과하는 경우, 상기 디바이스로의 전력을 턴오프시키는 단계를 추가로 포함할 수 있다.
상기 방법은 디바이스의 전력 단자로 제공되는 전압을 감지하는 단계; 및 상기 전압이 미리 결정된 최대 전압을 초과하는 경우, 상기 디바이스로의 전력을 턴오프시키는 단계를 추가로 포함할 수 있다.
본 발명은 전원; 테스트 신호 라인; 및 디바이스의 접촉부에 접촉되기 위한 단자 및 상기 전원 사이의 스위칭 회로 - 스위칭 회로는 테스트 신호가 상기 스위칭 회로에 제공될 때 상기 단자로부터 전류를 드로우(draw)함 - 를 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 추가로 제공한다.
상기 스위칭 회로는 저항기 및 MOSFET를 포함할 수 있다.
저항기는 전원에 접속될 수 있고, MOSFET는 저항기 다음에 직렬 접속된다.
테스트 신호는 MOSFET에 제공될 수 있다.
MOSFET는 테스트 신호가 상기 스위칭 회로에 제공될 때 전원으로부터 전력을 드로우할 수 있다.
본 발명은 테스트 신호를 스위칭 회로에 제공하는 단계; 및 스위칭 전류가 상기 테스트 신호를 수용할 때 상기 디바이스로부터 상기 스위칭 회로로 전류를 드로우하는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가로 제공한다.
상기 스위칭 회로는 MOSFET를 포함할 수 있고, 상기 테스트 신호는 MOSFET에 제공된다.
본 발명은 테스트 신호를 스위칭 회로에 제공하는 단계; 디바이스로의 전류를 디스에이블시키는 단계; 및 상기 스위칭 회로로 전류를 제공하는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가로 제공한다.
상기 스위칭 회로는 MOSFET를 포함할 수 있고, 상기 테스트 신호는 MOSFET에 제공된다.
본 발명은 집적회로를 갖는 디바이스의 전력 접촉부와 접촉되기 위한 적어도 하나의 전력 단자; 전원; 및 상기 전원을 상기 전력 단자에 접속시키는 전기 경로 - 상기 전기 경로는 서로에 대해 전기적으로 병렬인 전력 전도체들의 제 1 세트를 적어도 포함하고, 서로 접속된 개별 제 1 단부들 및 서로 접속된 개별 제 2 단부들을 가짐 - 를 포함하는, 테스터 장치를 포함할 수 있다.
상기 테스터 장치는 전력 보드 기판을 추가로 포함할 수 있고, 전력 전도체들의 제 1 세트는 상기 전력 보드 기판에 의해 탑재된다.
상기 전력 전도체들의 제 1 세트는 상기 전력 보드 기판상의 트레이스들(traces)일 수 있다.
상기 전기 경로는 상기 전력 전도체들의 제 1 세트와 전기적으로 직렬인 전력 전도체들의 제 2 세트를 포함할 수 있고, 상기 전력 전도체들의 제 2 세트는 서로에 대해 전기적으로 병렬이며, 서로 접속된 개별 제 1 단부들 및 서로 접속된 개별 제 2 단부들을 갖는다.
상기 전력 전도체들의 제 2 세트는 비전도성 층을 추가로 포함하는 연성 부속품(flexible attachment)의 부분을 형성할 수 있고, 상기 전력 전도체들은 상기 비전도성 층내에서 홀딩된다.
본 발명은 전원을 디바이스의 전력 단자와 접속시키는 단계; 서로 접속된 개별 제 1 단부들과 서로 접속된 개별 제 2 단부들을 갖는 전력 단자 전도체들과 상기 전원 사이에 다수의 전력 전도체들을 제공하는 단계; 및 상기 다수의 전력 전도체들을 통해 상기 전원으로부터 전류를 병렬로 전도시키는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가로 제공한다.
전류를 병렬로 전도시키는 단계는 고주파수 응답을 획득할 수 있다.
본 발명은 패턴 생성기 보드; 상기 패턴 생성기 보드에 접속된 드라이버 보드; 전력 보드; 및 상기 드라이버 보드와 전력 보드를 디바이스에 접속시키는 상호접속 수단을 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 추가로 제공한다.
각각의 패턴 생성기 보드, 드라이버 보드, 전력 보드 및 상호접속 수단은 컨피규어러블(configurable)될 수 있다.
각각의 패턴 생성기 보드, 드라이버 보드 및 전력 보드의 수는 컨피규어러블될 수 있다.
상호접속 수단은 서로 전기적으로 병렬인 적어도 전력 전도체들의 제 1 세트를 포함할 수 있고, 상기 전력 전도체들의 제 1 세트는 서로 접속된 개별 제 1 단부들 및 서로 접속된 개별 제 2 단부들을 갖는다.
상기 상호접속 수단은 상기 전력 전도체들의 제 1 세트와 전기적으로 직렬인 전력 전도체들의 제 2 세트를 추가로 포함할 수 있고, 상기 전력 전도체들의 제 2 세트는 사로 전기적으로 병렬이며, 서로 접속된 개별 제 1 단부들 및 서로 접속된 개별 제 2 단부들을 갖는다.
본 발명은 디바이스의 전력 접촉부와 접촉되기 위한 전력 단자; 전원; 상기 전원을 상기 전력 단자에 접속시키는 전기력(electrical power force) 경로; 상기 디바이스의 대접촉부(grand contact)와 접촉되기 위한 접지 단자; 및 상기 접지 단자와 상기 전기력 경로 사이에 접속된 접지 감지 피드백(feedback) 회로 - 접지 감지 피드백 회로는 상기 전기력 경로를 통해 상기 전력 접촉부로 제공되는 전압을 변경하기 위해 상기 접지 단자에 의해 감지되는 전압을 이용함 - 를 포함하는, 집적회로를 갖는 디바이스를 테스트하기 위한 장치를 포함할 수 있다.
상기 장치는 다수의 접지 단자들을 추가로 포함할 수 있고, 상기 접지 감지 피드백 회로는 상기 다수의 접지 단자들에 접속된다.
상기 장치는 각각의 디바이스의 개별 전력 접촉부와 각각 접촉되기 위한 다수의 전력 단자들, 및 개별 전력 단자를 전원에 각각 접속시키는 다수의 전기력 경로들을 추가로 포함할 수 있다.
상기 접지 감지 피드백 회로는 각각의 전기력 경로의 전압을 변경하기 위해 상기 다수의 전기력 경로들에 접속될 수 있다.
상기 전력 감지 피드백 회로는 상기 전력 단자와 전기 경로 사이에 접속될 수 있고, 상기 전력 감지 피드백 회로는 상기 전기력 경로를 통해 상기 전력 접촉부에 제공되는 전압을 변경하기 위해, 상기 전력 단자에 의해 감지되는 전압을 이용한다.
상기 전력 감지 피드백 회로는 기준 전압 라인, 상기 기준 전압 라인으로부터의 입력들을 가질 수 있고, 상기 전력 단자들은 전기력 경로를 통해 제공되는 전압의 변경을 결정하기 위해 비교된다.
접지 피드백 회로에 의해 감지되는 전압은 기준 전압 라인의 전압을 변경하는데 이용될 수 있다.
본 발명은 디바이스의 전력 접촉부에 전력 전압을 제공하는 단계; 상기 디바이스의 접지 접촉부에서 접지 전압을 감지하는 단계; 및 감지되는 접지 전압을 기초로 상기 전력 전압을 변경하는 단계를 포함하는, 집적회로를 갖는 디바이스를 테스트하는 방법을 포함할 수 있다.
상기 방법은 전력 접촉부에 제공되는 전력 전압을 감지하는 단계, 및 감지되는 전력 전압을 기초로 전력 전압을 변경하는 단계를 추가로 포함할 수 있다.
접지 전압을 감지하는 단계는 접지 전압을 가변 입력 전압에 부가하는 단계를 포함할 수 있다.
상기 전력 전압을 변경하는 단계는 상기 접지 전압과 상기 전압의 합을 기초로 할 수 있다.
감지되는 접지 전압을 기초로 상기 전력 전압을 변경하는 단계는 감지되는 접지 전압이 제로가 아닌 경우, 상기 접지 전압과 가변 입력 전압의 합으로 가변 출력 전압을 구동(driving)하는 단계를 포함할 수 있다.
감지되는 접지 전압을 기초로 상기 전압을 변경하는 단계는 가변 출력 전압을 디바이스의 전력 접촉부에 제공하는 단계를 추가로 포함할 수 있다.
본 발명은 전압 소스; 상기 전압 소스에 접속된 전압 스위치; 상기 전압 스위치에 접속된 신호 소스; 신호 스위치의 출력이 각각의 로우(low)-전압 상태 및 하이(high)-전압 상태 사이에서 스위칭되어 일련의 전압 스텝들을 생성하도록, 전압 스위치를 스위칭하는 상기 신호 소스에 의해 제공되는 신호; 상기 신호 스위치의 출력에 접속된 입력을 갖는 댐핑(damping) 회로 - 상기 댐핑 회로는 각 전압 스텝의 슬루 레이트(slew rate)를 감소시키고, 댐핑된 일련의 전압 스텝들을 제공하는 출력을 가짐 -; 및 디바이스의 접촉부에 접촉되기 위해, 상기 댐핑 회로의 출력에 접속된 신호 단자를 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 포함할 수 있다.
상기 장치는 각각 상기 댐핑 회로에 접속되지만 상기 댐핑 회로로부터 전류가 흐르는 경로를 따라 측정되는 것처럼 상기 댐핑 회로로부터 상이한 거리들에 위치되는, 다수의 신호 단자들을 포함할 수 있다.
상기 댐핑 회로는 상기 전압 스위치와 단자 사이에 직렬 접속된 저항기, 및 상기 저항기의 단자와 접지 사이에 접속된 커패시터를 포함할 수 있다.
상기 장치는 디지털-대-아날로그 컨버터(DAC), DAC로의 하이 및 로우 전압들을 나타내는 데이터를 위해 DAC에 접속되는 마이크로프로세서 버스 라인을 추가로 포함할 수 있고, 상기 하이 및 로우 전압들은 DAC의 2개의 출력 단자들에 의해 제공된다.
상기 전압 소스는 DAC의 2개의 입력 단자들 사이에 접속될 수 있다.
DAC의 2개의 입력 단자들은 각각 (+) 및 (-) 전압에서 유지될 수 있다.
상기 장치는 디바이스의 접지 접촉부에 접속된 접지 감지 라인을 추가로 포함할 수 있고, DAC의 입력 전압들은 상기 접지 감지 라인의 전압에 의해 부분적으로 드로우된다.
본 발명은 전압 스위치에 신호를 제공하는 단계 - 전압 스위치는 각각의 로우-전압 상태 및 하이-전압 상태 사이에서 스위칭되어 일련의 전압 스텝들을 생성함 -; 일련의 댐핑된 전압 스텝들을 제공하기 위해 각각의 전압 스텝의 슬루 레이트를 감소시키는 단계; 및 상기 일련의 댐핑된 전압 스텝들을 디바이스의 접촉부에 제공하는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가로 제공한다.
상기 일련의 댐핑된 전압 스텝들은 디바이스의 다수의 접촉부들에 제공될 수 있고, 각각의 접촉부들은 전류가 흐르는 경로로부터 상이한 거리들에 있다.
본 발명은 전압 스위치; 디바이스의 접촉부에 접촉되기 위한 신호 단자; 상기 전압 스위치와 신호 단자 사이에서 직렬 접속된 저항기; 및 상기 저항기의 단자와 상기 신호 단자 사이에 접속된 커패시터를 포함하는, 집적회로 디바이스를 테스트하기 위한 장치용 댐핑 회로를 추가로 제공한다.
상기 댐핑 회로는 다수의 신호 단자들을 추가로 포함할 수 있고, 상기 커패시터는 상기 저항기의 단자와 상기 다수의 신호 단자들 사이에 접속되며, 상기 신호 단자들은 상기 커패시터로부터 전류가 흐르는 경로를 따라 측정되는 것처럼 커패시터로부터 상이한 거리들에 있다.
본 발명은 적어도 하나의 프레임; 상기 프레임에 고정된 디바이스를 위한 홀더; 상기 프레임에 의해 홀딩되는 지지 구조물; 상기 지지 구조물에 의해 홀딩되는 다수의 단자들 - 상기 홀더 및 지지 구조물은 상기 단자들의 각 단자가 상기 디바이스의 각각의 접촉부와 해제가능하게 접촉되도록, 서로에 대해 이동가능함 -; AC 및 DC 전력을 공급하기 위한 전원; 상기 지지 구조물에 의해 홀딩되는 상기 단자들의 전력 단자에 상기 전원을 접속시키는 전력 전기 경로; 신호 소스; 상기 지지 구조물에 의해 홀딩되는 단자들의 각각의 신호 단자에 상기 신호 소스를 각각 접속시키는 다수의 신호 전기 경로들; 상기 적어도 하나의 프레임에 접속되는 접지판; 상기 단자들과 상기 접지판을 상호접속시키는 AC 접지 경로; 및 상기 단자들과 상기 접지판을 상호접속시키는 DC 접지 경로를 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 포함할 수 있다.
상기 AC 접지 경로와 DC 접지 경로는 전기적으로 분리될 수 있다.
상기 AC 접지 경로는 0.5Ω 내지 1.5Ω의 저항을 가질 수 있고, 상기 DC 접지 경로는 0.003Ω 내지 0.015Ω의 저항을 갖는다.
상기 장치는 접지 핀을 포함할 수 있고, 접지 핀은 상기 전원에 접속된다.
AC 전력 공급, 신호 라인 및 AC 전력 접지 간의 물리적 공간은 작을 수 있다.
DC 접지 경로는 지지 구조물에 접속될 수 있다.
본 발명은 테스터의 표면에 대하여 디바이스를 홀딩하는 단계; 디바이스의 접촉부들에 상기 테스터의 단자들을 접촉시키는 단계; 상기 단자들과 접촉부들을 통해 상기 집적회로에 신호들을 제공하는 단계; AC 및 DC 전력을 상기 단자들에 제공하는 단계를 포함하는, 디바이스의 집적회로를 테스트하기 위한 방법을 추가로 제공한다.
AC 및 DC 전력을 상기 단자들에 제공하는 단계는 AC 및 DC 전력을 전기적으로 분리시키는 단계를 포함할 수 있다.
상기 방법은 분리된 AC 접지 및 DC 접지 경로들을 제공하는 단계를 추가로 포함할 수 있다.
본 발명은 AC 및 DC 전력을 공급하기 위한 전원; 상기 전원을 디바이스의 전력 단자에 접속시키기 위한 전력 전기 경로; 접지 핀; 상기 디바이스의 단자들과 상기 접지 핀을 상호접속시키는 AC 접지 경로; 및 상기 디바이스의 단자들과 상기 접지 핀을 상호접속시키는 DC 접지 경로를 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치에 전력을 제공하기 위한 보드를 추가로 제공한다.
상기 AC 접지 경로 및 DC 접지 경로는 전기적으로 분리될 수 있다.
상기 AC 접지 경로는 0.5Ω 내지 1.5Ω의 저항을 가질 수 있고, 상기 DC 접지 경로는 0.003Ω 내지 0.015Ω의 저항을 가질 수 있다.
AC 전력 공급, 신호 라인 및 AC 전력 접지 간의 물리적 공간은 작을 수 있다.
상기 보드는 전력 보드 기판, 상기 전원, 전력 전기 경로, 접지 핀, 및 상기 전력 보드 기판상에 제공되는 AC 및 DC 접지 경로들을 추가로 포함할 수 있다.
본 발명은 적어도 하나의 프레임; 상기 프레임에 고정된 디바이스를 위한 홀더; 상기 프레임에 의해 홀딩되는 지지 구조물; 상기 지지 구조물에 의해 홀딩되는 다수의 단자들 - 상기 단자들의 각 단자가 상기 디바이스의 각 접촉부와 해제가능하게 접촉되도록, 상기 홀더와 지지 구조물은 서로에 대해 이동가능함 -; 전원; 상기 지지 구조물에 의해 홀딩되는 단자들의 전력 단자에 상기 전원을 접속시키는 전력 전기 경로; 신호 소스; 및 상기 지지 구조물에 의해 홀딩되는 상기 단자들의 각 신호 단자에 상기 신호 소스를 각각 접속시키는 다수의 신호 전기 경로들을 포함하는, 디바이스의 집적회로를 테스트하기 위한 장치를 포함할 수 있다.
본 발명은 하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 서로 접속된 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역으로 분할되는 전력 보드들, 다수의 패턴 생성기, 및 드라이버를 포함하는 다수의 전기 서브어셈블리들; 및 상호접속 수단에서 서로 접속된 상기 전기 서브어셈블리들을 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 포함하는, 디바이스상의 집적회로들을 테스트하기 위한 장치를 추가로 제공하며, 상기 전기 서브어셈블리들은 적어도 하나의 논리 구역으로 구성되고, 상기 논리 구역은 다수의 패턴 생성기들을 포함한다.
상기 전기 서브어셈블리들은 다수의 논리 구역들로 구성될 수 있고, 상기 논리 구역들 중 하나 이상은 다수의 패턴 생성기들을 포함한다.
상기 적어도 하나의 논리 구역은 다수의 물리적 구역들로 분할될 수 있다.
상기 컨피규레이션 파일은 상기 물리적 구역들의 다수의 개별 물리적 구역을 나타내는 영역 네임 필드를 가질 수 있다.
동일한 영역 네임 필드를 갖는 물리적 구역들은 논리 구역으로 그룹화될 수 있다.
상기 논리 구역의 전기 서브어셈블리들은 동일한 타입일 수 있고 동시에 동일한 테스트 프로그램을 실행할 수 있다.
각각의 상기 다수의 논리 구역들의 전기 서브어셈블리들은 동일한 타입일 수 있고, 동시에 동일한 테스트 프로그램을 실행할 수 있으며, 각각의 상기 다수의 논리 구역들은 동시에 상이한 테스트 프로그램을 실행한다.
본 발명은 디바이스에서 하나 보다 많은 테스트 프로그램을 동시에 실행하는 단계를 포함하는 디바이스들상에서 집적회로들을 테스트하기 위한 방법을 추가로 제공한다.
상기 디바이스의 하나 보다 많은 테스트 프로그램을 동시에 실행하는 단계는 하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 서로 접속된 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역을 갖는 물리적 구역들로 분할되는 전력 보드들, 다수의 패턴 생성기, 및 드라이버를 포함하는 다수의 전기 서브어셈블리들을 제공하는 단계 - 상기 전기 서브어셈블리들은 적어도 하나의 논리 구역으로 구성되고, 상기 논리 구역은 다수의 패턴 생성기들을 포함함 -; 상호접속 수단에서 서로 접속된 상기 전기 서브어셈블리들을 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 제공하는 단계; 및 상기 적어도 하나의 논리 구역을 통해 테스트 프로그램을 실행하는 단계를 포함할 수 있다.
상기 디바이스의 하나 보다 많은 테스트 프로그램을 동시에 실행하는 단계는 하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 서로 접속된 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역을 갖는 물리적 구역들로 분할되는 전력 보드들, 다수의 패턴 생성기, 및 드라이버를 포함하는 다수의 전기 서브어셈블리들을 제공하는 단계 - 상기 전기 서브어셈블리들은 다수의 논리 구역들로 구성되고, 각각의 논리 구역들은 다수의 패턴 생성기들을 포함함 -; 상호접속 수단에서 서로 접속된 상기 전기 서브어셈블리들을 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 제공하는 단계; 및 상기 각각의 논리 구역들을 통해 테스트 프로그램을 동시에 실행하는 단계를 포함할 수 있다.
본 발명은 첨부된 도면들을 참조로 예로서 추가로 기술된다: 도 1은 풀-웨이퍼 테스팅 및/또는 번-인 및/또는 내장형 셀프-테스팅을 위해 사용될 수 있는 본 발명의 일 실시예에 따른 장치의 사시도이다.
도 2는 열적 시스템 프레임 부분이 시계반대방향으로 약 45도 회전되는 도 1과 유사한 도면이다.
도 3은 도 1 및 2의 장치의 부분을 형성하는 교체가능한 카트리지를 도시하는 하부로부터 절개된 사시도이다.
도 4는 도 3의 카트리지의 하부를 형성하는 접촉기 어셈블리를 예시적으로 도시하는 측단면도이다.
도 5는 도 5의 접촉기 어셈블리의 배전반(distribution board)상의 접촉부들의 하나의 인터페이스의 저면 평면도이다.
도 6은 특히 도 5의 다수의 인터페이스들의 레이아웃을 도시하는, 도 5의 접촉기 어셈블리의 저면 평면도이다.
도 7은 특히 카트리지 프레임의 후면판에 대해 접촉기 어셈블리를 이동시키는데 사용되는 작동기 메커니즘을 도시하고 웨이퍼를 홀딩하는 웨이퍼 홀더를 추가로 도시하는, 도 3의 카트리지의 일부분의 측단면도이다.
도 8은 웨이퍼 홀더가 접촉기 어셈블리의 단자들 아래의 위치로 웨이퍼를 이동시킨 이후의, 도 7과 유사한 도면이다.
도 9는 작동기 메커니즘이 웨이퍼상의 접촉부들과 접촉되도록 단자들을 이동시키는데 사용된 이후, 도 8과 유사한 도면이다.
도 10은 작동기 메커니즘의 피스톤에 의해 생성되는 힘을 도시하는 타이밍 차트이다.
도 11은 특히 도 3의 카트리지의 하나의 얼라인먼트 및 로킹 구성(formation), 및 도 1 및 2에 도시된 장치의 프레임의 베이스의 상부에 고정된 하나의 얼라인먼트 및 로킹 메커니즘을 도시하는 측단면도이다.
도 12는 얼라인먼트 및 로킹 메커니즘이 구성을 정렬하는데 사용된 이후 도 11과 유사한 도면으로서, 상기 구성은 얼라인먼트 및 로킹 메커니즘과 착탈식으로 결합된다.
도 13은 특히 도 3의 카트리지의 하나의 제 1 커넥터 세트를 도시하는 측단면도로서, 하나의 제 2 커넥터 세트는 도 1 및 2의 장치의 프레임의 힌지부에 고정된다.
도 14는 도 13의 제 1 커넥터 세트의 부분을 형성하는 제 1 커넥터 모듈을 도시하는 부분 측단면도이다.
도 15는 제 2 커넥터 세트의 부분을 형성하는 구형 결합기 상부에 제 1 커넥터 세트의 부분을 형성하는 제 1 결합 컴포넌트의 구형 내부 결합 표면을 회전시키는데 결합기가 사용된 이후, 도 13과 유사한 도면이다.
도 16은 제 1 커넥터 세트와 제 2 커넥터 세트의 결합 이후, 도 15와 유사한 도면이다.
도 17은 도 13의 다수의 제 1 커넥터 세트들의 컨피규레이션 및 레이아웃을 구체적으로 도시하는, 도 3의 카트리지의 사시도이다.
도 18은 도 13의 다수의 제 2 커넥터 세트들의 레이아웃을 도시하는 하부로부터의 사시도이다.
도 19는 도 2에 도시된 장치의 일부분의 사시도로서, 열적 시스템 프레임 부분은 시계반대방향으로 약 135도 회전되고, 테스트 헤드 프레임 부분은 우측으로 약 90도 회전된다.
도 20은 도 19의 좌측으로부터 봤을 때, 전력, 드라이버, 및 패턴 생성기 보드들의 레이아웃을 블럭도 형태로 도시하는 단부 도면이다.
도 21은 보드들을 냉각시키는데 사용되는 열적 시스템을 추가로 도시하는, 도 20에 도시된 2개의 보드들에 평행한 측단면도이다.
도 22는 장치의 컴퓨터 시스템을 추가로 도시하는 도 1의 장치의 컴포넌트들의 블럭도로서, 컴퓨터 시스템은 장치의 테스터 시스템의 컨피규레이션을 나타내는 컨피규레이션 파일을 갖는다.
도 23은 도 19의 장치가 사용되는 방법의 흐름도이다.
도 24A 및 도 24B는 컨피규레이션 파일의 데이터베이스 구조를 도시하는 블럭도를 나타낸다.
도 25는 다수의 네트 파일들로부터 컨피규레이션 파일을 구성하는데 사용되는 소프트웨어 어셈블러 애플리케이션의 블럭도이다.
도 26은 도 22의 소프트웨어 어셈블러 애플리케이션이 컨피규레이션 파일을 어셈블링하는 방법의 흐름도이다.
도 27은 도 1의 장치의 전기 컴포넌트들의 블럭도이다.
도 28은 도 22 및 27에 도시된 전력 보드의 컴포넌트들 및 전력 보드에 이루어진 커넥션들의 블럭도이다.
도 29는 도 28의 전력 보드상에서 복제된 컴포넌트들을 도시하는 회로도이다.
도 30은 도 22 및 27에 도시된 드라이버 보드상에 복제된 컴포넌트들을 도시하는 회로도이다.
도 31은 테스트 신호를 댐핑하기 위해 종래의 설계에 사용되는 단자를 도시 하는 회로도이다.
첨부된 도면들 중 도 1 및 도 2는 단일화되지 않은 웨이퍼들의 마이크로전자 회로들의 풀-웨이퍼 테스팅, 및/또는 단일화되지 않은 웨이퍼들의 번-인 테스팅, 및/또는 단일화되지 않은 웨이퍼들의 내장형 셀프-테스팅을 위해 특히 적합한, 장치(10)를 도시한다. 장치(10)는 프레임(12) 및 프레임(12)에 장착된 다수의 모듈들을 포함하고, 모듈들은 웨이퍼 로더(loader)(14), 프로빙 서브어셈블리(probing subassembly)(16), 카트리지(18), 테스트 헤드(20), 및 열적 시스템(24)을 포함한다.
프레임(12)은 프로버(prober) 베이스 부분(26), 열적 시스템 프레임 부분(28), 및 테스트 헤드 프레임 부분(30)을 갖는다. 열적 시스템 프레임 부분(28)은 프로버 베이스 부분(26)에 피봇되게 장착된다. 테스트 헤드 프레임 부분(30)은 열적 시스템 프레임 부분(28)에 피봇되게 장착된다. 프로빙 서브어셈블리(16)와 카트리지(18)는 프로버 베이스 부분(26)의 하부 및 상부(32, 34)에 각각 장착되고, 테스트 헤드(20)와 열적 시스템(24)은 테스트 헤드 프레임 부분(30)과 열적 시스템 프레임 부분(28)에 각각 장착된다.
열적 시스템 프레임 부분(28)은 예를 들어, 열적 시스템 프레임 부분(28)이 프로버 베이스 부분(26) 상부에 있는 도 1에 도시된 바와 같은 위치, 및 피봇 암(arm) 부분이 시계반대방향으로 좌측으로 약 45도 피봇되는 도 2에 도시된 바와 같은 위치 사이에서 피봇될 수 있다. 도 2에 도시된 위치로의 열적 시스템 프레임 부분(28)의 피봇은 카트리지(18)로부터 떨어지게 테스트 헤드(20)를 이동시킨다. 따라서 카트리지(18)의 유지보수 또는 교체를 목적으로 카트리지(18)에 대한 액세스가 달성된다.
도 3에 도시된 바와 같이, 카트리지(18)는 카트리지 프레임(38), 고정된 위치에서 카트리지 프레임(38)을 정렬 및 로킹(locking)하기 위한 얼라인먼트 핀들(40), 접촉기 어셈블리(42), 다수의 제 1 커넥터 세트들(44), 및 접촉기 어셈블리(42)를 제 1 커넥터 세트들(44)에 접속시키는 다수의 연성 부속품들(46)을 포함한다.
도 4에 도시된 것처럼, 접촉기 어셈블리(42)는 배전반(distribution board)(48), 접촉기 보드(50), 및 접촉기 보드(50)를 배전반(48)에 고정시키는 패스너들(fasteners)(52)을 포함한다.
배전반(48)은 힘(force) 분배 기판(55), 열 팽창 균등화 기판(57), 전기 분배 기판(54), 전기 분배 기판(54)상에 형성된 다수의 단자들(56), 전기 분배 기판(54)상에 형성된 다수의 접촉부들(58), 및 전기 분배 기판(54)내에 구비된 다수의 전도체들(60)을 갖는다. 단자들(56)과 접촉부들(58)은 동일한 측면이지만 전기 분배 기판(54)의 상이한 영역들상에 형성된다. 각각의 전도체(60)는 단자들(56)의 각 단자를 접촉부들(58)의 각 접촉부와 상호접속시킨다.
접촉기 보드(50)는 제 1 및 제 2 피이스(piece)(64, 66), 칼라(collar)(67), 및 다수의 핀들(68)을 갖는 접촉기 기판(62)을 포함한다. 각각의 핀(68)의 하나의 단부는 제 1 피이스(64)의 개구를 통해 삽입된 다음, 제 2 피이스(66)의 개구를 통 해 삽입된다. 각각의 핀(68)은 제 2 피이스(66)의 개구에 의해 제자리에 유지되도록 그 단부들보다 더 큰 중앙 몸체를 갖는다. 칼라(67)는 제 1 및 제 2 피이스(64, 66)를 서로에 대해 정렬시키는데 사용된다. 각각의 핀(68)의 하나의 단부는 배전반(48)의 각 단자(56)에 대하여 배치된 접촉부(70)를 형성한다. 각 핀(68)의 대향 단부는 웨이퍼(76)상의 접촉부(74)와 접촉할 수 있는 단자(72)를 형성한다. 패스너들(52)은 예를 들어, 볼트들일 수 있고 그 각각은 접촉기 기판(62)의 개구를 통해 삽입되는 생크(shank)를 가지며, 생크의 나선부(thread)는 전기 분배 기판(54)의 나선형 개구로 나사 결합된다. 전기 분배 기판(54), 접촉기 기판(62), 힘 분배 기판(55), 열 팽창 균등화 기판(57), 및 패스너들(52)은 지지 구조물(80)로부터 연장되는 단자들(72)을 갖는 지지 구조물(80)를 공동으로 형성한다. 핀들(68), 단자들(56), 전도체들(60), 및 접촉부들(58)은 단자들(72)로 및 단자들(72)로부터 전도성 링크들을 형성한다.
각각의 연성 부속품들(46)은 연성 비전도성 외부층(82), 외부층(82)내에 홀딩되고 외부층(82)의 물질에 의해 서로 분리된 다수의 전도체들(84), 각각의 전도체들(84)의 단부들의 다수의 개구 단자들(86), 및 각각의 단자들(86)상에 각각 있는 다수의 전기 전도성 범프들(88)을 갖는다. 각각의 전도성 범프들(88)은 배전반(48)의 각각의 접촉부들(58)에 대하여 배치된다. 클램프(clamp) 피이스(90)는 연성 부속품(46)의 단부 상에 배치된다. 패스너들(9)은 클램프 피이스(90)를 전기 분배 기판(54)에 고정시키고 클램프 피이스(90)와 전기 분배 기판(54) 사이의 연성 부속품(46)의 단부를 클램핑하는 힘을 제공하기 위해 사용된다.
도 5에 추가로 도시된 것처럼, 접촉부들(58)은 인터페이스(92)를 형성한다. 인터페이스(92)는 접촉부들(58)의 2개의 평행한 행들을 갖는다. 2개의 접촉부들(58g)은 행들 중 하나로부터 다른 하나로 연장되고 행들의 대향 단부들에 위치되는 접지 접촉부들이다. 나선형 개구들(94)은 전기 분배 기판(54)으로의 인터페이스(92)의 대향 단부들상에 형성된다. 도 4의 각각의 패스너들(91)은 각각의 헤드 및 헤드로부터 연장되는 각각의 나선형 생크를 갖는다. 헤드는 클램프 피이스(90)상에 안착되고, 생크는 도 5의 나선형 개구들(94) 중 하나로 나사 결합된다. 컴플라이언트 부재(compliant member)(93)는 클램프 피이스(90)와 연성 비전도성 외부층(82) 사이에 위치되어, 전기 전도성 범프들(88)에 의해 균일한 접촉을 보장하도록 클램프 피이스(90)에 의해 생성되는 힘을 분배한다.
도 6을 참조하면, 전기 분배 기판(54)은 사각형이고 4개의 측면들(98)에 의해 형성되는 둘레를 갖는다. 접촉기 기판(62)은 4개의 측면들(98)내에 원형 둘레(100)를 갖는다. 도 5의 인터페이스(92)와 같은 다수의 인터페이스들(92)은 원형 둘레(100) 외부의 전기 분배 기판(54)의 영역상에 제공된다. 인터페이스들(92)의 위치들과 배향들은 상대적으로 조밀한 구성을 제공하도록 선택된다. 모든 인터페이스들(92)의 조합 길이는 원형 둘레(100)의 길이보다 더 크다. 인터페이스들(92)의 조합 길이는 또한 측면들(98)의 조합 길이보다 더 크다. 각각의 쿼터(quarter)(102, 104, 106, 108)의 인터페이스들(92)은 모두 동일한 방향으로 정렬된다.
나란히 놓인 쿼터들(102, 106)의 인터페이스들(92)은 분배 기판(94)을 통하 는 중심선(112)에 대해 45도의 각도(110)에 각각 위치된다. 나란히 놓인 쿼터들(104, 108)의 인터페이스들은 각도(110)와 동일한 방향에서 측정되는 바와 같이, 중심선(112)에 대해 135도의 각도(114)에 각각 위치된다.
각각의 쿼터들(102, 104, 106, 108)은 10개의 인터페이스들(92A 내지 92J)을 갖는다. 인터페이스들(92C, 92D, 92E)은 서로 평행하지만 접촉기 기판(62)의 중심점(116)으로부터 상이한 거리들에 있다. 인터페이스들(92F, 92G, 92H)은 서로에 대해 평행하지만 중심점(116)으로부터 상이한 거리들에 있다. 인터페이스들(92C, 92F)은 인터페이스들(92D, 92G) 및 인터페이스들(92E, 92H)과 같이, 서로 일치된다. 인터페이스들(92B, 92I)은 서로 일치되지만 인터페이스들(92C, 92F)에 의해 형성되는 행보다 중심점(116)에 더 근접한 행을 형성한다. 인터페이스들(92B, 92I)은 또한 인터페이스들(92C, 92F)보다 서로로부터 더 이격된다. 또한, 인터페이스들(92A, 92J)은 인터페이스들(92B, 92I)에 의해 형성되는 행보다 중심점(116)에 더 근접한 행을 형성한다.
각각의 쿼터들(102, 104, 106, 108)은 인터페이스들(92A 내지 92J)의 배치와 유사한 10개의 인터페이스들(92)의 배치를 갖는다. 그 배치는 쿼터(108)로부터 쿼터(102)로 이동될 때 중심점(116)에 대해 90도만큼 회전된다. 유사하게, 배치는 쿼터(102)로부터 쿼터(104)로 이동될 때 다른 90도만큼 회전된다.
각각의 연성 부속품(46)은 각각의 인터페이스들(92)에 접속된다. 인터페이스들(92)의 배치는 접촉기 보드(50)의 단자들(72)의 상대적으로 조밀한 배치로 또는 상대적으로 조밀한 배치로부터 많은 수의 전기 경로들의 "팬-인(fanning-in)" 또는 "팬-아웃(fanning-out)"을 허용한다.
도 3을 다시 참조하면, 카트리지 프레임(38)은 하부 후면판(120), 상부 지지 피이스(122), 및 상부 지지 피이스(122)를 후면판(120)에 장착시키는 접속 피이스들(124)을 포함한다. 카트리지(18)는 카트리지 프레임(38)에 대해 접촉기 어셈블리(42)를 상대적으로 이동시키기 위한 작동기 메커니즘(126), 및 이동 센서(128)를 추가로 포함한다.
도 7은 작동기 메커니즘(126), 이동 센서(128), 및 웨이퍼(76)를 홀딩하는 웨이퍼 홀더(130)를 도시한다. 실린더(132)는 후면판(120)에 제조된다. 실린더(132)는 외부 표면(132) 및 상부 표면(138)을 갖는다. 링-형상 슬라이딩 피스톤(140)이 실린더(132)에 삽입된다. 피스톤(140)의 하부 표면은 지지 구조물(80)에 부착된다. 고정된 링-형상 피스톤(136)은 피스톤(140)의 중심으로 삽입된다. 고정된 링-형상 피스톤(136)의 상부 표면은 후면판(120)에 부착된다. 따라서, 지지 구조물(80)은 피스톤(140), 고정된 링-형상 피스톤(136), 및 작동기 메커니즘(126)의 실린더(132)를 통해 후면판(120)에 접속된다. 후면판(120)과 지지 구조물(80) 사이에 작동기 메커니즘(126)을 위치시킴으로써, 작동기 메커니즘(126)은 후면판(120)에 대해 접촉기 어셈블리(42)를 상대적으로 이동시킬 수 있다. 유체 통로(142)는 후면판(120)에 제조된다. 유체 통로(142)는 후면판(120)의 외부 표면으로부터 피스톤(140)의 상부 표면상의 위치로 연장된다. 유체 라인(144)은 유체 통로(142)에 접속된다. 압축된 공기 또는 진공 압력이 유체 라인(144)과 유체 통로(142)를 통해 피스톤(140)의 상부 표면으로 제공될 수 있다.
이동 센서(128)는 지지 구조물(80)에 부착된 외부 부분(146), 및 후면판(120)에 부착된 내부 부분(148)을 갖는다. 외부 부분(146)과 내부 부분(148) 사이의 상대적 이동은 외부 부분(146)과 내부 부분(148) 사이의 인덕턴스(또는 커패시턴스)의 변화를 초래한다. 인덕턴스(또는 커패시턴스)는 외부 부분(146)이 내부 부분(148)에 대해 얼마나 멀리 이동하는지의 표시를 제공하기 위해 측정될 수 있다. 외부 부분(146)은 후면판의 원형 개구내에 고정되고, 외부 부분(146)은 후면판(120)에 대한 접촉기 어셈블리(42)의 이동을 위한 가이드로서 부가적으로 작용한다.
웨이퍼 홀더(130)는 도 1 및 도 2에 도시된 프로빙 서브어셈블리(16)의 부분을 형성한다. 웨이퍼 홀더(130)는 도 1 및 도 2의 프로버 베이스 부분(26)에 대한, 수평 x-방향 및 y-방향의 이동 및 수직 z-방향의 이동을 위해 장착된다.
도 8에 도시된 것처럼, 상부에 웨이퍼(76)를 갖는 웨이퍼 홀더(130)는 웨이퍼(76)가 접촉기 보드(50) 바로 아래에 있을 때까지 x-방향 및 y-방향에서 이동된다. 그 다음, 웨이퍼 홀더(130)는 접촉기 보드(50)를 향해 z-방향에서 상향하게 수직으로 이동된다. 각각의 단자들(72)은 웨이퍼(76)상의 각각의 접촉부들에 정렬된다. 그러나, 단자들(72)은 이러한 스테이지에서 웨이퍼(76)상의 접촉부들과 접촉되지 않는다.
도 9에 도시된 것처럼, 작동기 메커니즘(126)은 단자들(72)을 웨이퍼(76)상의 접촉부들에 접촉시키는데 사용된다. 유체 라인(144)과 유체 통로(142)를 통해, 실린더(132)의 표면들(134, 138), 고정된 링-형상 피스톤(136)의 외부 표면, 및 피 스톤(140)의 상부 표면에 의해 규정된 부피로 압축된 공기가 제공된다. 압축된 공기는 피스톤(140)이 후면판(120)에 대해 하향하게 이동되도록 피스톤(140)의 상부 표면상에 작용한다. 또한, 피스톤(140)은 단자들(72)이 웨이퍼(76)상의 접촉부들과 접촉될 때까지 접촉기 어셈블리(42)를 하향하게 이동시킨다. 단자들(72)은 그 부분을 형성하는 핀들의 스프링 힘들에 대항하여 탄성적으로 요입가능(depressible)하다. 스프링 힘들은 피스톤(140)의 압력에 의해 생성되는 힘을 방해(counteract)하도록 공동으로 작용한다.
도 10은 피스톤(140)에 의해 생성되는 힘을 도시한다. 도 7 및 도 8의 단자들에는 어떠한 힘도 작용하지 않는다. 도 9에서, 힘은 제로에서 미리 결정된 힘으로 증가된다. 이러한 미리 결정된 힘은 피스톤(140)의 상부 표면의 면적과 압력을 곱함으로써 계산될 수 있다. 압력이 높게 제어가능하기 때문에 단자들(72)에 의해 생성되는 힘들은 높게 제어가능하다. 미리 결정된 최대 힘은 하나의 애플리케이션으로부터 다른 애플리케이션으로 용이하게 변경될 수 있다. 힘들이 단자들(72)에 의해 인가될 때, 전기신호들, 전력 및 접지가 단자들(72)을 통해 웨이퍼(76)로 및 웨이퍼(76)로부터 제공된다. 이에 따라 웨이퍼(76)상의 집적회로들이 테스트된다. 테스트가 종료되면, 단자들(72)에 의해 인가된 힘들이 다시 제로로 감소되도록 압력이 감소된다. 그 다음, 음(-)의 압력이 인가되고, 접촉기 어셈블리(42)를 웨이퍼(76)로부터 떨어지게 도 8에 도시된 위치로 이동시킨다. 그 다음, 웨이퍼(76)는 웨이퍼 홀더(130)에 의해 제거되고, 웨이퍼(76)는 웨이퍼 홀더(130)상에 다른 웨이퍼로 교체된다.
단자들(72)이 웨이퍼(76)의 접촉부들에 접촉되기 위해 작동기 메커니즘(126)을 구동하는 접촉기 보드(50)에 대한 웨이퍼 홀더(130)의 이동의 속도 및 순서가 변화될 수 있다는 것을 고려한다. 웨이퍼 홀더(130)를 이동시키고 상이한 타입의 웨이퍼들에 대한 최적의 접촉(예, 양호한 전기적 접촉, 최소한 패드 손상 등)을 달성하도록 작동기 메커니즘(126)을 구동시키기 위해, 상이한 접촉 알고리즘들이 사용될 수 있다.
이동 센서(128)는 피스톤(140)이 웨이퍼(76)와 접촉될 때 그 스트로크의 중간에 대략적으로 있기 위해, 피스톤(140)의 압력이 설정될 수 있도록 한다. 상이한 접촉기 기술들 및/또는 접촉점들의 수를 갖는 웨이퍼들이 장치(10)에 사용될 수 있다. 상이한 접촉 기술들은 웨이퍼 접촉을 보장하기 위해 핀 단위로 상이한 힘을 종종 요구하고, 상이한 접촉기 높이들을 가질 수도 있다. 웨이퍼(76)와의 양호한 접촉을 형성하기 위해, 상이한 전체 힘이 접촉기에 인가되도록 요구될 수 있다. 이동 센서(128)는 피스톤(140)이 테스트되는 웨이퍼(76)를 향해 접촉기를 연장시킨 거리를 측정하는데 사용될 수 있다. 따라서, 이러한 다양한 타입들의 접촉기들을 갖는 웨이퍼들이 동일한 장치(10)를 이용하여 테스트될 수 있다.
도 11은 도 1 및 도 2의 프레임(12)의 상부 부분(34)에 장착되는 얼라인먼트 및 로킹 메커니즘(152)을 도시하고, 얼라인먼트 핀들(40) 중 하나는 카트리지 프레임(38)에 장착된다.
얼라인먼트 및 로킹 메커니즘(152)은 외부 슬리브(154), 얼라인먼트 피이스(156), 피스톤(158), 유체 라인(160), 및 로킹 작동기(162)를 포함한다.
얼라인먼트 피이스(156)는 그 내부에 형성된 얼라인먼트 개구(164)를 갖는다. 얼라인먼트 개구(164)는 그 상부 수평 단면이 그 하부 단면보다 더 크도록 원뿔 형상을 갖는다. 얼라인먼트 피이스(156)는 외부 슬리브(154)의 상부 단부에 장착되고 외부 슬리브(154)로 하향하게 연장된다.
피스톤(158)은 외부 슬리브(154)의 하부 부분내에 위치되고, 외부 슬리브(154)내에서 상하로 슬라이딩될 수 있다. 외부 슬리브(154)내에는 피스톤(158)의 하부 표면에 의해 공동(cavity)(166)이 규정된다. 유체 라인(160)은 공동(166)에 접속된다. 양의 압력 및 음의 압력이 유체 라인(160)을 통해 공동(166)에 제공될 수 있다. 양의 압력은 피스톤(158)의 상향 이동을 유도하고, 음의 압력은 피스톤(158)이 하향하게 이동되도록 한다.
로킹 작동기(162)는 다수의 구형 로킹 부재들(168) 및 로킹 작동기(170)를 갖는다. 로킹 작동기(170)는 피스톤(158)과 함께 수직으로 상하 이동될 수 있도록 피스톤(158)에 장착된다. 로킹 작동기(170)는 구형 로킹 부재들(168)과 접촉되는 내부 표면(172)을 갖는다. 상승 및 하강 위치들 사이의 로킹 작동기(170)의 이동이 서로로부터 떨어지게 및 서로를 향하는 구형 로킹 부재들(168)의 상응하는 이동을 유도하도록, 내부 표면(172)은 원뿔형이다.
구성(formation)(40)은 포지셔닝 핀(174)의 단부로부터 떨어진 위치에 형성되는 리세스 구성(176)을 갖는 포지셔닝 핀(174)을 포함한다. 카트리지 프레임(38)은 포지셔닝 핀(174)이 얼라인먼트 개구(164) 상부에 대략적으로 위치되도록 이동된다. 카트리지 프레임(38)이 도 11에 도시된 위치로 하강될 때, 다소 오정렬 된 포지셔닝 핀(174)의 단부는 얼라인먼트 개구(164)의 표면상에서 슬라이딩될 수 있어서, 포지셔닝 핀(174)의 중심선이 얼라인먼트 개구(164)의 중심선을 향해 이동된다. 피스톤(158)과 로킹 작동기(162)는 구형 로킹 부재들(168)에 의해 규정되는 개구를 통한 포지셔닝 핀(174)의 더 넓은 단부의 이동을 허용하도록, 하강 위치에 있다.
도 12는 구성(40)이 모든 방식으로 하강되고 얼라인먼트 및 로킹 메커니즘(152)과 결합된 이후, 도 11의 컴포넌트들을 도시한다. 구성(40)의 원뿔 표면은 얼라인먼트 개구(164)의 원뿔 표면에 접촉되고, 이에 따라 포지셔닝 핀(174)과 얼라인먼트 개구(164)의 중심선들의 정확한 정렬을 보다 촉진시킨다. 포지셔닝 핀(174)상의 리세스 구성(176)은 이제 구형 로킹 부재들(168)과 동일한 상승 위치에 있다. 피스톤(158)과 로킹 작동기(170)는 구형 로킹 부재들(168)이 리세스 구성(176)과 결합되도록 상승된다. 이에 따라 포지셔닝 핀(174)은 얼라인먼트 및 로킹 메커니즘(152)의 구형 로킹 부재들(168)과 결합된다.
포지셔닝 핀(174)은 피스톤(158)을 먼저 하강시킴으로써 얼라인먼트 및 로킹 메커니즘(152)으로부터 방출(release)될 수 있으므로, 구형 로킹 부재들(168)이 리세스 구성(176)으로부터 결합해제된 다음, 포지셔닝 핀(174)과 함께 카트리지 프레임(38)을 얼라인먼트 개구(164) 외부로 승강(lifting)시킨다. 유지보수 또는 재구성, 또는 다른 카트리지로 교체를 목적으로 카트리지(18)가 일시적으로 제거되는 것이 종종 요구될 수 있다. 구성(40)과 얼라인먼트 및 로킹 메커니즘(152)은 카트리지들의 신속한 제거 및 교체를 허용한다.
도 3은 얼라인먼트 핀들(40)의 하나의 피이스를 도시한다. 카트리지(18)의 피이스만이 도 3에 도시되고, 전체 카트리지는 얼라인먼트 핀들(40) 중 하나를 통하는 단면에 대해 면 대칭적이다. 단면의 구성(40)의 다른 피이스 및 구성들 중 다른 하나는 도시되지 않는다. 따라서 삼각형의 코너들에 각각 총 3개의 얼라인먼트 핀들(40)이 있다. 각각의 얼라인먼트 핀들(40)은 대응되는 얼라인먼트 및 로킹 메커니즘(152)과 결합된다. 모든 3개의 얼라인먼트 및 로킹 메커니즘들(152)이 동시적으로 및 원격으로 대응하는 유체 라인들(160)에 접속된 공통 압력 소스로부터 구동가능함으로써, 모든 3개의 로킹 얼라인먼트 핀들(40)의 동시적인 결합 또는 결합해제를 유도한다.
도 1 및 도 2를 참조로 이전에 언급된 것처럼, 테스트 헤드(20)는 카트리지(18)에 대한 유지보수 목적으로 도 2에 도시된 위치로 이동될 수 있다. 또한, 카트리지(18)는 도 11 및 도 12를 참조로 기술된 것처럼, 교체될 수 있다. 카트리지(18)의 유지보수 및/또는 교체 이후, 테스트 헤드(20)는 도 1에 도시된 위치로 카트리지상에서 피봇된다.
도 13은 테스트 헤드(20)가 카트리지(18)로 하향하기 이동된 이후, 즉 도 2에 도시된 위치로부터 도 1에 도시된 위치로 이동된 이후, 테스트 헤드와 카트리지(18)의 부분들을 도시한다. 테스트 헤드(20)는 제 2 커넥터 세트(180), 및 도 1의 프레임(12)의 테스트 헤드 프레임 부분(30)에 장착된 결합기(182)를 갖는다. 제 2 커넥터 세트(180)는 카트리지(18)의 제 1 커넥터 세트들(44) 중 하나로부터 초기에 결합해제된다.
제 1 커넥터 세트(44)는 커넥터부 지지 피이스(184), 제 1 커넥터 모듈(186), 및 제 1 결합 컴포넌트(188)를 포함한다.
제 1 커넥터 모듈(186)은 제 1 커넥터부(190) 및 다수의 격벽들(septa)(192)을 포함한다. 격벽들(192)은 제 1 커넥터부(190)에 의해 평행한 관계로 유지된다. 도 14는 격벽들(192) 중 하나를 보다 상세히 도시한다. 다수의 전도체들은 각각의 격벽(192)에 대항하는 페이퍼에 서로의 뒤에 형성된다. 각각의 전도체는 격벽(192)의 하부 에지의 단자(196), 격벽(192)의 상부 에지의 접촉부(198), 및 단자(196)를 접촉부(198)에 상호접속시키는 전기 전도성 리드(200)를 포함한다.
도 13을 다시 참조하면, 다수의 연성 부속품들(46)이 각각의 전도체들(202)을 통해 도 14의 단자들(196)에 부착된다. 격벽들(192)은 제 1 커넥터부(190)에 의해 홀딩되는 접촉부들(198) 및 단자들(196)의 조밀한 배치를 제공한다.
제 1 커넥터 모듈(186)은 커넥터부 지지 피이스(184)의 내부 부분과 접촉되는 제 1 커넥터부(190)를 갖는 커넥터부 지지 피이스(184)로 삽입된다. 그 다음, 제 1 커넥터 모듈(186)은 커넥터부 지지 피이스(184)로부터 제 1 커넥터 모듈(186)의 제거를 허용하기 위해, 해제가능한(releasable) 수단에 의해 커넥터부 지지 피이스(184)에 고정된다.
제 1 결합 컴포넌트(188)는 내부 및 외부 부분(204, 206)을 각각 갖는다. 내부 부분(204)은 수평 축(208)에 대한 피봇 이동을 위해 커넥터부 지지 피이스(184)의 외부 부분에 장착된다. 스프링(210)은 시계반대방향(212)으로 제 1 결합 컴포넌트(188)를 바이어싱한다. 외부 부분(206)은 결합 표면(214)에 형성되는 바와 같이 구형 내부 결합 표면(214) 및 그루브(216)를 갖는다.
슬라이더 핀(218)은 카트리지 프레임(38)의 상부 지지 피이스들(122) 중 하나로부터 상향하게 수직으로 연장되고 고정된다. 상보적인 슬라이더 개구(220)는 커넥터부 지지 피이스(184)를 통해 수직으로 형성된다. 슬라이더 개구(220)는 슬라이더 핀(218) 상부에 위치되고, 제 1 커넥터 세트(44)는 커넥터부 지지 피이스(184)가 상부 지지 피이스(122)상에 안착될 때까지 아래로 이동된다. 이에 따라 제 1 커넥터 세트(44)는 카트리지 프레임(38)의 슬라이더 핀(218)에 의해 홀딩되고 수평 x-방향 및 y-방향의 이동이 방지된다. 제 1 커넥터 세트(44)는 유지보수 또는 리컨피규레이션의 목적으로, 슬라이더 핀(218) 외부로 제 1 커넥터 세트(44)를 리프팅함으로써 카트리지 프레임(38)으로부터 여전히 제거될 수 있다.
제 2 커넥터 세트(180)는 서브프레임(222), 제 2 커넥터 모듈(224), 실린더(226), 피스톤(228), 로드(rod)(230), 구형 결합기(232), 접속 피이스(234), 및 제 1 및 제 2 공급 라인(236, 238)을 각각 포함한다.
서브프레임(222)은 테스트 헤드 프레임 부분(30)에 장착된다. 제 2 커넥터 세트(180)는 서브프레임(222)을 통해 테스트 헤드 프레임 부분(30)에 장착된다. 제 2 커넥터 세트(180)는 제 2 커넥터부(240), 및 제 2 커넥터부(240)에 평행한 관계로 장착된 다수의 인쇄회로 보드들(242)을 갖는다. 각각의 인쇄회로 보드들(242)은 각각의 기판, 기판의 하부 에지상의 단자들, 기판의 상부 에지의 접촉부들, 및 각각의 단자를 각 접촉부에 각각 접속시키는 전기 전도성 트레이스들(traces)을 갖는다. 제 2 커넥터부(240)는 서브프레임(222)내에서 해제가능하게 홀딩되고, 해제가능한 수단을 통해 서브프레임(222)에 고정된다.
실린더(226)는 서브프레임(222)에 고정된다. 피스톤(228)은 실린더(226)내에 위치되고, 실린더(226)내에서 상하로 수직으로 이동가능하다. 제 1 및 제 2 공동이 피스톤(228)의 상부 및 하부에서 각각 실린더(226)내에 규정되고, 제 1 및 제 2 공급 라인(236, 238)은 각각 제 1 및 제 2 공동에 접속된다.
로드(230)의 상부 단부는 피스톤(228)에 고정된다. 로드(230)는 실린더(226)의 베이스의 개구를 통해 피스톤(228)으로부터 하향하게 연장된다. 구형 결합기(232)는 접속 피이스(234)를 통해 로드(230)의 하부 단부에 고정된다. 접속 피이스(234)는 로드(230) 또는 구형 결합기(232) 보다 더 작은 직경을 갖는다.
결합기(182)는 수평 축(248)에 대한 피봇 이동을 위해 서브프레임(222)에 장착된 판(246), 작동기 어셈블리(201), 및 판(246)을 작동기 어셈블리(201)에 접속시키는 링크 메커니즘(252)을 포함한다. 작동기 어셈블리(201)는 작동기(250), 접속 로드(253), 작동기 피봇(251), 및 로드 피봇(255)을 포함한다.
이전에 언급한 것처럼, 제 2 커넥터 세트(180)는 제 1 커넥터 세트(44)로부터 초기에 결합해제된다. 따라서, 제 2 커넥터 모듈(224)은 제 1 커넥터 모듈(186)로부터 결합해제되고, 구형 결합기(232) 또한 제 1 결합 컴포넌트(188)로부터 결합해제된다. 공기가 제 2 공급 라인(238)으로부터 배출되는 동안 압축된 공기가 제 1 공급 라인(236)을 통해 제공되어, 피스톤(228)이 실린더(226)내에서 하향 방향으로 이동된다. 피스톤(228)의 하향 이동은 실린더(226)의 외부로 로드(230)를 추가로 연장시키고, 구형 결합기(232)를 카트리지(18)에 더 근접하게 이 동시킨다.
도 15에 도시된 것처럼, 작동기 어셈블리(201)는 링크 메커니즘(252)이 시계반대방향(254)으로 판(246)을 이동시키도록 동작된다. 판(246)은 제 1 결합 컴포넌트(188)의 외부 표면(256)에 접촉된다. 판(246)의 추가적인 이동은 제 1 결합 컴포넌트(188)를 시계반대방향(258)으로 및 캠밍(camming) 동작으로 회전시킨다. 그루브(216)에 의해 규정되는 포크(fork)는 접속 피이스(234) 상부에서 이동되고, 결합 표면(214)은 구형 결합기(232) 상부의 위치로 이동된다.
도 16에 도시된 것처럼, 제 2 공급 라인(238)을 통해 압축된 공기가 제공되고, 피스톤(228)이 수직으로 상향하는 방향에서 이동되도록 공기가 제 1 공급 라인(236)을 통해 배출된다. 로드(230)는 실린더(226)로 상향하는 방향에서 수축(retract)된다. 구형 결합기(232)의 상부 표면은 결합 표면(214)과 결합되고, 실린더(226)를 향해 제 1 결합 컴포넌트(188)를 이동시킨다. 제 1 커넥터 세트(44)는 카트리지 프레임(38)의 상부 지지 피이스(122)를 승강(lift off)시키고, 커넥터부 지지 피이스(184)는 슬라이더 핀(218)을 위로 슬라이딩시킨다.
또한, 제 2 공급 라인(238)을 통해 제공되는 압축 공기는 제 1 커넥터 모듈(186)을 제 2 커넥터 모듈(224)과 결합시키는데 요구되는 삽입력을 극복하기에 충분하게 큰 힘을 생성한다. 각각의 격벽들(192)은 2개의 인쇄회로보드들(242) 사이의 갭으로 진입된다. 격벽들(192)상의 접촉부들(198) 사이의 갭들 및 인쇄회로보드들(242) 사이의 갭들은 충분히 작으므로, 인쇄회로보드들(242) 사이에 격벽들(192)을 삽입하기 위해 억지끼움(interferece fit)이 요구된다. 삽입력이 극복 되고 격벽들(192)이 인쇄회로보드들(242) 사이에 위치되면, 각각의 접촉부들(198)은 인쇄회로보드들(242) 중 하나의 하부 에지상에 대응하는 단자에 대항하여 위치된다.
제 2 공급 라인(238)을 통해 제공되는 압축된 공기는 제 1 및 제 2 커넥터 모듈(186, 224)이 결합된 이후 제거될 수 있다. 제 1 및 제 2 커넥터 모듈(186, 224)은 제 1 공급 라인(236)을 통해 압축된 공기를 제공함으로써 서로로부터 결합해제될 수 있으므로, 제 1 커넥터 세트(44)가 도 15에 도시된 바와 같은 위치로 이동된다. 그 다음, 작동기 어셈블리(201)가 동작되고, 판(246)이 도 13에 도시된 위치로 이동된다. 스프링(210)은 구형 결합기(232)로부터 떨어진 시계반대방향(212)에서 제 1 결합 컴포넌트(188)를 바이어싱시킨다. 그 다음, 로드(230)는 전형적으로 실린더(226)로 다시 수축된다.
도 17에 도시된 것처럼, 카트리지(38)는 4개의 상부 지지 피이스들(122)을 갖고, 상부 지지 피이스들(122)의 각 쌍은 제 1 커넥터 세트들(44)의 각 열(column)을 갖는다. 열들은 제 1 커넥터 세트들(44)의 각 쌍이 각각의 행에 있도록 서로 나란히 위치된다. 각각의 2개의 열들에 총 16개의 행들이 있을 수 있기 때문에, 32개의 제 1 커넥터 세트들(44)의 어레이를 잠재적으로 형성한다.
각각의 제 1 커넥터 세트들(44)은 좌측 및 우측상에서 대칭적이다. 커넥터부 지지 피이스(184)는 제 1 커넥터 모듈(186)을 전체적으로 둘러싸고, 2개의 슬라이더 개구들(도 13의 '220')은 커넥터부 지지 피이스(184)의 대향 단부들에 제공된다. 슬라이더 핀들(218)은 모든 4개의 상부 지지 피이스들(122)상에 제공되고, 각 각의 커넥터부 지지 피이스(184)는 2개의 슬라이더 핀들(218) 상부에 각각 위치된 2개의 슬라이더 개구들(220)을 갖는다.
도 18에 도시된 것처럼, 도 17의 제 1 커넥터 모듈들(186)의 어레이와 일치하는, 제 2 커넥터 모듈들(224)의 어레이가 제공된다. 2개의 구형 결합기들(232)은 각각의 제 2 커넥터 모듈들(224)의 대향 측면들상에 위치된다. 사용시, 구형 결합기들(232)의 각 쌍은 다른 커넥터 모듈들과 무관하게, 제 1 커넥터 모듈들(186) 중 하나를 제 2 커넥터 모듈들(224) 중 하나에 결합시키는데 사용된다. 제 1 커넥터 모듈들(186) 중 하나는 제 2 커넥터 모듈들(224) 중 하나와 결합되고, 그 이후, 제 1 커넥터 모듈들(186) 중 다른 하나가 제 2 커넥터 모듈들(224) 중 다른 하나와 결합된다. 각각의 제 1 커넥터 모듈(186)과 각각의 제 2 커넥터 모듈(224)의 결합을 엇갈리게(staggering) 함으로써, 도 1의 프레임(12)의 다른 피이스들 및 서브프레임(222)상의 힘들이 설계 파라미터들내에서 유지될 수 있다.
각각의 판들(246)은 다수의 구형 결합기들(232)에 인접하게 위치된다. 각각의 판들(246)의 이동은 다수의 각각의 구형 결합기들(232) 상부에서 도 13의 다수의 제 1 결합 컴포넌트들(188)을 동시에 피봇되도록 각각의 판(246)이 접촉되도록 한다.
도 18 및 19를 조합하여 참조하면, 각각의 제 2 커넥터 모듈들(224)은 각각의 패턴 생성기, 드라이버, 및 전력 보드들(각각, 260, 262, 264)에 장착되고, 베이스 구조물(266)의 각 슬롯내에 각각 위치한다. 도 19에 구체적으로 도시된 것처럼, 도 2와 비교해 볼 때 좌측으로 시계반대방향에서 추가적으로 135도만큼 테스트 헤드 프레임 부분(30)과 함께 열적 시스템 프레임 부분(28)을 회전시킨 다음, 우측으로 시계방향으로 90도만큼 열적 시스템 프레임 부분(28)에 대해 테스트 헤드 프레임 부분(30)을 회전시킴으로써, 보드들(260, 262, 264)로의 액세스가 달성될 수 있다. 그 다음, 열적 시스템(24)은 수직 배향에서 테스트 헤드(20) 및 접지상에 위치된다. 테스트 헤드(20)와 열적 시스템(24)이 서로로부터 분리되었기 때문에, 보드들(260, 262, 264)은 모두 테스트 헤드(20)내의 좌측으로부터 액세스가능하다. 그 다음, 베이스 구조물(266)의 슬롯들에 위치한 보드들(260, 262, 264)은 제거가능하고 교체가능하며, 다른 보드들이 리컨피규레이션을 목적으로 부가될 수 있다.
각각의 슬롯들은 하나의 특정 타입의 보드(260, 262 또는 264)를 단지 동반할 수 있다. 베이스 구조물(266)은 보다 많은 또는 보다 적은 수의 특정 보드를 허용하거나 특정 보드들의 위치들을 변경하기 위해, 슬롯들이 구성될 수 있도록 구성가능하다. 슬롯들이 삽입되면, 전형적으로 장치(10)의 수명 동안 교체되지 않는다. 사용되는 보드들(260, 262, 264)의 수는 여전히 하나의 애플리케이션으로부터 다음 애플리케이션으로 컨피규어(configured)될 수 있다. 도 20은 테스트 헤드(20)의 슬롯들의 레이아웃의 예를 도시한다. 도 20의 슬롯들의 특정한 레이아웃은 하나는 좌측에 다른 하나는 우측에 있는, 2개의 패턴 생성기 보드들(260); 좌측에 3개 우측에 3개가 있는, 6개의 드라이버 보드들(262); 및 좌측에 12개 우측에 12개가 있는, 24개의 전력 보드들(264)의 사용을 허용한다.
보드들(260, 262, 264)이 도 19 및 도 20을 참조로 논의된 바와 같이 슬롯들에 삽입된 이후, 장치는 먼저 테스트 헤드(20) 상부의 열적 시스템(24)을 갖는 도 2에 도시된 구성으로 이동된 다음, 도 2의 카트리지(18)의 컴포넌트들에 전기적으로 접속된 테스트 헤드(20)의 컴포넌트들을 갖는 도 1에 도시된 구성으로 이동된다.
도 1을 구체적으로 참조하면, 유의해야할 점은 열적 시스템(24)이 테스트 헤드(20)상에 안착되지 않는다는 것이다. 따라서 열적 시스템(24)의 컴포넌트들에 의해 야기되는 임의의 진동들이 테스트 헤드(20)로 직접 전달될 수 없다. 테스트 헤드(20)와 열적 시스템(24)은 프레임(12)의 열적 시스템 프레임 부분(28)과 테스트 헤드 프레임 부분(30)에 의해 각각 테스트 헤드(20) 상부의 테스트 시스템(24)을 갖는 도 1에 도시된 상대적 배향에서 유지된다. 프레임(12)은 비교적 무겁고 강성 구조를 가지며, 열적 시스템(24)의 컴포넌트들에 의해 생성되는 임의의 진동들을 효과적으로 댐핑시킨다. 진동들은 실질적으로 테스트 헤드(20)의 컴포넌트들에 도달하지 않는다.
도 21은 열적 시스템(24)이 테스트 헤드(20)의 컴포넌트들을 냉각시키는 방법을 도시한다. 도 21은 도 20의 보드들(260, 262, 264) 중 하나의 평면에 평행한 부분 단면도로서, 테스트 헤드(20)의 베이스 구조물(266)의 각각의 슬롯들로 삽입되는 전력 보드들(264) 중 하나 및 드라이버 보드들(262) 중 하나를 도시한다. 테스트 헤드(20)는 대향 측면들 상에서 및 베이스 구조물(266)의 상부 부분들에서 2개의 매니폴드(manifold) 패널들(268)을 추가적으로 갖는다. 베이스 구조물(266)은 보드들(262, 264)로 내향하는 매니폴드 패널들(268)로부터 공기가 유동된 다음, 보드들(262, 264)로부터 상부 단부 배출구(270)로 유동될 수 있도록 하는, 슬롯들 사이의 개구들을 갖는다.
열적 시스템(24)은 외부 쉘(272), 4개의 재순환 팬들(274)(재순환 팬들(274) 중 2개만이 도 21에 도시되고; 다른 2개의 재순환 팬들은 도 21에 도시된 재순환 팬들(274) 뒤에 위치됨), 및 2개의 열 교환기들(276)을 포함한다. 상부 단부 배출구(270)를 나오는 공기는 재순환 팬들(274)을 통해 외부 쉘(272)로 흡입된다. 그 다음, 재순환 팬들(274)은 열 교환기들(276)을 통해 공기를 가압하고, 그 이후 매니폴드 패널들(268)에 의해 규정되는 상부 단부 입구들(278)을 통해 공기가 진입한다. 공기를 재순환시킴으로써, 열은 보드들(262, 264)로부터 열 교환기들(276)로 대류로 순환된다. 통상적으로 공지된 것처럼, 각각의 열 교환기들(276)은 핀들(280)을 서로 접속시키는 다수의 핀들(280) 및 배관(tubing)(282)을 포함한다. 액체 물과 같은 냉각 유체는 배관(282)을 통해 펌핑된다. 열은 핀들(280)로 대류 순환된다. 핀들(280)로부터 배관(282)으로 열이 전도된다. 그 다음, 열은 배관(282)으로부터 물로 대류 순환되고 펌핑된다.
유의해야할 점은 열적 시스템(24)의 임의의 컴포넌트들과 테스트 헤드(20)의 임의의 컴포넌트들 사이에 물리적 접촉부가 없다는 점이다. 단지 작은 갭(284)이 외부 쉘(272)과 매니폴드 패널(268) 사이에 규정된다. 밀봉부가 전형적으로 갭(284)에 위치되고, 컴플라이언트(compliant) 물질로 이루어져서 팬(274)에 의해 외부 쉘(272)에 전달되는 임의의 진동들이 매니폴드 패널들(268)로 전달되지 않도록 한다. 가이드 패널들(286)은 열적 시스템(24)의 부분을 형성하고, 팬들(274) 및 열 교환기들(276)을 먼저 통과하기 이전에 공기가 테스트 헤드(20)에 진입하는 것을 방지하도록 작용한다.
도 22는 전기 신호들, 전력, 및 접지의 팬-아웃 및 팬-인을 위해 서로 일치되고 상호작용하는 도 1의 장치(10)의 소프트웨어 및 하드웨어 컴포넌트들을 도시한다. 각각의 영역이 하나의 패턴 생성기 보드(260), 하나 이상의 드라이버 보드들(262), 및 서로 접속된 하나 이상의 전력 보드들(264)을 포함하는 영역들이 규정된다. 각각의 보드(260, 262, 264)는 다수의 리소스들 또는 채널들을 갖는다. 특히, 드라이버 보드(262)는 다수의 입력/출력 채널들을 갖고, 전력 보드(264)는 다수의 전력 채널들을 갖는다. 보드들(260, 262, 264)의 수와 이들이 서로 접속되는 방식은 디바이스들(300)의 집적회로들의 요구조건들과 웨이퍼(76)의 디바이스들(300)의 레이아웃에 따라 구성가능하다.
상호접속 수단(302)은 드라이버 및 전력 보드들(262, 264)을 디바이스들(300)상의 접촉부들에 접속시킨다. 상호접속 수단(302)은 도 3의 카트리지(18)내의 전도체들에 의해 형성되는 전기 경로들을 포함한다. 또한, 상호접속 수단(302)은 카트리지(18)의 전술한 설명으로부터 이해되는 것처럼, 구성가능하다. 보드들(260, 262, 264) 및 상호접속 수단(302)은 이후 테스터 시스템(304)으로서 공동으로 지칭된다.
로컬 컨트롤러(306)는 테스트 명령어들을 테스터 시스템(304)에 제공하는데 사용되고, 그 다음 테스터 시스템(304)으로부터 테스트 결과들을 업로딩 및 처리하는데 사용된다. 로컬 컨트롤러(306)는 메모리 및 메모리에 저장된 테스트 프로그램(308), 컨피규레이션 파일(310), 테스트 애플리케이션(312), 테스트 결과들 파 일(314), 프로세싱 애플리케이션(316), 및 테스트 리포트(318)를 갖는다.
이제 도 22 및 도 23을 조합하여 참조한다. 테스트 프로그램(308)은 디바이스들(300) 중 하나를 테스트하기 위해 테스트 프로그래머에 의해 기록된 일련의 명령어들을 갖는다(단계 400). 이하는 그러한 프로그램의 추출물이다:
Figure 112007084354791-pct00001
테스트 애플리케이션(312)은 보드들(260, 262, 264)에 명령어들을 제공하기 위해, 테스트 프로그램(308) 및 컨피규레이션 파일(310)로부터의 데이터와 테스트 결과들 파일(314)로부터의 데이터 모두를 이용한다(단계 402). 그 다음, 보드들(260, 262, 264)은 상호접속 수단(302)의 각각의 전도체들을 통하는 전기 신호들, 전력, 또는 접지를 제공한다(단계 404). 컨피규레이션 파일(310)은 보드들(260, 262, 264)의 채널들 및 디바이스들(300)의 접촉부들 사이의 관계를 나타내는 데이터를 갖는다. 컨피규레이션 파일(310)은 하나의 컨피규레이션 어셈블리로부터 테스터 시스템(304)의 다른 컨피규레이션 어셈블리에서 상이해질 것이다. 따 라서, 컨피규레이션 파일(310)은 테스트 프로그램(308)의 명령어들이 테스터 시스템(304)을 통해 디바이스들(300)로 팬-아웃되는 방법을 나타낸다. 전압 및 신호 레벨들이 테스트 결과 파일(314)을 기초로 변경될 수 있지만, 각각의 디바이스(300)는 동일한 테스트 프로그램(308)을 통해 테스트된다(단계 406).
이하의 테이블은 각 열의 상부에 열거된 필드 네임들을 갖는 컨피규레이션 파일(310)의 추출물이다:
Figure 112007084354791-pct00002
상기 테이블의 열들의 상부에 있는 필드들은 이하를 나타낸다:
ZONE NUMBER: 패턴 생성기 보드(260)에 의해 결정되는, 패턴 영역에 대한 멤버쉽을 나타내기 위한 인덱스.
SLOT NUMBER: 드라이버 또는 전력 보드(262 또는 264)의 위치.
CHANNEL TYPE: 사용되는 하드웨어 리소스의 타입.
RAB NUMBER: 전력 보드(264)상의 기준 및 획득 모듈의 인덱스, 또는 적용할 수 없는 경우 -1.
PWR MODULE NUMBER: 전력 보드(264)상의 전력 모듈.
CHANNEL NUMBER: 주어진 보드(262 또는 264)의 리소스 인덱스.
COLUMN, ROW: 웨이퍼(또는 테스트보드)상의 디바이스(266)의 위치.
CONN TYPE: 접속 타입; 디바이스에 대해 D, 또는 단자에 대해 T; 리소스는 직접적으로 디바이스에 영향을 주든지, 또는 테스트 어셈블리에 보조적인 전기 특성들을 제공한다.
PAD LABEL: 리소스가 접속된 단자(72) 또는 핀(68)에 대한 지정자(designator); 그 다음, 이러한 라벨은 프로그래밍 목적들을 위해 사용된다.
TERM LABEL: 단자 핀을 위한 옵션 라벨.
COMMON KEY: 옵션 분류(sort) 키.
MASK: 디바이스가 테스트되어야 하는지 여부를 결정하기 위한 필드.
몇몇 리소스들은 각각의 디바이스들(300)에 개별적으로 제공된다. 예를 들어, 총 600개의 디바이스들(300)이 있을 수 있고, 각각의 디바이스는 상호접속 수단(302)을 통해 접속된 개별적인 입력/출력 라인을 요구할 수 있다. 다른 리소스들은 상호접속 수단(302)을 통해 제공되는 전기 경로들의 수를 감소시키기 위해, 공유될 수 있다. 예를 들어, 단일 입력/출력 라인(320)은 상호접속 수단(302)을 통해 제공될 수 있고, 상호접속 수단(302)내의 마지막 레벨에서, 디바이스들(300)의 세트(또는 전부)로 패닝(fanned)될 수 있다. 따라서, 입력/출력 신호는 세트의 모든 디바이스들(300)에 제공된다. 칩 선택 라인(322)은 입력/출력 라인(320)이 접속되는 세트의 디바이스들의 서브세트를 선택하기 위해 액세스될 수 있다. 그 다음, 고유 찹 선택 라인 조합들은 칩 선택 상태들로 그룹화된다.
도 24A 및 도 24B는 컨피규레이션 파일(310)("cartconf")의 데이터 구조를 도시한다. 컨피규레이션 파일(310)은 웨이퍼 요구조건 데이터 구조(wafer_reqs) 및 칩 선택 상태들을 나타내는 공유 리소스들 맵(cs_map)을 포함한다. 각각의 필드들의 디스크립션들 및 필드들이 나타내는 것은 도 24A 및 도 24B에 기술된다.
도 22 및 도 23을 다시 참조하면, 각각의 디바이스들(300)로부터 응답은 상호접속 수단(302)을 통해 제공되고 드라이버 및 전력 보드들(262, 264)의 메모리에 저장된다(단계 408). 시스템 소프트웨어는 드라이버 및 전력 보드들(262, 264)로부터의 응답들을 테스트 결과들 파일(314)로 업로딩한다(단계 410). 테스트 결과들 파일(314)은 원시(raw) 데이터를 갖고, 모든 디바이스들(300)의 테스트 결과들이 대조된다. 테스트 결과들 파일(314)은 프로세싱 애플리케이션(316)으로 제공된다. 프로세싱 애플리케이션(316)은 각각의 디바이스들(300)의 테스트 결과들이 테스트 결과들 파일(314)로부터 추출되는 방식으로 테스트 결과들 파일(314)을 해석하기 위해 컨피규레이션 파일(310)을 이용한다(단계 412). 그 다음, 프로세싱 애플리케이션(316)은 테스트 리포트(318)를 퍼블리쉬(publish)한다(단계 414). 테스트 리포트(318)는 전형적으로, 디바이스들(300)을 나타내는 셀들을 갖는 컴퓨터 스 크린상의 2차원 맵이고, 기능(functioning) 및 결함 디바이스들은 다른 색상들로 도시된다. 또한, 테스트 결과들 파일(314)은 보드들(260, 262, 264)에 제공되는 명령어들을 변경하기 위해 테스트 애플리케이션(312)에 의해 사용될 것이다.
도 25는 도 19의 컨피규레이션 파일(312)을 구성하기 위해 사용되는 소프트웨어 어셈블리 애플리케이션(420)을 도시한다. 애플리케이션(420)은 다수의 네트 파일들(422), 입력 모듈(424), 및 어셈블리 모듈(426)을 포함한다. 네트 파일들(422)은 각각의 전기 서브어셈블리의 전도체들을 통과하는 전류의 수단을 각각 나타낸다. 예를 들어, 네트 파일(422A)은 도 19의 패턴 생성기 보드들(260) 중 하나를 통하는 전류의 흐름을 나타내는 패턴 생성기 보드 네트 파일이다. 유사하게, 드라이버 보드 네트 파일(422B)과 전력 보드 네트 파일(422C)은 드라이버 보드들(262) 중 하나 및 전력 보드들(264) 중 하나를 통하는 전도체들을 통한 전류의 흐름을 각각 나타낸다. 또한, 상호접속 수단(302)은 다중 컴포넌트들을 갖고, 각각의 네트 파일(422D 또는 422E)은 상호접속 수단(302)의 각 컴포넌트를 통하는 전류의 흐름을 나타낸다.
이제 도 25 및 도 26을 조합하여 참조하면, 네트 파일들(422)은 소프트웨어 어셈블리 애플리케이션(418)이 위치하는 컴퓨터 시스템의 메모리에 먼저 저장된다(단계 450). 입력 모듈은 테스터 시스템(304)을 구성할 수 있는 컴포넌트들의 리스트와의 인터페이스를 갖는다. 리스트는 하나의 패턴 생성기 보드, 하나의 드라이버 보드, 하나의 전력 보드, 및 상호접속 수단(302)을 구성할 수 있는 하나의 타입의 각 컴포넌트를 포함한다. 입력 모듈(424)은 또한 리스트의 많은 컴포넌트들 이 테스터 시스템(304)을 어셈블링하는데 사용되는 방법, 및 컴포넌트들이 서로 접속되는 방법을 오퍼레이터가 선택할 수 있도록 한다. 예를 들어, 오퍼레이터는 2개의 패턴 생성기 보드들과 3개의 드라이버 보드들, 패턴 생성기 보드들 중 하나에 접속되는 드라이버 보드들 중 하나, 및 다른 패턴 생성기 보드에 접속되는 다른 2개의 드라이버 보드들을 선택할 수 있다(단계 452).
그 다음, 어셈블리 모듈(426)은 컨피규레이션 파일(310)을 어셈블링하기 위해 입력 모듈(424) 및 네트 파일들(422)을 통해 오퍼레이터에 의해 제공되는 입력을 이용한다. 주어진 예에서, 어셈블리 모듈(426)은 2개의 패턴 생성기 네트 파일들(422A)과 3개의 드라이버 보드 네트 파일들(422B)을 나타내는 데이터를 갖도록, 컨피규레이션 파일(310)을 구성하고, 하나의 드라이버 보드 네트 파일(422B)은 하나의 패턴 생성기 보드 네트 파일(422A)과 연관되며, 다른 2개의 패턴 생성기 네트 파일들(422B)은 다른 패턴 생성기 보드 네트 파일(422A)과 연관된다(단계 454). 그 다음, 컨피규레이션 파일(310)은 소프트웨어 어셈블러 애플리케이션(420)이 위치한 컴퓨터 시스템으로부터 도 22의 로컬 컨트롤러(306)로 전달될 수 있다.
도 27은 장치(10)의 몇가지 부가적인 컴포넌트들 및 이전에 기술된 몇가지 컴포넌트들을 도시한다. 이전에 기술된 컴포넌트들은 접촉기 어셈블리(42), 연성 부속품들(46), 2개의 전력 보드들(264), 드라이버 보드들(262) 중 하나, 패턴 생성기 보드들(260) 중 하나, 및 로컬 컨트롤러(306)를 갖는 카트리지(18)를 포함한다. 2가지 타입의 전력 보드들(264V, 264C)이 고전압 및 고전류에 대해 각각 사용된다. 각각의 전력 보드(264V 또는 264C)는 64 채널들의 8개의 논리 그룹들을 가지므로, 총 512 채널들을 갖는다. 고전압 전력 보드(264V)는 각각의 채널에 대해 적어도 200mA의 전류에서 0.5V 내지 12V의 전압 출력을 제공할 수 있다. 고전류 전력 보드(264C)는 적어도 500mA의 전류에서 0.1V 내지 5V의 출력을 제공할 수 있다. 보드들(260, 262, 264)의 위치들은 도 20을 참조로 기술되었다.
각각의 전력 보드들(264V 또는 264C)은 전용 전력 연성 부속품들(46P)을 통해 접촉기 어셈블리(42)에 접속된다. 드라이버 보드(262)는 전용 신호 연성 부속품들(46S)을 통해 접촉기 어셈블리(42)에 접속된다. 연성 부속품들(46)은 도 3을 참조로 기술되었다. 배전반(48)의 지점(92)에서 접속되는 연성 부속품들(46)은 접촉기 어셈블리(42)로부터 교류 전류(AC)를 보드들(262, 264)에 제공한다.
장치(10)는 테스트 보드(20)내에 장착되는, 버스형(Bussed) 저전압 차동 시그널링(LVDS) 백플레인(462) 및 접지판(460)을 추가로 포함한다. 전력 보드들(264V, 264C)과 드라이버 보드(262)는 도 18에 도시된 것처럼, 접지판(460)에 접속된 2개의 직류 전류(DC) 접속 핀들(508)을 각각 갖는다. DC 핀들(508)은 또한 접지판(460)을 통과하고, 도 17에 도시된 커넥터부 지지 피이스(184)에 접속된다. DC 접지 케이블들(464)은 도 6에 도시된 DC 접속 지점(461)에서, 커넥터부 지지 피이스(184)를 도 4에 도시된 신호 분배기 보드(48)에 접속시키고, 이에 따라 보드들(262, 264), 접촉기 어셈블리(42), 및 웨이퍼(76)로부터의 DC 접지 경로를 제공한다. 도 3은 DC 접지 케이블들(464)이 카트리지(18)의 커넥터부 지지 피이스(184)에 부착되는 커넥터들(466)을 도시한다.
보드들(260, 262, 264C, 264V)은 각각의 보드를 버스형 LVDS 백플레인(462) 에 접속시키는 커넥션을 각각 갖는다. 이에 따라, 논리 링크는 보드들(260, 262, 264C, 264V) 사이에 제공되고, 보드들이 서로 통신할 수 있도록 한다. 또한, 버스형 LVDS 백플레인(462)은 도 22에 도시된 보드들(260, 262, 264) 사이에서 논리 링크를 제공한다.
장치(10)는 고전압을 위한 벌크 다이 전원(472V), 고전류를 위한 벌크 다이 전원(472C), 도 22를 참조로 기술된 로컬 컨트롤러(306), 및 시스템 컨트롤러(474)를 포함하는 시스템 제어 베이(bay)(470)를 추가로 구비한다. 벌크 다이 전원(472V)은 110A에서 0.5V 내지 13V의 전압을 제공할 수 있고, 벌크 다이 전원(472C)은 200A에서 0.5V 내지 7V의 전압을 제공할 수 있다. 벌크 다이 전원(472V)은 각각의 전력 케이블들(476)을 통해 전력 보드(들)(264V)에 접속된다. 유사하게, 벌크 다이 전원(472C)은 각각의 전력 케이블들(476)을 통해 전력 보드(들)(264C)에 접속된다.
이더넷 링크(478)는 벌크 다이 전원들(472V, 472C), 로컬 컨트롤러(306), 시스템 컨트롤러(474), 및 보드들(260, 262, 264C, 264V)을 서로 접속시키고 네트워킹한다. 로컬 컨트롤러(306)는 이더넷 링크(478)를 통해 보드들(260, 262, 264C, 264V)을 제어하고, 장치(10)의 주변 컴포넌트들을 제어한다.
도 28은 전력 보드들(264V 또는 264C) 중 하나 및 접지판(460)으로의 접속들, 및 전력 연성 부속품들(46P)을 도시한다. 보드-레벨 제어 및 벌크 전력 제어부(490)는 이더넷 링크(478)에 접속된다. 보드 전력 제어부(492) 및 보정(calibration) 제어부(494)는 보드-레벨 제어 및 벌크 전력 제어부(490)에 접속 된다. 보드-레벨 제어 및 벌크 전력 제어부(490), 디바이스 전력 타이밍 시스템(500), 및 보정 제어부(494)는 기준 및 측정 시스템(496)에 접속되고, 기준 및 측정 시스템(496)에 일련의 명령어들을 제공한다. 명령어들은 도 22를 참조로 기술되었다(보드-레벨 제어 및 벌크 전력 제어부(490), 디바이스 전력 타이밍 시스템(500) 및 보정 제어부(494)에 의해 기준 및 측정 시스템(496)으로 제공되는 명령어들은 설명을 목적으로, 뮤직 스코어의 시위선들(chords)로 인용되었음).
패턴 생성기 보드(260)는 버스형 LVDS 백플레인을 통해 디바이스 전력 타이밍 시스템(500)에 접속되는 패턴 생성기 전력 타이밍 버스를 갖는다. 디바이스 전력 타이밍 시스템(500)은 기준 및 측정 시스템(496)에 접속된다. 디바이스 전력 타이밍 시스템(500)은 보드-레벨 제어 및 벌크 전력 제어부(490) 및 보정 제어부(494)로부터 제공되는 명령어들을 실행하기 위한 목적으로 기준 및 측정 시스템(496)에 타이밍 및 명령어들을 둘다 제공한다(디바이스 전력 타이밍 시스템(500)의 기능은 설명을 목적으로 시위선들이 재생되는 타이밍 및 명령어들을 제공하는 오케스트라 컨덕터로 인용되었음). 기준 및 측정 시스템(496)은 각각 64 채널들의 8 논리 시스템들을 포함하고, 이에 따라 총 512 채널들을 포함한다. 기준 및 측정 시스템으로의 입력들은 패턴 생성기 인덱스 버스로부터의 신호들, 패턴 생성기 클럭들, 보정 기준, 및 접지 감지를 포함한다. 기준 및 측정 시스템(496)은 전압 재판독 및 전류 재판독을 수행한다. 기준 및 측정 시스템(496)으로부터의 출력은 디바이스 전력 제어 버스를 통한 디바이스 전력 제어 및 4개의 전압 기준들을 포함한다. 따라서, 기준 및 측정 시스템(496)으로부터의 출력은 전력을 제어하기 위한 로직을 포함한다.
기준 및 측정 시스템(496)과 보드-레벨 제어 및 벌크 전력 제어부(490)는 디바이스 전력 출력 시스템(502)에 접속된다. 벌크 다이 전원(472V 또는 472C)의 (+) 측은 케이블(476)을 통해 디바이스 전력 출력 시스템(502)에 접속된다. 디바이스 전력 출력 시스템(502)은 기준 및 측정 시스템(496)으로부터의 신호를 이용하여, 벌크 다이 전원(472V 또는 472C)로부터의 전력을 조정(regulate)한다(벌크 다이 전원(472V 또는 472C)에 의해 제공되는 전력은 설명을 목적으로, 오케스트라의 다수의 악기들에 동시에 제공되는 전력 또는 공기로 인용되었음). 디바이스 전력 출력 시스템(502)은 8 논리 그룹들로 그룹화되는 32 채널들의 16 섹션들을 포함하고, 이에 따라 512 채널들을 포함한다. 각각의 채널은 켈빈(Kelvin) 감지 시스템을 포함하고, 각각의 시스템은 하나의 힘(+F) 및 하나의 감지(+S) 라인을 포함함으로써, 총 1,024 핀들과 회로들이 있다. 디바이스 전력 출력 시스템(502)으로의 입력은 기준들, 벌크 전력, 보드-레벨 제어 및 벌크 전력 제어부(490)로부터의 제어 파라미터들, 및 디바이스 전력 제어 버스를 통하는 디바이스 전력 제어를 포함한다. 또한, 디바이스 전력 출력 시스템(502)은 기준 및 측정 시스템(496)에 전압 및 전류 재판독을 제공하고, 보드-레벨 제어 및 벌크 전력 제어부(490)에 채널 상태 정보를 제공한다.
4개의 전력 연성 부속품들(46P)은 디바이스 전력 출력 시스템(502)에 접속된다. 각각의 전력 연성 부속품(46P)은 128 +F 라인들, 128 +S 라인들, AC 접지, 및 접지 감지를 포함한다.
각각의 전력 연성 부속품(46P)으로부터의 2개의 접지 감지 트레이스들, 이에 따라 총 8개의 트레이스들이 보드 접지 제어 시스템(506)에 접속된다. 보드 접지 제어 시스템(506)은 접지 감지 트레이스들로부터 8개의 측정값들을 평균화하고, 기준 및 측정 시스템(496)으로의 출력으로서 평균화된 결과값을 제공한다.
접지 핀(508)은 접지판(460) 및 제 1 커넥터 세트들(44)에 접속된다. 접지 핀(508)은 디바이스 전력 출력 시스템(502) 및 보드 전력 시스템(510)에 접속된다. 보드 전력 시스템(510)은 개별 48V 입력을 갖고, 예를 들어 15V, 5V, 3.3V, -3.3V 및 1.2V의 출력들을 제공할 수 있다. DC 접지 케이블들(464)은 커넥터부 지지 피이스(184)에 접속된다. 또한, 벌크 다이 전원(472V 또는 472C)의 (-) 측은 전력 케이블(476)을 통해 접지판(460)에 접속된다.
유의해야 할 점은 AC 접지 및 DC 접지를 위해 개별 경로들이 제공된다는 점이다. AC 접지는 전력을 공급하는 연성 부속품들(46P)을 통해 제공된다. F+ 전력 공급, S+ 라인, 및 전력 연성 부속품(46P)의 AC 전력 접지 간의 물리적 간격은 매우 작고, 전형적으로 0.002인치 내지 0.010인치의 크기이다. 그러한 작은 간격은 노이즈의 실질적인 감소 및 속도의 증가를 허용하고, 512 감지 라인들을 통한 정확한 측정, 및 F+ 라인들을 통한 고장없는(clean) 전력 공급을 위해 특히 중요하다. DC 접지는 DC 접지 케이블들(464)을 통해 제공된다. AC 및 DC 접지들은 예를 들어, 0.5Ω 내지 1.5Ω, 및 0.003Ω 내지 0.015Ω의 각각의 저항들을 갖는다.
도 29는 디바이스 전력 출력 시스템(502)의 컴포넌트들을 보다 상세히 도시한다. 디바이스 전력 출력 시스템(502)은 단일한 하나의 서브시스템 A만을 포함한 다. 서브시스템 B는 512번 반복되고, 64의 8 그룹들에 있으며, 512 서브시스템들 B는 서브시스템 A에 병렬 접속된다. 512 서브시스템들 B은 서브시스템 A에 병렬로 접속된다. 서브시스템 C는 8번 반복되고, 8 서브시스템들 C는 서브시스템 B에 병렬로 접속된다.
서브시스템 A는 인덕터(I) 및 인덕터(I)의 출력 단자를 접지에 접속시키는 커패시터(C1)를 포함하는 AC-대-DC 변환 회로를 포함하는 전력 케이블들(476) 및 다이 벌크 전원(472)을 포함하고, 이더넷 링크(478)를 통해 보드-레벨 제어 및 벌크 전력 제어부(490)와 로컬 컨트롤러(306)에 의해 제어된다. 인덕터(I)의 입력 단자는 도 27의 다이 벌크 전원(472V 또는 472C)에 접속된다. 스텝형(stepped) 전압 사이클은 인덕터(I)의 입력 단자에 제공된다. 스텝형 전압 사이클의 주기 및 진폭은 항상 일정하게 유지되지만, 특정 주기 동안 전압이 "하이"인 시간량은 조절될 수 있다. 따라서, 전압이 "하이"인 총 시간량은 작은 퍼센티지의 총 시간 내지 많은 퍼센티지의 총 시간으로 조절될 수 있다. 인덕터(I)와 커패시터(C1)는 전압 스텝을 DC 전압으로 변환한다. 따라서, DC 전압은 인덕터(I)의 입력 단자에 제공되는 전압이 "하이"인 시간의 퍼센티지에 따라 조절될 수도 있다. 다이 벌크 전원(472V 또는 472C)은 전력 보드(264) 단위로 생성되는 가변 전압을 허용한다. 따라서, DC 전압은 디바이스 전력 출력 시스템(502)의 전력 소모를 제어하는 요구에 따라, 조절될 수 있다. 기준 및 측정 시스템(496)은 64 채널들의 그룹당 생성되는 상이한 16 전압들을 허용한다. 상이한 전압들은 특정 시간의 순간에서 64 채널들의 상이한 그룹들에 제공될 수 있다.
서브시스템 B에 의해 생성되는 DC 전압은 전력 단자(72P)를 통하는 역선(force line)(F+)를 통해 각각의 디바이스(300)의 전력 접촉부(74P)에 제공된다(도 4의 참조번호 "72" 및 "74" 참조). 감지 라인(S+)은 전력 단자(72 또는 56)에 접속되고, 전력 단자(72)의 전압을 감지한다. 감지 라인(S+)에 의해 감지되는 전압은 저항기(R2), 증폭기(A3), 및 저항기(R1)를 통해 제공되어, 역선(F+)에 위치된 MOSFET 1을 제어한다. 증폭기(A3)는 또한 스위치(594)를 통해 그 (+) 단자에서 입력(Vref)을 수신한다. 증폭기(A3)는 그 (+) 및 (-) 단자에서 제공되는 전압들이 MOSFET 1에 출력 전압을 제공하기 위해 결합되도록 설정된다. 전압(Vrefout)은 전력 단자(72P)에 제공되는 목표된 전압인 입력 전압을 제공하고, 감지 라인(S+)은 MOSFET 1에 제공되는 전압을 유지하기 위해 증폭기(A3)를 통해 피드백을 제공하여, MOSFET 1에 제공되는 전압 및 이에 따른 전력 단자(72P)를 안정 상태로 유지시킨다. 서브시스템 A에 의해 제공되는 전압이 1.5V이고 전력 단자(72P)가 1V의 전압을 요구하는 경우, 증폭기(A3)는 전압(Vrefout + VGS), 이 경우 2.3V를 MOSFET 1에 제공한다. MOSFET 1은 서브시스템 A에 의해 제공되는 전압과 역선(F+)상의 전압 사이의 차에 전류를 곱한 것과 동일하게 열을 방산(dissipate)한다. 예를 들어, 서브시스템 A에 의해 제공되는 전압은 1.5V일 수 있고, 역선(F+)은 1V의 전압을 제공할 수 있다. 전류가 1A이면, MOSFET 1에 의해 소모되는 전력은 0.5W이다. 서브시스템 A에 의해 제공되는 전압이 항상 최대이면, 예를 들어 12V이면, MOSFET 1은 11W를 소모한다. 도 27의 벌크 다이 전원들(472V, 472C)에 의해 제공되는 가변 전 력은 MOSFET 1에 의해 소모되는, 에너지량의 감소 및 이에 따른 열의 감소를 실질적으로 보조한다.
저항기(R3)는 역선 및 감지 라인(F+, S+) 사이에 접속되고, F+를 증폭기(A3)의 S+에 저항성으로 결합시킨다. 저항기(R3)는 역선 및 감지 라인(F+, S+)을 유사한 전압들로 유지시킴으로써, 결함의 경우 증폭기(A3)를 제어하도록 작용한다. 따라서 저항기(R3)는 접촉 결함의 경우 단지 안전 장치이다.
또한, 서브시스템 B는 다른 것들 중에서, 과전류의 감지시 디바이스(300)로의 전력을 자동으로 스위칭 오프시키는 회로를 포함한다. 과전류 감지 및 스위칭 회로는 역선(F+)에서 MOSFET 1 다음에 위치된 저항기(R6)를 포함한다. 저항기(R6)에 대한 전압은 역선(F+)을 통하는 전류에 선형적으로 관련된다. 증폭기(A1)는 저항기(R6)상에서 감지되는 전압을 증폭시킨다. 비교기(A2)는 증폭기(A1)로부터의 출력을 기준 및 측정 시스템(496)에 의해 공급되는 전류 설정점과 비교한다. 비교기(A2)로부터의 출력은 증폭기(A1)로부터의 출력이 전류 설정점과 동일하거나 더 큰 경우 제로이다.
비교기(A2)로부터의 출력은 저항기(R6)를 통하는 과전류 또는 저류(undercurrent)의 표시를 제공한다. 비교기(A2)로부터의 출력은 필드 프로그래머블 게이트 어레이(FPGA) 1에 제공된다. FPGA 1은 과전류 또는 저류가 서브시스템 B를 스위칭 오프시키기에 충분한지 여부를 결정하는 로직을 갖는다. FPGA 1은 또한 전류를 스위칭 오프하기 이전에 타이밍 지연을 제공하여, 전류의 스위칭 오프 없이 전류의 간단한 서지(surge)들을 허용한다. FPGA 1의 출력은 스위치 1 및 스 위치 2 (594)에 제공된다.
정상 동작 조건들 동안, 즉 전류가 계속 흘러야할 때, 스위치 1은 "오프(off)" 위치로 스위칭되고, 스위치 2는 "A" 위치에 있다. 15V의 전압이 저항기(R5)를 통해 스위치의 하나의 단자, 및 역선(F+)의 저항기(R6) 다음에 위치된 MOSFET 2에 제공된다. 정상 동작 조건들 동안, 저항기(R5)를 통해 제공되는 전압은 MOSFET 2를 "온(on)" 위치에 유지시키고, 이에 따라 전류가 역선(F+)를 통해 흐를 수 있도록 한다. 과전류가 감지되면, FPGA 1은 스위치 1을 "온" 위치로 스위칭하고, 이에 따라 저항기(R5)를 통해 제공되는 전압을 접지시키며, MOSFET 2는 "오프" 위치로 스위칭되고 전류를 단절시키며, 스위치 2는 "B" 위치로 설정되고, 증폭기(A3)를 차단시킨다.
유의해야 할 점은 각각의 512 서브시스템들 B가 그 자신의 과전류 감지 및 스위칭 회로를 갖는다는 점이다. 512 과전류 및 스위칭 회로들은 하나 이상의 512 개별 디바이스들로의 전류들이 스위칭 오프되도록 하는 반면, 다른 디바이스들로의 전류는 계속 흐른다. 또한, 각각의 서브시스템들 B가 각각의 전류 측정 라인(Imeas), 및 각각의 전압 측정 라인(Vmeas)을 갖기 때문에, 전류 측정 및 전압 측정은 단위(per)-디바이스 레벨에서 수행될 수도 있다. 전류 측정 라인(Imeas)은 증폭기(A1)의 출력에 접속되고, 전압 측정 라인(Vmeas)은 감지 라인(S+)에 접속된다. 전류 및 전압 측정 라인들(Imeas, Vmeas)은 전력 단자(72P)에 제공되는 전류 및 전압의 실시간 측정을 허용한다. 또한, 서브시스템 B는 저항기(R4) 및 MOSFET 3을 갖는 스위칭 회로를 포함한다. 저항기(R4)는 MOSFET 2 다음에 역선(F+)에 접 속되고, MOSFET 3은 저항기(R4) 다음에 직렬로 접속된다. 테스트 신호(Test)는 MOSFET 3에 제공될 수 있고, 이에 따라 셀프-테스트를 위해 역선(F+)을 통해 전류를 드로우한다.
저항기들(R1, R2) 및 증폭기들(A3)을 포함하는 회로에 대해 고주파수 응답이 요구된다. 이를 위해, 커패시터(C3)는 디바이스(300)의 집적회로와 병렬로 제공된다. 커패시터(C3)는 도 4에 도시된 지지 구조물(80)에 형성된다. 커패시터(C3)의 적절한 기능 및 저항기들(R1, R2)과 증폭기들(A3)을 포함하는 회로의 고주파수 응답을 허용하도록, 역선(F+)은 상대적으로 낮은 인덕턴스를 가져야 한다. 이를 위해, 역선(F+)은 2개 세트들의 병렬 전력 전도체들(590, 592)을 각각 포함한다. 서브시스템들 A 및 B는 단일 기판에 접속되고, 제 1 세트의 전도체들(590)은 기판상에 형성된 트레이스들이다. 모든 전도체들(590)은 서로 접속된 제 1 단부들 및 서로 접속된 제 2 단부들을 가지므로, 전도체들(590)의 중간 섹션들은 전류를 병렬로 전도한다. 전도체들(590)의 제 2 단부들은 공통 핀에 접속된다. 전도체들(592)은 각각의 전력 연성 접속부(46P)에서 개별적인 전기선들의 형태이다. 전도체들(592)의 제 1 단부들이 서로 접속되고 전도체들(592)의 제 2 단부들이 서로 접속되어, 전도체들(592)의 중간 섹션들은 전도체들(590)로부터 수신한 전류를 병렬로 전도한다. 전도체들(592)의 제 2 단부들은 모두 하나의 전력 단자(72P)에 접속된다.
배전반(48)은 각각의 인터페이스(92)에서 2개의 접지 감지 접촉부들을 갖는다. 각각의 인터페이스(92)의 접지 감지 단자들은 접지 감지 접촉부들(74G)에 접속된다. 8개의 접지 감지 라인들은 증폭기(A4)와 필터(201)를 포함하는 접지 조절 회로에 제공된다. 접지 감지 접촉부(74G)에서 감지되는 전압은 접지 조절 회로에 의해 가변 입력 전압(Vrefin)에 부가된다. 이상적으로, 접지 감지 접촉부(74G)에서 감지되는 전압은 0V이고, 이 경우 가변 입력 전압(Vrefin)은 전압(Vrefout)과 동일하다. 접지 감지 접촉부(74G)에서 감지되는 전압이 제로가 아니면, 예를 들어 0.1V이면, Vrefout은 1.1V(Vrefin + 0.1V)로 유도된다. 그 다음, 증폭기(A3)의 (-) 단자에 제공되는 전압도 1.1V이고, 전력 단자(74P)에 제공되는 전압은 1.1V이다.
도 30은 도 22 및 도 27에 도시된 드라이버 보드(262)의 하나의 채널을 도시한다. 도 30에 도시된 동일한 신호가 드라이버 보드(262)의 각각의 다중 채널들에 대해 반복된다.
또한, 다수의 디바이스들(300)과 이들의 접지 감지 접촉부들(72G)이 도 30에 도시된다. 접지 감지 접촉부들(74G)(또는 72G)상의 각각의 접지 감지 단자들에 의해 감지되는 전압들은 평균화되어 필터(700)에 제공된다. 정상 동작 조건들 하에서, 필터(700)에 제공되는 전압은 0V이다. 종종 0V와의 작은 편차, 예를 들어 0.1V가 있을 수 있다. 0.1V는 필터(700)에 의해 증폭기(A4)의 (+) 단자에 제공된다. 그 다음, 증폭기(A4)의 (-) 단자는 0.1V로 유도된다. 하나의 저항기(R9)는 (-) 단자와 증폭기(A4)의 출력 사이에 접속된다. 저항기(R9)와 동일한 저항을 갖는 저항기(R10)도 증폭기(A4)의 (-) 단자에 접속된다. 10V 전원(702)이 저항기들(R9, R10)상에 접속된다. 그 다음, 전원(702)의 두 단자들은 증폭기(A4)의 (-) 단자에서 5V 초과 및 5V 미만이고, 이에 다라 각각 -4.9V 및 5.1V이다.
10V 전원(702)의 단자들은 디지털-대-아날로그 컨버터(DAC)(704)의 각 단자들(R+, R-)에 접속된다. 또한, DAC(704)는 출력 단자들을 갖고, 각각의 출력 단자를 -4.9V 내지 5.1V의 전압으로 스위칭하는 능력을 갖는다.
마이크로프로세서 버스(705)가 DAC(704)에 접속된다. 목표된 하이 및 로우 전압들을 나타내는 정보가 마이크로프로세서 버스(705)로부터 DAC(704)로 로딩될 수 있다. DAC(704)는 예를 들어, 3V의 하이 전압 및 2V의 로우 전압으로 프로그래밍될 수 있다. 증폭기(A4)의 (+) 단자에 제공되는 전압이 0.1V이기 때문에, DAC의 출력 단자들은 본 예에서, 3.1V 및 2.1V로 각각 유지된다.
DAC의 출력 단자들은 전압 스위치(706)의 하이-전압 및 로우-전압(VH 및 VL) 단자들에 접속된다. 도 22 및 도 27에 도시된 패턴 생성기 보드(260)는 신호 소스(708)를 전압 스위치(706)의 신호 단자에 제공한다. 전압 스위치는 본 예에서, 5V 전력 공급 전압을 갖는 버스 스위치이다. 신호 소스(708)는 교번하는 트루(true) 및 폴스(false) 상태들 간에 스위칭된다. 트루 상태에서, 하이-전압(VH)에 접속된 스위치(706)의 제 1 단자는 스위치(706)의 출력에 접속되고, 폴스 상태에서, 로우-전압(VL)에 접속된 단자가 스위치(706)의 출력에 접속된다. 따라서 스위치(706)의 출력은 신호 소스(708)에 응답하여 3.1V 내지 2.1V로 스위칭된다.
저항기(R11) 및 커패시터(C4)를 포함하는 댐핑 회로는 스위치(706)의 출력에 접속된 입력을 갖는다. 저항기(R11)는 스위치(706)에 접속된 하나의 단자를 갖고, 저항기(R11)의 대향 단자는 커패시터(C4)를 통해 접지에 접속된다. 저항기(R11)와 커패시터(C4)에 의해 나타나는 댐핑 회로의 효과는 스위치(706)의 출력상에 제공되 는 신호의 슬루 레이트가 감소된다는 점이다. 스위치(706)는 그 출력에서 사각파를 제공하고, 댐핑 회로는 비-사각(non-square) 형태로 사각파에 응답하는 출력을 갖는다. 구체적으로는, 댐핑 회로의 출력상의 전압은 댐핑 회로의 입력에 제공되는 전압보다 더 느리게 증가한다.
댐핑 회로의 응답 전압은 2의 이득(gain)을 갖는 증폭기(A5)에 제공된 다음, 스위치(708)를 통해 디바이스(300)의 각각의 신호 접촉부들(74S)(도 4의 참조번호 "74" 참조)에 제공된다. 디바이스들(300)에 제공되는 신호가 감쇠되기 때문에, 링잉(ringing)이 감소되거나 제거될 수 있다.
도 31은 종래기술의 솔루션을 도시하는 것으로서, 댐핑 회로의 단자가 하나의 디바이스의 단자에 제공된다. 댐핑 회로의 단자는 테스트되고 있는 디바이스에서 댐핑 효과를 제공한다. 그러나, 단자의 기능은 테스트되고 있는 디바이스에 접속된 라인의 길이에 크게 좌우된다. 도 30에 도시된 것처럼, 신호 접촉부들(74S)이 회로에서 전류가 흐르는 길이에 따라 측정되는 바와 같은, 댐핑 회로로부터 상이한 거리들에 있을 수 있고, 댐핑 회로 단자 없이 사용될 수 있다. 더욱이, 신호 접촉부들(74S)은 하나의 애플리케이션에서 다른 애플리케이션으로 상이하게 이격될 수 있고, 예를 들어 하나의 애플리케이션에서 10인치 및 다른 애플리케이션에서 18인치로 상이하게 이격될 수 있으며, 동일한 댐핑 회로가 각각의 애플리케이션의 링잉을 감소시킨다.
특정한 예시적인 실시예들이 기술되고 첨부된 도면들에 도시되었지만, 그러한 실시예들은 단지 예시적인 것이고 본 발명을 제한하는 것이 아니며, 통상의 당 업자에 의해 변형될 수 있으므로, 본 발명은 도시되고 기술된 특정 구성들 및 배치들로 제한되지 않는다는 것을 이해해야 한다.

Claims (230)

  1. 접촉기 어셈블리(contactor assembly)로서,
    접촉기 지지 구조물;
    테스트되는 디바이스의 각각의 접촉부들(contacts)에 접촉되기 위해, 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들;
    상기 접촉기 지지 구조물상의 적어도 제 1 및 제 2 인터페이스 - 각각의 인터페이스는 커넥터의 각 단자와 접촉되기 위한 접촉부들의 적어도 하나의 행(row)을 갖고, 인터페이스들의 접촉부들의 행들은 서로에 대해 0°내지 180°의 각도에 있음 -; 및
    상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스들의 단자들과 상기 접촉기 지지 구조물상의 단자들을 서로 접속시키는 다수의 전도체들
    을 포함하는 접촉기 어셈블리.
  2. 제 1 항에 있어서,
    상기 각도는 실질적으로 90°인 것을 특징으로 하는 접촉기 어셈블리.
  3. 제 1 항에 있어서,
    적어도 제 3 인터페이스를 포함하고, 제 3 인터페이스의 접촉부들의 행은 상기 제 1 인터페이스의 접촉부들의 행과 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들 사이에 있는 것을 특징으로 하는 접촉기 어셈블리.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 인터페이스의 접촉부들의 행들은 서로 실질적으로 평행한 것을 특징으로 하는 접촉기 어셈블리.
  5. 제 1 항에 있어서,
    상기 접촉기 지지 구조물은 각각의 커넥터들을 상기 접촉기 지지 구조물에 고정시키기 위해, 각각의 인터페이스의 대향 단부들에 2개의 나선형(treaded) 개구들을 갖는 것을 특징으로 하는 접촉기 어셈블리.
  6. 제 1 항에 있어서,
    상기 접촉기 지지 구조물은 분배 기판, 및 분배 기판에 고정된 원형 접촉기 기판을 포함하고, 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들은 상기 접촉기 기판에 의해 홀딩되고, 상기 접촉기 지지 구조물상의 접촉부들은 상기 분배 기판상에 있는 것을 특징으로 하는 접촉기 어셈블리.
  7. 접촉기 어셈블리로서,
    접촉기 지지 구조물;
    테스트되는 디바이스의 각각의 접촉부들에 접촉되기 위해, 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들;
    상기 접촉기 지지 구조물상의 적어도 제 1 및 제 2 인터페이스들 - 각각의 인터페이스는 커넥터의 각 단자에 접촉되기 위한 접촉부들의 적어도 하나의 행을 갖고, 상기 제 2 인터페이스의 접촉부들의 행은 상기 제 1 인터페이스의 접촉부들의 행과 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들 사이에 있음 -; 및
    상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스들의 접촉부들과 상기 접촉기 지지 구조물상의 단자들을 서로 접속시키는 다수의 전도체들
    을 포함하는 접촉기 어셈블리.
  8. 제 7 항에 있어서,
    적어도 제 3 인터페이스를 포함하고, 상기 제 2 인터페이스의 접촉부들의 행은 상기 제 1 인터페이스의 접촉부들의 행과 상기 접촉기 지지 구조물에 의해 홀딩되는 단자들 사이에 있는 것을 특징으로 하는 접촉기 어셈블리.
  9. 제 7 항에 있어서,
    상기 접촉기 지지 구조물은 각각의 커넥터들을 상기 접촉기 지지 구조물에 고정시키기 위해, 각각의 인터페이스의 대향 단부들에 2개의 나선형 개구들을 갖는 것을 특징으로 하는 접촉기 어셈블리.
  10. 접촉기 어셈블리로서,
    접촉기 지지 구조물;
    테스트되는 디바이스의 각각의 접촉부들에 접촉되기 위해, 상기 접촉기 지지 구조물의 내부 영역내에서 상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들;
    상기 접촉기 지지 구조물상의 다수의 인터페이스들 - 각각의 인터페이스는 커넥터의 각 단자에 접촉되기 위한 접촉부들의 적어도 하나의 행을 갖고, 행들의 결합된 길이는 상기 내부 영역의 둘레의 길이보다 더 큼 -; 및
    상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스들의 접촉부들과 상기 접촉기 지지 구조물상의 단자들을 서로 접속시키는, 다수의 전도체들
    을 포함하는 접촉기 어셈블리.
  11. 제 10 항에 있어서,
    상기 인터페이스들의 접촉부들의 행들은 서로에 대해 0°내지 180°의 각도에 있는 것을 특징으로 하는 접촉기 어셈블리.
  12. 제 10 항에 있어서,
    상기 인터페이스들 중 제 1 인터페이스의 접촉부들의 행은 상기 인터페이스들 중 제 2 인터페이스의 접촉부들의 행 사이에 있는 것을 특징으로 하는 접촉기 어셈블리.
  13. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    장치 프레임;
    상기 디바이스가 배치되는 표면을 갖고, 상기 장치 프레임에 장착되는 홀더;
    상기 장치 프레임에 장착되는 카트리지(cartridge) 프레임;
    접촉기 지지 구조물;
    상기 접촉기 지지 구조물상의 접촉기 인터페이스;
    상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들;
    상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스를 상기 단자들에 접속시키는 다수의 전도체들; 및
    상기 카트리지 프레임과 상기 접촉기 지지 구조물 사이에 접속되는 작동기(actuator) - 상기 작동기는 상기 단자들이 상기 디바이스의 접촉부들에 대하여 가압되도록 하기 위해, 상기 카트리지 프레임에 대해 및 상기 홀더의 표면을 향해, 상기 접촉기 지지 구조물을 이동시키도록 서로에 대해 이동가능한 제 1 및 제 2 부분을 가짐 -
    를 포함하는 집적회로 테스트 장치.
  14. 제 13 항에 있어서,
    상기 작동기의 제 1 및 제 2 부분은 각각 실린더 및 피스톤이고, 상기 실린더와 피스톤이 공동으로 부피(volumn)를 규정하도록 상기 피스톤은 상기 실린더내에 위치되며, 상기 부피의 압력을 변경하고 상기 피스톤을 상기 실린더에 대해 이 동시키기 위해 상기 부피에 접속된 유체 라인을 더 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  15. 제 13 항에 있어서,
    상기 카트리지 프레임에 대해 상기 접촉기 지지 구조물의 이동을 측정하기 위한 이동(travel) 센서를 더 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  16. 제 15 항에 있어서,
    상기 카트리지 프레임은 하부 후면판 및 지지 구조물을 포함하고, 상기 이동 센서는 상기 지지 구조물에 부착된 외부 부분 및 상기 후면판에 부착된 내부 부분을 포함하며, 상기 작동기의 동작은 상기 외부 부분과 상기 내부 부분 사이의 상대적 이동을 유도하는 것을 특징으로 하는 집적회로 테스트 장치.
  17. 제 16 항에 있어서,
    상기 이동 센서는 상기 외부 부분과 상기 내부 부분 사이의 인덕턴스 또는 커패시턴스의 변화를 측정하는 것을 특징으로 하는 집적회로 테스트 장치.
  18. 카트리지로서,
    카트리지 프레임;
    고정된 위치에서 상기 카트리지 프레임을 장치 프레임에 장착하기 위해 상기 카트리지 프레임상의 구성들(formations);
    접촉기 지지 구조물;
    상기 접촉기 지지 구조물상의 접촉기 인터페이스;
    상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들;
    상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스를 상기 단자들에 접속시키는 다수의 전도체들; 및
    상기 카트리지 프레임과 상기 접촉기 지지 구조물 사이에 접속된 작동기 - 상기 작동기는 상기 접촉기 지지 구조물을 상기 카트리지 프레임에 대해 이동시키기 위해 서로에 대해 이동가능한 제 1 및 제 2 부분을 가짐 -
    를 포함하는 카트리지.
  19. 제 18 항에 있어서,
    상기 작동기의 제 1 및 제 2 부분은 실린더 및 피스톤을 각각 사용하고, 상기 피스톤은 상기 실린더와 피스톤이 공동으로 부피를 규정하도록 상기 실린더내에 위치되며, 상기 부피의 압력을 변경하고 상기 피스톤을 상기 실린더에 대해 이동시키기 위해 상기 부피에 접속된 유체 라인을 더 포함하는 것을 특징으로 하는 카트리지.
  20. 제 18 항에 있어서,
    상기 접촉기 지지 구조물에 대한 상기 카트리지 프레임의 이동을 측정하기 위한 이동 센서를 더 포함하는 것을 특징으로 하는 카트리지.
  21. 제 20 항에 있어서,
    상기 카트리지 프레임은 하부 후면판 및 지지 구조물을 포함하고, 상기 이동 센서는 상기 지지 구조물에 부착된 외부 부분, 및 상기 후면판에 부착된 내부 부분을 포함하며, 상기 작동기의 동작은 상기 외부 부분과 상기 내부 부분 사이의 상대적 이동을 유도하는 것을 특징으로 하는 카트리지.
  22. 제 21 항에 있어서,
    상기 이동 센서는 상기 외부 부분과 상기 내부 부분 사이의 인덕턴스 또는 커패시턴스의 변화를 측정하는 것을 특징으로 하는 카트리지.
  23. 디바이스의 집적회로를 테스트하는 방법으로서,
    홀더의 표면에 대하여 상기 디바이스를 홀딩하는 단계;
    접촉기 지지 구조물을 프레임에 대해 이동시키고 상기 접촉기 지지 구조물상의 단자들을 상기 디바이스의 접촉부들에 대하여 가압하도록 작동기를 구동하는 단계; 및
    상기 단자들과 접촉부들을 통해 신호들을 상기 집적회로에 제공하는 단계
    를 포함하는 집적회로 테스트 방법.
  24. 제 23 항에 있어서,
    상기 접촉기 지지 구조물을 향하는 방향에서 상기 프레임에 대해 상기 홀더를 가진 상기 디바이스를 이동시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  25. 제 24 항에 있어서,
    상기 단자들이 상기 접촉부들과 접촉되도록 이동시키기 위해 상기 작동기를 사용하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  26. 제 24 항에 있어서,
    상기 홀더를 갖는 디바이스를 상기 프레임에 대해 이동시킨 이후 또는 이전에 상기 작동기를 구동하는 것을 특징으로 하는 집적회로 테스트 방법.
  27. 제 23 항에 있어서,
    상기 작동기는 실린더 및 실린더내의 피스톤을 포함하고, 상기 피스톤은 상기 실린더의 표면상의 압력을 변화시킴으로써 상기 실린더에 대해 이동되는 것을 특징으로 하는 집적회로 테스트 방법.
  28. 제 23 항에 있어서,
    상기 작동기의 이동을 측정하는 단계를 더 포함하는 것을 특징으로 하는 집 적회로 테스트 방법.
  29. 제 28 항에 있어서,
    상기 작동기의 이동 속도를 제어하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  30. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    장치 프레임;
    상기 디바이스가 배치되는 표면을 갖고, 상기 장치 프레임에 장착되는 홀더;
    상기 장치 프레임에 장착되는 카트리지 프레임;
    접촉기 지지 구조물;
    상기 접촉기 지지 구조물상의 접촉기 인터페이스;
    상기 접촉기 지지 구조물에 의해 홀딩되는 다수의 단자들;
    상기 접촉기 지지 구조물에 의해 홀딩되고, 상기 인터페이스를 상기 단자들에 접속시키는 다수의 전도체들;
    상기 카트리지 프레임과 상기 접촉기 지지 구조물 사이에 접속된 가변압(variable-force) 작동기 - 상기 가변압 작동기는 상기 단자들이 상기 디바이스의 접촉부들에 대하여 가압되도록, 상기 홀더의 표면을 향해 및 상기 카트리지 프레임에 대해, 상기 접촉기 지지 구조물을 이동시키기 위해 서로에 대해 이동가능한 제 1 및 제 2 부분을 가짐 -; 및
    상기 장치 프레임에 대한 상기 카트리지 프레임의 이동을 측정하기 위해 상기 카트리지 프레임에 접속된 이동 센서
    를 포함하는 집적회로 테스트 장치.
  31. 제 30 항에 있어서,
    상기 카트리지 프레임은 하부 후면판 및 지지 구조물을 포함하고, 상기 이동 센서는 상기 지지 구조물에 부착된 외부 부분, 및 상기 후면판에 부착된 내부 부분을 포함하며, 상기 작동기의 구동은 상기 외부 부분과 상기 내부 부분 사이의 상대적 이동을 유도하는 것을 특징으로 하는 집적회로 테스트 장치.
  32. 제 30 항에 있어서,
    홀더와 함께 상기 디바이스는 상기 접촉기 지지 구조물을 향하는 방향에서 상기 프레임에 대해 이동가능한 것을 특징으로 하는 집적회로 테스트 장치.
  33. 제 30 항에 있어서,
    상기 가변압 작동기는 피스톤을 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  34. 제 33 항에 있어서,
    상기 단자들이 상기 디바이스의 접촉부들에 대하여 가압될 때, 상기 피스톤 이 그 스트로크(stroke)의 중간에 있도록 상기 피스톤의 압력이 설정되는 것을 특징으로 하는 집적회로 테스트 장치.
  35. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    장치 프레임;
    상기 장치 프레임상의 얼라인먼트 구성(alignment formation);
    상기 디바이스를 홀딩할 수 있고, 상기 장치 프레임에 장착되는 홀더;
    카트리지 프레임;
    상기 카트리지 프레임에 장착된 접촉기 지지 구조물;
    상기 접촉기 지지 구조물상의 다수의 단자들; 및
    상기 카트리지 프레임상의 포지셔닝 구성(positioning formation) - 상기 포지셔닝 구성은 상기 장치 프레임상의 상기 카트리지 프레임을 하나의 위치에 위치시키기 위해 상기 얼라인먼트 구성과 결합되고, 서로를 향하여 상대적으로 상기 단자들과 상기 접촉부들을 이동시킬 때, 상기 단자들은 상기 디바이스의 접촉부들과 접촉될 수 있음 -
    을 포함하는 집적회로 테스트 장치.
  36. 제 35 항에 있어서,
    상기 장치 프레임상의 다수의 얼라인먼트 구성들, 및 각각의 상기 얼라인먼트 구성들에 각각 결합되는 상기 카트리지 프레임상의 다수의 포지셔닝 구성들을 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  37. 제 35 항에 있어서,
    상기 단자들이 상기 접촉부들에 대하여 가압될 때, 상기 장치 프레임을 벗어나는 상기 카트리지 프레임의 이동을 방지하기 위해, 상기 장치 프레임과 상기 카트리지 프레임을 해제가능하게(releasably) 상호접속시키는 유지(retaining) 메커니즘을 더 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  38. 제 37 항에 있어서,
    상기 유지 메커니즘은 원격으로 구동가능한 것을 특징으로 하는 집적회로 테스트 장치.
  39. 제 37 항에 있어서,
    상기 얼라인먼트 구성은 상기 프레임내의 개구이고, 상기 포지셔닝 구성은 상기 개구에 삽입되는 포지셔닝 핀이며, 상기 유지 구성은 상기 포지셔닝 핀상의 유지 구성에 맞물리는 것을 특징으로 하는 집적회로 테스트 장치.
  40. 제 35 항에 있어서,
    상기 접촉기 지지 구조물상의 인터페이스, 상기 단자들을 상기 인터페이스의 접촉부들과 상호접속시키는 다수의 전도체들, 및 신호들이 상기 단자들과 상기 디 바이스상의 접촉부들로 라우팅될 수 있는 상기 인터페이스에 부착된 연성(flexible) 커넥터를 더 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  41. 카트리지로서,
    카트리지 프레임;
    상기 카트리지 상의 다수의 포지셔닝 핀들 - 각각의 포지셔닝 핀은 장치 프레임의 각각의 개구에 삽입가능하고, 각각의 포지셔닝 핀은 상기 장치 프레임상의 유지 메커니즘이 상기 카트리지 프레임을 상기 장치 프레임에 고정시키도록 결합가능한, 유지 구성을 가짐 -;
    상기 카트리지 프레임에 장착된 접촉기 지지 구조물;
    상기 접촉기 지지 구조물상의 다수의 단자들 - 각각의 단자는 디바이스의 각각의 접촉부에 접촉되기 위해 위치됨 -;
    상기 접촉기 지지 구조물상의 인터페이스; 및
    상기 단자들을 상기 인터페이스의 접촉부들과 상호접속시키는 다수의 전도체들
    을 포함하는 카트리지.
  42. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    장치 프레임상의 카트리지 프레임을 하나의 위치에 위치시키기 위해 얼라인먼트 구성을 향해 포지셔닝 구성을 이동시키는 단계 - 서로를 향해 상대적으로 상 기 단자들과 상기 접촉부들을 이동시킬 때, 상기 카트리지 프레임의 단자들은 상기 디바이스의 접촉부들과 접촉될 수 있음 -; 및
    상기 포지셔닝 구성을 상기 얼라인먼트 구성과 결합시키는 단계
    를 포함하는 집적회로 테스트 방법.
  43. 제 42 항에 있어서,
    상기 포지셔닝 구성은 상기 장치 프레임의 각각의 개구로 삽입가능한 다수의 포지셔닝 핀들을 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  44. 제 43 항에 있어서,
    상기 포지셔닝 핀들은 상기 장치 프레임상의 유지 메커니즘과 결합가능한 유지 구성을 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  45. 커넥터 시스템으로서,
    제 1 프레임 부분;
    상기 제 1 프레임 부분에 의해 홀딩되는 제 1 커넥터부 지지 피이스(piece);
    상기 커넥터부 지지 피이스에 의해 홀딩되는 제 1 커넥터부;
    상기 제 1 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들;
    상기 커넥터부 지지 피이스에 장착된 제 1 결합 컴포넌트(engagement component);
    제 2 프레임 부분;
    상기 제 2 프레임 부분에 의해 홀딩되는 제 2 커넥터부;
    상기 제 2 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들;
    상기 제 2 프레임 부분에 장착된 제 2 결합 컴포넌트 - 상기 제 2 결합 컴포넌트는 상기 제 1 결합 컴포넌트에 해제가능하게 결합됨 -; 및
    상기 제 2 결합 컴포넌트에 접속된 컴포넌트 작동기 - 상기 컴포넌트 작동기는 구동시, 상기 제 2 프레임 부분에 대한 상기 제 1 및 제 2 결합 컴포넌트의 이동, 및 상기 제 1 프레임 부분에 대한 상기 커넥터부 지지 피이스의 이동을 유도하여, 상기 제 1 커넥터부상의 접촉부들이 상기 제 2 커넥터부상의 단자들과 접촉됨 -
    를 포함하는 커넥터 시스템.
  46. 제 45 항에 있어서,
    상기 작동기는 실린더 및 실린더내의 피스톤을 포함하고,
    상기 제 2 결합 컴포넌트는 상기 실린더로부터 연장되는 샤프트이며 그 상부에 결합 구성(engagement formation)을 갖고,
    상기 제 1 결합 컴포넌트는 그 상부에 결합 구성을 가지며 제 1 위치와 제 2 위치 사이에서 이동가능하고, 상기 제 1 위치에서 상기 제 1 결합 컴포넌트상의 결합 구성이 상기 제 2 결합 컴포넌트상의 결합 구성으로부터 결합해제되며, 상기 제 2 위치에서 상기 제 1 및 제 2 결합 컴포넌트의 결합 구성들이 서로 결합되는 것을 특징으로 하는 커넥터 시스템.
  47. 커넥터 시스템으로서,
    제 1 프레임 부분;
    제 2 프레임 부분;
    다수의 커넥터 세트들 - 각각의 커넥터 세트는 상기 제 1 프레임 부분에 의해 홀딩되는 커넥터부 지지 피이스, 상기 커넥터부 지지 피이스에 의해 홀딩되는 제 1 커넥터부, 상기 제 1 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들, 상기 커넥터부 지지 피이스에 장착된 제 1 결합 컴포넌트, 상기 제 2 프레임 부분에 의해 홀딩되는 제 2 커넥터부, 상기 제 2 커넥터부에 의해 홀딩되는 다수의 단자들 및 접촉부들, 상기 제 2 프레임 부분에 장착되고 상기 제 1 결합 컴포넌트와 해제가능하게 결합가능한 제 2 결합 컴포넌트, 및 상기 제 2 결합 컴포넌트에 접속된 컴포넌트 작동기를 포함함 -; 및
    결합해제 위치와 결합 위치 사이에서 이동가능한 결합기(engager) - 상기 결합해제 위치에서 상기 제 1 결합 컴포넌트들은 상기 제 2 결합 컴포넌트들로부터 결합해제되고, 상기 결합 위치에서 상기 결합기는 상기 제 2 결합 컴포넌트들과 결합되도록 상기 제 1 결합 컴포넌트들을 이동시키며, 상기 컴포넌트 작동기는 구동시, 상기 제 2 프레임 부분에 대한 상기 제 1 및 제 2 결합 컴포넌트의 이동, 및 상기 제 1 프레임 부분에 대한 상기 커넥터부 지지 피이스의 이동을 유도하여, 상기 제 1 커넥터부상의 접촉부들이 상기 제 2 커넥터부상의 단자들과 접촉되도록 함 -
    를 포함하는 커넥터 시스템.
  48. 제 47 항에 있어서,
    상기 결합기에 접속된 결합기 작동기를 더 포함하고, 상기 결합기 작동기는 상기 결합 위치와 결합해제 위치 사이에서 상기 결합기를 이동시키는 것을 특징으로 하는 커넥터 시스템.
  49. 제 47 항에 있어서,
    상기 커넥터 세트들은 적어도 하나의 행에 위치되는 것을 특징으로 하는 커넥터 시스템.
  50. 제 47 항에 있어서,
    상기 작동기는 실린더 및 실린더내의 피스톤을 포함하고,
    상기 제 2 결합 컴포넌트는 상기 실린더로부터 연장되는 샤프트이며 그 상부에 결합 구성을 갖고,
    상기 제 1 결합 컴포넌트는 그 상부에 결합 구성을 가지며 제 1 위치와 제 2 위치 사이에서 상기 커넥터부 지지 피이스에 대해 이동가능하고, 상기 제 1 위치에서 상기 제 1 결합 컴포넌트상의 결합 구성이 상기 제 2 결합 컴포넌트상의 결합 구성으로부터 결합해제되며, 상기 제 2 위치에서 상기 제 1 및 제 2 결합 컴포넌트 의 결합 구성들이 서로 결합되는 것을 특징으로 하는 커넥터 시스템.
  51. 결합기로서,
    다수의 접촉부들을 갖는 제 1 커넥터부와 접속된 제 1 결합 컴포넌트들;
    다수의 단자들을 갖는 제 2 커넥터부와 접속된 제 2 결합 컴포넌트들; 및
    결합해제 위치로부터 결합 위치로 상기 제 1 결합 컴포넌트들을 이동시키기 위한 작동기 - 상기 결합해제 위치에서 상기 제 1 결합 컴포넌트들은 상기 제 2 결합 컴포넌트들로부터 결합해제되고, 상기 결합 위치에서 상기 제 1 결합 컴포넌트들이 상기 제 2 결합 컴포넌트들과 결합되어, 상기 제 1 커넥터부의 접촉부들을 상기 제 2 커넥터부의 단자들에 접촉시킴 -
    를 포함하는 결합기.
  52. 제 51 항에 있어서,
    상기 제 1 결합 컴포넌트들은 제 1 커넥터부 지지 피이스에 장착되고, 상기 제 1 커넥터부 지지 피이스는 상기 제 1 커넥터부를 지지하며,
    상기 제 2 결합 컴포넌트들은 제 2 커넥터부 지지 피이스에 장착되고, 상기 제 2 커넥터부 지지 피이스는 상기 제 1 커넥터부를 지지하는 것을 특징으로 하는 결합기.
  53. 제 51 항에 있어서,
    상기 제 1 결합 컴포넌트들은 슬라이더 핀들을 포함하고, 상기 제 2 결합 컴포넌트들은 상기 슬라이더 핀들에 대응하는 슬라이더 개구들을 포함하는 것을 특징으로 하는 결합기.
  54. 제 51 항에 있어서,
    상기 작동기는 실린더 및 실린더내의 피스톤을 포함하는 것을 특징으로 하는 결합기.
  55. 제 51 항에 있어서,
    상기 작동기는 실린더 및 실린더내의 피스톤을 포함하고,
    상기 제 2 결합 컴포넌트는 상기 실린더로부터 연장되는 샤프트이며, 그 상부에 결합 구성을 갖고,
    상기 제 1 결합 컴포넌트는 그 상부에 결합 구성을 가지며, 제 1 위치와 제 2 위치 사이에서 상기 커넥터 지지 피이스에 대해 이동가능하고, 상기 제 1 위치에서 상기 제 1 결합 컴포넌트상의 결합 구성은 상기 제 2 결합 컴포넌트상의 결합 구성으로부터 결합해제되며, 상기 제 2 위치에서 상기 제 1 및 제 2 결합 컴포넌트의 결합 구성들이 서로 결합되는 것을 특징으로 하는 결합기.
  56. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    제 1 부분, 제 2 부분, 및 제 3 부분을 갖는 장치 프레임;
    상기 장치 프레임의 제 1 부분에 장착된 디바이스를 위한 홀더;
    상기 장치 프레임의 제 2 부분에 의해 홀딩되는 다수의 제 1 커넥터 모듈들 - 각각의 제 1 커넥터 모듈은 몸체, 및 몸체상의 다수의 단자들 및 접촉부들을 가짐 -;
    접촉기 지지 구조물;
    상기 접촉기 지지 구조물상의 다수의 단자들 - 상기 접촉기 지지 구조물은 그 상부의 단자들이 상기 디바이스의 접촉부들과 접촉될 수 있도록 위치됨 -;
    상기 접촉기 지지 구조물상의 단자들을 상기 제 1 커넥터 모듈들의 단자들에 접속시키는 다수의 전도체들; 및
    상기 장치 프레임의 제 3 부분에 의해 홀딩되는 다수의 제 2 커넥터 모듈들 - 각각의 제 2 커넥터 모듈은 몸체, 및 몸체상의 다수의 단자들 및 접촉부들을 갖고, 상기 제 1 커넥터 모듈들의 접촉부들은 상기 제 2 커넥터 모듈들의 단자들과 결합가능함 -
    을 포함하는 집적회로 테스트 장치.
  57. 제 56 항에 있어서,
    상기 장치 프레임의 제 3 부분은 상기 제 2 커넥터 모듈들을 상기 제 1 커넥터 모듈들을 향해 상대적으로 이동시키기 위해, 상기 장치 프레임의 제 2 부분에 대해 이동가능한 것을 특징으로 하는 집적회로 테스트 장치.
  58. 제 56 항에 있어서,
    상기 제 1 커넥터 모듈들은 다수의 행들과 열들을 갖는 어레이에 위치되는 것을 특징으로 하는 집적회로 테스트 장치.
  59. 제 56 항에 있어서,
    상기 제 1 커넥터 모듈들은 제 1 영역 상부에 위치되고, 상기 접촉기 지지 구조물상의 단자들은 제 2 영역 상부에 위치되며, 상기 제 1 영역은 상기 제 2 영역보다 더 넓은 것을 특징으로 하는 집적회로 테스트 장치.
  60. 제 56 항에 있어서,
    다수의 연성 리본들을 포함하고, 각각의 연성 리본은 연성 외부층, 및 각각의 연성 외부층내의 상기 전도체들의 각 세트를 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  61. 제 56 항에 있어서,
    각각의 개별 제 1 커넥터 모듈의 몸체는 그 내부에 형성된 다수의 갭들을 갖고, 상기 제 1 커넥터 모듈의 접촉부들은 상기 갭들내에 있으며, 각각의 개별 제 2 커넥터 모듈은 상기 제 2 커넥터 모듈의 몸체에 의해 홀딩되는 다수의 기판들을 갖고, 상기 제 2 커넥터 모듈의 단자들은 상기 기판들상에 위치되며, 상기 기판들은 상기 갭들로 삽입가능한 것을 특징으로 하는 집적회로 테스트 장치.
  62. 카트리지로서,
    카트리지 프레임;
    상기 카트리지 프레임에 의해 홀딩되는 다수의 제 1 커넥터 모듈들 - 각각의 제 1 커넥터 모듈은 몸체, 및 몸체상의 다수의 단자들 및 접촉부들을 가짐 -;
    상기 카트리지 프레임에 장착된 접촉기 지지 구조물;
    상기 접촉기 지지 구조물상에서, 디바이스상의 접촉부들과 접촉되기 위한 다수의 단자들; 및
    상기 접촉기 지지 구조물상의 단자들을 상기 제 1 커넥터 모듈들의 단자들에 접속시키는 다수의 전도체들
    을 포함하는 카트리지.
  63. 제 62 항에 있어서,
    상기 제 1 커넥터 모듈들은 다수의 행들과 열들을 갖는 어레이에 위치되는 것을 특징으로 하는 카트리지.
  64. 제 62 항에 있어서,
    상기 제 1 커넥터 모듈들은 제 1 영역 상부에 위치되고, 상기 접촉기 지지 구조물상의 단자들은 제 2 영역 상부에 위치되며, 상기 제 1 영역은 상기 제 2 영역보다 더 넓은 것을 특징으로 하는 카트리지.
  65. 제 62 항에 있어서,
    다수의 연성 리본을 포함하고, 각각의 연성 리본은 연성 외부층, 및 상기 연성 외부층내의 상기 전도체들을 포함하는 것을 특징으로 하는 카트리지.
  66. 제 62 항에 있어서,
    각각의 개별 제 1 커넥터 모듈의 몸체는 그 내부에 형성된 다수의 갭들을 갖고, 상기 제 1 커넥터 모듈의 접촉부들은 상기 갭들내에 있는 것을 특징으로 하는 카트리지.
  67. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    장치 프레임의 부분에 의해 홀딩되는 다수의 제 1 커넥터 모듈들을 제공하는 단계 - 상기 다수의 제 1 커넥터 모듈들은 다수의 단자들 및 접촉부들을 포함함 -;
    상기 장치 프레임의 다른 부분에 의해 홀딩되는 다수의 제 2 커넥터 모듈들을 제공하는 단계 - 상기 다수의 제 2 커넥터 모듈들은 다수의 단자들 및 접촉부들을 포함함 -; 및
    상기 제 1 커넥터 모듈들의 접촉부들을 상기 제 2 커넥터 모듈들의 단자들에 결합시키는 단계
    를 포함하는 집적회로 테스트 방법.
  68. 제 67 항에 있어서,
    상기 제 2 커넥터 모듈들을 홀딩하는 상기 장치 프레임의 부분은 상기 제 1 커넥터 모듈들을 홀딩하는 상기 장치 프레임의 부분에 대해 이동가능한 것을 특징으로 하는 집적회로 테스트 방법.
  69. 다수의 디바이스들의 집적회로들을 테스트하기 위한 장치로서,
    상기 다수의 디바이스들을 홀딩하기 위한 적어도 하나의 홀더;
    다수의 출력 채널들, 및 채널들을 상기 다수의 디바이스들의 다수의 접촉부들에 접속시키기 위한 상호접속 수단을 갖는 테스터 시스템;
    메모리를 갖는 컴퓨터 시스템;
    상기 메모리에 저장되는 테스트 프로그램 - 테스트 프로그램은 상기 디바이스들 중 하나를 테스트하기 위해 기록된 일련의 명령어들을 가짐 -;
    상기 메모리에 저장되는 컨피규레이션(configuration) 파일 - 컨피규레이션 파일은 상기 채널들과 상기 다수의 디바이스들의 접촉부들 사이의 관계를 나타냄 -; 및
    상기 채널들과 상기 상호접속 수단을 통해 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들을 상기 다수의 디바이스들의 접촉부들과 상기 집적회로들에 제공하기 위해, 상기 테스트 프로그램과 상기 컨피규레이션 파일을 이용하는 테스트 애플리케이션
    을 포함하는 집적회로들 테스트 장치.
  70. 제 69 항에 있어서,
    상기 상호접속 수단은 각각의 구역(zone)을 각각 나타내는 다수의 컨피규어러블(configurable) 패턴 생성기 보드들을 포함하고, 상기 컨피규레이션 파일은 구역들의 다수의 개별 구역들을 나타내는 구역 넘버 필드를 갖는 것을 특징으로 하는 집적회로들 테스트 장치.
  71. 제 69 항에 있어서,
    상기 상호접속 수단은 다수의 슬롯들로 삽입되는 다수의 보드들을 갖고, 상기 컨피규레이션 파일은 슬롯 넘버들의 다수의 개별 슬롯 넘버들을 나타내는 슬롯 넘버 필드를 갖는 것을 특징으로 하는 집적회로들 테스트 장치.
  72. 제 69 항에 있어서,
    상기 컨피규레이션 파일은 채널 필드, 넘버 필드, 및 채널들과 상기 다수의 디바이스들의 접촉부들 사이의 관계를 나타내기 위한 패드 라벨링(pad labeled) 필드를 갖는 것을 특징으로 하는 집적회로들 테스트 장치.
  73. 제 69 항에 있어서,
    상기 디바이스들은 행들과 열들에 위치되고, 상기 컨피규레이션 파일은 각각의 개별 다이(die)의 개별적인 행 및 열을 나타내는 열 및 행 필드들을 갖는 것을 특징으로 하는 집적회로들 테스트 장치.
  74. 제 69 항에 있어서,
    상기 상호접속 수단은 상기 디바이스들의 세트에 접속된 라인, 및 상기 세트의 디바이스들의 개별 디바이스들에 접속된 다수의 개별 선택 라인들을 갖고,
    상기 메모리의 공유 리소스들 맵을 더 포함하며, 상기 공유 리소스들 맵은 상기 선택 라인들과 상기 세트의 디바이스들 사이의 관계를 나타내는 것을 특징으로 하는 집적회로들 테스트 장치.
  75. 제 74 항에 있어서,
    상기 선택 라인들은 칩 선택 상태들로 그룹화되는 것을 특징으로 하는 집적회로들 테스트 장치.
  76. 제 74 항에 있어서,
    상기 공유 리소스들 맵은 상기 컨피규레이션 파일의 부분을 형성하는 것을 특징으로 하는 집적회로들 테스트 장치.
  77. 제 69 항에 있어서,
    메모리에 저장된 테스트 결과들 파일, 및 테스트 리포트를 제공하기 위해 상기 테스트 결과들 파일과 상기 컨피규레이션 파일을 이용하는 프로세싱 애플리케이 션을 더 포함하는 것을 특징으로 하는 집적회로들 테스트 장치.
  78. 제 77 항에 있어서,
    상기 테스트 애플리케이션은 상기 채널들과 상기 상호접속 수단을 통해 상기 다수의 디바이스들의 접촉부들과 상기 집적회로들로 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들을 선택적으로 변경하기 위해, 상기 테스트 결과들 파일을 이용하는 것을 특징으로 하는 집적회로들 테스트 장치.
  79. 제 77 항에 있어서,
    상기 테스트 애플리케이션은 상기 채널들과 상기 상호접속 수단을 통해 상기 다수의 디바이스들의 접촉부들과 상기 집적회로들로 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들의 시퀀스를 선택적으로 변경하기 위해, 상기 테스트 결과들 파일을 이용하는 것을 특징으로 하는 집적회로들 테스트 장치.
  80. 다수의 디바이스들의 집적회로들을 테스트하는 방법으로서,
    상기 디바이스들 중 하나를 테스트하기 위해 기록된 일련의 명령어들을 갖는 테스트 프로그램을 저장하는 단계;
    다수의 채널들과 상기 다수의 디바이스들의 다수의 접촉부들 사이의 관계를 나타내는 컨피규레이션 파일을 저장하는 단계; 및
    상기 테스트 프로그램의 일련의 명령어들을 상기 다수의 디바이스들의 다수 의 접촉부들에 맵핑시키기 위해 상기 컨피규레이션 파일을 이용하여, 상기 테스트 프로그램의 일련의 명령어들에 따른 신호들을 상기 채널들을 통해 상기 다수의 디바이스들의 다수의 접촉부들에 제공하는 단계
    를 포함하는 집적회로들 테스트 방법.
  81. 제 80 항에 있어서,
    상기 디바이스들은 웨이퍼의 일부분인 것을 특징으로 하는 집적회로들 테스트 방법.
  82. 제 80 항에 있어서,
    상기 컨피규레이션 수단을 통해 상기 디바이스들로부터 제공되는 테스트 결과들을 업로딩하는 단계, 및 테스트 리포트를 마련하기 위해 상기 테스트 결과들과 상기 컨피규레이션 파일을 이용하는 단계를 더 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
  83. 제 82 항에 있어서,
    상기 테스트 결과들은 적어도 하나의 드라이버 보드 및 적어도 하나의 전력 보드를 포함하는 다수의 보드들상의 메모리로부터 업로딩되는 것을 특징으로 하는 집적회로들 테스트 방법.
  84. 제 82 항에 있어서,
    상기 테스트 결과들은 상기 다수의 디바이스들과 상기 집적회로들에 제공되는 신호들을 변경하는데 사용되는 것을 특징으로 하는 집적회로들 테스트 방법.
  85. 제 82 항에 있어서,
    상기 테스트 결과들은 상기 다수의 디바이스들과 상기 집적회로들에 제공되는 전력의 인가를 변경하는데 사용되는 것을 특징으로 하는 집적회로들 테스트 방법.
  86. 제 84 항에 있어서,
    상기 테스트 결과들은 전력 소모를 균형 맞추기 위해 상기 다수의 디바이스들과 상기 집적회로들에 제공되는 신호들을 변경하는데 사용되는 것을 특징으로 하는 집적회로들 테스트 방법.
  87. 제 86 항에 있어서,
    상기 테스트 결과들은 디바이스들을 이들의 전력 소모를 기초로 그룹들로 선택적으로 분류하는데 사용되는 것을 특징으로 하는 집적회로들 테스트 방법.
  88. 제 82 항에 있어서,
    상기 테스트 결과들은 상기 다수의 디바이스들과 상기 집적회로들에 제공되 는 신호들의 시퀀스를 변경하는데 사용되는 것을 특징으로 하는 집적회로들 테스트 방법.
  89. 소프트웨어 어셈블리 방법으로서,
    다수의 네트 파일들(net files)을 저장하는 단계 - 각각의 네트 파일은 각각의 전기 서브어셈블리의 전도체들을 통과하는 전류의 수단(scheme)을 나타내는 정보를 가짐 -;
    서로 접속된 다수의 전기 서브어셈블리들의 상호접속 수단의 입력을 제공하는 단계; 및
    상기 상호접속 수단의 전기 서브어셈블리들을 통하는 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 구성하기 위해, 상기 상호접속 수단을 기초로 상기 다수의 네트 파일들을 어셈블링하는 단계
    를 포함하는 소프트웨어 어셈블리 방법.
  90. 제 89 항에 있어서,
    상기 입력은 수동으로 제공되는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  91. 제 89 항에 있어서,
    상기 전기 서브어셈블리들은 패턴 생성기, 드라이버, 및 전력 보드들을 포함 하는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  92. 제 91 항에 있어서,
    상기 전기 서브어셈블리들은 서로 접속되는, 하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 및 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역(physical zone)을 갖는 물리적 구역들로 분할된 전력 보드들, 다수의 패턴 생성기 및 드라이버를 포함하는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  93. 제 92 항에 있어서,
    상기 컨피규레이션 파일은 상기 물리적 구역들의 다수의 개별 물리적 구역들을 나타내는 구역 네임 필드를 갖는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  94. 제 93 항에 있어서,
    동일한 구역 네임 필드를 갖는 물리적 구역들이 논리 구역(logical zone)으로 그룹화되는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  95. 제 94 항에 있어서,
    상기 논리 구역의 전기 서브어셈블리들은 동일한 타입이고 동시에 동일한 테스트 프로그램을 실행하는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  96. 제 89 항에 있어서,
    상기 컨피규레이션 파일은 상기 채널들과 다수의 디바이스들의 접촉부들 사이의 관계를 나타내기 위해, 채널 넘버 및 패드 라벨 필드들을 갖는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  97. 제 96 항에 있어서,
    상기 상호접속 수단은 상기 디바이스들의 세트에 접속된 라인, 및 상기 세트의 디바이스들의 각각의 디바이스들에 접속된 다수의 개별 선택 라인들을 갖고,
    상기 선택 라인들과 상기 세트의 디바이스들 사이의 관계를 나타내는 공유 리소스들 맵을 구성하기 위해, 상기 네트 파일들을 이용하는 단계를 더 포함하는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  98. 제 97 항에 있어서,
    상기 선택 라인들은 칩 선택 상태들로 그룹화되는 것을 특징으로 하는 소프트웨어 어셈블리 방법.
  99. 제 89 항에 있어서,
    상기 컨피규레이션 파일을 테스터 장치로 전달하는 단계를 더 포함하고, 상기 테스터 장치는 상기 전기 서브어셈블리들을 포함하는 것을 특징으로 하는 소프 트웨어 어셈블리 방법.
  100. 소프트웨어 어셈블러 애플리케이션으로서,
    각각의 전기 서브어셈블리의 전도체들을 통과하는 전류의 수단을 나타내는 정보를 각각 갖는 다수의 네트 파일들;
    다수의 전기 서브어셈블리들의 상호접속 수단의 입력을 제공하기 위한 입력 모듈; 및
    상기 상호접속 수단을 기초로 상기 다수의 네트 파일들을 어셈블링하고, 상기 상호접속 수단의 전기 서브어셈블리들을 통하는 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 구성하는 어셈블리 모듈
    을 포함하는 소프트웨어 어셈블러 애플리케이션.
  101. 제 100 항에 있어서,
    상기 입력 모듈은 선택가능한 입력들의 리스트를 갖는 인터페이스를 포함하는 것을 특징으로 하는 소프트웨어 어셈블러 애플리케이션.
  102. 제 101 항에 있어서,
    상기 인터페이스는 오퍼레이터가 상기 상호접속 수단의 입력을 선택할 수 있도록 하는 것을 특징으로 하는 소프트웨어 어셈블러 애플리케이션.
  103. 제 100 항에 있어서,
    상기 전기 서브어셈블리들은 패턴 생성기 보드, 드라이버 보드, 및 전력 보드로 이루어진 하나 이상의 그룹으로부터 선택되는 것을 특징으로 하는 소프트웨어 어셈블러 애플리케이션.
  104. 제 100 항에 있어서,
    상기 입력은 상기 전기 서브어셈블리들이 서로 접속되는 방법을 포함하는 것을 특징으로 하는 소프트웨어 어셈블러 애플리케이션.
  105. 집적회로를 갖는 디바이스를 테스트하기 위한 장치로서,
    베이스 부분, 및 베이스 부분에 고정된 테스트 헤드와 열적 시스템 부분들을 포함하는 프레임;
    상기 베이스 부분에 고정된 홀더 - 홀더는 상기 디바이스를 홀딩할 수 있음 -;
    전기 신호들이 상기 테스트 헤드를 통해 상기 디바이스의 집적회로로 전송될 수 있도록 하나의 위치에서 상기 테스트 헤드 부분에 장착된 테스트 헤드; 및
    상기 테스트 헤드의 컴포넌트들을 냉각시키기 위해 하나의 위치에 위치되고, 상기 열적 시스템 부분을 통해 상기 베이스 부분에 장착되는 열적 시스템
    을 포함하는 디바이스 테스트 장치.
  106. 제 105 항에 있어서,
    상기 열적 시스템은 상기 테스트 헤드 부분에 장착됨이 없이 상기 열적 시스템 부분을 통해 상기 베이스 부분에 장착되는 것을 특징으로 하는 디바이스 테스트 장치.
  107. 제 105 항에 있어서,
    상기 테스트 헤드는 테스트 헤드 지지 구조물, 상기 테스트 헤드 지지 구조물에 장착된 다수의 전기 컴포넌트들, 및 공기가 상기 전기 컴포넌트들상에 흐르기 이전에 흐를 수 있는 통로를 형성하는 패널(panel)을 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  108. 제 107 항에 있어서,
    상기 전기 컴포넌트들은 보드들이고, 상기 테스트 헤드 지지 구조물은 상기 보드들을 홀딩하는 다수의 슬롯들을 갖는 것을 특징으로 하는 디바이스 테스트 장치.
  109. 제 107 항에 있어서,
    상기 열적 시스템은 공기가 유동될 수 있는 쉘(shell), 및 쉘의 적어도 하나의 방열 장치를 포함하고, 상기 쉘은 상기 패널과의 인터페이스를 형성하며, 상기 쉘과 상기 패널 사이에 규정되는 갭을 갖는 것을 특징으로 하는 디바이스 테스트 장치.
  110. 제 109 항에 있어서,
    상기 방열 장치는 공기가 유동되는 다수의 핀들을 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  111. 제 109 항에 있어서,
    상기 열적 시스템은 상기 쉘을 통해 공기를 이동시키는 팬을 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  112. 제 111 항에 있어서,
    상기 열적 시스템은 상기 팬의 속도를 가변시키기 위한 가변 주파수 드라이브를 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  113. 제 112 항에 있어서,
    상기 열적 시스템은 상기 테스트 헤드 부분에 열전쌍(thermocouple)을 포함하고, 상기 가변 주파수 드라이브는 상기 열전쌍의 측정에 따라 상기 팬의 속도를 가변시키는 것을 특징으로 하는 디바이스 테스트 장치.
  114. 제 105 항에 있어서,
    상기 열적 시스템 부분과 상기 테스트 헤드 부분은 서로에 대한 피봇 이동을 위해 장착되는 것을 특징으로 하는 디바이스 테스트 장치.
  115. 제 105 항에 있어서,
    상기 테스트 헤드 부분과 상기 열적 시스템 부분은 암들(arms)의 개별 세트들상에 장착되는 것을 특징으로 하는 디바이스 테스트 장치.
  116. 제 105 항에 있어서,
    상기 테스트 헤드 부분과 상기 열적 시스템 부분은 기계적으로 분리되는 것을 특징으로 하는 디바이스 테스트 장치.
  117. 집적회로를 갖는 디바이스를 테스트하기 위한 장치로서,
    베이스 부분;
    상기 베이스 부분에 장착된 상기 디바이스를 위한 홀더;
    상기 베이스 부분에 장착된 테스트 헤드 부분 및 열적 시스템 부분;
    상기 테스트 헤드 부분에 장착된 테스트 헤드 - 테스트 헤드는 테스트 헤드 지지 구조물, 상기 테스트 헤드 지지 구조물에 장착된 다수의 전기 컴포넌트들, 및 공기가 상기 전기 컴포넌트들 상부에 유동되기 이전에 유동될 수 있는 통로를 형성하는 패널을 포함함 -; 및
    상기 열적 시스템 부분을 통해 상기 베이스 부분에 장착된 열적 시스템 - 상 기 열적 시스템은 공기가 유동될 수 있는 쉘, 및 쉘의 적어도 하나의 방열 장치를 포함하고, 상기 쉘은 상기 패널과의 인터페이스를 형성하며, 상기 쉘과 상기 패널 사이에 갭이 규정됨 -
    을 포함하는 디바이스 테스트 장치.
  118. 제 117 항에 있어서,
    상기 전기 컴포넌트들은 보드들이고, 상기 테스트 헤드 지지 구조물은 상기 보드들을 홀딩하는 다수의 슬롯들을 가지며, 상기 열적 시스템은 상기 쉘을 통해 공기를 이동시키는 팬을 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  119. 제 118 항에 있어서,
    상기 열적 시스템 부분과 상기 테스트 헤드 부분은 서로에 대한 피봇 이동을 위해 장착되는 것을 특징으로 하는 디바이스 테스트 장치.
  120. 집적회로를 갖는 디바이스를 테스트하기 위한 방법으로서,
    테스터 장치를 상기 디바이스에 전기적으로 접속시키는 단계; 및
    열적 시스템이 상기 테스터 장치와 접촉됨이 없이 열적 시스템으로 상기 테스터 장치를 냉각시키는 단계
    를 포함하는 디바이스 테스트 방법.
  121. 제 120 항에 있어서,
    상기 테스트 헤드는 테스트 헤드 지지 구조물, 상기 테스트 헤드 지지 구조물에 장착된 다수의 전기 컴포넌트들, 및 공기가 상기 전기 컴포넌트들상에 유동되기 이전에 유동될 수 있는 통로를 형성하는 패널을 포함하고,
    상기 열적 시스템은 열적 시스템 프레임을 통해 베이스 부분에 장착되고, 상기 열적 시스템은 공기가 유동될 수 있는 쉘, 및 쉘의 적어도 하나의 방열 장치를 포함하며, 상기 쉘은 상기 패널과의 인터페이스를 형성하고, 상기 쉘과 상기 패널 사이에 갭이 규정되는 것을 특징으로 하는 디바이스 테스트 방법.
  122. 제 121 항에 있어서,
    상기 쉘을 통해 공기를 이동시키는 단계를 더 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  123. 제 122 항에 있어서,
    팬이 상기 쉘을 통해 공기를 이동시키는 것을 특징으로 하는 디바이스 테스트 방법.
  124. 제 120 항에 있어서,
    상기 테스터 장치를 냉각시키는 단계는 상기 열적 시스템으로부터 상기 테스터 장치로 다시 공기를 재순환시키는 단계를 포함하는 것을 특징으로 하는 디바이 스 테스트 방법.
  125. 제 120 항에 있어서,
    상기 열적 시스템은 가변 속도 드라이브에 의해 제어가능한 팬을 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  126. 제 125 항에 있어서,
    상기 열적 시스템은 상기 테스트 시스템과 접속된 열전쌍을 포함하고, 상기 열전쌍은 상기 팬의 가변 속도 드라이브와 통신하는 것을 특징으로 하는 디바이스 테스트 방법.
  127. 제 126 항에 있어서,
    상기 열전쌍의 측정에 따라 상기 팬의 속도를 조절하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  128. 제 120 항에 있어서,
    상기 테스트 시스템을 냉각시키는 단계는 상기 테스트 시스템의 온도를 제어하는 단계를 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  129. 테스터 장치로서,
    집적회로를 갖는 디바이스의 전력 접촉부와 접촉되기 위한 적어도 하나의 전력 단자;
    다수의 상이한 전압들을 공급하도록 구성된 전원 회로; 및
    상기 전원 회로를 상기 전력 단자에 접속시키는 적어도 하나의 전기 경로
    를 포함하는 테스터 장치.
  130. 제 129 항에 있어서,
    장치 프레임;
    상기 장치 프레임에 장착되는 상기 디바이스를 위한 홀더; 및
    접촉기 지지 구조물 - 상기 전력 단자는 접촉기 지지 구조물상에 위치됨 -
    을 더 포함하는 것을 특징으로 하는 테스터 장치.
  131. 제 130 항에 있어서,
    전력 보드 기판을 더 포함하고, 상기 전기 경로의 일부분 및 상기 전원 회로는 상기 전력 보드 기판에 의해 동반되는 것을 특징으로 하는 테스터 장치.
  132. 제 129 항에 있어서,
    상기 전원 회로는, 스텝 전압을 제공하는 전력 입력 회로, 주기를 유지하는 동안 조절가능한 주기 동안 상기 스텝 전압이 "하이"인 시간의 길이, 및 최대 전압 상수를 제공하는 전력 입력 회로; 및
    상기 전력 입력 회로에 접속되고, 상기 스텝 전압을 공급 전압으로 변환시키는 전력 컨버터 회로 - 상기 공급 전압의 크기는 상기 스텝 전압이 상기 스텝 전압의 각각의 주기 동안 "하이"인 시간에 관련됨 -
    를 포함하는 것을 특징으로 하는 테스터 장치.
  133. 제 129 항에 있어서,
    각각의 집적회로를 갖는 각각의 디바이스의 각 접촉부와 각각 접촉되기 위한 다수의 전력 단자들, 및 상기 전원 회로를 각각의 단자에 각각 접속시키는 다수의 전기 경로들을 포함하는 것을 특징으로 하는 테스터 장치.
  134. 제 133 항에 있어서,
    상기 다수의 전기 경로들은 다수의 상이한 전압 레벨들에 있는 것을 특징으로 하는 테스터 장치.
  135. 제 134 항에 있어서,
    상기 전원 회로에 의해 제공되는 전압의 조절은 상기 전기 경로들의 서브세트의 전압들을 변화시켜서, 상기 서브세트의 전기 경로들이 항상 동일한 전압에 있는 것을 특징으로 하는 테스터 장치.
  136. 제 129 항에 있어서,
    상기 다수의 상이한 전압들은 적어도 200mA의 전류에서 0.5V 내지 12V의 전압 출력을 포함하는 것을 특징으로 하는 테스터 장치.
  137. 제 129 항에 있어서,
    상기 다수의 상이한 전압들은 적어도 500mA의 전류에서 0.1V 내지 5V의 전압 출력을 포함하는 것을 특징으로 하는 테스터 장치.
  138. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    적어도 하나의 전력 단자에 다수의 상이한 전압들을 공급하는 단계; 및
    상기 적어도 하나의 전력 단자를 상기 디바이스의 전력 접촉부와 접촉시키는 단계
    를 포함하는 집적회로 테스트 방법.
  139. 제 138 항에 있어서,
    상기 다수의 상이한 전압들을 공급하는 단계는,
    스텝 전압을 제공하는 단계; 및
    상기 스텝 전압을 공급 전압으로 변환하는 단계를 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  140. 제 139 항에 있어서,
    상기 스텝 전압은 주기를 유지하면서 조절가능한 주기 동안 상기 스텝 전압이 "하이"인 시간의 길이를 갖고, 상기 공급 전압의 크기는 상기 스텝 전압의 각각의 주기 동안 상기 스텝 전압이 "하이"인 시간에 관련되는 것을 특징으로 하는 집적회로 테스트 방법.
  141. 제 138 항에 있어서,
    다수의 전력 단자들에 다수의 상이한 전압들을 공급하는 단계; 및
    상기 다수의 전력 단자들을 상기 디바이스의 다수의 개별 접촉부들에 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  142. 제 141 항에 있어서,
    상기 다수의 전력 단자들에 다수의 상이한 전압들을 공급하는 단계는 각각의 전력 단자에 상이한 전압 레벨을 공급하는 단계를 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  143. 제 141 항에 있어서,
    상기 공급 전압을 조절하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  144. 제 143 항에 있어서,
    상기 공급 전압을 조절하는 단계는 상기 전력 단자들의 서브세트의 전압들을 일치되게 변화시키고, 상기 전력 단자들의 서브세트는 항상 동일한 전압에 있는 것을 특징으로 하는 집적회로 테스트 방법.
  145. 다수의 디바이스들의 집적회로들을 테스트하기 위한 장치로서,
    상기 디바이스들의 각각의 디바이스의 각 전력 접촉부와 각각 접촉되기 위한 다수의 전력 단자들;
    적어도 하나의 전원;
    상기 적어도 하나의 전원을 상기 전력 단자들의 각각의 전력 단자에 각각 접속시키는 다수의 전기 경로들; 및
    다수의 개별 차단(shut-off) 회로들 - 각각의 차단 회로는 상기 전기 경로들의 각 전기 경로에서 각각의 전류를 감지하는 각각의 전류 감지 회로, 및 상기 전기 경로들의 각각의 전기 경로의 각각의 전력 스위치를 포함하고, 각각의 전력 스위치는 각각의 전류 감지 회로에 접속되며, 상기 각각의 전류 감지 회로에 의해 감지되는 전류가 미리 결정된 최대 전류를 초과할 때 턴오프됨 -
    을 포함하는 집적회로들 테스트 장치.
  146. 제 145 항에 있어서,
    각각의 차단 회로는 전류가 상기 미리 결정된 최대 전류를 초과한 이후 상기 전력 스위치의 동작을 적어도 지연시키는 논리 소자를 포함하는 것을 특징으로 하 는 집적회로들 테스트 장치.
  147. 제 146 항에 있어서,
    상기 차단 회로는 차단 전압을 턴온시키는 논리 스위치를 포함하고, 상기 차단 전압은 상기 전력 스위치를 턴오프시키기 위해 상기 전력 스위치에 제공되는 것을 특징으로 하는 집적회로들 테스트 장치.
  148. 제 147 항에 있어서,
    상기 전력 스위치는 MOSFET 인 것을 특징으로 하는 집적회로들 테스트 장치.
  149. 제 145 항에 있어서,
    상기 전원에 접속된 디바이스 차단 회로를 더 포함하고, 상기 디바이스 차단 회로는 상기 디바이스에 공급되는 전류를 감지하며, 감지된 전류가 미리 결정된 전류 임계값을 초과하면 상기 디바이스로의 전력을 턴오프시키는 것을 특징으로 하는 집적회로들 테스트 장치.
  150. 제 145 항에 있어서,
    상기 전원에 접속된 디바이스 차단 회로를 더 포함하고, 상기 디바이스 차단 회로는 상기 디바이스에 공급되는 전압을 감지하며, 감지된 전압이 미리 결정된 전압 임계값을 초과하면 상기 디바이스로의 전력을 턴오프시키는 것을 특징으로 하는 집적회로들 테스트 장치.
  151. 다수의 디바이스들의 집적회로들을 테스트하는 방법으로서,
    각각의 집적회로에 전압을 제공하는 단계;
    각각의 집적회로에 신호들을 제공하는 단계;
    각각의 집적회로에 제공되는 전류를 감지하는 단계; 및
    전류가 미리 결정된 최대 전류를 초과하면, 상기 집적회로들 중 하나로의 전압을 개별적으로 턴오프시키는 단계
    를 포함하는 집적회로들 테스트 방법.
  152. 제 151 항에 있어서,
    상기 전류가 미리 결정된 최대 전류를 초과할 때 상기 집적회로로의 전압을 턴오프하는 것을 지연시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
  153. 제 151 항에 있어서,
    상기 집적회로들 중 하나로의 전압을 턴오프시키는 단계는 차단 전압을 턴온시키는 단계를 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
  154. 제 151 항에 있어서,
    상기 디바이스의 전력 단자에 제공되는 전류를 감지하는 단계; 및
    상기 전류가 미리 결정된 최대 전류를 초과하는 경우 상기 디바이스로의 전력을 턴오프시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
  155. 제 151 항에 있어서,
    상기 디바이스의 전력 단자에 제공되는 전압을 감지하는 단계; 및
    상기 전압이 미리 결정된 최대 전압을 초과하는 경우 상기 디바이스로의 전력을 턴오프시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
  156. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    전원;
    테스트 신호 라인; 및
    상기 전원과 상기 디바이스의 접촉부에 접촉되기 위한 단자 사이의 스위칭 회로 - 상기 스위칭 회로는 테스트 신호가 상기 스위칭 회로에 제공될 때 상기 단자로부터 전류를 드로우(draw)함 -
    를 포함하는 집적회로 테스트 장치.
  157. 제 156 항에 있어서,
    상기 스위칭 회로는 저항기 및 MOSFET를 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  158. 제 157 항에 있어서,
    상기 저항기는 상기 전원에 접속되고, 상기 MOSFET는 상기 저항기 다음에 직렬로 접속되는 것을 특징으로 하는 집적회로 테스트 장치.
  159. 제 157 항에 있어서,
    상기 테스트 신호는 상기 MOSFET에 제공되는 것을 특징으로 하는 집적회로 테스트 장치.
  160. 제 157 항에 있어서,
    상기 MOSFET는 상기 테스트 신호가 상기 스위칭 회로에 제공될 때 상기 전원으로부터 전력을 드로우하는 것을 특징으로 하는 집적회로 테스트 장치.
  161. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    테스트 신호를 스위칭 회로에 제공하는 단계; 및
    스위칭 전류가 상기 테스트 신호를 수용할 때 상기 디바이스로부터 상기 스위칭 회로로 전류를 드로우하는 단계
    를 포함하는 집적회로 테스트 장치.
  162. 제 161 항에 있어서,
    상기 스위칭 회로는 MOSFET를 포함하고, 상기 테스트 신호는 상기 MOSFET에 제공되는 것을 특징으로 하는 집적회로 테스트 장치.
  163. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    테스트 신호를 스위칭 회로에 제공하는 단계;
    상기 디바이스로의 전류를 디스에이블시키는 단계; 및
    상기 전류를 상기 스위칭 회로에 제공하는 단계
    를 포함하는 집적회로 테스트 방법.
  164. 제 163 항에 있어서,
    상기 스위칭 회로는 MOSFET를 포함하고, 상기 테스트 신호는 상기 MOSFET에 제공되는 것을 특징으로 하는 집적회로 테스트 방법.
  165. 테스터 장치로서,
    집적회로를 갖는 디바이스의 전력 접촉부와 접촉되기 위한 적어도 하나의 전력 단자;
    전원; 및
    상기 전원을 상기 전력 단자에 접속시키는 전기 경로 - 전기 경로는 서로 전 기적으로 병렬인 적어도 제 1 세트의 전력 전도체들을 포함하고, 서로 접속된 각각의 제 1 단부들 및 서로 접속된 각각의 제 2 단부들을 가짐 -
    를 포함하는 테스터 장치.
  166. 제 165 항에 있어서,
    전력 보드 기판을 더 포함하고, 상기 제 1 세트의 전력 전도체들은 상기 전력 보드 기판에 의해 동반되는 것을 특징으로 하는 테스터 장치.
  167. 제 166 항에 있어서,
    상기 제 1 세트의 전력 전도체들은 상기 전력 보드 기판상의 트레이스들(traces)인 것을 특징으로 하는 테스터 장치.
  168. 제 165 항에 있어서,
    상기 전기 경로는 상기 제 1 세트의 전력 전도체들과 전기적으로 직렬 접속된 제 2 세트의 전력 전도체들을 포함하고, 상기 제 2 세트의 전력 전도체들은 서로 전기적으로 병렬이며, 서로 접속된 각각의 제 1 단부들 및 서로 접속된 각각의 제 2 단부들을 갖는 것을 특징으로 하는 테스터 장치.
  169. 제 168 항에 있어서,
    상기 제 2 세트의 전력 전도체들은 비전도성 층을 추가로 포함하는 연성 부 속품(flexible attachment)의 부분을 형성하고, 상기 전력 전도체들은 상기 비전도성 층내에 홀딩되는 것을 특징으로 하는 테스터 장치.
  170. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    전원을 상기 디바이스의 전력 단자에 접속시키는 단계;
    서로 접속된 각각의 제 1 단부들과 서로 접속된 각각의 제 2 단부들을 갖는 전력 단자 전도체들 및 상기 전원 사이에 다수의 전력 전도체들을 제공하는 단계; 및
    상기 전원으로부터의 전류를 상기 다수의 전력 전도체들을 통해 병렬로 전도시키는 단계
    를 포함하는 집적회로 테스트 방법.
  171. 제 170 항에 있어서,
    상기 전류를 병렬로 전도시키는 단계는 고주파수 응답을 획득하는 단계를 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  172. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    패턴 생성기 보드;
    상기 패턴 생성기 보드에 접속된 드라이버 보드;
    전력 보드;
    상기 드라이버 보드와 상기 전력 보드를 상기 디바이스에 접속시키는 상호접속 수단
    을 포함하는 집적회로 테스트 장치.
  173. 제 172 항에 있어서,
    각각의 상기 패턴 생성기 보드, 드라이버 보드, 전력 보드 및 상호접속 수단은 컨피규어러블(configurable)한 것을 특징으로 하는 집적회로 테스트 장치.
  174. 제 172 항에 있어서,
    각각의 상기 패턴 생성기 보드, 드라이버 보드 및 전력 보드의 넘버는 컨피규어러블한 것을 특징으로 하는 집적회로 테스트 장치.
  175. 제 172 항에 있어서,
    상기 상호접속 수단은 서로 전기적으로 병렬인 적어도 제 1 세트의 전력 전도체들을 포함하고, 서로 접속된 각각의 제 1 단부들 및 서로 접속된 각각의 제 2 단부들을 갖는 것을 특징으로 하는 집적회로 테스트 장치.
  176. 제 175 항에 있어서,
    상기 상호접속 수단은 상기 제 1 세트의 전력 전도체들과 전기적으로 직렬 접속된 제 2 세트의 전력 전도체들을 더 포함하고, 상기 제 2 세트의 전력 전도체 들은 서로 전기적으로 병렬이며, 서로 접속된 각각의 제 1 단부들 및 서로 접속된 각각의 제 2 단부들을 갖는 것을 특징으로 하는 집적회로 테스트 장치.
  177. 집적회로를 갖는 디바이스를 테스트하기 위한 장치로서,
    상기 디바이스의 전력 접촉부와 접촉되기 위한 전력 단자;
    전원;
    상기 전원을 상기 전력 단자에 접속시키는 전기력 경로(electrical power force path);
    상기 디바이스의 접지 접촉부와 접촉되기 위한 접지 단자; 및
    상기 접지 단자와 상기 전기력 경로 사이에 접속된 접지 감지 피드백(feedback) 회로 - 상기 접지 감지 피드백 회로는 상기 전기력 경로를 통해 상기 전력 접촉부에 제공되는 전압을 변경하기 위해, 상기 접지 단자에 의해 감지되는 전압을 이용함 -
    를 포함하는 디바이스 테스트 장치.
  178. 제 177 항에 있어서,
    다수의 접지 단자들을 더 포함하고, 상기 접지 감지 피드백 회로는 상기 다수의 접지 단자들에 접속되는 것을 특징으로 하는 디바이스 테스트 장치.
  179. 제 177 항에 있어서,
    각각의 디바이스의 각 전력 접촉부에 각각 접촉되기 위한 다수의 전력 단자들, 및 각각의 전력 단자를 상기 전원에 각각 접속시키는 다수의 전기력 경로들을 더 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  180. 제 179 항에 있어서,
    상기 접지 감지 피드백 회로는 각각의 전기력 경로의 전압을 변경시키기 위해 상기 다수의 전기력 경로들에 접속되는 것을 특징으로 하는 디바이스 테스트 장치.
  181. 제 177 항에 있어서,
    상기 전력 단자와 상기 전기 경로 사이에 접속된 전력 감지 피드백 회로를 더 포함하고, 상기 전력 감지 피드백 회로는 상기 전기력 경로를 통해 상기 전력 접촉부에 제공되는 전압을 변경하기 위해 상기 전력 단자에 의해 감지되는 전압을 이용하는 것을 특징으로 하는 디바이스 테스트 장치.
  182. 제 181 항에 있어서,
    상기 전력 감지 피드백 회로는 기준 전압 라인을 갖고, 상기 기준 전압 라인으로부터의 입력들과 상기 전력 단자들은 상기 전기력 경로를 통해 제공되는 전압의 변경을 결정하기 위해 비교되는 것을 특징으로 하는 디바이스 테스트 장치.
  183. 제 181 항에 있어서,
    상기 접지 감지 피드백 회로에 의해 감지되는 전압은 상기 기준 전압 라인의 전압을 변경하는데 사용되는 것을 특징으로 하는 디바이스 테스트 장치.
  184. 제 177 항에 있어서,
    상기 접지 감지 피드백 회로는 증폭기 및 회로를 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  185. 제 184 항에 있어서,
    상기 접지 감지 피드백 회로는 상기 증폭기의 제 1 단자에 접속된 제 1 저항기, 상기 증폭기의 제 2 단자에 접속된 제 2 저항기, 및 상기 제 1 및 제 2 저항기 상에 접속된 전압 소스를 포함하는 것을 특징으로 하는 디바이스 테스트 장치.
  186. 집적회로를 갖는 디바이스를 테스트하는 방법으로서,
    상기 디바이스의 전력 접촉부에 전력 전압을 제공하는 단계;
    상기 디바이스의 접지 접촉부상의 접지 전압을 감지하는 단계; 및
    감지되는 상기 접지 전압을 기초로 상기 전력 전압을 변경하는 단계
    를 포함하는 디바이스 테스트 방법.
  187. 제 186 항에 있어서,
    상기 전력 접촉부에 제공되는 전력 전압을 감지하는 단계; 및
    감지되는 상기 전력 전압을 기초로 상기 전력 전압을 변경하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  188. 제 186 항에 있어서,
    상기 접지 전압을 감지하는 단계는 상기 접지 전압을 가변 입력 전압에 부가하는 단계를 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  189. 제 187 항에 있어서,
    상기 접지 전압과 상기 전력 전압의 합을 기초로 상기 전력 전압을 변경하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  190. 제 188 항에 있어서,
    상기 감지되는 접지 전압을 기초로 상기 전력 전압을 변경하는 단계는, 상기 감지되는 접지 전압이 제로가 아닌 경우, 상기 접지 전압과 상기 가변 입력 전압의 합으로 가변 출력 전압을 구동(driving)하는 단계를 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  191. 제 190 항에 있어서,
    상기 감지되는 접지 전압을 기초로 상기 전력 전압을 변경하는 단계는 상기 가변 출력 전압을 상기 디바이스의 전력 접촉부에 제공하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 테스트 방법.
  192. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    전압 소스;
    상기 전압 소스에 접속된 전압 스위치;
    상기 전압 스위치에 접속된 신호 소스 - 신호 소스에 의해 제공되는 신호는 일련의 전압 스텝들을 생성하기 위해, 각각의 로우(low)-전압 상태와 하이(high)-전압 상태 사이에서 상기 신호의 출력이 스위칭되도록 상기 전압 스위치를 스위칭함 -;
    상기 신호 스위치의 출력에 접속된 입력을 갖는 댐핑(damping) 회로 - 상기 댐핑 회로는 각각의 전압 스텝의 슬루 레이트(slew rate)를 감소시키고, 일련의 댐핑된 전압 스텝들을 제공하는 출력을 가짐 -; 및
    상기 디바이스의 접촉부에 접촉되기 위해 상기 댐핑 회로의 출력에 접속된 신호 단자
    를 포함하는 집적회로 테스트 장치.
  193. 제 192 항에 있어서,
    다수의 신호 단자들을 더 포함하고, 각각의 신호 단자는 상기 댐핑 회로에 접속되지만, 상기 댐핑 회로로부터 전류가 흐르는 경로를 따라 측정되는 바와 같은 상기 댐핑 회로로부터의 상이한 거리들에 위치되는 것을 특징으로 하는 집적회로 테스트 장치.
  194. 제 192 항에 있어서,
    상기 댐핑 회로는 상기 전압 스위치와 상기 단자 사이에 직렬로 접속된 저항기, 및 상기 저항기의 단자와 접지 사이에 접속된 커패시터를 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  195. 제 192 항에 있어서,
    디지털-대-아날로그 컨버터(DAC), 및 DAC로의 하이 및 로우 전압을 나타내는 데이터를 위해 상기 DAC에 접속된 마이크로프로세서 버스 라인을 더 포함하고, 상기 하이 및 로우 전압은 상기 DAC의 2개의 출력 단자들에 의해 제공되는 것을 특징으로 하는 집적회로 테스트 장치.
  196. 제 195 항에 있어서,
    상기 전압 소스는 상기 DAC의 2개의 입력 단자들 사이에 접속되는 것을 특징으로 하는 집적회로 테스트 장치.
  197. 제 196 항에 있어서,
    상기 DAC의 2개의 입력 단자들은 (+) 및 (-) 전압에서 각각 유지되는 것을 특징으로 하는 집적회로 테스트 장치.
  198. 제 197 항에 있어서,
    상기 디바이스의 접지 접촉부에 접속된 접지 감지 라인을 더 포함하고, 상기 DAC의 입력 전압들은 상기 접지 감지 라인상의 전압에 의해 부분적으로 유도되는 것을 특징으로 하는 집적회로 테스트 장치.
  199. 제 192 항에 있어서,
    상기 댐핑 회로와 상기 신호 단자 사이에 스위치 및 증폭기를 더 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  200. 제 192 항에 있어서,
    상기 전압 소스의 출력은 사각파이고, 상기 댐핑 회로의 출력은 비-사각파인 것을 특징으로 하는 집적회로 테스트 장치.
  201. 제 200 항에 있어서,
    상기 댐핑 회로의 출력은 상기 전압 소스의 출력보다 더 느리게 증가하는 것을 특징으로 하는 집적회로 테스트 장치.
  202. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    신호를 전압 스위치에 제공하는 단계 - 전압 스위치는 일련의 전압 스텝들을 생성하기 위해 각각의 로우-전압 상태와 하이-전압 상태 사이에서 스위칭됨 -;
    일련의 댐핑된 전압 스텝들을 제공하기 위해 각각의 전압 스텝의 슬루 레이트를 감소시키는 단계; 및
    상기 일련의 댐핑된 전압 스텝들을 상기 디바이스의 접촉부에 제공하는 단계
    를 포함하는 집적회로 테스트 방법.
  203. 제 202 항에 있어서,
    상기 일련의 댐핑된 전압 스텝들은 상기 디바이스의 다수의 접촉부들에 제공되고, 각각의 접촉부들은 전류가 흐르는 경로로부터 상이한 거리들에 있는 것을 특징으로 하는 집적회로 테스트 방법.
  204. 집적회로 디바이스의 테스트 장치를 위한 댐핑 회로로서,
    전압 스위치;
    상기 디바이스의 접촉부에 접촉되기 위한 신호 단자;
    상기 전압 스위치와 상기 신호 단자 사이에 직렬 접속된 저항기; 및
    상기 저항기의 단자와 상기 신호 단자 사이에 접속된 커패시터
    를 포함하는 댐핑 회로.
  205. 제 204 항에 있어서,
    다수의 신호 단자들을 더 포함하고, 상기 커패시터는 상기 저항기의 단자와 상기 다수의 신호 단자들 사이에 접속되며, 상기 신호 단자들은 상기 커패시터로부터 전류가 흐르는 경로를 따라 측정되는 바와 같은 상기 커패시터로부터 상이한 거리들에 있는 것을 특징으로 하는 댐핑 회로.
  206. 디바이스의 집적회로를 테스트하기 위한 장치로서,
    적어도 하나의 프레임;
    상기 프레임에 고정된 상기 디바이스를 위한 홀더;
    상기 프레임에 의해 홀딩되는 지지 구조물;
    상기 지지 구조물에 의해 홀딩되는 다수의 단자들 - 상기 홀더와 상기 지지 구조물은 상기 단자들의 각 단자가 상기 디바이스의 각 접촉부에 해제가능하게 접촉되도록 서로에 대해 이동가능함 -;
    AC 및 DC 전력을 공급하기 위한 전원;
    상기 지지 구조물에 의해 홀딩되는 상기 단자들의 전력 단자에 상기 전원을 접속시키는 전력 전기 경로;
    신호 소스;
    다수의 신호 전기 경로들 - 각각의 신호 전기 경로는 상기 지지 구조물에 의해 홀딩되는 상기 단자들의 각각의 신호 단자에 상기 신호 소스를 접속시킴 -;
    상기 적어도 하나의 프레임에 접속된 접지판;
    상기 단자들과 상기 접지판을 상호접속시키는 AC 접지 경로; 및
    상기 단자들과 상기 접지판을 상호접속시키는 DC 접지 경로
    를 포함하는 집적회로 테스트 장치.
  207. 제 206 항에 있어서,
    상기 AC 접지 경로와 상기 DC 접지 경로는 전기적으로 분리된 것을 특징으로 하는 집적회로 테스트 장치.
  208. 제 207 항에 있어서,
    상기 AC 접지 경로는 0.5Ω 내지 1.5Ω의 저항을 갖고, 상기 DC 접지 경로는 0.003Ω 내지 0.015Ω의 저항을 갖는 것을 특징으로 하는 집적회로 테스트 장치.
  209. 제 206 항에 있어서,
    상기 전원에 접속되는 접지 핀을 더 포함하는 것을 특징으로 하는 집적회로 테스트 장치.
  210. 제 206 항에 있어서,
    상기 AC 전력 공급, 신호 라인 및 AC 전력 접지 사이의 물리적 공간은 작은 것을 특징으로 하는 집적회로 테스트 장치.
  211. 제 206 항에 있어서,
    상기 DC 접지 경로는 상기 지지 구조물에 접속되는 것을 특징으로 하는 집적회로 테스트 장치.
  212. 디바이스의 집적회로를 테스트하기 위한 방법으로서,
    테스터의 표면에 대하여 상기 디바이스를 홀딩하는 단계;
    상기 테스터상의 단자들을 상기 디바이스상의 접촉부들에 접촉하는 단계;
    상기 단자들과 접촉부들을 통해 신호들을 상기 집적회로에 제공하는 단계; 및
    상기 단자들에 AC 및 DC 전력을 제공하는 단계
    를 포함하는 집적회로 테스트 방법.
  213. 제 212 항에 있어서,
    상기 AC 및 DC 전력을 상기 단자들에 제공하는 단계는 상기 AC 및 DC 전력을 전기적으로 분리시키는 단계를 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  214. 제 212 항에 있어서,
    AC 접지 및 DC 접지 경로들을 분리시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로 테스트 방법.
  215. 디바이스의 집적회로 테스트 장치에 전력을 제공하기 위한 보드로서,
    AC 및 DC 전력을 공급하기 위한 전원;
    상기 전원을 상기 디바이스의 전력 단자에 접속시키기 위한 전력 전기 경로;
    접지 핀;
    상기 디바이스의 단자들과 상기 접지 핀을 상호접속시키는 AC 접지 경로; 및
    상기 디바이스의 단자들과 상기 접지 핀을 상호접속시키는 DC 접지 경로
    를 포함하는 보드.
  216. 제 215 항에 있어서,
    상기 AC 접지 경로와 상기 DC 접지 경로는 전기적으로 분리되는 것을 특징으로 하는 보드.
  217. 제 216 항에 있어서,
    상기 AC 접지 경로는 0.5Ω 내지 1.5Ω의 저항을 갖고, 상기 DC 접지 경로는 0.003Ω 내지 0.015Ω의 저항을 갖는 것을 특징으로 하는 보드.
  218. 제 215 항에 있어서,
    상기 AC 전력 공급, 신호 라인 및 AC 전력 접지 사이의 물리적 공간은 작은 것을 특징으로 하는 보드.
  219. 제 215 항에 있어서,
    전력 보드 기판, 상기 전원, 전력 전기 경로, 접지 핀, 및 상기 전력 보드 기판상에 제공되는 AC 및 DC 접지 경로를 더 포함하는 것을 특징으로 하는 보드.
  220. 디바이스들의 집적회로들을 테스트하기 위한 장치로서,
    적어도 하나의 프레임;
    상기 프레임에 고정된 상기 디바이스를 위한 홀더;
    상기 프레임에 의해 홀딩되는 지지 구조물;
    상기 지지 구조물에 의해 홀딩되는 다수의 단자들 - 상기 단자들의 각각의 단자가 상기 디바이스의 각각의 접촉부에 해제가능하게 접촉되도록, 상기 홀더와 지지 구조물은 서로에 대해 이동가능함 -;
    전원;
    상기 지지 구조물에 의해 홀딩되는 상기 단자들의 전력 단자에 상기 전원을 접속시키는 전력 전기 경로;
    신호 소스; 및
    다수의 신호 전기 경로들 - 각각의 신호 전기 경로는 상기 지지 구조물에 의해 홀딩되는 상기 단자들의 각각의 신호 단자에 상기 신호 소스를 접속시킴 -
    을 포함하는 집적회로들 테스트 장치.
  221. 디바이스들상의 집적회로들을 테스트하기 위한 장치로서,
    하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 및 서로 접속된 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역을 갖는 물리적 구역들로 분할되는 전력 보드들, 다수의 패턴 생성기 및 드라이버를 포함하는 다수의 전기 서브어셈블리들; 및
    상호접속 수단에서 서로 접속된 상기 전기 서브어셈블리들을 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일 - 상기 전기 서브어셈블리들은 적어도 하나의 논리 구역으로 구성되고, 논리 구역은 다수의 패턴 생성기들을 포함함 -
    을 포함하는 집적회로들 테스트 장치.
  222. 제 221 항에 있어서,
    상기 전기 서브어셈블리들은 다수의 논리 구역들로 구성되고, 하나 이상의 상기 논리 구역들은 다수의 패턴 생성기들을 포함하는 것을 특징으로 하는 집적회로들 테스트 장치.
  223. 제 221 항에 있어서,
    상기 적어도 하나의 논리 구역은 다수의 물리적 구역들로 분할되는 것을 특징으로 하는 집적회로들 테스트 장치.
  224. 제 223 항에 있어서,
    상기 컨피규레이션 파일은 상기 물리적 구역들의 다수의 개별 물리적 구역들 을 나타내는 구역 네임 필드를 갖는 것을 특징으로 하는 집적회로들 테스트 장치.
  225. 제 224 항에 있어서,
    동일한 구역 네임 필드를 갖는 물리적 구역들이 논리 구역으로 그룹화되는 것을 특징으로 하는 집적회로들 테스트 장치.
  226. 제 221 항에 있어서,
    상기 논리 구역의 상기 전기 서브어셈블리들은 동일한 타입이고, 동시에 동일한 테스트 프로그램을 실행하는 것을 특징으로 하는 집적회로들 테스트 장치.
  227. 제 222 항에 있어서,
    각각의 상기 다수의 논리 구역들의 전기 서브어셈블리들은 동일한 타입이고, 동시에 동일한 테스트 프로그램을 실행하며,
    각각의 상기 다수의 논리 구역들은 동시에 상이한 테스트 프로그램을 실행하는 것을 특징으로 하는 집적회로들 테스트 장치.
  228. 디바이스들상의 집적회로들을 테스트하기 위한 방법으로서,
    하나 보다 많은 테스트 프로그램을 디바이스에서 동시에 실행하는 단계
    를 포함하는 집적회로들 테스트 방법.
  229. 제 228 항에 있어서,
    상기 하나 보다 많은 테스트 프로그램을 디바이스에서 동시에 실행하는 단계는,
    하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 및 서로 접속된 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역을 갖는 물리적 구역들로 분할된 전력 보드들, 다수의 패턴 생성기 및 드라이버를 포함하는 다수의 전기 서브어셈블리들을 제공하는 단계 - 상기 전기 서브어셈블리들은 적어도 하나의 논리 구역으로 구성되고, 상기 논리 구역은 다수의 패턴 생성기들을 포함함 -;
    상호접속 수단에서 서로 접속된 상기 전기 서브어셈블리들을 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 제공하는 단계; 및
    상기 적어도 하나의 논리 구역을 통해 테스트 프로그램을 실행하는 단계를 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
  230. 제 228 항에 있어서,
    상기 하나 보다 많은 테스트 프로그램을 디바이스에서 동시에 실행하는 단계는,
    하나의 패턴 생성기 보드, 적어도 하나의 드라이버 보드, 및 서로 접속된 적어도 하나의 전력 보드를 포함하는 각각의 물리적 구역을 갖는 물리적 구역들로 분할된 전력 보드들, 다수의 패턴 생성기 및 드라이버를 포함하는 다수의 전기 서브어셈블리들을 제공하는 단계 - 상기 전기 서브어셈블리들은 다수의 논리 구역들로 구성되고, 각각의 논리 구역들은 다수의 패턴 생성기들을 포함함 -;
    상호접속 수단에서 서로 접속된 상기 전기 서브어셈블리들을 통한 전류의 흐름을 나타내는 정보를 갖는 컨피규레이션 파일을 제공하는 단계; 및
    상기 각각의 논리 구역들을 통해 테스트 프로그램을 동시에 실행하는 단계를 포함하는 것을 특징으로 하는 집적회로들 테스트 방법.
KR1020077027319A 2005-04-27 2006-04-27 전자 장치들을 테스트하기 위한 장치 KR100956472B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US67554605P 2005-04-27 2005-04-27
US60/675,546 2005-04-27
US68298905P 2005-05-19 2005-05-19
US60/682,989 2005-05-19
US68750205P 2005-06-03 2005-06-03
US60/687,502 2005-06-03

Publications (2)

Publication Number Publication Date
KR20080011213A KR20080011213A (ko) 2008-01-31
KR100956472B1 true KR100956472B1 (ko) 2010-05-07

Family

ID=36941967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027319A KR100956472B1 (ko) 2005-04-27 2006-04-27 전자 장치들을 테스트하기 위한 장치

Country Status (6)

Country Link
US (13) US7762822B2 (ko)
EP (2) EP2273279A1 (ko)
JP (1) JP5085534B2 (ko)
KR (1) KR100956472B1 (ko)
TW (1) TWI339737B (ko)
WO (1) WO2006116767A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711111B1 (ko) 2015-08-21 2017-02-28 주식회사 쎄믹스 웨이퍼 프로버용 카트리지 조립 및 분해 장치 및 그 제어 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2273279A1 (en) 2005-04-27 2011-01-12 Aehr Test Systems, Inc. Apparatus for testing electronic devices
WO2008124068A1 (en) * 2007-04-05 2008-10-16 Aehr Test Systems Electronics tester with a signal distribution board and a wafer chuck having different coefficients of thermal expansion
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) * 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
FR2956525B1 (fr) * 2010-02-16 2016-01-08 Airbus Operations Sas Systeme de connexion et simulateur utilisant un tel systeme de connexion
CN101858956B (zh) * 2010-05-27 2012-10-03 北京新润泰思特测控技术有限公司 老化测试系统
CN102193007A (zh) * 2010-11-25 2011-09-21 台龙电子（昆山）有限公司 柔性线路板检测治具
US8464219B1 (en) * 2011-04-27 2013-06-11 Spirent Communications, Inc. Scalable control system for test execution and monitoring utilizing multiple processors
JP2013057581A (ja) * 2011-09-08 2013-03-28 Mitsubishi Electric Corp 評価基板
US20130200915A1 (en) 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
CN103365752A (zh) * 2012-04-11 2013-10-23 鸿富锦精密工业(武汉)有限公司 测试装置
EP2677326A1 (de) * 2012-06-18 2013-12-25 Multitest elektronische Systeme GmbH Vorrichtung zum Prüfen von elektronischen Bauteilelementen
KR101974579B1 (ko) 2012-09-05 2019-08-26 삼성전자주식회사 압력 센서 및 압력 센싱 방법
TWI572873B (zh) * 2012-12-07 2017-03-01 鴻海精密工業股份有限公司 測試用連接器
JP6043246B2 (ja) * 2013-07-11 2016-12-14 株式会社アドバンテスト デバイスインターフェイス装置、試験装置、および試験方法
US10281487B2 (en) 2013-09-17 2019-05-07 The Micromanipulator Company, Llc Probe system designed for probing of electronic parts mounted into application or test boards
KR101523495B1 (ko) * 2015-02-17 2015-05-28 김용규 온도 제어 장치, 그를 포함하는 테스터, 및 그의 온도 제어 방법
KR101695906B1 (ko) * 2015-03-18 2017-01-12 티오에스주식회사 온도 제어 장치, 그를 구비하는 테스터
SG10201505439TA (en) * 2015-07-10 2017-02-27 Aem Singapore Pte Ltd A configurable electronic device tester system
JP6512052B2 (ja) * 2015-09-29 2019-05-15 新東工業株式会社 テストシステム
TWI836645B (zh) 2016-01-08 2024-03-21 美商艾爾測試系統 測試器設備及測試微電子裝置的方法
CN105737880A (zh) * 2016-03-14 2016-07-06 宁波市计量测试研究院（宁波市衡器管理所） 核查比对器及其使用方法
DE102016114145A1 (de) * 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Überprüfung von elektrischen Verbindungen von elektronischen Bauteilen mit einer Leiterplatte
EP4290243A3 (en) * 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
US10267845B2 (en) * 2017-05-12 2019-04-23 Delta V Instruments, Inc. Wafer level burn-in system
US11221379B2 (en) 2017-12-21 2022-01-11 Mediatek Singapore Pte. Ltd. Systems and methods for on-chip time-domain reflectometry
US10983159B2 (en) * 2018-12-20 2021-04-20 International Business Machines Corporation Method and apparatus for wiring multiple technology evaluation circuits
TWI682182B (zh) * 2019-03-07 2020-01-11 緯創資通股份有限公司 檢測設備及其檢測方法
TWI767320B (zh) * 2019-09-19 2022-06-11 新加坡商 聯發科技（新加坡）私人有限公司 確定電子系統的電線中的缺陷的特徵的方法和裝置
CN113049940B (zh) * 2019-12-27 2023-06-30 致茂电子(苏州)有限公司 下压头锁定机构及具备该机构的电子元件检测设备
JP2023545764A (ja) 2020-10-07 2023-10-31 エイアー テスト システムズ 電子試験器
CN116930644B (zh) * 2023-07-03 2024-03-19 广州市森正电子科技有限公司 一种高集成度电气参数综合测量装置及其方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509751B1 (en) 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor

Family Cites Families (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3149897A (en) 1961-08-29 1964-09-22 Hans G Martineck Printed cable connector
US3413613A (en) * 1966-06-17 1968-11-26 Gen Electric Reconfigurable data processing system
US3482201A (en) 1967-08-29 1969-12-02 Thomas & Betts Corp Controlled impedance connector
US3536997A (en) * 1968-10-11 1970-10-27 Hickok Electrical Instr Co The Digital ohmmeter with modified wheatstone bridge
US4240021A (en) 1977-05-20 1980-12-16 Citizen Watch Co., Ltd. Solar cell battery charging control system
US4105965A (en) * 1977-07-14 1978-08-08 General Electric Company Static trip circuit breaker test set
US4298237A (en) 1979-12-20 1981-11-03 Bell Telephone Laboratories, Incorporated Printed wiring board interconnection apparatus
US4400049A (en) 1981-08-12 1983-08-23 Ncr Corporation Connector for interconnecting circuit boards
JPS5863927A (ja) * 1981-10-13 1983-04-16 Canon Inc 閃光撮影装置
US4517512A (en) 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4591217A (en) 1983-08-29 1986-05-27 Gte Communication Systems Corporation Low insertion force connection arrangement
US4608679A (en) 1984-07-11 1986-08-26 Filenet Corporation Optical storage and retrieval device
JPH06105417B2 (ja) 1984-09-06 1994-12-21 日本電気株式会社 多重化電源装置における障害検出方式
US4582386A (en) 1984-11-01 1986-04-15 Elfab Corp. Connector with enlarged power contact
SU1247600A1 (ru) 1985-01-14 1986-07-30 Всесоюзный научно-исследовательский и конструкторско-технологический институт компрессорного машиностроения Установка дл испытани уплотнений
US4719411A (en) * 1985-05-13 1988-01-12 California Institute Of Technology Addressable test matrix for measuring analog transfer characteristics of test elements used for integrated process control and device evaluation
US4814573A (en) * 1986-04-07 1989-03-21 Ex-Cell-O Corporation Electrical discharge machining apparatus with exchangeable electrode refeed cartridge
US5247521A (en) * 1986-04-23 1993-09-21 Hitachi, Ltd. Data processor
US4816754A (en) * 1986-04-29 1989-03-28 International Business Machines Corporation Contactor and probe assembly for electrical test apparatus
US4899208A (en) 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
FR2631165B1 (fr) 1988-05-05 1992-02-21 Moulene Daniel Support conditionneur de temperature pour petits objets tels que des composants semi-conducteurs et procede de regulation thermique utilisant ce support
JPH0238808A (ja) 1988-07-27 1990-02-08 Tokyo Seimitsu Co Ltd 光センサ
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
DE3914669C2 (de) 1989-05-03 1999-07-15 Max Liebich Vorrichtung und Verfahren zur Selbstverfertigung von Zigaretten durch den Verbraucher
US4995814A (en) 1989-12-15 1991-02-26 Amp Incorporated Connector for mating blade-shaped members
US4981449A (en) 1990-04-27 1991-01-01 Amp Incorporated Connector for mating multi-layer blade-shaped members
US5108302A (en) 1991-06-17 1992-04-28 Pfaff Wayne Test socket
JPH06186283A (ja) * 1992-11-30 1994-07-08 Ando Electric Co Ltd テストヘッドの冷却制御装置
US5461326A (en) 1993-02-25 1995-10-24 Hughes Aircraft Company Self leveling and self tensioning membrane test probe
JPH0792479B2 (ja) 1993-03-18 1995-10-09 東京エレクトロン株式会社 プローブ装置の平行度調整方法
JP3308346B2 (ja) 1993-06-08 2002-07-29 日置電機株式会社 基板検査装置用のエアプローブピンボード
JPH0763788A (ja) 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US5467024A (en) 1993-11-01 1995-11-14 Motorola, Inc. Integrated circuit test with programmable source for both AC and DC modes of operation
JP3395304B2 (ja) 1993-12-16 2003-04-14 松下電器産業株式会社 半導体集積回路の検査方法
KR0140034B1 (ko) 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2544084B2 (ja) 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
JP2925964B2 (ja) * 1994-04-21 1999-07-28 松下電器産業株式会社 半導体ウェハ収納器及び半導体集積回路の検査方法
US5515126A (en) 1994-09-28 1996-05-07 Eastman Kodak Company Convertible flash camera and method
US5550466A (en) * 1994-09-30 1996-08-27 Hewlett-Packard Company Hinged conduit for routing cables in an electronic circuit tester
US6421754B1 (en) * 1994-12-22 2002-07-16 Texas Instruments Incorporated System management mode circuits, systems and methods
US5773986A (en) 1995-04-03 1998-06-30 Motorola, Inc Semiconductor wafer contact system and method for contacting a semiconductor wafer
JPH08340030A (ja) 1995-04-13 1996-12-24 Tokyo Electron Ltd バーンイン装置およびバーンイン用ウエハトレイ
US5666288A (en) * 1995-04-21 1997-09-09 Motorola, Inc. Method and apparatus for designing an integrated circuit
JP3106102B2 (ja) 1995-05-19 2000-11-06 松下電器産業株式会社 半導体装置の検査方法
US5600257A (en) 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
DE19581894C2 (de) 1995-11-06 1999-12-23 Advantest Corp Vorrichtung zum Ändern der Ausrichtung von ICs
US5851143A (en) 1996-05-10 1998-12-22 Thermal Industries Disk drive test chamber
US5808896A (en) * 1996-06-10 1998-09-15 Micron Technology, Inc. Method and system for creating a netlist allowing current measurement through a sub-circuit
JPH10116867A (ja) 1996-10-11 1998-05-06 Orion Mach Co Ltd 半導体ウェーハの試験方法及び試験装置用温度調節器
US5894225A (en) 1996-10-31 1999-04-13 Coffin; Harry S. Test fixture
US5886535A (en) 1996-11-08 1999-03-23 W. L. Gore & Associates, Inc. Wafer level burn-in base unit substrate and assembly
US5949246A (en) 1997-01-28 1999-09-07 International Business Machines Test head for applying signals in a burn-in test of an integrated circuit
TW480645B (en) 1997-02-24 2002-03-21 Tokyo Electron Ltd Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus
JPH10256325A (ja) 1997-03-07 1998-09-25 Orion Mach Co Ltd 半導体ウェーハの試験装置用温度調節プレート
US6023173A (en) * 1997-04-30 2000-02-08 Credence Systems Corporation Manipulator with expanded range of motion
US5821440A (en) * 1997-04-30 1998-10-13 Credence Systems Corporation Cable tray assembly for testing device
US6040700A (en) * 1997-09-15 2000-03-21 Credence Systems Corporation Semiconductor tester system including test head supported by wafer prober frame
MY128129A (en) 1997-09-16 2007-01-31 Tan Yin Leong Electrical contactor for testing integrated circuit devices
IL135484A0 (en) 1997-10-07 2001-05-20 Reliability Inc Burn-in board with adaptable heat sink device
JP3364134B2 (ja) * 1997-10-20 2003-01-08 松下電器産業株式会社 ウェハカセット
JPH11121569A (ja) 1997-10-21 1999-04-30 Matsushita Electric Ind Co Ltd バーンイン装置
US5928036A (en) 1997-10-30 1999-07-27 The Whitaker Corporation Dual row memory card connector
JP3294175B2 (ja) * 1997-11-05 2002-06-24 東京エレクトロン株式会社 信頼性試験用ウエハ収納室
JPH11145216A (ja) 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd ウェハバーンイン装置、検査用基板及びポゴピン
US5973285A (en) 1997-11-26 1999-10-26 Computer Service Technology, Inc. Connector alignment assembly for an electronic memory module tester
JPH11163066A (ja) 1997-11-29 1999-06-18 Tokyo Electron Ltd ウエハ試験装置
US6091060A (en) 1997-12-31 2000-07-18 Temptronic Corporation Power and control system for a workpiece chuck
US6057696A (en) * 1998-03-24 2000-05-02 Cypress Semiconductor Corp. Apparatus, method and kit for aligning an integrated circuit to a test socket
JP3611174B2 (ja) 1998-03-30 2005-01-19 オリオン機械株式会社 半導体ウェーハの温度試験装置
JP3430015B2 (ja) 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
TW432221B (en) 1998-05-29 2001-05-01 Advantest Corp Tray for electronic device, the transporting apparatus of tray for electronic device and testing apparatus for electronic device
US6625557B1 (en) * 1998-07-10 2003-09-23 Ltx Corporation Mixed signal device under test board interface
US6429671B1 (en) * 1998-11-25 2002-08-06 Advanced Micro Devices, Inc. Electrical test probe card having a removable probe head assembly with alignment features and a method for aligning the probe head assembly to the probe card
AU3691700A (en) * 1998-12-11 2000-07-03 Symyx Technologies, Inc. Sensor array-based system and method for rapid materials characterization
US6137303A (en) 1998-12-14 2000-10-24 Sony Corporation Integrated testing method and apparatus for semiconductor test operations processing
US6888343B1 (en) * 1999-01-13 2005-05-03 Intest Ip Corporation Test head manipulator
US6329603B1 (en) 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6340895B1 (en) 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
KR100751068B1 (ko) 1999-07-14 2007-08-22 에어 테스트 시스템즈 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법
US6318243B1 (en) 1999-08-31 2001-11-20 D. Kent Jones Two-piece piston assembly
US20010012726A1 (en) 1999-10-14 2001-08-09 O'neal Sean P. Stacked module connector
US6255834B1 (en) * 1999-10-21 2001-07-03 Dell Usa, L.P. Test fixture having a floating self-centering connector
US6358061B1 (en) 1999-11-09 2002-03-19 Molex Incorporated High-speed connector with shorting capability
JP2001203244A (ja) 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
US7185115B2 (en) * 2000-04-14 2007-02-27 Adtran, Inc. Modular system for connecting multiple customer premises voice and data communications devices to a T1 data line
EP1356499A2 (en) 2000-07-10 2003-10-29 Temptronic Corporation Wafer chuck with interleaved heating and cooling elements
US6358376B1 (en) * 2000-07-10 2002-03-19 Applied Materials, Inc. Biased shield in a magnetron sputter reactor
JP2002043381A (ja) 2000-07-19 2002-02-08 Tokyo Electron Ltd ウエハ温度制御装置
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
JP4743944B2 (ja) * 2000-08-25 2011-08-10 鎮男 角田 シミュレーションモデル作成方法及びそのシステムと記憶媒体
DE10042224C2 (de) 2000-08-28 2003-09-25 Infineon Technologies Ag Modultestsockel für Prüfadapter
JP2002151558A (ja) 2000-08-31 2002-05-24 Seiko Epson Corp 半導体検査装置の製造方法および半導体検査装置、ならびに半導体装置の検査方法
US20090143923A1 (en) * 2000-09-08 2009-06-04 Breed David S Arrangement and Method for Monitoring Shipping Containers
JP3998169B2 (ja) * 2000-09-14 2007-10-24 株式会社ルネサステクノロジ 回路の設計方法および回路の設計支援プログラム並びに回路設計装置
JP2002090426A (ja) 2000-09-14 2002-03-27 Advantest Corp 半導体試験装置
JP2002111267A (ja) * 2000-09-26 2002-04-12 Ando Electric Co Ltd 基板冷却装置
US6828810B2 (en) 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
US6472895B2 (en) 2000-12-06 2002-10-29 Advanced Micro Devices, Inc. Method and system for adapting burn-in boards to multiple burn-in systems
US6553542B2 (en) * 2000-12-29 2003-04-22 Texas Instruments Incorporated Semiconductor device extractor for electrostatic discharge and latch-up applications
DE10107839A1 (de) * 2001-02-16 2002-09-05 Philips Corp Intellectual Pty Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung
US6640610B2 (en) * 2001-03-30 2003-11-04 Analog Devices, Inc. Automatic integrated mechanical and electrical angular motion detector test system
DE10126591B4 (de) * 2001-05-31 2016-01-14 Polaris Innovations Ltd. Testvorrichtung für dynamische Speichermodule
US6597165B2 (en) * 2001-06-01 2003-07-22 Texas Instruments Incorporated Compare path bandwidth control for high performance automatic test systems
US6817823B2 (en) 2001-09-11 2004-11-16 Marian Corporation Method, device and system for semiconductor wafer transfer
US20030077932A1 (en) * 2001-10-22 2003-04-24 Lewinnek David W. Floating blind mate interface for automatic test system
US6861859B1 (en) 2001-10-22 2005-03-01 Electroglas, Inc. Testing circuits on substrates
JP3543089B2 (ja) 2001-10-31 2004-07-14 株式会社コガネイ コンタクトユニット
KR100448913B1 (ko) * 2002-01-07 2004-09-16 삼성전자주식회사 반도체 디바이스 테스트 시스템
US6628520B2 (en) 2002-02-06 2003-09-30 Hewlett-Packard Development Company, L.P. Method, apparatus, and system for cooling electronic components
US7694246B2 (en) 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
KR20050024395A (ko) 2002-06-27 2005-03-10 에어 테스트 시스템즈 전자 장치의 번인 검사를 위한 시스템
US6815966B1 (en) 2002-06-27 2004-11-09 Aehr Test Systems System for burn-in testing of electronic devices
US6867608B2 (en) 2002-07-16 2005-03-15 Aehr Test Systems Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component
EP1523685A2 (en) 2002-07-16 2005-04-20 AEHR Test Systems Assembly for connecting a test device to an object to be tested
US6853209B1 (en) 2002-07-16 2005-02-08 Aehr Test Systems Contactor assembly for testing electrical circuits
JP3657250B2 (ja) 2002-09-03 2005-06-08 ホシデン株式会社 コネクタ
JP4659328B2 (ja) 2002-10-21 2011-03-30 東京エレクトロン株式会社 被検査体を温度制御するプローブ装置
US7084650B2 (en) * 2002-12-16 2006-08-01 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
US6897666B2 (en) 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method
JP3820226B2 (ja) 2003-01-22 2006-09-13 オリオン機械株式会社 半導体ウェーハ用検査装置
DE602004030768D1 (de) * 2003-01-28 2011-02-10 Intest Corp Handgelenk zum anbringen eines testkopfes
US7235964B2 (en) * 2003-03-31 2007-06-26 Intest Corporation Test head positioning system and method
US6998862B2 (en) 2003-04-28 2006-02-14 Micron Technology, Inc. Test socket for semiconductor components having serviceable nest
US7131040B2 (en) 2003-05-12 2006-10-31 Kingston Technology Corp. Manifold-Distributed Air Flow Over Removable Test Boards in a Memory-Module Burn-In System With Heat Chamber Isolated by Backplane
US6891132B2 (en) 2003-10-09 2005-05-10 Micro Control Company Shutters for burn-in-board connector openings
US7317324B2 (en) 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
US7296430B2 (en) 2003-11-14 2007-11-20 Micro Control Company Cooling air flow control valve for burn-in system
US20050111944A1 (en) 2003-11-25 2005-05-26 Marc Aho Compact wafer handling system with single axis robotic arm and prealigner-cassette elevator
US6994563B2 (en) 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
US7260303B2 (en) * 2004-01-02 2007-08-21 Finisar Corporation Systems, devices and methods for thermal testing of an optoelectronic module
EP1553422B1 (de) * 2004-01-09 2010-03-10 Stribel Production GmbH Elektrisches Versorgungsnetzwerk mit Kurzschluss- und Unterbrechungsdetektion für Bordnetze von Kraftfahrzeugen
US6876321B1 (en) * 2004-02-06 2005-04-05 The United States Of America As Represented By The Secretary Of The Navy Pulse descriptor word collector
JP2005265786A (ja) 2004-03-22 2005-09-29 Seiko Epson Corp 押圧方法、押圧装置、ｉｃハンドラ及びｉｃ検査装置
US7697260B2 (en) 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP2006032593A (ja) 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
US7108517B2 (en) 2004-09-27 2006-09-19 Wells-Cti, Llc Multi-site chip carrier and method
JP2006098064A (ja) 2004-09-28 2006-04-13 Elpida Memory Inc プローブカード
WO2006038257A1 (ja) 2004-09-30 2006-04-13 Renesas Technology Corp. 半導体装置の製造方法
US20060091212A1 (en) 2004-10-28 2006-05-04 International Currency Technologies Corporation Chip card acceptor
JP3945527B2 (ja) 2004-11-30 2007-07-18 住友電気工業株式会社 ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
US7053644B1 (en) 2004-12-15 2006-05-30 Aehr Test Systems System for testing and burning in of integrated circuits
JP4719460B2 (ja) 2004-12-27 2011-07-06 株式会社シキノハイテック バーンイン装置
JP4145293B2 (ja) 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法
US7245134B2 (en) 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
DE102005005101A1 (de) 2005-02-04 2006-08-17 Infineon Technologies Ag Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems
CN101137947A (zh) 2005-03-04 2008-03-05 天普桑尼克公司 卡盘系统中用于控制温度的装置和方法
US20060196653A1 (en) 2005-03-04 2006-09-07 Elsdoerfer Norbert W Apparatus and method for controlling temperature in a chuck system
US7285968B2 (en) 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
EP2273279A1 (en) 2005-04-27 2011-01-12 Aehr Test Systems, Inc. Apparatus for testing electronic devices
US20060263925A1 (en) * 2005-05-10 2006-11-23 Chandler David L Ethernet-powered particle counting system
US7323898B2 (en) 2005-07-18 2008-01-29 Teradyne, Inc. Pin electronics driver
JP2007042911A (ja) 2005-08-04 2007-02-15 Sumitomo Electric Ind Ltd ウェハ保持体およびそれを搭載したウェハプローバ
US7851945B2 (en) 2005-08-08 2010-12-14 Hewlett-Packard Development Company, L.P. System and method of providing power
US20070273216A1 (en) 2006-05-24 2007-11-29 Farbarik John M Systems and Methods for Reducing Power Losses in a Medical Device
US7557592B2 (en) 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US20080022695A1 (en) * 2006-07-26 2008-01-31 Welle Richard P Input Power Control for Thermoelectric-Based Refrigerator Apparatuses
US7611358B2 (en) 2006-09-08 2009-11-03 Siemens Energy & Automation, Inc. Method of coupling circuit board connectors
US7826995B2 (en) * 2006-09-14 2010-11-02 Aehr Test Systems Apparatus for testing electronic devices
US7646093B2 (en) 2006-12-20 2010-01-12 Intel Corporation Thermal management of dies on a secondary side of a package
JP2008166306A (ja) 2006-12-26 2008-07-17 Stk Technology Co Ltd 半導体デバイスの検査装置
TWI490513B (zh) * 2006-12-29 2015-07-01 Intest Corp 用於使負載沿平移軸線平移之負載定位系統以及使負載達到平衡之方法
JP2008185403A (ja) 2007-01-29 2008-08-14 Advantest Corp 試験装置
KR100843273B1 (ko) 2007-02-05 2008-07-03 삼성전자주식회사 반도체 패키지를 테스트하기 위한 테스트 소켓 및 이를구비하는 테스트 장치, 반도체 패키지를 테스트하는 방법
MY152599A (en) 2007-02-14 2014-10-31 Eles Semiconductor Equipment S P A Test of electronic devices at package level using test boards without sockets
JP2008232667A (ja) 2007-03-16 2008-10-02 Nec Electronics Corp 半導体試験装置および試験方法
WO2008124068A1 (en) 2007-04-05 2008-10-16 Aehr Test Systems Electronics tester with a signal distribution board and a wafer chuck having different coefficients of thermal expansion
US8462471B2 (en) 2007-09-30 2013-06-11 Huadao Huang Circuit interrupting device with high voltage surge protection
WO2009048618A1 (en) 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
US7995314B2 (en) * 2007-12-03 2011-08-09 Siemens Industry, Inc. Devices, systems, and methods for managing a circuit breaker
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
JP5088167B2 (ja) 2008-02-22 2012-12-05 東京エレクトロン株式会社 プローブ装置、プロービング方法及び記憶媒体
AU2009231676B2 (en) 2008-04-02 2013-10-03 Twilio Inc. System and method for processing telephony sessions
DE112008003714T5 (de) 2008-10-29 2010-11-25 Advantest Corp. Temperatursteuerung für elektronische Bauelemente
JP2010151794A (ja) 2008-11-27 2010-07-08 Panasonic Corp 電子部品試験装置
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
JP5391776B2 (ja) 2009-03-27 2014-01-15 富士通株式会社 ヒートシンク
US7969175B2 (en) 2009-05-07 2011-06-28 Aehr Test Systems Separate test electronics and blower modules in an apparatus for testing an integrated circuit
WO2011016096A1 (ja) 2009-08-07 2011-02-10 株式会社アドバンテスト 試験装置および試験方法
US8465327B2 (en) 2009-11-02 2013-06-18 Apple Inc. High-speed memory connector
KR101641108B1 (ko) 2010-04-30 2016-07-20 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
US8279606B2 (en) 2010-05-07 2012-10-02 Dell Products L.P. Processor loading system including a heat dissipater
US8057263B1 (en) 2010-07-12 2011-11-15 Tyco Electronics Corporation Edge connectors having stamped signal contacts
US8456185B2 (en) 2010-08-17 2013-06-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Test adapter and method for achieving optical alignment and thermal coupling thereof with a device under test
US8472190B2 (en) 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
TWI440114B (zh) 2010-11-30 2014-06-01 King Yuan Electronics Co Ltd 晶圓檢測系統
US8465312B2 (en) 2010-12-07 2013-06-18 Centipede Systems, Inc. Socket cartridge and socket cartridge assembly
KR20120102451A (ko) 2011-03-08 2012-09-18 삼성전자주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
US8713498B2 (en) * 2011-08-24 2014-04-29 Freescale Semiconductor, Inc. Method and system for physical verification using network segment current
JP5851878B2 (ja) 2012-02-21 2016-02-03 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法
KR20140000855A (ko) 2012-06-26 2014-01-06 삼성전자주식회사 테스트 인터페이스 보드 및 테스트 시스템
US9766285B2 (en) 2012-06-29 2017-09-19 Eles Semiconductor Equipment S.P.A. Test board with local thermal conditioning elements
US20140125371A1 (en) 2012-11-05 2014-05-08 Hermes Testing Solutions Inc. Stand alone multi-cell probe card for at-speed functional testing
JP5737536B2 (ja) 2013-11-21 2015-06-17 株式会社東京精密 プローバ
US10297339B2 (en) * 2014-02-19 2019-05-21 Advantest Corporation Integrated cooling system for electronics testing apparatus
US9594113B2 (en) 2014-02-21 2017-03-14 Sensata Technologies, Inc. Package on package thermal forcing device
JP6447553B2 (ja) 2016-03-18 2019-01-09 株式会社東京精密 プローバ
US9911678B2 (en) 2016-06-13 2018-03-06 Qorvo Us, Inc. Substrate with integrated heat spreader
EP4290243A3 (en) 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509751B1 (en) 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711111B1 (ko) 2015-08-21 2017-02-28 주식회사 쎄믹스 웨이퍼 프로버용 카트리지 조립 및 분해 장치 및 그 제어 방법

Also Published As

Publication number Publication date
US20100213957A1 (en) 2010-08-26
US11860221B2 (en) 2024-01-02
US20070001790A1 (en) 2007-01-04
US9316683B2 (en) 2016-04-19
US20120113556A1 (en) 2012-05-10
US8506335B2 (en) 2013-08-13
US9151797B2 (en) 2015-10-06
US20140091810A1 (en) 2014-04-03
US20140232424A1 (en) 2014-08-21
US20160187416A1 (en) 2016-06-30
US8628336B2 (en) 2014-01-14
US20130304412A1 (en) 2013-11-14
KR20080011213A (ko) 2008-01-31
US11255903B2 (en) 2022-02-22
US20180372792A1 (en) 2018-12-27
JP2008541415A (ja) 2008-11-20
US8118618B2 (en) 2012-02-21
US10852347B2 (en) 2020-12-01
US20220137121A1 (en) 2022-05-05
JP5085534B2 (ja) 2012-11-28
TW200710412A (en) 2007-03-16
US20130141135A1 (en) 2013-06-06
US7762822B2 (en) 2010-07-27
US8747123B2 (en) 2014-06-10
US20210025935A1 (en) 2021-01-28
EP1894027A1 (en) 2008-03-05
US10094872B2 (en) 2018-10-09
US20150369858A1 (en) 2015-12-24
EP2273279A1 (en) 2011-01-12
WO2006116767A1 (en) 2006-11-02
TWI339737B (en) 2011-04-01
US8388357B2 (en) 2013-03-05
US20240103068A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
KR100956472B1 (ko) 전자 장치들을 테스트하기 위한 장치
US11448695B2 (en) System for testing an integrated circuit of a device and its method of use
US20190339303A1 (en) Pressure relief valve
US7826995B2 (en) Apparatus for testing electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130415

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170426

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 10