KR100606228B1 - 에스오아이 웨이퍼의 제조방법 및 에스오아이 웨이퍼 - Google Patents

에스오아이 웨이퍼의 제조방법 및 에스오아이 웨이퍼 Download PDF

Info

Publication number
KR100606228B1
KR100606228B1 KR1019990020363A KR19990020363A KR100606228B1 KR 100606228 B1 KR100606228 B1 KR 100606228B1 KR 1019990020363 A KR1019990020363 A KR 1019990020363A KR 19990020363 A KR19990020363 A KR 19990020363A KR 100606228 B1 KR100606228 B1 KR 100606228B1
Authority
KR
South Korea
Prior art keywords
wafer
soi
soi layer
oxide film
room temperature
Prior art date
Application number
KR1019990020363A
Other languages
English (en)
Other versions
KR20000005859A (ko
Inventor
나카노마사타케
요시자와카츠오
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20000005859A publication Critical patent/KR20000005859A/ko
Application granted granted Critical
Publication of KR100606228B1 publication Critical patent/KR100606228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 건 발명의 과제는, 접합SOI웨이퍼의 제작에 있어서, SOI웨이퍼의 외주제거폭을 작게 하고, 또한 에피텍셜 성장시의 SOI층 외주부로의 폴리실리콘퇴적을 방지하는 것이다. 또한, 본 건 발명의 해결수단은, 2매의 실리콘웨이퍼의 적어도 한 쪽의 실리콘웨이퍼의 외주면에 산화막을 형성하고, 그 산화막을 통하여 다른 쪽의 실리콘웨이퍼를 실온에서 적층접합시키고, 이것에 산화성분위기 하에서, 열처리를 가한 후, 본드웨이퍼의 외주단에서 실온접합에 의한 결합단과 열처리결합단 사이의 영역까지 본드웨이퍼의 외주부를 제거하고, 더욱이 본드웨이퍼를 소망하는 두께까지 박막화하여 SOI층을 형성하는 것이다.
SOI웨이퍼, 실리콘웨이퍼.

Description

에스오아이 웨이퍼의 제조방법 및 에스오아이 웨이퍼 {METHOD FOR MANUFACTUTING SOI WAFER AND SOI WAFER}
도 1은, 본 발명에 의한 SOI웨이퍼의 제조공정의 일 예를 나타내는 플로차트이다.
도 2는, 도 1의 (f)에서 (j)까지의 공정에 있어서의 SOI웨이퍼의 주요부를 나타내는 부분단면도이다.
도 3은, PACE법에 사용하는 SOI웨이퍼의 외주부를 나타내는 단면도이다.
도 4는, 접합웨이퍼의 외주부 근방의 단면모식도이다.
(부호의 설명)
1 …본드웨이퍼,
2 …베이스웨이퍼,
3 …산화막,
4 …산화막,
5 …매립산화막,
6 …마스킹테이프,
1" …SOI층,
B …실온결합단,
C …열처리 결합단.
본 발명은, 2매의 실리콘웨이퍼를 실리콘산화막을 개재하여 접합시켜 제작하는 접합SOI(silicon on insulator)웨이퍼의 제조방법 및 그것에 의해 제조되는 접합SOI웨이퍼에 관한 것으로, 특히 SOI웨이퍼의 외주부의 제거방법에 관한 것이다.
접합SOI웨이퍼의 제조방법으로서, 2매의 실리콘웨이퍼를 실리콘산화막을 개재하여 접합시키는 기술, 예컨대, 특공평5-46086호 공보에 나타내고 있듯이, 적어도 한쪽의 웨이퍼에 산화막을 형성하고, 결합면에 이물질을 포함하는 일 없이 상호 밀착시킨 후, 200~1200℃의 온도로 열처리하여 결합강도를 높이는 방법이, 종래부터 알려져 있다.
열처리를 행함으로써 결합강도가 높아진 접합웨이퍼는, 그 후의 연삭연마공정이 가능하게 되므로, 소자제작측 웨이퍼를 연삭 및 연마에 의해 소망의 두께로 감압가공함으로써, 소자형성을 실시하는 SOI층을 형성할 수 있다.
그러나, 접합 전의 양웨이퍼표면은, 소위 메카노케미컬연마에 의해 경면다듬질되어 있으므로, 그 외주부에는 연마코너슬로프라 불리우는 영역이 존재한다. 따라서, 양자가 접합되어 제작된 접합웨이퍼의 외주부에는, 예컨대, 1~3mm정도의 미결합부분이 발생하게 된다.
이 미결합부분이 있는 채로, 한쪽의 웨이퍼를 연삭·연마하면, 그 공정 중에 미결합부분에 박리가 발생하고, 소자형성영역에 상처나 파티클부착 등의 악영향을 미치므로, 이 미결합부분은 미리 제거하여 둘 필요가 있다.
그래서, 예컨대 특개평6-176993호 공보에는, 2매의 실리콘웨이퍼를 산화막을 개재하여 밀착시킨 후, 산화성 분위기에서 열처리를 실시하는 것에 의해 결합강도가 높여진 접합웨이퍼의 외주의 미결합부분을 포함하는 영역을, 본드웨이퍼(소자영역으로 되는 제1의 실리콘웨이퍼)의 두께방향에서 베이스웨이퍼(지지체로 되는 제2의 실리콘웨이퍼)와의 결합 경계면의 직전까지 연삭하고, 그 후, 결합경계면까지 에칭하여 미결합부분을 완전히 제거하고, 그런 후에 그 본드웨이퍼를 연삭·연마하여, 소망의 두께까지 두께조절가공하는 것에 의해 접합웨이퍼를 제작하는 방법이 제안되어 있다.
이 방법에 의하면, 베이스웨이퍼의 형상을 변경하는 일없이, 미결합부분의 제거가 가능하게 되지만, 미결합부분을 완전히 제거하기 위한 외주제거폭으로서는, 안전을 위해 본드웨이퍼의 외주단에서 적어도 3mm를 제거하는 것이 일반적이다.
한 편, 근래의 반도체디바이스의 고집적화, 고속도화에 따르고, SOI층의 두께는 더욱 박막화와 막두께의 균일성향상이 요구되고 있고, 구체적으로는 0.1 ±0.01㎛정도의 막두께 및 막두께의 균일성이 요구되고 있다.
이와 같은 막두께 및 막두께의 균일성을 가진 SOI웨이퍼를 접합기판으로 실현하기 위해서는, 종래의 연삭·연마에 의한 두께조절가공으로는 불가능하므로, 새로운 박막화 기술로서, 특개평5-160074호 공보에 개시되어 있는 소위 PACE (plasma assisted chemical etching)법으로 불리는 방법이 개발되었다.
이 PACE법은, 기상에칭에 의해 박막의 두께를 균일화하는 방법이고, 미리 균일화하고자 하는 SOI층의 두께분포를 측정하여, 두께분포의 맵을 작성하고, 그 맵에 따라서 수치제어에 의해 두꺼운 부분을 국부적으로 기체상 에칭으로 제거하는 것에 의해, 박막으로 또한 막두께가 매우 균일한 박막SOI층을 제작할 수 있다.
또한, 이 PACE법에 의해 박막SOI웨이퍼를 제작하기 위한 원료웨이퍼로서는, 예컨대, 상기한 특개평6-176993호의 방법을 사용하여, 외주부의 미결합부분을 제거하고, 또한 SOI층을 수㎛정도까지 연삭·연마하여 두께를 조절한 SOI웨이퍼를 사용하는 것이 통상적이다.
그렇지만, 상기 PACE법용의 원료웨이퍼로서 SOI웨이퍼도, 두께조절가공의 최종단계에서 상기 메카노케미컬 연마공정이 실시되고 있으므로, 그 외주부에는 연마 코너슬로프가 발생하고, 도 3(a)에 나타내듯이 최외주에 접근할수록 SOI층이 얇아진다. 그리고, 특히 소망의 SOI층막두께를 1.5㎛이하로 제작한 경우, SOI층과 매립산화막으로 되는 각도( θ)는 1도 이하의 매우 완만한 형상으로 되어 버린다.
더욱이, 이 SOI웨이퍼에 PACE가공을 실시하면, PACE가공은 웨이퍼의 외주부의 쪽이 중심부에 비하여 에칭속도가 빠르게 되는 경향이 있으므로, 그러한 완만한 형상이 조장되고, PACE가공 후에 박막SOI층의 최외주부에는 하지(下地)의 매립산화막이 노출되어 버린다. 따라서, 원래 본드웨이퍼의 외주단에서 3mm정도를 제거한 후에 PACE가공을 실시하고 있으므로, PACE가공 후에는 SOI층이 없는 영역이 더욱 넓어져 버린다.
이와 같이, SOI층의 외주부에 SOI층이 제거되어 하지의 매립산화막이 노출된 영역이 있으면, 디바이스 제작공정에 있어서, SOI층에 에피텍셜층을 퇴적할 때에, 노출된 산화막 상에는 폴리실리콘이 퇴적하므로, 파티클 등의 오염원으로 되어버린다.
또, 에피텍셜층을 퇴적하기 직전에 산화막이 노출되어 있지 않은 경우에도, 에피텍셜층을 퇴적하기 위한 승온 시의 고온에서 수소 분위기 중에 노출되므로, 도 3(b)에 나타내는 것과 같이 SOI층과 산화막의 경계면에서의 반응이나, 수소에 의한 SOI층의 에칭이 발생하고, SOI층이 특히 얇은 외주부분에서 산화막이 노출되어 버려, 에피텍셜층의 퇴적 후에는 상기와 동일한 결과로 된다.
한 편, 종래로부터의 방법으로 제작된 SOI웨이퍼는, 상술한 것과 같이, 안전을 위해 외주의 미결합부를 3mm정도 제거하므로, SOI층의 구경은 베이스웨이퍼의 구경보다 6mm정도 작게 되어 있다. SOI웨이퍼 상에 디바이스를 제작하기 위해 그 유효면적이 클수록 좋은 것은 당연하지만, 원래 6mm정도 작은데다가, 상기와 같이 SOI층이 얇은 외주부가 더욱 얇게 되거나, 제거되거나 하면 점점 디바이스제작이 가능한 영역이 좁아지게 된다. 특히 최외주영역에서의 현상이므로, 예컨대 1mm정도 유효영역이 감소된 것만으로도 그 영향은 크다.
상기 과제에 감안하고, 본 발명자들은 접합웨이퍼의 열처리 전후의 결합외주단의 위치에 관하여 조사를 실시하고, 하기의 결과를 얻었다.
도 4는, 본드웨이퍼에 산화막을 형성하고, 산화막이 없는 베이스웨이퍼를 실 온에서 결합한 후, 산화성 분위기에서 열처리한 접합웨이퍼의 외주부부근의 단면모식도이다.
도 4(a)는 실온에서 결합한 직후의 단면도이고, 본드웨이퍼와 베이스웨이퍼의 결합부의 최외주부분을 실온결합단(B)으로서 나타내고 있다. 이 웨이퍼에 산화성 분위기에서 열처리를 가하면, 베이스웨이퍼에는 도 4(b)에 나타내는 영역에 산화막이 성장한다. 한 편, 본드웨이퍼의 산화막도 두껍게 되지만, 그 두께는 베이스웨이퍼에 비하여 작으므로 여기서의 기재는 생략한다.
베이스웨이퍼의 산화막이 성장하면, 도 4(b)와 같이 본드웨이퍼와 베이스웨이퍼의 틈이 산화막으로 메워지므로, 본드웨이퍼와 베이스웨이퍼의 결합부의 최외주부분은 열처리결합단(C)으로 이동한다.
종래는, 본드웨이퍼의 두께조절가공 공정 중에 있어서의 미결합부분의 박리를 피하기 위해, 실온결합단(B)보다 내측이고, 본드웨이퍼의 외주단에서 예컨대, 3mm정도의 위치인 도 4(b)의 SOI외주단(A)까지, 연삭 및 에칭을 사용하여 완전히 제거를 실시한 후, 본드웨이퍼의 두께조절가공을 실시하고 있었다.
그렇지만, 발명자들의 조사에 의하면, SOI외주단(A)의 위치를 열처리결합단(C)보다 내측으로 되도록 본드웨이퍼의 외주부를 제거하여 두면, 종래와 같이 실온결합단(B)보다 내측이 아니더라도, 본드웨이퍼의 두께조절가공 공정에서의 박리는 전혀 발생하지 않고, 디바이스제작에 견딜 수 있는 결합강도를 가지는 것을 알았다.
그렇지만, 실온결합단(B)과 열처리결합단(C)의 사이는, 산화막이 파묻힘으로써 결합된 영역이므로, 디바이스제작공정 중에서의 박리 등의 문제의 발생이 없는 것을 보다 확실히 보증하기 위해서는, SOI외주단(A)의 위치로서는, 최종적으로는 실온결합단(B)보다 내측으로 설정하는 편이 바람직하다.
본 발명은 상기 지견에 근거하여 이루어진 것이고, 청구항 1에 기재한 발명은, 2매의 실리콘웨이퍼의 적어도 한 쪽의 실리콘웨이퍼의 외주면에 산화막을 형성하고, 그 산화막을 통해 다른 쪽의 실리콘웨이퍼를 실온에서 접합시키고, 이것에 산화성 분위기에서 열처리를 가한 후, 본드웨이퍼의 외주단으로부터 실온접합에 의한 결합단과 열처리결합단 사이의 영역까지 본드웨이퍼의 외주부를 제거하고, 더욱이 본드웨이퍼를 소망 두께까지 두께조절하여 SOI층을 형성하는 것을 특징으로 하는 SOI웨이퍼의 제조방법이다.
이와 같이, 본드웨이퍼의 외주제거폭을 실온결합단과 열처리결합단의 사이의 영역에 설정하는 것으로, SOI층의 디바이스제작영역을 종래보다 넓게 하는 것이 가능하고, 청구항 9와 같이, 베이스웨이퍼의 외주단에서 SOI층의 외주단까지의 폭인 외주제거폭이 1mm이하인 SOI층을 가지는 SOI웨이퍼를 얻을 수 있다.
또한, 상기 SOI층을 형성한 후, 또한 기체상 에칭을 실시하고, 박막SOI층을 형성하는 것도 가능하다(청구항 2). 이 경우, 본드웨이퍼의 외주제거폭이 실온결합단과 열처리결합단 사이의 영역이므로, 외주제거에 의해 노출되어 있는 산화막두께는 매립산화막보다도 두꺼우므로, PACE법과 같이, 실리콘과 산화막의 에칭비율에 극단적인 차가 없도록 하는 기체상 에칭에 있어서도, 베이스웨이퍼표면까지 에칭이 이르는 것에 의한 불필요한 홈이나 단차의 발생을 방지할 수 있다. 또, 기체상 에칭 전의 외주제거폭을 실온결합단과 열처리결합단 사이까지 남겨두고 있으므로, 기체상 에칭을 실시한 후에 있어서도, SOI층의 박막이 1.5㎛이하이고, 또한 외주제거폭이 3mm이하인 박막SOI웨이퍼를 확실히 얻을 수 있다(청구항 11).
더욱이, 상기 SOI층 또는 상기 박막SOI층을 형성 후, 상기 실온결합단의 내측까지 상기 SOI층 또는 박막SOI층의 외주부를 제거하는 것에 의해(청구항 3,4) 디바이스 제작공정 중에서의 박리 등의 문제의 발생이 없는 것을 확실히 보증할 수 있고, 게다가 연마나 기체상 에칭으로 생성한 외주의 코너슬로프 부분을 제거할 수 있고, 에피텍셜 성장 중의 매립산화막의 노출을 확실히 방지할 수 있다. 이들의 외주 코너슬로프는 SOI층의 두께가 1.5㎛이하의 경우에 현저하므로, 청구항 5, 6과 같이 두께가 1.5㎛이하인 SOI웨이퍼에 적용하면 효과가 크다.
또한, 2매의 실리콘웨이퍼의 적어도 한 쪽의 실리콘웨이퍼의 표면에 산화막을 형성하고, 그 산화막을 통해 다른 쪽의 실리콘웨이퍼를 실온에서 접합시키고, 이것에 산화성 분위기 하에서 열처리를 가한 후, 본드웨이퍼의 외주단으로부터 실온 접합시키는 것에 의한 결합단보다 내측까지 본드웨이퍼의 외주부를 제거하고, 또한 그 본드웨이퍼를 소망 두께까지 두께조절하여 SOI층을 형성한 후, 그 SOI층의 외주부를 제거하는 것을 특징으로 한다(청구항 7).
이 방법에서도, 동일하게 에피텍셜 성장 중의 매립 산화막의 노출을 확실하게 방지할 수 있다. 그리고, 이 방법은, SOI층의 막두께가 1.5㎛이하인 SOI웨이퍼에 적용하면 효과가 크다(청구항 8).
더욱이, 청구항 10에 기재된 것과 같이, SOI층의 막두께가 1.5㎛이하이고, 또한, SOI외주단 근방의 표면과, 매립 산화막과 SOI층 경계면이 이루는 각도가 약 2도 이상인 것을 특징으로 하는 SOI웨이퍼라면, 에피텍셜 성장 중의 매립산화막의 노출을 확실하게 방지할 수 있다.
이하, 본 발명의 실시예를 도면을 참조하면서 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
여기서, 도 1은 본 발명에 의한 SOI웨이퍼의 제조공정의 일예를 나타내는 플로차트이고, 도 2는 도 1의 (f)에서 (j)까지의 공정에 있어서의 SOI웨이퍼의 주요부를 상세하게 나타내는 부분단면도이다.
이하, 본 발명을 2매의 실리콘웨이퍼로서 표면에 산화막을 형성한 본드웨이퍼와 산화막을 형성하지 않는 베이스웨이퍼를 사용한 경우를 중심으로 설명한다.
도 1(a)에 있어서, 쌍방의 웨이퍼는, 적어도 결합할 면이 경면연마되어 있고, 본드웨이퍼(1)에는 산화막(3)이 형성되어 있다. 이 산화막(3)은 SOI웨이퍼의 매립산화막(5)이 되므로, 그 두께는 용도에 따라서 설정되지만, 통상 0.1~2.0㎛ 정도가 사용된다. 이것을 도 1(b)와 같이 베이스웨이퍼(2)를 청정한 분위기 하의 실온에서 밀착시킨다. 이 때의 양웨이퍼의 결합위치의 외주단은 도 4의 실온결합단(B)의 위치이다.
다음에, 이 밀착시킨 웨이퍼를 산화성 분위기에서 열처리를 실시하여 결합강도를 높인다. 이것에 의해 베이스웨이퍼(2)표면에 산화막(4)이 형성되므로, 본드웨이퍼(1)의 틈의 일부가 메워지고, 양 웨이퍼(1,2)의 결합위치의 외주단은 도 4의 열처리결합단(C)의 위치로 되고, 실온부착시의 결합위치인 실온결합단(B)에서 웨이퍼 외주측으로 이동한다.
이 실온결합단(B)의 위치로부터 열처리결합단(C)의 위치로의 이동폭은, 양 웨이퍼(1,2)의 외주 코너슬로프의 정도나 산화막(3,4)의 두께에 따라 다르지만, 열처리시에 형성되는 산화막(4)을 두껍게 하는 것에 의해 이동폭을 크게 할 수 있다. 이 산화막(4)의 두께로는 적어도 1㎛, 바람직하게는 1.5㎛이상 형성하는 것이 좋다. 이것에 의해, 이동폭을 1mm이상으로 하는 것이 가능하다. 또, 열처리 시의 산화성분위기로는, 산화속도가 빠른 수증기를 포함하는 분위기가 적당하다.
또한, 본 실시예에 있어서는 본드웨이퍼(1)에 산화막을 형성하고 있지만, 베이스웨이퍼(2)에만 산화막을 형성한 경우의 이동폭도 본 실시예와 동일하다. 한 편, 양 웨이퍼에 미리 산화막을 형성한 경우는, 어느 정도의 이동폭은 얻어지지만, 그 이동폭은 전자에 비하여 작다. 이 경우, 할 수 있는 만큼 큰 이동폭을 얻기 위해서는, 미리 형성하여 둔 산화막 두께를 얇게하여 두는 편이 좋다.
다음에 도 1(d)와 같이, 본드웨이퍼(1)의 외주부를, 베이스웨이퍼(2) 상에 본드웨이퍼(1)의 일부가 남겨지는 상태로 연삭한다. 연삭하는 폭은, 본드웨이퍼(1)의 외주단에서 열처리결합단(C)과 실온결합단(B)의 사이의 영역으로 설정한다. 이 영역은 도 4(b)에 나타내듯이, 열처리에 의해 형성된 산화막(4)에 의해 양 웨이퍼(1,2)가 결합된 부분이고, 상기 외주부의 연삭이나, 그 후의 에칭공정에 충분히 견딜 수 있는 강도를 가지고 있다. 또한, 외주부의 연삭은, 본드웨이퍼(1)의 두께방향으로 실시하기 보다도 외주로부터 중심방향을 향하여 실시하는 편이, 결합면이나 베이스웨이퍼(2)가 손상되기 어려우므로 바람직하다.
다음에 도 1(e)는, 외주부에 남겨진 본드웨이퍼(1)의 나머지부를 에칭에 의해 완전히 제거한다. 이것에 의해, 외주부에는 하지의 산화막(4)이 노출된다. 이 에칭에는, 예컨대, KOH, NaOH수용액이나, 불소산과 질산의 혼합액 등의 산화막에 비하여 실리콘의 에칭속도가 현격하게 큰 선택성이 있는 에칭이 사용되지만, 보다 선택성이 큰 소위 알칼리에칭이 바람직하다.
도 1(f)는, 본드웨이퍼(1)의 두께조절가공공정이고, 종래와 동일하게 연삭 및 연마에 의해 소정의 SOI층(1')두께로 다듬질된다. 다듬질된 SOI층두께로는, 이후에 기체상 에칭(PACE법)에 의한 박막화공정을 따르는 경우는, 수 ㎛정도가 적당하지만 그 외의 경우는 특히 한정되지 않는다.
도 1(g)는 PACE법에 의한 박막화공정이다. PACE법은, 상기 알칼리에칭과 비교하면 선택성은 그다지 높지 않으므로, 외주부에 노출된 산화막(4)도 상당히 에칭되지만, 도 2(a)와 같이, 이 부분의 산화막두께는 매립산화막(5)보다도 상당히 두꺼우므로, PACE법에 의한 에칭이 베이스웨이퍼(2)까지 전달되는 것은 아니다. 또한, 이 PACE가공 직후에, 터치폴리싱이라고 불리는 연마대의 매우 작은 연마(연마대 5~15㎚정도)나, 열처리를 가하여 표면에 남는 결함을 제거하여도 좋다.
도 1(h)는, PACE가공 후의 SOI층(1")표면에 마스킹테이프(6)를 접착하는 공정이다. PACE가공 후의 SOI층 표면의 외주부는, 도 2(b)와 같이 코너슬로프한 형상을 나타내고 있고, SOI외주단 근방의 표면과, 매립산화막과 SOI층 경계면이 이루는 각도가 1도 이하로 되어 있다. 그리고, 이 외주의 코너슬로프한 부분을 제거하기 위해, 내에칭성의 마스킹테이프(6)를 점착한다. 마스킹테이프(6)의 외주단은, SOI웨이퍼의 실온결합단(B)보다도 내측에 설정된다. 이 상태에서 상기 공정(e)와 동일한 선택성의 에칭을 실시하면, 도 1(i)및 도 2(c)에 나타내듯이, SOI층의 외주단이 실온결합단(B)보다 내측에 있고, 또한 SOI외주단 근방의 표면과, 매립산화막(5)과 SOI층(1") 경계면이 이루는 각도를 확실하게 2도 이상으로 할 수 있다.
SOI층(1")의 외주단이 실온결합단(B)보다 내측에 있으면, 열처리에 의해 산화막이 매립되는 것에 의해 결합된 영역의 SOI층은 완전히 제거되고 있으므로, 디바이스제작공정 중의 SOI층(1")의 박리 등의 문제는 발생하지 않는다. 또한, 산화막과 SOI층 경계면이 이루는 각도가 약 2도 이상이면, 에피텍셜성장을 행할 때의 승온 중에 수소 분위기에 노출되는 것에 기인한, 매립산화막(5)의 노출을 확실하게 방지할 수 있다.
또한, 도 1(i)에서 제거된 외주의 SOI층 바로 아래의 산화막은, 실온결합단(B)보다도 외측의 부분을 포함하고 있으므로, 이 단계에서 제거하여 두는 것이 바람직하지만, 도 1(j) 및 도 2(d)와 같이, SOI웨이퍼의 용도에 따라, 베이스웨이퍼(2)의 이면의 산화막(4)을 제거할 필요가 있는 경우에는, 이 공정에서 동시에 제거되므로, 특별한 공정을 설치할 필요가 없다.
(실시예1)
먼저, 직경 150mm, 두께 625㎛, 도전형 p형, 저항율 10~20 Ω·㎝의 경면연마된 CZ웨이퍼 2매를 준비하고, 한쪽의 웨이퍼를 본드웨이퍼용으로 하고, 표면에 0.5㎛의 산화막을 열산화에 의해 형성하였다. 다음에, 본드웨이퍼와 베이스웨이퍼를 실온에서 밀착시킨 후, 수증기를 포함하는 분위기 중에서 1100℃, 2시간의 열처리를 실시하였다. 그 결과, 베이스웨이퍼에는 약1.5㎛의 산화막이 형성되었다.
다음에, 도 1(d)와 같이 본드웨이퍼의 외주단에서 0.8mm의 위치까지의 영역을, 웨이퍼 전체둘레에 걸쳐 연삭대 약 555㎛의 연삭을 실시하였다. 그리고, 외주부의 나머지 약70㎛는, 50%NaOH수용액에 의해 에칭제거하였다. 그 후, 본드웨이퍼에 통상 실시되어지고 있는 연삭·연마를 실시하고, 도 2(a)와 같은 두께 1.5 ±0.3㎛의 SOI층을 제작하였다. 즉, 이 단계에서, 외주제거폭이 0.8mm의 SOI층을 가지는 SOI웨이퍼를 완성하였다.
본 실시예는, 더욱이 이 웨이퍼에 PACE가공을 실시하고, 도 2(b)와 같은 0.3 ±0.01㎛이고, 또한 SOI층의 외주제거폭이 2.5mm인 박막SOI웨이퍼를 제작하였다.
다음에 도 2(c)와 같이 본드웨이퍼의 외주단으로부터 약 3.4mm까지의 영역을 제거한 박막SOI층 표면에 내산성의 마스킹테이프를 점착하고, 불소산과 질산의 혼합액으로 이루어진 에칭액에 침지하여, 노출되어 있는 박막SOI층 표면을 제거하였다.
이상에 의해 제작된 박막SOI층의 외주단 근방의 표면과 매립산화막과 SOI층 경계면이 이루는 각도는 대략 2.5도였다. 이 각도측정은, SOI웨이퍼의 단면을 SEM(주사형 전자현미경)으로 관찰하는 것에 의해 측정할 수 있지만, 본 실시예는, SOI층의 외주단을 표면상에서 광학현미경으로 관찰하고, SOI층의 막두께의 변화를 나타내는 간섭호(干涉縞)의 개수와 SOI층 외주단으로부터의 거리의 관계에 의해 산출하는 비파괴측정법을 사용하여 실시하였다.(간섭호 1개가 대략 0.06㎛의 두께차를 나타낸다.)
또한, 본 실시예에서 제작된 SOI웨이퍼의 실온결합단은 본드웨이퍼의 외주단으로부터 대략 1.5mm의 위치에 형성되어 있고, 열처리 후의 결합단(열처리결합단)은, 약0.4mm의 위치에 있었다. 이들은, 도 2(c)의 상태에서 매립산화막이 노출되고 있는 부분의 산화막두께의 변화가 간섭호로 되어 관찰할 수 있으므로 용이하게 측정할 수 있다.
(실시예2)
도 1(d)의 외주제거폭을 약 1.5mm로 한 이외에는, 실시예1과 동일하게 (a)에서 (f)까지의 공정을 실시하고, 두께1.5 ±0.3㎛의 SOI웨이퍼를 제작하였다. 그 후, (g)의 PACE가공을 실시하지 않고, (h) 및 (i)공정에서 외주단으로부터 약 3.0mm의 영역을 제거하였다. 그리고, 실시예 1과 동일한 측정법에 의해, 박막SOI층의 외주단 근방의 표면과, 매립산화막과 SOI층 경계면이 이루는 각도를 측정한 결과, 약 2.8도이었다.
(비교예)
도 1(d)의 외주제거폭을 약 3.4mm로 한 이외에는, 실시예 1과 동일하게 (a)로부터 (g)까지의 공정을 실시하고, 0.3 ±0.01㎛의 박막SOI웨이퍼를 제작하였다. 그리고, 실시예1과 동일한 측정법에 의해, 박막SOI층의 외주단 근방의 표면과, 매립산화막과 SOI층 경계면이 이루는 각도를 측정한 결과, 약 0.8도였다.
다음에, 실시예1, 2 및 비교예에서 제작한 SOI웨이퍼를 불소산수용액(농도5wt%) 중에 침지하고, 도 1(j)와 같이 매립산화막(5) 이외의 산화막을 제거하였다. 그리고, 이들의 SOI웨이퍼와 동일한 에피텍셜성장장치에 투입하고, 1150℃에서 두께 3㎛의 에피텍셜층을 형성하였다. 그 결과, 비교예의 SOI웨이퍼의 SOI층의 외주단 약1mm의 영역에는 폴리실리콘층이 성장하였지만, 실시예1, 2의 SOI웨이퍼에는 폴리실리콘층의 성장은 발생하고 있지 않았다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니다. 상기 실시예는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용효과를 갖는 것은 어느 것도 본 발명의 기술적 범위에 포함된다.
예컨대, 본 발명의 실시예로서, 도 1(h)의 외주제거 시에 마스킹테이프를 사용하여 웨트에칭하는 경우에 대하여 설명하였지만, 본 발명은 이것에 한정되지 않고, 포토레지스트나 산화막에 의해 마스킹하거나, 드라이에칭을 사용하도록 하여도 좋다.
이상 설명하듯이, 본 발명에 의하면, 종래의 SOI웨이퍼보다 디바이스 제작영역을 넓힐 수 있다. 또한, 연마나 기체상에칭에서 생성된 외주코너슬로프부분을 제거하는 것으로 에피텍셜성장 중의 매립산화막의 노출에 의한 폴리실리콘의 퇴적을 방지할 수 있음과 동시에, 디바이스제작공정 중에 박리 등의 문제가 발생하지 않는 것을 확실히 보증할 수 있다.
더욱이, PACE법과 같이 실리콘과 산화막의 에칭비율에 극단적인 차기 없는 기체상 에칭을 사용하여 박막SOI층을 형성하는 경우에, 외주가 제거된 부분에 있어서, 베이스웨이퍼표면까지 에칭이 되는 것에 의해 발생하는 불필요한 홈이나 단차의 발생을 방지할 수 있다.

Claims (9)

  1. 2매의 실리콘웨이퍼의 적어도 한쪽의 실리콘웨이퍼 표면에 산화막을 형성하고, 상기 산화막을 통해 다른 쪽의 실리콘웨이퍼를 실온에서 접합시키고, 상기 실온에서 접합시킨 상태의 접합웨이퍼에 산화성 분위기하에서 열처리를 가한 후, 본드웨이퍼의 외주단에서 실온접합에 의한 결합단과 열처리결합단 사이의 영역까지 본드웨이퍼의 외주부를 제거하고, 또한 본드웨이퍼를 소정 두께까지 박막화하여 SOI층을 형성하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  2. 제1항에 있어서, 상기 SOI층을 형성한 후, 기체상 에칭을 실시하여, 박막SOI층을 더 형성하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 SOI층 또는 박막SOI층을 형성한 후, 상기 실온접합에 의한 결합단의 내측까지 상기 SOI층 또는 박막SOI의 외주부를 제거하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  4. 제3항에 있어서, 상기 SOI층 또는 박막SOI층의 두께가, 1.5㎛이하인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  5. 2매의 실리콘웨이퍼의 적어도 한 쪽의 실리콘웨이퍼의 표면에 산화막을 형성하고, 상기 산화막을 통해 다른 쪽의 실리콘웨이퍼를 실온에서 적층접합시키고, 상기 실온에서 접합시킨 상태의 접합웨이퍼에 산화성 분위기하에서 열처리를 가한 후, 본드웨이퍼의 외주단에서 실온접합에 의한 결합단보다 내측까지 본드웨이퍼의 외주단을 제거하고, 그 본드웨이퍼를 소정 두께까지 두께조절하여 SOI층을 형성한 후, 그 SOI층의 외주부를 제거하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 제5항에 있어서, 상기 SOI층의 두께가, 1.5㎛이하인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. 청구항 1항의 SOI 웨이퍼의 제조방법에 의해 제조된 외주제거폭이 1mm이하인 SOI층을 가진 SOI웨이퍼.
  8. 삭제
  9. 삭제
KR1019990020363A 1998-06-04 1999-06-03 에스오아이 웨이퍼의 제조방법 및 에스오아이 웨이퍼 KR100606228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-156088 1998-06-04
JP15608898A JP3635200B2 (ja) 1998-06-04 1998-06-04 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20000005859A KR20000005859A (ko) 2000-01-25
KR100606228B1 true KR100606228B1 (ko) 2006-07-28

Family

ID=15620052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020363A KR100606228B1 (ko) 1998-06-04 1999-06-03 에스오아이 웨이퍼의 제조방법 및 에스오아이 웨이퍼

Country Status (5)

Country Link
US (1) US6534384B2 (ko)
EP (1) EP0964436A3 (ko)
JP (1) JP3635200B2 (ko)
KR (1) KR100606228B1 (ko)
TW (1) TW419725B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
JP2004235478A (ja) * 2003-01-30 2004-08-19 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
JP4066881B2 (ja) * 2003-05-21 2008-03-26 信越半導体株式会社 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4677707B2 (ja) * 2003-05-30 2011-04-27 セイコーエプソン株式会社 電気光学装置用薄膜トランジスタアレイ基板の製造方法
KR101008224B1 (ko) 2003-09-29 2011-01-17 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 웨이퍼를 이용한 고전압 씨모스소자 및 그 제조방법
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
EP1855309A4 (en) * 2005-02-28 2010-11-17 Shinetsu Handotai Kk METHOD FOR PRODUCING A BONDED WAFERS AND BONDED WAFER
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
CN101341577B (zh) * 2005-12-19 2011-08-03 信越半导体股份有限公司 Soi基板的制造方法及soi基板
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP4858692B2 (ja) * 2006-06-22 2012-01-18 日本電気株式会社 チップ積層型半導体装置
US8586512B2 (en) * 2007-05-10 2013-11-19 Halliburton Energy Services, Inc. Cement compositions and methods utilizing nano-clay
US20090004865A1 (en) * 2007-06-29 2009-01-01 Kastenmeier Bernd E E Method for treating a wafer edge
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2950734B1 (fr) 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
FR2962141A1 (fr) * 2010-06-30 2012-01-06 Soitec Silicon On Insulator Technologies Procédé de désoxydation d'une structure multicouche a l'acide fluorhydrique
US20120028439A1 (en) 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same
US20120028555A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Grinding Tool For Trapezoid Grinding Of A Wafer
US8310031B2 (en) 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US9393669B2 (en) * 2011-10-21 2016-07-19 Strasbaugh Systems and methods of processing substrates
US9610669B2 (en) 2012-10-01 2017-04-04 Strasbaugh Methods and systems for use in grind spindle alignment
US9457446B2 (en) 2012-10-01 2016-10-04 Strasbaugh Methods and systems for use in grind shape control adaptation
CN104733300B (zh) * 2013-12-23 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种键合晶片的减薄方法
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
CN114883186B (zh) * 2022-07-11 2022-10-18 成都功成半导体有限公司 基于临时键合的晶圆背面加工方法及晶圆
CN115799273B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302160A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置の製造方法
JPH06163341A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体基板の製造方法
JPH08330553A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
KR19980079501A (ko) * 1997-03-31 1998-11-25 기타오카 타카시 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2535957B2 (ja) * 1987-09-29 1996-09-18 ソニー株式会社 半導体基板
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5254830A (en) 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
JP3352129B2 (ja) 1992-12-04 2002-12-03 株式会社東芝 半導体基板の製造方法
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
JP3480480B2 (ja) * 1996-03-06 2003-12-22 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
JP3352896B2 (ja) 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302160A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置の製造方法
JPH06163341A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体基板の製造方法
JPH08330553A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
KR19980079501A (ko) * 1997-03-31 1998-11-25 기타오카 타카시 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법

Also Published As

Publication number Publication date
KR20000005859A (ko) 2000-01-25
EP0964436A2 (en) 1999-12-15
JP3635200B2 (ja) 2005-04-06
US6534384B2 (en) 2003-03-18
TW419725B (en) 2001-01-21
US20010055863A1 (en) 2001-12-27
JPH11354760A (ja) 1999-12-24
EP0964436A3 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
KR100606228B1 (ko) 에스오아이 웨이퍼의 제조방법 및 에스오아이 웨이퍼
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP0854500B1 (en) Method of manufacturing a bonded substrate
US5918139A (en) Method of manufacturing a bonding substrate
US8617962B2 (en) Method for finishing a substrate of the semiconductor-on-insulator type
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
US8357587B2 (en) Method for routing a chamfered substrate
KR101141159B1 (ko) 구조물을 어닐링하기 위한 어닐링 공정
JPH01312828A (ja) 半導体の製造方法
JP2002502119A (ja) 半導体オン絶縁体特にＳｉＣＯＩ構造を製造する方法
JP2000331899A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
JP2662495B2 (ja) 接着半導体基板の製造方法
US6387815B2 (en) Method of manufacturing semiconductor substrate
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
WO2020158210A1 (ja) エッチング方法
JPH01305534A (ja) 半導体基板の製造方法
JPH11345954A (ja) 半導体基板及びその製造方法
JP3524009B2 (ja) Ｓｏｉウェーハおよびその製造方法
KR0119275B1 (ko) 기판접합기술을 이용한 서로 다른 활성층 두께를 갖는 soi구조의 기판 제조방법
JPH11340443A (ja) Ｓｏｉウエーハの作製方法およびｓｏｉウエーハ
JP2022167477A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP3601764B2 (ja) 誘電体分離ウェーハの製造方法
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
JPH04196340A (ja) 誘電体分離基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 13

EXPY Expiration of term