KR100331294B1

KR100331294B1 - 내부전원회로

Info

Publication number: KR100331294B1
Application number: KR1019970018338A
Authority: KR
Inventors: 가쓰히꼬 사사하라; 유끼 하시모또
Original assignee: 사와무라 시코; 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 1996-08-02
Filing date: 1997-05-12
Publication date: 2002-06-20
Also published as: EP0822476B1; CN1141714C; DE69722523D1; JP3516556B2; JPH1049243A; TW379324B; EP0822476A2; KR19980018101A; EP0822476A3; DE69722523T2; CN1176465A; US5856756A

Abstract

본 발명에 있어서, 입력된 외부 전압 (VEXT) 으로부터 내부 전압 (VINT) 을 발생시키는 내부 전원 회로는 이 내부 전압을 안정화시키기 위해 제공된다. 외부 전압 (VEXT) 이 제 1 경계 전압 (VT1) 또는 제 2 경계 전압 (VT2) (?? VT1) 이하일 때, 정전압 발생 회로에서 외부 전압 (VEXT) 에 무관한 정전압 (VINTN) 이 출력된다. 외부 전압 (VEXT) 이 제 1 경계 전압 (VT1) 또는 제 2 경계 전압 (VT2) 이상일 때, 가변 전압 발생 회로에 의해 발생되고, 외부 전압 (VEXT) 의 증가에 따라 선형적으로 증가하는 가변 전압 (?? VINTN) 이 출력된다. 외부 전압 (VEXT) 이 제 2 경계 전압 (VT2) 이상으로 증가된 것을 검출 수단이 검출할 경우, 내부 전압의 특성은 정전압 특성에서 가변 전압 특성으로 변환된다. 한편, 외부 전압 (VEXT) 이 제 1 경계 전압 (VT1) 이하로 감소된 것을 검출 수단이 검출하면, 내부 전압의 특성은 가변 전압 특성에서 정전압 특성으로 변환된다.

Description

내부 전원 회로 {INTERNAL VOLTAGE GENERATING CIRCUIT}

본 발명은 반도체 장치의 내부에 설치되어 외부에서 입력된 외부 전압으로부터 상기 반도체 장치의 내부 회로에 인가되는 내부 전압을 발생시키는 내부 전원 회로에 관한 것이다.

이러한 유형의 내부 전원 회로에 관련된 기술로는, 예를 들어, 일본 특개평 제 6-96596 호 (공개 일자 : 1994년 4월 8일) 에 개시된 것이 있다. 도 7 은 종래의 내부 전원 회로에서의 내부 전압 대 외부 전압 특성의 일례를 나타낸 것이다. 도 7 에서, 내부 전압은, 외부 전압의 구간이 0 에서 전압 (VN) 까지 (제 1 전압 구간) 인 경우는 외부 전압이 내부 전압으로서 출력되고 외부 전압의 구간이 전압 (VN) 에서 경계 전압 (VT) 까지 (제 2 전압 구간) 인 경우는 외부 전압에 무관하게 정전압이 출력되는 정전압 특성을 나타낸다. 또한, 내부 전압은, 제 2 전압 구간의 최종 단계에서 수직 상승하고, 외부 전압이 경계 전압 (VT) 이상인 구간 (제 3 전압 구간) 에서는 제 2 전압 구간의 최종 단계에서 상승한 전압으로부터 선형적으로 상승하는 전압이 출력되는 가변 전압 특성을 나타낸다.

초기 불량에 대한 스크리닝과 새로 개발한 반도체 장치에 대한 신뢰성 시험을 행할 목적으로, 제조한 반도체 장치에 통상의 규격보다도 높은 전원 전압을 인가하여 고온에서 동작시키는 번인 (Burn in) 시험을 제조한 반도체 장치 각각에 적용한다. 번인 시험 동안에는 반도체 장치를 제 3 전압 구간에서 동작시킨다.한편, 통상의 동작에서는 반도체 장치를 제 2 전압 구간에서 동작시킨다. 반도체 장치를 제 2 전압 구간에서 동작시켜야 할 것인가 제 3 전압 구간에서 동작시켜야 할 것인가는 인가되는 외부 전압의 레벨에 따라 제어된다. 또한, 전압 구간들 사이의 스위칭은 외부 전압의 레벨을 변경함으로써 실행된다.

그러나, 종래의 내부 전원 회로에서는, 제 2 전압 구간에서 제 3 전압 구간으로 또는 제 3 전압 구간에서 제 2 전압 구간으로 스위칭하는 지점에 대응하는 경계 전압 (VT) 부근에서 노이즈의 생성 등으로 인해 외부 전압의 변동이 발생할 경우, 내부 전압 구간을 제 2 전압 구간 또는 제 3 전압 구간 중 어느 하나로 적절하게 설정할 수 없기 때문에 불안정해지므로, 내부 전원 회로로부터 불안정한 내부 전압이 출력되는 문제점이 있다.

따라서, 이상을 감안하여, 본 발명은 안정된 내부 전압을 출력할 수 있는 내부 전원 회로를 제공하는 것을 목적으로 한다.

도 1 은 본 발명의 제 1 실시예에 따른 내부 전원 회로의 회로 구성도.

도 2 는 도 1 에 도시한 제 1 실시예로 얻은 출력 전압 특성을 나타낸 도면.

도 3 은 도 1 에 도시한 제 1 실시예에서 사용되고, 분압비를 조정할 수 있는 분압 회로를 나타낸 회로도.

도 4 는 온도에 대한 경계 전압의 변동을 나타낸 도면.

도 5 는 본 발명의 제 2 실시예에서 온도 변동에 대한 경계 전압의 보정 동작을 설명하는 도면.

도 6 은 본 발명의 제 2 실시예에서 사용된 또 다른 분압 회로를 나타낸 회로도.

도 7 은 종래 기술의 내부 전원 회로의 출력 전압 특성을 예시한 도면.

※도면의 주요 부분에 대한 부호의 설명※

100 : 기준 전압 발생 회로 110 : 증폭 회로

120, 140, 210 : 분압 회로 130 : 비교 회로

150 : 번인 전압 발생 회로 160 : 내부 전압 출력 회로

상기 목적을 달성하기 위하여, 본 발명은 입력된 외부 전압으로부터 내부 전압을 발생시키는 내부 전원 회로를 제공하되, 외부 전압이 제 1 전압 구간내일 경우, 내부 전압은 외부 전압에 무관하게 정전압이 되는 정전압 특성을 나타내고, 외부 전압이 제 1 전압 구간보다 큰 제 2 전압 구간내일 경우, 내부 전압은 정전압보다 크고 외부 전압의 증가에 따라 선형적으로 증가하는 가변 전압이 되는 가변 전압 특성을 나타내며, 내부 전압의 특성을 가변 전압 특성으로부터 정전압 특성으로 스위칭하기 위한 제 1 경계 전압은 내부 전압의 특성을 정전압 특성으로부터 가변 전압 특성으로 스위칭하기 위한 제 2 경계 전압보다 낮은 것을 특징으로 한다.

내부 전원 회로를 제공하는 다른 발명에 있어서, 상기 내부 전원 회로는

기준 전압을 발생시키는 기준 전압 발생 회로,

외부 전압으로부터 기준 전압의 레벨에 대응하는 정전압을 발생시키는 정전압 발생 회로,

외부 전압으로부터 가변 전압을 발생시키는 가변 전압 발생 회로,

입력 전압을 내부 전압으로 출력하는 출력 회로, 및

기준 전압을 이용하여 외부 전압의 레벨을 모니터링하고, 모니터링한 결과에 기초하여 제 1 논리값 또는 제 2 논리값을 판정하는 신호를 출력하고, 외부 전압이 제 2 경계 전압 이상으로 상승된 것을 검출하면 제 1 논리값으로부터 제 2 논리값으로 판정 신호를 변경하고, 외부 전압이 제 1 경계 전압 이하로 하강된 것을 검출하면 제 2 논리값으로부터 제 1 논리값으로 판정 신호를 변경하는 검출 수단을 구비하며,

판정 신호가 제 1 논리값일 경우에는 정전압을 출력 회로에 입력하고, 판정 신호가 제 2 논리값일 경우에는 가변 전압을 출력 회로에 입력하는 것을 특징으로 한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 검출 수단은

판정 신호가 제 1 논리값일 경우에는 외부 전압을 제 1 분압비로 분압하고,판정 신호가 제 2 논리값일 경우에는 외부 전압을 제 2 분압비로 분압하며, 이 최종 분압 전압들 중 어느 한 분압 전압을 출력하는 분압 회로,

입력된 기준 전압의 레벨과 각 분압 전압의 레벨을 비교하여 분압 전압이 기준 전압 이하일 경우에는 제 1 논리값을 판정 신호로 출력하고, 분압 전압이 기준 전압 이상일 경우에는 제 2 논리값을 판정 신호로 출력하는 비교 회로를 구비하고,

외부 전압이 제 2 경계 전압이고 제 1 분압비로 분압될 경우에 상기 분압 회로는 분압 전압이 기준 전압과 동일하게 되도록 제 1 분압비를 설정하고, 외부 전압이 제 1 경계 전압이고 제 2 분압비로 분압될 경우에는 분압 전압이 기준 전압과 동일하게 되도록 제 2 분압비를 설정하는 것을 특징으로 한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 분압 회로는 온도에 대한 분압비의 온도 의존성을 자유롭게 설정할 수 있는 것을 특징으로 한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 분압 회로는

3 개 이상의 부하 소자들을 직렬로 접속하고, 부하 소자들의 한 쪽 단부를 각각 외부 전압과 접지 전압에 접속하며, 부하 소자들이 상호 접속되는 접속점들 중 임의의 점을 분압 전압을 출력하는 단자로 사용함으로써, 외부 전압으로부터 출력 단자까지 연장되는 외부 전원측 부하 회로와 출력 단자로부터 접지 전압으로 연장되는 접지 전원측 부하 회로에 의해 외부 전압을 분압하는 분압 부하 회로, 및

소정의 부하 소자의 단자 사이를 판정 신호에 따라 단락 또는 개방함으로써, 분압 부하 회로의 분압비를 제 1 분압비 또는 제 2 분압비로 설정하는 스위칭 회로를 구비한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 분압 부하 회로는 부하 소자로서 저항기를 이용한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 분압 부하 회로는 온도 계수가 서로 다른 두 종류 이상의 저항 재료로부터 외부 전원측 부하 회로의 저항과 접지 전원측 부하 회로의 저항을 형성함으로써, 온도에 대한 분압비의 의존성을 자유롭게 설정할 수 있다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 분압 부하 회로는 외부 전원측 부하 회로와 접지 전원측 부하 회로 각각에 설치된 상기 스위치 회로에 의해 제어되지 않는 복수의 저항을 포함하고, 온도 계수가 서로 다른 두 종류 이상의 저항 재료로부터 복수의 저항들을 각각 형성함으로써 온도에 대한 분압비의 의존성을 자유롭게 설정할 수 있다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 분압 부하 회로는 저항 재료로서 폴리실리콘과 n형 또는 p형 실리콘 확산층을 사용한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 스위치 회로는 분압 부하 회로의 단락되는 부하 소자에 병렬로 접속되는 하나 또는 복수의 단락 스위치 소자를 구비하고, 판정 신호에 따라 단락 스위치 소자를 도통시키거나 차단하도록 활성화된다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 스위치 회로는 MOS 트랜지스터를 단락 스위치 소자로 이용한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 분압 회로는 상기 부하 소자들 중에서 소정의 부하 소자의 단자들 사이를 단락시키는 조정용 퓨즈를 더 구비하고 이 조정용 퓨즈들 중 어느 하나를 절단함으로써 분압 부하 회로의 분압비를 조정할 수 있다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 상기 비교 회로는

기준 전압과 분압 전압이 각각 입력되는 반전 입력 단자와 비반전 입력 단자를 갖는 비교기, 및

비교기로부터 출력되는 신호에 따라 구동되어 판정 신호를 출력하는 구동 회로를 구비한다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 가변 전압 발생 회로는 출력 회로의 입력 단자에 접속된 출력 단자를 갖으며, 판정 신호가 제 2 논리값일 경우에는 가변 전압을 출력 회로에 출력하도록 활성화되고, 판정 신호가 제 1 논리값일 경우에는 출력 회로로의 가변 전압의 출력을 중지하도록 비활성화된다.

정전압 발생 회로는 출력 회로의 입력 단자에 접속된 출력 단자를 갖으며, 가변 전압 발생 회로가 출력을 중지할 경우에는 정전압을 출력 회로에 출력하도록 활성화되고, 가변 전압 발생 회로가 활성화될 경우에는 출력 회로로의 정전압의 출력을 중지하도록 비활성화된다.

내부 전원 회로를 제공하는 또 다른 발명에 있어서, 가변 전압 발생 회로는

판정 신호가 입력되는 제어 단자를 갖고, 판정 신호가 제 1 논리값일 경우에는 개방되고 판정 신호가 제 2 논리값일 경우에는 도통하게 되는 스위치 소자,및

스위치 소자에 직렬로 접속된 전압 강하 부하 소자를 구비하고,

정전압 발생 회로는

기준 전압이 공급되는 반전 입력 단자를 갖는 차동 증폭기,

차동 증폭기의 비반전 단자와 출력 회로의 입력 단자 사이에 설치된 제 1 승압 부하 소자,

차동 증폭기의 비반전 단자와 접지 전압 사이에 설치된 제 2 승압 부하 소자, 및

게이트, 소오스 및 드레인 전극이 각기 차동 증폭기의 출력 단자, 외부 전압 및 출력 회로의 입력 단자에 접속되고, 스위치 소자가 도통하게 되어 정전압 발생 회로가 활성화될 경우에 차단되는 PMOS 트랜지스터를 구비한다.

따라서, 본 발명의 내부 전원 회로에 따르면, 외부 전압이 제 2 경계 전압일 경우에는 정전압 특성으로부터 가변 전압 특성으로 내부 전압의 특성을 스위칭하고 외부 전압이 제 2 경계 전압보다 낮은 제 1 경계 전압일 경우에는 가변 전압 특성으로부터 정전압 특성으로 내부 전압의 특성을 스위칭함으로써, 내부 전압에 히스테리시스 특성을 부여하게 된다. 그 결과, 일단 정전압 특성으로부터 가변 전압 특성으로 들어온 내부 전압은 외부 전압의 변동으로 인해 정전압 특성으로 복귀하지 못하게 된다. 또한, 일단 가변 전압 특성으로부터 정전압 특성으로 들어온 내부 전압은 외부 전압의 변동으로 인해 가변 전압 특성으로 복귀하지 못한다. 또, 외부 전압이 특성들간 스위칭 부근에서 불안정한 경우에도 내부 전압을 안정적으로 출력할 수 있다. 종래 기술에 비해, 정전압 특성을 주는 외부 전압 구간의 범위와 가변 전압 특성을 주는 외부 전압 구간의 범위를 전부 확장시킬 수 있다.

또한, 다른 발명의 내부 전원 회로에 따르면, 분압 회로의 분압비의 온도에 대한 의존성을 자유롭게 설정함으로써, 온도에 대한 기준 전압의 변동으로 인한 온도에 대한 제 1 및 제 2 경계 전압에서의 변동을 보정할 수 있다.

그리고, 또 다른 발명의 내부 전원 회로에 따르면, 조정용 퓨즈를 개방하거나 단절하여 소정의 부하 소자의 단락을 해제함으로써 분압 부하 회로의 분압비를 조정할 수 있다.

이 명세서는 본 발명으로 간주되는 주제를 명확하게 지시하고 청구하는 청구 범위로 결론을 내리고 있으나, 첨부된 도면과 관련된 다음 설명으로부터 본 발명, 본 발명의 목적과 그외 목적 및 그 특징과 장점을 좀더 이해하기로 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.

도 1 은 본 발명의 제 1 실시예에 따른 내부 전원 회로를 나타낸 것이다. 이 내부 전원 회로는 기준 전압 발생 회로 (100), 정전압 발생 회로인 증폭 회로 (110), 분압 회로 (120), 비교 회로 (130), 가변 전압 발생 회로인 번인 전압 발생 회로 (150) 및 내부 전압 출력 회로 (160) 를 구비한다.

기준 전압 발생 회로 (100) 는 외부 전압에 무관하게 소정의 기준 전압 (VREF) 을 발생시키는 회로이다. 기준 전압 (VREF) 의 범위는 예를 들어, 1.3[V] 내지 1.4 [V] 이다.

증폭 회로 (110) 는 게이트 전극에 기준 전압 (VREF) 이 인가되는 NMOS 트랜지스터 (N1), 소오스 전극이 NMOS 트랜지스터 (N1) 의 소오스 전극에 전기적으로 접속되어 NMOS 트랜지스터 (N1) 와 함께 차동쌍을 형성하는 NMOS 트랜지스터 (N2) , NMOS 트랜지스터 (N1) 의 게이트 전극과 NMOS 트랜지스터 (N1) 의 소오스 전극에 각각 전기적으로 접속된 게이트 전극과 드레인 전극을 갖고 전기적으로 접지된 소오스 전극을 가지며 정전류 소오스로서 동작하는 NMOS 트랜지스터 (N3), 소오스 전극과 드레인 전극이 각기 외부 전압 (VEXT) 과 NMOS 트랜지스터 (N1) 의 드레인 전극에 전기적으로 접속된 PMOS 트랜지스터 (P1), 및 게이트 전극과 드레인 전극 과 소오스 전극이 각기 PMOS 트랜지스터 (P1) 의 게이트 전극과 NMOS 트랜지스터 (N2) 의 드레인 전극과 외부 전압 (VEXT) 에 전기적으로 접속되고 게이트 전극과 드레인 전극은 상호 공통 접속되며 PMOS 트랜지스터 (P1) 와 함께 부하쌍을 형성하는 PMOS 트랜지스터 (P2) 로 이루어진 차동 증폭기를 포함하고, NMOS 트랜지스터 (N1) 의 드레인 전극을 출력 단자로 이용한다. 또, 증폭 회로 (110) 는 게이트 전극과 소오스 전극이 각기 NMOS 트랜지스터 (N1) 의 드레인 전극과 외부 전압 (VEXT) 에 전기적으로 접속된 PMOS 트랜지스터 (P3), PMOS 트랜지스터 (P3) 의 드레인 전극과 NMOS 트랜지스터 (N2) 의 게이트 전극 사이에 설치된 저항 (R1) (제 1 승압 부하 소자에 대응), 및 NMOS 트랜지스터 (N2) 의 게이트 전극과 접지 전압 사이에 설치된 저항 (R2) (제 2 승압 부하 소자에 대응) 을 구비한다. 증폭 회로 (110) 는 PMOS 트랜지스터 (P3) 의 드레인 전극을 출력 단자 (INTN) 로 이용하고, 기준 전압 (VREF) 의 레벨에 대응하는 외부 전압 (VEXT) 과 무관하게 정전압 (VINTN) 을 출력 단자 (INTN) 로부터 발생시킨다. 이 때, VINTN = VREF ?? (R1 + R2) / R2 이고, 여기서, VINTN 은 예를 들면, 3.3 [V] 이다.

분압 회로 (120) 는 저항 (R4, R5 및 R6) 을 순차적으로 직렬 접속하고, 저항 (R4) 의 일단을 외부 전압 (VEXT) 에 전기적으로 접속하고 저항 (R6) 의 일단을 전기적으로 접지하며 저항 (R5) 과 저항 (R6) 이 상호 접속되는 지점을, 분압된 전압 (Va) 을 출력하는 단자로 사용함으로써, 저항 (R4 및 R5) 으로 이루어진 외부 전원측 부하 회로와 저항 (R6) 으로 이루어진 접지 전원측 부하 회로에 의해 외부 전압 (VEXT) 을 분압할 수 있고, 저항 (R4) 을 단락하거나 개방하기 위해 저항 (R4) 에 병렬 접속되어 스위치 회로로 사용되는 PMOS 트랜지스터 (P4) 를 갖는다. 이 트랜지스터 (P4) 가 오프 (OFF) 상태인 경우, 분압 회로 (120) 는 직렬 접속된 저항 (R4) 과 저항 (R5) 의 총저항값과 저항 (R6) 의 저항값간의 비율에 의해 결정되는 분압비 (제 1 분압비 ) 로 외부 전압 (VEXT) 을 분압한다. 다른 한편으로, 트랜지스터 (P4) 가 온 (ON) 상태인 경우, 분압 회로 (120) 는 저항 (R5) 과 저항 (R6) 의 저항값간의 비율에 의해 결정되는 분압비 (제 2 분압비) 로 외부 전압 (VEXT) 을 분압한다. 제 1 분압비로 외부 전압 (VEXT) 을 분압하여 얻은 전압 (Va1) 은 VEXT ?? R6 / (R4 + R5 + R6) 이고, 제 2 분압비로 외부 전압 (VEXT) 을 분압하여 얻은 전압 (Va2) 은 VEXT ?? R6 / (R5 + R6) 이다. 외부 전압 (VEXT) 이 제 1 경계 전압 (VT1) 일 때의 Va2 (= VT1 ?? R6 / (R5 + R6)) 및 외부 전압 (VEXT) 이 제 2 경계 전압 (VT2) 일 때의 Va1 (= VT2 ?? R6 / (R4 + R5 +R6)) 은 모두 기준 전압 (VREF) 과 동일하게 되도록, 저항 (R4, R5 및 R6) 의 각 저항값을 설정한다. 예를 들어, VT1 과 VT2 의 설정값은 각각 6.55 [V] 와 6.85 [V] 이다 (즉, VT1 = 6.55 [V] 이고 VT2 = 6.85 [V]).

비교 회로 (130) 는 기준 전압 (VREF) 이 인가되는 반전 입력 단자 (-) 와 분압 전압 (Va) 이 인가되는 비반전 입력 단자 (+) 를 갖는 비교기 (C1), 및 인버터 (I1, I2 및 I3) 가 직렬로 접속되고 인버터 (I1) 의 출력 단자가 분압 회로 (120) 의 PMOS 트랜지스터 (P4) 의 게이트 전극에 전기적으로 접속되는 형태의 구동 회로를 포함한다. 비교기 (C1) 는 기준 전압 (VREF) 의 레벨과 분압 전압 (Va) 의 레벨을 비교한다. Va ?? VREF 일 경우, 비교기 (C1) 는 논리 레벨 "로우" (이하, "L" 로 표기함) 의 출력 전압 (Vb) 을 출력한다. Va ?? VREF 일 경우, 비교기 (C1) 는 논리 레벨 "하이" (이하, "H" 로 표기함) 의 출력 전압 (Vb) 을 출력한다. 구동 회로는 Vb 가 "L" 일 경우, "H" (제 1 논리값에 대응) 로 되는 판정 전압 (Vc) 및 Vb 가 "H" 일 경우, "L" (제 2 논리값에 대응) 로 되는 판정 전압 (Vc) 을 출력한다. Vc = "H" 일 경우, 분압 회로 (120) 의 PMOS 트랜지스터 (P4) 는 오프 되고, 반면에, Vc = "L" 일 경우, 온 된다.

번인 전압 발생 회로 (150) 는 게이트 전극에 판정 전압 (Vc) 이 인가되고 소오스 전극에 외부 전압 (VEXT) 이 전기적으로 접속된 PMOS 트랜지스터 (P5), 및 PMOS 트랜지스터 (P5) 의 드레인 전극과 증폭 회로 (110) 의 출력 단자 (INTN) 간에 설치된 저항 (R3) 을 구비한다. 또한, 번인 전압 발생 회로 (150) 는 증폭 회로 (110) 측 저항 (R3) 의 단자를 출력 단자 (INTB) 로 사용한다. PMOS 트랜지스터 (P5) 가 온 될 경우, 번인 전압 발생 회로 (150) 가 활성화되어 증폭 회로 (110) 의 정전압 (VINTN) 보다 큰 값을 갖는 번인 전압 (가변 전압) (VINTB) 을 출력 단자 (INTB) 로부터 출력한다. 이 때, VINTB = VEXT ?? (R1 + R2) / (R1 + R2 + R3) 이다. 번인 전압 발생 회로 (150) 가 활성화되어 증폭 회로 (110) 의 출력 단자 (INTN) 에 인가되는 전압이 상술한 번인 전압 (VINTB) 으로 상승될 경우, PMOS 트랜지스터 (P3) 가 오프 되어 증폭 회로 (110) 는 정전압 (VINTN) 의 출력을 중단한다.

내부 전압 출력 회로 (160) 는 증폭 회로 (110) 로부터 입력되는 정전압 (VINTN) 또는 번인 전압 발생 회로 (150) 로부터 입력되는 번인 전압 (VINTB) 을 내부 전압 (VINT) 으로서 내부 회로 (도시하지 않음) 에 인가하기 위한 회로이다.

또한, 분압 회로 (120) 와 비교 회로 (130) 는 검출 수단을 구성한다. 외부 전압 (VEXT) 이 제 2 경계 전압 (VT2) 이상으로 상승된 것을 검출 수단이 검출하면, 이 검출 수단은 판정 전압 (Vc) 을 "H" 에서 "L" 로 변경시킨다. 다른 한편, 외부 전압 (VEXT) 이 제 1 경계 전압 (VT1) 이하로 하강된 것을 검출 수단이 감지하면, 검출 수단은 판정 전압 (Vc) 을 "L" 에서 "H" 로 변경시킨다.

다음으로, 도 1 에 도시한 내부 전원 회로의 동작을 설명하기로 한다. 도 2 는 도 1 에 도시한 내부 전원 회로의 입력/출력 전압 특성 즉, 내부 전압 (VINT) 대 외부 전압 (VEXT) 의 특성을 나타낸 것이다. 도 1 을 참조하면, 0 ?? VEXT ?? VEXTN (= VINTN) 에 대응하는 제 1 전압 구간은 외부 전압 (VEXT) 을 내부 전압 (VINT) 으로 출력하는 구간에 대응한다. 외부 전압 (VEXT) 의 감소시에 VEXTN ?? VEXT ?? VT1 이고 외부 전압 (VEXT) 의 증가시에 VEXTN ?? VEXT ?? VT2 인 제 2 전압 구간은 외부 전압 (VEXT) 과 무관하게 정전압 (VINTN) 을 출력하는 정전압 특성 구간에 대응한다. 외부 전압 (VEXT) 의 감소시에 VT1 ?? VEXT 이고 외부 전압 (VEXT) 의 증가시에 VT2 ?? VEXT 인 제 3 전압 구간은 외부 전압 (VEXT) 에 비례하는 번인 전압 (VINTB) (??VINTN) 을 출력하는 가변 전압 특성 구간에 대응한다. 따라서, 외부 전압 (VEXT) 의 증가에 따라 정전압 특성이 가변 전압 특성으로 전환되는 경계 전압 (VT2) 은 외부 전압 (VEXT) 의 감소에 따라 가변 전압 특성이 정전압 특성으로 전환되는 경계 전압 (VT1) 과 다르게 된다. 내부 전압 (VINT) 은 외부 전압 (VEXT) 에 대하여 히스테리시스 특성을 갖는다 (도 1 에 도시한 내부 전원 회로에 있어서, 외부 전압의 증가시에 제 2 전압 구간과 제 3 전압 구간 사이의 스위칭과 외부 전압의 감소시에 제 2 전압 구간과 제 3 전압 구간 사이의 스위칭에서만이 서로 다르다). 또한, 도 2 는 상기 특성과 동시에 외부 전압 (VEXT) 에 대한 기준 전압 (VREF) 과 전압 (Va) 및 비교기 (C1) 의 출력 전압 (Vb) 의 특성도 나타내고 있다.

제 1 전압 구간에서, 번인 전압 발생 회로 (150) 의 PMOS 트랜지스터 (P5) 는 오프 되고, 증폭 회로 (110) 의 PMOS 트랜지스터 (P3) 는 온 된다. 따라서, 외부 전압 (VEXT) 이 PMOS 트랜지스터 (P3) 와 내부 전압 출력 회로 (160) 를 통과할 때 외부 전압 (VEXT) 이 내부 전압 (VINT) 으로서 출력된다.

먼저, 제 2 전압 구간에 대응하는 정전압 특성 구간에서 내부 전원 회로의 동작을 설명하기로 한다. 이 구간에서, 증폭 회로 (110) 는 외부 전압 (VEXT)의 변동에 따라 차동 증폭기로부터 출력되는 전압 (NMOS 트랜지스터 (N1) 의 드레인 전극에 인가된 전압에 대응하는 전압) 을 PMOS 트랜지스터 (P3) 의 게이트 전극에 인가하여 정전류 소오스로서 PMOS 트랜지스터 (P3) 를 동작시켜, 외부 전압 (VEXT) 에 무관하게 정전압 (VINTN) (= VREF ?? (R1 + R2) / R2) 을 발생시킨다. 이 정전압 (VINTN) 이 내부 전압 출력 회로 (160) 에 입력되고, 내부 전압 출력 회로 (160) 로부터 정전압 (VINTN) 이 내부 회로에 내부 전압 (VINT) 으로서 인가된다. 이 경우, 분압 회로 (120) 로부터 출력되는 분압 전압 (Va) 은 항상 Va ?? VREF 이다. 또한, 비교 회로 (130) 의 출력 전압 (Vb) 은 "L" 이고 판정 전압 (Vc) 은 "H" 이다.

따라서, PMOS 트랜지스터 (P4 및 P5) 는 오프 상태로 유지되고 번인 전압 발생 회로 (150) 는 비활성화 상태에 놓인다. 또한, 전압 (Va) 은 Va = Va1 = VEXT ?? R6 / (R4 + R5 + R6) 로 표현된다.

다음으로, 외부 전압 (VEXT) 의 증가에 따라 제 2 전압 구간으로부터 제 3 전압 구간으로 스위칭하는 내부 전원 회로의 동작 (VEXT 의 증가시에 히스테리시스 특성 구간에서의 내부 전원 회로의 동작에 대응) 을 설명한다. 외부 전압 (VEXT) 이 경계 전압 (VT1) 을 초과하여 제 2 경계 전압 (VT2) 이상에 도달함으로써, Va = (Va1) ?? VREF 인 관계가 될 경우, 비교기 (C1) 의 출력 전압 (Vb) 은 "L" 에서 "H" 로 반전되고, 그 반전에 따라서, 판정 전압 (Vc) 은 "H" 에서 "L" 로 변경된다. 그 결과, PMOS 트랜지스터 (P5) 가 온 되어 번인 전압 발생 회로 (150) 가 활성화됨으로써, 제 2 전압 구간으로부터 제 3 전압 구간으로의 스위칭이 행하여진다. 즉, 번인 전압 발생 회로 (150) 는 출력 단자 (INTB) 로부터 정전압 (VINTN) 보다 큰 번인 전압 (VINTB) (= VEXT ?? (R1 + R2) / (R1 + R2 + R3)) 을 발생시킨다. 따라서, 내부 전압 출력 회로 (160) 는 내부 전압 (VINT) 을 증가시키고, 번인 전압 (VINTB) 을 내부 전압 (VINT) 으로서 내부 회로에 인가한다. 또한, 이 때, 번인 전압 (VINTB) 이 증폭 회로 (110) 의 출력 단자 (INTN) 에 인가되어 NMOS 트랜지스터 (N2) 의 게이트 전극에 인가되는 전압이 상승하고 NMOS 트랜지스터 (N1) 의 드레인 전압이 증가된다. 따라서, PMOS 트랜지스터 (P3) 가 오프 되어 증폭 회로 (110) 는 비활성화된다. 이 때, PMOS 트랜지스터 (P4) 가 온 되어 저항 (R4) 이 단락된다. 그 결과, 분압 전압 (Va) 이 Va1 으로부터 Va2 = VEXT ?? R6 / (R5 + R6) 로 변경된다.

다음으로, 제 3 전압 구간의 번인 전압 (가변 전압) 특성에서 내부 전원 회로의 동작을 설명하기로 한다. 이 구간에서는 항상 Va (= Va2) ?? VREF 이므로, 비교기 (C1) 의 출력 전압 (Vb) 은 "H" 로 유지된다. 따라서, 비교 회로 (130) 에서 발생되는 판정 전압 (Vc) 이 "L" 로 유지되므로, 번인 전압 발생 회로 (150) 는 항상 활성화된다. 따라서, 번인 전압 발생 회로 (150) 는 외부 전압 (VEXT) 에 비례하는 번인 전압 (VINTB) (= VREF ?? (R1 + R2) / (R1 + R2 + R3)) 을 내부 전압 출력 회로 (160) 에 인가한다. 내부 전압 출력 회로 (160) 는 내부 전압 (VINT) 으로서 번인 전압 (VINTB) 을 내부 회로에 인가한다. 또한, PMOS 트랜지스터 (P3) 가 오프 상태이기 때문에, 증폭 회로 (110) 는 비활성화되어 있고, 분압 회로 (120) 의 PMOS 트랜지스터 (P4) 는 온 상태로 유지되어 저항(R4) 이 단락되므로, 분압 전압 (Va) 은 항상 Va2 (= VEXT ?? R6 / (R5 + R6)) 로 유지된다.

마지막으로, 외부 전압 (VEXT) 의 감소에 따라서 제 3 전압 구간으로부터 제 2 전압 구간으로 스위칭되는 내부 전원 회로의 동작 (외부 전압 (VEXT) 의 감소시에, 히스테리시스 특성 구간의 내부 전원 회로의 동작에 대응) 을 설명하기로 한다. 외부 전압 (VEXT) 이 제 2 경계 전압 (VT2) 이하로 감소하여 제 1 경계 전압 (VT1) 이하에 도달함으로써 Va (= Va2) ?? VREF 의 관계가 될 경우, 비교기 (C1) 의 출력 전압 (Vb) 은 "H" 에서 "L" 로 반전되고, 이에 따라 판정 전압 (Vc) 은 "L" 에서 "H" 로 변경된다. 그 결과, PMOS 트랜지스터 (P5) 는 오프 되어 번인 전압 발생 회로 (150) 가 비활성화됨으로써, 제 3 전압 구간으로부터 제 2 전압 구간으로의 스위칭이 수행된다. 즉, 번인 전압 발생 회로 (150) 의 비활성화로 인해 PMOS 트랜지스터 (P3) 가 오프 상태에서 해제됨으로써, 증폭 회로 (110) 가 활성화된다. 그 결과, 증폭 회로 (110) 는 출력 단자 (INTN) 에서 정전압 (VINTN) 을 발생시키게 된다. 따라서, 내부 전압 출력 회로 (160) 는 내부 전압 (VINT) 을 감소시키고 내부 전압 (VINT) 으로서 정전압 (VINTN) 을 내부 회로에 인가한다. 이 때, PMOS 트랜지스터 (P4) 가 오프 되어 저항 (R4) 이 개방되므로, 분압 전압 (Va) 은 Va2 에서 Va1 으로 스위칭된다.

따라서, 외부 전압 (VEXT) 이 제 2 경계 전압 (VT2) 일 경우, 도 1 에 도시한 내부 전원 회로는 분압 회로 (120) 의 제 1 분압비에 기초한 분압 전압 (Va1) (= VEXT ?? R6 / (R4 + R5 + R6)) 과 기준 전압 (VREF) 을 비교하여, 제 2 전압구간에서 제 3 전압 구간으로의 스위칭을 행하게 된다. 또한, 외부 전압 (VEXT) 이 제 1 경계 전압 (VT1) (?? VT2) 일 경우, 내부 전원 회로는 제 2 분압비에 기초하여 분압된 분압 전압 (Va2) (= VEXT ?? R6 / (R5 + R6)) 과 기준 전압 (VREF) 을 비교하여 제 3 전압 구간에서 제 2 전압 구간으로의 스위칭을 행한다. 즉, 제 3 전압 구간에서 제 2 전압 구간으로 변경되는 외부 전압이 제 2 전압 구간으로부터 제 3 전압 구간으로 변경되는 외부 전압보다 낮게 설정되어, 제 2 전압 구간과 제 3 전압 구간 사이의 스위칭에 히스테리시스 특성이 부여된다.

상술한 제 1 실시예에 따르면, 분압 회로 (120) 의 분압비를 변경하여, 제 2 전압 구간으로부터 제 3 전압 구간으로 스위칭되는 외부 전압 지점보다 제 3 전압 구간으로부터 제 2 전압 구간으로 스위칭되는 외부 전압 지점을 낮게 함으로써, 제 2 전압 구간과 제 3 전압 구간 사이의 스위칭에 히스테리시스 특성이 부여된다. 그 결과, 일단 제 2 전압 구간으로부터 제 3 전압 구간으로 들어온 내부 전압은 제 2 전압 구간으로 즉시 복귀되는 것이 방지되고, 일단 제 3 전압 구간으로부터 제 2 전압 구간으로 들어온 내부 전압은 제 3 전압 구간으로 즉시 복귀되는 것이 방지된다. 또한, 외부 전압이 전압 구간들간 스위칭 부근에서 불안정할 경우에도, 내부 전압을 안정적으로 출력할 수 있다. 또한, 부여된 히스테리시스 특성에 의해 제 2 전압 구간과 제 3 전압 구간 전부를 종래 기술에 비해 확장시킬 수 있다.

또한, 분압 회로 (120) 의 구성이 반드시 상기한 바로 한정되지는 않는다. 예를 들어, PMOS 트랜지스터 (P4) 로 저항 (R5) 을 단락시켜 분압비를 변경시킬수도 있다. 또한, 저항 (R6) 을 그외 저항들과 분리시키고 NMOS 트랜지스터를 사용하여 분리된 저항 중의 하나를 개방 / 단락시킴으로써, 상술한 바와 동일한 동작을 행하게 할 수도 있다. 부하 소자 (R4 내지 R6) 를 반드시 저항으로 한정할 필요는 없다. 예를 들어, 다이오드가 접속된 MOS 트랜지스터 또는 직렬 접속된 MOS 트랜지스터를, 저항 (R5) 대신에 사용할 수도 있다. 스위치 소자 (P4) 도 반드시 MOS 트랜지스터로 한정되지는 않는다. 즉, 3 개 이상의 부하 소자를 사용하여 외부 전원과 분압 전압 출력 단자 사이에 삽입된 외부 전원측 부하 회로와 접지 전원과 분압 전압 출력 단자 사이에 삽입된 접지 전원측 부하 회로를 형성하고 소정의 부하 소자를 스위치 소자에 의해 개방 / 단락시킴으로써, 분압비를 변경할 수 있다면, 어떠한 것도 사용할 수 있다. 또한, 도 3 에 도시한 제 1 분압비와 제 2 분압비를 조정할 수 있는 분압 회로 (140) 를 사용할 수도 있다.

도 3 에 도시한 분압 회로 (140) 에서, 직렬 접속된 저항 (R11 내지 R15) 은 외부 전원측 부하 회로를 형성하는 반면에, 직렬 접속된 저항 (R16 내지 R18) 은 접지 전원측 회로를 형성한다. 스위치 소자로 기능하는 PMOS 트랜지스터 (P11) 를, 저항 (R11 및 R12) 으로 이루어진 직렬 저항에 병렬로 설치한다. 또한, 레이저 빔 등의 조사에 의해 절단가능한 조정용 퓨즈 (F1 내지 F5) 를 저항 (R12, R14, R15, R17 및 R18) 에 각각 병렬로 설치한다. 제 1 및 제 2 분압비는 조정용 퓨즈 (F2 내지 F5) 중 어느 하나를 절단함으로써, 동시에 조정할 수 있다. 제 1 분압비 (트랜지스터 (P11) 가 오프 상태일 때의 분압비에 대응) 는퓨즈 (F1) 를 절단 또는 개방함으로써, 단독으로 조정할 수 있다.

또한, 번인 전압 발생 회로 (150) 의 구성은 반드시 상기한 바로 한정되지는 않는다. 스위치 소자에 대응하는 PMOS 트랜지스터 (P5) 가 외부 전압과 전압 강하 부하 소자에 대응하는 저항 (R3) 사이에 설치되지 않고 저항 (R3) 과 출력 단자 (INTB) 사이에 설치되도록 번인 전압 발생 회로 (150) 을 구성할 수도 있다. 선택적으로는, 0 [??] 인 저항 (R3) 으로 외부 전압을 직접 출력하기 위한 번인 전압 발생 회로 (150) 를 구성할 수도 있다. 또한, 번인 전압 발생 회로 (150) 는 반드시 도 1 에 도시한 바로 한정되지는 않는다. 스위치 소자도 PMOS 트랜지스터로 한정되지는 않는다. 또, 전압 강하 부하 소자도 저항기로 한정되지는 않는다. 예를 들어, 저항 대신에, 다이오드가 접속된 MOS 트랜지스터 또는 직렬 접속된 MOS 트랜지스터들을 전압 강하 부하 소자로서 사용할 수도 있다.

또한, 증폭 회로 (110) 의 구성도 상기한 바로 한정되지는 않는다. 선택적으로는, PMOS 트랜지스터 (P3) 와 저항 (R1) 사이의 접속점을 출력 단자 (INTN) 로 사용하지 않고 판정 전압 (Vc) 이 "H" 일 때 도통하게 되고, 판정 전압 (Vc) 이 "L" 일 때 개방되는 스위치 소자가 PMOS 트랜지스터 (P3) 와 저항 (R1) 사이의 접속점과 출력 단자 (INTN) 사이에 설치되도록 증폭 회로 (110) 를 구성할 수도 있다.

다음으로, 본 발명의 제 2 실시예를 설명하기로 한다.

내부 전원 회로를 고온에서 동작시키는 경우에 기준 전압 (VREF) 이 온도 의존성을 가지면, 이 온도 의존성으로 인해 전압 구간이 변경되는 외부 전압 지점 (경계 전압) 이 변한다. 도 4 는 기준 전압 (VREF) 은 온도에 의존하고 분압 전압 (Va) (즉, 분압 회로의 분압비) 은 온도에 무관할 경우에, 경계 전압의 온도 의존성을 설명하는 도면이다. 내부 전원 회로가 상온에서 활성화될 때의 기준 전압 (VREF) 의 값을 도 4 에서 VREF1 이라 하자. 이 경우에, 전압 구간 스위칭 조건을 나타내는 Va = VREF1 을 만족하는 외부 전압값에 대응하는 경계 전압을 VT3 로 표현한다. 다음으로, 내부 전원 회로가 고온에서 동작할 경우, 기준 전압이 음의 온도에 의존하고 기준 전압이 VREF2 로 감소된다고 가정하자. 그렇게 함으로써, 경계 전압은 VT4 가 되므로, 전압 구간이 원하는 전압값 (VT3) 보다 낮은 외부 전압에서 변경된다. 반대로, 기준 전압이 양의 온도에 의존하고 기준 전압이 VREF3 로 상승된다고 가정하자. 이 경우에는, 경계 전압이 VT5 가 되므로, 전압 구간이 원하는 전압값 (VT3) 보다 높은 외부 전압에서 변경된다. 도 1 에 도시한 내부 전원 회로에 대해서도 상술한 바와 동일하게 설명할 수 있다. 기본적으로, 전압 구간들 사이의 스위칭 지점 (경계 전압) 은 온도에 무관한 것이 바람직하다.

따라서, 제 2 실시예에 따른 내부 전원 회로는 도 1 에 도시한 내부 전원 회로의 기준 전압 발생 회로 (100) 로부터 발생된 기준 전압 (VREF) 이 온도에 따라 변할 경우, 온도에 대한 제 1 및 제 2 경계 전압 (VT1 및 VT2) 의 변동을 보정하는 온도 특성을 분압 회로 (120) 의 출력 전압에 대응하는 분압 전압 (Va) 에 부여하는 것을 특징으로 한다. 즉, 제 2 실시예에 따른 내부 전원 회로는 도 1 에 도시한 분압 회로 (120) 의 저항 (R4 및 R5) 으로 이루어진 외부 전원측 부하회로의 온도 계수와 분압 회로 (120) 의 저항 (R6) 으로 이루어진 접지 전원측 부하 회로의 온도 계수를 각각 서로 다른 값으로 설정함으로써, 분압 전압 (Va) 에 상기 온도 특성을 부여하는 것을 특징으로 한다.

일반적으로, 저항 소자는 양의 온도 계수를 가지며, 재질에 따라 설정할 수 있는 온도 계수의 범위가 서로 다르다. 예를 들어, 실리콘으로 이루어진 n형 또는 p형 확산층 (이하, 간단하게 "확산층" 이라 지칭함) 의 온도 계수는 통상 폴리실리콘의 온도 계수보다 크다. 불순물 농도와 제조 프로세스 등에 따라 확산층과 폴리실리콘의 온도 계수를 각각 소정의 범위내에서 설정할 수 있다. 따라서, 확산층 또는 폴리실리콘을 사용하여 저항 (R4 내지 R6) 을 형성하게 된다.

기준 전압 (VREF) 이 음의 온도 의존성을 가질 경우, 저항 (R4 및 R5) 에는 확산층을 사용하고 저항 (R6) 에는 폴리실리콘을 사용하여, 분압 전압 (Va) 에 음의 온도 의존성을 부여한다. 또한, 외부 전압이 제 1 경계 전압 (VT1) 일 경우, 제 2 분압비하에서 온도에 대한 분압 전압 (Va2) 의 변동이 온도에 대한 기준 전압 (VREF) 의 변동과 일치하는 방식으로 저항 (R5 및 R6) 의 온도 계수를 각각 설정한다. 다음으로, 외부 전압이 제 2 경계 전압 (VT2) 일 경우, 제 1 분압비하에서 온도에 대한 분압 전압 (Va1) 의 변동이 온도에 대한 기준 전압 (VREF) 의 변동과 일치하도록 저항 (R4) 의 온도 계수를 설정한다. 이 때, 저항 (R6) 의 온도 계수는 저항 (R4 및 R5) 의 온도 계수보다 작다.

다른 한편, 기준 전압 (VREF) 이 양의 온도 의존성을 가질 경우, 저항 (R4 및 R5) 에는 폴리실리콘을 사용하고, 저항 (R6) 에는 확산층을 사용한다. 또한, 저항 (R4 내지 R6) 의 온도 계수를, 제 1 경계 전압 (VT1) 에서의 분압 전압 (Va2) 의 온도 변동과 제 2 경계 전압 (VT2) 에서의 분압 전압 (Va1) 의 온도 변동이 각각 기준 전압 (VREF) 의 온도 변동과 일치하도록 설정한다. 이 때, 저항 (R6) 의 온도 계수는 저항 (R4 및 R5) 의 온도 계수보다 크다.

다음으로, 도 5 는 본 발명의 제 2 실시예에 따른 내부 전원 회로의 온도 변동에 대해 경계 전압 (제 1 및 제 2 경계 전압 (VT1 및 VT2) 에 대응) 을 보정하는 동작을 설명하는 도면이다. 도 5 에서, 내부 전원 회로가 상온에서 동작할 경우, 기준 전압 (VREF) 의 값은 VREF1 이고 외부 전압을 분압하여 얻은 분압 전압 (Va) 의 특성을 도면에서 (A) 로 표시한다고 가정하자. 이 때, 경계 전압 (VT1 또는 VT2) 은 VT 로 정의된다.

다음으로, 기준 전압 (VREF) 이 음의 온도에 의존하고 내부 전원 회로가 고온에서 작동할 경우, 기준 전압 (VREF) 이 VREF2 로 감소된다고 가정하자. 이 때, 분압 전압 (Va) (Va1 또는 Va2) 이 음의 온도 의존성을 갖도록 설정되므로, 외부 전압에 대한 분압 전압 (Va) 의 특성은 도면에서 (A) 로부터 (B) 로 변한다. 전압 구간들 사이의 스위칭 조건을 나타내는 Va = VREF2 를 만족하는 외부 전압 즉, 경계 전압은 분압 전압 (Va) 의 특성 변동에 따라 상승하여 내부 전원 회로가 상온에서 작동할 때와 동일한 VT 로 보정된다.

반대로, 내부 전원 회로가 고온에서 작동할 경우, 기준 전압 (VREF) 이 음의 온도에 의존하고 기준 전압 (VREF) 이 VREF3 로 상승한다고 가정하자. 이 때는, 분압 전압 (Va) (Va1 또는 Va2) 이 양의 온도 의존성을 갖도록 설정되므로,외부 전압에 대한 분압 전압 (Va) 의 특성은 도면에서 (A) 로부터 (C) 로 변한다. 따라서, 경계 전압이 감소하여 내부 전원 회로가 상온에서 작동할 때와 동일한 VT 로 보정된다.

상술된 제 2 실시예에 따라서, 분압 회로 (120) 의 각 저항들은 온도 계수가 서로 다른 재질로 각각 형성된다. 따라서, 아래에 도시한 표 1 과 같이, 기준 전압 (VREF) 이 음의 온도에 의존할 경우, 저항 (R6) 의 온도 계수는 저항 (R4 및 R5) 의 온도 계수보다 작게 설정되는 반면, 기준 전압 (VREF) 이 양의 온도에 의존할 경우, 저항 (R6) 의 온도 계수는 저항 (R4 및 R5) 의 온도 계수보다 크게 설정된다. 또한, 외부 전압이 제 1 경계 전압 (VT1) 일 때의 온도에 대한 분압 전압 (Va2) 의 변동과 외부 전압이 제 2 경계 전압 (VT2) 일 때의 온도에 대한 분압 전압 (Va1) 의 변동이 온도에 대한 기준 전압의 변동과 일치하는 출력 대 온도의 특성이 분압 회로 (120) 에 부여된다. 따라서, 온도에 대한 기준 전압의 변동으로 인해, 제 1 및 제 2 경계 전압에서의 온도 변동을 보정할 수 있다.

기준 전압 (VREF) 의 온도 의존성	양	음
R4 의 온도 계수	극소	극대
R5 의 온도 계수	대	소
R6 의 온도 계수	소	대

또한, 도 6 에 도시한 분압 회로 (120) 를 상술한 분압 회로로 이용하여 온도에 대한 경계 전압의 변동을 다음과 같이 보정할 수도 있다. 도 6 에서, 직렬 접속된 저항 (R21 내지 R23) 은 외부 전원측 부하 회로를 구성하고, 직렬 접속된 저항 (R24 및 R25) 은 접지 전원측 부하 회로를 구성한다. 스위치 소자로서 기능하는 PMOS 트랜지스터 (P21) 를 저항 (R21) 에 병렬로 설치한다. 저항 (R22 및 R23) 과 저항 (R24 및 R25) 에 온도 계수가 서로 다른 저항 재료들을 각각 사용한다. 예를 들어, 저항 (R22 및 R24) 은 각각 확산층으로 형성되고, 저항 (R23 및 R25) 은 각각 폴리실리콘으로 형성된다. 따라서, 저항 (R22 및 R23) 의 저항값들 사이의 비율과 저항 (R24 및 R25) 의 저항값들 사이의 비율을 조정함으로써, 제 2 분압비로 분압된 분압 전압 (Va2) 의 온도 특성을 제어할 수 있으므로, 분압 전압 (Va2) 의 온도 특성에 대한 조정 자유도를 확대시킬 수 있게 된다. 물론, 확산층으로 외부 전원측 부하 회로 (저항 (R22 및 R23)) 를 형성할 수도 있고, 폴리실리콘으로 접지 전원측 부하 회로 (저항 (R24 및 R25)) 를 형성할 수도 있으며, 또한, 그 역도 가능하다. 제 1 분압비로 분압된 분압 전압 (Va1) 의 온도 특성에 대한 조정 자유도는 PMOS 트랜지스터 (P21) 에 의해 제어되는 저항 (R21) 을 저항들로 분할하고 그 분할된 저항들을 각각 온도 계수가 서로 다른 저항 재료로 형성함으로써 커질 수 있다.

상술한 바와 같이, 본 발명의 내부 전원 회로에 따르면, 외부 전압이 제 2 경계 전압일 때는 정전압 특성으로부터 가변 전압 특성으로 내부 전압의 특성을 스위칭하고, 외부 전압이 제 2 경계 전압보다 낮은 제 1 경계 전압일 때는 가변 전압 특성으로부터 정전압 특성으로 내부 전압의 특성을 스위칭함으로써, 내부 전압에 히스테리시스 특성을 부여하므로, 특성이 전환되는 부근에서, 외부 전압이 불안정한 경우에도, 안정한 내부 전압을 출력할 수 있다는 장점이 있다. 다른 장점은 정전압 특성을 일으키는 외부 전압 구간과 가변 전압 특성을 일으키는 외부 전압 구간을 모두 종래의 기술에 비해 확대시킬 수 있다는 것이다.

또 다른 장점은, 분압 회로의 분압비의 온도 의존성을 자유롭게 설정함으로써, 온도에 따른 기준 전압의 변동으로 인한, 온도에 대한 제 1 경계 전압과 제 2 경계 전압의 변동을 보정할 수 있다는 것이다.

또 다른 장점은 소정의 부하 소자의 단락을 해제할 수 있도록 조정용 퓨즈를 개방 또는 절단함으로써, 분압 부하 회로의 분압비를 조정할 수 있다는 것이다.

예시한 실시예를 참조하여 본 발명을 설명하였으나, 이러한 설명이 한정적인 것으로 해석되어서는 안 된다. 당업자는 본 발명의 그외 실시예뿐만 아니라 예시한 실시예를 다양하게 변형시킬 수 있음이 자명하다. 그러므로, 첨부한 청구범위들은 본 발명의 범주내에 있는 그와 같은 변형예 또는 실시예를 포함하는 것으로 이해하여야 한다.

Claims

외부 단자에 인가된 외부 전압으로부터 내부 전압을 발생시키는 내부 전원 회로에 있어서,

기준 전압을 발생시키는 기준 전압 발생기,

상기 기준 전압 발생기에 결합되어, 상기 기준 전압에 의거하여 정전압을 발생시키는 정전압 발생기,

상기 정전압보다 크고 외부 전압의 증가에 따라 선형적으로 증가하는 가변 전압을 발생시키는 가변 전압 발생기,

내부 전압을 출력하는 출력 회로로서, 외부 전압이 하위 전압 범위내일 경우에는 상기 발생된 내부 전압이 정전압이고, 외부 전압이 상기 하위 전압 범위보다 높은 상위 전압 범위내일 경우에는 상기 발생된 내부 전압이 가변 전압이고, 경계 전압이 상기 하위 전압 범위와 상기 상위 전압 범위사이로 정의되고, 상기 경계 전압은 내부 전압이 가변 전압일 때 제 1 경계 전압이고 내부 전압이 정전압일 때 제 1 경계 전압보다 높은 제 2 경계 전압인, 출력 회로,

상기 외부 단자에 접속되어, 외부 전압의 레벨을 검출하고 제 1 논리값 또는 제 2 논리값을 갖는 결정 신호를 출력하는 검출 회로로서, 상기 검출 회로가 외부 전압의 레벨이 하위 전압 범위로부터 적어도 제 2 경계 전압으로 상승하였음을 검출한 경우, 상기 결정 신호의 값을 상기 제 1 논리값으로부터 제 2 논리값으로 변경하고, 상기 검출 회로가 외부 전압의 레벨이 상위 전압 범위내로부터 적어도 제 1 경계 전압으로 감소하였음을 검출한 경우, 상기 결정 신호의 값을 제 2 논리값으로부터 제 1 논리값으로 변경하는 검출 회로, 및

상기 검출 회로 및 상기 출력 회로에 접속되어, 상기 결정 신호가 상기 제 1 논리값을 갖는 경우 출력 회로에 정전압을 제공하고, 상기 결정 신호가 상기 2 논리값을 갖는 경우 출력 회로에 가변 전압을 제공하는 전압 회로를 구비하는 것을 특징으로 하는 내부 전원 회로.