KR950012018B1

KR950012018B1 - 반도체장치의 내부전원 발생회로

Info

Publication number: KR950012018B1
Application number: KR1019920008655A
Authority: KR
Inventors: 전준영
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1992-05-21
Filing date: 1992-05-21
Publication date: 1995-10-13
Also published as: JPH0696596A; JP2553816B2; US5479093A; KR930023734A

Abstract

내용 없음.

Description

반도체장치의 내부전원 발생회로

제1도는 종래의 내부전원 발생회로 구성도.

제2도는 종래의 상기 회로구성에 의한 외부-내부 전원전압 출력 특성도.

제3도는 본 발명의 내부전원 발생회로의 구성도.

제4도는 본 발명의 상기 회로구성에 따른 외부-내부전원전압 출력특성도.

제5도는 본 발명의 바람직한 일 실시예인 내부전원 발생회로의 구체적인 회로도.

본 발명은 반도체 장치의 내부전원 발생회로에 관한 것으로, 특히, 신뢰성 검사시에 낮은 외부전원전압의 인가로 내부전원전압의 승압을 이루도록 승압수단을 개량한 반도체장치의 내부전원 발생회로에 관한 것이다.

반도체장치의 집적도가 높아짐에 따라 반도체장치의 실제치수가 써브미크론(submicron) 이하로 축소되면서 메모리소자의 크기도 또한 축소되어 소자의 전류구동 능력이 감소된다.

따라서, 이를 반도체 제조공정으로 보상하기 위하여 메모리소자의 게이트산화막 두께를 더욱 얇게 형성하는 방법이 이용되고 있으며, 이로 인해 반도체장치를 구동하는 외부전원전압이 반도체장치에 인가될 경우에 인가되는 외부전원전압의 순간 상태에 따라 상기 얇은 게이트산화막의 신뢰성을 보증할 수 없게 되므로 상기 외부전원전압이 일정한 전압수준으로 반도체장치 내부소자에 공급될 수 있도록 별도의 내부전원 발생수단을 일반적으로 갖추게 된다.

그러나, 반도체장치의 제조과정중 중요한 공정의 하나인 신뢰성 검사시에는 기준전압(약 5V정도)보다 더 큰 6~7V정도의 내부전압이 반도체장치에 요구되나, 내부전원 발생회로가 반도체장치에 구비된경우 외부전원전압의 승압조작으로는 신뢰성 검사에 필요한 내부전압의 승압이 불가능하다.

따라서, 외부전원전압의 승압에 대응하여 내부전원 발생수단에서 출력되는 일정수준의 전압이 승압되도록 하는 승압수단이 반도체장치에 사용된다.

첨부도면 제1도는 내부전원 발생수단과, 승압수단을 구비한 종래의 내부전원 발생회로의 구성도를 나타낸다.

상기한 도면을 참조하여 보면, 승압수단(12)이 내부전원 발생수단(11)에 연결된 외부전원선(13)과 그 출력선인 내부전원선(14)사이에 병렬로 연결 접속되어 있고, 상기 승압수단(12)은 적어도 한개 이상의 승압소자(M₁,…,Mn)가 직렬로 연결 접속되어서 구성된다. 이때, 사이 승압수단(12)을 구성하는 승압소자들은 게이트와 드레인단자가 공통접속되고 문턱전압(Vtp)이 대략 -0.7V~-1.0인 P채널 MOS소자로 이루어져 있다.

이어서, 상기 회로구성의 승압동작 원리를 살펴보면, 제2도의 내부전원 발생수단의 외부-내부전원전압(Vext-Vint)의 출력특성과 같이 초기에는 외부전원전압(Vext)의 상승에 따라 내부전원전압(Vint)이 상승하게 되고, 외부전원전압이 일정한 범위(2A)에서 변화하는 동안에는 내부전원 발생수단(11)에 의해 일정한 기준전압(Vref)이 반도체장치에 유지된다.

그러나, 신뢰성검사를 위하여 상기 일정범위(2A)이상의 외부전원 전압이 반도체장치에 공급되면, 그때부터 상기 내부전원전압은 상기 외부전원전압에 비례하여 상승하게 되며, 외부전원선(13)과 내부전원선(14)에 병렬로 연결된 승압수단(12)을 구성하는 승압소자들(M₁,…,Mn)의 갯수만큼의 문턱전압배수(Vtp×n)이 외부전원전압과 내부전원전압사이의 일정한 갭(gap)으로 존재한다.

다시 말하면, 신뢰성검사를 위하여 외부전원선(1)에 내부전원전압(Vint)에 비해서 일정한 갭(gap)이상의 외부전원전압(Vext)을 공급하면 내부전원전압(Vint)이 상승하는 외부전원전압에(Vext)에 비례하여 상승하는 것이다. 이것을 공식으로 표현하면, "내부전원전압(Vint)=외부전원전압(Vext)-문턱전압배수(Vtp×n)"이 된다. 그러므로 상승하는 상기 내부전원 전압(Vint)의 소정의 범위에서 동작점(6~7V정도)을 트리거(trigger)하면 소기의 신뢰성 검사를 원활히 수행할 수가 있게 된다.

그러나, 상기 승압수단(12)에 승압소자가 다수개 사용될 경우 상기한 다수개의 승압소자가 모두 정상모드의 승압동작이 가능하도록 높은 외부전원전압(Vext)이 상기 승압수단(12)에 공급되어야 하며, 이때 외부전원전압(Vext)이 직접적으로 인가되는 반도체소자의 특성 및 신뢰성은 보장될 수가 없다.

한편, 상기 승압수단(12)에 승압소자를 최소로 사용할 경우에는 승압수단(12)의 정상모드를 위해 승압수단(12) 양단에 요구되는 문턱전압 배수가 최소로 되어 외부전원전압의 범위를 일정하게 축소제한 할 수 밖에 없으므로 내부전원 발생수단(11)의 사용효과가 크게 감소하게 된다.

따라서, 본 발명에서는 외부전원전압의 일정범위의 변화에 무관하게 정상동작모드의 기준전압에 유지되면서, 신뢰성 검사시에는 종래보다 낮은 외부전원전압의 공급으로 승압수단의 승압동작이 구현될 수 있는 반도체장치의 내부전원발생회로를 제공한다.

상기한 목적을 달성하기 위한 본 발명의 바람직한 실시예는 외부전원전압을 일정한 내부전원전압과 기준전압으로 출력하는 내부전원발생수단, 외부전원전압선과 내부전원전압 출력선 사이에 각각 병렬로 연결되어 내부전원전압을 승압하는 제1승압수단과 트리거신호를 받아 낮은 외부전원전압으로도 정상적인 내부전원전압의 승압을 이루게 하는 제2승압수단, 제1승압수단에 의해 승압되는 내부전원전압의 변화를 기준전압과 비교하여 논리레벨로 출력하는 비교기, 비교기의 논리레벨을 트리거전위로 변환하는 구동수단을 구비하여 이루어진 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 상세히 설명하기로 한다.

본 발명에 따른 내부전원전압의 승압회로의 구성도인 제3도를 참조하여 보면, 외부전원선(21)과 내부전원발생수단(23)의 내부전원선(25)사이에 제1승압수단(27)과 제2승압수단(29)이 각각 병렬로 연결되어 있다. 상기 제1승압수단(27)은 적어도 1개 이상의 승압소자가 직렬로 연결되어 있으며, 상기 승압소자는 게이트와 드레인이 공통 접속된 P채널 MOS소자로 이루어진다. 상기 제2승압수단(29)은 구동수단(35)에서 출력된 트리거신호에 따라 스위치 역할을 하는 게이트-드레인 공통접속 P채널 MOS소자와, 상기 스위칭소자에 직렬연결되고, 상기 제1승압수단의 승압소자의 갯수보다 적어도 1개가 적은 승압소자들이 직렬로 연결되어 구성되어 있으며, 상기 내부전원발생수단(23)의 출력전압(Vint)과, 기준전압(Vref)의 차이를 검출하는 비교기(33) 및 비교결과인 논리레벨을 트리거전위로 변위시키는 구동수단(35)으로 구성된다.

제4도의 본 발명의 내부전원발생회로의 외부-내부전원전압(Vext-Vint)출력특성도를 참고하여 본 발명의 회로 동작원리를 살펴보자.

외부의 공급전압이 일정전압 범위에 이르기전인 초기단계에는 내부전원발생수단(23)에서 출력되는 내부전원전압(Vint)이 상기 외부전원전압(Vext)의 증가에 대응하여 상승된다. 이어서, 외부전원전압(Vext)이 일정범위(4A)에 도달하면 내부전원발생수단(23)의 과도동작이 정상화되면서 내부전원전압(Vint)이 일정한 기준전압(Vref)으로 유지된다. 다음으로 외부전원전압과 내부전원전압간의 전압차가 제1승압수단을 구성하고 있는 승압소자들의 문턱전압(Vtp)의 합계(Vtp×n) 이상이 발생하면 제1승압수단(27)이 동작하여 그 순간으로부터 내부전원전압(Vint)이 상승하게 되며, 비교기(33)와 구동수단(35)를 통해 내부전원전압(Vint)이 기준전압(Vref)보다 높아져서 외부전원전압(Vext)의 증가에 대응하여 상승하고 있음을 나타내는 트리거신호가 발생한다. 상기 트리거신호는 제2승압수단(29)의 스위칭소자의 게이트에 입력되고, 이 순간부터는 제2승압수단(29)이 동작되어 내부전원전압(Vint)과 외부전원전압(Vext)은 최소한 {(Vtp×(n-1)}전압차를 유지하면서 내부전원전압(Vint)이 상승하게 된다. 만일 상기 제2승압수단(29)에 트리거신호에 의해 구동되는 스위칭소자만으로 구성한다면, 상기한 바와 같은 축소된 전압차를 유지할 수는 없을 것이다.

제5도는 본 발명의 내부전원발생회로의 바람직한 일 실시예이다.

상기한 내부전원발생회로도를 참조하여 보면, 내부전원 발생수단(47)은 밴드-갭 레퍼런스(Band-Gap Reference;41)와 제1차동증폭기(43) 및 제2차동증폭기(45)로 구성된다. 상기 밴드-갭 레퍼런스(41)의 레퍼런스 전위는 제1, 제2차동증폭기(43,45)의 차동입력단에 입력되며, 제1차동증폭기(43)로부터는 내부전원전압(Vint), 제2차동증폭기(45)로부터는 기준전압(Vref)이 각각 발생된다.

비교기(49)는 차동증폭기로 이루어져 있으며 내부전원전압(Vint)과 기준전압(Vref)를 비교신호로 받아 노드(B)의 전압변화를 출력하여, 인버터로 구성된 구동수단(51)에 입력된다.

외부전원선(51)과 내부전원선(55)사이에는 제1승압수단(57)과 제2승압수단(59)이 병렬로 연결되어 있으며 상기 제1승압수단(57)에는 2개의 승압소자, 제2승압수단(59)에는 구동수단(1)에서 발생하는 트리거신호을 받는 스위칭소자와 1개의 승압소자가 구비되어 있다.

여기서, 상기 승압소자들의 각 문턱전압(Vtp)이 대략 -0.8V라고 하고, 상기 내부전원발생회로의 출력특성을 살펴보자.

일정범위의 외부전원전압이 내부전원발생수단에 인가되는 경우 상기 제1차동증폭기(43)의 내부전원전압(Vint)과 제2차동증폭기(47)의 기준전압(Vref)의 출력 레벨(level)은 동일하다.

상기 비교기(49)에서 내부전원전압(Vint)을 받는 제1 n-채널 MOS소자(63)에 비해서 기준전압(Vref)을 받는 제2n-채널 MOS소자(65)의 바이어스 전류가 크게 설계되어 있으므로 노드(A)에 비해 노드(B)의 전위가 더 낮게 된다. 그러나 외부전원전압(Vext)과 내부전원전압(Vint)사이의 전압차가 "Vtp×n=-0.8V×2=|1.6|V"이상이 되면서 상기 제1승압수단(57)이 동작하여 내부전원전압(Vint)이 상승하는 외부전원 전압(Vext)에 따라 상승하게 된다. 이때 상기 비교기(49)의 노드(B)가 노드(A)에 비해 전위가 높아지므로 상기 구동수단(35)의 트리거신호는 "하이"상태에서 "로우"레벨로 변하게 된다. 그러면 상기 구동단(35)의 출력신호를 받는 상기 제2승압수단(59)의 스위칭 소자가 동작되어 내부전원전압(Vint)과 외부전원전압(Vext)사이의 전압은 Vtp×(n-1)=-0.8×1=|8|V가 유지된다.

따라서, 상기한 본 발명의 내부전원발생회로가 구비된 반도체장치에 의하면, 정상동작모드에서는 일정한 외부전원전압의 변화에 무관하게 내부전원발생수단에 의해 일정한 기준전압이 출력되며, 신뢰성검사시에는 종래보다 더 낮은 외부전원전압에서도 승압수단에 의해 내부전원전압이 상승될 수 있으므로 종래의 높은 외부전원전압이 인가됨에 따른 반도체소자의 특성 및 신뢰성을 저하시키지 않으면서 신뢰성 검사가 가능하다.

본 발명은 상기 일 실시예의 한하지 않으며 당분야에 통상의 지식을 가진 당업자에게는 검사목적에 따라 상기 승압수단의 문턱전압레벨을 변동할 수 있으며 그것은 승압수단의 사용갯수에 따라 여러 레벨로 실현가능함을 알 수 있다. 단, 제1승압수단의 승압소자에 비해 제2승압수단의 승압소자는 적어도 1개 이상이 작게 구성되어야 함은 본 발명의 상세한 설명에 의해 지적된 바와 같다.

Claims

외부전원전압을 일정한 전압으로 낮추는 내부전원발생수단 장치를 사용하는 반도체장치에 있어서, 레퍼런스 전위를 발생하는 밴드갭 레퍼런스, 상기 레퍼런스 전위가 입력단으로 입력되어 일정한 내부전원전압(Vint)을 출력하는 제1차동증폭기 및 상기 레퍼런스 전위가 입력단으로 입력되어 기준전압(Vref)을 출력하는 제2차동증폭기로 구성되고, 그 각각이 외부전원전압에 의해 바이어스 되는 내부전원 발생수단과; 상기 제1차동증폭기에 연결된 외부전원전압단과 상기 제1차동증폭기의 출력단 사이에 연결되어 내부전원전압을 승압하는 제1승압수단; 상기 제1승압수단과 병렬로 연결되어 트리거신호를 받아 낮은 외부전원전압으로도 정상적인 내부전원전압의 승압을 이루는 제2승압수단; 내부전원전압이 입력되는 제1n-채널 MOS소자에 비해 기준전압이 입력되는 제2n-채널 MOS소자의 바이어스 전류가 크도록 설계된 차동증폭기로 구성되어, 상기 승압수단에 의해 승압되는 내부전원전압의 변화를 기준전압과 비교하여 논리레벨로 출력하는 비교기; 및 상기 비교기의 논리레벨을 트리거전위로 변위하는 구동수단을 구비하여 이루어진 것을특징으로 하는 반도체 장치의 내부전원발생회로.
제1항에 있어서, 상기 제1 및 제2승압수단은 게이트-드레인 공통접속 P채널 MOS소자로 이루어진 승압소자들을 직렬 연결하여 구성한 것을 특징으로 하는 반도체 장치의 내부전원 발생회로.
제1항 및 제2항 중 어느 한 항에 있어서, 상기 제2승압수단은 P채널 MOS소자로 이루어진 스위칭 소자와 직렬로 연결되고, 제1승압수단을 구성하는 승압소자들 보다 적어도 1대가 적은 승압소자들로 이루어진 것을 특징으로 하는 반도체 장치의 내부전원 발생회로.