KR940011652B1 - 점화 리세트 회로 - Google Patents

점화 리세트 회로 Download PDF

Info

Publication number
KR940011652B1
KR940011652B1 KR1019860005644A KR860005644A KR940011652B1 KR 940011652 B1 KR940011652 B1 KR 940011652B1 KR 1019860005644 A KR1019860005644 A KR 1019860005644A KR 860005644 A KR860005644 A KR 860005644A KR 940011652 B1 KR940011652 B1 KR 940011652B1
Authority
KR
South Korea
Prior art keywords
circuit
transistor
reset
bistable
reset circuit
Prior art date
Application number
KR1019860005644A
Other languages
English (en)
Other versions
KR870001505A (ko
Inventor
로이드 죤즈 키이스
Original Assignee
플레시 세미콘덕터즈 리미팃드
지이 코케인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플레시 세미콘덕터즈 리미팃드, 지이 코케인 filed Critical 플레시 세미콘덕터즈 리미팃드
Publication of KR870001505A publication Critical patent/KR870001505A/ko
Application granted granted Critical
Publication of KR940011652B1 publication Critical patent/KR940011652B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

점화 리세트 회로
제 1 도는 점화 리세트 회로이다.
* 도면의 주요부분에 대한 부호의 설명
1-4 : 트랜지스터 5,6 : 다이오우드
7,8 : 전원도체 9,10 : 절점
11,12 : n채널 트랜지스터 13 : p채널 트랜지스터
14,15 : 인버터 16 : 트랜지스터
17-20 : 트랜지스터 21,22 : 커패시터
이 발명은 점화(power-on) 리세트 회로에 관한 것이다. 이 발명은 특히 CMOS 집적회로 및 그밖의 용도에 사용되는 점화 리세트 회로 장치에 관한 것이다.
점화 리세트 회로의 용도는 논리소자 및 기억소자들에 인가되는 전원전압이 극히 낮은 값으로부터 증가될 때 이러한 소자들을 초기설정 즉, 지정된 초기상태로 설정하는 것이다. 이를 실행하려면, 리세트회로 자체가 지정된 상태에서 기동되어야 한다. 리세트회로는 계산기와 전자식 전화기등에 이용된다.
리세트회로의 최소 동작전압은 열거된 회로망의 동작전압범위의 함수이다. 리세트회로의 동작전압이 너무 높더라도 논리소자 및 기억소자에는 여전히 상용 전압이 공급되며, 대부분의 응용에 있어서 리세트회로의 최소 동작전압이 낮을수록 기억소자가 기억된 정보를 유지하는 시간은 길어진다.
리세트회로를 크게 나누면 두가지가 있는데, 그중 하나는 전원전압이 급격히 증가하므로 리세트상태를 정하기 위해 커패시터를 사용한다는 특징이 있고, 다른 하나는 전원전압의 증가 또는 감소속도가 느리므로 어떤 유형의 레벨 검출회로가 필요하다는 특징이 있다. 변화속도가 느린 전원전압에 맞추어 설계되는 회로는 커패시터를 첨가하기만 하면 변화속도가 급격한 전원전압에도 이용될 수 있도록 손쉽게 변경될 수 있게 되어 있다.
저속변화의 전원전압에 맞게 설계된 어떤 종래의 리세트회로에서는 검출전압 값이 n 및 p채널 트랜지스터 임계전압의 합에 이 트랜지스터와 직렬인 다이오우드의 임계전압을 포함하는 나머지 값을 더한 것으로 정해진다. 이러한 리세트회로는 통상 임계합(sum-of-threshold) 회로라고 불리운다. 그러나, 기억소자들은 대개 이러한 임계합 전압의 절반보다 낮은 전압을 공급하도록 되어 있으므로, 이러한 리세트회로의 최소동작전압이 너무 높아지는 경향이 있다.
이 발명에 따르면, 집적회로 점화 리세트 회로 장치가 트랜지스터 쌍안정회로로 구성되고, 이 회로의 트랜지스터들의 크기가 동일하지 않아서 상기 쌍안정회로는 점화 리세트 회로 장치에 인가되는 전원전압이 실질적으로 0값으로부터 증가되기 시작할때 두가지 안정상태중 하나의 소정상태로 설정되는 특징이 있다.
또한 이 발명에 따르면, 집적회로 점화 리세트 점화 장치가 쌍안정회로와 상기 쌍안정회로의 어느 출력과 리세트회로의 전원도체 하나 사이의 도선을 제공하도록 배열된 전류 미러(mirror) 회로를 포함하는데, 상기 도선에 흐르는 전류값은, 리세트회로에 인가되는 전원전압이 실질적으로 0값으로부터 증가할때, 최소한 상기 전원전압이 소정값을 초과하기 전까지는 상기 쌍안정회로 출력의 전위를 실질적으로 상기 전원도체 하나의 전위로 유지하기에 충분하다.
더우기 이 발명에 따르면, 집적회로 점화 리세트 회로 장치가 쌍안정회로와 전류 미러회로를 포함하는데, 쌍안정회로는, 상기 쌍안정회로의 트랜지스터 소자에서의 누설전류가 점화 리세트 회로에 인가되는 전원전압이 실질적으로 0값으로부터 증가되기 시작할때 상기 쌍안정회로를 두가지 안정상태중 하나의 소정 상태로 설정되는 특성이 있고, 전류 미러회로는 상기 쌍안정회로의 어느 출력과 리세트회로의 전원도체 하나 사이의 도선을 제공하도록 배열되고, 상기 도선에 흐르는 전류값은, 상기 전원전압이 실질적으로 0값으로부터 증가할때, 최소한 상기 전원전압이 소정값을 초과하기전 까지는 상기 쌍안정회로 출력의 전위를 실질적으로 상기 전원도체 하나의 전위로 유지하기에 충분하므로, 상기 쌍안정회로를 상기 소정상태로 설정하는 특징이 있다.
이하 첨부한 도면들을 참조하여 이 발명의 실시예에 대하여 상세하게 설명하면 다음과 같다.
도면을 참조하면, 점화 리세트 회로는 트랜지스터(1-4)와, 다이오우드(5),(6)를 포함하고 있는데, 이들이 연결되어 쌍안정회로를 이루고 전원도체(7)(8)에 의해 전압인가되도록 연결되었다. 쌍안정회로의 제 1 안정상태에서는, 동작시에, 접점 또는 결점(9)이 정전원도체(7)의 전압에 가까운 높은 상태로, 접점 또는 절점(10)이 0전원도체(8)의 전압에 가까운 낮은 상태로 되고, 제 2 안정상태에서는 절점(9)이 낮은 상태로 되고 절점(10)이 높은 상태로 된다.
도면에서는 트랜지스터의 채널 측정치를 미크론 단위로 표시한 바와 같이 p채널 트랜지스터(1)(2)의 채널들은 길이가 동일하지만, 트랜지스터(1)의 채널은 트랜지스터(2)의 채널보다 폭이 훨씬 넓다. 즉, 표시된 바와 같이, 트랜지스터(1)의 채널은 넓이가 40미크론이고 길이가 8미크론이다. 또한, n채널 트랜지스터(3)(4)의 채널들에 있어서, 트랜지스터(4)의 채널은 트랜지스터(3)의 채널보다 폭이 훨씬 넓다. 이러한 불균형에 의해, 만야기 전원도체(7)와 (8)사이의 공급전압이 0에서부터 서서히 증가하면, 트랜지스터 이득과 누설전류들에 있어서의 불균형까지 합쳐져서 쌍안정회로를 전술한 안정상태들중 제 1 안정상태가 되게하여, 절점(9)이 높은 상태로 되고 절점(10)이 낮은 상태로 된다.
다른 두개의 n채널 트랜지스터(11)와 (12)가 전류 미러회로를 이루어 전류 I2를 p채널 트랜지스터(13)에 의해 정해지는 전류 I3값에 거의 일치하게 끌어당기는데, 트랜지스터(13)는 저전류 저이득 소자이다.
공급전압의 값들이 트랜지스터(2)와 다이오우드(6)의 임계전압의 합보다 낮고 누설전류가 발현하는 전압값 보다 높은 시점에서, 전류 I2값이 전류 I1값 보다 세어져서 트랜지스터(2)와 다이오우드(6)를 도통시키므로, 절점(10)이 낮은 상태로 된다.
따라서, 공급전압이 0에서 서서히 상승하면, 트랜지스터들(1-4)의 누설전류들이 처음에 쌍안정회로를 일정상태로 설정해서 절점(10)이 낮은 상태로 되게 한다. 공급전압이 약간 높아지는 시점에서, 전류 미러회로가 절점(10)을 낮은 상태로 유지하게 한다. 공급전압 값이 트랜지스터(2)와 그밖의 다이오우드(6)의 임계값의 합을 초과하면, 쌍안정회로 자체의 상태가 절점(10)의 상태를 높은 상태 또는 낮은 상태로 되도록 결정한다. 결점(10)으로부터의 출력은 가령, 인버터(14)와 (15)를 통해, 리세트신호로 이용될 수 있으며, 이 리세트신호는 쌍안정회로를 일정 상태로 설정해서 절점(10)이 높은 상태로 되게 함으로써 즉, 절점(9)의 적절한 논리입력에 의해서 제거될 수도 있다.
이 논리입력은 트랜지스터(16)에 의해 인가되는데, 트랜지스터(16)가 도통하면, 리세트신호는, 공급전압이 전단락에서 설명된 임계값의 합을 초과할때 제거된다. 트랜지스터(2)의 임계전압이 I볼트이고 다이오우드(6)의 임계전압이 0.5볼트이므로, 쌍안정회로의 상태를 변화시키는 공급전압의 값은 1.5볼트가 된다. 이와 비교해서, 공지된 임계합 리세트회로는 2볼트 보다 높은 공급전압에서 동작하고, 직렬 다이오우드까지 추가하면 그 동작전압은 2.5볼트를 초과하게 된다.
리세트상태를 제거하는 입력이 나타날 수 있는 경우는 계산기의 누름버튼을 조작할때 또는 전화기의 키패드(keypad)를 조작할 경우이다. 또는 이 리세트회로와, 도면에 나타낸 바와 같이, 트랜지스터(16)에 연결된 출력이 전원도체(7)와 (8)사이의 공급전압이 2.5볼트가 될때 변화되게 설계된, 트랜지스터(17-20)로 된 종래의 임계합 회로로부터의 결합하는 방법도 있다. 트랜지스터(17)에 연결된 입력이 전원도체(8)에 연결되면, 결합된 임계합 회로로부터의 출력은, 공급전압이 2.5볼트를 초과할 때까지 리세트상태를 유지하지만, 공급전압이 강하되는 경우에는 1.5볼트 보다 낮아질 때까지는 리세트상태를 제공하지 않는다. 다시말해서 이 회로는 히스테리시스를 나타낸다.
트랜지스터(17)로, 전술한 바와 같이, 입력이 가해지면, 공급전압이 2.5볼트를 초과한 경우에는 리세트상태의 제거가 허용되지만, 공급전압이 1.5볼트 보다 낮게 떨어지기까지는 리세트상태를 다시 만들수 없다.
만일 트랜지스터(17)로의 입력을 인버터(15)의 출력에서 끌어왔다면, 트랜지스터(17)가 0볼트 전원도체(8)에 연결된 것과 거의 같은 동작이 일어나지만, 예외적으로, 상승 공급전압에 의해 리세트상태가 일단 전환되므로 트랜지스터(18),(19) 및 (20)이 실질적으로 전류를 전혀 통과시킬 수 없다. 이에따라 낮으면서도 유효한 공급전압의 임계범위에 있어서 점화 리세트 회로 장치의 전류소비는 최소화 된다.
커패시터(21)(22)는 공급전압이 0볼트에서 급격히 상승될때 점화 리세트 회로 장치가 리세트상태로 개시되게 한다.

Claims (2)

  1. 서로 연결되어 쌍안정회로를 형성하는 p-채널 트랜지스터와 한쌍의 n-채널 트랜지스터 및 리세트회로의 전원도체와 쌍안정회로의 출력 사이에서 쌍안정회로의 트랜지스터들의 하나와 병열로 하나의 트랜지스터를 통해 전류 통로를 제공하도록 배열된 전류 미러회로로 구성된 집적회로 점화 리세트 회로로서, 전원전압이 실질적으로 0값으로부터 증가할 때 처음에는 상기 전원도체와 출력 사이에서의 누설전류가, 이어서 상기 전류 미러회로가 작동하기 시작할 때 상기 전류통로를 제공하는 트랜지스터내에 흐르는 전류값이, 적어도 상기 전원전압이 소정의 값을 초과하기 전까지는 실질적으로 상기 전원도체의 전위로 상기 쌍안정회로의 출력의 전위를 유지하기에 충분한, 집적회로 점화 리세트 회로.
  2. 제 1 항에 있어서, 상기 쌍안정회로의 트랜지스터들의 하나의 채널폭이 쌍안정회로 내의 같은 도전율 타입의 다른 트랜지스터의 채널폭보다 넓은 집적회로 점화 리세트 회로.
KR1019860005644A 1985-07-24 1986-07-12 점화 리세트 회로 KR940011652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB858518692A GB8518692D0 (en) 1985-07-24 1985-07-24 Power-on reset circuit arrangements
GB8518692 1985-07-24

Publications (2)

Publication Number Publication Date
KR870001505A KR870001505A (ko) 1987-03-14
KR940011652B1 true KR940011652B1 (ko) 1994-12-23

Family

ID=10582785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005644A KR940011652B1 (ko) 1985-07-24 1986-07-12 점화 리세트 회로

Country Status (8)

Country Link
US (1) US4698531A (ko)
EP (1) EP0211553B1 (ko)
JP (1) JP2568398B2 (ko)
KR (1) KR940011652B1 (ko)
AT (1) ATE97770T1 (ko)
DE (1) DE3689322T2 (ko)
GB (2) GB8518692D0 (ko)
ZA (1) ZA865416B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783606A (en) * 1987-04-14 1988-11-08 Erich Goetting Programming circuit for programmable logic array I/O cell
US4812679A (en) * 1987-11-09 1989-03-14 Motorola, Inc. Power-on reset circuit
US4885476A (en) * 1989-03-06 1989-12-05 Motorola, Inc. Power-on reset circuit
US5030845A (en) * 1989-10-02 1991-07-09 Texas Instruments Incorporated Power-up pulse generator circuit
US5144159A (en) * 1990-11-26 1992-09-01 Delco Electronics Corporation Power-on-reset (POR) circuit having power supply rise time independence
IT1246755B (it) * 1990-12-28 1994-11-26 Sgs Thomson Microelectronics Circuito di pilotaggio veloce di un carico capacitivo per circuiti integrari, particolarmente memorie.
KR940004026Y1 (ko) * 1991-05-13 1994-06-17 금성일렉트론 주식회사 바이어스의 스타트업회로
US5309112A (en) * 1992-07-16 1994-05-03 Motorola, Inc. Switched-capacitor circuit power down technique
TW252238B (ko) * 1993-04-02 1995-07-21 Seiko Electron Co Ltd
JP3277410B2 (ja) * 1993-06-25 2002-04-22 ソニー株式会社 パワーオンリセット回路
JP3037031B2 (ja) * 1993-08-02 2000-04-24 日本電気アイシーマイコンシステム株式会社 パワーオン信号発生回路
JPH1098380A (ja) * 1996-09-24 1998-04-14 Mitsubishi Electric Corp Ｐｌｌ回路
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
US8536907B2 (en) * 2011-09-24 2013-09-17 Issc Technologies Corp. Power on reset signal generating apparatus and method
US9397654B2 (en) 2014-10-09 2016-07-19 Qualcomm Incorporated Low power externally biased power-on-reset circuit
US9473114B1 (en) * 2015-04-15 2016-10-18 Arm Limited Power-on-reset detector

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011754A (ko) * 1973-06-04 1975-02-06
US4023050A (en) * 1976-05-10 1977-05-10 Gte Laboratories Incorporated Logic level converter
US4216395A (en) * 1978-01-16 1980-08-05 Bell Telephone Laboratories, Incorporated Detector circuitry
IT1139929B (it) * 1981-02-06 1986-09-24 Rca Corp Circuito generatore di impulsi utilizzante una sorgente di corrente
JPS5845695A (ja) * 1981-09-10 1983-03-16 Nec Corp 絶縁ゲ−ト型記憶回路
US4591745A (en) * 1984-01-16 1986-05-27 Itt Corporation Power-on reset pulse generator

Also Published As

Publication number Publication date
GB8617600D0 (en) 1986-08-28
JP2568398B2 (ja) 1997-01-08
DE3689322T2 (de) 1994-03-17
KR870001505A (ko) 1987-03-14
DE3689322D1 (de) 1994-01-05
EP0211553A1 (en) 1987-02-25
GB8518692D0 (en) 1985-08-29
ATE97770T1 (de) 1993-12-15
EP0211553B1 (en) 1993-11-24
JPS6238026A (ja) 1987-02-19
US4698531A (en) 1987-10-06
GB2179220B (en) 1988-10-26
GB2179220A (en) 1987-02-25
ZA865416B (en) 1987-02-25

Similar Documents

Publication Publication Date Title
KR940011652B1 (ko) 점화 리세트 회로
EP0157905B1 (en) Semiconductor device
US4013902A (en) Initial reset signal generator and low voltage detector
KR900006946B1 (ko) 전원 어댑터 시스템
US4806789A (en) Power select circuit
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
US5166546A (en) Integrated circuit for generating a reset signal
JPS62217714A (ja) 高電圧検出回路
US5327072A (en) Regulating circuit for a substrate bias voltage generator
IE54336B1 (en) Volgate level detecting circuitry
US5349244A (en) Initialization circuit for memory registers
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
KR920008044B1 (ko) 파워-온 검출회로
KR20060091077A (ko) 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼
US4594688A (en) Power supply circuit for flip-flop memory
EP0520070A4 (en) Low standby current intermediate dc voltage generator
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory
KR950010047B1 (ko) 반도체기판용 임피던스제어회로
KR950006961B1 (ko) 정전위발생용 반도체장치
KR100275986B1 (ko) 전압 발생 회로
KR0171056B1 (ko) 반도체 메모리장치의 전원 지연회로
KR0167261B1 (ko) 전원공급 제어회로
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
JP2848235B2 (ja) 半導体記憶装置用電源回路
KR100269619B1 (ko) 저전압 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee