CN109658957B - 一种应用于三维存储器的稳压器电路及三维存储器 - Google Patents

一种应用于三维存储器的稳压器电路及三维存储器 Download PDF

Info

Publication number
CN109658957B
CN109658957B CN201910171624.2A CN201910171624A CN109658957B CN 109658957 B CN109658957 B CN 109658957B CN 201910171624 A CN201910171624 A CN 201910171624A CN 109658957 B CN109658957 B CN 109658957B
Authority
CN
China
Prior art keywords
transistor
connecting end
voltage
current
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910171624.2A
Other languages
English (en)
Other versions
CN109658957A (zh
Inventor
杜含笑
刘飞
王颀
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910171624.2A priority Critical patent/CN109658957B/zh
Publication of CN109658957A publication Critical patent/CN109658957A/zh
Application granted granted Critical
Publication of CN109658957B publication Critical patent/CN109658957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

本申请公开了一种应用于三维存储器的稳压器电路及三维存储器，其中，所述应用于三维存储器的稳压器电路由放大模块、第一晶体管、第一电容和反馈分压模块构成，其中，所述放大模块用于对电压进行第一次放大，获得差分放大电压，差分放大电压经过第一晶体管的二次放大后形成输出电压输出；并且由于所述放大模块中存在有隔离单元，使得所述应用于三维存储器的稳压器电路在高频工作下，可以避免第一晶体管的源端被短接到其栅端形成二极管连接结构的情况，从而避免了提供工作电压的电源噪声通过二极管连接结构直接被二极管连接结构输出的情况，使得电源噪声可以被隔离单元和第一晶体管过滤，进而提升了稳压器电路的电源抑制比。

Description

一种应用于三维存储器的稳压器电路及三维存储器
技术领域
本申请涉及电路设计技术领域，更具体地说，涉及一种应用于三维存储器的稳压器电路及三维存储器。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。
三维存储器通常由形成于衬底上的存储器单元阵列(或称存储单元)和与存储器单元阵列连接的外围电路构成，外围电路中包括有多种不同的电荷泵(Charge Pump)和多种不同的稳压器(Regulator)电路，不同的电荷泵产生不同等级的电压，以给不同的稳压器电路提供工作电压；不同的稳压器电路产生不同的电压以用于存储器单元阵列的编写、擦除、读取和验证操作。在三维存储器正常工作时，由于三维存储器中的外部电路和存储器单元阵列均为数字电路，需要用到多个频率的时钟，并且工作频率较高。同时电荷泵作为供电电源，输出电压纹波较大，频率较高。另外由于外部电源布线需要遍布整个芯片版图，外部噪声影响较大，金属线上的电压损失较大。这些因素都将严重影响稳压器电路的输出电压，并增大电路框架和具体设计难度，因此需要提升现有技术中的稳压器的电源抑制比(PowerSupply Rejection Ratio，PSRR)。
发明内容
为解决上述技术问题，本申请提供了一种应用于三维存储器的稳压器电路及三维存储器，以实现提升稳压器电路的电源抑制比的目的。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种应用于三维存储器的稳压器电路，包括：放大模块、第一晶体管、第一电容和反馈分压模块；其中，
所述放大模块包括电流镜单元、隔离单元和电流产生及差分处理单元；
所述电流产生及差分处理单元包括第一连接端、第二连接端、第三连接端和第四连接端；所述隔离单元包括第五连接端、第六连接端、第七连接端和第八连接端；所述电流镜单元包括第九连接端、第十连接端和第十一连接端；所述第十一连接端用于接收工作电压；
所述第一连接端与所述第五连接端连接，所述第二连接端与所述第六连接端连接，所述第七连接端与所述第九连接端连接，所述第八连接端与所述第十连接端连接；所述第十一连接与所述第一晶体管的源极连接；
所述第一电容的一端接于所述第二连接端和第六连接端的连接节点；所述第一晶体管的栅极接于所述第八连接端与所述第十连接端的连接节点；所述第一晶体管的漏极与所述第一电容远离所述放大模块的一端连接；
所述反馈分压模块的第一输入端与所述第一晶体管的漏极连接，所述反馈分压模块的输出端与所述第三连接端连接，所述反馈分压模块的接地端与所述第四连接端连接；
所述电流产生及差分处理单元用于产生第一电流和第二电流，并对所述第一电流和第二电流分别进行差分处理后，通过所述第一连接端和第二连接端向所述隔离单元传输；所述第一电流和第二电流经过所述隔离单元后分别通过第九连接端和第十连接端向所述电流镜单元传输，经过所述电流镜单元处理后在所述第十连接端形成差分放大电压；所述差分放大电压经过所述第一晶体管放大后形成输出电压；
所述隔离单元用于隔离所述第一晶体管的栅极与所述第一电容的连接；
所述反馈分压模块用于通过所述第一输入端接收所述输出电压，并进行分压后产生反馈电压通过所述输出端向所述第三连接端传输。
可选的，所述隔离单元包括：第二晶体管和第三晶体管；
所述第二晶体管的栅极与所述第三晶体管的栅极连接，所述第二晶体管的源极作为所述第五连接端，所述第二晶体管的漏极作为所述第七连接端；
所述第三晶体管的源极作为所述第六连接端，所述第三晶体管的漏极作为所述第八连接端；
所述第二晶体管和第三晶体管均为N型场效应晶体管。
可选的，所述电流产生及差分处理单元包括第四晶体管、第五晶体管和第六晶体管；
所述第四晶体管的栅极用于接收第一参考电压，所述第四晶体管的源极接地作为所述第四连接端，所述第四晶体管的漏极与所述第五晶体管的源极和第六晶体管的源极均连接，所述第四晶体管用于根据所述第一参考电压产生第一电流和第二电流；
所述第五晶体管的漏极作为所述第一连接端，所述第五晶体管的栅极作为所述第三连接端；
所述第六晶体管的漏极作为所述第二连接端，所述第六晶体管的栅极用于接收第二参考电压，所述第五晶体管和第六晶体管用于对所述第一电流和第二电流进行差分处理；
所述第四晶体管、第五晶体管和第六晶体管均为N型场效应晶体管。
可选的，所述电流镜单元包括第七晶体管和第八晶体管；
所述第七晶体管的栅极与所述第八晶体管的栅极以及所述第七晶体管的漏极均连接，作为所述第九连接端；
所述第七晶体管的源极与所述第八晶体管的源极连接作为所述第十一连接端，所述第八晶体管的漏极作为所述第十连接端；
所述第七晶体管和第八晶体管均为P型场效应晶体管。
可选的，所述反馈分压模块包括第一电阻和第二电阻；
所述第一电阻的一端作为所述接地端，所述第一电阻远离所述接地端一端与所述第二电阻连接作为所述输出端；所述第二电阻远离所述输出端一侧作为所述第一输入端。
可选的，还包括：第二电容；
所述第二电容的一端与所述第一晶体管的漏极连接，所述第二电容远离所述第一晶体管一端与所述第一电阻和第二电阻的连接节点连接。
可选的，所述第一晶体管为P型场效应晶体管。
一种三维存储器，包括多个存储单元和与所述存储单元连接的外围电路；
所述外围电路中包括如上述任一项所述的应用于三维存储器的稳压器电路。
从上述技术方案可以看出，本申请实施例提供了一种应用于三维存储器的稳压器电路及三维存储器，其中，所述应用于三维存储器的稳压器电路由放大模块、第一晶体管、第一电容和反馈分压模块构成，其中，所述放大模块用于对电压进行第一次放大，获得差分放大电压，差分放大电压经过第一晶体管的二次放大后形成输出电压输出；并且由于所述放大模块中存在有隔离单元，使得所述应用于三维存储器的稳压器电路在高频工作下，可以避免第一晶体管的源端被短接到其栅端形成二极管连接结构的情况，从而避免了提供工作电压的电源噪声通过二极管连接结构直接被二极管连接结构输出的情况，使得电源噪声可以被隔离单元和第一晶体管过滤，进而提升了稳压器电路的电源抑制比。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的稳压器电路的电路结构示意图；
图2为本申请的一个实施例提供的一种稳压器电路的电路结构示意图；
图3为本申请的另一个实施例提供的一种稳压器电路的电路结构示意图；
图4为本申请的一个可选实施例提供的一种稳压器电路的电路结构示意图。
具体实施方式
正如背景技术所述，现有技术中的稳压器电路的电源噪声的抑制能力很差。下面对现有技术中的稳压器电路进行具体说明，参考图1，图1为现有技术中的稳压器电路的连接示意图，该稳压器电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、放大晶体管、第一电阻、第二电阻和第一电容构成，其具体连接关系参考图1，其中，第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管构成了第一级放大单元，第一级放大单元在工作电压VDD的驱动下形成第一级电压由pgate节点向放大晶体管传输，放大晶体管对第一级电压进行二次放大后由vout向负载输出。在图1中，pmir表示电路内部节点，vref和vn均为参考电压，分别用于偏置第三晶体管和第一晶体管。GND表示接地；第一电阻和第二电阻构成了一个反馈电压形成单元，用于将vout节点的输出电压进行分压后形成反馈电压vfb向第二晶体管的栅极传输，以使第一级放大单元可以根据反馈电压vfb的大小调节稳压器电路输出的电压幅值。
第一电容作为稳压器电路的密勒电容存在，通过放大输入电容来起作用，可以使得电路的等效输入电容增大(1+Av)倍，Av为电路的电压增益。
但在实际应用过程中，由于稳压器电路通常工作在高频状态下，使得第一电容被视为短路状态，因此输出晶体管的漏极将会在这种情况下被短接到期栅极，形成二极管连接的结构。这种二极管连接的结构对电源噪声的抑制能力很差，电源噪声会直接通过该二极管连接的放大晶体管传输到稳压器电路的输出。因此，该稳压器电路的电源抑制比很低。
有鉴于此，本申请实施例提供了一种稳压器电路，包括：放大模块、第一晶体管、第一电容和反馈分压模块；其中，
所述放大模块包括电流镜单元、隔离单元和电流产生及差分处理单元；
所述电流产生及差分处理单元包括第一连接端、第二连接端、第三连接端和第四连接端；所述隔离单元包括第五连接端、第六连接端、第七连接端和第八连接端；所述电流镜单元包括第九连接端、第十连接端和第十一连接端；所述第十一连接端用于接收工作电压；
所述第一连接端与所述第五连接端连接，所述第二连接端与所述第六连接端连接，所述第七连接端与所述第九连接端连接，所述第八连接端与所述第十连接端连接；所述第十一连接与所述第一晶体管的源极连接；
所述第一电容的一端接于所述第二连接端和第六连接端的连接节点；所述第一晶体管的栅极接于所述第八连接端与所述第十连接端的连接节点；所述第一晶体管的漏极与所述第一电容远离所述放大模块的一端连接；
所述反馈分压模块的第一输入端与所述第一晶体管的漏极连接，所述反馈分压模块的输出端与所述第三连接端连接，所述反馈分压模块的接地端与所述第四连接端连接；
所述电流产生及差分处理单元用于产生第一电流和第二电流，并对所述第一电流和第二电流分别进行差分处理后，通过所述第一连接端和第二连接端向所述隔离单元传输；所述第一电流和第二电流经过所述隔离单元后分别通过第九连接端和第十连接端向所述电流镜单元传输，经过所述电流镜单元处理后在所述第十连接端形成差分放大电压；所述差分放大电压经过所述第一晶体管放大后形成输出电压；
所述隔离单元用于隔离所述第一晶体管的栅极与所述第一电容的连接；
所述反馈分压模块用于通过所述第一输入端接收所述输出电压，并进行分压后产生反馈电压通过所述输出端向所述第三连接端传输。
所述放大模块用于对电压进行第一次放大，获得差分放大电压，差分放大电压经过第一晶体管的二次放大后形成输出电压输出；并且由于所述放大模块中存在有隔离单元，使得所述应用于三维存储器的稳压器电路在高频工作下，可以避免第一晶体管的源端被短接到其栅端形成二极管连接结构的情况，从而避免了提供工作电压的电源噪声通过二极管连接结构直接被二极管连接结构输出的情况，使得电源噪声可以被隔离单元和第一晶体管过滤，进而提升了稳压器电路的电源抑制比。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种稳压器电路，如图2所示，包括：放大模块10、第一晶体管M1、第一电容C1和反馈分压模块20；其中，
所述放大模块10包括电流镜单元11、隔离单元12和电流产生及差分处理单元13；
所述电流产生及差分处理单元13包括第一连接端L1、第二连接端L2、第三连接端L3和第四连接端L4；所述隔离单元12包括第五连接端L5、第六连接端L6、第七连接端L7和第八连接端L8；所述电流镜单元11包括第九连接端L9、第十连接端L10和第十一连接端L11；所述第十一连接端L11用于接收工作电压；
所述第一连接端L1与所述第五连接端L5连接，所述第二连接端L2与所述第六连接端L6连接，所述第七连接端L7与所述第九连接端L9连接，所述第八连接端L8与所述第十连接端L10连接；所述第十一连接与所述第一晶体管M1的源极连接；
所述第一电容C1的一端与所述第二连接端L2和第六连接端L6的连接节点；所述第一晶体管M1的栅极接于所述第八连接端与所述第十连接端L10的连接节点；所述第一晶体管M1的漏极与所述第一电容C1远离所述放大模块10的一端连接；
所述反馈分压模块20的第一输入端与所述第一晶体管M1的漏极连接，所述反馈分压模块20的输出端与所述第三连接端L3连接，所述反馈分压模块20的接地端与所述第四连接端L4连接；
所述电流产生及差分处理单元13用于产生第一电流和第二电流，分别通过所述第一连接端L1和第二连接端L2向所述隔离单元12传输；所述第一电流和第二电流经过所述隔离单元12后分别通过第九连接端L9和第十连接端L10向所述电流镜单元11传输，经过所述电流镜单元11处理后在所述第十连接端L10形成差分放大电压；所述差分放大电压经过所述第一晶体管M1放大后形成输出电压；
所述隔离单元12用于隔离所述第一晶体管M1的栅极与所述第一电容C1的连接；
所述反馈分压模块20用于通过所述第一输入端接收所述输出电压，并进行分压后产生反馈电压Vfb通过所述输出端向所述第三连接端L3传输。
在图2中，标号VDD表示所述工作电压，Vout表示所述应用于三维存储器的稳压器电路的输出电压端。
在本实施例中，所述放大模块10用于对电压进行第一次放大，获得差分放大电压，差分放大电压经过第一晶体管M1的二次放大后形成输出电压输出；并且由于所述放大模块10中存在有隔离单元12，使得所述应用于三维存储器的稳压器电路在高频工作下，可以避免第一晶体管M1的源端被短接到其栅端形成二极管连接结构的情况，从而避免了提供工作电压的电源噪声通过二极管连接结构直接被二极管连接结构输出的情况，使得电源噪声可以被隔离单元12和第一晶体管M1过滤，进而提升了稳压器电路的电源抑制比。
可行的，所述第一晶体管M1为P型场效应晶体管。
本申请的一个实施例提供了一种可行的隔离单元12、电流产生及差分处理单元13、电流镜单元11和反馈分压模块20的可行结构，参考图3，所述隔离单元12包括：第二晶体管M2和第三晶体管M3；
所述第二晶体管M2的栅极与所述第三晶体管M3的栅极连接，所述第二晶体管M2的源极作为所述第五连接端L5，所述第二晶体管M2的漏极作为所述第七连接端L7；
所述第三晶体管M3的源极作为所述第六连接端L6，所述第三晶体管M3的漏极作为所述第八连接端L8；
所述第二晶体管M2和第三晶体管M3均为N型场效应晶体管。
所述电流产生及差分处理单元13包括第四晶体管M4、第五晶体管M5和第六晶体管M6；
所述第四晶体管M4的栅极用于接收第一参考电压Vn，所述第四晶体管M4的源极接地作为所述第四连接端L4，所述第四晶体管M4的漏极与所述第五晶体管M5的源极和第六晶体管M6的源极均连接，所述第四晶体管M4用于根据所述第一参考电压Vn产生第一电流和第二电流；
所述第五晶体管M5的漏极作为所述第一连接端L1，所述第五晶体管M5的栅极作为所述第三连接端L3；
所述第六晶体管M6的漏极作为所述第二连接端L2，所述第六晶体管M6的栅极用于接收第二参考电压Vref，所述第五晶体管M5和第六晶体管M6用于对所述第一电流和第二电流进行差分处理；
所述第四晶体管M4、第五晶体管M5和第六晶体管M6均为N型场效应晶体管。
所述电流镜单元11包括第七晶体管M7和第八晶体管M8；
所述第七晶体管M7的栅极与所述第八晶体管M8的栅极以及所述第七晶体管M7的漏极均连接，作为所述第九连接端L9；
所述第七晶体管M7的源极与所述第八晶体管M8的源极连接作为所述第十一连接端L11，所述第八晶体管M8的漏极作为所述第十连接端L10；
所述第七晶体管M7和第八晶体管M8均为P型场效应晶体管。
所述反馈分压模块20包括第一电阻和第二电阻；
所述第一电阻的一端作为所述接地端，所述第一电阻远离所述接地端一端与所述第二电阻连接作为所述输出端；所述第二电阻远离所述输出端一侧作为所述第一输入端。
所述反馈分压模块20用于将Vout端输出的电压进行分压后形成反馈电压Vfb向第五晶体管M5的栅极传输。当负载发生变化时，会影响稳压器电路的输出电压的大小，由输出电压分压获得的反馈电压Vfb的大小也随之变化，从而使得稳压器电路可以根据反馈电压Vfb的变化调整输出电压的大小。
例如：当负载由空载向满载变化时，稳压器电路的输出电压变小，导致反馈电压Vfb随之变小，此时节点Pmir的电压上升，第一晶体管的栅极电压下降，最终使得第一晶体管输出的输出电压向上拉升，从而使得稳压器电路的输出电压保持恒定，以满足负载需求。
在图3所示的结构中，为了保证稳压器电路的电源抑制比得到在高频下的大幅提升，第二晶体管M2和第三晶体管M3最好调试在饱和区，这样经过隔离单元12的有效隔离，可以有效抑制电源噪声直接通过第八晶体管M8以及第一电阻和第一电容C1进行输出。
而要保证第二晶体管M2和第三晶体管M3在大部分正常工作状态下处于饱和区可以通过调整N型场效应管的尺寸来实现，最好能够实现在负载为空时通过调节第一参考电压Vn的适当取值、以及晶体管长宽比的适当取值来调试出VDS(M2)＞VGS(M2)-VTH(M2)，使得第一晶体管M1和第二晶体管M2工作在饱和区，其中VDS(M2)表示第二晶体管M2的源漏电压，VGS(M2)表示所述第二晶体管M2的栅源电压，VTH(M2)表示第二晶体管M2的截止电压；
而当负载从空载向满载跳变时，输出电压减小，第一晶体管M1的栅极的电压增大，VDS(M2)＝PGATE-V2(＝Vout)将变得更大，从而保证负载变大后第一晶体管M1和第二晶体管M2始终处于饱和区状态，有效提高该稳压器电路的电源抑制比；其中，PGATE表示第一晶体管M1的栅极电压，Vout表示所述输出电压，V2表示第二晶体管M2的源极电压。
由于隔离单元12的存在使得所述应用于三维存储器的稳压器电路的稳定性和零极点分布有所改变，因此在上述实施例的基础上，在本申请的另一个实施例中，如图4所示，所述应用于三维存储器的稳压器电路还包括：第二电容C2；
所述第二电容C2的一端与所述第一晶体管M1的漏极连接，所述第二电容C2远离所述第一晶体管M1一端与所述第一电阻和第二电阻的连接节点连接。
所述第二电容C2可以产生一个零点补偿系统的相位裕度。该零点和极点的位置分别如公式(1)和公式(2)所示；
Figure GDA0002853423220000101
其中，fz表示零点，C2表示所述第二电容C2的电容值，R2表示所述第二电阻的电阻值；
Figure GDA0002853423220000102
其中，fp表示极点，R1//R2表示第一电阻和第二电阻的并联电阻值。
从公式(1)和公式(2)中可以看出，零点永远小于极点。稳压器电路被补偿的相位裕度即为零点提高的相位裕度和极点降低的相位裕度差。当第二电阻的阻值远大于第一电阻的阻值时，零点和极点相距较远，因此可以将零点调节至系统带宽内，极点调节到系统带宽外，从而有效地提升了稳压器电路的相位裕度。
相应的，本申请实施例还提供了一种三维存储器，包括多个存储单元和与所述存储单元连接的外围电路；
所述外围电路中包括如上述任一实施例所述的稳压器电路。
综上所述，本申请实施例提供了一种应用于三维存储器的稳压器电路及三维存储器，其中，所述应用于三维存储器的稳压器电路由放大模块、第一晶体管、第一电容和反馈分压模块构成，其中，所述放大模块用于对电压进行第一次放大，获得差分放大电压，差分放大电压经过第一晶体管的二次放大后形成输出电压输出；并且由于所述放大模块中存在有隔离单元，使得所述应用于三维存储器的稳压器电路在高频工作下，可以避免第一晶体管的源端被短接到其栅端形成二极管连接结构的情况，从而避免了提供工作电压的电源噪声通过二极管连接结构直接被二极管连接结构输出的情况，使得电源噪声可以被隔离单元和第一晶体管过滤，进而提升了稳压器电路的电源抑制比。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种应用于三维存储器的稳压器电路，其特征在于，包括：放大模块、第一晶体管、第一电容和反馈分压模块；其中，
所述放大模块包括电流镜单元、隔离单元和电流产生及差分处理单元；
所述电流产生及差分处理单元包括第一连接端、第二连接端、第三连接端和第四连接端；所述隔离单元包括第五连接端、第六连接端、第七连接端和第八连接端；所述电流镜单元包括第九连接端、第十连接端和第十一连接端；所述第十一连接端用于接收工作电压；
所述第一连接端与所述第五连接端连接，所述第二连接端与所述第六连接端连接，所述第七连接端与所述第九连接端连接，所述第八连接端与所述第十连接端连接；所述第十一连接与所述第一晶体管的源极连接；
所述第一电容的一端接于所述第二连接端和第六连接端的连接节点；所述第一晶体管的栅极接于所述第八连接端与所述第十连接端的连接节点；所述第一晶体管的漏极与所述第一电容远离所述放大模块的一端连接；
所述反馈分压模块的第一输入端与所述第一晶体管的漏极连接，所述反馈分压模块的输出端与所述第三连接端连接，所述反馈分压模块的接地端与所述第四连接端连接；
所述电流产生及差分处理单元用于产生第一电流和第二电流，并对所述第一电流和第二电流分别进行差分处理后，通过所述第一连接端和第二连接端向所述隔离单元传输；所述第一电流和第二电流经过所述隔离单元后分别通过第九连接端和第十连接端向所述电流镜单元传输，经过所述电流镜单元处理后在所述第十连接端形成差分放大电压；所述差分放大电压经过所述第一晶体管放大后形成输出电压；
所述隔离单元用于隔离所述第一晶体管的栅极与所述第一电容的连接；
所述反馈分压模块用于通过所述第一输入端接收所述输出电压，并进行分压后产生反馈电压通过所述输出端向所述第三连接端传输；
所述隔离单元包括：第二晶体管和第三晶体管；
所述第二晶体管的栅极与所述第三晶体管的栅极连接，所述第二晶体管的源极作为所述第五连接端，所述第二晶体管的漏极作为所述第七连接端；
所述第三晶体管的源极作为所述第六连接端，所述第三晶体管的漏极作为所述第八连接端；
所述第二晶体管和第三晶体管均为N型场效应晶体管。
2.根据权利要求1所述的应用于三维存储器的稳压器电路，其特征在于，所述电流产生及差分处理单元包括第四晶体管、第五晶体管和第六晶体管；
所述第四晶体管的栅极用于接收第一参考电压，所述第四晶体管的源极接地作为所述第四连接端，所述第四晶体管的漏极与所述第五晶体管的源极和第六晶体管的源极均连接，所述第四晶体管用于根据所述第一参考电压产生第一电流和第二电流；
所述第五晶体管的漏极作为所述第一连接端，所述第五晶体管的栅极作为所述第三连接端；
所述第六晶体管的漏极作为所述第二连接端，所述第六晶体管的栅极用于接收第二参考电压，所述第五晶体管和第六晶体管用于对所述第一电流和第二电流进行差分处理；
所述第四晶体管、第五晶体管和第六晶体管均为N型场效应晶体管。
3.根据权利要求1所述的应用于三维存储器的稳压器电路，其特征在于，所述电流镜单元包括第七晶体管和第八晶体管；
所述第七晶体管的栅极与所述第八晶体管的栅极以及所述第七晶体管的漏极均连接，作为所述第九连接端；
所述第七晶体管的源极与所述第八晶体管的源极连接作为所述第十一连接端，所述第八晶体管的漏极作为所述第十连接端；
所述第七晶体管和第八晶体管均为P型场效应晶体管。
4.根据权利要求1所述的应用于三维存储器的稳压器电路，其特征在于，所述反馈分压模块包括第一电阻和第二电阻；
所述第一电阻的一端作为所述接地端，所述第一电阻远离所述接地端一端与所述第二电阻连接作为所述输出端；所述第二电阻远离所述输出端一侧作为所述第一输入端。
5.根据权利要求4所述的应用于三维存储器的稳压器电路，其特征在于，还包括：第二电容；
所述第二电容的一端与所述第一晶体管的漏极连接，所述第二电容远离所述第一晶体管一端与所述第一电阻和第二电阻的连接节点连接。
6.根据权利要求1所述的应用于三维存储器的稳压器电路，其特征在于，所述第一晶体管为P型场效应晶体管。
7.一种三维存储器，其特征在于，包括多个存储单元和与所述存储单元连接的外围电路；
所述外围电路中包括如权利要求1-6任一项所述的应用于三维存储器的稳压器电路。
CN201910171624.2A 2019-03-07 2019-03-07 一种应用于三维存储器的稳压器电路及三维存储器 Active CN109658957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910171624.2A CN109658957B (zh) 2019-03-07 2019-03-07 一种应用于三维存储器的稳压器电路及三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910171624.2A CN109658957B (zh) 2019-03-07 2019-03-07 一种应用于三维存储器的稳压器电路及三维存储器

Publications (2)

Publication Number Publication Date
CN109658957A CN109658957A (zh) 2019-04-19
CN109658957B true CN109658957B (zh) 2021-04-30

Family

ID=66123958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910171624.2A Active CN109658957B (zh) 2019-03-07 2019-03-07 一种应用于三维存储器的稳压器电路及三维存储器

Country Status (1)

Country Link
CN (1) CN109658957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648706B (zh) * 2019-09-02 2021-03-23 中国科学院微电子研究所 三维阻变存储器及其读出电路
CN116577691B (zh) * 2023-07-11 2023-10-20 麦斯塔微电子(深圳)有限公司 上电检测电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
CN103105883A (zh) * 2011-11-11 2013-05-15 中国科学院微电子研究所 具有负载检测电路及动态零点补偿电路的线性稳压器
CN103713682B (zh) * 2014-01-09 2015-08-26 上海华虹宏力半导体制造有限公司 低压差线性稳压器

Also Published As

Publication number Publication date
CN109658957A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
US11480986B2 (en) PMOS-output LDO with full spectrum PSR
KR100967261B1 (ko) 전압 조정기
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
US20040164789A1 (en) Low dropout regulator capable of on-chip implementation
US8054055B2 (en) Fully integrated on-chip low dropout voltage regulator
US11474550B2 (en) Dual loop voltage regulator utilizing gain and phase shaping
CN109658957B (zh) 一种应用于三维存储器的稳压器电路及三维存储器
WO2023011223A1 (zh) 一种电源抑制电路、芯片及通信终端
CN109947168A (zh) 一种低噪声低压差线性稳压器电路
CN114356008A (zh) 一种低压差线性稳压器
CN103955251A (zh) 一种高压线性稳压器
CN110825153B (zh) 高psrr的低压差线性稳压器
EP4033659B1 (en) Drive circuit and memory chip
EP4194991A1 (en) Transient boost circuit for ldo, chip system and device
KR101592500B1 (ko) 저전압 강하 레귤레이터
CN107547052B (zh) 嵌入式倍增器及运算放大器
Chong et al. A Flipped Voltage Follower based low-dropout regulator with composite power transistor
CN115079765B (zh) 线性稳压器及包括其的集成电路器件
CN213717928U (zh) 驱动电路及存储芯片
CN219958115U (zh) 稳压器、芯片和电子设备
CN110244811B (zh) 无需外接输出电容的调压器
CN108508960B (zh) 一种高电源抑制比的电源管理电路
US11476812B2 (en) Amplifying apparatus
CN115097893B (zh) 输出无外挂电容的ldo电路及mcu芯片
CN114840046B (zh) 一种基于电流密勒补偿的线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant