CN108508960B - 一种高电源抑制比的电源管理电路 - Google Patents

一种高电源抑制比的电源管理电路 Download PDF

Info

Publication number
CN108508960B
CN108508960B CN201810421698.2A CN201810421698A CN108508960B CN 108508960 B CN108508960 B CN 108508960B CN 201810421698 A CN201810421698 A CN 201810421698A CN 108508960 B CN108508960 B CN 108508960B
Authority
CN
China
Prior art keywords
field effect
circuit
effect transistor
drain electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810421698.2A
Other languages
English (en)
Other versions
CN108508960A (zh
Inventor
苏强
刘炽锋
奕江涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huizhi Microelectronics Co.,Ltd.
Original Assignee
Smarter Microelectronics Guangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smarter Microelectronics Guangzhou Co Ltd filed Critical Smarter Microelectronics Guangzhou Co Ltd
Priority to CN201810421698.2A priority Critical patent/CN108508960B/zh
Publication of CN108508960A publication Critical patent/CN108508960A/zh
Application granted granted Critical
Publication of CN108508960B publication Critical patent/CN108508960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例公开了一种高电源抑制比的电源管理电路包括:误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路;误差放大器电路分别与所述稳定性增强电路、电压缓冲级电路和输出级电路连接,电压缓冲级电路与输出级电路连接;误差放大器至少包括两连接支路,稳定性增强电路中至少包括两对接支路;通过两连接支路和两对接支路交汇处形成第一节点和第二节点;第一节点到第二节点形成前馈电路;通过改变前馈电路的特性和第二节点与交流地之间的等效电容的容量降低电源管理电路的共轭极点的品质因子,拓宽输出级电路的输出电流范围和负载电容范围。

Description

一种高电源抑制比的电源管理电路
技术领域
本发明涉及一种集成电路技术、微电子技术,尤其涉及一种高电源抑制比的电源管理电路。
背景技术
电源管理电路广泛应用于各类便携式电子设备中,随着芯片集成度的提高,目前多采用多个片内电压调节器,电压调节器可以为直流转直流电源DC/DC或LDO(Low DropoutRegulator,低压差线性稳压器)。独立为各子模块供电,这种供电方案不但能通过定制电源模块来独立地优化各子模块的电路性能,还可减小电源线间的串扰。但是,各模块对供电电源PSRR(Power Supply Rejection Ratio,电源抑制比)要求并没有降低,这是由于一方面芯片的系统复杂度越来越高;另一方面为降低成本及减少片外器件,LDO往往采用内部补偿,增加了PSRR的设计难度。
在现有技术中,采用传统的电流缓冲型密勒补偿可以极大地改善PSRR,但同时也存在明显的应用局限性。该方案在设计LDO电路时,以场效应管为例,局部场效应管的设计尺寸一般要和输出管的尺寸相当,甚至比输出管的尺寸还要大,这显然难以应用于负载电流范围和负载电容范围较大的LDO电路中。
发明内容
为解决上述技术问题,本发明实施例提供了一种高电源抑制比的电源管理电路。
本发明实施例的技术方案如下:
本发明实施例提供了一种高电源抑制比的电源管理电路。
所述电源管理电路包括:误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路;所述误差放大器电路分别与所述稳定性增强电路、所述电压缓冲级电路和所述输出级电路连接,所述电压缓冲级电路与所述输出级电路连接;
所述误差放大器至少包括两连接支路,所述稳定性增强电路中至少包括两对接支路;所述两连接支路中的一支路与所述两对接支路中的一支路连接,连接处形成第一节点,所述两连接支路中的另一支路与所述两对接支路中的另一支路连接,连接处形成第二节点;所述第一节点到所述第二节点形成前馈电路;
通过稳定性增强电路与所述前馈电路并联形成前馈电路的特性,并且通过稳定性增强电路形成第二节点与交流地之间的等效电容;
通过所述特性和所述等效电容降低所述电源管理电路的共轭极点的品质因子,拓宽所述输出级电路的输出电流范围。
作为一种实现方式,所述误差放大器电路包括:第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管、第七场效应管、第八场效应管和第九场效应管;
所述第一场效应管的栅极与第一直流电压源连接,所述第一场效应管的漏极、所述第二场效应管的源极和所述第三场效应管的源极共接,所述第二场效应管的栅极与所述输出级电路连接,所述第二场效应管的漏极、所述第六场效应管的源极和第四场效应管的漏极共接,所述第三场效应管的漏极、所述第七场效应管的源极和所述第五场效应管的漏极共接,所述第三场效应管的栅极与参考电压源连接,所述第四场效应管的栅极和所述第五场效应管的栅极分别与第三直流电压源连接,所述第六场效应管的栅极和所述第七场效应管的栅极分别与第二直流电压源连接,所述第六场效应管的漏极、所述第八场效应管的漏极、所述第八场效应管的栅极、所述第九场效应管的栅极和所述稳定性增强电路的第一端共接,所述第七场效应管的漏极、所述第九场效应管的漏极、所述稳定性增强电路的第二端和所述电压缓冲级电路共接,所述第七场效应管的源极通过所述第三电容与所述输出级电路连接;
其中,所述第六场效应管的漏极与所述稳定性增强电路的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述稳定性增强电路的第二端连接,连接处形成所述第二节点。
作为一种实现方式,所述前馈电路由所述第八场效应管和所述第九场效应管形成。
作为一种实现方式,所述稳定性增强电路包括:第一电容;
所述第一电容的第一端、所述第八场效应管的漏极、所述第八场效应管的栅极和所述第六场效应管的漏极共接;
所述第一电容的第二端、所述第九场效应管的漏极和所述第七场效应管的漏极共接;
其中,所述第六场效应管的漏极与所述第一电容的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述第一电容的第二端连接,连接处形成所述第二节点。
作为一种实现方式,所述稳定性增强电路包括:电阻和第二电容;
所述电阻的第一端、所述第八场效应管的漏极、所述第八场效应管的栅极和所述第六场效应管的漏极共接,所述电阻的第二端与所述第二电容的第一端连接,所述第二电容的第二端、所述第九场效应管的漏极和所述第七场效应管的漏极共接;或,
所述第二电容的第一端、所述第八场效应管的漏极、所述第八场效应管的栅极和所述第六场效应管的漏极共接,所述第二电容的第二端与所述电阻的第一端连接,所述电阻的第二端、所述第九场效应管的漏极和所述第七场效应管的漏极共接;
其中,所述第六场效应管的漏极与所述电阻的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述第二电容的第二端连接,连接处形成所述第二节点;或,
所述第六场效应管的漏极与所述第二电容的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述电阻的第二端连接,连接处形成所述第二节点。
作为一种实现方式,所述电压缓冲级电路包括:第十场效应管和第十一场效应管;
所述第十场效应管的栅极与第四直流电压源连接,所述第十场效应管的漏极、所述第十一场效应管的源极和所述输出级电路共接,所述第十一场效应管的栅极与所述误差放大器电路连接。
作为一种实现方式,所述输出级电路包括:第十二场效管、第一电阻和第二电阻;
所述第十二场效应管的栅极与所述电压缓冲级电路连接,所述第十二场效应管的漏极、所述第一电阻的第一端和所述误差放大器电路共接,所述第一电阻的第二端与所述第二电阻的第一端连接;
其中,所述第十二场效应管的漏极作为电压输出节点。
本发明实施例的高电源抑制比的电源管理电路包括:误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路;所述误差放大器电路分别与所述稳定性增强电路、所述电压缓冲级电路和所述输出级电路连接,所述电压缓冲级电路与所述输出级电路连接;所述误差放大器至少包括两连接支路,所述稳定性增强电路中至少包括两对接支路;所述两连接支路中的一支路与所述两对接支路中的一支路连接,连接处形成第一节点,所述两连接支路中的另一支路与所述两对接支路中的另一支路连接,连接处形成第二节点;所述第一节点到所述第二节点形成前馈电路;通过稳定性增强电路与所述前馈电路并联形成前馈电路的特性,并且通过稳定性增强电路形成第二节点与交流地之间的等效电容;通过所述特性和所述等效电容降低所述电源管理电路的共轭极点的品质因子,拓宽所述输出级电路的输出电流范围。通过为电源管理电路设置误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路,通过降低了电源管理电路的共轭极点的品质因子,明显地提高了稳定性,并且使高电源抑制比的电源管理电路能在更宽的负载电流范围、更宽的负载电容范围内保持稳定,更能适用于含有高电源抑制比的电源管理电路的系统中,从而提高了电源管理电路的电源抑制比。
附图说明
图1为本发明实施例一提供的一种高电源抑制比的电源管理电路的逻辑结构图;
图2为本发明实施例二提供的一种高电源抑制比的电源管理电路的示意图;
图3a为本发明实施例二提供的一种稳定性增强电路示意图;
图3b为本发明实施例二提供的一种稳定性增强电路示意图;
图4为一种现有技术采用电流缓冲型密勒补偿的LDO电路示意图;
图5为本发明实施例三提供的一种高电源抑制比的电源管理电路示意图;
图6为本发明实施例三提供的一种高电源抑制比的电源管理电路示意图;
图7为本发明实施例三提供的一种高电源抑制比的电源管理电路示意图;
图8为本发明实施例三提供的一种高电源抑制比的电源管理电路示意图。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容,下面结合附图对本发明实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本发明实施例。
图1为本发明实施例一提供的一种高电源抑制比的电源管理电路的逻辑示意图,如图1所示,所述电源管理电路包括:误差放大器电路101、稳定性增强电路102、电压缓冲级电路103和输出级电路104;所述误差放大器电路101分别与所述稳定性增强电路102、所述电压缓冲级电路103和所述输出级电路104连接,所述电压缓冲级电路103与所述输出级电路104连接;
本发明实施例中,稳定性增强电路102与电压缓冲级电路103均与误差放大器电路101的一支路连接。误差放大器电路101、电压缓冲级电路103和输出级电路104的正极都与工作电压源VDD连接,误差放大器电路101、电压缓冲级电路103和输出级电路104的负极都与公共接地端VSS连接。
所述误差放大器至少包括两连接支路,所述稳定性增强电路中至少包括两对接支路;所述两连接支路中的一支路与所述两对接支路中的一支路连接,连接处形成第一节点,所述两连接支路中的另一支路与所述两对接支路中的另一支路连接,连接处形成第二节点;所述第一节点到所述第二节点形成前馈电路。
在本发明实施例中,前馈电路为误差放大器电路101的一部分。
在本发明实施例中,本领域技术人员应当理解,交流地为交流通路中的参考地,即有交流变换量输入时的参考点。图1中的高电源抑制比电源管理电路的工作原理如下:
首先,通过稳定性增强电路102与前馈电路并联形成前馈电路的特性,这里的前馈电路的特性具体是,通过稳定性增强电路102与前馈电路并联改变了稳定性增强电路102与前馈电路并联前馈电路传递函数的频率响应特性。并且通过稳定性增强电路102形成第二节点与交流地之间的等效电容;
然后,通过前馈电路的特性和等效电容降低电源管理电路的共轭极点的品质因子,拓宽所述输出级电路的负载电流范围和负载电容范围,此处输出电流对应于输出级电路。
本发明实施例中,第一节点和第二节点之间存在有稳定性增强电路102,该稳定性增强电路102可由电容组成,也可由电容和电阻的组合构成,以单独一个电容为例,通过在电源管理电路中特定位置插入一个电容,相对于未插入该电容而言,改变了前馈电路的特性,同时也增大了第二节点与交流地之间的等效电容。
本发明实施例中的电源管理电路存在共轭极点,共轭极点的品质因子,品质因子即Q值,当Q值过高时,高电源抑制比电源管理电路的闭环增益曲线将产生尖峰,当其尖峰大于0dB时相位裕度难以保证,这时候环路的稳定性难以保证。本发明实施例提供的高电源抑制比电源管理电路通常应用于各种LDO电路中,通过引入稳定性增强电路,改变了前馈电路的特性,且增大了等效电容的容量,使得Q值降低。
本发明实施例的有益效果是,通过在电源管理电路设置误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路,通过降低了电源管理电路的共轭极点的品质因子,明显地提高了稳定性,并且使电源管理电路能在更宽的负载电流范围、更宽的负载电容范围内保持稳定,更能适用于对电源管理电路的高电源抑制比要求较高的复杂系统中,从而拓宽了电流缓冲型密勒补偿的适用范围。
图2为本发明实施例二提供的一种高电源抑制比的电源管理电路示意图,图2中的电源管理电路是在图1的电源管理电路基础上,图2示出了误差放大器电路101、稳定性增强电路102、电压缓冲级电路103和输出级电路104之间的具体连接关系。
所述误差放大器电路101包括:第一场效应管M1、第二场效应管M2、第三场效应管M3、第四场效应管M4、第五场效应管M5、第六场效应管M6、第七场效应管M7、第八场效应管M8和第九场效应管M9;
所述第一场效应管M1的栅极与第一直流电压源Vb1连接,所述第一场效应管M1的漏极、所述第二场效应管M2的源极和所述第三场效应管M3的源极共接,所述第二场效应管M2的栅极与所述输出级电路104连接,所述第二场效应管M2的漏极、所述第六场效应管M6的源极和第四场效应管M4的漏极共接,所述第三场效应管M3的漏极、所述第七场效应管M7的源极和所述第五场效应管M5的漏极共接,所述第三场效应管M3的栅极与参考电压源Vin连接,所述第四场效应管M4的栅极和所述第五场效应管M5的栅极分别与第三直流电压源Vb3连接,所述第六场效应管M6的栅极和所述第七场效应管M7的栅极分别与第二直流电压源Vb2连接,所述第六场效应管M6的漏极、所述第八场效应管M8的漏极、所述第八场效应管M8的栅极、所述第九场效应管M9的栅极和所述稳定性增强电路102的第一端共接,所述第七场效应管M7的漏极、所述第九场效应管M9的漏极、所述稳定性增强电路102的第二端和所述电压缓冲级电路103共接,所述第七场效应管M7的源极通过所述第三电容C1与所述输出级电路104连接;
其中,所述第六场效应管M6的漏极与所述稳定性增强电路102的第一端连接,连接处形成所述第一节点,所述第九场效应管M9的漏极与所述稳定性增强电路102的第二端连接,连接处形成所述第二节点。
本发明实施例中,所述前馈电路由所述第八场效应管M8和所述第九场效应管M9形成。
本发明实施例中,M1的源极、M8的源极和M9的源极均接电源VDD,M4的源极和M5的源极均接公共接地端VSS。
本发明实施例中,稳定性增强电路102提供两种不同的结构,且两种结构对本发明而言,产生相同的效果。
作为一种实现方式,所述稳定性增强电路102包括:第一电容Cq;
所述第一电容Cq的第一端、所述第八场效应管M8的漏极、所述第八场效应管M8的栅极和所述第六场效应管M6的漏极共接;
所述第一电容Cq的第二端、所述第九场效应管M9的漏极和所述第七场效应管M7的漏极共接;
其中,所述第六场效应管M6的漏极与所述第一电容Cq的第一端连接,连接处形成所述第一节点,所述第九场效应管M9的漏极与所述第一电容Cq的第二端连接,连接处形成所述第二节点。
作为一种实现方式,或所述稳定性增强电路102包括:电阻Rq和第二电容Cq2;
所述电阻Rq的第一端、所述第八场效应管M8的漏极、所述第八场效应管M8的栅极和所述第六场效应管M6的漏极共接,所述电阻Rq的第二端与所述第二电容Cq2的第一端连接,所述第二电容Cq2的第二端、所述第九场效应管M9的漏极和所述第七场效应管M7的漏极共接;或,
所述第二电容Cq2的第一端、所述第八场效应管M8的漏极、所述第八场效应管M8的栅极和所述第六场效应管M6的漏极共接,所述第二电容Cq2的第二端与所述电阻Rq的第一端连接,所述电阻Rq的第二端、所述第九场效应管M9的漏极和所述第七场效应管M7的漏极共接;
其中,所述第六场效应管M6的漏极与所述电阻Rq的第一端连接,连接处形成所述第一节点,所述第九场效应管M9的漏极与所述第二电容Cq2的第二端连接,连接处形成所述第二节点;或,
所述第六场效应管M6的漏极与所述第二电容Cq2的第一端连接,连接处形成所述第一节点,所述第九场效应管M9的漏极与所述电阻Rq的第二端连接,连接处形成所述第二节点。
图3为稳定性增强电路102的两种实现方式,图3a示出一种稳定性增强电路102,即第一电容Cq;图3b示出另一种稳定性增强电路102,即电阻Rq和第二电容Cq2串联。
本发明实施例以图3a为例,阐述本发明实施例提供的高电源抑制比电源管理电路的工作原理。高电源抑制比电源管理电路的共轭极点的Q值主要与MP和M7的跨导、负载电容、C1、第一节点与第二节点间的电容(或寄生电容)和误差放大器电路的输出节点(即M9/M7的漏极)与交流地之间的等效电容有关,这里误差放大器电路的输出节点即第二节点。
相对于未插入第一电容Cq的电源管理电路而言,本发明实施例从两个方面做出了改进,一方面,通过在电源管理电路中插入的第一电容Cq增大了误差放大器电路101输出端(即第二节点)与交流地之间的等效电容的容量,进而降低共轭极点的Q值,从而改善了本发明实施例中的电源管理电路的稳定性;另一方面,第一电容Cq接到M8的漏栅极,并没有接到VDD,通过第一电容Cq改变了M6漏极小信号电流到误差放大器电路101输出的前馈特性,这里即指第一节点到第二节点的前馈电路的特性,本发明方案通过加入适当容值的第一电容Cq后,共轭极点的本征频率明显降低,同时共轭极点的Q值也明显降低。这里随着Cq的不断增大,共轭极点的本征频率和Q值从之前的由第二节点到交流地的等效电容支配,变成由2*Cq支配。
Q值的计算可通过以下公式确定:
Figure GDA0002233958930000091
其中,如图2所示,gmo是MP的跨导,gmc是M7的跨导,C2是第二节点到交流地的等效电容,CL为Vout端外接的负载电容,Cq即第一电容Cq,C1即图2中的补偿电容C1。
作为一种实施方式,Cq可为pF量级,C2可为fF量级。
需要说明的是,在不同的应用场景中,Cq和C2的量级不限定。
明显地改善了本发明实施例中的高电源抑制比电源管理电路的稳定性。
所述电压缓冲级电路103包括:第十场效应管M10和第十一场效应管M11;
所述第十场效应管M10的栅极与第四直流电压源Vb4连接,所述第十场效应管M10的漏极、所述第十一场效应管M11的源极和所述输出级电路104共接,所述第十一场效应管M11的栅极与所述误差放大器电路101连接。
所述输出级电路104包括:第十二场效管MP、第一电阻R1和第二电阻R2;
本发明实施例中,M10的源极和MP的源极均接电源VDD,R2的第二端接公共接地端VSS。R1的第二端、R2的第一端和M2的栅极共接。
所述第十二场效应管MP的栅极与所述电压缓冲级电路103连接,所述第十二场效应管MP的漏极、所述第一电阻R1的第一端和所述误差放大器电路101共接,所述第一电阻R1的第二端与所述第二电阻R2的第一端连接;
其中,所述第十二场效应管MP的漏极作为电压输出节点Vout。
本发明实施例中,M1~M9构成了电源管理电路的第一级,即误差放大器电路101;M10~M11为电源管理电路的第二级,即电压缓冲级电路103,它的引入降低了对第一级输出的电容驱动能力要求;MP与反馈电容R1、R2组成了电源管理电路的第三级,即输出级电路104;其中,C1为电流缓冲型密勒补偿电容,由于本发明实施例提供了两种结构的稳定性增强电路102,为了方便阐述,在图2中并没有示出稳定性增强电路102的具体结构,在图2中以其英文名称标识,即以Stability Improving Circuit标识,即第一电容Cq,或者第二电容Cq2和电阻Rq。本发明实例中M1、M2、M3、M8、M9、M10、M11和MP采用P沟道型场效应管,M4、M5、M6和M7采用N沟道型场效应管。另外,本发明实施例中的高电源抑制比的电源管理电路可应用于含有低压差线性稳压器LDO电路的系统。本发明实施例并不限于做差分输入的P沟道型场效应管。
本发明实施例中的高电源抑制比电源管理电路与其他采用电荷泵或预调节电路的电路系统相比,结构简单,易于实现。
本发明实施例的有益效果是,通过为电源管理电路设置误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路,降低了电源管理电路的共轭极点的品质因子,明显地提高了稳定性,并且使高电源抑制比的电源管理电路能在更宽的负载电流范围、更宽的负载电容范围内保持稳定,更能适用于对电源管理电路的高电源抑制比要求较高的复杂系统中,从而拓宽了电流缓冲型密勒补偿的适用范围。
为了更清楚阐述本发明实施例,通过如下具体应用场景进行分析。
图4示出了一种现有技术采用的电流缓冲型密勒补偿的LDO电路,该电路由三级电路组成,第一级由场效应管M1’、场效应管M2’、场效应管M3’、场效应管M4’、场效应管M5’、场效应管M6’、场效应管M7’、场效应管M8’和场效应管M9’构成;第二级由场效应管M10’和场效应管M11’构成,第二级的引入降低了对第一级的电容驱动能力要求;第三级由场效应管MP’、反馈电阻R1’和反馈电阻R2’组成;C1’为电流缓冲型密勒补偿电容。
如图4所示,场效应管M1’的栅极与直流电压源Vb1’连接,场效应管M2’的漏极、场效应管M2’的源极和场效应管M3’的源极共接,场效应管M2’的栅极与反馈电阻R1’的第二端连接,场效应管M2’的漏极、场效应管M6’的源极和场效应管M4’的漏极共接,场效应管M3’的漏极、场效应管M7’的源极和场效应管M5’的漏极共接,场效应管M3’的栅极与参考电压源Vin’连接,场效应管M4’的栅极和场效应管M5’的栅极分别与直流电压源Vb3’连接,场效应管M6’的栅极和场效应管M7’的栅极分别与直流电压源Vb2’连接,场效应管M6’的漏极、场效应管M8’的漏极、场效应管M8’的栅极和场效应管M9’的栅极共接,场效应管M7’的漏极、场效应管M9’的漏极和场效应管M11’的栅极共接,场效应管M7’的源极与电容C1’的第一端连接,电容C1’的第二端、场效应管MP的漏极和反馈电阻R1’的第一端共接,场效应管M10’的栅极与直流电压源Vb4’连接,场效应管M10’的漏极、场效应管M11’的源极和场效应管MP’的栅极共接,反馈电阻R1’的第二端与反馈电阻R2’的第一端连接,M1’、M8’、M9’、M10’和MP’的源极均接工作电压源VDD,M4’和M5’的源极接公共接地端VSS,M11’的漏极和R2’的第二端接VSS。MP’的漏极作为电压输出节点Vout。
在图4示出的电流缓冲型密勒补偿的LDO电路,补偿电容C1’直接接入到M7’的源极。这种补偿方式会极大地改善高电源抑制比,但也有明显的缺陷。该电流缓冲型密勒补偿的LDO电路为保证稳定性,即减小共轭极点的Q值,要求M7’的跨导比MP’的大或与MP’相当,由于MP’的尺寸一般会很大,因此,不适用于对负载电流和负载电容范围要求较宽的LDO设计中。针对图4中电流缓冲型密勒补偿的LDO电路的缺陷,图5为本发明实施例三提供的一种高电源抑制比电源管理电路示意图,如图5所示,在图4中的电流缓冲型密勒补偿的LDO电路的基础上,加入一个电容Cq3,该电容Cq3的第一端、M8’的漏栅极和M6’的漏极共接,电容Cq3的第二端、M9’的漏极和M7’的漏极共接。
在图5中的电源管理电路中,通过加入电容Cq3,改变了图4中M6’的漏极小信号电流到输出节点的前馈电路的特性,实际上将M8’和M9’组成的电流镜电路的镜像极点向原点方向拉近了,从而降低Q值,另外,也扩大图4中输出节点到交流地之间的等效电容的容量,从而降低Q值。这里输出节点为M9’的漏极。
在具体的应用场景中,图6为本发明实施例三提供了一种高电源抑制比的电源管理电路示意图,图6中的电源管理电路在图5的电源管理电路基础上进行了改进,作为一种实现方式,将图5中M10’的栅极接直流电压源Vb4’改为,将M10’的栅极、M8’的漏栅极和M9’的栅极共接。
在上述应用场景中,通过将M10’的栅极接到M8’/M9’的栅极提高了压摆率。适用于图5中提供的高电源抑制比的电源管理电路中。
在具体的应用场景中,如图7提供了一种高电源抑制比的电源管理电路示意图,图7中的电源管理电路在图6的电源管理电路基础上进行了改进,作为一种实现方式,在图6中的电源管理电路中设置一个电容C3,使电容C3的第一端、M10’的漏极、M11’的源极和MP’的栅极共接,电容C3的第二端、电容C1’的第二端和MP’的漏极共接。
在上述应用场景中,加入了补偿电容C3,组成嵌套密勒补偿结构。图5中再加入电容Cq3后,同样可以适用于图5中提供的高电源抑制比的电源管理电路中。
在具体的应用场景中,如图8提供了一种高电源抑制比的电源管理电路示意图,图8中的电源管理电路在图6的电源管理电路基础上进行了改进,作为一种实现方式,在图6中的电源管理电路中设置一个电容C2,C2的第一端、M6’的源极和M4’的漏极共接,C2的第二端、C1’的第二端和MP’的漏极共接。
在上述应用场景中,加入了电容C2,使得Vout到M7’源极和到M6’源极的耦合量之比近似恒定且随频率变化较小,从而改善了抗Vout端射频干扰的能力。同样地,适用于图5中提供的高电源抑制比的电源管理电路中。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种高电源抑制比的电源管理电路,其特征在于,所述电源管理电路包括:误差放大器电路、稳定性增强电路、电压缓冲级电路和输出级电路;所述误差放大器电路分别与所述稳定性增强电路、所述电压缓冲级电路和所述输出级电路连接,所述电压缓冲级电路与所述输出级电路连接;
所述误差放大器电路包括:第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管、第七场效应管、第八场效应管和第九场效应管;
所述第一场效应管的栅极与第一直流电压源连接,所述第一场效应管的漏极、所述第二场效应管的源极和所述第三场效应管的源极共接,所述第二场效应管的栅极与所述输出级电路连接,所述第二场效应管的漏极、所述第六场效应管的源极和所述第四场效应管的漏极共接,所述第三场效应管的漏极、所述第七场效应管的源极和所述第五场效应管的漏极共接,所述第三场效应管的栅极与参考电压源连接,所述第四场效应管的栅极和所述第五场效应管的栅极分别与第三直流电压源连接,所述第六场效应管的栅极和所述第七场效应管的栅极分别与第二直流电压源连接,所述第六场效应管的漏极、所述第八场效应管的漏极、所述第八场效应管的栅极、所述第九场效应管的栅极和所述稳定性增强电路的第一端共接,所述第七场效应管的漏极、所述第九场效应管的漏极、所述稳定性增强电路的第二端和所述电压缓冲级电路共接,所述第七场效应管的源极通过第三电容与所述输出级电路连接;
其中,所述第六场效应管的漏极与所述稳定性增强电路的第一端连接,连接处形成第一节点,所述第九场效应管的漏极与所述稳定性增强电路的第二端连接,连接处形成第二节点;所述第一节点到所述第二节点形成前馈电路;
通过稳定性增强电路与所述前馈电路并联形成前馈电路的特性,并且通过稳定性增强电路形成第二节点与交流地之间的等效电容;
通过所述特性和所述等效电容降低所述电源管理电路的共轭极点的品质因子,拓宽所述输出级电路的输出电流范围和负载电容范围。
2.根据权利要求1所述的电源管理电路,其特征在于,所述前馈电路由所述第八场效应管和所述第九场效应管形成。
3.根据权利要求2所述的电源管理电路,其特征在于,所述稳定性增强电路包括:第一电容;
所述第一电容的第一端、所述第八场效应管的漏极、所述第八场效应管的栅极和所述第六场效应管的漏极共接;
所述第一电容的第二端、所述第九场效应管的漏极和所述第七场效应管的漏极共接;
其中,所述第六场效应管的漏极与所述第一电容的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述第一电容的第二端连接,连接处形成所述第二节点。
4.根据权利要求2所述的电源管理电路,其特征在于,所述稳定性增强电路包括:电阻和第二电容;
所述电阻的第一端、所述第八场效应管的漏极、所述第八场效应管的栅极和所述第六场效应管的漏极共接,所述电阻的第二端与所述第二电容的第一端连接,所述第二电容的第二端、所述第九场效应管的漏极和所述第七场效应管的漏极共接;或,
所述第二电容的第一端、所述第八场效应管的漏极、所述第八场效应管的栅极和所述第六场效应管的漏极共接,所述第二电容的第二端与所述电阻的第一端连接,所述电阻的第二端、所述第九场效应管的漏极和所述第七场效应管的漏极共接;
其中,所述第六场效应管的漏极与所述电阻的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述第二电容的第二端连接,连接处形成所述第二节点;或,
所述第六场效应管的漏极与所述第二电容的第一端连接,连接处形成所述第一节点,所述第九场效应管的漏极与所述电阻的第二端连接,连接处形成所述第二节点。
5.根据权利要求3或4所述的电源管理电路,其特征在于,所述电压缓冲级电路包括:第十场效应管和第十一场效应管;
所述第十场效应管的栅极与第四直流电压源连接,所述第十场效应管的漏极、所述第十一场效应管的源极和所述输出级电路共接,所述第十一场效应管的栅极与所述误差放大器电路连接。
6.根据权利要求5所述的电源管理电路,其特征在于,所述输出级电路包括:第十二场效应管、第一电阻和第二电阻;
所述第十二场效应管的栅极与所述电压缓冲级电路连接,所述第十二场效应管的漏极、所述第一电阻的第一端和所述误差放大器电路共接,所述第一电阻的第二端与所述第二电阻的第一端连接;
其中,所述第十二场效应管的漏极作为电压输出节点。
CN201810421698.2A 2018-05-04 2018-05-04 一种高电源抑制比的电源管理电路 Active CN108508960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810421698.2A CN108508960B (zh) 2018-05-04 2018-05-04 一种高电源抑制比的电源管理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810421698.2A CN108508960B (zh) 2018-05-04 2018-05-04 一种高电源抑制比的电源管理电路

Publications (2)

Publication Number Publication Date
CN108508960A CN108508960A (zh) 2018-09-07
CN108508960B true CN108508960B (zh) 2020-12-08

Family

ID=63399976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810421698.2A Active CN108508960B (zh) 2018-05-04 2018-05-04 一种高电源抑制比的电源管理电路

Country Status (1)

Country Link
CN (1) CN108508960B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541946B1 (en) * 2002-03-19 2003-04-01 Texas Instruments Incorporated Low dropout voltage regulator with improved power supply rejection ratio
CN101339443A (zh) * 2008-08-08 2009-01-07 武汉大学 宽输出电流范围低压差线性稳压器
CN104679088A (zh) * 2013-12-03 2015-06-03 深圳市国微电子有限公司 一种低压差线性稳压器及其频率补偿电路
CN106169914A (zh) * 2015-05-21 2016-11-30 美国亚德诺半导体公司 用于补偿运算放大器的装置及方法
CN106444947A (zh) * 2016-10-17 2017-02-22 上海华力微电子有限公司 一种用于无电容型ldo的补偿电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541946B1 (en) * 2002-03-19 2003-04-01 Texas Instruments Incorporated Low dropout voltage regulator with improved power supply rejection ratio
CN101339443A (zh) * 2008-08-08 2009-01-07 武汉大学 宽输出电流范围低压差线性稳压器
CN104679088A (zh) * 2013-12-03 2015-06-03 深圳市国微电子有限公司 一种低压差线性稳压器及其频率补偿电路
CN106169914A (zh) * 2015-05-21 2016-11-30 美国亚德诺半导体公司 用于补偿运算放大器的装置及方法
CN106444947A (zh) * 2016-10-17 2017-02-22 上海华力微电子有限公司 一种用于无电容型ldo的补偿电路

Also Published As

Publication number Publication date
CN108508960A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
US7495422B2 (en) Area-efficient capacitor-free low-dropout regulator
US20090128107A1 (en) Low Dropout Voltage Regulator
US8878510B2 (en) Reducing power consumption in a voltage regulator
US8054055B2 (en) Fully integrated on-chip low dropout voltage regulator
CN114253330A (zh) 一种快速瞬态响应的无片外电容低压差线性稳压器
CN111273724B (zh) 一种稳定性补偿的线性稳压器及其设计方法
CN111190456B (zh) 一种高输入电压双环路稳定的线性稳压器
CN111176358B (zh) 一种低功耗低压差线性稳压器
CN212183486U (zh) 误差放大器、电路和电压调节器
CN105867508A (zh) 低压差线性稳压电路
EP4194991A1 (en) Transient boost circuit for ldo, chip system and device
US20040246052A1 (en) Load and line regulation using operational transconductance amplifier and operational amplifier in tandem
CN110825157B (zh) 基于重载补偿的低压差线性稳压器
US7746164B2 (en) Voltage generating circuit
CN108508960B (zh) 一种高电源抑制比的电源管理电路
US6812778B1 (en) Compensating capacitive multiplier
CN103425168A (zh) 电压-电流变换器电路
CN110262610B (zh) 一种功率管的线性稳压器
CN109416552B (zh) 低压差线性稳压器
CN114629456A (zh) 输出级电路和ab类放大器
CN113110693A (zh) 一种适用于高压驱动的低压差线性稳压器
Chong et al. A Flipped Voltage Follower based low-dropout regulator with composite power transistor
CN115079765B (zh) 线性稳压器及包括其的集成电路器件
Qian et al. A 1.26-ps-FoM output-capacitorless LDO with dual-path active-feedback frequency compensation and current-reused dynamic biasing in 65-nm CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Guangzhou Huizhi Microelectronics Co.,Ltd.

Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province

Patentee before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd.

CP03 Change of name, title or address