KR20030043974A - 차지 펌프를 위한 축퇴 부하 온도의 보정 - Google Patents

차지 펌프를 위한 축퇴 부하 온도의 보정 Download PDF

Info

Publication number
KR20030043974A
KR20030043974A KR10-2003-7004397A KR20037004397A KR20030043974A KR 20030043974 A KR20030043974 A KR 20030043974A KR 20037004397 A KR20037004397 A KR 20037004397A KR 20030043974 A KR20030043974 A KR 20030043974A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
bias
resistor
output
Prior art date
Application number
KR10-2003-7004397A
Other languages
English (en)
Other versions
KR100548910B1 (ko
Inventor
베인즈루핀더
엔고빈
엘름허스트다니엘
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20030043974A publication Critical patent/KR20030043974A/ko
Application granted granted Critical
Publication of KR100548910B1 publication Critical patent/KR100548910B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Fats And Perfumes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Treatment Of Sludge (AREA)
  • Pipe Accessories (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

차지 펌프 회로로부터의 가용 출력 전류에 대한 동작 온도 및 프로세스 변화의 영향을 감소시키기 위해, 차지 펌프 회로의 출력을 제어하기 위한 레귤레이터 회로가 기재되어 있다. 차지 펌프 회로의 출력 전압의 소정 부분이 차동 증폭기의 입력으로 피드백되어, 기준 전압과 비교된다. 차동 증폭기의 출력은 전압 제어 발진기(VCO)에 인가되고, 이것은 다음에 차지 펌프 회로를 구동하는데 사용되는 클럭 신호를 생성하게 된다. 이 구성의 정상 온도 특성은 차지 펌프 회로의 출력을 온도 변화에 따라 낮아지도록 야기한다. VCO를 구동하는 전압을 조절하기 위해, 차동 증폭기와 VCO 사이에, 음의 온도 계수를 갖는 바이어싱 저항, 또는 프로그램가능 로직을 이용하여 선택가능한 다수의 저항을 포함하는 레귤레이터 회로가 배치될 수 있다.

Description

차지 펌프를 위한 축퇴 부하 온도의 보정{DEGENERATIVE LOAD TEMPERATURE CORRECTION FOR CHARGE PUMPS}
차지 펌프는 자신의 공급 전압보다 더 높은 출력 전압을 제공한다. 플래시 메모리는 소거 및 프로그램 전압을 생성하기 위해 차지 펌프를 사용할 수 있다.
도1a는 2단계 차지 펌프(11) 구동 부하(12)를 갖는 간단한 차지 펌프 회로(1)를 개략적으로 도시한 도면이다. 성능 향상을 위해 다른 구성요소들이 회로에 추가될 수 있지만, 이 도면에서는 부하를 제공하는 커패시터(CL) 및 저항(RL)을 이용하여, 전압(V1, V2, V3)을 제공하기 위해 커패시터(C1-C2) 및 다이오드(D1-D3)만을 도시하고 있다. 도1b는 이 회로에 의해 생성되는 여러 가지 파형들을 나타낸다. 차지 펌프의 동작은 잘 알려져 있으므로, 이 회로의 보다 상세한 설명은 여기서 제공되지 않는다.
차지 펌프의 효율성은 클럭 소스의 주파수에 의존하는데, 이것은 클럭 사이클이 커패시터에서 발생하는 충전 및 방전 량에 영향을 미치기 때문이다.
도2는 차지 펌프 제어 회로(2)를 도시하고 있다. 전압 제어 발진기(voltage controlled oscillator: VCO)는 차동 증폭기(21)의 출력에 의해 제어되는 주파수를 이용하여 클럭 소스를 제공한다. 클럭 드라이버(23)는 단일 VCO 출력을 다단계 차지 펌프 회로(24)에 필요한 다중 클럭으로 변환한다. 차지 펌프 회로(24)에 의해 생성되는 전압(VOUT)은, VOUT의 소정 부분을 전압(VFDBK)으로 피드백시키는 전압 디바이더(25)에 의해 샘플링될 수 있다. 이것은 차동 증폭기(21)에 의해 안정 기준 전압 VREF과 비교되고, VREF와 VFDBK사이의 차는 다음에 VCO 클럭의 주파수를 제어하는 차동 증폭기(21)의 출력을 제어한다. 이러한 폐쇄 루프 회로는 차지 펌프를 동작시키는 클럭의 주파수를 제어함으로써, 차지 펌프의 출력을 조정한다. 주어진 일련의 조건하에서, 모든 차지 펌프 회로는 그 회로로부터 가용 전류의 최대량을 생성하는 최적 주파수를 갖는다.
불행하게도, 차지 펌프 및 조정 회로는, 동작 중의 온도 변화 및 제조 동안의 프로세스 변화로 인해 변화된다. 통상적으로, VCO(22)로부터 주어진 주파수에 대해, 차지 펌프 회로로부터의 최대 전류가 온도 변화에 따라 변화하여, 회로는 최악의 경우에서의 예상 전류 요구값을 조절하도록 설계되어야 한다. 그리고, 제조 동안의 프로세스 변화는 어떠한 온도에서 최적화되지 않는 회로를 초래할 수 있다.
도3은 통상의 차지 펌프 회로의 동작 특성 그래프를 도시하고 있다. x축은VCO 바이어스 레벨(VCO의 입력에서의 전압 레벨)을 나타내고, y축은 차지 펌프 회로가 발생시킬 수 있는 대응 출력 전류를 마이크로-암페어로 나타낸 것이다. 점선은 100℃ 온도에서의 회로의 특성을 나타낸다. 예를 들면, 가용 출력 전류는 0.5 볼트까지의 바이어스 레벨로 일정하지만, 0.5 볼트를 초과하면, 출력 전류가 급격히 감소하므로, 최적의 바이어스 전압을 약 0.5 볼트 또는 약간 작은 값으로 만든다.
실선은 -40℃ 온도에 대한 동일한 곡선을 도시하고 있다. 전체 곡선은 약 0.3 볼트에서 최적의 바이어스 레벨을 갖도록 좌측으로 시프트된다. 이 그래프로부터, 최대 전류가 모든 동작 온도에서 그 회로로부터 가용한 것인 경우, 온도가 높을수록 보다 높은 바이어스 전압을 필요로 한다.
불행하게도, 종래의 회로들은 이러한 조정을 제공하지 않으며, 회로들은 최악의 조건에 대해 설계되어야 한다. 이것은 회로 자원이 낭비되고 보다 비용이 드는 과도설계(overdesign)를 초래한다.
본 발명은 일반적으로 전자 회로에 관한 것으로, 특히, 차지 펌프(charge pump) 회로에 관한 것이다.
도1a는 종래 기술에 따른 차지 펌프 회로를 도시한 도면.
도1b는 도1a의 회로에 의해 생성되는 여러 파형들을 도시한 도면.
도2는 종래 기술에 따른 차지 펌프 시스템을 도시한 도면.
도3은 종래 차지 펌프 회로의 특성 그래프를 도시한 도면.
도4는 본 발명에 따른 시스템을 도시한 도면.
도5는 본 발명의 일실시예에 따른 회로를 도시한 도면.
도6은 본 발명의 다른 실시예에 따른 회로를 도시한 도면.
도7은 본 발명에 따른 차지 펌프 회로의 특성 그래프를 도시한 도면.
도8은 본 발명에 따른 방법의 순서도를 도시한 도면.
발명의 요약
본 발명은 차지 펌프 회로로부터의 가용 출력 전류에 대한 동작 온도 및 프로세스 변화의 영향을 감소시키기 위해, 차지 펌프 회로의 출력을 제어하기 위한 레귤레이터 회로에 관한 것이다. 차지 펌프 회로의 출력 전압의 소정 부분이 차동 증폭기의 입력으로 피드백되어, 기준 전압과 비교된다. 차동 증폭기의 출력은 전압제어 발진기(VCO)에 인가되고, 이것은 다음에 차지 펌프 회로를 구동하는데 사용되는 클럭 신호를 생성하게 된다. 이 구성의 정상 온도 특성은 차지 펌프 회로의 출력을 온도 변화에 따라 낮아지도록 야기한다. VCO를 구동하는 전압을 조절하기 위해, 차동 증폭기와 VCO 사이에, 음의 온도 계수를 갖는 바이어싱 저항, 또는 프로그램가능 로직을 이용하여 선택가능한 다수의 저항을 포함하는 레귤레이터 회로가 배치될 수 있다.
본 발명은 온도 변화 및 프로세스 변화를 보상함으로써 개선된 차지 펌프 조정을 제공할 수 있다. 레귤레이터(regulator) 회로가 도2의 차동 증폭기와 VCO 사이에 배치되어, VCO로의 입력이 되는 전압을 제어하여, 이에 따라 VCO에 의해 제공되는 주파수를 조정할 수 있다. 이러한 주파수 조정이 개선된 전류 출력을 달성하기 위해 차지 펌프 회로에 대한 클럭을 조절하는데 사용될 수 있다.
이 기술분야에서 통상의 지식을 가진 자가 이해할 수 있는 바와 같이, 차지 펌프 시스템의 여러 구성요소들은 동일한 상대 온도 환경에서 동작할 것이다. 각 구성요소가 상이한 양의 열을 발생시켜, 각각에 대해 약간 다른 내부 동작 온도를 초래하더라도, 동작 환경 온도에서의 변화는 모든 구성요소의 온도에서 대응하는 변화를 생성할 것이다. 따라서, 모든 구성요소들은 동작 온도에서의 동일한 증가 또는 감소를 보여야 한다. 이것은, 하나의 구성요소로부터 다음 구성요소로의 온도에서의 개별적인 차이에 관계없이, 온도 보상이 동작 환경에서의 변화에 기반할 수 있게 함으로써, 온도 분석을 간략하게 한다.
도4는, 도2의 대응부분(21, 22, 23, 24, 25)에 각각 대응하는 차동 증폭기(41), VCO(42), 클럭 드라이버(43), 차지 펌프 회로(44) 및 전압 디바이더(45)를 갖는 차지 펌프 제어 시스템(4)을 도시하고 있다. 본 발명의 시스템에서는, 레귤레이터 회로(40)가 차동 증폭기(41)의 출력과 VCO(42)의 입력 사이에 배치될 수 있다. 레귤레이터 회로(40)는 차동 증폭기의 출력상에 놓인 부하를 변화시킴으로써, 차동 증폭기의 출력 전압을 변화시킬 수 있다. 그리고 나서, 이 조정된 전압이 VCO(42)로 전달될 수 있다.
도5는 레귤레이터 회로의 일실시예(40a), 및 그와 연결된 차동 증폭기(41)및 VCO(42)를 개략적으로 도시한 도면이다. 바이어스 라인(51)이 차동 증폭기(41)의 출력을 VCO(42)의 입력에 연결시킨다. 바이어스 라인(51)은 어떤 능동 소자의 삽입없이 직접적인 커넥션을 제공할 수 있다. "라인"으로 언급되었지만, 바이어스 라인(51)은 어떤 다른 구조를 가질 수 있고, 그것의 물리적인 형태 또는 크기로 추측되어서는 안 된다. 바이어스 라인(51) 상의 차동 증폭기 출력 전압(V4)을 0V와 Vcc 사이에서 변화시키도록, 다이오드(53) 및 트랜지스터(52)가 구성될 수 있다. Vcc에서, 발진기가 정지되고, 전압이 Vcc 아래로 떨어짐에 따라, VCO(42)로부터의 펌프 클럭의 주파수가 증가한다.
트랜지스터(52)는 테일(tail) 전류 바이어스 트랜지스터일 수 있다. 트랜지스터(52)는 증폭기의 출력을 바이어싱하고, 이에 따라 증폭기의 출력 전압 특성을 제어함으로써, 차동 증폭기(41)를 통해 흐르는 전류를 제어할 수 있다. 트랜지스터(52)의 게이트 전압은 그 출력 컨덕턴스를 제어하는데, 이것은, 다음에 차동 증폭기(41)에 의해 나타나는 부하에 영향을 주어, 이에 따라 전압(V4)에 영향을 줄 수 있다. 이 기술분야에서 주지된 테일 전류 바이어스 회로는 일반적으로 음수(negative) 온도 계수를 갖는다. 온도가 증가함에 따라, V4를 더 낮은 값으로 풀다운한다. 그러나, V4는 VCO(42)에 대한 바이어스 전압이다. 도3에서 볼 수 있는 바와 같이, 차지 펌프로부터의 최적 레벨의 전류 출력이 도달되는 경우, 온도에서의 증가는 VCO 바이어스 전압에서의 증가를 수반하여야 한다. 따라서, 모든 동작 온도에 대해 최적의 차지 펌프 전류가 도달되는 경우, 트랜지스터(52)의 온도 특성은 요구된 것과는 반대 방향으로 동작한다.
Vcc로부터 다이오드(53)로의 전압 강하를 제어하기 위해 저항(54)을 포함한 저항 회로가 사용되어, 이로써 전압(V4)을 제어한다. 저항(54)이 표준 저항인 경우, 온도가 증가함에 따라 그 저항값이 증가하여, 보다 큰 전압 강하를 발생시키고, V4 값을 더 낮추게 된다. 다시 도3을 참조하면, 차지 펌프로부터의 최적 레벨의 전류 출력이 도달되는 경우, 온도에서의 증가는 VCO 바이어스 전압에서의 증가를 수반하여야 한다. 따라서, 표준 저항은 요구된 것과는 반대 방향으로 동작하게 된다. 이것은, 전술한 트랜지스터(52)의 온도에 따른 영향과 결합하여, 온도 변화와 함께 발생하는 차지 펌프 출력 변화를 확대시킴으로써, 차지 펌프의 온도 특성을 악화시키도록 동작한다.
이 영향은 반대 온도 특성을 갖는 저항을 이용함으로써 상쇄될 수 있다. 본 발명의 일실시예에서, 저항(54)은 음의 온도 계수를 갖는다. 음의 온도 계수를 갖는 저항에서는, 온도가 증가함에 따라 저항값은 감소한다. 음의 온도 계수를 갖는 저항이 도5의 회로내의 저항(54)으로 사용되는 경우, 온도에서의 증가는 저항(54)의 저항값을 감소시키고, 이에 따라, 저항에 대한 전압 강하를 감소시키고, V4값을 증가시킨다. 도3을 다시 참조하면, 온도를 증가시키는 것은 특성 곡선 및 그와 연관된 최적 전류점을 우측으로 이동시키는 것을 볼 수 있다. V4를 증가시키는 것은 VCO 바이어스 전압을 도3에서 우측으로 이동시키고, 따라서, 온도 변화에 따라 바이어스 전압이 최적 전류점을 따를 수 있게 된다. 음의 온도 계수를 갖는 저항(54)의 사용은, 가용 출력 전류가 온도 변화에 따라 낮아지도록 야기하는 차지 펌프 및 테일 전류 바이어스 트랜지스터의 온도에 따른 특성을 부분적으로 또는 전체적으로상쇄하도록 사용될 수 있다.
다른 조건들이, 온도에 따라서가 아닌, 장치로부터 장치로의 바이어스 전압에서의 변화를 야기할 수 있다. 차동 증폭기, VCO, 차지 펌프 및 저항을 제조할 때의 통상의 프로세스 변화로 인해, 저항(54)이 하나의 유닛에서는 최적의 바이어스를 제공하지만, 다른 유닛에서는 최적이 아닌 바이어스를 제공할 수 있다. 도6의 레귤레이터 회로(40)의 실시예(40b)는 이 조건에 대한 조절을 제공할 수 있다. 도5의 단일 저항(54) 대신에, 도6은 다수의 저항(62-65), 스위치(66-69) 및 프로그램가능 로직(61)을 포함하는 저항 회로를 도시하고 있다. 각 저항(62-65)은 약간 다른 저항값을 가질 수 있다. 각 저항(62-65)은 연관된 스위치(66-69)를 턴온 또는 턴오프함으로써 인에이블 또는 디스에이블될 수 있다(Vcc에 연결되거나 Vcc로부터 분리될 수 있다). 각 스위치는 트랜지스터를 포함할 수 있다. 스위치(66-69) 중의 하나가 턴온되는 경우, 그와 연관된 저항이 Vcc와 다이오드(53) 사이에 실제적으로 연결되어, 다이오드(53)로 바이어싱 저항을 제공하게 된다. 스위치(66-69) 중 하나가 턴오프되는 경우, 그와 연관된 저항이 Vcc로부터 분리되어, 회로로부터 그 저항을 제거하게 된다. 프로그램가능 로직(61)은 각각의 트랜지스터(66-69)를 개별적으로 턴온 또는 턴오프하는데 사용될 수 있다. 제조 동안에, 회로(40b)에 대해 요구된 바이어스 전압을 제공하는 최적의 저항값이 결정될 수 있다. 그리고 나서, 프로그램가능 로직(61)은 그 최적의 저항값을 제공하기 위해, 가장 근접한 저항 또는 저항의 조합을 턴온 또는 턴오프하도록 프로그램될 수 있다. 일실시예에서는, 단지 하나의 저항이 한번에 턴온된다. 일실시예에서는, 각 저항은 인접 저항에 비해 75밀리볼트의 전압차를 다이오드(53)에 제공한다.
제조 동안에 제어된 조건하에서 VCO 및/또는 차지 펌프 특성을 측정함으로써, 최적 또는 최적에 근접한 전압을 VCO에 제공할 수 있는 적합한 저항이 선택될 수 있다. 그리고 나서, 프로그램가능 로직(61)은 그 적합한 저항을 선택하도록 프로그램될 수 있다. 따라서, 각 차지 펌프 시스템(4)은 그 특정 동작 특성에 대해 알맞은 바이어스 전압을 제공하도록 각각 제조될 수 있다. 프로그램가능 로직(61)은 가변 연결(fusible links) 또는 프로그램가능 게이트 어레이와 같은, 래치 회로 또는 비휘발성 메모리 형태가 될 수 있다.
도7은 프로그램가능 로직(61)으로 알맞게 선택되고, 음의 온도 계수를 갖는 저항이, 차지 펌프 출력 전류가 최적 레벨에 근접하게 유지될 수 있도록, 온도 변화에 따라 VCO 입력 전압을 어떻게 시프트할 수 있는지의 일례를 도시하고 있다. 온도가 -40℃ 로부터 +100℃ 로 증가한다고 가정하면, 차동 증폭기(41)의 출력은 0.3 볼트로부터 0.5 볼트로 시프트될 수 있다. 이것은, 곡선이 좌측에서 우측으로 이동함에 따라, VCO 바이어스 전압을 그 곡선의 최적 부분 또는 그에 근접하게 유지시킨다. 출력 전류가 더 이상 온도에 대해 심하게 의존하지 않음으로써, 회로는 거의 부딪히지 않는 최악의 온도에 대해 과도설계될 필요가 없고, 정상적인 동작 온도에 대해 설계될 수 있다.
도8은 본 발명에 따른 방법의 순서도를 도시하고 있다. 점(A)에서 시작하여, 차지 펌프로부터의 출력 전압의 일부분이 단계(810)에서 검출될 수 있다. 단계(820)에서, 이 부분 전압이 차동 증폭기에 의해 기준 전압과 비교될 수 있다.단계(820)에서의 비교에 유용하게 만들기 위해, 전체 출력 전압은 너무 높을 수 있기 때문에, 단계(810)에서 출력의 소정 부분을 획득하도록 전압 디바이더 회로가 사용될 수 있다. 단계(830)에서, 차동 증폭기의 출력이 VCO의 입력을 구동하는데 사용될 수 있다. 단계(840)에서, 음의 온도 계수를 갖는 바이어스 저항 회로를 이용하여, 차동 증폭기의 출력이 바이어싱될 수 있다.
프로세스 변화를 수용하도록 저항 회로를 프로그램하기 위해, 순서도(B)가 사용될 수 있다. 간략하게 하기 위해, 이 순서도에서는 단계(810-840)가 하나의 단계(850)로 통합되었다. 단계(860)에서, 프로그램가능 로직을 이용하여 저항 회로내의 다수의 저항 중 하나가 선택된다. 단계(870)에서, 선택된 저항이 전압 소스와 차동 증폭기의 출력 사이에 연결된다. 이 순서도에는 도시되지 않았지만, 선택된 저항은 도5에서의 다이오드(53)와 같은 다른 구성요소를 통해 연결될 수 있다.
여기서 기재된 차지 펌프는 동일한 극성의 전압을 증폭하도록 구성된다. 예를 들면, +3 볼트 공급 전압이 약 +7.5 볼트로 증가되도록 도시되었다. 공급 전압과 최종 전압은, 본 발명의 범위에서 벗어나지 않는 한, 이것과는 상이한 것이 될 수 있다. 또한, 전압의 극성이, 예를 들면, 양의 공급 전압으로부터 음의 최종 전압으로 변화될 수 있다. 일실시예에서, 플래시 메모리 공급 전압은 약 1.8 볼트이고, 소거 전압은 약 -10 볼트이다. 극성 변화는, 레벨 시프팅 회로를 포함한 여러 가지 공지된 방법으로 이루어질 수 있다. 이러한 기술은 이 기술분야에서 잘 알려진 것이므로, 여기서 상세히 기재되지는 않는다.
특정 트랜지스터가 P-채널 또는 N-채널 중 하나로 도면에 도시되었다. 이 선택은 본 발명의 특정 실시예를 예시하도록 사용되었지만, P-채널 또는 N-채널의 선택은, 본 발명의 범위에서 벗어나지 않는 한, 기재된 실시예와는 다르게 변경될 수 있다.
앞의 상세한 설명은 제한적이 아니라 예시적인 의도이다. 이 기술분야에서 통상의 지식을 가진 자에게는 여러 변형이 이루어질 수 있다. 이러한 변형은 본 발명내에 포함되며, 첨부된 청구항의 사상 및 범위에 의해서만 제한된다.

Claims (20)

  1. 차동 증폭기의 출력과 전압 제어 발진기(VCO)의 입력 사이에 연결되는 바이어스 라인;
    상기 바이어스 라인상의 바이어스 전압을 조정하기 위해, 상기 바이어스 라인과 제1 전압 소스 사이에 연결되고, 음의(negative) 온도 계수를 갖는 저항 회로; 및
    상기 바이어스 라인과 제2 전압 소스 사이에 연결되는 바이어스 회로
    를 포함하는 레귤레이터(regulator) 회로.
  2. 제1항에 있어서,
    상기 저항 회로와 상기 바이어스 라인 사이에 연결되는 다이오드
    를 더 포함하는 레귤레이터 회로.
  3. 제1항에 있어서,
    상기 바이어스 회로는 테일 전류 바이어스 트랜지스터(tail current bias transistor)를 포함하는
    레귤레이터 회로.
  4. 제3항에 있어서,
    상기 제2 전압 소스는 신호용 접지(signal ground)인
    레귤레이터 회로.
  5. 제1항에 있어서,
    상기 저항 회로는 상기 제1 전압 소스에 접속되고, 상기 바이어스 라인에 연결되는 제1 저항을 포함하는
    레귤레이터 회로.
  6. 제1항에 있어서,
    상기 저항 회로는,
    상기 제1 전압 소스에 연결되는 제1 및 제2 스위치;
    상기 바이어스 라인과 상기 제1 스위치 사이에 연결되는 제1 저항;
    상기 바이어스 라인과 상기 제2 스위치 사이에 연결되는 제2 저항; 및
    상기 제1 및 제2 스위치를 제어하기 위해, 상기 제1 및 제2 스위치에 연결되는 프로그램가능 로직을 포함하는
    레귤레이터 회로.
  7. 제6항에 있어서,
    상기 프로그램가능 로직은, 상기 제1 및 제2 스위치 중 하나를 활성화(activating)하고, 상기 제1 및 제2 스위치 중 다른 하나를 비활성화(deactivating)함으로써, 상기 제1 및 제2 저항 중 하나를 선택하는
    레귤레이터 회로.
  8. 제7항에 있어서,
    상기 제1 및 제2 스위치는 트랜지스터를 포함하는
    레귤레이터 회로.
  9. 전압 제어 발진기(VCO);
    상기 전압 제어 발진기에 연결되는 클럭 회로;
    상기 클럭 회로에 연결되는 차지 펌프 회로;
    상기 차지 펌프 회로에 연결되는 전압 디바이더 회로;
    상기 전압 디바이더 회로에 연결되는 차동 증폭기; 및
    상기 차동 증폭기와 상기 전압 제어 발진기 사이에 연결되는 레귤레이터 회로
    를 포함하고,
    상기 레귤레이터 회로는,
    상기 차동 증폭기의 출력과 상기 전압 제어 발진기의 입력 사이에 연결되는 바이어스 라인;
    상기 바이어스 라인상의 바이어스 전압을 조정하기 위해, 상기 바이어스 라인과 제1 전압 소스 사이에 연결되고, 음의 온도 계수를 갖는 저항 회로; 및
    상기 바이어스 라인과 제2 전압 소스 사이에 연결되는 바이어스 회로를 포함하는
    레귤레이터 시스템.
  10. 제9항에 있어서,
    상기 저항 회로와 상기 바이어스 라인 사이에 연결되는 다이오드
    를 더 포함하는 레귤레이터 시스템.
  11. 제9항에 있어서,
    상기 바이어스 회로는 테일 전류 바이어스 트랜지스터를 포함하는
    레귤레이터 시스템.
  12. 제11항에 있어서,
    상기 제2 전압 소스는 신호용 접지인
    레귤레이터 시스템.
  13. 제9항에 있어서,
    상기 저항 회로는 상기 제1 전압 소스에 접속되고, 상기 바이어스 라인에 연결되는 제1 저항을 포함하는
    레귤레이터 시스템.
  14. 제9항에 있어서,
    상기 저항 회로는,
    상기 제1 전압 소스에 연결되는 제1 및 제2 스위치;
    상기 바이어스 라인과 상기 제1 스위치 사이에 연결되는 제1 저항;
    상기 바이어스 라인과 상기 제2 스위치 사이에 연결되는 제2 저항; 및
    상기 제1 및 제2 스위치를 제어하기 위해, 상기 제1 및 제2 스위치에 연결되는 프로그램가능 로직을 포함하는
    레귤레이터 시스템.
  15. 제14항에 있어서,
    상기 프로그램가능 로직은 상기 제1 및 제2 스위치 중 하나를 활성화하고, 상기 제1 및 제2 스위치 중 다른 하나를 비활성화함으로써, 상기 제1 및 제2 저항 중 하나를 선택하는
    레귤레이터 시스템.
  16. 제14항에 있어서,
    상기 제1 및 제2 스위치는 트랜지스터를 포함하는
    레귤레이터 시스템.
  17. 차지 펌프 회로로부터의 출력의 소정 부분을 검출하는 단계;
    차동 증폭기를 이용하여 상기 소정 부분과 기준 전압 사이의 차를 검출하는 단계;
    상기 차지 펌프 회로를 구동하기 위한 클럭 주파수를 제어하기 위해, 상기 차동 증폭기의 출력을 이용하여 전압 제어 발진기의 입력을 구동하는 단계; 및
    상기 주파수를 제어하기 위해, 온도-보상형(temperature-compensated) 레귤레이터 회로를 이용하여 상기 차동 증폭기의 출력 전압을 조정하는 단계
    를 포함하는 방법.
  18. 제17항에 있어서,
    상기 조정 단계는 음의 온도 계수를 갖는 저항 회로를 이용하여 상기 출력 전압을 바이어싱하는 단계를 포함하는
    방법.
  19. 제17항에 있어서,
    상기 조정 단계는,
    음의 온도 계수를 갖는 다수의 저항 중 적어도 하나를 선택하는 단계; 및
    상기 출력 전압을 바이어싱하기 위해, 전압 소스와 상기 차동 증폭기의 출력 사이에 상기 적어도 하나의 저항을 연결시키는 단계를 포함하는
    방법.
  20. 제19항에 있어서,
    상기 선택 단계는 프로그램가능 로직을 이용하여 선택하는 단계를 포함하는
    방법.
KR1020037004397A 2000-09-27 2003-03-26 차지 펌프 회로의 출력을 제어하기 위한 레귤레이터 회로, 레귤레이터 시스템 및 방법 KR100548910B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/670,850 US6356062B1 (en) 2000-09-27 2000-09-27 Degenerative load temperature correction for charge pumps
US09/670,850 2000-09-27
PCT/US2001/030156 WO2002027903A2 (en) 2000-09-27 2001-09-25 Degenerative load temperature correction for charge pumps

Publications (2)

Publication Number Publication Date
KR20030043974A true KR20030043974A (ko) 2003-06-02
KR100548910B1 KR100548910B1 (ko) 2006-02-02

Family

ID=24692146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004397A KR100548910B1 (ko) 2000-09-27 2003-03-26 차지 펌프 회로의 출력을 제어하기 위한 레귤레이터 회로, 레귤레이터 시스템 및 방법

Country Status (9)

Country Link
US (1) US6356062B1 (ko)
EP (1) EP1323226B1 (ko)
KR (1) KR100548910B1 (ko)
CN (1) CN1230969C (ko)
AT (1) ATE431008T1 (ko)
AU (1) AU2001294760A1 (ko)
DE (1) DE60138633D1 (ko)
TW (1) TW538574B (ko)
WO (1) WO2002027903A2 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617832B1 (en) * 2002-06-03 2003-09-09 Texas Instruments Incorporated Low ripple scalable DC-to-DC converter circuit
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP3688689B2 (ja) * 2003-04-22 2005-08-31 株式会社東芝 Ｄｃ−ｄｃコンバータ
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7064529B2 (en) * 2003-09-17 2006-06-20 Atmel Corporation Dual stage voltage regulation circuit
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7205805B1 (en) 2004-11-02 2007-04-17 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error
US7129763B1 (en) 2004-11-08 2006-10-31 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay
CN101095275B (zh) * 2004-12-30 2010-06-16 Nxp股份有限公司 监控电荷泵的外部电容器的温度依赖性以及基于此的改进电荷泵
US20060181340A1 (en) * 2005-02-17 2006-08-17 Zywyn Corporation Regulating charge pump
KR100752643B1 (ko) * 2005-03-14 2007-08-29 삼성전자주식회사 입력 전압에 적응적으로 제어되는 전압 승압 장치
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7221138B2 (en) * 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7486060B1 (en) 2006-03-30 2009-02-03 Western Digital Technologies, Inc. Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7551383B1 (en) 2006-06-28 2009-06-23 Western Digital Technologies, Inc. Adjusting voltage delivered to disk drive circuitry based on a selected zone
DE102006036546A1 (de) * 2006-08-04 2008-02-21 Qimonda Flash Gmbh & Co. Kg Kapazitätsladestrombegrenzungseinrichtung, Ladungspumpenanordnung, Verfahren zum Begrenzen eines Ladestromes an einer Ladungspumpe und Verfahren zum Begrenzen des Ladestromes an einen Kondensator
US7330019B1 (en) 2006-10-31 2008-02-12 Western Digital Technologies, Inc. Adjusting on-time for a discontinuous switching voltage regulator
US7733189B1 (en) 2007-09-14 2010-06-08 Western Digital Technologies, Inc. Oscillator comprising foldover detection
US7944277B1 (en) * 2008-01-04 2011-05-17 Marvell International Ltd. Circuit and methods of adaptive charge-pump regulation
US8085020B1 (en) 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
EP2421132A2 (en) 2008-07-18 2012-02-22 Peregrine Semiconductor Corporation Charge pump with a plurality of transfer control switches
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
CN101771340B (zh) * 2008-12-31 2012-10-31 中芯国际集成电路制造(上海)有限公司 电荷泵
US8120412B2 (en) * 2009-08-07 2012-02-21 Freescale Semiconductor, Inc. Voltage boosting system with slew rate control and method thereof
US8937404B1 (en) 2010-08-23 2015-01-20 Western Digital Technologies, Inc. Data storage device comprising dual mode independent/parallel voltage regulators
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
TWI481163B (zh) 2012-02-24 2015-04-11 Novatek Microelectronics Corp 充電幫浦裝置及其驅動能力調整方法
CN103294094B (zh) * 2012-03-02 2016-01-20 联咏科技股份有限公司 充电帮浦装置及其驱动能力调整方法
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8867281B2 (en) * 2013-03-15 2014-10-21 Silicon Storage Technology, Inc. Hybrid chargepump and regulation means and method for flash memory device
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) * 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
CN105337496B (zh) * 2014-05-29 2019-06-25 展讯通信（上海）有限公司 基于压控振荡器的脉冲频率调制电路
CN104143907B (zh) * 2014-08-15 2017-10-31 中国科学院微电子研究所 非连续性电流控制的双环电荷泵控制电路
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US10637351B2 (en) 2016-07-25 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Regulated voltage systems and methods using intrinsically varied process characteristics
CN114400888B (zh) * 2022-01-25 2023-10-10 无锡英迪芯微电子科技股份有限公司 一种自适应混合线性调制和频率调制的电荷泵电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0039215B1 (en) * 1980-04-28 1985-08-07 Fujitsu Limited Temperature compensating voltage generator circuit
GB2121629B (en) * 1982-05-18 1985-10-23 Standard Telephones Cables Ltd Temperature controlled crystal oscillator
JPH07120946B2 (ja) * 1985-06-25 1995-12-20 キヤノン株式会社 位相同期回路
US4823070A (en) * 1986-11-18 1989-04-18 Linear Technology Corporation Switching voltage regulator circuit
US4825142A (en) * 1987-06-01 1989-04-25 Texas Instruments Incorporated CMOS substrate charge pump voltage regulator
US5670907A (en) * 1995-03-14 1997-09-23 Lattice Semiconductor Corporation VBB reference for pumped substrates
US5963105A (en) * 1997-07-31 1999-10-05 Dallas Semiconductor Corporation Trimmable circuitry for providing compensation for the temperature coefficients of a voltage controlled crystal-less oscillator
JP4060424B2 (ja) * 1998-02-03 2008-03-12 沖電気工業株式会社 チャージポンプ回路の駆動回路

Also Published As

Publication number Publication date
CN1230969C (zh) 2005-12-07
US6356062B1 (en) 2002-03-12
EP1323226A2 (en) 2003-07-02
TW538574B (en) 2003-06-21
AU2001294760A1 (en) 2002-04-08
WO2002027903A2 (en) 2002-04-04
ATE431008T1 (de) 2009-05-15
WO2002027903A3 (en) 2002-08-29
EP1323226B1 (en) 2009-05-06
KR100548910B1 (ko) 2006-02-02
DE60138633D1 (de) 2009-06-18
CN1466807A (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
KR100548910B1 (ko) 차지 펌프 회로의 출력을 제어하기 위한 레귤레이터 회로, 레귤레이터 시스템 및 방법
US5581197A (en) Method of programming a desired source resistance for a driver stage
US6498469B2 (en) Internal supply voltage generating circuit and method of generating internal supply voltage using an internal reference voltage generating circuit and voltage-drop regulator
US7705575B2 (en) Standby regulator
US7315154B2 (en) Voltage regulator
US5072197A (en) Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
EP1523806B1 (en) Ring oscillator with frequency stabilization
US6700363B2 (en) Reference voltage generator
KR19980018101A (ko) 내부전원회로
US20090079406A1 (en) High-voltage tolerant low-dropout dual-path voltage regulator with optimized regulator resistance and supply rejection
KR101260801B1 (ko) 전압 레귤레이터 및 전압 레귤레이팅 방법
KR20100047226A (ko) 저전력을 제공하는 바이어스 발생기, 셀프 바이어스된 지연 소자 및 지연 라인
US7265607B1 (en) Voltage regulator
US20110235455A1 (en) Voltage regulators, amplifiers, memory devices and methods
US5506495A (en) Step-down circuit with stabilized internal power-supply
EP1180689A2 (en) Frequency determination circuit for a data processing unit
US6548994B2 (en) Reference voltage generator tolerant to temperature variations
US7692477B1 (en) Precise control component for a substrate potential regulation circuit
US6980048B2 (en) Voltage generating circuit capable of supplying stable output voltage regardless of external input voltage
US6459329B1 (en) Power supply auxiliary circuit
KR100571637B1 (ko) 지연 고정 루프의 전원 전압 공급 장치
JP3507706B2 (ja) 半導体装置
KR20050052891A (ko) 내부전원 발생장치
US6501292B1 (en) CMOS circuit for maintaining a constant slew rate
US7312601B2 (en) Start-up circuit for a current generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 15