KR100267430B1 - 멀티칩시스템및그제조방법 - Google Patents

멀티칩시스템및그제조방법 Download PDF

Info

Publication number
KR100267430B1
KR100267430B1 KR1019970024459A KR19970024459A KR100267430B1 KR 100267430 B1 KR100267430 B1 KR 100267430B1 KR 1019970024459 A KR1019970024459 A KR 1019970024459A KR 19970024459 A KR19970024459 A KR 19970024459A KR 100267430 B1 KR100267430 B1 KR 100267430B1
Authority
KR
South Korea
Prior art keywords
chip
primary
signal
clock
wiring
Prior art date
Application number
KR1019970024459A
Other languages
English (en)
Other versions
KR19980018136A (ko
Inventor
페렌크 미크로스 보즈소
필립 조지 엠마
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980018136A publication Critical patent/KR19980018136A/ko
Application granted granted Critical
Publication of KR100267430B1 publication Critical patent/KR100267430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따르면, 정밀하고 고도로 제어 가능한 클록 분배 네트워크(clock-distribution network)가 한 개의 활성 기판(active substrate)상에 제공되어 클록 신호들을 분배하며, 플립 칩 기법을 이용하여 기판들을 서로 마주보게 접속시킴으로써 다른 활성 기판에 대해 스큐를 최소화한다. 클록 분배 기판은 밀도가 낮은 상태이므로, "콰이어트 버스들"이 이 밀도가 낮은 기판 상에 제공되어 비교적 긴 거리의 고속 데이터 전송을 돕는다. 저전력 장치(예를 들면, DRAM)들이 한 개의 기판에 제공되어 다른 기판 상에서 보다 고전력 논리 회로(예를 들면 프로세서)를 최소 상호 접속 거리로 사용 가능하도록 한다.

Description

멀티 칩 시스템 및 그 제조 방법{CLOCK SKEW MINIMIZATION SYSTEM AND METHOD FOR INTEGRATED CIRCUITS}
본 발명은 집적 회로 패키징(integrated circuit packging)에 관한 것으로서, 특히 집적 회로 내의 클록 스큐(clock skew)를 최소화하는 패키징 시스템 및 방법에 관한 것이다.
플립 칩 기법(Flip-Chip technology)은, 때때로 컬랩스 제어식 칩 접속(Controlled Collapse Chip Connection;C4) 기법이라고 지칭되는 것으로서, 잘 확립되어 있으며, 칩들을 2 레벨 패키지(second-level package)(기판)들에 접속하는 데 널리 사용되고 있다. 기본적으로, 이 기법은 칩의 I/O 패드상에 솔더 볼(solder-ball)들을 위치시키는 단계, 칩을 뒤집는 단계, 동일한 패턴의 패드들을 갖는 기판에 칩을 솔더링함으로써 칩과 기판간에 상호 접속이 이루어지도록 하는 단계를 포함한다. 이러한 유형의 제품의 한 예가 도 1에 개략적으로 도시되어 있다. 솔더볼과 C4 기법에 대해서는 알. 툼말라(R. Tummala)와 이. 리마스제브스키(E. Rymaszewsky)의Microelectronics Packaging Handbook, Von Nostrand Reinhold, 1989 및 "Solder Ball Connect Technology", IBM J. of Res. and Dev., Vol. 37, No. 5, Sept. 1993, pp. 581-676을 참조하기 바란다.
역사적으로, 기판은 단지 2 레벨 패키지(즉, 배선 레벨(wring level)들을 갖는 수동적 물체)에 불과하였다. 이러한 기판들은 세라믹, 글래스-세라믹(glass-ceramic), 또는 심지어 실리콘을 재료로 하였다. 이러한 기판의 목적은 기판 상의 칩들간에 단지 배선 수단을 제공하는 것 뿐이었다.
프로세서는 (시스템의 "상태(state)"를 유지하는) 래치들과, 외부로부터의 입력들과 현재의 상태를 함께 연산하여 시스템의 다음 상태를 "계산(compute)"해 내는 논리 회로를 포함한다. 이상적으로는, 클록이 모든 래치들에 대해 정확히 동시에 작용하여 이렇게 새로이 계산된 상태로의 천이(transition)가 동시에 완료하게 된다.
실제로는, 모든 래치들에 대해 정확히 동시에 클록을 입력하는 것이 불가능하므로 모든 래치들을 정확히 동시에 스위칭할 수 없다. 제 1 래치의 출력이 (직접적으로 또는 논리 회로를 통해) 제 2 래치에 대한 입력으로서 작용하는 경우, 또한 클록이 제 1 래치에 도달하는 순간과 제 2 래치에 도달하는 순간 사이에 (+/-)x만큼의 차이가 있는 경우, 명목 사이클 시간(nominal cycle time)(머신 내에서 최악의 경우의 지연 경로(worst-case delay path in machine))이 x만큼 증가하여 제 2 래치가 x에 해당하는 시간만큼 너무 빨리 데이터를 수취할 가능성을 보상해야 한다. 사실상, 명목 사이클 시간은 2x만큼 증가되어야 하는데, 이는 제 1 래치가 가정된 것보다 x만큼 더 늦은 시각에 해당 데이터를 수취할 수도 있기 때문이다. 이것이 일종의 성능 결함인 클록 스큐로서, 프로세서의 상이한 부분들에 대한 클록 신호의 도착에 관련된 불확정성을 감안하여 프로세서의 명목 사이클 시간에 부가되어야 하는 인자이다.
클록 신호는 칩에 대한 1차 입력이다. 이것은 발진기 펄스(oscillator pulse)이다. 실제의 중앙 처리기(central processor;CP) 칩에서, 이 클록에 의해 게이트되는 래치의 수는 수십만개인 것이 보통이다. 전형적인 게이트의 팬 아웃(fanout)이 f이고 래치가 n 개 있다면, 원래의 클록 펄스(칩에 대한 1차 입력)와 이 클록에 의해 게이트되는 임의의 래치간에는 드라이버의 중간 단계가 logfn개 있게 된다. 실제 시스템에서는 10 개까지의 레벨이 있을 수 있다.
이러한 재구동(redrive) 레벨들이 하나의 팬아웃 트리로 구현되면, 소스로부터 트리의 여러 브랜치들까지의 거리가 상이하며 정확히 동일한 수의 래치들을 구동하는 것도 아니기 때문에 이 트리는 비대칭적으로 된다. 즉, 도선 길이(wrie-length)들과 로드(load)들이 다르다. 이것들이 클록 스큐의 주요 요인으로 작용하며, 사이클 시간이 빨라질수록 문제는 더욱 심각하게 된다.
마이크로프로세서내의 대부분의 실리콘 영역들은 활성 상태(active)이기 때문에, 재구동의 중간 레벨들이 이상적인 위치에 놓이지 못하고, 대신 "백색 공간(white space)"에 놓이게 된다. 이로 인하여 비대칭적으로 된다.
복잡한 마이크로프로세서의 커스텀화된 설계에 있어서는, 실리콘 표면에서 정규 패턴(regular pattern)으로 상태들을 재구동하도록 클록을 분배할 수 없다. 클록 드라이버 회로들의 정기적인 "분배(peppering)"는 논리 회로들의 물리적인 데이터 흐름을 방해할 수도 있고 사이클 시간에 해를 끼칠 수도 있다. 즉, 스큐를 감소시키는 것이 어렵게 되며, 어떤 실제의 1-칩 프로세서에서도 이것을 무시할 수 없게 된다.
본 발명의 목적은 정확하고 고도로 제어 가능한 클록 분배 네트워크(clock-distribution network)를 하나의 활성 기판(active substrate)― 이후 2차 기판(또는 칩)으로 지칭됨―에 제공하고, C4 기법을 이용하여, 스큐가 최소화된 클록 신호들을 이 네트워크를 통해 다른 활성 기판―이후 1차 기판(또는 칩)으로 지칭됨―에 분배하는 것이다. 일반적으로, 1차 기판은 밀도가 높아 전력을 많이 소모하며, 2차 기판은 밀도가 낮아 전력을 훨씬 적게 소모한다는 것을 알아야 한다.
본 발명의 다른 목적은 밀도가 낮은 2차 기판에 "콰이어트 버스(quiet bus)들"을 제공하여 데이터를 1차 기판 상의 지점들로 고속 전송하는 것을 용이하게 하는 것이다.
본 발명의 다른 목적은 2차 기판 상에 다른 저전력(low-power) 주변 하드웨어(예를 들면, DRAM)를 제공하여 1차 기판 상의 고전력(higher-power) 논리 회로(예를 들면, 프로세서)를 사용할 수 있도록 하는 것이다.
본 발명의 다른 목적은 이러한 동일 C4 기법으로 3차( 및 그 이상의) 기판들을 제공하는 것이다.
본 발명의 한가지 특징은 2 개의 활성 칩(active chip)들(즉, 둘다 활성 회로(active circuitry)를 포함하는)이 서로 본딩되어 있다는 것이다. 이를 위해서 두 가지 전제 조건이 마련되어야 한다.
1. 모든 칩들에 의해 발생되는 총 열량(heat)이 제거될 수 없을 정도로 크지 않다.
2. 칩들은 그 크기가 서로 다르거나 아니면 서로 오프셋되어 본딩된다. 이렇게 함으로써 I/O 패드들을 다른 패키지의 접속 수단과의 오프 칩 접속(off-chip connection)에 이용할 수 있게 된다. 칩들이 크기가 같고 나란히 마주보며 본딩되어 있다면, 접근 가능한 I/O 패드가 전혀 없을 것이다. 작은 칩이 큰 칩에 본딩되어 있거나, 크기가 동일하더라도 칩들이 서로 오프셋된 채 본딩되어 있다면, 칩 표면의 일부가 다른 기판에 와이어 본딩되도록 이용될 수 있다. 사실, 제 3 표면에 제일 작은 칩을 수용할 수 있는 트렌치가 제공된다면, 동일한 C4 기법을 이용하여 두 칩중 큰 칩 상의 패드들이 한층 더 큰, 이 제 3 기판에 본딩될 수 있다.
본 발명의 다른 특징은 상당한 양의 전력을 소모하는 밀도가 높고 복잡한 논리 칩(예를 들면, 마이크로프로세서)을 전력을 훨씬 덜 소모하는 밀도가 낮은 활성 칩에 본딩하는 것이다.
밀도가 낮은 2차 칩은, 고도로 제어된 방식으로 클록 신호를 분배하기 위하여, 롱 버스(long bus)들이 1차 칩의 표면에서보다 콰이어트 환경하에서 고속으로 동작할 수 있는 콰이어트 매체로서, 선택사양인 다른 유형의 저전력 장치(예를 들면, DRAM)에 사용될 수 있다. 이렇게 함으로써 고성능의 통신 및 시스템 레벨에서의 보다 향상된 스큐 제어가 가능해지며, 결과적으로 패키징의 비용이 감소된다.
도 1은 제 2 기판에 C4-본딩된 제 1 기판을 도시하는 도면,
도 2는 제각기 그 중심에 I/O 패드를 갖는 256 개의 정방형 타일들로 분할된 16㎜×16㎜ 칩을 도시하는 도면,
도 3은 16㎜×16㎜ 그리드 상의 256 개의 타일들에 대한 클록 드라이빙(clock driving)과 캘리브레이션 회로(calibrating circuitary)를 도시하는 도면,
도 4는 이진 트리로서 구현된 클록 네트워크에 대한 대칭적인 배선 체계를 도시하는 도면,
도 5는 본 발명에 따른 콰이어트 버스(quiet bus) 상의 도선을 도시하는 도면,
도 6은 본 발명에 따라 구성된 1차 및 2차 패키지의 제 1 실시예를 도시하는 도면,
도 7은 본 발명에 따라 구성된 1차 및 2차 패키지의 제 2 실시예를 도시하는 도면,
도 8은 본 발명에 따라 본딩된 1차, 2차, 3차 칩을 도시하는 도면,
도 9는 고정된 시간동안 클록 신호를 지연하는 클록 트리밍 회로(clock trimming circuit)를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
200 ; I/O 패드
300 ; 클록 트리밍 및 캘리브레이션 회로 영역
400 ; 리프 노드 402 ; 1차 클록 입력부
502 ; 클록식 패스게이트 500 ; 초고임피던스 프리차지 회로
기존의 단일 칩 마이크로프로세서 시스템(single-chip microprocessor system)에서는 클록 분배 네트워크가 프로세서 칩 자체에 내장된다. 그러나, 본 발명에 따른 시스템들에 있어서, 1차 기판(primary substrate)은 클록 분배 네트워크가 없는 마이크로프로세서 칩이고, 클록 분배 네트워크는 2차 기판에 제공되는 것으로 구성될 수 있다. 이 두 시스템에 관련된 회로가 동일하므로 전력도 동일하며, 따라서 본 발명은 원래 전력이나 냉각(cooling) 문제들을 초래하지 않는다.
또한, 2차 기판 상에 클록 분배 네트워크 외에 아무 것도 없다면, 2차 기판의 활성 영역(active area)이 매우 밀도가 낮아 클록 트리(clock tree)의 재구동 노드(redriving node)가 이상적으로 위치될 수 있다. 자세히 설명하자면, 재구동 상태들이 대칭적으로 위치되며, 트리 전체에 걸쳐 모든 도선 길이(wire-length) 및 로드들이 동일하다. 앞서 설명한 바에 의하면, 마이크로프로세서 칩에 일체화되어 있는 클록 분배 네트워크를 갖는 어떠한 실제의 마이크로프로세서 칩에서도 이것이 불가능하다.
본 발명에 있어서, 밀도가 높은 1차 기판(예를 들면 마이크로프로세서)이 다수의 정방형 "타일"(예를 들면, 1㎜×1㎜ 또는 그보다 더 작은 타일)들로 개념상 분할되며 클록 I/O 패드가 각각의 타일 중심에 위치된다. 이 타일내의 모든 래치들은 타일의 중심에 있는 클록 패드에 의해 구동된다. 이러한 구성이 도 2에 도시되어 있다.
구체적으로, 도 2는 제각기 1㎜×1㎜ 정방체인 16×16 개의 타일들로 분할되어 있는 16㎜×16㎜ 칩을 도시한다. 각 타일의 중심에는 I/O 패드(200)가 놓여 있다. 이러한 I/O 패드는 로컬 클록 입력 패드(local clock-input pad)로서, 자신의 타일내에 있는 모든 래치들을 구동시킨다. 이 도면에 있어서 I/O 패드로부터 래치까지의 최악의 경우의 맨하탄 거리(worst-case Manhattan distance)는 1㎜이다.
이 I/O 패드들에 대한 클록 입력은 솔더볼 접속부(solder-ball connections)들을 통해 2차 기판 상에 동일하게 배치되어 있는 I/O 패드들에 제공되며, 여기에는 1차 칩 논리 회로에 대한 클록 분배 회로가 포함되어 있다. 2차 기판 상에는 클록 분배 네트워크가 드물게 있기 때문에, 1차 클록 신호가 2차 기판 상의 모든 드라이버 패드들에, 따라서 1차 기판 상의 모든 타일들에 극히 작은 오차 범위 내에서 동시에 도착되는 것이 보장될 수 있다. 일체적인 클록 분배 네트워크를 갖는 기존의 마이크로프로세서에서는 이러한 것이 불가능하다.
더욱이, 2차 기판 상에는 회로가 매우 드물게 있기 때문에, 클록 분배 네트워크에 클록 트리밍 및 캘리브레이션 회로(clock-trimming and calibrating circuitary)도 포함시킴으로써 스큐를 더욱 잘 제어할 수 있다. 따라서, 본 발명은 클록 분배 설계를 단순화하는 동시에 스큐를 제거함으로써 사이클 시간을 개선한다.
예로써, 도 3에는 16㎜ ×16㎜ 칩 영역의 타일들내에 50㎛×400㎛ 사각부(rectangle)(300)들이 도시되어 있다. 이 사각부들은 각각의 타일에 대한 클록 트리밍 및 캘리브레이션 회로에 필요한 영역을 나타낸다. 이 사각부들 내에 있는 회로는 강력한 클록 트리밍 및 캘러브레이션을 제공하기에 충분한 것 이상이며, 도면을 보면 여기에 포함되는 영역이 매우 작음을 알 수 있다.
도 4는 이진 트리 형태로 구성된 2차 기판 상의 클록 트리의 바람직한 배선 배치를 도시한다. 1차 클록 입력부(402)로부터 각각의 리프 노드(leaf node)(400)까지의 거리가 정확히 동일하며, 각 팬아웃 노드(fanout node)로부터 각 방향으로 팬아웃되는 로드도 정확히 동일하다. 각각의 리프 노드에는 리프 노드에 있는 출력 핀(output pin)을 구동하기 위한 드라이버 회로(driver circuit)(도시되지 않음)가 위치되어 있다.
클록 트리밍 회로(또는 제어 수단들)는 스캔 전용 제어 래치(scan-only control latch)들을 포함하며, 이 래치들의 상태들에 따라 클록 신호가 팬 아웃되기 전에 클록 에지(clock edge)들이 기준(입력 클록) 신호를 뒤따르도록 한다. 도 3에서의 타일들은 제각기 자체 상태 제어 래치(own state control latch)들을 가지며, 이 모든 래치들은 2차 기판 상에서 하나의 스캔 링(scan ring)으로 접속되어 있다. 본 발명에 따라 1차(또는 2차) 기판들 상에서 전송된 클록 신호들을 프로빙(probing)한 후 스캔 링을 통해 클록 에지들을 조절함으로써 클록 스큐를 더 잘 제어할 수 있다. 이것이 표준적인 기법(standard technique)이다.
도 9의 회로는 다음과 같이 동작한다. 시프트될 글로벌 클록 신호(global clock signal)가 도 9의 트리밍 회로에서의 코스 지연 회로(course delay circuit)(903)의 입력부(901)에 도달한다. 코스 지연 회로는 입력 신호를 100ps만큼 지연시키는 지연 소자(delay element)를 포함한다. 멀티플렉서(905)가 제어 래치(900a)의 제어에 따라 지연된 신호 또는 지연되지 않은 신호 중 하나를 선택한다. 멀티플렉서(905)의 출력은 다시 신호를 25ps만큼 더 지연시키는 지연 소자를 포함하는 미세 지연 회로(fine delay circuit)(904)에 제공된다. 멀티플렉서(902)는 제어 래치(900b, 900c)들의 제어에 따라 바람직한 출력 신호를 선택한다. 멀티플렉서(902)의 출력은 회로(904)에 원래 입력된 신호를 25ps의 정수배만큼 지연시킨 지연된 출력(delayed version)이다.
밀도가 낮은 2차 기판을 구비함으로써 구현될 수 있는 본 발명의 다른 특징은 2차 기판 상에 "콰이어트 버스"를 사용할 수 있다는 것이다. 이 콰이어트 버스 기법은 1차 기판 상에서는 사용될 수 없는데, 1차 기판 상의 금속 레벨들이 과도하게 이용되고 있어서 이 기법을 사용하기에는 주변 노이즈가 너무 크기 때문이다.
특히, 클록 분배 네트워크는 이용가능한 배선 채널들의 작은 일부 영역만을 필요로 하기 때문에, (몇 개의 전체 금속 레벨들을 포함할 확률이 높은) 2차 기판 상의 대부분의 배선 채널들을 접지하여 실제로 2차 기판을 거치는 몇몇 신호들에 대해 고도로 차폐된(콰이어트) 환경을 제공할 수 있다.
도 5는 콰이어트 버스상의 신호 도선(signal wire)을 도시한다. 매우 조용한 환경하에 있으므로 도선은 초고임피던스 프리차지 회로(very-high-impedance precharging circuit)(500)를 통해 중간 전압 레벨(intermediate voltage level)로 프리차지될 수 있다. 이러한 프리차지 회로에도 일정한 누설(leakage)이 있기는 하지만 임피던스가 높아서 누설이 적은 상태로 유지된다. 이러한 회로는 노이즈가 많은 환경하에서는 사용될 수 없는데, 이는 노이즈가 프리차지된 회로를 랜덤한 임의의 방향으로 매우 쉽게 풀링(pull)할 수 있기 때문이다.
도선에 대한 입력부는 스태틱 입력(static input) 샘플을 조금 얻어서, 이 작은 샘플을 가지고 프리차지된 버스가 자신의 프리차지 상태 근방의 콰이어선트 포인트(quiescent point)에 도달하기 전에 이 버스를 적당한 방향으로 신속하게 풀링할 수 있도록 하는 클록식 패스게이트(clocked passgate)(502)이다. 이렇게 함으로써 진행파의 속도가 도선의 특성 임피던스와 관련된다. 신호는 임의의 드라이버 회로가 도선을 차지시키는 데 걸리는 것보다 훨씬 더 빨리 반대쪽 끝에 도달하며, 이는 노이즈가 많은 환경 하에서의 표준 전송 수단이 된다. 미세 신호 펄스는 반대쪽 끝에서 표준 드라이버(504)에 의해 스태틱 신호(static signal)로 변환된다.
다른 저 전력 회로(low power circuit)들은, 이 회로들에 의해 어떤 콰이어트 버스 주위에 노이즈가 많이 생기는 환경이 만들어지지 않는다면, 여유 공간이 있는 2차 기판 상에 위치될 수 있다. 더욱이, 대형 L2 캐시처럼 동작하는 전용 DRAM을 갖는 프로세서 칩을 포함하는 시스템들이 제안되고 있다. 이러한 시스템들에서, 마이크로프로세서와 L2는 개별적인 칩들로서, 멀티칩 모듈(MultiChip Module;MCM)상에 밀착하여 장착된다.
두 칩들이 서로 인접해 있다면, 최악의 경우의 신호 진행 거리(the worst-case signal travel distance)는 대략 3 개의 칩 "피치(pitch)"(3 개의 칩의 옆길이(three sides of a chip))이며, 효율적으로 설계한다면 두 칩 피치로 줄일 수도 있다.
그러나, L2가 DRAM이라면, 대기 전력(standby power)이 매우 낮은 것이 보통이며, 본 발명에 따라 DRAM이 2차 기판과 일체화되어 CP 칩 상에 직접 본딩됨으로써 냉각 문제가 생기지 않을 수 있다. 이 상황에서 최악의 경우의 거리는 2 개의 칩 피치로 결정되며, 효율적으로 설계한다면 1 개의 칩 피치로 줄이는 것도 가능하다.
이 기법은 유한 캐시 효과(Finite Cache Effect)를 감소시킴으로써 시스템 성능을 개선한다(프로세서의 "CPI(Cycles Per Instruction)" 성능 측도(performance measurement)의 요인이 되는 "유한 캐시"는 온 칩 캐시(on-chip cache)의 미스율(miss rate)(명령 당 미스수)과 오프 칩 메모리 계층(off-chip memory hierarchy)을 접근하는 데 관련된 미스 패널티(miss penalty)(미스당 사이클 수)의 곱임. 이러한 미스 패널티의 한 요소로서 CP 칩과 L2 사이의 왕래에 의해 초래되는 지연이 있음). 또한, 멀티사이클 지연(multicycle delays)을 한 개의 사이클로 줄임으로써, 파이프라이닝(pipelining)을 개선하고 이차 성능 이득(second-order performance benefit)을 갖게 될 수도 있다.
도 6 내지 도 8은 본 발명에 따른 여러 가지 실시예를 도시한다.
도 6에 있어서, 1차 및 2차 기판은 비슷한 크기이지만 오프셋 방식(offset manner)으로 솔더볼(600)들에 의해 결합되어, 1차 기판의 I/O 핀(602)들과 2차 기판의 I/O 핀(604)들이 외부와 접속할 수 있도록 노출된다. 상기 논의된 바와 같이, 1차 및 2차 기판은 모두 활성 회로(active circuitary)를 가지고 있다.
도 7에서, 1차 기판이 2차 기판보다 약간 작아 2차 기판의 I/O 핀들이 노출됨으로써 외부와 접속이 가능하게 된다. 이 경우에도, 1차 및 2차 기판이 모두 활성 회로를 가지고 있다.
본 발명은, 도 8에 도시되는 바와 같이, 3차(및 그 이상의) 기판들을 포함하는 것으로 확장될 수 있다. 도 8의 실시예에는 1차 기판(800), 2차 기판(802), 3차 기판(804)이 포함되어 있다. 1차 및 2차 기판들은 대응하는 I/O 패드에 배치된 솔더 볼(806)에 의해 함께 본딩되어 있다. 2차 기판의 외부 I/O 패드(808)들은 동일한 C4(플립 칩) 기법을 이용하여 3차 기판 상의 패드들에 본딩되어 있다. 이러한 접속을 보다 용이하게 하기 위해 3차 기판에 트렌치를 만들어 1차 기판을 수용하도록 하는 것도 가능하다. 3차 기판의 외부 I/O 핀(810)들은 외부와 접속 가능하도록 노출되어 있다.
본 발명에 의해 제공되는 또다른 잇점은 결과적으로 패키지의 비용을 줄일 수 있다는 것이다. 프로세서/DRAM 경우에 있어서, 이전 기법을 이용하기 위해서는 멀티칩 모듈(multichip-module)(2 레벨 패키지)이 필요하며, 이러한 2 레벨 패키징은 3 레벨 패키지(예를 들면, 카드)가 수용되어야 할 2 개의 칩에 해당되는 영역을 필요로 한다.
본 발명에 따라 제조되는 프로세서/DRAM에서는, DRAM 2차 기판이 프로세서 1차 기판의 "운반체(carrier)" 역할을 하기 때문에 2 레벨 패키지가 없다. 해당하는 프로세서/DRAM 단일 패키지 엔티티(processor/DRAM single-package entity)는 3 레벨 패키지에 직접 와이어 본딩되거나 C4-본딩될 수 있으며, 이때 요구되는 영역은 2차 기판의 영역(즉, 단일 칩의 영역)에 해당되는 것뿐이다. 본 발명에 따라 제조된 다수의 시스템들과 마찬가지로, 오늘날 이러한 시스템에 사용되는 것과 동일한 3 레벨 패키지의 수용능력이 2배로 된다.
본 발명은 구체적으로 바람직한 실시예로써 기술되었지만, 다음의 특허청구범위에 의해 한정되는 발명의 사상 및 범주를 벗어나지 않으면서 개시된 실시예를 변형하는 것이 가능함은 물론이다.
본 발명에 따르면 정확하고 고도로 제어 가능한 클록 분배 네트워크를 하나의 활성 기판(1차 기판)에 제공함으로써, C4 기법을 이용하여, 스큐가 최소화된 클록 신호들을 이 네트워크를 통해 다른 활성 기판(2차 기판)에 분배하는 것이 가능하다. 일반적으로, 1차 기판은 밀도가 높아 전력을 많이 소모하며, 2차 기판은 밀도가 낮아 전력을 훨씬 적게 소모한다.
본 발명에 의하면 밀도가 낮은 2차 기판에 "콰이어트 버스(quiet bus)들"을 제공하여 데이터를 1차 기판 상의 지점들로 고속 전송하는 것을 용이하게 할 수 있고, 2차 기판 상에 다른 저전력 주변 하드웨어(예를 들면, DRAM)을 제공하여 1차 기판 상의 고전력 논리 회로(예를 들면, 프로세서)를 사용할 수도 있으며, 이러한 동일 C4 기법으로 3차( 및 그 이상의) 기판들을 제공하는 것도 가능하다.
본 발명의 특징으로서, 2 개의 활성 칩들이 서로 본딩되어 있다는 것과, 상당한 양의 전력을 소모하는 밀도가 높고 복잡한 논리 칩(예를 들면, 마이크로프로세서)을 전력을 훨씬 덜 소모하는 밀도가 낮은 활성 칩에 본딩한다는 것을 들 수 있다. 밀도가 낮은 2차 칩은, 고도의 제어 방식으로 클록 신호를 분배하기 위하여, 롱 버스(long bus)들이 1차 칩의 표면에서보다 콰이어트 환경 하에서 고속으로 동작할 수 있는 콰이어트 매체로서, 선택사양인 다른 유형의 저전력 장치(예를 들면, DRAM)에 사용될 수 있다.

Claims (34)

1차 칩 및 2차 칩을 구비하는 시스템에 있어서,
상기 각각의 칩은 활성 소자(component)를 구비하고, 상기 1차 칩 및 2차 칩은 서로 마주보도록 접속되어 적어도 상기 2차 칩 위의 I/O 패드들이 상기 시스템의 밖에 있는 접속 수단에 접근 가능한 상태로 있도록 하고,
상기 1차 칩 및 상기 2차 칩 중 어느 하나는 논리 회로를 구비하고,
다른 한 칩은 상기 1차 칩 및 2차 칩의 표면 사이의 복수의 접속점들을 경유하여 상기 한 칩 위의 논리 회로로 클록 신호를 전달하기 위한 클록 분배 네트워크를 포함하는 시스템.
제 1 항에 있어서,
상기 1차 칩 및 상기 2차 칩들은 솔더볼(solderball)을 경유하여 접속되어 있는
시스템.
제 1 항에 있어서,
상기 1차 칩의 표면은 상기 2차 칩의 표면보다 더 작은 면적을 갖는
시스템.
제 1 항에 있어서,
상기 1차 칩 및 2차 칩은 오프셋된 방식으로 서로 마주보고 접속되어 있는
시스템.
제 1 항에 있어서,
상기 2차 칩이 상기 클록 분배 네트워크를 포함하며, 상기 클록 분배 네트워크는 리프노드들(leaf nodes)이 정규 그리드(regular gird) 상에 배치된 상태에서 3의 팬아웃(fanout)을 갖고, 상기 각각의 리프 노드들은 I/O 드라이버 회로를 포함하며, 상기 각각의 I/O 드라이버 회로는 상기 리프 노드들에 대응하는 그리드 상의 점에 중심을 갖는 I/O 패드를 구동하며, 상기 각각의 I/O 패드는 상기 1차 칩 상의 대응하는 I/O 패드에 접속되어 있으며, 상기 1차 칩 상의 상기 각각의 I/O 패드는 클록 입력으로서 기능하며, 상기 각각의 클록 입력은 해당 입력에 인접하여 접속된 저장 요소(sotrage element)를 게이트(gate)하는 데 사용되는
시스템.
제 5 항에 있어서,
상기 I/O 드라이버 회로들 중 적어도 하나의 I/O 드라이버 회로는 고정 시간만큼 상기 클록 입력을 지연시키기 위한 제어 수단을 더 포함하는
시스템.
제 6 항에 있어서,
상기 제어 수단은 몇 개의 고정 시간 중 어느 하나를 지정하는 상태 정보를 저장하고, 상기 상태 정보는 스캔 동작(scan operation)에 의해 세팅 가능한 저장 수단에 의해 보유되는
시스템.
제 1 항에 있어서,
상기 1차 칩 및 2차 칩 중 적어도 어느 한 칩은 하나 이상의 금속 배선 레벨 위에 비활성 영역들(inactive regions) 및 미사용 배선 트랙 영역을 포함하고, 상기 배선 트랙들 내의 복수의 배선들이 공통 접지에 접속됨으로써 상기 배선 트랙들 내의 일부 배선들이 상기 접지된 배선에 의해 차폐(shield)되도록 하며, 상기 칩들 중 상기 어느 한 칩은 상기 칩들 중 다른 한 칩 상의 점들 사이의 신호 전송을 위한 도파관(waveguide)로서 기능하는
시스템.
제 8 항에 있어서,
상기 차폐된 배선들은 데이타 신호를 전송하기 위해 사용되는
시스템.
제 7 항에 있어서,
액티브 하이인 임피던스 프리차지 회로 및 입력 신호를 배선의 송신 측으로 게이트(gate)시키는 회로를 갖는 전송 수단을 더 포함하며,
상기 프리차지 회로는 논리 레벨 0 및 1의 중간 레벨로 상기 배선의 레벨을 유지하며, 상기 게이트 회로는 상기 입력 신호를 샘플링하도록 클록 펄스에 의해 주기적으로 개방 및 단락되어, 상기 전송 수단으로 하여금 상기 입력 신호의 상태에 따라 콰이어트 환경(quiet environment)에서 신호 펄스를 전송하도록 하는
시스템.
제 8 항에 있어서,
상기 2차 칩이 상기 차폐된 배선 트랙들을 포함하는
시스템.
제 11 항에 있어서,
상기 차폐된 배선 트랙들이 신호 전송을 위해 사용되는
시스템.
제 12 항에 있어서,
액티브 하이인 임피던스 프리차지 회로 및 입력 신호를 배선의 송신 측으로 게이트시키는 회로를 갖는 전송 수단을 더 포함하며,
상기 프리차지 회로는 논리 레벨 0 및 1의 중간 레벨로 상기 배선의 레벨을 유지하며, 상기 게이트 회로는 상기 입력 신호를 샘플링하도록 클록 펄스에 의해 주기적으로 개방 및 단락되어, 상기 전송 수단으로 하여금 상기 입력 신호의 상태에 따라 콰이어트 환경에서 소신호 펄스를 전송하도록 하는
시스템.
제 13 항에 있어서,
상기 전송 수단이 상기 1차 칩 상의 요소들 사이에 신호를 전송하는 데 사용되는
시스템.
제 1 항에 있어서,
상기 2차 칩은 DRAM으로 이루어지는
시스템.
제 1 항에 있어서,
제 2의 1차 칩을 더 포함하며,
상기 각각의 1차 칩은 상기 2차 칩과 서로 마주보는 상태로 접속됨으로써, 적어도 상기 2차 칩 상의 I/O 패드들이 상기 칩들의 시스템 밖에 있는 접속 수단에 접근 가능한 상태로 남게 되어 있는
시스템.
계층적으로 접속된 칩들의 시스템에 있어서,
상기 시스템은 세 개보다 많은 레벨을 상기 계층 내에 가지고,
상기 계층 내의 매 레벨에서, 상기 각 레벨의 상기 칩은 보다 하위 계층의 부시스템을 수납하기 위한 트렌치를 가지고, 상기 보다 하위 레벨의 계층의 최상위 레벨의 칩은 상기 레벨의 칩과 서로 마주보는 상태로 접속되어 있음으로써 사이 레벨의 상기 칩의 I/O 패드들 중 일부는 상기 계층의 상기 레벨 위의 접속 수단에 접근 가능하도록 되어 있는
시스템.
하나 이상의 배선 레벨 위에 비활성 영역 및 미사용 배선 트랙들을 포함하는 활성 집적 회로 칩에 있어서,
상기 배선 트랙들 내의 복수의 배선들은 공통 접지에 접속되어 있음으로써 상기 배선 트랙들 내의 일부 배선들은 상기 접지된 배선 트랙들에 의해 차폐되도록 되어 있고, 상기 차폐된 배선은 상기 칩 상에서의 신호 전송에 대한 도파관으로서 기능하는
활성 집적 회로 칩.
클록 신호를 칩 상의 복수의 수신점(receiving point)들에 분배하되, 상기 수신점들에서 수신되자마자 상기 클록 신호의 스큐가 최소화되는 클록 신호 분배 방법에 있어서,
① 1차 칩의 표면 전체에 걸쳐 정규 그리드 상에 상기 수신점용 I/O 패드를 위치시키는 단계와,
② 2차 칩 상에 클록 분배 네트워크를 마련하는 단계―상기 네트워크의 출력부들은 상기 2차 칩 상의 표면 전체에 걸쳐 정규 그리드상에 위치되어 있는 I/O 패드들이고, 2차 칩 상의 상기 그리드는 상기 1차 칩 상의 그리드의 미러상(mirror image)임―와,
③ 상기 1차 칩을 상기 2차 칩과 마주보도록 본딩하는 단계
를 포함하는 클록 신호 분배 방법.
제 19 항에 있어서,
상기 클록 분배 네트워크를, 상기 2차 칩 상의 모든 팬아웃 포인트들로부터 모든 방향으로 팬아웃되는(fanning-out) 동일한 로드와 도선 길이(wire-length)를 가지는 대칭 트리(symmetric tree)로서 구현하는 단계를 더 포함하되, 상기 I/O 패드들은 상기 트리의 리프 노드들인 클록 신호 분배 방법.
제 20 항에 있어서,
상기 각각의 리프 노드에 드라이버 회로를 위치시키는 단계를 더 포함하는 클록 신호 분배 방법.
제 21 항에 있어서,
적어도 하나의 상기 드라이버 회로에 대한 상태 입력에 응답하여, 상기 상태 입력에 의해 결정된 바대로 고정 시간만큼 상기 드라이빙 회로를 지연시키는 제어 수단을 제공하는 단계를 더 포함하는 클록 신호 분배 방법.
제 22 항에 있어서,
상기 드라이버 회로들을 제어하는 데 사용되는 상태 입력 정보를 보유하는 수단을 제공하는 단계를 더 포함하는 클록 신호 분배 방법.
제 23 항에 있어서,
복수의 상기 수신점들에서 상기 클록 신호들의 도착을 측정하는 단계와, 상기 상태 보유 수단에 저장되어 있는 상태를 변경시켜 상기 드라이버들이 자신의 상대적인 지연을 변경시킴으로써 상기 변경된 상태에 응답하도록 하여 상기 복수의 수신점들간의 상기 클록 신호들의 스큐를 최소화하는 클록 신호 분배 방법.
칩 상의 신호 도선들에 대해 노이즈가 적은 환경을 만드는 방법에 있어서,
상기 칩 상에서 비활성 표면 영역을 가로질러 상기 신호 도선들을 마련하는 단계와,
상기 배선 면과 동일한 배선 면내에서 상기 신호 도선 가까이에 접지된 도선들을 마련하는 단계와,
인접한 배선 면상에 상기 신호 도선들 가까이에 접지된 도선들을 마련하는 단계
를 포함하는 저 노이즈 환경(low-noise environment) 생성 방법.
제 25 항에 있어서,
상기 신호 도선들을 논리적 0 및 1 레벨의 사이값인 콰이어선트 값(quiescent value)으로, 상기 콰이어선트 값이 간헐적으로 교란되도록 하는 하이 임피던스 회로에 의해 계속해서 활발히 프리차지하는 단계와,
데이터 입력에 응답하여 상기 신호 도선의 전송 측(transmitting end)에서 미세 신호 값들을 간헐적으로 게이팅함으로써 상기 콰이어선트 값을 교란하는 단계와,
상기 신호 도선의 수신 측(receiving end)에서 상기 미세 신호를 수신하는 단계
를 더 포함하는 저 노이즈 환경 생성 방법.
제 26 항에 있어서,
제 1 및 제 2 회로 소자를 갖는 1차 칩을 제공하는 단계와,
상기 2차 칩 상에 고속 신호 도선(high-speed signal wire)들을 위치시키는 단계와,
상기 1차 칩을 상기 2차 칩과 마주보도록 본딩하는 단계와,
상기 신호들을 상기 1차 칩 상의 상기 제 1 소자로부터 상기 2차 칩 상의 상기 솔더볼들을 통해 구동시키는 단계와,
상기 2차 칩 상의 상기 고속 신호 도선들을 사용하여 상기 전송을 돕는 단계와,
상기 2차 칩 상의 상기 고속 신호 도선들의 상기 수신단에서, 상기 신호들을 상기 1차 칩 상의 상기 솔더 볼들을 통해 상기 1차 칩 상의 상기 제 2 소자로 구동시키는 단계
를 더 포함하는 저 노이즈 환경 생성 방법.
멀티칩 시스템을 제작하는 방법에 있어서,
플립 칩 기법을 이용하여 제 1 칩의 상부 표면을 제 2 칩의 상부 표면에 본딩하되, 상기 제 1 칩의 상부 표면상의 I/O 패드들과 상기 제 2 칩의 상부 표면상의 I/O 패드들을 접속시키면서 상기 제 2 칩의 표면상의 몇몇 I/O 패드들은 이중 칩 시스템의 외부와 접속이 가능하도록 남겨두는 방식으로 본딩함으로써 이중 칩 시스템(two chip system)을 제작하는 단계와,
상기 제 1 칩을 수납하기에 충분한 크기로 제 3 칩 내에 트렌치를 제공하는 단계와,
상기 제 2 칩의 상부 표면과 상기 제 3 칩의 상부 표면을 본딩하되, 상기 제 1 칩은 상기 제 3 칩 내의 상기 트렌치 내에 삽입되고, 상기 본딩 단계에서는 플립 칩 기법을 이용하여 상기 제 2 칩의 상부 표면상의 접근 가능한 I/O 패드들을 상기 제 3 칩의 상부 표면에 접속시키면서 상기 제 3 칩의 상부 표면상의 몇몇 I/O 패드들을 상기 3중 칩 시스템의 외부와 접속 가능하도록 남기는 단계
를 포함하는 다중 칩 시스템을 제작하는 방법.
제 28 항에 있어서,
상기 제 3 칩의 상부 표면을 제 4 칩의 상부 표면과 본딩하되, 상기 제 4 칩은 상기 제 1 및 제 2 칩을 수납하는 트렌치를 가짐으로써 4 중 칩 시스템을 형성하는 다중 칩 시스템 제작 방법.
논리 칩 및 DRAM 칩 사이의 전송 거리를 최소화하는 방법에 있어서,
플립 칩 기법을 사용하여 상기 논리 칩을 상기 DRAM 칩에 서로 마주보도록 본딩시키는 단계를 포함하며,
상기 논리 칩의 전력 소모는 상기 DRAM 칩의 전력 소모보다 높으며, 상기 논리 칩은 마이크로프로세서인
전송 거리 최소화 방법.
논리 칩 및 DRAM 칩 사이의 전송 거리를 최소화하는 방법에 있어서,
플립 칩 기법을 사용하여 상기 논리 칩을 상기 DRAM 칩에 서로 마주보도록 본딩시키는 단계를 포함하며,
상기 논리 칩의 전력 소모는 상기 DRAM 칩의 전력 소모보다 높으며, 상기 본딩 단계는 상기 논리 칩으로부터 상기 DRAM 칩으로의 임의의 신호의 최대 이동 거리가 두 칩의 피치(pitch)가 되도록 상기 논리 칩을 상기 DRAM 칩에 대해 위치시키는 단계를 포함하는
전송 거리 최소화 방법.
1차 칩 및 2차 칩을 구비하는 시스템에 있어서,
상기 각각의 칩은 활성 소자를 구비하고, 상기 1차 칩 및 2차 칩은 서로 마주보도록 접속되어 적어도 상기 2차 칩 위의 I/O 패드들이 상기 시스템의 밖에 있는 접속 수단에 접근 가능한 상태로 있도록 하고, 상기 1차 칩 및 2차 칩 중 적어도 어느 한 칩은 하나 이상의 금속 배선 레벨 위에 비활성 영역들(inactive regions) 및 미사용 배선 트랙 영역을 포함하고, 상기 배선 트랙들 내의 복수의 배선들이 공통 접지에 접속됨으로써 상기 배선 트랙들 내의 일부 배선들이 상기 접지된 배선에 의해 차폐(shield)되도록 하며, 상기 칩들 중 상기 어느 한 칩은 상기 칩들 중 다른 한 칩 상의 점들 사이의 신호 전송을 위한 도파관(waveguide)로서 기능하는
시스템.
1차 칩 및 2차 칩을 구비하는 시스템에 있어서,
상기 각각의 칩은 활성 소자를 구비하고, 상기 1차 칩 및 2차 칩은 서로 마주보도록 접속되어 적어도 상기 2차 칩 위의 I/O 패드들이 상기 시스템 밖에 있는 접속 수단에 접근 가능한 상태로 있도록 하고, 상기 시스템은 상기 1차 칩을 수납하기 위한 트렌치를 갖는 제 3의 칩을 포함하고, 상기 2차 칩은 상기 제 3의 칩과 서로 마주보도록 접속되어 있음으로써 상기 제 3의 칩 상의 I/O 패드들이 상기 시스템 밖에 있는 접속 수단에 접근 가능한 상태로 있도록 하는
시스템.
제 1의 1차 칩, 제 2의 1차 칩, 2차 칩을 포함하는 시스템에 있어서,
상기 각각의 칩들은 활성 소자들을 갖고, 상기 주 칩들 각각은 상기 2차 칩과 서로 마주보도록 접속됨으로써 적어도 상기 2차 칩 위의 I/O 패드들이 상기 시스템 밖의 접속 수단에 접근 가능한 상태로 있도록 하고,
상기 시스템은 상기 각각의 1차 칩들을 수납하기 위한 트렌치를 갖는 제 3의 칩을 더 포함하며,
상기 2차 칩은 상기 제 3의 칩에 서로 마주보도록 접속되어 상기 제 3의 칩 상의 I/O 패드들이 상기 시스템 밖에 있는 접속 수단에 접근 가능한 상태로 있도록 하는
시스템.
KR1019970024459A 1996-08-20 1997-06-13 멀티칩시스템및그제조방법 KR100267430B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/700,261 1996-08-20
US08/700,261 1996-08-20
US08/700,261 US5760478A (en) 1996-08-20 1996-08-20 Clock skew minimization system and method for integrated circuits

Publications (2)

Publication Number Publication Date
KR19980018136A KR19980018136A (ko) 1998-06-05
KR100267430B1 true KR100267430B1 (ko) 2000-10-16

Family

ID=24812827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024459A KR100267430B1 (ko) 1996-08-20 1997-06-13 멀티칩시스템및그제조방법

Country Status (10)

Country Link
US (2) US5760478A (ko)
EP (1) EP0827203B1 (ko)
JP (1) JP3358171B2 (ko)
KR (1) KR100267430B1 (ko)
CN (1) CN1110097C (ko)
DE (1) DE69715762T2 (ko)
HK (1) HK1006242A1 (ko)
MY (1) MY117458A (ko)
SG (1) SG53009A1 (ko)
TW (1) TW357447B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737540B2 (en) 2007-07-16 2010-06-15 Samsung Electronics Co., Ltd. Stacked semiconductor devices and signal distribution methods thereof

Families Citing this family (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5763943A (en) * 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
JP2964983B2 (ja) * 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US6687842B1 (en) * 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6281590B1 (en) * 1997-04-09 2001-08-28 Agere Systems Guardian Corp. Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
DE19743344C2 (de) * 1997-09-30 1999-08-05 Siemens Ag Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3441948B2 (ja) * 1997-12-12 2003-09-02 富士通株式会社 半導体集積回路におけるクロック分配回路
US5869895A (en) * 1997-12-15 1999-02-09 Micron Technology, Inc. Embedded memory assembly
US6198168B1 (en) 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6150188A (en) * 1998-02-26 2000-11-21 Micron Technology Inc. Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same
US6091138A (en) * 1998-02-27 2000-07-18 Advanced Micro Devices, Inc. Multi-chip packaging using bump technology
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
WO1999066556A1 (de) * 1998-06-16 1999-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikal integriertes mikroelektronisches system und verfahren zur herstellung
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2000022074A (ja) * 1998-07-03 2000-01-21 Rohm Co Ltd 半導体装置
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
WO2000041242A1 (de) * 1998-12-30 2000-07-13 Infineon Technologies Ag Halbleiteranordnung
RU2213391C2 (ru) 1998-12-30 2003-09-27 Инфинеон Текнолоджиз Аг Полупроводниковое устройство с интеграцией по вертикали
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
US6204562B1 (en) * 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6386456B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Memory card identification system
US6239484B1 (en) 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US6351144B1 (en) * 1999-07-15 2002-02-26 Altera Corporation Programmable logic device with unified cell structure including signal interface bumps
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
KR100673378B1 (ko) * 1999-12-17 2007-01-23 삼성전자주식회사 칩 스케일 적층 칩 패키지와 그 제조 방법
KR100401019B1 (ko) * 1999-12-30 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6316981B1 (en) * 2000-03-13 2001-11-13 Intel Corporation Signal distribution network on backside of substrate
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
US6735755B2 (en) * 2000-03-27 2004-05-11 Jeng-Jye Shau Cost saving methods using pre-defined integrated circuit modules
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
KR20020058201A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6748994B2 (en) * 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US6658373B2 (en) * 2001-05-11 2003-12-02 Field Diagnostic Services, Inc. Apparatus and method for detecting faults and providing diagnostics in vapor compression cycle equipment
JP3670625B2 (ja) * 2001-06-13 2005-07-13 松下電器産業株式会社 半導体装置およびその製造方法
US6662126B2 (en) * 2001-08-14 2003-12-09 Sun Microsystems, Inc. Measuring skew using on-chip sampling
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6541847B1 (en) 2002-02-04 2003-04-01 International Business Machines Corporation Packaging for multi-processor shared-memory system
US6635970B2 (en) 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
TW523890B (en) * 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
DE10205208A1 (de) * 2002-02-08 2003-09-18 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte
US6730540B2 (en) * 2002-04-18 2004-05-04 Tru-Si Technologies, Inc. Clock distribution networks and conductive lines in semiconductor integrated circuits
US7122904B2 (en) * 2002-04-25 2006-10-17 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US20050104211A1 (en) * 2002-05-07 2005-05-19 Shinji Baba Semiconductor device having semiconductor chips mounted on package substrate
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US6973793B2 (en) * 2002-07-08 2005-12-13 Field Diagnostic Services, Inc. Estimating evaporator airflow in vapor compression cycle cooling equipment
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
JP2004063579A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 積層型半導体装置
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
AU2003301632A1 (en) * 2002-10-22 2004-05-13 Unitive International Limited Stacked electronic structures including offset substrates
TWI230447B (en) * 2003-04-25 2005-04-01 Advanced Semiconductor Eng Multi-chips package
DE10319271A1 (de) * 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
WO2004112136A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Electronic device
US6825567B1 (en) * 2003-08-19 2004-11-30 Advanced Semiconductor Engineering, Inc. Face-to-face multi-chip flip-chip package
US7098075B1 (en) * 2004-01-29 2006-08-29 Xilinx, Inc. Integrated circuit and method of producing a carrier wafer for an integrated circuit
US7303941B1 (en) 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
US9466595B2 (en) * 2004-10-04 2016-10-11 Intel Corporation Fabrication of stacked die and structures formed thereby
CN101099382B (zh) * 2004-11-12 2011-08-17 松下电器产业株式会社 数字电视接收机用电路模块
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8090897B2 (en) * 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
GB2444663B (en) * 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
EP1835618A1 (en) * 2006-03-16 2007-09-19 STMicroelectronics S.r.l. Reduction of the time for executing an externally commanded transfer of data in an integrated device
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
KR100800472B1 (ko) 2006-06-23 2008-02-04 삼성전자주식회사 스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
US8228704B2 (en) * 2007-02-28 2012-07-24 Samsung Electronics Co., Ltd. Stacked semiconductor chip package with shared DLL signal and method for fabricating stacked semiconductor chip package with shared DLL signal
GB0716055D0 (en) * 2007-08-17 2007-09-26 Regan Timothy J Vertical distribution of planar signals in stacked integrated circuits
US8080874B1 (en) * 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US20090091017A1 (en) * 2007-10-09 2009-04-09 Fjelstad Joseph C Partitioned Integrated Circuit Package with Central Clock Driver
US7863960B2 (en) * 2009-04-30 2011-01-04 International Business Machines Corporation Three-dimensional chip-stack synchronization
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
TWI449339B (zh) * 2010-12-13 2014-08-11 Ind Tech Res Inst 時脈偏移補償裝置
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US9030253B1 (en) 2012-05-30 2015-05-12 Altera Corporation Integrated circuit package with distributed clock network
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
US9543965B1 (en) 2013-10-04 2017-01-10 Altera Corporation Interposer with embedded clock network circuitry
KR20170001238A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 계단형 기판을 포함하는 반도체 패키지
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
CN105810237B (zh) * 2016-03-15 2018-08-21 西安紫光国芯半导体有限公司 一种关于dram时钟树走线结构
KR20240036154A (ko) 2016-10-07 2024-03-19 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
CN108108501B (zh) * 2016-11-25 2021-07-02 成都锐成芯微科技股份有限公司 集成电路芯片的延时控制方法
US10475766B2 (en) * 2017-03-29 2019-11-12 Intel Corporation Microelectronics package providing increased memory component density
JP2018182213A (ja) * 2017-04-19 2018-11-15 富士通株式会社 半導体装置及び半導体装置の製造方法
CN111418060A (zh) * 2017-10-20 2020-07-14 艾克瑟尔西斯公司 具有正交的顶部互连层的、面对面安装的ic裸片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235528A (ja) * 1985-08-08 1987-02-16 Fujitsu Ltd 高密度実装法
EP0486829A2 (en) * 1990-10-22 1992-05-27 Seiko Epson Corporation Semiconductor device and semiconductor device packaging system
EP0501652A2 (en) * 1991-02-27 1992-09-02 Sun Microsystems, Inc. Method and apparatus for the design and optimization of a balanced tree for clock distribution in computer integrated circuits
EP0706220A1 (en) * 1994-09-28 1996-04-10 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224154A (ja) * 1983-06-03 1984-12-17 Mitsubishi Electric Corp ゲ−トアレイ
JPS60175444A (ja) * 1984-02-22 1985-09-09 Hitachi Ltd 半導体装置
JPS62272560A (ja) * 1986-05-20 1987-11-26 Nec Corp マルチチツプパツケ−ジのクロツク回路接続構造
US4755704A (en) * 1987-06-30 1988-07-05 Unisys Corporation Automatic clock de-skewing apparatus
JPH02126685A (ja) * 1988-11-07 1990-05-15 Seiko Epson Corp 固体イメージセンサー
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JP2871041B2 (ja) * 1990-09-06 1999-03-17 三菱電機株式会社 半導体装置
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
US5434453A (en) * 1991-04-26 1995-07-18 Hitachi, Ltd. Semiconductor integrated circuit device and computer system using the same
JPH04346463A (ja) * 1991-05-24 1992-12-02 Mitsubishi Electric Corp マイクロ波帯パッケージ
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5164817A (en) * 1991-08-14 1992-11-17 Vlsi Technology, Inc. Distributed clock tree scheme in semiconductor packages
JPH05129516A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
JPH06244282A (ja) * 1993-02-15 1994-09-02 Nec Corp 半導体集積回路装置
DE69426695T2 (de) * 1993-04-23 2001-08-09 Irvine Sensors Corp., Costa Mesa Elektronisches modul mit einem stapel von ic-chips
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
US5565816A (en) * 1995-08-18 1996-10-15 International Business Machines Corporation Clock distribution network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235528A (ja) * 1985-08-08 1987-02-16 Fujitsu Ltd 高密度実装法
EP0486829A2 (en) * 1990-10-22 1992-05-27 Seiko Epson Corporation Semiconductor device and semiconductor device packaging system
EP0501652A2 (en) * 1991-02-27 1992-09-02 Sun Microsystems, Inc. Method and apparatus for the design and optimization of a balanced tree for clock distribution in computer integrated circuits
EP0706220A1 (en) * 1994-09-28 1996-04-10 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737540B2 (en) 2007-07-16 2010-06-15 Samsung Electronics Co., Ltd. Stacked semiconductor devices and signal distribution methods thereof
US8053882B2 (en) 2007-07-16 2011-11-08 Samsung Electronics Co., Ltd. Stacked semiconductor devices and signal distribution methods thereof

Also Published As

Publication number Publication date
US6040203A (en) 2000-03-21
CN1175805A (zh) 1998-03-11
MY117458A (en) 2004-06-30
JPH10107065A (ja) 1998-04-24
US5760478A (en) 1998-06-02
TW357447B (en) 1999-05-01
HK1006242A1 (en) 1999-02-19
SG53009A1 (en) 1998-09-28
EP0827203A2 (en) 1998-03-04
EP0827203B1 (en) 2002-09-25
JP3358171B2 (ja) 2002-12-16
CN1110097C (zh) 2003-05-28
KR19980018136A (ko) 1998-06-05
EP0827203A3 (en) 1998-04-15
DE69715762D1 (de) 2002-10-31
DE69715762T2 (de) 2003-04-24

Similar Documents

Publication Publication Date Title
KR100267430B1 (ko) 멀티칩시스템및그제조방법
EP0446039B1 (en) A multi-segmented bus and method of operation
US6411539B2 (en) Memory system
US12063037B2 (en) Embedded network on chip accessible to programmable logic fabric of programmable logic device in multi-dimensional die systems
US20020101755A1 (en) Memory module
EP0683968B1 (en) Module comprising ic memory stack dedicated to and structurally combined with an ic microprocessor
KR19990029165A (ko) 반도체 장치 및 반도체 시스템
US7525199B1 (en) Packaging for proximity communication positioned integrated circuits
JP2926689B2 (ja) 電子構成要素のパッケージ化のための多層モジュール
US6335494B1 (en) Multiple power distribution for delta-I noise reduction
US20040017242A1 (en) Grid clock distribution network reducing clock skew and method for reducing the same
KR100296839B1 (ko) 집적회로패키지및그시스템
US20220328399A1 (en) Standard Cell Architecture
KR100355240B1 (ko) 클럭 공유 양면 메모리 모듈 및 그 배선방법
JPH05283607A (ja) 半導体集積回路装置及びそれを利用した計算機システム
Ho et al. Coupled data communication techniques for high-performance and low-power computing
US20070086262A1 (en) Integrated circuit chip with connectivity partitioning
KR0172433B1 (ko) 데이타 출력 회로와 데이타 출력 접착 패드를 갖는 반도체 메모리 장치
JP3273683B2 (ja) 半導体集積回路
Hänninen et al. Network on metachip architectures
Spandorfer Large scale integration—An appraisal
Hirt et al. The Use of Area I/C or a Look at Future Architectures
Vaidyanathan et al. Techniques for early package closure in system-in-packages
Xi et al. Low Power Clock Distribution

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee