JP3441948B2 - 半導体集積回路におけるクロック分配回路 - Google Patents
半導体集積回路におけるクロック分配回路Info
- Publication number
- JP3441948B2 JP3441948B2 JP34278697A JP34278697A JP3441948B2 JP 3441948 B2 JP3441948 B2 JP 3441948B2 JP 34278697 A JP34278697 A JP 34278697A JP 34278697 A JP34278697 A JP 34278697A JP 3441948 B2 JP3441948 B2 JP 3441948B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- clock
- chip
- mesh
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、チップ上に多数の
セルを配置して成る半導体集積回路において、クロック
端子を有するセルにクロック信号を分配するクロック分
配回路に関し、特に、マルチチップモジュール（以下、
ＭＣＭと略記する場合がある）に組み込まれるＬＳＩ等
の半導体集積回路に用いて好適のクロック分配回路に関
する。
セルを配置して成る半導体集積回路において、クロック
端子を有するセルにクロック信号を分配するクロック分
配回路に関し、特に、マルチチップモジュール（以下、
ＭＣＭと略記する場合がある）に組み込まれるＬＳＩ等
の半導体集積回路に用いて好適のクロック分配回路に関
する。
【０００２】
【従来の技術】一般に、半導体集積回路、例えばＬＳＩ
においては、１つのクロック信号あるいは位相の異なる
複数のクロック信号に同期してＬＳＩ全体を動作させ
る。このような場合、外部から供給されたクロック信号
をＬＳＩ内の各部のフリップフロップ等（クロック端子
を有するセル）に分配することにより、デコードやメモ
リのリード／ライト，各種演算等の動作を行なうが、ク
ロックの分配元から供給先までの配線長が異なっている
と、クロック信号の到達タイミングにズレ（クロックス
キュー）が発生する。クロックスキューが生じると、フ
リップフロップでは誤った信号を取り込んだり、論理ゲ
ートでは出力に不所望のひげ状パルスが発生したりし
て、回路が誤動作するおそれがある。従って、クロック
スキューの大小がＬＳＩの性能（動作速度）を決定する
要因となる。
においては、１つのクロック信号あるいは位相の異なる
複数のクロック信号に同期してＬＳＩ全体を動作させ
る。このような場合、外部から供給されたクロック信号
をＬＳＩ内の各部のフリップフロップ等（クロック端子
を有するセル）に分配することにより、デコードやメモ
リのリード／ライト，各種演算等の動作を行なうが、ク
ロックの分配元から供給先までの配線長が異なっている
と、クロック信号の到達タイミングにズレ（クロックス
キュー）が発生する。クロックスキューが生じると、フ
リップフロップでは誤った信号を取り込んだり、論理ゲ
ートでは出力に不所望のひげ状パルスが発生したりし
て、回路が誤動作するおそれがある。従って、クロック
スキューの大小がＬＳＩの性能（動作速度）を決定する
要因となる。
【０００３】そこで、従来、ＬＳＩ等の半導体集積回路
では、図４に示すようなＨツリー型のクロック分配方式
が用いられている。この図４に示すＨツリー型のクロッ
ク分配方式では、正方形のチップ１００上において、複
数段（図４では３段）のバッファ１０１〜１０３をそな
え、これらのバッファ１０１〜１０３間をＨ型のクロッ
ク配線１０４，１０５によりツリー状に接続している。
では、図４に示すようなＨツリー型のクロック分配方式
が用いられている。この図４に示すＨツリー型のクロッ
ク分配方式では、正方形のチップ１００上において、複
数段（図４では３段）のバッファ１０１〜１０３をそな
え、これらのバッファ１０１〜１０３間をＨ型のクロッ
ク配線１０４，１０５によりツリー状に接続している。
【０００４】より詳細に説明すると、チップ１００の中
央には、外部からのクロック信号を受ける第１段ドライ
バ１０１が配置されている。第１段ドライバ１０１の出
力は、このドライバ１０１を中心とするＨ型のクロック
配線１０４により、４個の第２段ドライバ１０２に入力
される。これらの第２段ドライバ１０２は、Ｈ型のクロ
ック配線１０４の４つの先端位置にそれぞれ配置されて
おり、第１段ドライバ１０１から４個の第２段ドライバ
１０２までの配線長は等しくなっている。
央には、外部からのクロック信号を受ける第１段ドライ
バ１０１が配置されている。第１段ドライバ１０１の出
力は、このドライバ１０１を中心とするＨ型のクロック
配線１０４により、４個の第２段ドライバ１０２に入力
される。これらの第２段ドライバ１０２は、Ｈ型のクロ
ック配線１０４の４つの先端位置にそれぞれ配置されて
おり、第１段ドライバ１０１から４個の第２段ドライバ
１０２までの配線長は等しくなっている。
【０００５】各第２段ドライバ１０２の出力は、このド
ライバ１０２を中心とするＨ型のクロック配線１０５に
より、さらに４個の第３段ドライバ１０３に入力され
る。これらの第３段ドライバ１０３は、Ｈ型のクロック
配線１０５の４つの先端位置にそれぞれ配置されてお
り、第２段ドライバ１０２から４個の第３段ドライバ１
０３までの配線長は等しくなっている。
ライバ１０２を中心とするＨ型のクロック配線１０５に
より、さらに４個の第３段ドライバ１０３に入力され
る。これらの第３段ドライバ１０３は、Ｈ型のクロック
配線１０５の４つの先端位置にそれぞれ配置されてお
り、第２段ドライバ１０２から４個の第３段ドライバ１
０３までの配線長は等しくなっている。
【０００６】このようにドライバ１０１〜１０３をクロ
ック配線１０４，１０５により接続することで、クロッ
ク信号は、チップ１００のセル配置領域内に略均一な密
度で配置された１６個の第３段ドライバ１０３へ分配さ
れ、各第３段ドライバ１０３からフリップフロップ等の
クロック端子へ供給される。このとき、第１段ドライバ
１０１から第３段ドライバ１０３までの配線長は略等し
くなり、最終段のドライバ１０３でのクロックスキュー
を均一にすることができる。なお、第３段ドライバ１０
３をＨ型のクロック配線によりドライバに接続し、クロ
ック信号をさらに分配してもよい。
ック配線１０４，１０５により接続することで、クロッ
ク信号は、チップ１００のセル配置領域内に略均一な密
度で配置された１６個の第３段ドライバ１０３へ分配さ
れ、各第３段ドライバ１０３からフリップフロップ等の
クロック端子へ供給される。このとき、第１段ドライバ
１０１から第３段ドライバ１０３までの配線長は略等し
くなり、最終段のドライバ１０３でのクロックスキュー
を均一にすることができる。なお、第３段ドライバ１０
３をＨ型のクロック配線によりドライバに接続し、クロ
ック信号をさらに分配してもよい。
【０００７】また、従来、図５に示すようなクロック分
配方式も提案されている。この図５に示すクロック分配
方式では、正方形のチップ２００上において、３段のバ
ッファ１０１〜１０３をそなえ、これらのバッファ１０
１〜１０３間をＨ型のクロック配線１０４およびメッシ
ュ状配線２０１により接続している。より詳細に説明す
ると、チップ２００の中央には、図４に示したものと同
様に、外部からのクロック信号を受ける第１段ドライバ
１０１が配置され、第１段ドライバ１０１の出力は、こ
のドライバ１０１を中心とするＨ型のクロック配線１０
４により、４個の第２段ドライバ１０２に入力される。
また、チップ２００のセル配置領域内には、１６個の第
３段ドライバ１０３が、図４に示したものと同様に、略
均一な密度で配置されている。
配方式も提案されている。この図５に示すクロック分配
方式では、正方形のチップ２００上において、３段のバ
ッファ１０１〜１０３をそなえ、これらのバッファ１０
１〜１０３間をＨ型のクロック配線１０４およびメッシ
ュ状配線２０１により接続している。より詳細に説明す
ると、チップ２００の中央には、図４に示したものと同
様に、外部からのクロック信号を受ける第１段ドライバ
１０１が配置され、第１段ドライバ１０１の出力は、こ
のドライバ１０１を中心とするＨ型のクロック配線１０
４により、４個の第２段ドライバ１０２に入力される。
また、チップ２００のセル配置領域内には、１６個の第
３段ドライバ１０３が、図４に示したものと同様に、略
均一な密度で配置されている。
【０００８】そして、４個の第２段ドライバ１０２の出
力側と１６個の第３段ドライバ１０３の入力側との全て
がメッシュ状配線２０１により接続されている。なお、
Ｈ型のクロック配線１０４とメッシュ状配線２０１とは
それぞれ異なる配線層に形成されている。また、図５に
示す例では、４個の第２段ドライバ１０２および１６個
の第３段ドライバ１０３は、全てメッシュ上配線２０１
の交点上に配置されているが、これらのドライバ１０２
および１０３は、必ずしもメッシュ状配線２０１の交点
上に配置されなくてもよく、メッシュ状配線２０１上に
配置されていればよい。
力側と１６個の第３段ドライバ１０３の入力側との全て
がメッシュ状配線２０１により接続されている。なお、
Ｈ型のクロック配線１０４とメッシュ状配線２０１とは
それぞれ異なる配線層に形成されている。また、図５に
示す例では、４個の第２段ドライバ１０２および１６個
の第３段ドライバ１０３は、全てメッシュ上配線２０１
の交点上に配置されているが、これらのドライバ１０２
および１０３は、必ずしもメッシュ状配線２０１の交点
上に配置されなくてもよく、メッシュ状配線２０１上に
配置されていればよい。
【０００９】上述した図５に示すクロック分配方式で
は、第２段ドライバ１０２の出力側と第３段ドライバ１
０３の入力側とがメッシュ状配線２０１により接続され
ているので、最終段であるドライバ１０３でのクロック
スキューを、図４に示すクロック分配方式よりも確実に
均一化することができる。
は、第２段ドライバ１０２の出力側と第３段ドライバ１
０３の入力側とがメッシュ状配線２０１により接続され
ているので、最終段であるドライバ１０３でのクロック
スキューを、図４に示すクロック分配方式よりも確実に
均一化することができる。
【００１０】
【発明が解決しようとする課題】ところで、チップ１０
０，２００内では、１μｍ以下（サブミクロンオーダ）
の幅の配線を施す必要がある。このように細い配線をア
ルミニウムによって形成した場合、その抵抗はかなり大
きくなる。また、上述のように細い配線を銅によって形
成した場合、抵抗Ｒは小さくなるが、配線幅が今後より
一層縮小される方向である以上、抵抗Ｒの増大は大きな
問題となる。なお、配線の容量Ｃは、配線の材質に関わ
らず、配線と配線との間隔によって決まるが、その間隔
は配線幅と同程度であるため、容量Ｃについても今後増
大していくことは明らかである。
０，２００内では、１μｍ以下（サブミクロンオーダ）
の幅の配線を施す必要がある。このように細い配線をア
ルミニウムによって形成した場合、その抵抗はかなり大
きくなる。また、上述のように細い配線を銅によって形
成した場合、抵抗Ｒは小さくなるが、配線幅が今後より
一層縮小される方向である以上、抵抗Ｒの増大は大きな
問題となる。なお、配線の容量Ｃは、配線の材質に関わ
らず、配線と配線との間隔によって決まるが、その間隔
は配線幅と同程度であるため、容量Ｃについても今後増
大していくことは明らかである。
【００１１】従って、上述のような細い幅でメッシュ状
配線２０１をセル配置領域の全体に亘って形成した場
合、このメッシュ状配線２０１の抵抗Ｒが大きくなるた
め、クロック信号の波形が鈍りやすくなり、チップ２０
０上に形成されるＬＳＩ等の動作に支障を来すおそれも
ある。そこで、単に、抵抗Ｒの小さい材質でメッシュ状
配線２０１を形成したり、メッシュ状配線２０１の幅を
太くしたりすることで、抵抗Ｒの値を小さくし波形の鈍
りを抑えることも考えられる。
配線２０１をセル配置領域の全体に亘って形成した場
合、このメッシュ状配線２０１の抵抗Ｒが大きくなるた
め、クロック信号の波形が鈍りやすくなり、チップ２０
０上に形成されるＬＳＩ等の動作に支障を来すおそれも
ある。そこで、単に、抵抗Ｒの小さい材質でメッシュ状
配線２０１を形成したり、メッシュ状配線２０１の幅を
太くしたりすることで、抵抗Ｒの値を小さくし波形の鈍
りを抑えることも考えられる。
【００１２】しかし、この場合、インダクタンスＬが大
きくなってクロック信号に影響し、クロック信号の反射
が問題になってくる。例えば図６に示すように、クロッ
ク信号の波形自体は確実に立ち上がり、波形鈍りの発生
は抑止されるが、今度は、インダクタンスＬの増大に伴
う信号の反射によって、立ち上がり直後および立ち下が
り直後にクロック信号の波形上に振動がのることにな
る。これにより、クロック信号がかなり不安定になり、
チップ２００上に形成されるＬＳＩ等の動作に支障を来
すおそれもある。
きくなってクロック信号に影響し、クロック信号の反射
が問題になってくる。例えば図６に示すように、クロッ
ク信号の波形自体は確実に立ち上がり、波形鈍りの発生
は抑止されるが、今度は、インダクタンスＬの増大に伴
う信号の反射によって、立ち上がり直後および立ち下が
り直後にクロック信号の波形上に振動がのることにな
る。これにより、クロック信号がかなり不安定になり、
チップ２００上に形成されるＬＳＩ等の動作に支障を来
すおそれもある。
【００１３】本発明は、このような課題に鑑み創案され
たもので、抵抗の増大によるクロック信号の波形鈍りや
インダクタンスの増大によるクロック信号の不安定化を
抑止しながら、クロックスキューを減少させ、理想的な
クロック分配を実現した、半導体集積回路におけるクロ
ック分配回路を提供することを目的とする。
たもので、抵抗の増大によるクロック信号の波形鈍りや
インダクタンスの増大によるクロック信号の不安定化を
抑止しながら、クロックスキューを減少させ、理想的な
クロック分配を実現した、半導体集積回路におけるクロ
ック分配回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路におけるクロック分配回路
（請求項１）は、チップ上に多数のセルを配置して成る
半導体集積回路においてクロック端子を有するセルにク
ロック信号を分配するものであって、チップ側に、クロ
ック信号を分配するＨツリー型のクロック配線を形成す
るとともに、チップを配置される基板側に、チップ側の
クロック配線よりも抵抗の小さなメッシュ状配線を、チ
ップ側のクロック配線に対して複数の箇所で接続される
ように形成され、チップが多数のバンプを介して基板上
に載置され、チップ側で最終段ドライバに繋がるＨツリ
ー型のクロック配線と基板側のメッシュ状配線とが、バ
ンプを介して並列に接続されていることを特徴としてい
る。また、本発明の半導体集積回路におけるクロック分
配回路（請求項２）は、チップ上に多数のセルを配置し
て成る半導体集積回路においてクロック端子を有するセ
ルにクロック信号を分配するものであって、チップ側
に、クロック信号を分配するクロック配線が形成される
とともに、チップを配置される基板側に、チップ側の該
クロック配線よりも抵抗の小さなメッシュ状配線を、チ
ップ側のクロック配線に対して複数の箇所で接続される
ように形成され、チップ側で最終段ドライバに繋がるク
ロック配線を、最終段ドライバを全て接続するメッシュ
状配線として形成し、チップが多数のバンプを介して基
板上に載置され、チップ側で最終段ドライバに繋がるメ
ッシュ状配線と基板側のメッシュ状配線とが、バンプを
介して並列に接続されていることを特徴としている。
に、本発明の半導体集積回路におけるクロック分配回路
（請求項１）は、チップ上に多数のセルを配置して成る
半導体集積回路においてクロック端子を有するセルにク
ロック信号を分配するものであって、チップ側に、クロ
ック信号を分配するＨツリー型のクロック配線を形成す
るとともに、チップを配置される基板側に、チップ側の
クロック配線よりも抵抗の小さなメッシュ状配線を、チ
ップ側のクロック配線に対して複数の箇所で接続される
ように形成され、チップが多数のバンプを介して基板上
に載置され、チップ側で最終段ドライバに繋がるＨツリ
ー型のクロック配線と基板側のメッシュ状配線とが、バ
ンプを介して並列に接続されていることを特徴としてい
る。また、本発明の半導体集積回路におけるクロック分
配回路（請求項２）は、チップ上に多数のセルを配置し
て成る半導体集積回路においてクロック端子を有するセ
ルにクロック信号を分配するものであって、チップ側
に、クロック信号を分配するクロック配線が形成される
とともに、チップを配置される基板側に、チップ側の該
クロック配線よりも抵抗の小さなメッシュ状配線を、チ
ップ側のクロック配線に対して複数の箇所で接続される
ように形成され、チップ側で最終段ドライバに繋がるク
ロック配線を、最終段ドライバを全て接続するメッシュ
状配線として形成し、チップが多数のバンプを介して基
板上に載置され、チップ側で最終段ドライバに繋がるメ
ッシュ状配線と基板側のメッシュ状配線とが、バンプを
介して並列に接続されていることを特徴としている。
【００１５】なお、チップが、マルチチップモジュール
を構成するもので、マルチチップモジュールの基板上に
載置されるものであってもよい（請求項３）。
を構成するもので、マルチチップモジュールの基板上に
載置されるものであってもよい（請求項３）。
【００１６】さらに、チップ側のクロック配線の材質を
アルミニウムとし、基板側の配線の材質を銅としてもよ
い（請求項４）。上述のごとく、本発明のクロック分配
回路（請求項１〜４）では、チップ側に形成されたクロ
ック配線と、基板側に形成された配線（クロック配線よ
りも抵抗の小さな配線）とが複数の箇所で接続されてい
るので、この基板側の配線を介してもクロック信号がド
ライバに分配・供給される。
アルミニウムとし、基板側の配線の材質を銅としてもよ
い（請求項４）。上述のごとく、本発明のクロック分配
回路（請求項１〜４）では、チップ側に形成されたクロ
ック配線と、基板側に形成された配線（クロック配線よ
りも抵抗の小さな配線）とが複数の箇所で接続されてい
るので、この基板側の配線を介してもクロック信号がド
ライバに分配・供給される。
【００１７】従って、チップ側のクロック配線の抵抗が
大きくても、基板側の低抵抗の配線により波形鈍りを発
生させることなく、クロック信号をドライバに分配で
き、各ドライバでのクロックスキューを減少させること
ができる。このとき、基板側の配線のインダクタンスが
大きくなっても、チップ側のクロック配線の抵抗によ
り、信号の反射によるクロック信号の不安定化を抑止す
ることができる。
大きくても、基板側の低抵抗の配線により波形鈍りを発
生させることなく、クロック信号をドライバに分配で
き、各ドライバでのクロックスキューを減少させること
ができる。このとき、基板側の配線のインダクタンスが
大きくなっても、チップ側のクロック配線の抵抗によ
り、信号の反射によるクロック信号の不安定化を抑止す
ることができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 〔Ａ〕第１実施形態の説明 図１は本発明の第１実施形態としての半導体集積回路に
おけるクロック分配回路を模式的に示す斜視図である。
図１では、クロック分配回路の要部が、斜め上方から透
視した状態で示されている。
施の形態を説明する。 〔Ａ〕第１実施形態の説明 図１は本発明の第１実施形態としての半導体集積回路に
おけるクロック分配回路を模式的に示す斜視図である。
図１では、クロック分配回路の要部が、斜め上方から透
視した状態で示されている。
【００１９】この図１に示すように、第１実施形態で
は、正方形のチップ（半導体集積回路）１０上に、外部
からのクロック信号を受ける第１段ドライバ１１と、こ
の第１段ドライバ１１の出力を受ける４個の第２段ドラ
イバ１２と、これらの第２段ドライバ１２の出力を受け
る１６個の第３段ドライバ（最終段ドライバ）１３とが
そなえられている。
は、正方形のチップ（半導体集積回路）１０上に、外部
からのクロック信号を受ける第１段ドライバ１１と、こ
の第１段ドライバ１１の出力を受ける４個の第２段ドラ
イバ１２と、これらの第２段ドライバ１２の出力を受け
る１６個の第３段ドライバ（最終段ドライバ）１３とが
そなえられている。
【００２０】これらのドライバ１１〜１３は、図４に示
したＨツリー型のクロック分配方式と同様にして配置さ
れている。即ち、第１段ドライバ１１は、チップ１０の
中央に配置され、この第１段ドライバ１１を中心とする
Ｈ型のクロック配線１４により４個の第２段ドライバ１
２に接続されて、第１段ドライバ１１の出力がクロック
配線１４を介して第２段ドライバ１２に入力されるよう
になっている。
したＨツリー型のクロック分配方式と同様にして配置さ
れている。即ち、第１段ドライバ１１は、チップ１０の
中央に配置され、この第１段ドライバ１１を中心とする
Ｈ型のクロック配線１４により４個の第２段ドライバ１
２に接続されて、第１段ドライバ１１の出力がクロック
配線１４を介して第２段ドライバ１２に入力されるよう
になっている。
【００２１】また、第２段ドライバ１２は、それぞれ、
Ｈ型のクロック配線１４の先端位置に配置され、さら
に、各第２段ドライバを中心とするＨ型のクロック配線
１５により４個の第３段ドライバ１３に接続されて、第
２段ドライバ１２の出力がクロック配線１５を介して第
３段ドライバ１３に入力されるようになっている。この
ようにドライバ１１〜１３をＨ型のクロック配線１４，
１５により接続することで、クロック信号は、チップ１
０のセル配置領域内に略均一な密度で配置された１６個
の第３段ドライバ１３へ分配され、各第３段ドライバ１
３からフリップフロップ等のクロック端子へ供給され
る。このとき、第１段ドライバ１１から第３段ドライバ
１３までの配線長は略等しくなる。
Ｈ型のクロック配線１４の先端位置に配置され、さら
に、各第２段ドライバを中心とするＨ型のクロック配線
１５により４個の第３段ドライバ１３に接続されて、第
２段ドライバ１２の出力がクロック配線１５を介して第
３段ドライバ１３に入力されるようになっている。この
ようにドライバ１１〜１３をＨ型のクロック配線１４，
１５により接続することで、クロック信号は、チップ１
０のセル配置領域内に略均一な密度で配置された１６個
の第３段ドライバ１３へ分配され、各第３段ドライバ１
３からフリップフロップ等のクロック端子へ供給され
る。このとき、第１段ドライバ１１から第３段ドライバ
１３までの配線長は略等しくなる。
【００２２】なお、チップ１０側のクロック配線１４や
１５の材質は例えばアルミニウムであり、その幅は１μ
ｍ以下になっている。これらのクロック配線１４や１５
の配線仕様は、ＬＳＩ等の半導体集積回路を製造すべく
チップ１０上に配線パターンを形成する際と同様のもの
とする。このチップ１０上の配線１４，１５は、抵抗が
大きいため、分布ＲＣ線路としてみなすことができる。
１５の材質は例えばアルミニウムであり、その幅は１μ
ｍ以下になっている。これらのクロック配線１４や１５
の配線仕様は、ＬＳＩ等の半導体集積回路を製造すべく
チップ１０上に配線パターンを形成する際と同様のもの
とする。このチップ１０上の配線１４，１５は、抵抗が
大きいため、分布ＲＣ線路としてみなすことができる。
【００２３】一方、第１実施形態では、チップ１０を配
置されるＭＣＭ基板３０側に、例えば銅によるメッシュ
状配線３１が約１０μｍ程度の幅で形成されている。こ
のメッシュ状配線３１の配線仕様は、ＭＣＭ基板３０上
に配線パターンを形成する際と同様のものとする。上述
のようなメッシュ状配線３１の抵抗Ｒ２は、当然、アル
ミニウム製で幅１μｍ以下のクロック配線１４や１５の
抵抗Ｒ１よりも極めて小さくなる。なお、配線３１間の
間隔は大きいが、配線３１の配線幅も大きいので、ＭＣ
Ｍ基板３０上のメッシュ状配線３１の容量Ｃ２の効果は
ない。
置されるＭＣＭ基板３０側に、例えば銅によるメッシュ
状配線３１が約１０μｍ程度の幅で形成されている。こ
のメッシュ状配線３１の配線仕様は、ＭＣＭ基板３０上
に配線パターンを形成する際と同様のものとする。上述
のようなメッシュ状配線３１の抵抗Ｒ２は、当然、アル
ミニウム製で幅１μｍ以下のクロック配線１４や１５の
抵抗Ｒ１よりも極めて小さくなる。なお、配線３１間の
間隔は大きいが、配線３１の配線幅も大きいので、ＭＣ
Ｍ基板３０上のメッシュ状配線３１の容量Ｃ２の効果は
ない。
【００２４】ＭＣＭ基板３０上のメッシュ状配線３１の
等価回路を図７（ａ）に示す。この図７（ａ）に示すよ
うに、メッシュ状配線３１は、抵抗Ｒ２が小さいため、
伝送線路として取り扱われ、インダクタンスＬの効果が
重要になる。また、メッシュ状配線３１は、第２段バッ
ファ１２と第３段バッファ１３とを接続する４組のＨ型
のクロック配線１５に対して並列に接続されるように形
成されている。このとき、メッシュ状配線３１は、その
格子点がＨ型のクロック配線１５における第２段バッフ
ァ１２の配置位置，第３段バッファ１３の配置位置およ
び配線交点位置に対応するように形成されている。ま
た、メッシュ状配線３１は、ＭＣＭ基板３０を成す複数
の配線層（図示省略）のうちの一つに形成されている。
等価回路を図７（ａ）に示す。この図７（ａ）に示すよ
うに、メッシュ状配線３１は、抵抗Ｒ２が小さいため、
伝送線路として取り扱われ、インダクタンスＬの効果が
重要になる。また、メッシュ状配線３１は、第２段バッ
ファ１２と第３段バッファ１３とを接続する４組のＨ型
のクロック配線１５に対して並列に接続されるように形
成されている。このとき、メッシュ状配線３１は、その
格子点がＨ型のクロック配線１５における第２段バッフ
ァ１２の配置位置，第３段バッファ１３の配置位置およ
び配線交点位置に対応するように形成されている。ま
た、メッシュ状配線３１は、ＭＣＭ基板３０を成す複数
の配線層（図示省略）のうちの一つに形成されている。
【００２５】そして、チップ１０は、多数のバンプ４０
を介してＭＣＭ基板３０上に載置され、これらのバンプ
４０を介してチップ１０側のクロック配線１５とＭＣＭ
基板３０側のメッシュ状配線３１とが並列に接続されて
いる。なお、バンプ４０は、メッシュ状配線３１の格子
点とＨ型のクロック配線１５における第２段バッファ１
２の配置位置，第３段バッファ１３の配置位置および配
線交点位置とが重なる位置に配置されている。
を介してＭＣＭ基板３０上に載置され、これらのバンプ
４０を介してチップ１０側のクロック配線１５とＭＣＭ
基板３０側のメッシュ状配線３１とが並列に接続されて
いる。なお、バンプ４０は、メッシュ状配線３１の格子
点とＨ型のクロック配線１５における第２段バッファ１
２の配置位置，第３段バッファ１３の配置位置および配
線交点位置とが重なる位置に配置されている。
【００２６】上述のごとく構成された第１実施形態のク
ロック分配回路では、チップ１０側の４組のＨ型のクロ
ック配線１５と、ＭＣＭ基板３０側のメッシュ状配線３
１とが並列に接続されているので、全ての第３段ドライ
バ１３は、ＭＣＭ基板３０側のメッシュ状配線３１を介
して接続されており、このメッシュ状配線３１を介して
もクロック信号が各第３段ドライバ１３に分配・供給さ
れる。
ロック分配回路では、チップ１０側の４組のＨ型のクロ
ック配線１５と、ＭＣＭ基板３０側のメッシュ状配線３
１とが並列に接続されているので、全ての第３段ドライ
バ１３は、ＭＣＭ基板３０側のメッシュ状配線３１を介
して接続されており、このメッシュ状配線３１を介して
もクロック信号が各第３段ドライバ１３に分配・供給さ
れる。
【００２７】このとき、第１実施形態では、前述した通
り、チップ１０側のクロック配線１５は幅１μｍ以下の
アルミニウムであるのに対し、ＭＣＭ基板３０側のメッ
シュ状配線３１は幅数μｍの銅であるので、メッシュ状
配線３１の抵抗Ｒ２は、クロック配線１５の抵抗Ｒ１よ
りもかなり小さくなっている。従って、チップ１０側の
クロック配線１５の抵抗Ｒ１が大きくても、ＭＣＭ基板
３０側の低抵抗のメッシュ状配線３１により波形鈍りを
発生させることなく、クロック信号を全ての第３段ドラ
イバ１３に分配でき、第３段ドライバ１３でのクロック
スキューを減少させることができる。このとき、図７
（ａ）に示すように、ＭＣＭ基板３０側のメッシュ状配
線３１のインダクタンスＬが大きくなっても、チップ１
０側のクロック配線１５の抵抗Ｒ１により、信号の反射
によるクロック信号の不安定化が抑止される。
り、チップ１０側のクロック配線１５は幅１μｍ以下の
アルミニウムであるのに対し、ＭＣＭ基板３０側のメッ
シュ状配線３１は幅数μｍの銅であるので、メッシュ状
配線３１の抵抗Ｒ２は、クロック配線１５の抵抗Ｒ１よ
りもかなり小さくなっている。従って、チップ１０側の
クロック配線１５の抵抗Ｒ１が大きくても、ＭＣＭ基板
３０側の低抵抗のメッシュ状配線３１により波形鈍りを
発生させることなく、クロック信号を全ての第３段ドラ
イバ１３に分配でき、第３段ドライバ１３でのクロック
スキューを減少させることができる。このとき、図７
（ａ）に示すように、ＭＣＭ基板３０側のメッシュ状配
線３１のインダクタンスＬが大きくなっても、チップ１
０側のクロック配線１５の抵抗Ｒ１により、信号の反射
によるクロック信号の不安定化が抑止される。
【００２８】ただ単に配線の抵抗や容量を小さくしただ
けでは、前述のごとく、インダクタンスＬが大きくなっ
てクロック信号に影響し、図６に示したように、インダ
クタンスＬの増大に伴う信号の反射によって、立ち上が
り直後および立ち下がり直後にクロック信号の波形上に
振動がのってしまう。これに対して、第１実施形態で
は、チップ１０側のクロック配線１５とＭＣＭ基板３０
側のメッシュ状配線３１とが相互に補い合うように作用
し、図２に示すごとくクロック信号が安定化されその波
形上に振動がのることがなくなり、チップ１０上に形成
されるＬＳＩ等の動作に支障を来すこともなくなる。
けでは、前述のごとく、インダクタンスＬが大きくなっ
てクロック信号に影響し、図６に示したように、インダ
クタンスＬの増大に伴う信号の反射によって、立ち上が
り直後および立ち下がり直後にクロック信号の波形上に
振動がのってしまう。これに対して、第１実施形態で
は、チップ１０側のクロック配線１５とＭＣＭ基板３０
側のメッシュ状配線３１とが相互に補い合うように作用
し、図２に示すごとくクロック信号が安定化されその波
形上に振動がのることがなくなり、チップ１０上に形成
されるＬＳＩ等の動作に支障を来すこともなくなる。
【００２９】このように、本発明の第１実施形態として
のクロック分配回路によれば、ＭＣＭ基板３０側の低抵
抗の配線により波形鈍りを発生させることなくクロック
信号を全ての第３段ドライバ１３に分配でき、第３段ド
ライバ１３でのクロックスキューを減少させることがで
きる。このとき、チップ１０側のクロック配線１５の抵
抗Ｒ１により、信号の反射によるクロック信号の不安定
化を抑止しながら、第３段ドライバ１３でのクロックス
キューを確実に減少させることができ、理想的なクロッ
ク分配を実現することができる。
のクロック分配回路によれば、ＭＣＭ基板３０側の低抵
抗の配線により波形鈍りを発生させることなくクロック
信号を全ての第３段ドライバ１３に分配でき、第３段ド
ライバ１３でのクロックスキューを減少させることがで
きる。このとき、チップ１０側のクロック配線１５の抵
抗Ｒ１により、信号の反射によるクロック信号の不安定
化を抑止しながら、第３段ドライバ１３でのクロックス
キューを確実に減少させることができ、理想的なクロッ
ク分配を実現することができる。
【００３０】このとき、ＭＣＭ基板３０上のメッシュ状
配線３１は、特別な手法によって形成されるものでな
く、通常、ＭＣＭ基板３０上に配線パターンを形成する
際に用いられる手法をそのまま用いることにより、極め
て容易に形成される。また、第１実施形態では、チップ
１０側でＨツリー型のクロック分配方式を採用すること
により、チップ１０内の配線領域を有効に利用できる利
点もある。
配線３１は、特別な手法によって形成されるものでな
く、通常、ＭＣＭ基板３０上に配線パターンを形成する
際に用いられる手法をそのまま用いることにより、極め
て容易に形成される。また、第１実施形態では、チップ
１０側でＨツリー型のクロック分配方式を採用すること
により、チップ１０内の配線領域を有効に利用できる利
点もある。
【００３１】〔Ｂ〕第２実施形態の説明
図３は本発明の第２実施形態としての半導体集積回路に
おけるクロック分配回路を模式的に示す斜視図である。
図３でも、クロック分配回路の要部が、斜め上方から透
視した状態で示されている。この図３に示すように、第
２実施形態においても、正方形のチップ（半導体集積回
路）２０上には、外部からのクロック信号を受ける第１
段ドライバ１１と、この第１段ドライバ１１の出力を受
ける４個の第２段ドライバ１２と、これらの第２段ドラ
イバ１２の出力を受ける１６個の第３段ドライバ（最終
段ドライバ）１３とがそなえられている。
おけるクロック分配回路を模式的に示す斜視図である。
図３でも、クロック分配回路の要部が、斜め上方から透
視した状態で示されている。この図３に示すように、第
２実施形態においても、正方形のチップ（半導体集積回
路）２０上には、外部からのクロック信号を受ける第１
段ドライバ１１と、この第１段ドライバ１１の出力を受
ける４個の第２段ドライバ１２と、これらの第２段ドラ
イバ１２の出力を受ける１６個の第３段ドライバ（最終
段ドライバ）１３とがそなえられている。
【００３２】そして、第２実施形態では、これらのドラ
イバ１１〜１３が、図５に示したクロック分配方式と同
様にして配置されている。即ち、第１段ドライバ１１
は、第１実施形態と同様、チップ２０の中央に配置さ
れ、この第１段ドライバ１１を中心とするＨ型のクロッ
ク配線１４により４個の第２段ドライバ１２に接続され
て、第１段ドライバ１１の出力がクロック配線１４を介
して第２段ドライバ１２に入力されるようになってい
る。なお、図３において、クロック配線１４の図示は省
略されている。
イバ１１〜１３が、図５に示したクロック分配方式と同
様にして配置されている。即ち、第１段ドライバ１１
は、第１実施形態と同様、チップ２０の中央に配置さ
れ、この第１段ドライバ１１を中心とするＨ型のクロッ
ク配線１４により４個の第２段ドライバ１２に接続され
て、第１段ドライバ１１の出力がクロック配線１４を介
して第２段ドライバ１２に入力されるようになってい
る。なお、図３において、クロック配線１４の図示は省
略されている。
【００３３】また、チップ２０のセル配置領域内には、
１６個の第３段ドライバ１３が、第１実施形態と同様に
略均一な密度で配置され、４個の第２段ドライバ１２の
出力側と１６個の第３段ドライバ１３の入力側との全て
がメッシュ状配線２１により接続されている。このチッ
プ２０上のメッシュ状配線２１の等価回路を図７（ｂ）
に示す。この図７（ｂ）に示すように、チップ２０上の
メッシュ状配線２１は、抵抗Ｒ１が大きいため、分布Ｒ
Ｃ線路として取り扱うことができる。
１６個の第３段ドライバ１３が、第１実施形態と同様に
略均一な密度で配置され、４個の第２段ドライバ１２の
出力側と１６個の第３段ドライバ１３の入力側との全て
がメッシュ状配線２１により接続されている。このチッ
プ２０上のメッシュ状配線２１の等価回路を図７（ｂ）
に示す。この図７（ｂ）に示すように、チップ２０上の
メッシュ状配線２１は、抵抗Ｒ１が大きいため、分布Ｒ
Ｃ線路として取り扱うことができる。
【００３４】なお、Ｈ型のクロック配線１４とメッシュ
状配線２１とはそれぞれ異なる配線層に形成されてい
る。また、図３に示す例では４個の第２段ドライバ１２
および１６個の第３段ドライバ１３は全てメッシュ上配
線２１の交点上に配置されているが、これらのドライバ
１２および１３は、必ずしもメッシュ状配線２１の交点
上に配置されなくてもよく、メッシュ状配線２１上に配
置されていればよい。
状配線２１とはそれぞれ異なる配線層に形成されてい
る。また、図３に示す例では４個の第２段ドライバ１２
および１６個の第３段ドライバ１３は全てメッシュ上配
線２１の交点上に配置されているが、これらのドライバ
１２および１３は、必ずしもメッシュ状配線２１の交点
上に配置されなくてもよく、メッシュ状配線２１上に配
置されていればよい。
【００３５】さらに、このチップ２０側のクロック配線
１４およびメッシュ状配線２１の材質は、第１実施形態
と同様、例えばアルミニウムで、その幅は１μｍ以下に
なっている。これらのクロック配線１４およびメッシュ
状配線２１の配線仕様は、ＬＳＩ等の半導体集積回路を
製造すべくチップ２０上に配線パターンを形成する際と
同様のものとする。
１４およびメッシュ状配線２１の材質は、第１実施形態
と同様、例えばアルミニウムで、その幅は１μｍ以下に
なっている。これらのクロック配線１４およびメッシュ
状配線２１の配線仕様は、ＬＳＩ等の半導体集積回路を
製造すべくチップ２０上に配線パターンを形成する際と
同様のものとする。
【００３６】一方、第２実施形態でも、第１実施形態と
同様の配線仕様のメッシュ状配線３１が、チップ１０を
配置されるＭＣＭ基板３０側（ＭＣＭ基板３０を成す複
数の配線層のうちの一つ）に形成されている。また、第
２実施形態のメッシュ状配線３１は、チップ２０側のメ
ッシュ状配線２１に対して並列に接続されるように形成
されている。このとき、メッシュ状配線３１は、その格
子点がチップ２０側のメッシュ状配線２１の格子点に対
応するように形成されている。
同様の配線仕様のメッシュ状配線３１が、チップ１０を
配置されるＭＣＭ基板３０側（ＭＣＭ基板３０を成す複
数の配線層のうちの一つ）に形成されている。また、第
２実施形態のメッシュ状配線３１は、チップ２０側のメ
ッシュ状配線２１に対して並列に接続されるように形成
されている。このとき、メッシュ状配線３１は、その格
子点がチップ２０側のメッシュ状配線２１の格子点に対
応するように形成されている。
【００３７】そして、チップ２０は、多数のバンプ４０
を介してＭＣＭ基板３０上に載置され、これらのバンプ
４０を介してチップ２０側のメッシュ状配線２１とＭＣ
Ｍ基板３０側のメッシュ状配線３１とが並列に接続され
ている。なお、第２実施形態において、バンプ４０は、
メッシュ状配線３１の格子点とメッシュ状配線２１の格
子点とが重なる位置に配置されている。
を介してＭＣＭ基板３０上に載置され、これらのバンプ
４０を介してチップ２０側のメッシュ状配線２１とＭＣ
Ｍ基板３０側のメッシュ状配線３１とが並列に接続され
ている。なお、第２実施形態において、バンプ４０は、
メッシュ状配線３１の格子点とメッシュ状配線２１の格
子点とが重なる位置に配置されている。
【００３８】上述のごとく構成された第２実施形態のク
ロック分配回路では、チップ２０側のメッシュ状配線２
１と、ＭＣＭ基板３０側のメッシュ状配線３１とが並列
に接続されているので、全ての第３段ドライバ１３は、
２つのメッシュ状配線２１および３１を介して接続され
ており、これらのメッシュ状配線２１および３１を介し
てクロック信号が各第３段ドライバ１３に並列的に分配
・供給される。
ロック分配回路では、チップ２０側のメッシュ状配線２
１と、ＭＣＭ基板３０側のメッシュ状配線３１とが並列
に接続されているので、全ての第３段ドライバ１３は、
２つのメッシュ状配線２１および３１を介して接続され
ており、これらのメッシュ状配線２１および３１を介し
てクロック信号が各第３段ドライバ１３に並列的に分配
・供給される。
【００３９】このとき、第２実施形態でも、ＭＣＭ基板
３０側のメッシュ状配線３１の抵抗Ｒ２は、チップ２０
側のメッシュ状配線２１の抵抗Ｒ１よりもかなり小さく
なっている。従って、チップ２０側のメッシュ状配線２
１の抵抗Ｒ１が大きくても、ＭＣＭ基板３０側の低抵抗
のメッシュ状配線３１により波形鈍りを発生させること
なく、クロック信号を全ての第３段ドライバ１３に分配
でき、第３段ドライバ１３でのクロックスキューを減少
させることができる。このとき、図７（ａ）に示すよう
に、ＭＣＭ基板３０側のメッシュ状配線３１のインダク
タンスＬが大きくなっても、チップ２０側のメッシュ状
配線２１の抵抗Ｒ１により、信号の反射によるクロック
信号の不安定化が抑止される。
３０側のメッシュ状配線３１の抵抗Ｒ２は、チップ２０
側のメッシュ状配線２１の抵抗Ｒ１よりもかなり小さく
なっている。従って、チップ２０側のメッシュ状配線２
１の抵抗Ｒ１が大きくても、ＭＣＭ基板３０側の低抵抗
のメッシュ状配線３１により波形鈍りを発生させること
なく、クロック信号を全ての第３段ドライバ１３に分配
でき、第３段ドライバ１３でのクロックスキューを減少
させることができる。このとき、図７（ａ）に示すよう
に、ＭＣＭ基板３０側のメッシュ状配線３１のインダク
タンスＬが大きくなっても、チップ２０側のメッシュ状
配線２１の抵抗Ｒ１により、信号の反射によるクロック
信号の不安定化が抑止される。
【００４０】つまり、第２実施形態でも、チップ２０側
のメッシュ状配線２１とＭＣＭ基板３０側のメッシュ状
配線３１とが相互に補い合うように作用し、図２に示す
ごとくクロック信号が安定化されその波形上に振動がの
ることがなくなり、チップ２０上に形成されるＬＳＩ等
の動作に支障を来すこともなくなる。このように、本発
明の第２実施形態としてのクロック分配回路によれば、
第１実施形態と同様の作用効果が得られるほか、全ての
第３段ドライバ１３がチップ２０側のメッシュ状配線２
１によっても接続されており、第１実施形態よりも確実
に第３段ドライバ１３でのクロックスキューを減少させ
ることができる。
のメッシュ状配線２１とＭＣＭ基板３０側のメッシュ状
配線３１とが相互に補い合うように作用し、図２に示す
ごとくクロック信号が安定化されその波形上に振動がの
ることがなくなり、チップ２０上に形成されるＬＳＩ等
の動作に支障を来すこともなくなる。このように、本発
明の第２実施形態としてのクロック分配回路によれば、
第１実施形態と同様の作用効果が得られるほか、全ての
第３段ドライバ１３がチップ２０側のメッシュ状配線２
１によっても接続されており、第１実施形態よりも確実
に第３段ドライバ１３でのクロックスキューを減少させ
ることができる。
【００４１】〔Ｃ〕その他
なお、本発明は上述した実施形態に限定されるものでは
なく、本発明の趣旨を逸脱しない範囲で種々変形して実
施することができる。例えば、上述した実施形態では、
本発明を、ＭＣＭ基板上に配置されるチップに適用した
場合について説明しているが、本発明は、これに限定さ
れるものではなく、通常の基板上に配置されるＬＳＩチ
ップ等にも適用することができ、この場合も、上述した
実施形態と同様の作用効果を得ることができる。
なく、本発明の趣旨を逸脱しない範囲で種々変形して実
施することができる。例えば、上述した実施形態では、
本発明を、ＭＣＭ基板上に配置されるチップに適用した
場合について説明しているが、本発明は、これに限定さ
れるものではなく、通常の基板上に配置されるＬＳＩチ
ップ等にも適用することができ、この場合も、上述した
実施形態と同様の作用効果を得ることができる。
【００４２】また、上述した実施形態では、ドライバの
段数が３であり、第１段ドライバを１個、第２段ドライ
バを４個、第３段ドライバを１６個そなえた場合につい
て説明したが、本発明は、これらの数値に限定されるも
のではない。さらに、上述した実施形態では、チップ側
の配線の材質がアルミニウムで、基板側の配線が銅であ
る場合について説明したが、本発明は、これらの材質に
限定されるものではなく、また、同じ材質のものであっ
てもチップ側と基板側とで配線幅を変える（基板側の配
線幅をチップ側よりも大きくする）ことにより、上述と
同様の作用効果を得ることも可能である。
段数が３であり、第１段ドライバを１個、第２段ドライ
バを４個、第３段ドライバを１６個そなえた場合につい
て説明したが、本発明は、これらの数値に限定されるも
のではない。さらに、上述した実施形態では、チップ側
の配線の材質がアルミニウムで、基板側の配線が銅であ
る場合について説明したが、本発明は、これらの材質に
限定されるものではなく、また、同じ材質のものであっ
てもチップ側と基板側とで配線幅を変える（基板側の配
線幅をチップ側よりも大きくする）ことにより、上述と
同様の作用効果を得ることも可能である。
【００４３】またさらに、上述した実施形態では、チッ
プ側の配線がＨツリー型またはメッシュ状であり、基板
側の配線がメッシュ状配線である場合について説明した
が、本発明は、このような配線の形状に限定されるもの
ではなく、他の形状であってもよい。さらにまた、上述
した実施形態では、チップ側の配線と基板側の配線とを
接続するバンプを、基板側のメッシュ状配線の交点上に
配置しているが、本発明は、この位置に限定されるもの
ではなく、他の位置でもよい。
プ側の配線がＨツリー型またはメッシュ状であり、基板
側の配線がメッシュ状配線である場合について説明した
が、本発明は、このような配線の形状に限定されるもの
ではなく、他の形状であってもよい。さらにまた、上述
した実施形態では、チップ側の配線と基板側の配線とを
接続するバンプを、基板側のメッシュ状配線の交点上に
配置しているが、本発明は、この位置に限定されるもの
ではなく、他の位置でもよい。
【００４４】
【発明の効果】以上詳述したように、本発明の半導体集
積回路におけるクロック分配回路（請求項１〜４）によ
れば、チップ側のクロック配線の抵抗が大きくても、基
板側の低抵抗の配線により波形鈍りを発生させることな
く、クロック信号を全ての最終段ドライバに分配でき、
最終段ドライバでのクロックスキューを減少させること
ができる。このとき、基板側の配線のインダクタンスが
大きくなっても、チップ側のクロック配線の抵抗によ
り、信号の反射によるクロック信号の不安定化を抑止で
きる。
積回路におけるクロック分配回路（請求項１〜４）によ
れば、チップ側のクロック配線の抵抗が大きくても、基
板側の低抵抗の配線により波形鈍りを発生させることな
く、クロック信号を全ての最終段ドライバに分配でき、
最終段ドライバでのクロックスキューを減少させること
ができる。このとき、基板側の配線のインダクタンスが
大きくなっても、チップ側のクロック配線の抵抗によ
り、信号の反射によるクロック信号の不安定化を抑止で
きる。
【００４５】従って、抵抗の増大によるクロック信号の
波形鈍りやインダクタンスの増大によるクロック信号の
不安定化を抑止しながら、クロックスキューを確実に減
少させ、理想的なクロック分配を実現することができ
る。
波形鈍りやインダクタンスの増大によるクロック信号の
不安定化を抑止しながら、クロックスキューを確実に減
少させ、理想的なクロック分配を実現することができ
る。
【図１】本発明の第１実施形態としての半導体集積回路
におけるクロック分配回路を模式的に示す斜視図であ
る。
におけるクロック分配回路を模式的に示す斜視図であ
る。
【図２】本実施形態のクロック分配回路を用いることに
より安定化されたクロック信号の波形例を示す図であ
る。
より安定化されたクロック信号の波形例を示す図であ
る。
【図３】本発明の第２実施形態としての半導体集積回路
におけるクロック分配回路を模式的に示す斜視図であ
る。
におけるクロック分配回路を模式的に示す斜視図であ
る。
【図４】従来のＨツリー型のクロック分配方式を適用さ
れた半導体集積回路（チップ）を示す図である。
れた半導体集積回路（チップ）を示す図である。
【図５】他の従来のクロック分配方式を適用された半導
体集積回路（チップ）を示す図である。
体集積回路（チップ）を示す図である。
【図６】インダクタンスの増大に伴う反射により不安定
化したクロック信号の波形例を示す図である。
化したクロック信号の波形例を示す図である。
【図７】（ａ）はＭＣＭ基板上のメッシュ状配線の等価
回路図、（ｂ）はチップ上のメッシュ状配線の等価回路
図である。
回路図、（ｂ）はチップ上のメッシュ状配線の等価回路
図である。
１０，２０ チップ（半導体集積回路）
１１ 第１段ドライバ
１２ 第２段ドライバ
１３ 第３段ドライバ（最終段ドライバ）
１４，１５ クロック配線
２１ メッシュ状配線
３０ マルチチップモジュール（ＭＣＭ）基板
３１ メッシュ状配線
４０ バンプ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/10
H03K 5/15
Claims (4)
- 【請求項１】 チップ上に多数のセルを配置して成る半
導体集積回路において、クロック端子を有するセルにク
ロック信号を分配するクロック分配回路であって、 該チップ側に、クロック信号を分配するＨツリー型のク
ロック配線が形成されるとともに、 該チップを配置される基板側に、該チップ側の該クロッ
ク配線よりも抵抗の小さなメッシュ状配線が、該チップ
側の該クロック配線に対して複数の箇所で接続されるよ
うに形成され、 該チップが多数のバンプを介して該基板上に載置され、
該チップ側で最終段ドライバに繋がる該Ｈツリー型のク
ロック配線と該基板側の該メッシュ状配線とが、該バン
プを介して並列に接続されている ことを特徴とする、半
導体集積回路におけるクロック分配回路。 - 【請求項２】 チップ上に多数のセルを配置して成る半
導体集積回路において、クロック端子を有するセルにク
ロック信号を分配するクロック分配回路であって、 該チップ側に、クロック信号を分配するクロック配線が
形成されるとともに、 該チップを配置される基板側に、該チップ側の該クロッ
ク配線よりも抵抗の小さなメッシュ状配線が、該チップ
側の該クロック配線に対して複数の箇所で接続されるよ
うに形成され、 該チップ側で最終段ドライバに繋がる該クロック配線
が、該最終段ドライバを全て接続するメッシュ状配線と
して形成され、 該チップが多数のバンプを介して該基板上に載置され、
該チップ側で最終段ドライバに繋がる該メッシュ状配線
と該基板側の該メッシュ状配線とが、該バンプを介して
並列に接続されている ことを特徴とする、半導体集積回
路におけるクロック分配回路。 - 【請求項３】 該チップが、マルチチップモジュールを
構成するもので、該マルチチップモジュールの基板上に
載置されることを特徴とする、請求項１または請求項２
に記載の半導体集積回路におけるクロック分配回路。 - 【請求項４】 該チップ側の該クロック配線の材質がア
ルミニウムであり、該基板側の該配線の材質が銅である
ことを特徴とする、請求項１〜請求項３のいずれか１項
に記載の半導体集積回路におけるクロック分配回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34278697A JP3441948B2 (ja) | 1997-12-12 | 1997-12-12 | 半導体集積回路におけるクロック分配回路 |
| US09/084,776 US6037820A (en) | 1997-12-12 | 1998-05-27 | Clock distribution circuit in a semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34278697A JP3441948B2 (ja) | 1997-12-12 | 1997-12-12 | 半導体集積回路におけるクロック分配回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11175184A JPH11175184A (ja) | 1999-07-02 |
| JP3441948B2 true JP3441948B2 (ja) | 2003-09-02 |
Family
ID=18356495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34278697A Expired - Fee Related JP3441948B2 (ja) | 1997-12-12 | 1997-12-12 | 半導体集積回路におけるクロック分配回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6037820A (ja) |
| JP (1) | JP3441948B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000099190A (ja) * | 1998-09-28 | 2000-04-07 | Nec Corp | 信号分配回路および信号線接続方法 |
| US6204713B1 (en) * | 1999-01-04 | 2001-03-20 | International Business Machines Corporation | Method and apparatus for routing low-skew clock networks |
| US6570429B1 (en) * | 2000-10-20 | 2003-05-27 | Cray Inc. | Method and apparatus for providing a clock signal to a semiconductor chip |
| US6667647B2 (en) | 2001-06-13 | 2003-12-23 | Sony Computer Entertainment Inc. | Low power clock distribution methodology |
| JP2003092352A (ja) | 2001-09-18 | 2003-03-28 | Nec Corp | 半導体集積回路装置のクロック信号分配回路 |
| US7126405B2 (en) * | 2002-12-02 | 2006-10-24 | Scott Fairbanks | Method and apparatus for a distributed clock generator |
| JP4878727B2 (ja) * | 2003-10-15 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US7237217B2 (en) * | 2003-11-24 | 2007-06-26 | International Business Machines Corporation | Resonant tree driven clock distribution grid |
| JP5097542B2 (ja) * | 2004-05-24 | 2012-12-12 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 高速クロック配分伝送路ネットワーク |
| US7772575B2 (en) * | 2006-11-21 | 2010-08-10 | D2S, Inc. | Stencil design and method for cell projection particle beam lithography |
| US8426832B2 (en) * | 2006-11-21 | 2013-04-23 | D2S, Inc. | Cell projection charged particle beam lithography |
| US7897522B2 (en) * | 2006-11-21 | 2011-03-01 | Cadence Design Systems, Inc. | Method and system for improving particle beam lithography |
| JP4862680B2 (ja) * | 2007-02-15 | 2012-01-25 | 富士通株式会社 | クロック信号分配回路、情報処理装置及びクロック信号分配方法 |
| US9429983B1 (en) | 2013-09-12 | 2016-08-30 | Advanced Processor Architectures, Llc | System clock distribution in a distributed computing environment |
| US9645603B1 (en) * | 2013-09-12 | 2017-05-09 | Advanced Processor Architectures, Llc | System clock distribution in a distributed computing environment |
| US8675371B2 (en) | 2009-08-07 | 2014-03-18 | Advanced Processor Architectures, Llc | Distributed computing |
| US11042211B2 (en) | 2009-08-07 | 2021-06-22 | Advanced Processor Architectures, Llc | Serially connected computing nodes in a distributed computing system |
| US8352896B2 (en) | 2011-02-28 | 2013-01-08 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | System and method for distribution analysis of stacked-die integrated circuits |
| JP5982836B2 (ja) * | 2012-01-30 | 2016-08-31 | 株式会社ソシオネクスト | 集積回路装置及び試験方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106693A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Integrated circuit |
| JPS6457736A (en) * | 1987-08-28 | 1989-03-06 | Toshiba Corp | Semiconductor integrated circuit |
| JPH01289155A (ja) * | 1988-05-16 | 1989-11-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2780242B2 (ja) * | 1989-02-02 | 1998-07-30 | 松下電器産業株式会社 | 電気信号供給方法 |
| JPH05101205A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 半導体集積回路 |
| JPH05159080A (ja) * | 1991-12-05 | 1993-06-25 | Hitachi Ltd | 論理集積回路 |
| JPH05198780A (ja) * | 1992-01-20 | 1993-08-06 | Mitsubishi Electric Corp | マスタスライス方式半導体集積回路装置 |
| JPH05283607A (ja) * | 1992-02-03 | 1993-10-29 | Hitachi Ltd | 半導体集積回路装置及びそれを利用した計算機システム |
| JP2919162B2 (ja) * | 1992-03-19 | 1999-07-12 | 富士通株式会社 | Ｌｓｉパッケージの形成方法およびｌｓｉチップ |
| JPH0677441A (ja) * | 1992-08-25 | 1994-03-18 | Nec Corp | 半導体集積回路 |
| JPH06244282A (ja) * | 1993-02-15 | 1994-09-02 | Nec Corp | 半導体集積回路装置 |
| JPH0764667A (ja) * | 1993-08-23 | 1995-03-10 | Hitachi Ltd | 半導体装置およびクロック信号供給方法 |
| JP3112784B2 (ja) * | 1993-09-24 | 2000-11-27 | 日本電気株式会社 | クロック信号分配回路 |
| US5691662A (en) * | 1994-04-07 | 1997-11-25 | Hitachi Microsystems, Inc. | Method for minimizing clock skew in integrated circuits and printed circuits |
| JPH1032306A (ja) * | 1996-05-13 | 1998-02-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5760478A (en) * | 1996-08-20 | 1998-06-02 | International Business Machines Corporation | Clock skew minimization system and method for integrated circuits |
-
1997
- 1997-12-12 JP JP34278697A patent/JP3441948B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-27 US US09/084,776 patent/US6037820A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6037820A (en) | 2000-03-14 |
| JPH11175184A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3441948B2 (ja) | 半導体集積回路におけるクロック分配回路 | |
| JPS63205720A (ja) | 大規模半導体論理回路 | |
| JPH05159080A (ja) | 論理集積回路 | |
| US4942317A (en) | Master slice type semiconductor integrated circuit having 2 or more I/O cells per connection pad | |
| JPH06244282A (ja) | 半導体集積回路装置 | |
| JP2003092352A (ja) | 半導体集積回路装置のクロック信号分配回路 | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| JP3026387B2 (ja) | 半導体集積回路 | |
| US4851717A (en) | Master slice integrated circuit capable of high speed operation | |
| JP2006269054A (ja) | メモリモジュール及び方法 | |
| JPS6351381B2 (ja) | ||
| US6088253A (en) | Semiconductor memory device and method for forming same | |
| JPH03101152A (ja) | 半導体メモリ | |
| US6215192B1 (en) | Integrated circuit package and integrated circuit package control system | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| JPS6231501B2 (ja) | ||
| JP2564659B2 (ja) | 半導体装置の製造方法 | |
| JPH06204435A (ja) | 半導体集積回路のクロックツリー設計方法及びそれによる半導体集積回路 | |
| US7038257B2 (en) | System and method for providing scalability in an integrated circuit | |
| JPH0395957A (ja) | 半導体論理集積回路 | |
| JP2000294651A (ja) | クロックスキュー低減レイアウト方法 | |
| JPH03227569A (ja) | 半導体集積回路 | |
| JPH01143521A (ja) | 集積回路構成 | |
| JPH02246354A (ja) | マスタースライス方式集積回路装置 | |
| JP2007042991A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030527 |
|
| LAPS | Cancellation because of no payment of annual fees |