JPH06204435A - 半導体集積回路のクロックツリー設計方法及びそれによる半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路のクロックラインの配置配線
を設計する方法であって、クロック信号が供給されるフ
リップフロップ間の遅延時間差（スキュー）をなくすこ
とのできる設計方法を得る。 【構成】 クロック信号を増幅するバッファ回路５４ｂ
を上位のバッファ回路５４ａに接続する際、バッファ回
路５４ｂの入力端子がバッファ回路５４ａの出力端子と
のマンハッタン距離が一定となるような位置にバッファ
回路５４ｂを配置する。次に、クロック信号が供給され
る各リーフセル５６の入力端子とバッファ回路５４ｂの
出力端子とのマンハッタン距離が一定の値となるような
位置にリーフセル５６を配置する。バッファ回路５４ｂ
に接続するリーフセル５６の個数はいずれも６個であ
る。このように設計することで、クロック信号パッド５
２から各リーフセル５６までのクロック信号の遅延時間
が全て等しくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路の設計
方法に関する。特に、同期式論理回路を実現するＬＳＩ
において用いられるクロックラインの設計方法に関す
る。

【０００２】

【従来の技術】近年、半導体集積回路の製造方法として
は、設計・開発期間の短いゲートアレイ方式やスタンダ
ードセルなどの方式による半導体集積回路が広く使用さ
れている。これらの方式の半導体集積回路においては、
バッファ回路や、フリップフロップなどの一定の機能を
有する「セル」を組み合わせることによって、全体の半
導体集積回路が設計される。

【０００３】また、半導体集積回路の大規模化に伴い、
一般に半導体集積回路は同期式論理回路として設計され
ている。この同期式論理回路においては、半導体集積回
路全体に対し同一のタイミングでクロック信号を供給し
なければならない。クロック信号を、それを必要とする
回路に供給するための配線をクロックラインと呼ぶ。一
般には、このクロックラインはクロック信号を増強する
ための各種バッファを含んでおり、クロック信号が入力
されるクロック信号パッドから、クロック信号を必要と
する回路までをそれぞれ接続している。この回路網をそ
の形状から一般にクロックツリーと呼ぶ。従来の半導体
集積回路におけるクロックツリーの構成図が図２に示さ
れている。図２に示されているように、クロック信号パ
ッド１０には図示されていない半導体パッケージのクロ
ックピンがワイアボンディングなどにより接続されてお
り、外部からのクロック信号がここに印加される。クロ
ック信号パッド１０に印加されたクロック信号はバッフ
ァ回路１２を所定の段数分通過して、クロック信号を必
要とするフリップフロップ等のリーフセル１４に供給さ
れる。図２に示されているように、クロックツリーは文
字通り木の枝のように分岐しており、そのため、枝の末
端にあるフリップフロップ等は前述したようにリーフセ
ルと呼ばれる。このように、クロック信号パッド１０か
ら入力されたクロック信号は、所定の個数のバッファ回
路１２を通じて、そのクロック信号を必要とする個所に
供給されている。

【０００４】さて、クロック信号パッド１０から各リー
フセル１４までの配線には当然遅延があるため各リーフ
セル１４に供給されているクロック信号はクロック信号
パッド１０に供給されているクロック信号と比べて遅延
している。一般に、配線の遅延時間はその容量Ｃ×抵抗
Ｒに比例するとされ、定性的にはその配線の長さに比例
する。図２においては、クロック信号パッド１０から各
リーフセル１４までの距離はほぼ等しいように描かれて
いるが、実際には各リーフセル１４は半導体集積回路の
各部に分散されているので、クロック信号パッド１０か
らの距離はまちまちなものとなる。従って、各リーフセ
ル１４とクロック信号パッド１０との間の時間遅延値は
互いに異なったものとなる。この遅延値の差は一般にス
キューと呼ばれ、このスキューがある程度以上の大きさ
になると半導体集積回路の誤動作を惹き起こすため、な
るべく小さくすることが望ましい。

【０００５】このスキューの値は、およそ１０００ゲー
ト程度の半導体集積回路においては問題となることは少
ないが、１〜２万ゲート程度の半導体集積回路では無視
することはできなくなる。

【０００６】

【発明が解決しようとする課題】ゲートアレイ方式やス
タンダードセル方式ではない、ハンドクラフトのフルカ
スタム方式レイアウト手法では、クロック信号パッド１
０から各リーフセル１４までの長さを全て同一にするこ
とにより、スキューの値を極力小さくすることが可能で
ある。しかし、現在の数万ゲート規模のＬＳＩをこのハ
ンドクラフトのフルカスタム方式で作ることはコスト高
の面から行われず、レイアウトは自動配置配線ＣＡＤを
使って行われる。すると、クロック信号パッド１０から
各リーフセルまでのクロックラインの長さに差が生じ、
各リーフセル１４に対して無視できないスキューが生じ
ることがある。

【０００７】本発明は上記課題に鑑みなされたもので、
その目的は各リーフセルに供給されるクロック信号間の
スキューが小さくなるような配置配線が行える、半導体
集積回路の設計方法を得ることである。

【０００８】

【課題を解決するための手段】第一の本発明は、上述の
課題を解決するために、ゲートアレイ方式の半導体集積
回路のクロックツリーを設計する方法であって、外部か
らのクロック信号が入力されるクロック信号パッドか
ら、一個以上のバッファ回路を介して、半導体集積回路
を構成する各フリップフロップにクロック信号を供給す
るクロックツリーの設計方法において、所定のバッファ
回路の出力端子に接続される下位のバッファ回路の入力
端子が、前記出力端子からの水平方向及び垂直方向の座
標の差の絶対値の和が一定となるような位置に、前記下
位のバッファ回路を配置する下位バッファ配置工程と、
所定のバッファ回路の出力端子に接続されるフリップフ
ロップの入力端子が、前記出力端子からの水平方向及び
垂直方向の座標の差の絶対値の和が一定となるような位
置に、前記フリップフロップを配置するフリップフロッ
プ配置工程と、を含み、前記下位バッファ配置工程にお
いては、前記クロック信号パッドとそのバッファ回路と
の間の経路上に、同数の他のバッファ回路が存在するバ
ッファ回路の集合、に属する同一階層のバッファ回路に
は、同数の前記下位バッファ回路が接続されるように、
前記下位バッファが配置され、前記フリップフロップ配
置工程においては、全ての前記フリップフロップは同一
階層のバッファ回路の出力端子に接続され、前記同一階
層のバッファ回路には同数個の前記フリップフロップが
接続されるように、前記フリップフロップが配置される
ことを特徴とするクロックツリー設計方法である。

【０００９】また、第２の本発明は外部からのクロック
信号が入力されるクロック信号パッドと、前記クロック
信号パッドからのクロック信号を中継送出するバッファ
回路と、一個以上のバッファ回路を介して、前記クロッ
ク信号が供給されるフリップフロップと、からなるクロ
ックツリーを有するゲートアレイ方式の半導体集積回路
において、前記バッファ回路は、クロック信号を他の下
位のバッファ回路に供給する中間バッファ回路と、前記
フリップフロップにクロック信号を供給する末端バッフ
ァ回路と、を含み、前記クロック信号パッドから同数個
の他のバッファ回路を介して、クロック信号が供給され
ている同じ階層のバッファ回路の集合、に属する中間バ
ッファ回路は全て同数個の他の下位のバッファ回路にク
ロック信号を供給し、前記末端バッファ回路は、前記ク
ロック信号パッドから、同数個の他の中間バッファ回路
を介して、クロック信号が供給されることを特徴とする
半導体集積回路である。

【００１０】

【作用】第１の本発明における下位バッファ配置工程
は、所定のバッファ回路の出力端子に接続される下位の
バッファ回路の入力端子と、前記出力端子との距離を、
全ての下位のバッファ回路に対して等しく設定する。

【００１１】また、フリップフロップ配置工程は、クロ
ック信号が供給されるフリップフロップの入力端子と、
そのフリップフロップが接続するバッファ回路の出力端
子との距離を全てのフリップフロップに対して同一のも
のとする。

【００１２】また、所定のバッファ回路に接続される下
位のバッファ回路、もしくはフリップフロップの個数
は、同一階層のバッファ回路であればすべて同一であ
る。ここで、同一階層のバッファ回路とは、そのバッフ
ァ回路とクロック信号パッドとを結ぶ経路上に同数個の
他のバッファ回路が存在するようなバッファ回路の集合
である。

【００１３】第２の本発明は、上記第１の本発明によっ
て設計された半導体集積回路であり、その作用は、実質
的に第１の本発明と同一である。

【００１４】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。

【００１５】図１には、本実施例のクロックラインの配
置配線を設計する方法を適用した半導体集積回路のＬＳ
Ｉチップ５０の平面図が示されている。まず、図１
（ａ）には、クロック信号パッド５２から第１階層のバ
ッファ回路５４ａが接続されている。そして、この第１
階層のバッファ回路５４ａには、４個の第２階層のバッ
ファ回路５４ｂが接続されている。本実施例において特
徴的なことは、この第２階層のバッファ回路５４ｂの入
力端子が、第１階層のバッファ回路５４ａの出力端子
と、水平方向の座標の差と、垂直方向の座標の差との総
和が全て同一となるような位置に第２の階層のバッファ
回路５４ｂが配置されている。このように、ある地点と
他の地点との水平及び垂直方向の座標の差の絶対値の総
和は、一般にマンハッタン距離と呼ばれている。図１
（ａ）において、第１の階層のバッファ回路５４ａの出
力端子からのこのマンハッタン距離が一定となるような
地点が破線で示されている。第２の階層のバッファ回路
５４ｂは、いずれもこの破線上にその入力端子が位置す
るように配置されている。

【００１６】一般に半導体集積回路上の配線は、水平及
び垂直方向に張り巡らされる。すなわち、一般に斜め方
向の配線は行われない。このような条件の下では、ある
地点から他の地点への配線の長さはその地点間のマンハ
ッタン距離となる。従って、本実施例のように、第１の
階層のバッファ回路５４ａの出力端子からマンハッタン
距離が一定となるような位置に第２の階層のバッファ回
路５４ｂを全て配置しすれば、第２の階層の各バッファ
回路５４ｂの入力端子と第１の階層のバッファ回路５４
ａの出力端子とを結ぶ配線は、いずれもその長さがほぼ
等しくなる。従って、クロック信号パッド５２から各第
２の階層のバッファ回路５４ｂまでの遅延時間はいずれ
も等しいものとなる。その結果、本実施例によれば第２
の階層のバッファ回路５４ｂの間のクロック信号のスキ
ューをかなり小さくすることが可能である。以下、同様
にして各バッファ回路から分岐して接続されるバッファ
回路もしくはフリップフロップを常にバッファ回路の出
力端子からのマンハッタン距離上に配置するようにすれ
ば、供給されるクロック信号間のスキューをなくすこと
ができる。

【００１７】図１（ｂ）に、上記第２の階層のバッファ
回路５４ｂにクロック信号が最終的に供給されるリーフ
セル、すなわちフリップフロップが接続される様子が示
されている。図１（ｂ）に示されているように、第２の
階層のバッファ回路５４ｂには、いずれも６個のフリッ
プフロップ５６が接続されている。そして、このフリッ
プフロップ５６も、接続する第２の階層のバッファ回路
５４ｂの出力端子からのマンハッタン距離が一定となる
ような位置に入力端子がくるような位置に配置されてい
る。更に、４個ある第２階層のバッファ回路５４ｂに接
続するフリップフロップ５６までの距離は、いずれの第
２の階層のバッファ回路５４ｂにおいても同一のものと
なっている。このマンハッタン距離となるような位置
が、図１（ｂ）において小さな破線の四角形で示されて
いる。すなわち、この４個の破線の四角形の大きさは全
て同一である。

【００１８】本実施例においては更に、各第２の階層の
バッファ回路５４ｂに接続するフリップフロップ５６の
個数が同一となっている。これは、第２の階層のバッフ
ァ回路５４ｂに接続するフリップフロップの個数によっ
て、第２の階層のバッファ回路５４ｂの負荷が変化し、
バッファ回路５４ｂとフリップフロップ５６との間の遅
延時間が変化することを考慮したものである。すなわ
ち、本実施例のように第２の階層のバッファ回路５４ｂ
に接続するフリップフロップ５６の個数を全て同一とす
ることにより、いずれの第２の階層のバッファ回路５４
ｂからフリップフロップ５６までの遅延時間を一定のも
のとすることが可能である。

【００１９】以上述べたように、本実施例において特徴
的なことは以下の３つの点である。

【００２０】（１）所定のバッファ回路の出力端子と、
そのバッファ回路に接続される他の下位のバッファ回路
もしくはフリップフロップの入力端子までのマンハッタ
ン距離が同一となるように配置する。

【００２１】（２）所定のバッファ回路の出力端子に接
続する他の下位のバッファ回路もしくはフリップフロッ
プの個数は、同一階層のバッファ回路に対して全て同一
とする。

【００２２】（３）クロック信号が供給されるフリップ
フロップを全て同一階層とする。

【００２３】ここで、同一階層とは、そのバッファ回路
とクロック信号パッドとを結ぶ経路の途中に存在する他
のバッファ回路の個数が同一であるバッファ回路の集合
をいう。また、フリップフロップが同一階層であると
は、フリップフロップが接続するバッファ回路が全て同
一階層であることをいう。このような条件を満足するよ
うにクロックラインを設計することにより、クロック信
号パッド５２から、各リーフセル５６までの配線の長さ
が全て等しくなる。また更に、クロックラインであるク
ロックツリーを構成する各バッファ回路（５４ａ、５４
ｂ）に接続する下位のバッファ回路（５４ｂ）もしくは
リーフセル５６は、同一階層のバッファ回路に対しては
全て同一個数となっている。従って、同一階層のバッフ
ァ回路に対する負荷は全て等しくなり、各バッファ回路
における遅延時間は全て等しくなる。

【００２４】従って、本実施例によればクロック信号パ
ッド５２からクロック信号が供給される各リーフセル５
６までの遅延時間を全て同一のものとすることが可能で
ある。このため、各リーフセル５６におけるクロック信
号の到達時間差は、すなわちスキューは０となり、スキ
ューによる誤動作等を防止することが可能である。本実
施例におけるクロックラインの配線方法によれば、半導
体集積回路の設計においてまずクロックラインの配置配
線を行い、その後で信号を処理する他の回路部分の配置
配線を行う。そのようにすれば、上述したようにクロッ
ク信号が供給されるリーフセルであるフリップフロップ
の全てに対し、遅延時間すなわちスキューがないクロッ
ク信号を供給することができ、半導体集積回路の誤動作
を防止し、処理速度の向上を図ることが可能である。

【００２５】

【発明の効果】以上述べたように、本発明によれば、ク
ロックラインであるクロックツリーの設計において、各
バッファ回路に接続する他の下位のバッファ回路もしく
はフリップフロップを、前記所定のバッファ回路からの
マンハッタン距離が等しくなるように配置し、かつ同一
階層のバッファ回路の出力端子に接続する他の下位のバ
ッファ回路もしくはフリップフロップの個数を等しく設
定したので、クロック信号パッドから各フリップフロッ
プに至るまでのクロック信号の遅延時間を全て等しくす
ることができる。従って、半導体集積回路内部にあるフ
リップフロップに、互いにスキューのないクロック信号
を供給することができ、誤動作のおそれの少ない半導体
集積回路が得られるという効果を有する。

【図面の簡単な説明】

【図１】本発明の好適な実施例を適用した半導体集積回
路のＬＳＩチップの平面図である。

【図２】従来のクロックツリーの構成を表す概念図であ
る。

【符号の説明】

５０ ＬＳＩチップ ５２ クロック信号パッド ５４ａ 第１の階層のバッファ回路 ５４ｂ 第２の階層のバッファ回路 ５６ リーフセル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ゲートアレイ方式の半導体集積回路のク
   ロックツリーを設計する方法であって、外部からのクロ
   ック信号が入力されるクロック信号パッドから、一個以
   上のバッファ回路を介して、半導体集積回路を構成する
   各フリップフロップにクロック信号を供給するクロック
   ツリーの設計方法において、 所定のバッファ回路の出力端子に接続される下位のバッ
   ファ回路の入力端子が、前記出力端子からの水平方向及
   び垂直方向の座標の差の絶対値の和が一定となるような
   位置に、前記下位のバッファ回路を配置する下位バッフ
   ァ配置工程と、 所定のバッファ回路の出力端子に接続されるフリップフ
   ロップの入力端子が、前記出力端子からの水平方向及び
   垂直方向の座標の差の絶対値の和が一定となるような位
   置に、前記フリップフロップを配置するフリップフロッ
   プ配置工程と、 を含み、 前記下位バッファ配置工程においては、 前記クロック信号パッドとそのバッファ回路との間の経
   路上に、同数の他のバッファ回路が存在するバッファ回
   路の集合、に属する同一階層のバッファ回路には、同数
   の前記下位バッファ回路が接続されるように、前記下位
   バッファが配置され、 前記フリップフロップ配置工程においては、 全ての前記フリップフロップは同一階層のバッファ回路
   の出力端子に接続され、前記同一階層のバッファ回路に
   は同数個の前記フリップフロップが接続されるように、
   前記フリップフロップが配置されることを特徴とするク
   ロックツリー設計方法。
2. 【請求項２】 外部からのクロック信号が入力されるク
   ロック信号パッドと、 前記クロック信号パッドからのクロック信号を中継送出
   するバッファ回路と、一個以上のバッファ回路を介し
   て、前記クロック信号が供給されるフリップフロップ
   と、 からなるクロックツリーを有するゲートアレイ方式の半
   導体集積回路において、 前記バッファ回路は、 クロック信号を他の下位のバッファ回路に供給する中間
   バッファ回路と、 前記フリップフロップにクロック信号を供給する末端バ
   ッファ回路と、 を含み、 前記クロック信号パッドから同数個の他のバッファ回路
   を介して、クロック信号が供給されている同じ階層のバ
   ッファ回路の集合、に属する中間バッファ回路は全て同
   数個の他の下位のバッファ回路にクロック信号を供給
   し、 前記末端バッファ回路は、前記クロック信号パッドか
   ら、同数個の他の中間バッファ回路を介して、クロック
   信号が供給されることを特徴とする半導体集積回路。