KR0172433B1

KR0172433B1 - 데이타 출력 회로와 데이타 출력 접착 패드를 갖는 반도체 메모리 장치

Info

Publication number: KR0172433B1
Application number: KR1019950027742A
Authority: KR
Inventors: 이윤상
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-08-30
Filing date: 1995-08-30
Publication date: 1999-03-30
Also published as: KR970012715A

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야;

데이타 출력 회로와 데이타 출력 접착 패드를 갖는 반도체 메모리 장치에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제;

본 발명은 반도체 메모리 장치의 데이터 출력 회로 예를들면 데이타 출력 버퍼 혹은 데이타 출력드라이버 및 데이터 출력 핀(패드)을 수직으로 배열하는 새로운 배치구조를 구현하여 다이(Die)크기를 최소한으로 억제하기 위한 데이터 출력 패드의 배치구조를 제공한다.

3. 발명의 해결방법의 요지;

본 발명은 칩내부의 데이터를 칩외부로 전송하는 통로인 다수개의 데이터 출력 핀과, 상기 데이터를 일련의 동작을 거쳐 일정한 데이터를 상기 칩외부로 전송하기 위한 데이터 출력 회로를 구비하는 반도체 메모리 장치에 있어서, 칩중앙에 일렬로 배치되어 상기 데이터를 칩외부로 전송하며 상기 데이터 출력 핀과 접착하기 위한 다수개의 데이터 출력 접착 패드와, 상기 데이터 출력 접착 패드층의 일측에 배치되어 상기 데이터를 상기 데이터 출력 접착 패드로 소정의 전압레벨로 전송시키며 상기 데이터 출력 회로중 하나인 데이터 출력 드라이버와, 상기 데이터 출력 접착 패드층의 타측에 배치되어 상기 데이터를 상기 데이터 출력드라이버로 전송하고 상기 데이터 출력 드라이버를 인에이블하는 상기 데이터 출력 회로중 하나인 데이터 출력 버퍼를 제공함에 있다.

4. 발명의 중요한 용도;

반도체 메모리 장치에 적합하게 사용된다.

Description

데이터 출력 회로와 데이터 출력 접착 패드를 갖는 반도체 메모리 장치

제1도는 종래기술에 따른 데이터 출력 회로 및 데이터 출력 접착 패드의 배치 구조도.

제2도는 본 발명에 따른 데이터 출력 회로 및 데이터 출력 접착 패드의 배치 구조도.

제3도는 종래기술에 따른 데이터 출력 경로의 경로도.

제4도는 본 발명에 따를 데이터 출력경로의 경로도.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 칩면적을 감소시키기 위한 데이터 출력회로 및 데이터 출력접착 패드의 배치 구조를 가지는 반도체 메모리 장치에 관한 것이다.

일반적으로, 반도체 메모리 장치의 패드들은 칩면적에 큰 영향을 미치는 요소이다. 최근, 반도체 메모리 산업의 급격한 성장과 더불어 반도체 메모리의 고속화, 고집적화, 저비요화가 꾸준히 진행되고 있는 가운데 제조자들에게 있어 비용을 줄이기 위한 반도체 메모리 장치의 소형화는 큰 관건이 된다. 그러나 점차 메모리 칩의 비트가 커짐에 따라 이 비트의 정보를 수용하기 위한 핀의 수가 증가하여 종래기술의 데이터 출력 버퍼, 데이터 출력 드라이버 및 데이터 출력핀(이하 DQ PAD) 배치 구조로는 다이(Die) 크기의 증가를 피할 수 없는 문제점이 있다. 제1도는 종래기술에 따른 데이터 출력 회로 및 데이터 출력 패드의 배치 구조도이다. 제1도를 참조하면, 메로리칩 10의 데지(edge)부분에 위치한 데이터 출력 접착 패드(Data output bonding PAD) 30사이사이에 데이터 출력 버퍼((Data output buffer) 40 및 데이터 출력 드라이버(Data output driver)20을 배치하여 출력 데이터의 전송거리를 최소화 했으며 메모리 칩 10의 소형화에도 큰 역할을 하였다. 그러나, 상기 메모리 칩10의 소형화가 가속화되면서, 상기 데이터 출력 접착 패드 30들 사이의 간격이 점차로 줄어들게 되어 상기 배치구조의 실현이 어려워지는 문제점이 있다.

따라서, 본 발명의 목적은 반도체 메모리 장치의 데이터 출력 회로 예를들면 데이터 출력 버퍼 혹은 데이터 출력 드라이버 및 데이터 출력 핀(패드)을 수직적으로 배열하는 새로운 배치구조를 구현하여 다이(Die)크기를 최소한으로 억제하기 위한 데이터 출력 패드의 배치구조를 제공함에 있다.

본 발명의 다른 목적은 반도체 메모리 장치의 데이터 출력 패드의 패드들 사이의 간격을 최소화하여 메모리 칩의 중앙부분에 배열하고 상기 데이터 출력패드의 상하단에 각각 데이터 출력 드라이버와 데이터 출력 버퍼를 배치하여 데이터 전송거리를 짧게하는 데이터 출력 패드의 배치구조를 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 칩내부의 데이터를 칩외부로 전송하는 통로인 다수개의 데이터 출력 핀과, 상기 데이터를 일련의 동작을 거쳐 일정한 데이터를 상기 칩외부로 전송하기 위한 데이터 출력회로를 구비하는 반도체 메모리 장치에 있어서, 칩 중앙에 일렬고 배치되어 상기 데이터를 칩외부로 전송하는 출구이며 상기 데이터 출력 핀과 접착하기 위한 다수개의 데이터 출력 접착패드와, 상기 데이터 출력 접착 패드층의 한측에 배치되어 상기 데이터를 상기 데이터 출력 접착 패드로 소정의 전압레벨로 전송하는 구동수단이며 상기 데이터 출력 회로중 하나인 데이터 출력 드라이버와, 상기 데이터 출력 접착 패드층의 타측에 배치되어 상기 데이터를 상기 데이터 출력 드라이버로 전송하고 상기 데이터 출력 드라이버를 인에이블하는 상기 데이터 출력 회로중 하나인 데이터 출력 버퍼를 가지는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들 중 동일한 구성요소 및 부부들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제2도는 본 발명에 따른 데이터 출력 회로 및 데이터 출력 패드의 배치구조도이다. 제2도를 참조하면, 메모리 칩 10에서 종래기술에서의 에지부분에 있던 데이터 출력 접착 패드 30을 패드와 패드사이의 간격을 최소화하여 상기 메모리 칩 10의 중앙 부분에 배치하고 상기 데이터 출력 접착 패드 30의 상하단에 데이터 출력 드라이버 20과 데이터 출력 버퍼를 배치하게 한다. 따라서, 종래기술의 데이터 출력 드라이버 20과 데이터 출력 버퍼 40이 배치되어 넓어야 했던 데이터 출력 접착 패드 30과 패드 사이의 간격이 최소 패드간격을 유지할 수 있게 되어 메모리 칩크기의 소형화에 큰 이득을 얻을 수 있는 효과가 있다. 또한 제3도는 종래 기술에 의한 데이터 출력 경로의 경로도이다. 제4도는 본 발명에 따른 데이터 출력 결로의 경로도이다. 제3도와 제4도에서 볼 수 있듯이, 본 발명의 출력 데이터의 전송방법 및 전송거리는 종래기술의 출력 데이터 전송방법 및 거리와 동일하여 데이터 처리속도면에서도 우수한 특성을 가질 수 있는 효과가 있다. 또한 종래기술의 메모리 칩의 에지부분에 데이터 출력 드라이버 및 데이터 출력 버퍼가 위치되었을 경우 상기 두 개의 데이터 출력회로 예를 들면 데이터 출력 드러이버회로 또는 데이터 출력 버퍼회로에 공급해야 할 파워라인(power line)이 상기 메모리 칩의 일부분을 차지하여 칩크기 증가의 하나의 요인이 되는 문제점이 있었지만, 제1도와 같은 본 발명에 따른 배치구조를 사용할 경우 상기 데이터 출력 버퍼 40과 데이터 출력 드라이버 20에 공급되는 파워라인이 한 곳에 모여있게되어 여기서도 역시 칩(다이)크기의 감소를 얻을 수 있는 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims

칩내부의 데이터를 칩외부로 전송하는 통로인 다수개의 데이터 출력 핀과, 상기 데이터를 일련의 동작을 거쳐 일정한 데이터를 상기 칩외부로 전송하기 위한 데이터 출력 회로를 구비하는 반도체 메모리 장치에 있어서, 칩 중앙에 일렬로 배치되어 상기 데이터를 칩외부로 전송하며 상기 데이터 출력 핀과 접착하기 위한 다수개의 데이터 출력 접착 패드와, 상기 데이터 출력 접착 패드층의 일측에 배치되어 상기 데이터를 상기 데이터 출력 접착 패드로 소정의 전압 레벨로 전송시키며 상기 데이터 출력 회로중 하나인 데이터 출력 드라이버와, 상기 데이터 출력 접착 패드층의 타측에 배치되어 상기 데이터를 상기 데이터 출력 드라이버로 전송하고 상기 데이터 출력 드라이버를 인에이블하는 상기 데이터 출력 회로중 하나인 데이터 출력 버퍼를 구비함을 특징으로 하는 반도체 메모리 장치.
제1항에 있어서, 상기 데이터 출력회로가 상기 데이터 출력 접착 패드와상하로 인접하게 구성되어 상기 데이터의 전송거리를 짧게함을 특징으로 하는 반도체 메모리 장치.