KR200169351Y1 - 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지 - Google Patents

리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지 Download PDF

Info

Publication number
KR200169351Y1
KR200169351Y1 KR2019970017258U KR19970017258U KR200169351Y1 KR 200169351 Y1 KR200169351 Y1 KR 200169351Y1 KR 2019970017258 U KR2019970017258 U KR 2019970017258U KR 19970017258 U KR19970017258 U KR 19970017258U KR 200169351 Y1 KR200169351 Y1 KR 200169351Y1
Authority
KR
South Korea
Prior art keywords
lead frame
pins
vertical
package
type lead
Prior art date
Application number
KR2019970017258U
Other languages
English (en)
Other versions
KR19990003660U (ko
Inventor
박용재
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019970017258U priority Critical patent/KR200169351Y1/ko
Publication of KR19990003660U publication Critical patent/KR19990003660U/ko
Application granted granted Critical
Publication of KR200169351Y1 publication Critical patent/KR200169351Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 고안은 반도체 칩을 패키징하는 기술중의 하나인 버티칼 서퍼스 마운트패키지(VSMP)에 관한 것으로, 입/출력 인터페이스 회로의 파워 소오스로 사용되는 VDDQ, VSSQ 핀들의 리드 프레임을 LOC 타입을 써서 핀 수를 줄임과 동시에 파워 노이즈를 줄인 LOC 타입 리드 프레임을 응용한 VSMP 패키지에 관한 것이다. 이를 구현하기 위하여, 입/출력 인터페이스 회로의 파워 소오스로 사용되는 핀들의 리드 프레임을 LOC 타입 리드 프레임을 써서 구현한 것을 특징으로 하며, 상기 LOC 타입 리드 프레임은 위 아래 두 개 사용하며, 상기 소오스로 사용되는 핀들의 리드 프레임은 평행하게 위치시킨 LOC 타입 리드 프레임을 써서 구현하며, 상기 소오스로 사용되는 핀들의 리드 프레임을 평행하게 위치시켰을 때 서로 엇갈리게 패드와 연결시킨 것을 특징으로 한다.

Description

리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지
본 고안은 반도체 칩을 패키징(packaging)하는 기술중의 하나인 버티칼 서퍼스 마운트 패키지(Vertical Surface Mount Packages : 이하 'VSMP'라 칭함)에 관한 것으로, 특히 입/출력 인터페이스 회로의 파워 소오스로 사용되는 VDDQ, VSSQ 핀들의 리드 프레임을 리드 온 칩(Lead on Chip : 이하 'LOC'라 칭함) 타입(type)을 써서 핀(pin) 수를 줄임과 동시에 파워 노이즈를 줄인 LOC 타입 리드(Lead) 프레임(Frame)을 응용한 버티칼 서퍼스 마운트 패키지(VSMP)에 관한 것이다.
종래 VSMP 패키지는 도1에서 보는 바와 같이 핀(pin)과 패드(pad)의 연결 방식으로 컨벤션(conventional)한 방식을 사용하였다. 일반적으로 고속 메모리 소자에서는 I/O 인터페이스에 사용되는 회로들의 보다 안정적인 동작을 위하여 파워를 다른 회로들과 분리하여 사용하는데, 보통 VDDQ, VSSQ란 이름의 핀 이름을 가진다.
종래의 VSMP 패키지는 핀과 패드가 일대일 대응을 하기 때문에 결국 I/O 인터페이스의 노이즈를 줄이기 위하여 사용되는 VDDQ, VSSQ 핀의 수가 많아지게 된다. VDDQ, VSSQ 핀 수가 많아짐으로 인해 결국 패키지 크기가 증가할 뿐만 아니라, 실제 패키지 안에 들어가는 칩에 비해 패키지 크기가 너무 커질 경우 패키지의 양 끝쪽에 위치한 핀 리드 프레임(Lead Frame)의 길이가 중간에 위치한 핀 리드 프레임보다 상대적으로 많이 길어지게 되어 양 끝쪽에 위치한 핀들은 노이즈의 영향을 더 많이 받게 된다.
도1과 같이 종래의 패키지는 모든 핀들이 패키지의 두 개의 긴쪽면중 한 쪽에만 위치하는 VSMP(Vertical Surface Mount Packages) 타입(type)의 패키지를 기본으로 한다. 패키지 내부에 있는 반도체 칩 상의 패드(PAD)와 핀(pin)을 연결하기 위해서는 리드 프레임과 본딩 와이어(Bonding Wire)가 있어야 하는데, 도1에서 보는 바와 같이 VSMP 패키지는 리드 프레임이 본딩 와이어를 통해 칩상의 패드와 일대일로 연결되어 있다. 도2에서와 같이 리드 프레임이 칩 위로 지나가도록 설계한 것을 LOC(Lead On Chip) 타입이라고 하는데, 파워 소오스(VDD, VSS, VDDQ, VSSQ 따위)와 같이 같은 역할을 하는 패드가 여러개 칩상에 존재하는 핀(pin)의 경우, 이 LOC 리드 프레임을 써서 여러개의 핀을 안 쓰고도 본딩 와이어들 만으로 패드들과 연결할 수 있다. 그리고, 일반적으로 데이타를 주고 받는 I/O 핀의 수가 많은 메모리 소자들은 I/O 인터페이스 회로들에 쓰이는 파워 소오스를 그 외 회로들에 쓰는 파워 소오스와 분리하여 쓰는데, 그 이유는 I/O 인터페이스 회로들의 파워 소모가 많기 때문에 I/O 인터페이스 회로 이외의 회로들의 동작에 영향을 줄 수 있고, 반대로 I/O 인터페이스의 입력, 출력 레벨의 변화가 생겨 데이타를 제대로 읽고 쓰지 못하는 경우가 발생할 수 있다.
이렇게 I/O 인터페이스 회로들의 파워 소오스로 사용되는 핀을 일반적으로 VDDQ, VSSQ라 하는데, 이 핀의 수가 많을수록 보다 안정적인 파워 공급을 받기 때문에 I/O 인터페이스 회로들이 안정적으로 동작할 수 있다. 하지만, 종래의 VSMP 패키지와 같이 핀과 패드가 일대일로 대응하고, VDDQ, VSSQ 핀을 많이 사용하는 경우 전체 패키지의 크기가 증가하게 되고, 결국 칩 크기보다 패키지의 크기가 더 커지게 되어 패키지의 양 끝쪽에 위치한 핀들의 리드 프레임의 길이가 상대적으로 가운데 위치한 핀들 보다 길어지므로 특성이 안 좋아지게 되는 문제점이 있었다.
따라서, 본 고안은 상기 문제점을 해결하기 위하여 이루어진 것으로써, 본 고안의 목적은 입/출력 인터페이스 회로의 파워 소오스로 사용되는 VDDQ, VSSQ 핀들의 리드 프레임을 LOC 타입을 써서 핀 수를 줄임과 동시에 파워 노이즈를 줄인 LOC 타입 리드 프레임을 응용한 VSMP 패키지를 제공하는데 있다.
도1은 종래 버티칼 서퍼스 마운트 패키지의 평면도.
도2는 LOC 타입 리드 프레임을 가진 패키지의 평면도.
도3은 본 고안의 일실시예에 의한 버티칼 서퍼스 마운트 패키지의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 버틸칼 서퍼스 마운트 패키지(Vertical Surface Mount Packages : VSMP)
상기 목적을 달성하기 위하여, 본 고안의 VSMP 패키지는 입/출력 인터페이스 회로의 파워 소오스로 사용되는 핀들의 리드 프레임을 LOC 타입 리드 프레임을 써서 구현한 것을 특징으로 한다.
상기 LOC 타입 리드 프레임은 위 아래 두 개 사용한 것을 특징으로 하며, 상기 소오스로 사용되는 핀들의 리드 프레임은 평행하게 위치시킨 LOC 타입 리드 프레임을 써서 구현한 것을 특징으로 한다. 그리고, 상기 소오스로 사용되는 핀들의 리드 프레임을 평행하게 위치시켰을 때 서로 엇갈리게 패드와 연결시킨 것을 특징으로 한다.
이하, 본 고안의 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
도3은 본 고안의 일실시예에 의한 버티칼 서퍼스 마운트 패키지의 평면도로서, 입/출력 인터페이스 회로의 파워 소오스로 사용되는 핀들의 리드 프레임을 LOC 타입 리드 프레임을 써서 구현한 것이다.
본 고안은 LOC 타입 리드 프레임을 VDDQ, VSSQ 용으로 사용하여, 본딩 와이어를 통해 여러개의 패드에 연결시켜 줌으로써 패키지의 크기를 효과적으로 줄여서, 양 끝쪽 핀들의 리드 프레임 길이를 줄였을 뿐만 아니라, 도3에서 보는 바와 같이 VDDQ, VSSQ용 리드 프레임이 평행하게 놓임으로서 리드 프레임간의 공통 인덕턴스값을 줄여 노이즈 특성을 개선하였다. 또한, 종래의 VSMP 패키지의 핀이 연결되어 있는 면의 길이를 줄여주어 전체 패키지의 크기를 줄였으며, VDDQ와 VSSQ의 리드 프레임이 평행하게 위치함으로서 두 리드 프레임간의 공통 인덕턴스가 감소하여 노이즈 특성을 개선하였다.
앞에서 설명한 바와 같이, 본 고안의 VSMP 패키지는 입/출력 인터페이스 회로의 파워 소오스로 사용되는 VDDQ, VSSQ 핀들의 리드 프레임을 LOC 타입을 써서 핀 수를 줄임과 동시에 파워 노이즈를 줄인 매우 뛰어난 효과가 있다.
아울러 본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 실용신안 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 버티칼 서퍼스 마운트 패키지에 있어서, 입/출력 인터페이스 회로의 파워 소오스로 사용되는 핀들의 리드 프레임을 LOC 타입 리드 프레임을 써서 구현한 것을 특징으로 하는 버티칼 서퍼스 마운트 패키지.
  2. 제1항에 있어서, 상기 LOC 타입 리드 프레임은 위 아래 두 개 사용한 것을 특징으로 하는 버티칼 서퍼스 마운트 패키지.
  3. 제1항에 있어서, 상기 소오스로 사용되는 핀들의 리드 프레임은 평행하게 위치시킨 LOC 타입 리드 프레임을 써서 구현한 것을 특징으로 하는 버티칼 서퍼스 마운트 패키지.
  4. 제3항에 있어서, 상기 소오스로 사용되는 핀들의 리드 프레임을 평행하게 위치시켰을 때 서로 엇갈리게 패드와 연결시킨 것을 특징으로 하는 버티칼 서퍼스 마운트 패키지.
KR2019970017258U 1997-06-30 1997-06-30 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지 KR200169351Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970017258U KR200169351Y1 (ko) 1997-06-30 1997-06-30 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970017258U KR200169351Y1 (ko) 1997-06-30 1997-06-30 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지

Publications (2)

Publication Number Publication Date
KR19990003660U KR19990003660U (ko) 1999-01-25
KR200169351Y1 true KR200169351Y1 (ko) 2000-02-01

Family

ID=19504905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970017258U KR200169351Y1 (ko) 1997-06-30 1997-06-30 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지

Country Status (1)

Country Link
KR (1) KR200169351Y1 (ko)

Also Published As

Publication number Publication date
KR19990003660U (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6788560B2 (en) Semiconductor device and process for manufacturing the same
US6392304B1 (en) Multi-chip memory apparatus and associated method
USRE36077E (en) Method of manufacturing inversion type IC's and IC module using same
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
SG88741A1 (en) Multichip assembly semiconductor
US6818983B2 (en) Semiconductor memory chip and semiconductor memory device using the same
US7256480B2 (en) Lead frame package structure with high density of lead pins arrangement
KR100236671B1 (ko) 인쇄회로기판과 방열판을 구비하는 수직실장형 반도체 칩패키지 및 그를 포함하는 패키지 모듈
KR940006187Y1 (ko) 반도체장치
JPH0870090A (ja) 半導体集積回路
US5907186A (en) Lead-on-clip lead frame and semiconductor package using the same
KR200169351Y1 (ko) 리드 온 칩 타입 리드 프레임을 응용한 버티칼 서퍼스 마운트 패키지
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
CN201946589U (zh) 一种改进的引线框架
JPS59100550A (ja) 半導体装置
CN219660305U (zh) 兼容式flash封装
KR0172433B1 (ko) 데이타 출력 회로와 데이타 출력 접착 패드를 갖는 반도체 메모리 장치
KR0172418B1 (ko) 신호 보호를 위한 브랜치형 리드 프레임을 구비한 반도체 메모리 장치
JPS6022327A (ja) 半導体装置
KR0151526B1 (ko) 집적회로 카드칩의 패드본딩을 위한 패드 배치방법
JPH05160333A (ja) 半導体集積回路装置
JPS61199647A (ja) 半導体集積回路装置
KR20000009367A (ko) 적층패키지를 위한 반도체칩 및 반도체칩의 적층패키지 방법
KR200301798Y1 (ko) 이중 리드 프레임을 갖는 반도체 패키지
KR200319437Y1 (ko) 핀 접속부를 구비하는 패키지 적층형 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee