KR0145824B1 - Soi 기판 및, 그 기판의 제조방법 - Google Patents

Soi 기판 및, 그 기판의 제조방법

Info

Publication number
KR0145824B1
KR0145824B1 KR1019950005872A KR19950005872A KR0145824B1 KR 0145824 B1 KR0145824 B1 KR 0145824B1 KR 1019950005872 A KR1019950005872 A KR 1019950005872A KR 19950005872 A KR19950005872 A KR 19950005872A KR 0145824 B1 KR0145824 B1 KR 0145824B1
Authority
KR
South Korea
Prior art keywords
oxide film
substrate
buried oxide
single crystal
oxidation
Prior art date
Application number
KR1019950005872A
Other languages
English (en)
Other versions
KR950027901A (ko
Inventor
사다오 나까시마
가쓰또시 이즈미
노리히꼬 오와다
다쓰히꼬 가따야마
Original Assignee
나까니시 에이스께
고마쓰 덴시낑조구 가부시끼가이샤
고지마 히또시
닛뽕덴시뎅와 가부시끼가이샤
스즈끼 도시마사
에누티티 에렉트로닉스 테크놀러지 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까니시 에이스께, 고마쓰 덴시낑조구 가부시끼가이샤, 고지마 히또시, 닛뽕덴시뎅와 가부시끼가이샤, 스즈끼 도시마사, 에누티티 에렉트로닉스 테크놀러지 가부시끼가이샤 filed Critical 나까니시 에이스께
Publication of KR950027901A publication Critical patent/KR950027901A/ko
Application granted granted Critical
Publication of KR0145824B1 publication Critical patent/KR0145824B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 단결정 실리콘 기판에 산소이온을 주입하고, 매입 산화막을 형성하기 위해 고온 불활성 가스 분위기에서 어닐링 공정을 실행함으로써, 기판으로부터 전기적으로 절연된 상태에 있는 단결정 실리콘층을 갖는 SOI 기판의 제조방법에 관한 것이다. 주입된 산소에 의해서 형성된 매입 산화막의 증막량에 따라서, 매입 산화막의 두께가 이론적인 값이 되는 어닐링 공정후에, 상기 기판의 산화 공정은 고온 산소 분위기에서 실행된다.

Description

SOI 기판 및, 그 기판의 제조방법
제1도는 SOI 기판 제조 공정의 흐름을 나타내는 설명도.
제2도는 SOI 기판 제조시의 열처리를 승온과정에서 행하는 실시예에 대한 어닐링처리 및 고온 산화 공정과 온도 변화화의 관계를 나타내는 설명도.
제3도는 고온 산화 공정에서, 표면의 실리콘 단결정층을 약 180nm로 산화시킨 경우의 산화온도와 매입 산화막 증가량과의 상호 관계를 나타내는 도면.
제4도는 고온 산화 공정에서, 산화 시간을 4시간으로 고정하고, O2농도를 70%로 한 경우의 산화 온도와 매입 산화막 증가량과의 상호 관계를 나타내는 도면.
제5도는 고온 산화 공정에서 산소 분압에 대한 매입 산화막 증가량과의 관계를 나타내는 도면.
제6도는 증막량과 평방근 평균 조도 Rms와의 관계를 나타내는 특성도.
제7도는 매입 산화막에서 발생된 핀홀 밀도에 관하여, 본 발명에 따른 방법과 종래 기술에 따른 방법과의 비교 결과를 나타내는 도면.
제8도는 산소 이온을 주입한 후에, 표면의 실리콘 단결정층과 매입 산화막과의 계면을 나타낸것으로서, (a)는 어닐링 처리만 행한 종래의 SIMOX기판, (b)는 농도 0.5%의 O2가스에 의해서 추가로 처리된 SIMOX 기판, (c)는 농도 30%의 O2가스에 의해서 산화 처리된 SIMOX 기판을 나타내는 모식적 부분 단면도.
제9도는 입자에 의한 마스크 효과의 설명도.
제10도는 산소 이온 주입량과 전위 밀도와의 상호 관계를 나타내는 도면.
제11도는 산소 이온 주입량과 매입 산화막의 절연성과의 상호 관계를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 단결정 실리콘 기판 2 : 표면의 실리콘 단결정층
3 : 고농도 산소 이온 주입층 4 : 어닐링 상층
5 : 매입 산화막 6 : 산화막
7 : 추가로 형성된 매입 산화막 8 : 증가된 산화막
9 : 핀홀 10 : 파티클
본 발명은 단결정 실리콘 기판에 절연층을 형성한 SOI 기판 및 그 기판의 제조방법에 관한 것이다.
일반적으로, 벌크모양의 단결정 실리콘 기판에 집적 회로를 제조하는 것 보다는, 절연층 재료 위에 얇은 단결정 실리콘 층을 형성하는 쪽이, 소자의 전기적 특성이나 소자간의 분리라는 관점에서 볼때 유리한 것으로 알려져 있다.
단결정 실리콘 기판 중에 절연층(SiO2)을 형성함으로써 소자가 형성되는 표면 단결정 실리콘 층을 절연 분리한 구조의 반도체 기판을 SOI(Silicon On Insulator)라고 부르고, 이는, 웨이퍼 접합 방법과 산소 이온 주입 방법에 의해서 형성되는 것으로 공지되어 있다. 전자는 단결정 실리콘 기판위에 산화막을 형성한 다음, 그 위에 별도의 단결정 실리콘 기판을 접합시키고, 단결정 실리콘 기판중의 하나를 연마시킴으로써 얇은 활성 실리콘층을 형성하는 방법이다. 후자는 SIMOX(Seperation by IMplanted Oxygen)이라 부르고, 단결정 실리콘 기판 중에 고농도의 산소 이온(16O+)을 주입한 후에, 고온 어닐링 처리(1100-1300℃)로, Si와 O를 반응시킴으로써 실리콘 기판 내부에 매입 산화막을 형성할 때, 최근, 고집적화의 이용에 박막 활성 실리콘층을 형성하는 것이 유리하므로 관심을 끌고 있다. 특히, SIMOX 기판은, 접합되는 기판과 같이 표면의 실리콘 단결정층을 연마 가공처리 하지 않더라도, 균일한 두께의 활성 영역층으로 변화될 수 있다.
하지만, 단결정 실리콘 기판 중에 산소 이온을 주입한 후에, 어닐링 과정으로 상기 실리콘 기판에서 매입 산화막을 형성할 경우, 아래와 같은 문제점들이 발생하게 된다.
(1) 고품질의 SIMOX 기판은, 표면의 실리콘 단결정 층의 전위 밀도가 낮고, 매입 산화막의 전기 절연성이 우수하다. 그러나, 매입 산화막의 두께가 80-90nm로 얇기 때문에, 제9도에서 보는 바와 같이 산소 이온을 주입할 때 단결정 실리콘 기판(1)의 표면에 파티클(10)이 부착되면, 파티클(10)이 마스크 작용을 함으로써 고농도 산소 이온 주입층(3)에 주입 불능 부분이 생기게 될것이다. 상기 고농도 산소 이온 주입층(3)은 어닐링 처리를 함으로써 매입 산화막(5)으로 되지만, 상기 산소 이온 주입 불능 부분이 핀홀(9)로 변하기 때문에, 전기적 절연성이 저하된다. 부수적으로, 부호(2)는 표면의 실리콘 단결정층을, 부호(6)은 제9도에서 어닐링 과정에 의해 형성된 표면의 산화막을 표시한다.
(2) 제10도는 산소 이온 주입량과 표면의 실리콘 단결정층에서의 전위 밀도와의 상관성을 표시하였다(J. Mater. Res., Vol. 8, No. 3, Mar 1993 pp. 523-534 참조). 산소 이온 주입량을 1.0×1018/cm2-2.0×1018/cm2으로 증가시킴으로써 매입 산화막의 두께가 증가된 기판에서는, 표면의 실리콘 단결정층에서 결정 결함 또는 전위 밀도가 증가하게 된다. 특히, 1.5×1018/cm2이상에서는, 전위 밀도가 급격히 증가하게 된다.
(3) 결정 결함 밀도를 증가시키지 않는 범위내에서 산소 이온 주입량을 0.5×1018/cm2-0.9×1018/cm2으로 증가시킨 기판은, 제11도에서 보는 바와 같이 매입 산화막의 브레이크 다운 전계의 세기(strength of breakdown electric field)가 파괴 전계의 강도가 0-1MV/cm로 작고, 전기 절연성이 낮다.
(4) 매입 산화막의 두께가 얇은 SIMOX 기판에서는, 표면의 실리콘 단결정층과 매입 산화막과의 계면(이하, 매입 산화막 계면으로 약술함)의 요철이 크고(평방근 평균 조도 Rms가 약 2nm 이상), 장치의 전기적 특성에 흐트러점이 생기기 쉽다. 그러므로, SIMOX 기판은 많은 시간을 통해서 어닐링처리를 함으로써 매입 산화막이 평탄해지도록 충분하게 실행될 수 있으나, 이는 비용의 관점에서 볼때 불가능하다.
따라서, 본 발명의 첫번째 목적은 표면의 단결정 실리콘층에서의 결정결함의 증가를 막기 위하여, 산소 이온 주입량을 증가시키지 않고 매입 산화막의 두께를 증가시킬 수 있는 SOI 기판의 제조 방법을 제공하는데 있다. 본 발명의 두번째 목적은 매입 산화막에서 핀홀 밀도를 감소시킬 수 있는 SOI 기판의 제조 방법을 제공하는데 있다. 본 발명의 세번째 목적은 매입 산화막 계면의 평탄도(平坦度)를 향상시킬 수 있는 SOI 기판의 제조 방법을 제공하는데 있다. 또한, 표면 실리콘층의 결정 결함 밀도가 작고, 산소 이온 주입량으로부터 계산된 매입 산화막의 이론적 두께보다 두껍고, 핀홀 발생율이 극히 작으며, 매입 산화막 계면의 평탄도를 향상시킬 수 있는 SOI 기판을 제공하는 것도 본 발명의 목적이다.
상기 목적들을 달성하기 위하여, 본 발명은 단결정 실리콘 기판에 산소 이온을 주입한 후에, 어닐링 공정을 행하고, 산소 이온 주입량으로부터 계산된 이론적 막두께를 갖는 매입 산화막을 형성하는 SIMOX 기판에서, 1150℃ 이상과 실리콘 융점 온도 미만의 고온분위기 범위내에서 어닐링 처리를 한후에 산화 처리를 추가로 실행하는 것을 특징으로 한다. 그러므로, 상기 어닐링 처리를 함으로써 형성된 이론적 매입 산화막 위에 추가로 산화막이 형성되고, 매입 산화막의 후막화(厚膜化)가 가능해진다. 본 발명에 따라서, 산소 이온들이 주입될때, 기판 표면위에 파티클을 부착함으로써 매입 산화막에서 핀홀이 발생될 경우, 또는 매입 산화막 계면의 요철이 현저할 경우에도, 상기 고온 산화 처리를 행함으로써 핀홀은 보수되고, 계면의 요철도 또한 평탄화된다. 상기와 같이, 고온 산화 처리 공정을 추가로 행하여 얻어진 SIMOX 기판은, 종래 기술의 SIMOX 기판에 비하여 매입 산화막의 후막화와, 매입 산화막중의 핀홀의 감소 및, 매입 산화막 계면의 평탄도 향상을 실현시킨 고품질 SOI 기판으로 되어 있어서, 각종의 소자 형성을 용이하게 행할 수 있다.
본 발명은 산소 이온의 주입후에 어닐링 처리를 행함으로써 매입 산화막을 형성하는 SIMOX 기판을 대상으로 하여, 그의 기판을 고온 산화 처리할 경우, 매입 산화막의 두께가 증가하는 현상을 발견함으로써 실현되었다. 표면 활성 실리콘층의 두께가 320nm, 매입 산화막의 두께가 89nm로 정의된 상기 SIMOX 기판을 대상으로 하여, 그의 기판을 1350℃와 불활성 가스 아르곤(Ar) 중에 70% O2의 분압(이하 같음)의 산소 분위기중에서, 상기 산화 처리를 4시간 동안 행하였다. 그 결과, 매입 산화막이 118nm로 증막하는 현상을 발견할 수 있었다. 그 다음에, 온도 조건에 의해 변화된 각 산화 온도중에서, 열처리로 형성된 표면의 산화막의 두께가 약 400nm(표면의 실리콘층의 산화된 두께가 180nm로 결정)로 결정되도록 하기 위하여, 시간을 조절함으로써 매입 산화막의 증가량을 구할 수 있음을 알 수 있다. 제3도에서 보는 바와 같이, 산화 온도가 증가함에 따라, 매입 산화막의 두께가 증가됨(산화 시간:77min-405min)을 확인할 수 있다. 막두께를 증가시키는 작용은 1150℃ 이상에서 일어난다는 것을 알 수 있다. 따라서, 표면의 산화막의 두께가 동일하더라도 매입 산화막 두께의 증가 비율은 높고, 매입 산화막은 온도가 높아질수록 두껍게 산화된다는 사실을 이해할 수 있다. 같은 방법으로, 제4도는 산화 시간을 4시간으로 고정하고, O2농도가 70%로 고정된 상태를 보여준다. 따라서, 산화 시간이 세부적으로 정해질 경우에, 산화막의 두께를 증가시키는 온도 의존성은 이해될 수 있고, 실용적인 범위에서의 1150℃ 이하인 온도가 감지 레벨 이하라는 사실이 자연적이다. 또한, 도면에서, 수평축의 산화 온도는 절대 온도의 역수를 104배 한 값을 가르킨다. 도면의 상단에는 섭씨 온도가 제시되어 있다.
상기 도면에서 보여주듯이, 매입 산화막의 두께는 산화 온도가 높아짐에 따라 증가한다.
상기 도면으로부터 알 수 있듯이, 매입 산화막 두께는 산화온도의 각 증가에 따라서 증막할 수 있다. 산화 온도가 1150℃와 또는 그 이하일 경우는, 매입 산화막의 증가된 두께는 얇고, 또는 산화 시간이 실질적으로 4시간일 경우는, 두께를 증가시키는 효과를 보여주지 않기 위해서 증막된 두께는 감지 레벨이하이지만, 산화온도가 1350℃까지 높아질 경우, 매입 산화막 두께는 약 30nm 정도 증가하게 된다. 종래의 SIMOX 기판의 매입 산화막 두께는 80-90nm이지만, 본 발명에서는, 산화 처리가 1350℃에서 실행될 경우 매입 산화막 두께가 100-110nm에 이르고, 표면의 산화막의 두께도 400nm가 된다. 그러므로, 만족스러운 증막 효과를 얻기 위하여, 최소, 어닐링 처리 온도와 대등한 1150℃로 유지시키는 것이 필요하다. 또한, 최고 온도는 실리콘의 융점 온도인 1415℃보다 낮아야 한다.
일반적으로, 산소 분위기에서는 산소 농도가 증막 작용에 기여한다고 믿어지고 있어서, 어닐링처리후에 4시간 동안 1350℃로 산화 처리하고, 산소 분압의 변화에 상응하는 매입 산화막 두께의 증가량을 측정할 경우, 제5도에서 보는 바와 같은 특성도가 얻어진다. 상기 도면에서 알 수 있듯이, O2농도가 약 1% 이상일때 증막작용을 기대할 수 있다. O2농도가 0.5%에서는, 매입 산화막 계면의 요철 때문에 증가된 두께가 너무 얇아 증가량을 감지할 수가 없어서, 매입 산화막의 증막 작용은 산소 농도가 1% 이상일때 제한적으로 얻어질 수 있다. 이는 분위기중의 산소가 적어도 표면 실리콘층과 기판 실리콘층으로부터 내부로 확산되어져서, 매입 산화막의 계면부에서 SiO2의 추가적인 형성이 일반적으로 온도 조건을 조정할 수 있기 때문이다.
그러므로, 실리콘층으로 확산하는 최소 농도는 상술한 바와 같이 1% 이상이어야 한다. 그러나, 제5도로부터 이해할 수 있듯이 소정의 고온에서 산소 농도의 증가는 증막 작용을 일으킬 수 있다.
만약, 표면 실리콘층의 두께가 최종 장치 조건에 제한되어 얇아야 하는 경우는, 소위 희생 산화 처리(sacrifice oxidation treatment)가 행해질 것이다. 상기 희생 산화 처리는 열 산화에 의해 표면에서 산화막을 형성하는 것이고, 산화된 실리콘층이 두꺼워지므로 인해, 일반적으로 알려진 표면 실리콘층을 얇게 하는 방법에 의해서 표면으로부터 산화층을 제거하는 것이다.
희생 산화로 인해 매입 산화막 두께에 영향을 주는 것을 피하기 위하여, 산화 온도는 어닐링 온도, 좀더 세부적으로는, 1100℃ 그 이하로 작게 설정되어야 한다. 하지만, 희생 산화는 매입 산화막의 증막 공정 전 또는 후에 실행될 수 있다.
따라서, 본 발명에 따른 SOI 기판의 제조 방법을 제공함은 하기와 같은 단계들: 단결정 실리콘 기판중에 산소 이온을 주입하는 단계; 불활성 가스 분위기에서 행해지는 고온의 어닐링 공정에 의해서 매입 산화막을 형성하는 단계; 매입 산화막위에, 매입 산화막의 두께가 산소 이온 주입량으로부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링 처리를 계속함으로써 기판으로부터 전기적으로 절연되는 표면의 실리콘 단결정층을 형성하는 단계; 그리고, 고온의 산화 분위기에서 기판을 산화하는 단계을 갖는 것을 특징으로 한다. 또한, 어닐링 처리후의 고온 산화의 온도는 1150℃ 또는 그 이상이어야 하고, 단결정 실리콘 기판의 융점 이하이어야 한다. 그리고, 어닐링 처리후의 고온 산화 처리는 산소 농도가 어닐링 처리할때의 농도보다 높은 산소 가스 분위기에서 행해져야 한다.
고온 산화 분위기에서의 산화 처리후에, 하기의 단계들: 기판의 표면위에서 산화막을 제거하는 단계; 1100℃ 또는 그 이하에서 희생 산화를 행하는 단계; 희생 산화막을 제거하여 표면 실리콘층을 얇게 하는 단계, 이 추가될 수 있다. 상기 희생산화는 표면 실리콘층만을 산화시키는 것이 바람직하나, SOI 기판을 1150℃ 이상에서 산화시킬때, 매입 산화막의 두께가 자연적으로 조절될 수 없도록 자연적으로 증가해져서, 고온 산화 조건 온도 이하로 설정되어야 한다. 따라서, 희생 산화에서, 매입 산화막 두께에 영향을 미치지 않는 상한온도 1100℃가 권장된다.
매입 산화막의 두께가 산소 주입량으로부터 이론적으로 계산된 소정의 값에 이르기까지 어닐링 처리한 후에, 매입 산화막 두께의 증가량과 산화 온도 사이의 관계를 보여주는 특성도가 얻어질 것이다. 매입 산화막의 증가량과 매입 산화막에서 핀홀을 막는 증막량에 따른 산화 온도 사이의 관계를 보여주는 미리 준비된 특성도에 근거를 둔 온도 조건에서, 기판을 고온 분위기로 산화함으로써 매입 산화막의 두께가 증가하게 되어서, 이온들이 주입되지 않는 매입 절연층에서의 결함의 복구는 부착된 파티클들 때문에 달성될 수 있고, 절연층의 브레이크 다운 전기적 세기가 향상될 수 있다. 핀홀의 직경과 많은 수의 핀홀들은 산소 이온의 주입 조건에 따라 변화 가능하고, 핀홀의 상태를 직접적으로 인식하기 힘들기 때문에, 이온 주입 조건에 근거를 둔 통계적 방법에 의해서 이해되어져야 한다. 매입 산화막의 증가된 두께는 주요 핀홀들의 직경을 감소시킬 수 있도록 조절되어져야 한다. 예를 들어서, 핀홀의 직경이 50nm일 경우, 두께는 1/2, 즉 25nm로 증가하므로, 이것을 기준으로 설정하여야 한다.
매입 산화막의 증막량과 매입 산화막 계면을 평탄화시킨 증막량에 따른 산화 온도 사이의 관계를 보여주는 미리 준비된 특성도에 근거를 둔 온도 조건에서, 기판을 고온 분위기로 산화함으로써 매입 산화막의 두께가 증가되므로, 계면의 요철 조건이 장치들의 전기적인 특성을 균질화하기 위하여 이온 주입에 의해 개선될 수 있다. 평탄도의 개선 효과를 참조해보면, 평방근 평균 조도 Rms가 매입 산화막의 증막량의 증가에 상응하여 계산된 경우, 제6도에서 보는 바와 같은 특성도를 얻을 수 있다. 상기 고온 산화 조건은 장치의 평탄도를 위해 필연적으로 증가하는 것을 확인할 수 있는 상기 특성도를 참조하여 결정되어야 한다.
더욱이, 산소 이온이 주입된 기판을 전기로에 넣어 가열하고, 표면에 구멍 등이 생성됨을 방지하기 위한 저 농도 산소 조건에서, 매입 산화막의 두께가 산소 이온 주입량으로부터 계산된 이론적인 값이 되도록 어닐링 처리를 행한다. 산소 농도를 어느 정도 증가시킨 후, 고온과 고농도 분위기에서, 매입 산화막의 두께는 매입 산화막을 갖는 기판을 산화시킴으로써 증가될 수 있다. 산소 이온이 주입된 실리콘 기판은 온도를 800-850℃의 범위로 유지시킨 전기로에서 열처리하여 얻을 수 있고, 결정 결함이 생기지 않도록 불활성가스를 채워 약 1100-1300℃까지 더 가열하여 상기 결정의 안정된 상태를 얻게 된다. 상기 가스 분위기는 어닐링 처리에서 표면에 구멍이 생성됨을 방지하기 위하여 0.5%의 산소 농도를 포함하도록 조절된다. 저농도 산소 분위기에서의 어닐링 공정을 위해 온도가 증가하는 과정이 끝난 경우, 가스 분위기 온도는 어닐링 온도에 또는 그 이상에도달한다. 그러므로, 가스 분위기에서, 예를 들어서, 70%의 산소 분압을 유지하기 위하여 산소 농도를 조정하는 것이 필요하고, 고온 산화는 일정한 온도에서 행하여진다. 상기 매입 산화막은 주입된 산소 이온에 따른 매입 산화막의 계면에서 성장하게 되고, 매입 산화막의 두께는 이론적인 값보다 더 두껍게 형성된다.
상술한 방법에 의해 제조된 SOI 기판은 매입 산화막의 두께가 90nm를 초과하고, 표면의 실리콘 단결정층의 전위밀도는 100/cm2이하이고, 매입 산화막의 핀홀 밀도는 20/cm2이하이고, 그리고 매입 산화막 계면의 평방근 평균 조도는 1nm 이하이다. 따라서, 본 발명은 매입 산화막이 두껍고, 매입 산화막에 핀홀이 적으며, 종래의 SIMOX 기판과 비교하여 볼때, 매입산화막 계면의 평탄도가 향상된 고품질의 SOI 기판을 제공하는 것이다.
상술한 바와 같이, 본 발명에 따라서, 산소 이온 주입후 관례대로 어닐링 처리한 종래의 SIMOX 기판은 1150℃ 또는 그 이상에서부터 실리콘 융점 온도 이하까지의 범위에서 고온 분위기로 한번 더 산화되어져서, 매입 산화막의 증막량이 이전의 매입 산화막위에 추가로 얻어질 수 있다. 상기 증막량은 고온에서 산화할 경우, 1% 이상의 산소 농도를 설정함으로써 얻어질 수 있다. 산소 이온이 주입되고, 핀홀이 매입 산화막에서 생성되어, 표면의 실리콘 단결정층위에 부착될때, 또는 매입 산화막 계면의 평탄도가 저하될때, 고온 산화 처리를 통하여 추가적으로 생성된 산화막은 핀홀을 보수하거나 평탄도를 개선시킬 수 있다. 희생 산화 과정이 고온 산화 처리전 또는 후에 행해질 경우는, 표면의 실리콘 단결정층은 기대된 수준까지 얇아질 수 있다.
고온 산화 처리를 행할 경우에, 이전의 어닐링 공정에서 형성된 매입 산화막이 기판에 대하여 어닐링 공정으로부터 독립적으로 행할 수 있지만, 온도 상승 과정에서의 어닐링 공정을 완료할 수 있게 되고, 산화를 연속적으로 행하여 매입 산화막의 두께를 증가시킨다. 환원하면, 온도가 증가하는 동안, 어닐링 공정을 저농도의 산소를 포함하는 가스 분위기에서 실행시키고, 산화처리는 연속적인 제조공정을 위해서 산소 농도가 진하게 만들어진 후에 실행된다. 하기에, 본 발명의 실시예에 대해서 도면들을 참조하여 설명한다.
제1도는 본 발명에 따라서, SOI 기판을 제조하는 연속적인 과정을 보여주는 설명도이다. 제1공정은 이온 주입기에 의해서 단결정 실리콘 기판(1)에 미리 결정된 부분에 산소 이온16O+을 주입하는 산소 이온 주입 과정을 나타낸다. 하지만, 산소 주입량을 0.5×1018/cm2이내이어야 하며, 표면의 실리콘 단결정층(2)의 전위밀도가 증가하는 것과 매입 산화막에 걸쳐져 있는 브레이크 다운 전계의 세기가 감소되는 것을 방지한다. 또한, 부호(3)은 고농도 산소 원자층을 가르킨다.
제2공정은 SiO2의 어닐링 상층(4)이 CVD 장치에 의해서 단결정 실리콘 기판(1)의 표면위에 형성되는 상층 형성 과정을 나타낸다. 그러나, 어닐링 상층이 항상 다음의 제3공정 이전에 필요하다고 이해되어서는 안된다.
제3공정은 0.5%의 산소 분압을 갖는 아르곤 가스를 포함하는 전기로 분위기에서 진행되는 어닐링 과정으로, 처음에는 850℃로 유지하고, 그 이후의 온도는 1350℃까지 증가하게 된다. 상기에서 설명된 어닐링 과정은 고농도 산소원자층이 매입 산화층(5)으로 변형되는 결정상태를 이룬다. 부호(6)은 어닐링 과정에 의해 형성되는 산화막을 가르킨다. 상술된 과정은 종래의 기술과 동일한 공정이다.
제4공정은, 고온에서의 산화과정으로서, 단결정 실리콘 기판(1)이 1150℃ 이상에서 수 시간동안 기판의 융점 온도 이하에서 가열되는 공정이다.
산소가스농도는 1% 이상, 그리고 100% 이하의 범위에서 유지되어야 한다. 도면에 도시된 바와 같이, 상기 산화처리후의 결과로 공지된 세가지 모형이 있음을 알 수 있다. 제1도의 왼편에 있는 도면들은 어닐링과정을 거치고, 추가로 형성된 매입 산화막(7)의 증막에 의해서 형성된 매입 산화막(5)을 증막시키는 공정을 보여준다.
부호(8)은 고온산화 공정후의 증막된 산화막을 가르킨다. 제1도의 중간부분에 있는 도면들은 산소이온이 파티클을 갖는 단결정실리콘 기판(1) 내에 주입될 경우, 마스크 효과에 의해 매입 산화막에 발생된 핀홀(9)이 어떻게 제거되는지를 보여준다.
제1도의 오른편에 있는 도면들은 매입 산화막 계면의 평탄화 공정을 보여주고 있으며, 매입 산화막(5) 표면의 요철은 추가로 형성된 매입 산화막(7)에 의해서 평탄화되고 매끄럽게 될 수 있다. 평탄화의 향상을 평방근 평균조고 Rms와 매입 산화막의 증막량과의 관계를 보여주는 제6도로부터 알 수 있다.
따라서, 전기용 장치에 적용될 경우에는, 증막된 매입 산화막의 요구된 평탄화 특성은 그 특성을 참조하여 결정될 수 있으므로, 바람직한 고온 산화조건이 설정될 수 있다.
또한, 제4공정은 제3공정을 통해서 형성된 상기 산화층(6)을 제거한 후에 실행될 수 있다. 제5공정은 산화처리의 희생 산화공정으로서, 표면의 단결정 실리콘층(2)을 얇게 만든다. 상기 희생산화공정은 증막된 산화막(8)를 제거한 후에 실행될 수 있다. 한편, 희생 산화공정은 어닐링 공정과 고온 산화공정 사이에서 행해질 수 있다. 그러나, 희생 산화공정은 산화막(6)을 제거한 후에 실행될 수 있다.
상기 어닐링 공정의 제3공정은 온도를 동시에 상승시킴으로써 실행될 수 있으며, 고온 산화 역시, 온도 상승후 실행가능하다. 특히, 상기 처리되어질 기판은 미리 정해진 온도에서 어닐링 가스가 채워진 전기로에 미리 놓여져서 상기에 설명된 제3공정의 어닐링 처리를 받게 되고, 전기로의 온도가 1200℃를 초과하여, 예를 들어 1350℃에 도달할때, 상기 온도는 유지된다. 상기와 같은 조건의 전기로에 산소가 추가적으로 첨가되어서 70%의 산소분압에 이르게 되면, 제4공정인 고온 산화 공정이 실행될 수 있다.
이러한 공정들의 예가 제2도의 (1)∼(3)에 나타나있다. 제2도(1)에서, 초기의 전기도 온도가 800∼850℃의 범위내이고, 전기로는 어닐링가스로 채워져 있으며, 온도가 상승함으로써 매입 산화막(5)을 얻게 된다. 상기 고온 산화공정은 어닐링공정후에 독립적으로 실행된다. 상기 고온 산화공정은 전기로에서 70%의 산소농도로 미리 정해지도록 산소 분압을 상승시키고, 상기 온도를 1350℃까지 상승시켜, 상기 온도를 1350℃로 유지시킴으로써 실행된다. 제2도의 (2)를 참조해보면, 제2도의 (1)의 공정은 고온 어닐링 공정이 실행되고, 전기로에서의 산소분압이 증가하며, 그 이후에 고온산화공정이 연속적으로 실행됨을 알 수 있다. 제2도의 (3)을 전기로의 온도가 상승하고 고온 산화가 행해지는 동안, 상기 어닐링공정이 실행되어지는 것을 보여준다.
하지만, 어닐링온도와 산화온도를 똑같은 값으로 설정한 필요성은 없지만, 예를 들어서, 산화온도는 1300℃로 설정될 수 있다.
본 발명에 따른 하나의 실시예를 하기에 설명해 놓았다.
(1) 산소이온 주입:산소이온 주입량; 가속에너지에 의해, 0.4×1018/cm2; 180keV가 단결정 실리콘 기판내에 주입되어 미리 정해진 깊이에서 산소원자의 고농도 주입층을 형성한다.
(2) 어닐링 : 어닐링온도는 1350℃로 정해지고, 매입 산화막은 0.5%의 밀도로 한정된 O2와 함께 Ar를 갖는 가스분위기에서 4시간동안 형성된다.
(3) 고온산화 : 산화온도는 1350℃에서 설정되고, 매입 산화막의 증막량은 4시간 후에 얻어진다. O2의 농도를 1%에서 100%까지의 범위내에 존재하기는 충분하지만, 본 실시예에서는 상기 농도는 아르곤 가스에서 30%와 70%의 방전비로 조절된다. 하지만 O2농도가 1%일 경우는, 너무 적어서 매입 산화막의 두께를 증가시킬 수 없다.
(4) 희생산화 : 표면의 실리콘 단결정층의 두께를 감소시킬 희생산화 공정은 1100℃에서 실행된다. 그 이후에, 표면의 산화막은 제거되어서 장치들에 적용되는 소정의 기판을 얻을 수 있게 된다.
매입 산화막 두께에 관한 시험들, 즉 핀홀밀도와 매입산화막 계면의 평탄도는 어닐링 후의 상술된 고온 공정 조건하에서 처리된 SIMOX 기판의 매입 산화막에 대하여 실시되었고, 하기에 설명되었다.
(1) 매입 산화막의 두께 : 산화 온도와 매입 산화막의 증가된 두께와의 상호관계는 제3도와 제4도에 설명되어 있다.
상기 두께는 엘립소메트리 분광기(ellipsometry spectroscope)에 의해 측정되었다. 제3도에서, 실리콘 단결정층의 표면은 약 180nm까지 산화되었고, 제4도에서는 산화 시간은 4시간동안 행하도록 고정되었고, O2의 농도는 70%로 설정되었다.
이들 도면으로부터 알 수 있듯이, 매입 산화막 두께의 증막비율은 산화온도의 증가량에 따라 현저히 증가된다.
산화온도가 1100℃ 이하일 경우에는, 매입 산화막 두께의 증막 비율은 경미해지거나 또는, 산화시간을 실질적인 4시간으로 하면, 증막량을 너무 적어서 측정될 수 없게 되고, 증막효과를 얻을 수 없게 된다.
그러나, 산화온도가 1350℃ 이상일 경우는, 매입 산화막의 증가된 두께는 약 30nm에 이른다.
한편, 매입 산화막의 두께는 80∼90nm인 반면, 종래의 기술에 따른 상기 산화 공정이 1350℃에서 실행되는 경우의 매입 산화막의 두께는 100∼110nm이고, 표면의 산화막의 두께는 400nm가 된다.
(2) 핀홀 밀도: 제7도에서 보듯이 종래의 기술에 따라서는 약 53/cm2으로 공지되어 있지만, 본 발명에서는, 상기 밀도는 산화공정이 30%의 O2가스가 1350℃에서 4시간 동안 행해졌을 경우 18/cm2까지 감소된다. 마찬가지로, 1100℃에서의 산화공정은, 매입 산화막의 증막량이 확인될 수 없고, 핀홀밀도의 감소도 나타나지 않는다.
(3) 매입 산하막 계면의 평탄도 : 매입 산화막 계면에 관한 평탄도의 정도에 대한 시험은 희석된 플루오르산에 의해서 SIMOX 기판의 표면의 산화막을 제거함으로써, 그리고 수산화칼륨 수용액에 의해서 표면의 실리콘 단결정층을 제거함으로써 실행되었고, 매입 산화막 계면의 요철은 원자간력 현미경(actomic force microscope)으로 검사되어질 수 있다.
제8(a)도는 산소이온주입후, Ar+0.5% O2의 분위기로 1350℃에서 4시간 동안 어닐링시킨 비교예로서 종래 기술의 SIMOX 기판을 관찰할 경우, 매입 산화막 계면의 부분 단면도이다.
매입 산화막 계면의 미세 조도(Rms)는 1.881mm이고, 상기 거칠기의 상부부터 하부까지의 깊이(P-V)는 12.373mm이다. 제8(b)도는 산소이온이 주입됨으로써 얻어진, 비교예로서, 처리된 SIMOX 기판의 검사결과를 보여주고 있으며, 상기 어닐링 공정이 Ar+0.5% O2의 분위기로 1350℃에서 4시간 동안 더 행해졌다. 산소 공정에서의 산소농도가 약하기 때문에, 매입 산화막 계면의 미세 조도(Rms)가 1.658mm가 되고, 상기 거칠기의 상부부터 하부까지의 깊이(P-V)가 8.760mm가 되므로, 특별한 개선점은 보이질 않는다. 본 발명에 따라서, 산소이온을 주입되고, 어닐링공정은 Ar+0.5% O2의 분위기로 1350℃에서 4시간 동안 행해지고, 산화공정은 30% O2의 분위기로 1350℃에서 4시간 동안 더 행해진다.
결론적으로, 매입 산화막 계면의 평탄도는 제8(c)도에서 보는 바와 같이, 미세조도(Rms)가 0.854mm 그리고 거칠기의 상부에서부터 하부까지의 깊이가(P-V) 5.122mm으로 향상된다.
(4) 전기절연특성 : 주입된 산소이온들이 0.4×1018/cm2이고, 핀홀 밀도가 종래의 것이 3분의 1로 감소되고, 매입 산화막의 두께가 증가되므로, 전기절연 특성이 40V에서 64V로 향상되었다.

Claims (11)

  1. 단결정 실리콘 기판내에 산소 이온을 주입하는 단계; 고온공정과 불활성 가스분위기에서 행해진 어닐링 공정에 의해서 매입 산화막을 형성하는 단계; 매입 산화막 위에, 매입 산화막의 증막량이 주입된 산소량으로 부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링 공정을 계속함으로써 기판으로부터 전기적으로 절연되는 표면의 단결정 실리콘 기판을 형성하는 단계; 및 고온산화 분위기에서 기판을 산화하는 단계로 이루어지는 것을 특징으로 하는 SOI 기판의 제조방법.
  2. 제1항에 있어서, 어닐링 공정후에, 상기 고온 산화공정의 온도가 1150℃ 이상이고, 단결정 실리콘기판의 융점 온도 이하인 것을 특징으로 하는 SOI 기판의 제조방법.
  3. 제1항에 있어서, 어닐링 공정후의 상기 고온 산화공정이, 산소 이온농도가 어닐링 공정에서보다 더 높은 농도를 갖는 산소가스 분위기에서 실행되는 것을 특징으로 하는 SOI 기판의 제조방법.
  4. 제1항에 있어서, 고온 산화분위기에서의 상기 산화공정후에, 추가로, 기판의 표면상의 산화막을 제거하는 단계; 희생 산화를 1100℃ 이하 온도에서 실행시키는 단계; 및, 상기 희생 산화막을 제거함으로써 표면의 실리콘층을 얇게 하는 단계를 갖는 것을 특징으로 하는 SOI 기판의 제조방법.
  5. 제1항에 있어서, 어닐링 공정후에, 추가로; 희생 산화를 어닐링 공정후에 1100℃ 이하에서 실행하는 단계; 희생 산화막을 제거함으로서 표면의 실리콘층을 얇게 하는 단계; 및 고온 산화 분위기에서 기판을 산화하는 단계를 갖는 것을 특징으로 하는 SOI 기판의 제조방법.
  6. 제3항에 있어서, 어닐링 공정후에 상기 고온 산화공정이, 1% 이상의 농도의 산소가스 분위기에서 실행되는 것을 특징으로 하는 SOI 기판의 제조방법.
  7. 단결정 실리콘 기판내에 산소이온을 주입하는 단계; 불활성가스 분위기에서 고온처리를 행하는 어닐링 공정에 의해서 매입 산화막을 형성하는 단계; 매입 산화막 위에, 매입 산화막의 두께가 산소 주입량으로부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링공정을 계속함으로써 기판으로부터 전기적으로 절연되는 표면의 단결정 실리콘 층을 형성하는 단계; 및 매입 산화막의 증막량과 산화 온도와의 상호 관계를 보여주는 미리 준비된 특성도에 기초를 둔 온도 조건하의 고온 분위기에서 기판을 산화시킴으로서 매입 산화막의 두께를 증막시키는 단계로 이루어지는 것을 특징으로 하는 SOI 기판의 제조방법.
  8. 단결정 실리콘 기판내에 산소이온을 주입하는 단계; 불활성 가스 분위기에서 고온처리를 행하는 어닐링 공정에 의해서 매입 산화막을 형성하는 단계; 매입 산화막위에, 매입 산화막의 두께가 산소 주입량으로부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링 공정을 계속함으로써 기판으로부터 전기적으로 절연되는 표면의 단결정 실리콘층을 형성하는 단계; 및 매입 산화막에서의 핀홀을 막는 증막량에 따라서, 매입 산화막의 증막량과 산화온도와의 상호 관계를 보여주는 미리 준비된 특성도에 기초를 둔 온도 조건에서와 고온 분위기에서 기판을 산화시킴으로써 매입 산화막의 두께를 증막시키는 단계로 이루어지는 것을 조합하는 것을 특징으로 하는 SOI 기판의 제조방법.
  9. 단결정 실리콘 기판내에 산소 이온을 주입하는 단계; 불활성 가스 분위기에서 고온처리를 행하는 어닐링 공정에 의해서 매입 산화막을 형성하는 단계; 매입 산화막위에, 매입 산화막의 두께가 산소주입량으로부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링 공정을 계속함으로서 기판으로부터 전기적으로 절연되는 표면의 단결정 실리콘층을 형성하는 단계; 매입 산화막 계면의 평탄화에 영향을 끼치는 증막량에 따라서, 매입 산화막위에, 매입 산화막의 두께가 산소 주입량으로부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링공정을 계속함으로써 기판으로부터 전기적으로 절연되는 표면의 단결정 실리콘층을 형성하는 단계; 및 매입 산화막에서의 핀홀을 막는 증막량에 따라서, 매입 산화막의 증막량과 산화온도와의 상호 관계를 보여주는 예비적으로 준비된 특성도에 기초를 둔 온도 조건하의 고온 분위기에서 기판을 산화시킴으로써 매입 산화막의 두께를 증막시키는 단계로 이루어지는 것을 특징으로 하는 SOI 기판의 제조방법.
  10. 단결정 실리콘 기판내에 산소이온을 주입하는 단계; 산소 이온이 전기로에서 가열됨에 따라서 기판에 주입되는 상태에서 매입 산화막의 두께가 산소 주입량으로부터 이론적으로 계산된 소정의 값에 도달될 때까지 어닐링 공정을 행함으로써 매입 산화막을 형성하는 단계; 및 전기로 온도가 어닐링 온도 이상으로 상승한 후, 고온과 고농도 분위기에서 기판을 산화함으로써 매입 산화막의 두께를 증막시키는 단계로 이루어지는 것을 특징으로 하는 SOI 기판의 제조방법.
  11. 산소이온이 주입된 단결정 실리콘 기판; 고온 공정이 불활성 가스 분위기에서 실행된 어닐링 공정에 의해서 형성된 매입 산화막; 매입 산화막에 형성되고 매입 산화막의 두께가 산소 주입량으로부터 이론적으로 계산된 소정의 값에 도달할 때까지 어닐링 처리를 계속함으로써 기판으로부터 전기적으로 절연되어서, 산화처리후에, 매입 산하막의 두께가 90nm 이상이 되고, 표면의 실리콘 단결정층의 변위밀도가 100/cm2이하이고, 매입 산화막의 핀홀 밀도가 20/cm2이하이며, 매입 산화막 계면의 평방근 평균조도가 1nm 이하인 단결정 실리콘 층으로 이루어지는 것을 특징으로 하는 SOI 기판.
KR1019950005872A 1994-03-23 1995-03-20 Soi 기판 및, 그 기판의 제조방법 KR0145824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6076538A JP3036619B2 (ja) 1994-03-23 1994-03-23 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP94-76538 1994-03-23

Publications (2)

Publication Number Publication Date
KR950027901A KR950027901A (ko) 1995-10-18
KR0145824B1 true KR0145824B1 (ko) 1998-11-02

Family

ID=13608053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005872A KR0145824B1 (ko) 1994-03-23 1995-03-20 Soi 기판 및, 그 기판의 제조방법

Country Status (8)

Country Link
US (2) US5658809A (ko)
EP (1) EP0675534B1 (ko)
JP (1) JP3036619B2 (ko)
KR (1) KR0145824B1 (ko)
CZ (1) CZ281798B6 (ko)
DE (1) DE69515189T2 (ko)
FI (1) FI951340A (ko)
TW (1) TW401609B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927988B2 (en) 2008-12-22 2011-04-19 Electronics And Telecommunications Research Institute Method of fabricating semiconductor device

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP3427114B2 (ja) * 1994-06-03 2003-07-14 コマツ電子金属株式会社 半導体デバイス製造方法
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JPH10223551A (ja) * 1997-02-12 1998-08-21 Nec Corp Ｓｏｉ基板の製造方法
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
CN1260907A (zh) * 1997-06-19 2000-07-19 旭化成工业株式会社 Soi衬底及其制造方法和半导体器件及其制造方法
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
JPH1197377A (ja) * 1997-09-24 1999-04-09 Nec Corp Ｓｏｉ基板の製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
KR100258096B1 (ko) * 1997-12-01 2000-06-01 정선종 에스오아이(soi) 기판 제조방법
US6617034B1 (en) * 1998-02-02 2003-09-09 Nippon Steel Corporation SOI substrate and method for production thereof
US6117711A (en) * 1998-03-02 2000-09-12 Texas Instruments - Acer Incorporated Method of making single-electron-tunneling CMOS transistors
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
KR100292818B1 (ko) * 1998-07-02 2001-11-05 윤종용 모오스트랜지스터제조방법
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2003289051A (ja) * 1998-09-10 2003-10-10 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
US6753229B1 (en) 1998-12-04 2004-06-22 The Regents Of The University Of California Multiple-thickness gate oxide formed by oxygen implantation
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6362075B1 (en) * 1999-06-30 2002-03-26 Harris Corporation Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
US6180487B1 (en) 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6683004B1 (en) 1999-11-25 2004-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device, and semiconductor device manufactured thereby
US6235607B1 (en) * 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
US6476446B2 (en) 2000-01-03 2002-11-05 Advanced Micro Devices, Inc. Heat removal by removal of buried oxide in isolation areas
US6613643B1 (en) 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
EP1264339B1 (en) 2000-03-10 2010-05-19 Nippon Steel Corporation Method for production of simox substrate
US6486043B1 (en) 2000-08-31 2002-11-26 International Business Machines Corporation Method of forming dislocation filter in merged SOI and non-SOI chips
JP4501263B2 (ja) * 2000-09-20 2010-07-14 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
US6414355B1 (en) 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
JP2002289552A (ja) 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
TW577124B (en) * 2002-12-03 2004-02-21 Mosel Vitelic Inc Method for estimating the forming thickness of the oxide layer and determining whether the pipes occur leakages
US6770495B1 (en) * 2003-01-15 2004-08-03 Advanced Micro Devices, Inc. Method for revealing active regions in a SOI structure for DUT backside inspection
EP1596437A4 (en) * 2003-02-19 2009-12-02 Shinetsu Handotai Kk METHOD OF MANUFACTURING SOI WAFERS AND SOI WAFERS
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
WO2005062364A1 (en) 2003-12-16 2005-07-07 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
JP2006032785A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｏｉ基板の製造方法及びｓｏｉ基板
US7358586B2 (en) * 2004-09-28 2008-04-15 International Business Machines Corporation Silicon-on-insulator wafer having reentrant shape dielectric trenches
JP4609026B2 (ja) * 2004-10-06 2011-01-12 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
US7211474B2 (en) * 2005-01-18 2007-05-01 International Business Machines Corporation SOI device with body contact self-aligned to gate
US7071047B1 (en) 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
JP4876442B2 (ja) 2005-06-13 2012-02-15 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007005563A (ja) 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
KR100752182B1 (ko) * 2005-10-12 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2007208023A (ja) 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007227424A (ja) 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP5061489B2 (ja) 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2008244261A (ja) 2007-03-28 2008-10-09 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
KR100937599B1 (ko) * 2007-12-17 2010-01-20 한국전자통신연구원 반도체 장치 및 그 형성 방법
FR2926925B1 (fr) * 2008-01-29 2010-06-25 Soitec Silicon On Insulator Procede de fabrication d'heterostructures
US7955909B2 (en) * 2008-03-28 2011-06-07 International Business Machines Corporation Strained ultra-thin SOI transistor formed by replacement gate
US7998815B2 (en) * 2008-08-15 2011-08-16 Qualcomm Incorporated Shallow trench isolation
JP2009147383A (ja) * 2009-03-26 2009-07-02 Hitachi Kokusai Electric Inc 熱処理方法
JP5387451B2 (ja) * 2010-03-04 2014-01-15 信越半導体株式会社 Ｓｏｉウェーハの設計方法及び製造方法
JP2011176320A (ja) * 2011-03-07 2011-09-08 Hitachi Kokusai Electric Inc 基板処理装置
US9837334B2 (en) * 2015-03-30 2017-12-05 Globalfoundries Singapore Pte. Ltd. Programmable active cooling device
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
US11891821B2 (en) 2021-10-14 2024-02-06 John H. Kipp, Jr. Mini-concrete trowel attachment assembly

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
KR910009318B1 (ko) * 1987-09-08 1991-11-09 미쓰비시 뎅끼 가부시기가이샤 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법
US4824698A (en) * 1987-12-23 1989-04-25 General Electric Company High temperature annealing to improve SIMOX characteristics
JPH01239867A (ja) * 1988-03-19 1989-09-25 Fujitsu Ltd 絶縁膜上半導体の形成方法
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
US5196355A (en) * 1989-04-24 1993-03-23 Ibis Technology Corporation Simox materials through energy variation
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
US5310689A (en) * 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
JP2607399B2 (ja) * 1991-02-19 1997-05-07 日本電信電話株式会社 半導体基板の製造方法
IT1255764B (it) * 1992-05-15 1995-11-15 Enichem Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici.
US5429955A (en) * 1992-10-26 1995-07-04 Texas Instruments Incorporated Method for constructing semiconductor-on-insulator
JPH0794688A (ja) * 1993-09-21 1995-04-07 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ 基板の製造方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927988B2 (en) 2008-12-22 2011-04-19 Electronics And Telecommunications Research Institute Method of fabricating semiconductor device

Also Published As

Publication number Publication date
KR950027901A (ko) 1995-10-18
CZ281798B6 (cs) 1997-02-12
DE69515189T2 (de) 2000-11-23
EP0675534A2 (en) 1995-10-04
EP0675534B1 (en) 2000-03-01
US5918136A (en) 1999-06-29
EP0675534A3 (en) 1996-11-13
TW401609B (en) 2000-08-11
CZ72695A3 (en) 1995-11-15
JPH07263538A (ja) 1995-10-13
FI951340A (fi) 1995-09-24
JP3036619B2 (ja) 2000-04-24
US5658809A (en) 1997-08-19
FI951340A0 (fi) 1995-03-22
DE69515189D1 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
KR0145824B1 (ko) Soi 기판 및, 그 기판의 제조방법
KR100401655B1 (ko) ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
US6306730B2 (en) Method of fabricating an SOI wafer and SOI wafer fabricated by the method
CN100530531C (zh) 复合基材的制造方法
KR100688629B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
KR100947815B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
KR101302426B1 (ko) 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
JP2004533726A (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP2007227424A (ja) Ｓｉｍｏｘウェーハの製造方法
US7910463B2 (en) Method of producing SIMOX wafer
JPH08255885A (ja) 所望の深さで埋込酸素層を有するウェーハを製造する方法およびｓｏｉウェーハ
JPH05308069A (ja) 埋設絶縁層の製作方法
JP3522482B2 (ja) Ｓｏｉ基板の製造方法
JPH1126390A (ja) 欠陥発生防止方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
KR100515723B1 (ko) 집적회로와그제조방법
KR100797210B1 (ko) 다층구조의 제조방법
US6551898B1 (en) Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory
JP3995286B2 (ja) Ｓｉｍｏｘ基板の製造方法
US20040187769A1 (en) Method of producing SOI wafer
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
KR20010028418A (ko) 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체소자의 제조방법
KR100328708B1 (ko) 반도체층 격리방법
JPH02172226A (ja) シリコン酸化膜の形成方法及び形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110408

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee