JPH08255885A - 所望の深さで埋込酸素層を有するウェーハを製造する方法およびｓｏｉウェーハ - Google Patents
所望の深さで埋込酸素層を有するウェーハを製造する方法およびｓｏｉウェーハInfo
- Publication number
- JPH08255885A JPH08255885A JP7322879A JP32287995A JPH08255885A JP H08255885 A JPH08255885 A JP H08255885A JP 7322879 A JP7322879 A JP 7322879A JP 32287995 A JP32287995 A JP 32287995A JP H08255885 A JPH08255885 A JP H08255885A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxygen
- oxide layer
- soi
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 59
- 239000001301 oxygen Substances 0.000 title claims abstract description 59
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 26
- 230000007547 defect Effects 0.000 claims description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000002950 deficient Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 73
- 239000007943 implant Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001802 infusion Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Glass Compositions (AREA)
- Formation Of Insulating Films (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
Abstract
(57)【要約】
【課題】 埋込酸化物層を含むが半導体製造業者に一般
に用いられるタイプの装置を用いて製造できるＳＯＩウ
ェーハおよびその製造方法を提供する。 【解決手段】 所望の深さで埋込酸化物層を有するウェ
ーハを製造する方法。この方法は、酸素に富んだウェー
ハ３０内に所望の深さで欠陥領域３１を形成するため
に、１ＭｅＶ以上のエネルギで標準的な種のイオンを酸
素に富んだウェーハ内に注入するステップを含む。ウェ
ーハは、ウェーハ内の酸素が埋込酸化物層３２を形成す
るように欠陥領域にゲッターされるように、アニールさ
れる。
に用いられるタイプの装置を用いて製造できるＳＯＩウ
ェーハおよびその製造方法を提供する。 【解決手段】 所望の深さで埋込酸化物層を有するウェ
ーハを製造する方法。この方法は、酸素に富んだウェー
ハ３０内に所望の深さで欠陥領域３１を形成するため
に、１ＭｅＶ以上のエネルギで標準的な種のイオンを酸
素に富んだウェーハ内に注入するステップを含む。ウェ
ーハは、ウェーハ内の酸素が埋込酸化物層３２を形成す
るように欠陥領域にゲッターされるように、アニールさ
れる。
Description
【０００１】
【発明の背景】この発明は、シリコン・オン・インシュ
レータ（ＳＯＩ）ウェーハの製造に向けられており、よ
り特定的には、低コストで、埋込酸化物層を有し、また
従来知られているウェーハより信頼性のあるＳＯＩウェ
ーハを製造する方法に向けられる。この発明の方法に従
うと、通常の生産施設における標準的な装置を用いてそ
のようなＳＯＩウェーハを製造できる。
レータ（ＳＯＩ）ウェーハの製造に向けられており、よ
り特定的には、低コストで、埋込酸化物層を有し、また
従来知られているウェーハより信頼性のあるＳＯＩウェ
ーハを製造する方法に向けられる。この発明の方法に従
うと、通常の生産施設における標準的な装置を用いてそ
のようなＳＯＩウェーハを製造できる。
【０００２】埋込酸化物層を有するＳＯＩウェーハはデ
ィープサブミクロンのＣＭＯＳおよび耐放射線性デバイ
ス（radiation-hardened device ）に対し魅力的な技術
である。なぜなら、埋込酸化物層が、デバイス分離も、
デバイスの動作領域から酸素および金属イオンなどの欠
陥をゲッターする能力も提供するからである。
ィープサブミクロンのＣＭＯＳおよび耐放射線性デバイ
ス（radiation-hardened device ）に対し魅力的な技術
である。なぜなら、埋込酸化物層が、デバイス分離も、
デバイスの動作領域から酸素および金属イオンなどの欠
陥をゲッターする能力も提供するからである。
【０００３】一般に、ＳＯＩウェーハを製造するには２
つの従来の方法がある。第１はＳＩＢＯＮＤである。Ｓ
ＩＢＯＮＤウェーハでは、図１の（Ａ）に示されるよう
に、酸化物層１２が基板１０の表面上に形成される。第
２のシリコンウェーハ１４は酸化物層１２の上表面に結
合される。この方法を用いると、デバイス分離を達成す
るために、酸化物層１２が所望の深さであるように、上
のウェーハ１４を比較的薄く形成しなければならない。
これは、薄い層を加工することになるので欠陥を生じる
可能性を増す。ＳＩＢＯＮＤウェーハの別の欠点は、製
造コストである。さらに、製造プロセスが複雑であるた
めに、ＳＯＩウェーハを半導体デバイスの「社内」生産
に組入れることができない。代わりに、ＳＯＩウェーハ
を外部のソースから購入しなければならない。
つの従来の方法がある。第１はＳＩＢＯＮＤである。Ｓ
ＩＢＯＮＤウェーハでは、図１の（Ａ）に示されるよう
に、酸化物層１２が基板１０の表面上に形成される。第
２のシリコンウェーハ１４は酸化物層１２の上表面に結
合される。この方法を用いると、デバイス分離を達成す
るために、酸化物層１２が所望の深さであるように、上
のウェーハ１４を比較的薄く形成しなければならない。
これは、薄い層を加工することになるので欠陥を生じる
可能性を増す。ＳＩＢＯＮＤウェーハの別の欠点は、製
造コストである。さらに、製造プロセスが複雑であるた
めに、ＳＯＩウェーハを半導体デバイスの「社内」生産
に組入れることができない。代わりに、ＳＯＩウェーハ
を外部のソースから購入しなければならない。
【０００４】ＳＯＩウェーハを製造するのに用いられる
第２の方法はＳＩＭＯＸ（すなわち注入された酸素によ
る分離（Separation by Implanted Oxygen））である。
ＳＩＭＯＸ技術では、図１の（Ｂ）に示されるように、
埋込酸化物層１３を形成するために、酸素１６が比較的
低いエネルギで基板１０に注入される。ＳＩＢＯＮＤと
同様に、従来のＳＩＭＯＸウェーハを用いようとする半
導体デバイス製造業者に対する１つの欠点は、そのよう
なウェーハを製造するのに必要な装置が半導体デバイス
を製造する際に一般に用いられるタイプのものではない
ことである。したがって、一般にＳＩＭＯＸウェーハも
外部のソースから購入しなければならない。したがっ
て、ＳＯＩウェーハを用いる場合のコストが増す。
第２の方法はＳＩＭＯＸ（すなわち注入された酸素によ
る分離（Separation by Implanted Oxygen））である。
ＳＩＭＯＸ技術では、図１の（Ｂ）に示されるように、
埋込酸化物層１３を形成するために、酸素１６が比較的
低いエネルギで基板１０に注入される。ＳＩＢＯＮＤと
同様に、従来のＳＩＭＯＸウェーハを用いようとする半
導体デバイス製造業者に対する１つの欠点は、そのよう
なウェーハを製造するのに必要な装置が半導体デバイス
を製造する際に一般に用いられるタイプのものではない
ことである。したがって、一般にＳＩＭＯＸウェーハも
外部のソースから購入しなければならない。したがっ
て、ＳＯＩウェーハを用いる場合のコストが増す。
【０００５】ＳＩＭＯＸウェーハと関連する別の欠点
は、酸素注入プロセス自体から生じる。酸素注入は比較
的低いエネルギレベルで行なわれ、これはウェーハの表
面に基板１０の部分１５を介して埋込酸化物層１３の方
へ欠陥領域を形成しがちである。さらに、ＳＩＭＯＸウ
ェーハは一般に、酸素注入の間に著しい量のイオン不純
物がウェーハに導入されるという点で「汚い」と考えら
れる。酸素はイオン注入には標準的な種ではないので、
注入装置はこれらの望まれない不純物を導入するように
構成されなければならない。ＳＩＭＯＸウェーハを用い
る場合の欠点の１つは、ウェーハのイオンに富んだ性質
がほとんどの半導体デバイスの生産および／または動作
を著しく妨げることである。さらに、酸素注入ステップ
は、製造プロセスの一部として標準的なデバイス生産施
設において実現するには実際的ではない。
は、酸素注入プロセス自体から生じる。酸素注入は比較
的低いエネルギレベルで行なわれ、これはウェーハの表
面に基板１０の部分１５を介して埋込酸化物層１３の方
へ欠陥領域を形成しがちである。さらに、ＳＩＭＯＸウ
ェーハは一般に、酸素注入の間に著しい量のイオン不純
物がウェーハに導入されるという点で「汚い」と考えら
れる。酸素はイオン注入には標準的な種ではないので、
注入装置はこれらの望まれない不純物を導入するように
構成されなければならない。ＳＩＭＯＸウェーハを用い
る場合の欠点の１つは、ウェーハのイオンに富んだ性質
がほとんどの半導体デバイスの生産および／または動作
を著しく妨げることである。さらに、酸素注入ステップ
は、製造プロセスの一部として標準的なデバイス生産施
設において実現するには実際的ではない。
【０００６】したがって、この発明の目的は、埋込酸化
物層を含むが半導体製造業者に一般に用いられるタイプ
の装置を用いて製造できるＳＯＩウェーハを製造し、Ｓ
ＯＩウェーハの製造および使用と関連するコストを削減
することである。
物層を含むが半導体製造業者に一般に用いられるタイプ
の装置を用いて製造できるＳＯＩウェーハを製造し、Ｓ
ＯＩウェーハの製造および使用と関連するコストを削減
することである。
【０００７】この発明の他の目的は、標準的な半導体デ
バイス製造プロセスで実現され得るＳＯＩまたはＳＯＩ
と類似したウェーハを製造する方法を提供することであ
る。
バイス製造プロセスで実現され得るＳＯＩまたはＳＯＩ
と類似したウェーハを製造する方法を提供することであ
る。
【０００８】この発明のさらに他の目的は、より信頼性
がありかつ従来のＳＯＩウェーハに付随する望ましくな
い不純物がないＳＯＩウェーハを製造することである。
がありかつ従来のＳＯＩウェーハに付随する望ましくな
い不純物がないＳＯＩウェーハを製造することである。
【０００９】
【発明の概要】この発明の上の目的および他の目的を達
成するために、所望の深さで埋込酸素層を有するウェー
ハを製造する方法を提供する。この方法は、酸素に富ん
だウェーハ内の所望の深さで欠陥領域を形成するため
に、酸素に富んだウェーハの少なくとも一部にイオンを
注入するステップを含む。注入は１ＭｅＶ以上のエネル
ギレベルで行なわれる。この発明に従う方法はまた、ウ
ェーハ内の酸素が欠陥領域にゲッターされるように酸素
に富んだウェーハをアニールするステップを含む。
成するために、所望の深さで埋込酸素層を有するウェー
ハを製造する方法を提供する。この方法は、酸素に富ん
だウェーハ内の所望の深さで欠陥領域を形成するため
に、酸素に富んだウェーハの少なくとも一部にイオンを
注入するステップを含む。注入は１ＭｅＶ以上のエネル
ギレベルで行なわれる。この発明に従う方法はまた、ウ
ェーハ内の酸素が欠陥領域にゲッターされるように酸素
に富んだウェーハをアニールするステップを含む。
【００１０】この発明の１つ好ましい実施例において、
リンが４．５×１０14／ｃｍ2 と１×１０15／ｃｍ2 と
の間の注入量でイオン注入に用いられる。この発明は、
所望の深さで埋込酸化物層を有するＳＯＩウェーハを製
造するのに用いられる。
リンが４．５×１０14／ｃｍ2 と１×１０15／ｃｍ2 と
の間の注入量でイオン注入に用いられる。この発明は、
所望の深さで埋込酸化物層を有するＳＯＩウェーハを製
造するのに用いられる。
【００１１】この発明は、次の発明の説明および添付の
図面から理解される得る。
図面から理解される得る。
【００１２】
【好ましい実施例の詳細な説明】図２は、この発明に従
って製造されたＳＯＩウェーハが用いられるべきデバイ
スを示す。図２において、基板２０は埋込酸化物層２２
を含む。酸化物層２２の上のウェーハの上部分２４に
は、半導体デバイス２６が形成される。このタイプの構
造は、それが寄生ラッチアップを防ぐという点で、ＣＭ
ＯＳ論理において特に有利である。このタイプの構造
は、放射線のα粒子に付随する問題を防ぐので、耐放射
線性デバイスにおいて用いるのにも有利である。
って製造されたＳＯＩウェーハが用いられるべきデバイ
スを示す。図２において、基板２０は埋込酸化物層２２
を含む。酸化物層２２の上のウェーハの上部分２４に
は、半導体デバイス２６が形成される。このタイプの構
造は、それが寄生ラッチアップを防ぐという点で、ＣＭ
ＯＳ論理において特に有利である。このタイプの構造
は、放射線のα粒子に付随する問題を防ぐので、耐放射
線性デバイスにおいて用いるのにも有利である。
【００１３】図３の（Ａ）ないし（Ｃ）は、この発明の
実施例に従ってＳＯＩウェーハを製造する方法を示す。
この実施例においては、酸素に富んだ環境（たとえば約
１×１０18／ｃｍ3 の酸素レベルまたは濃度）で成長さ
れる標準的なＰ型（１００）ウェーハが図３の（Ａ）に
示されるように与えられる。図３の（Ｂ）に示されるよ
うに、酸素に富んだウェーハには、少なくとも１ＭｅＶ
のエネルギレベルで、標準的な種、この場合はリン
（Ｐ）が注入される。以下で与えられる例ではリンが用
いられるが、この発明はリンに限定されない。所望の欠
陥領域を生じるいかなる標準的な種を用いてもよい。典
型的には、所望の効果を生じるのに、（リンに対して）
砒素などのイオンを有するものを最も容易に用いること
ができる。ホウ素などのより軽いイオンについては、よ
り軽いイオンを考慮してエネルギおよび適用量を多い方
へ調整する必要があるであろう。また、注入ステップが
ウェーハ３５の表面上の酸化物層（図示せず）を介して
行なわれ得ることが注目される。リン注入の適用量は所
望の効果に従って変更できる。以下で与えられる特定の
例では、注入量は約５×１０14／ｃｍ2 から１×１０15
／ｃｍ2 の間で変えられた。
実施例に従ってＳＯＩウェーハを製造する方法を示す。
この実施例においては、酸素に富んだ環境（たとえば約
１×１０18／ｃｍ3 の酸素レベルまたは濃度）で成長さ
れる標準的なＰ型（１００）ウェーハが図３の（Ａ）に
示されるように与えられる。図３の（Ｂ）に示されるよ
うに、酸素に富んだウェーハには、少なくとも１ＭｅＶ
のエネルギレベルで、標準的な種、この場合はリン
（Ｐ）が注入される。以下で与えられる例ではリンが用
いられるが、この発明はリンに限定されない。所望の欠
陥領域を生じるいかなる標準的な種を用いてもよい。典
型的には、所望の効果を生じるのに、（リンに対して）
砒素などのイオンを有するものを最も容易に用いること
ができる。ホウ素などのより軽いイオンについては、よ
り軽いイオンを考慮してエネルギおよび適用量を多い方
へ調整する必要があるであろう。また、注入ステップが
ウェーハ３５の表面上の酸化物層（図示せず）を介して
行なわれ得ることが注目される。リン注入の適用量は所
望の効果に従って変更できる。以下で与えられる特定の
例では、注入量は約５×１０14／ｃｍ2 から１×１０15
／ｃｍ2 の間で変えられた。
【００１４】図３の（Ｂ）の高エネルギリン注入は、リ
ン注入の作用で欠陥ゾーン３１を作る。描かれた例にお
いて、欠陥ゾーン３１はウェーハ３５の表面の約１ミク
ロン下である。注入エネルギが比較的高いので、欠陥ゾ
ーン３１は約１ミクロンの深さでアモルファス層として
形成される。欠陥ゾーンは、図１の（Ｂ）に示された従
来のＳＩＭＯＸ酸素注入にみられるように、表面から領
域３１の方へ（１ミクロンで）は形成されない。これ
は、ＳＩＭＯＸ酸素注入に用いられるエネルギと比較し
てより高い注入エネルギが用いられるためである。
ン注入の作用で欠陥ゾーン３１を作る。描かれた例にお
いて、欠陥ゾーン３１はウェーハ３５の表面の約１ミク
ロン下である。注入エネルギが比較的高いので、欠陥ゾ
ーン３１は約１ミクロンの深さでアモルファス層として
形成される。欠陥ゾーンは、図１の（Ｂ）に示された従
来のＳＩＭＯＸ酸素注入にみられるように、表面から領
域３１の方へ（１ミクロンで）は形成されない。これ
は、ＳＩＭＯＸ酸素注入に用いられるエネルギと比較し
てより高い注入エネルギが用いられるためである。
【００１５】リン注入ステップが行なわれた後、欠陥ゾ
ーン３１を含むウェーハ３５は３０分９６０℃のアニー
ルプロセスにかけられる。図３の（Ｃ）において行なわ
れるアニールプロセスの結果、酸素に富んだウェーハ３
０内の酸素が欠陥ゾーン３１の欠陥に引かれる。言い換
えると、ウェーハ３５のバックグラウンド酸素は表面の
近くからもバルクからも引かれる。図３の（Ｃ）のアニ
ールプロセスが完了すると、欠陥３１が形成されたとこ
ろに酸素ゾーンが集められる。その結果、約１ミクロン
の深さに埋込酸化物層３２を含むＳＯＩウェーハが形成
される。このように、アニールステップの間、酸素が、
リン注入によって作られた欠陥にゲッターされ、埋込酸
化物層を生じる。
ーン３１を含むウェーハ３５は３０分９６０℃のアニー
ルプロセスにかけられる。図３の（Ｃ）において行なわ
れるアニールプロセスの結果、酸素に富んだウェーハ３
０内の酸素が欠陥ゾーン３１の欠陥に引かれる。言い換
えると、ウェーハ３５のバックグラウンド酸素は表面の
近くからもバルクからも引かれる。図３の（Ｃ）のアニ
ールプロセスが完了すると、欠陥３１が形成されたとこ
ろに酸素ゾーンが集められる。その結果、約１ミクロン
の深さに埋込酸化物層３２を含むＳＯＩウェーハが形成
される。このように、アニールステップの間、酸素が、
リン注入によって作られた欠陥にゲッターされ、埋込酸
化物層を生じる。
【００１６】図４−７は、ＳＯＩウェーハを製造するた
めの上述のプロセスの特徴を示すＳＩＭＳのプロファイ
ルを示す。図４は、図３の（Ｂ）に示された態様で１Ｍ
ｅＶでの１×１０15／ｃｍ2 のリン注入が行なわれた直
後の酸素に富んだウェーハのＳＩＭＳのプロファイルを
示す。図４のＳＩＭＳのプロファイルは、図３の（Ｃ）
に示されたアニールステップが行なわれる前のウェーハ
の特性を示す。図４にみられるように、ウェーハのバッ
クグラウンド酸素レベル４１は約１×１０18原子／ｃｍ
2 である。リン注入４３の位置も明らかである。特に、
図４はまた、ウェーハ内にいかなる埋込酸素層もないこ
とを示す。
めの上述のプロセスの特徴を示すＳＩＭＳのプロファイ
ルを示す。図４は、図３の（Ｂ）に示された態様で１Ｍ
ｅＶでの１×１０15／ｃｍ2 のリン注入が行なわれた直
後の酸素に富んだウェーハのＳＩＭＳのプロファイルを
示す。図４のＳＩＭＳのプロファイルは、図３の（Ｃ）
に示されたアニールステップが行なわれる前のウェーハ
の特性を示す。図４にみられるように、ウェーハのバッ
クグラウンド酸素レベル４１は約１×１０18原子／ｃｍ
2 である。リン注入４３の位置も明らかである。特に、
図４はまた、ウェーハ内にいかなる埋込酸素層もないこ
とを示す。
【００１７】図５および図６は、それぞれ約５×１０14
／ｃｍ2 および１×１０15／ｃｍ2の適用量でリンを注
入した上で図３の（Ｃ）のアニールステップが行なわれ
た後の、この発明に従って製造されたウェーハを示す。
図５に示されるように、５×１０14の適用量では、約１
ミクロンの深さの酸素ピーク４２ではっきりとした酸化
物層が形成される。この層は幅が約０．５ミクロンであ
り、５×１０18／ｃｍ 3 のピークレベルを有する。図５
と図６とを比較してさらに示されるように、酸素ピーク
４２を生じる際に周囲の酸素がゲッターされている。
／ｃｍ2 および１×１０15／ｃｍ2の適用量でリンを注
入した上で図３の（Ｃ）のアニールステップが行なわれ
た後の、この発明に従って製造されたウェーハを示す。
図５に示されるように、５×１０14の適用量では、約１
ミクロンの深さの酸素ピーク４２ではっきりとした酸化
物層が形成される。この層は幅が約０．５ミクロンであ
り、５×１０18／ｃｍ 3 のピークレベルを有する。図５
と図６とを比較してさらに示されるように、酸素ピーク
４２を生じる際に周囲の酸素がゲッターされている。
【００１８】図６は、約１×１０15／ｃｍ2 のレベルで
リンを注入された、アニールステップの後のウェーハの
ＳＩＭＳのプロファイルを示す。図６に示されるよう
に、このプロセスは約０．３および１．０ミクロンでそ
れぞれ２つの酸素ピーク４３および４４を生じた。第１
の酸素ピーク４４は図５の酸素ピーク４２と同様であ
る。第２のピーク４３は、より高い適用量でのリン注入
により、酸素を表面から基板の中へノックした結果とし
て生じる。言い換えると、表面にある酸素のいくらかが
リンによって基板の中にノックされる。この効果は、リ
ン注入が基板の表面上の酸化物層を介して行なわれると
より一層著しい。この場合、酸化物層からの酸素が基板
の中へより深くノックされ、第２の酸素ピーク４３を生
じる。第１の酸素ピーク４４とは異なり、第２の酸素ピ
ーク４３は、リン注入によって生じた欠陥の結果ではな
く、酸素が実際に表面からその領域へ移動した結果とし
て生じる。これは、以下で説明される干渉法の結果の説
明からより完全に理解されるであろう。
リンを注入された、アニールステップの後のウェーハの
ＳＩＭＳのプロファイルを示す。図６に示されるよう
に、このプロセスは約０．３および１．０ミクロンでそ
れぞれ２つの酸素ピーク４３および４４を生じた。第１
の酸素ピーク４４は図５の酸素ピーク４２と同様であ
る。第２のピーク４３は、より高い適用量でのリン注入
により、酸素を表面から基板の中へノックした結果とし
て生じる。言い換えると、表面にある酸素のいくらかが
リンによって基板の中にノックされる。この効果は、リ
ン注入が基板の表面上の酸化物層を介して行なわれると
より一層著しい。この場合、酸化物層からの酸素が基板
の中へより深くノックされ、第２の酸素ピーク４３を生
じる。第１の酸素ピーク４４とは異なり、第２の酸素ピ
ーク４３は、リン注入によって生じた欠陥の結果ではな
く、酸素が実際に表面からその領域へ移動した結果とし
て生じる。これは、以下で説明される干渉法の結果の説
明からより完全に理解されるであろう。
【００１９】図７では、リンが約１ＭｅＶにおいて５×
１０14／ｃｍ2 の注入量で注入されたウェーハが示され
る。この場合、ウェーハは、図３の（Ｃ）に示されたア
ニールステップの前に、Ｈ2 の１５分１，１５０℃アニ
ール処理にかけられる。図３の（Ｃ）に示されたアニー
ルステップの前にＨ2 処理が行なわれると、意味のある
酸素層はウェーハ内に形成されない。わずかな酸素ピー
ク４８がみられる。しかしながら、この酸素ピーク４８
は意味のあるレベルではない。したがって、Ｈ 2 アニー
ルは本質的には酸化物層の形成を妨げるために用いられ
得る。（すなわち、酸素が欠陥ゾーンにゲッターされな
いことが望ましい場合、酸素を基板の底の方へ押すため
にＨ2 処理を行なうことができる。） 上述の態様において、Ｈ2 アニールは標準的な生産ライ
ンにおいてリン注入とともに用いられ得る。したがっ
て、リン注入を行なうことが望まれるが、いくつかのウ
ェーハ上にＳＯＩを作ることが望まれない場合、アニー
ルステップの前にＨ2 処理が行なわれ得る。言い換える
と、ＳＯＩ型基板の生産は選択的に行なわれ得る。すな
わち、同じ接合を作ることが望まれる場合、同じ注入が
行なわれ得るが、埋込Ｏ2 層が望まれない場合、図３の
（Ｂ）に示されたステップと図３の（Ｃ）に示されたス
テップとの間に水素アニールステップが挿入される。し
たがって、ＳＯＩウェーハを製造するためのこの方法
は、生産ライン全体をＳＯＩ型ウェーハ専用にすること
なく、所望のごとく生産プロセスにおいて行なわれ得
る。
１０14／ｃｍ2 の注入量で注入されたウェーハが示され
る。この場合、ウェーハは、図３の（Ｃ）に示されたア
ニールステップの前に、Ｈ2 の１５分１，１５０℃アニ
ール処理にかけられる。図３の（Ｃ）に示されたアニー
ルステップの前にＨ2 処理が行なわれると、意味のある
酸素層はウェーハ内に形成されない。わずかな酸素ピー
ク４８がみられる。しかしながら、この酸素ピーク４８
は意味のあるレベルではない。したがって、Ｈ 2 アニー
ルは本質的には酸化物層の形成を妨げるために用いられ
得る。（すなわち、酸素が欠陥ゾーンにゲッターされな
いことが望ましい場合、酸素を基板の底の方へ押すため
にＨ2 処理を行なうことができる。） 上述の態様において、Ｈ2 アニールは標準的な生産ライ
ンにおいてリン注入とともに用いられ得る。したがっ
て、リン注入を行なうことが望まれるが、いくつかのウ
ェーハ上にＳＯＩを作ることが望まれない場合、アニー
ルステップの前にＨ2 処理が行なわれ得る。言い換える
と、ＳＯＩ型基板の生産は選択的に行なわれ得る。すな
わち、同じ接合を作ることが望まれる場合、同じ注入が
行なわれ得るが、埋込Ｏ2 層が望まれない場合、図３の
（Ｂ）に示されたステップと図３の（Ｃ）に示されたス
テップとの間に水素アニールステップが挿入される。し
たがって、ＳＯＩウェーハを製造するためのこの方法
は、生産ライン全体をＳＯＩ型ウェーハ専用にすること
なく、所望のごとく生産プロセスにおいて行なわれ得
る。
【００２０】図４−７に示されたＳＩＭＳのプロファイ
ルを生じるのに用いられたウェーハは、干渉計を用いた
検査を受けた。その結果は、この発明の特徴をより完全
に説明する。その結果は表１に示され、ここで、測定さ
れた結果は約１ミクロンの深さで欠陥があることを示
す。
ルを生じるのに用いられたウェーハは、干渉計を用いた
検査を受けた。その結果は、この発明の特徴をより完全
に説明する。その結果は表１に示され、ここで、測定さ
れた結果は約１ミクロンの深さで欠陥があることを示
す。
【００２１】
【表１】
【００２２】上の表に示されるように、干渉計を用いた
結果は、ウェーハ２４を除く例の各々において、欠陥領
域が約１ミクロンの深さで検出されることを示す。これ
らの結果では、１ミクロンの領域より上に欠陥領域を生
じなかった。ウェーハ２４については、欠陥領域は存在
するが欠陥領域を反映しかつ検査するために１ミクロン
のレベルで酸化物層が形成されないことが注目される。
（図７に示された）ウェーハ５においては小さい酸素ピ
ークだけが形成されるが、それは欠陥領域を検査するに
は十分である。したがって、これらの結果に従うと、こ
の発明の方法に従ってＳＯＩウェーハ内に埋込まれた酸
化物層を形成できることが理解される。酸化物層の形成
はまた、リン注入および／またはバックグラウンド酸素
層のレベルを制御することによって、制御され得る。さ
らに、Ｈ2 アニールによって形成を阻止することができ
る。
結果は、ウェーハ２４を除く例の各々において、欠陥領
域が約１ミクロンの深さで検出されることを示す。これ
らの結果では、１ミクロンの領域より上に欠陥領域を生
じなかった。ウェーハ２４については、欠陥領域は存在
するが欠陥領域を反映しかつ検査するために１ミクロン
のレベルで酸化物層が形成されないことが注目される。
（図７に示された）ウェーハ５においては小さい酸素ピ
ークだけが形成されるが、それは欠陥領域を検査するに
は十分である。したがって、これらの結果に従うと、こ
の発明の方法に従ってＳＯＩウェーハ内に埋込まれた酸
化物層を形成できることが理解される。酸化物層の形成
はまた、リン注入および／またはバックグラウンド酸素
層のレベルを制御することによって、制御され得る。さ
らに、Ｈ2 アニールによって形成を阻止することができ
る。
【００２３】この発明は、上で述べた実施例と関連して
説明されるが、実施例の詳細に限定されるべきではな
い。上の教示および例に基づいて当業者にはこの方法の
変更例が明らかになるであろう。したがって、この発明
は前掲の特許請求の範囲によってのみ限定される。
説明されるが、実施例の詳細に限定されるべきではな
い。上の教示および例に基づいて当業者にはこの方法の
変更例が明らかになるであろう。したがって、この発明
は前掲の特許請求の範囲によってのみ限定される。
【図１】（Ａ）は、従来の技術に従ってＳＯＩウェーハ
を製造するのに用いられるプロセスを示す図であり、
（Ｂ）は、従来の技術に従ってＳＯＩウェーハを製造す
るのに用いられるプロセスを示す図である。
を製造するのに用いられるプロセスを示す図であり、
（Ｂ）は、従来の技術に従ってＳＯＩウェーハを製造す
るのに用いられるプロセスを示す図である。
【図２】ＳＯＩ技術を用いたデバイスを示す図である。
【図３】（Ａ）はこの発明の実施例に従ってＳＯＩウェ
ーハを製造する方法を示す図であり、（Ｂ）はこの発明
の実施例に従ってＳＯＩウェーハを製造する方法を示す
図であり、（Ｃ）はこの発明の実施例に従ってＳＯＩウ
ェーハを製造する方法を示す図である。
ーハを製造する方法を示す図であり、（Ｂ）はこの発明
の実施例に従ってＳＯＩウェーハを製造する方法を示す
図であり、（Ｃ）はこの発明の実施例に従ってＳＯＩウ
ェーハを製造する方法を示す図である。
【図４】この発明の特徴を示すウェーハのＳＩＭＳのプ
ロファイルの図である。
ロファイルの図である。
【図５】この発明の特徴を示すウェーハのＳＩＭＳのプ
ロファイルの図である。
ロファイルの図である。
【図６】この発明の特徴を示すウェーハのＳＩＭＳのプ
ロファイルの図である。
ロファイルの図である。
【図７】この発明の特徴を示すウェーハのＳＩＭＳのプ
ロファイルの図である。
ロファイルの図である。
３０ 酸素に富んだウェーハ ３１ 欠陥ゾーン ３２ 埋込酸化物層 ３５ ウェーハ
Claims (7)
- 【請求項１】 所望の深さで埋込酸素層を有するウェー
ハを製造する方法であって、 酸素に富んだウェーハの少なくとも一部分に、１ＭｅＶ
以上のエネルギレベルで前記酸素に富んだウェーハ内の
所望の深さで欠陥領域を形成するために、イオンを注入
するステップと、 前記ウェーハ内の酸素が前記欠陥領域にゲッターされ、
前記埋込酸素層を形成するように、前記酸素に富んだウ
ェーハをアニールするステップとを含む、方法。 - 【請求項２】 前記イオンはリンである、請求項１に記
載の方法。 - 【請求項３】 前記イオンは約４．５×１０14／ｃｍ2
と１×１０15／ｃｍ 2 との間の注入量で注入ステップに
おいて注入される、請求項２に記載の方法。 - 【請求項４】 請求項１の方法に従って製造されるＳＯ
Ｉウェーハ。 - 【請求項５】 注入ステップの前に、前記酸素に富んだ
ウェーハの表面上に酸化物層を形成するステップをさら
に含み、前記イオンは前記酸化物層を介して注入される
請求項１に記載の方法。 - 【請求項６】 アニールステップは、約９６０℃で約３
０分間、行なわれる、請求項１に記載の方法。 - 【請求項７】 前記酸素に富んだウェーハのバックグラ
ウンド酸素レベルは約１×１０18／ｃｍ3 である、請求
項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35529894A | 1994-12-12 | 1994-12-12 | |
| US08/355298 | 1994-12-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255885A true JPH08255885A (ja) | 1996-10-01 |
Family
ID=23396959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7322879A Pending JPH08255885A (ja) | 1994-12-12 | 1995-12-12 | 所望の深さで埋込酸素層を有するウェーハを製造する方法およびｓｏｉウェーハ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5891743A (ja) |
| EP (1) | EP0717437B1 (ja) |
| JP (1) | JPH08255885A (ja) |
| KR (1) | KR960026128A (ja) |
| AT (1) | ATE216802T1 (ja) |
| DE (1) | DE69526485T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6486043B1 (en) | 2000-08-31 | 2002-11-26 | International Business Machines Corporation | Method of forming dislocation filter in merged SOI and non-SOI chips |
| FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| US6602757B2 (en) * | 2001-05-21 | 2003-08-05 | International Business Machines Corporation | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI |
| FR2830983B1 (fr) | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| CN116759325B (zh) * | 2023-08-23 | 2023-11-03 | 江苏卓胜微电子股份有限公司 | 用于监控离子注入剂量的阻值监控方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3622382A (en) * | 1969-05-05 | 1971-11-23 | Ibm | Semiconductor isolation structure and method of producing |
| US4151007A (en) * | 1977-10-11 | 1979-04-24 | Bell Telephone Laboratories, Incorporated | Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures |
| US4371420A (en) * | 1981-03-09 | 1983-02-01 | The United States Of America As Represented By The Secretary Of The Navy | Method for controlling impurities in liquid phase epitaxial growth |
| JPS6031231A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
| US4522657A (en) * | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
| JPS6151930A (ja) * | 1984-08-22 | 1986-03-14 | Nec Corp | 半導体装置の製造方法 |
| JP3066968B2 (ja) * | 1988-07-25 | 2000-07-17 | ソニー株式会社 | 半導体ウエハのゲッタリング方法 |
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| JPH03201535A (ja) * | 1989-12-28 | 1991-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とその製造方法 |
| JPH0411736A (ja) * | 1990-04-28 | 1992-01-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
-
1995
- 1995-11-29 DE DE69526485T patent/DE69526485T2/de not_active Expired - Fee Related
- 1995-11-29 AT AT95308590T patent/ATE216802T1/de not_active IP Right Cessation
- 1995-11-29 KR KR19950044881A patent/KR960026128A/ko active IP Right Grant
- 1995-11-29 EP EP95308590A patent/EP0717437B1/en not_active Expired - Lifetime
- 1995-12-12 JP JP7322879A patent/JPH08255885A/ja active Pending
-
1996
- 1996-12-24 US US08/773,769 patent/US5891743A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0717437A2 (en) | 1996-06-19 |
| ATE216802T1 (de) | 2002-05-15 |
| DE69526485D1 (de) | 2002-05-29 |
| DE69526485T2 (de) | 2002-12-19 |
| EP0717437B1 (en) | 2002-04-24 |
| US5891743A (en) | 1999-04-06 |
| EP0717437A3 (en) | 1997-04-02 |
| KR960026128A (ja) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08255885A (ja) | 所望の深さで埋込酸素層を有するウェーハを製造する方法およびｓｏｉウェーハ | |
| US4975126A (en) | Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer | |
| US5877070A (en) | Method for the transfer of thin layers of monocrystalline material to a desirable substrate | |
| KR0145824B1 (ko) | Soi 기판 및, 그 기판의 제조방법 | |
| US6300218B1 (en) | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process | |
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| EP0917193A1 (en) | Laminated SOI substrate and producing method thereof | |
| EP0977255A2 (en) | A method of fabricating an SOI wafer and SOI wafer fabricated by the method | |
| JPH08116038A (ja) | 半導体装置及びその製造方法 | |
| JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
| US5665613A (en) | Method of making semiconductor device having SIMOX structure | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
| US5310689A (en) | Method of forming a SIMOX structure | |
| JP3217089B2 (ja) | Ｓｏｉウェハおよびその製造方法 | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP5194508B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
| WO2007132266A1 (en) | Improvements in semiconductor processing | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JPH04115511A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3097827B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3810168B2 (ja) | 半導体基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |