JPWO2010024433A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2010024433A1
JPWO2010024433A1 JP2010526808A JP2010526808A JPWO2010024433A1 JP WO2010024433 A1 JPWO2010024433 A1 JP WO2010024433A1 JP 2010526808 A JP2010526808 A JP 2010526808A JP 2010526808 A JP2010526808 A JP 2010526808A JP WO2010024433 A1 JPWO2010024433 A1 JP WO2010024433A1
Authority
JP
Japan
Prior art keywords
layer
base layer
source
drain
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010526808A
Other languages
English (en)
Other versions
JP5723595B2 (ja
Inventor
俊雄 中嶋
俊雄 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010526808A priority Critical patent/JP5723595B2/ja
Publication of JPWO2010024433A1 publication Critical patent/JPWO2010024433A1/ja
Application granted granted Critical
Publication of JP5723595B2 publication Critical patent/JP5723595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

ドレイン・ソース間のリーク電流を増大させずに逆回復時間を短縮する半導体装置およびその製造方法を提供する。第１ベース層（１２）と、第１ベース層（１２）の裏面に設けられたドレイン層（１０）と、第１ベース層（１２）の表面に形成された第２ベース層（１６）と、第２ベース層（１６）の表面に形成されたソース層（１８）と、ソース層（１８）および第２ベース層（１６）の表面上に配置されたゲート絶縁膜（２０）と、ゲート絶縁膜（２０）上に配置されたゲート電極（２２）と、第２ベース層（１６）およびソース層（１８）の下部の第１ベース層（１２）内にドレイン層（１０）に対向して形成されたコラム層（１４）と、ドレイン層（１０）に設けられたドレイン電極（２８）と、ソース層および第２ベース層に設けられたソース電極（２６）とを備え、コラム層（１４）に対して重粒子照射を行い、トラップレベルを局所的に形成した半導体装置およびその製造方法。

Description

本発明は、半導体装置およびその製造方法に関し、特に、スーパージャンクションＭＯＳ（Metal Oxide Semiconductor）構造を備える半導体装置およびその製造方法に関する。
ＭＯＳ電界効果トランジスタ（ＦＥＴ： Field Effect transistor）をブリッジ回路に構成する場合、３つの損失低減が要求される。
第１の損失は、オン損失である。オン損失は、ＭＯＳＦＥＴのチャネル通して電流が流れることに伴う損失であり、ＭＯＳＦＥＴのオン抵抗の低減が要求される。
第２の損失は、ターンオンスイッチングに伴うスイッチング損失である。ターンオンスイッチングに伴うスイッチング損失を低減するためには、ＭＯＳＦＥＴのゲート感度を増大させてターンオンスイッチングに必要なゲート電荷量Ｑｇを削減して、ターンオンスイッチング時間を短縮することが要求される。
第３の損失は、ターンオフスイッチングに伴うスイッチング損失であり、貫通損失と呼ばれる。貫通損失を低減するためには、ＭＯＳＦＥＴの逆回復時間（Reverse Recovery Time）ｔｒｒを短縮し、ターンオフスイッチング時間を短縮することが要求される。
従来例に係る半導体装置として、プレーナ構造のＭＯＳＦＥＴは、図１１に示すように、高抵抗で第１導電型の第１ベース層１２と、第１ベース層１２の裏面に設けられた第１導電型のドレイン層１０と、第１ベース層１２の表面に形成された第２導電型の第２ベース層１６と、第２ベース層１６の表面に形成された第１導電型のソース層１８と、ソース層１８および第２ベース層１６の表面上に配置されたゲート絶縁膜２０と、ゲート絶縁膜２０上に配置されたゲート電極２２と、ゲート電極２２上に配置された層間絶縁膜２４とを備える。ドレイン層１０に設けられたドレイン電極と、ソース層１８および第２ベース層１６上に設けられたソース電極については、図１２では表示を省略している。
従来例に係る半導体装置のスイッチング波形例を図１２に示す。
スーパージャンクションＭＯＳ構造を備えるＭＯＳＦＥＴは、従来のプレーナ構造のＭＯＳＦＥＴに比べ、スイッチング損失およびオン損失の点では優れた性能を示すが、貫通損失の点で性能が劣っている。
すなわち、スーパージャンクションＭＯＳＦＥＴでは、第２ベース層１６およびソース層１８の下部の第１ベース層１２内にドレイン層１０に対向して形成された第２導電型のコラム層を備える。このため、オン抵抗は低減化され、かつゲート感度が増大し、ターンオンスイッチングに必要なゲート電荷量Ｑｇが削減されて、ターンオンスイッチング時間が短縮される。一方、このコラム層を備えるため、ｐｎ接合面積が増大し、逆回復時間ｔｒｒが増大し、ターンオフスイッチング時間を増大する。ここで、ゲート電荷量Ｑｇは、例えば、ゲート・ソース間電圧ＶGSが１０Ｖに到達するのに必要な電荷量と定義される。
一般的に、逆回復時間ｔｒｒを短縮するための技術として、重金属の拡散を用いる方法と、電子線を照射する方法がある。これらの方法によれば、逆回復時間ｔｒｒを短縮することはできるが、トラップレベルの形成の制御性が悪いため、ドレイン・ソース間のリーク電流が増大するという問題がある。
また、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）において、局所的にライフタイム制御された層を形成する技術は、既に提案されている（例えば、特許文献１参照。）。
また、ＩＧＢＴにおいて、アルミニウムで形成されたソース電極を配線として用いると共に、電子線照射のマスクとして用いることによって、所定の領域にのみ電子線を照射する技術についても、既に開示されている（例えば、特許文献２参照。）。
特開平１０−２４２１６５号公報（第１図、第３−４頁） 特開平１０−２７０４５１号公報（第１図、第４頁）
本発明の目的は、ドレイン・ソース間のリーク電流を増大させずに逆回復時間ｔｒｒを短縮するスーパージャンクションＭＯＳ構造を備える半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、高抵抗で第１導電型の第１ベース層と、前記第１ベース層の裏面に設けられた第１導電型のドレイン層と、前記第１ベース層の表面に形成された第２導電型の第２ベース層と、前記第２ベース層の表面に形成された第１導電型のソース層と、前記ソース層および前記第２ベース層の表面上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極と、前記第２ベース層および前記ソース層の下部の前記第１ベース層内に前記ドレイン層に対向して形成された第２導電型のコラム層と、前記ドレイン層に設けられたドレイン電極と、前記ソース層および前記第２ベース層に設けられたソース電極とを備え、前記コラム層に対して重粒子照射を行い、トラップレベルを局所的に形成した半導体装置が提供される。
本発明の他の態様によれば、高抵抗で第１導電型の第１ベース層を形成する工程と、前記第１ベース層の裏面に第１導電型のドレイン層を形成する工程と、前記第１ベース層の表面に第２導電型の第２ベース層を形成する工程と、前記第２ベース層の表面に第１導電型のソース層を形成する工程と、前記ソース層および前記第２ベース層の表面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記第２ベース層および前記ソース層の下部の前記第１ベース層内に前記ドレイン層に対向して第２導電型のコラム層を形成する工程と、前記ドレイン層にドレイン電極を形成する工程と、前記ソース層および前記第２ベース層にソース電極を形成する工程と、前記コラム層に対して重粒子照射を行い、トラップレベルを局所的に形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、ドレイン・ソース間のリーク電流を増大させずに逆回復時間ｔｒｒを短縮するスーパージャンクションＭＯＳ構造を備える半導体装置およびその製造方法を提供することができる。
本発明の第１の実施の形態に係る半導体装置の模式的断面構造図。 本発明の第１の実施の形態に係る半導体装置の模式的鳥瞰図。 本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成図。 本発明の第１の実施の形態に係る半導体装置の別の模式的平面パターン構成図。 本発明の第１の実施の形態に係る半導体装置の比較例のスイッチング波形例。 本発明の第１の実施の形態に係る半導体装置に裏面から3Ｈｅ++をイオン照射する場合の照射狙い位置とデバイス構造との関係を説明する模式的断面構造図。 本発明の第１の実施の形態に係る半導体装置において、ドレイン・ソース間飽和電流ＩDSSとコラム層の底面からの距離との関係を示す図。 本発明の第１の実施の形態に係る半導体装置において、逆回復時間ｔｒｒとコラム層の底面からの距離との関係を示す図。 本発明の第１の実施の形態に係る半導体装置において、逆回復時間ｔｒｒおよびドレイン・ソース間飽和電流ＩDSSとコラム層の底面からの距離との関係を示す模式図。 本発明の第１の実施の形態に係る半導体装置において、不純物密度Ｎ、抵抗率、およびシート抵抗Ｒとコラム層の底面からの距離との関係を示す図。 従来例に係る半導体装置の模式的鳥瞰図。 従来例に係る半導体装置のスイッチング波形例。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一 次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（素子構造）
本発明の第１の実施の形態に係る半導体装置の模式的断面構造は、図１に示すように表される。また、第１の実施の形態に係る半導体装置の模式的鳥瞰構造は、図２に示すように表される。
第１の実施の形態に係る半導体装置は、図１〜図２に示すように、高抵抗でｎ型不純物をドープされた第１ベース層１２と、第１ベース層１２の裏面に設けられ、ｎ型不純物をドープされたドレイン層１０と、第１ベース層１２の表面に形成され、ｐ型不純物をドープされた第２ベース層１６と、第２ベース層１６の表面に形成され、ｎ型不純物をドープされたソース層１８と、ソース層１８および第２ベース層１６の表面上に配置されたゲート絶縁膜２０と、ゲート絶縁膜２０上に配置されたゲート電極２２と、第２ベース層１６およびソース層１８の下部の第１ベース層１２内にドレイン層１０に対向して形成され、ｐ型不純物をドープされたコラム層１４と、ドレイン層１０に設けられたドレイン電極２８と、ソース層１８および第２ベース層１６に設けられたソース電極２６とを備える。ゲート電極２２上には、層間絶縁膜２４が配置されている。図１に示される破線は、ドレイン・ソース間に導通する電流を表す。
第１の実施の形態に係る半導体装置においては、コラム層１４に対して重粒子照射を行い、トラップレベルを局所的に形成している。
ｎ型不純物としては、例えば、Ｐ、Ａｓ、Ｓｂなどを適用することができ、ｐ型不純物は、例えば、Ｂ、Ａｌ、Ｇａなどを適用することができる。これらの不純物は、拡散技術若しくはイオン注入技術を用いて各層にドーピングすることができる。
ゲート絶縁膜２０としては、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、ハフニウム酸化膜、アルミナ膜、タンタル酸化膜などを適用することができる。
ゲート電極２２としては、例えば、ポリシリコンを適用することができ、ドレイン電極２８とソース電極２６には、例えば、アルミニウムを適用することができる。
層間絶縁膜２４としては、例えば、シリコン酸化膜、シリコン窒化膜、ＴＥＯＳ（テトラエトキシシラン）膜などを適用することができる。
第１の実施の形態に係る半導体装置の模式的平面パターン構成は、図２の例では、矩形パターンを基調として、格子状に配置した例を示す。これに対して、例えば、図３に示すように、矩形パターンを基調として、千鳥格子状に配置しても良く、また、図４に示すように、六角形パターンを基調として、千鳥格子状に配置しても良い。さらに、平面パターン構成は、矩形、六角形に限らず、円形、楕円形、５角形、７角形以上の多角形などを基調とするものであっても良い。図３および図４においては、いずれも第１ベース層１２、コラム層１４、第２ベース層１６、ソース層１８などの半導体層のパターンを模式的に示し、ゲート電極２２、ソース電極２６などは表示を省略している。
第１の実施の形態に係る半導体装置において、重粒子照射によるライフタイム制御を実施しない比較例におけるスイッチング波形例を、図５に示す。図５の結果によれば、逆回復時間ｔｒｒは、１６０ｎｓｅｃであり、図１２に示す従来例の１３０ｎｓｅｃよりも長い。
第１の実施の形態に係る半導体装置に裏面から3Ｈｅ++イオンを照射（ＩＲ：Irradiation）する場合の照射狙い位置とデバイス構造との関係を説明する模式的断面構造は、図６に示すように表される。
図６において、ＷＡは、半導体装置の裏面から測ったドレイン層１０の厚さを示す。また、ＷＢは、半導体装置の裏面から測ったコラム層１４の底面までの距離を示す。図６の例では、ＷＡ＝２０８μｍ、ＷＢ＝２２０μｍである。
また、図６に示すように、コラム層１４の底面を基準とし、ソース電極２６の方向を正方向、ドレイン層１０の方向を負方向として、座標を定義する。照射狙い位置は、半導体装置の裏面から照射する重粒子イオンの飛程の減衰ピーク位置として定義され、上記の座標上で表すことができる。
（実験結果）
第１の実施の形態に係る半導体装置において、ドレイン・ソース間飽和電流ＩDSSと減衰ピーク位置に対応するコラム層１４の底面からの距離との関係は、図７に示すように表される。図７においては、3Ｈｅ++イオンのドーズ量を１×１０12個／ｃｍ2、５×１０12個／ｃｍ2とした場合を示す。
また、第１の実施の形態に係る半導体装置において、逆回復時間ｔｒｒと減衰ピーク位置に対応するコラム層１４の底面からの距離との関係は、図８に示すように表される。図８においても、3Ｈｅ++イオンのドーズ量を１×１０12個／ｃｍ2、５×１０12個／ｃｍ2とした場合を示す。
図７から明らかなように、ドレイン・ソース間飽和電流ＩDSSの値は、減衰ピーク位置に対応するコラム層１４の底面からの距離が増加するにつれて、減少する傾向がある。また、図８から明らかなように、逆回復時間ｔｒｒは、減衰ピーク位置に対応するコラム層１４の底面からの距離が増加するにつれて、増加する傾向がある。
第１の実施の形態に係る半導体装置において、逆回復時間ｔｒｒおよびドレイン・ソース間飽和電流ＩDSSとコラム層１４の底面からの距離との関係を図９に模式的に示す。
第１の実施の形態に係る半導体装置において、コラム層１４の底面を基準とし、コラム層１４の底面からの距離と逆回復時間ｔｒｒとの関係より求めた第１の位置ＰＢと、コラム層１４の底面からの距離とドレイン・ソース間飽和電流ＩDSSとの関係より求めた第２の位置ＰＡとの間に、重粒子照射の減衰ピーク位置が含まれるように、重粒子照射を実施することによって、逆回復時間ｔ0よりも短い逆回復時間ｔｒｒを有し、ドレイン・ソース間飽和電流Ｉ0よりも小さいドレイン・ソース間飽和電流ＩDSSを有する半導体装置を得ることができる。図９において、曲線Ｄは、逆回復時間ｔ0よりも短い逆回復時間ｔｒｒを有し、ドレイン・ソース間飽和電流Ｉ0よりも小さいドレイン・ソース間飽和電流ＩDSSを有する半導体装置を得るための、重粒子照射の減衰ピーク曲線を表す。
ここで、第１の位置ＰＢは、逆回復時間ｔ0に対応する重粒子照射の減衰ピーク位置である。また、第２の位置ＰＡは、ドレイン・ソース間飽和電流Ｉ0に対応する重粒子照射の減衰ピーク位置である。例えば、逆回復時間ｔ0として８０ｎｓｅｃ、ドレイン・ソース間飽和電流Ｉ0として、１μＡとした場合、逆回復時間ｔｒｒ＜ｔ0＝８０ｎｓｅｃでかつ、ドレイン・ソース間飽和電流ＩDSS＜Ｉ0＝１μＡの半導体装置を得ることができる。
ここで、重粒子照射する粒子種は、例えば、プロトン、3Ｈｅ++、4Ｈｅ++のいずれかを採用することができる。重粒子照射する粒子種として、4Ｈｅ++を使用する場合、薄い基板からなるドレイン層１０を採用することが望ましい。
また、重粒子照射のドーズ量は、例えば、５×１０10〜５×１０12個／ｃｍ2の範囲に設定することができる。
第１の実施の形態に係る半導体装置において、不純物密度Ｎ、抵抗率ρ、およびシート抵抗Ｒとコラム層１４の底面からの距離との関係を図１０に示す。重粒子照射の減衰ピーク曲線の傾向に対応して、抵抗率ρ、およびシート抵抗Ｒが増大するピーク特性を示し、不純物密度Ｎは、減少するピーク特性を示している。
（製造方法）
第１の実施の形態に係る半導体装置の製造方法は、図１〜図２に示すように、高抵抗で第１導電型の第１ベース層１２を形成する工程と、第１ベース層１２の裏面に第１導電型のドレイン層１０を形成する工程と、第１ベース層１２の表面に第２導電型の第２ベース層１６を形成する工程と、第２ベース層１６の表面に第１導電型のソース層１８を形成する工程と、ソース層１８および第２ベース層１６の表面上にゲート絶縁膜２０を形成する工程と、ゲート絶縁膜２０上にゲート電極２２を形成する工程と、第２ベース層１６およびソース層１８の下部の第１ベース層１２内にドレイン層１０に対向して第２導電型のコラム層１４を形成する工程と、ドレイン層１０にドレイン電極２８を形成する工程と、
前記ソース層および前記第２ベース層にソース電極を形成する工程と、コラム層１４に対して重粒子照射を行い、トラップレベルを局所的に形成する工程とを有する。
トラップレベルを局所的に形成する工程は、図９に示すように、コラム層１４の底面を基準とし、コラム層１４の底面からの距離と逆回復時間ｔｒｒとの関係より第１の位置ＰＢを決定する工程と、コラム層１４の底面からの距離とドレイン・ソース間飽和電流ＩDSSとの関係より求めた第２の位置ＰＡを決定する工程と、第１の位置ＰＢと第２の位置ＰＡとの間に減衰ピーク位置が含まれるように重粒子照射を実施する工程とを有する。
第１の実施の形態によれば、ドレイン・ソース間飽和電流ＩDSSおよびゲート・ソース間しきい値電圧の劣化を抑制しつつ、内蔵ダイオードの逆回復特性の向上を実現することができる。これによって、スイッチングロスの低減と、ダイオード逆回復損失の低減が可能となった。
第１の実施の形態によれば、ドレイン・ソース間のリーク電流を増大させずに逆回復時間ｔｒｒを短縮するスーパージャンクションＭＯＳ構造を備える半導体装置およびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体装置は、高耐圧ＭＯＳＦＥＴを使用するブリッジ回路、ＬＣＤインバータ、モータ、自動車用ＨＩＤ（High Intensity Discharge lamp）ヘッドライト点灯装置などに適用可能である。
１０…ドレイン層
１２…第１ベース層
１４…コラム層
１６…第２ベース層
１８…ソース層
２０…ゲート絶縁膜
２２…ゲート電極
２４…層間絶縁膜
２６…ソース電極
２８…ドレイン電極

Claims (9)

  1. 高抵抗で第１導電型の第１ベース層と、
    前記第１ベース層の裏面に設けられた第１導電型のドレイン層と、
    前記第１ベース層の表面に形成された第２導電型の第２ベース層と、
    前記第２ベース層の表面に形成された第１導電型のソース層と、
    前記ソース層および前記第２ベース層の表面上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記第２ベース層および前記ソース層の下部の前記第１ベース層内に前記ドレイン層に対向して形成された第２導電型のコラム層と、
    前記ドレイン層に設けられたドレイン電極と、
    前記ソース層および前記第２ベース層に設けられたソース電極とを備え、
    前記コラム層に対して重粒子照射を行い、トラップレベルを局所的に形成したことを特徴とする半導体装置。
  2. 前記コラム層の底面を基準とし、前記コラム層の底面からの距離と逆回復時間との関係より求めた第１の位置と、前記コラム層の底面からの距離とドレイン・ソース間飽和電流との関係より求めた第２の位置との間に、前記イオン照射の減衰ピーク位置が含まれることを特徴とする請求項１に記載の半導体装置。
  3. 前記重粒子照射する粒子種は、プロトン、3Ｈｅ++、4Ｈｅ++のいずれかであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記重粒子照射のドーズ量は、５×１０10〜５×１０12個／ｃｍ2であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１ベース層、前記第２ベース層、および前記ソース層は、矩形若しくは六角形を基調とする平面パターンを格子状、若しくは千鳥格子状に配置したことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 高抵抗で第１導電型の第１ベース層を形成する工程と、
    前記第１ベース層の裏面に第１導電型のドレイン層を形成する工程と、
    前記第１ベース層の表面に第２導電型の第２ベース層を形成する工程と、
    前記第２ベース層の表面に第１導電型のソース層を形成する工程と、
    前記ソース層および前記第２ベース層の表面上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記第２ベース層および前記ソース層の下部の前記第１ベース層内に前記ドレイン層に対向して第２導電型のコラム層を形成する工程と、
    前記ドレイン層にドレイン電極を形成する工程と、
    前記ソース層および前記第２ベース層にソース電極を形成する工程と、
    前記コラム層に対して重粒子照射を行い、トラップレベルを局所的に形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 前記トラップレベルを局所的に形成する工程は、
    前記コラム層の底面を基準とし、前記コラム層の底面からの距離と逆回復時間との関係より第１の位置を決定する工程と、
    前記コラム層の底面からの距離とドレイン・ソース間飽和電流との関係より求めた第２の位置を決定する工程と、
    前記第１の位置と前記第２の位置との間に減衰ピーク位置が含まれるように重粒子照射を実施する工程と
    を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記重粒子照射する粒子種は、プロトン、3Ｈｅ++、4Ｈｅ++のいずれかであることを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 前記重粒子照射のドーズ量は、５×１０10〜５×１０12個／ｃｍ2であることを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
JP2010526808A 2008-09-01 2009-08-31 半導体装置およびその製造方法 Active JP5723595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010526808A JP5723595B2 (ja) 2008-09-01 2009-08-31 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008223370 2008-09-01
JP2008223370 2008-09-01
PCT/JP2009/065171 WO2010024433A1 (ja) 2008-09-01 2009-08-31 半導体装置およびその製造方法
JP2010526808A JP5723595B2 (ja) 2008-09-01 2009-08-31 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015061288A Division JP6243370B2 (ja) 2008-09-01 2015-03-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010024433A1 true JPWO2010024433A1 (ja) 2012-01-26
JP5723595B2 JP5723595B2 (ja) 2015-05-27

Family

ID=41721592

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010526808A Active JP5723595B2 (ja) 2008-09-01 2009-08-31 半導体装置およびその製造方法
JP2015061288A Active JP6243370B2 (ja) 2008-09-01 2015-03-24 半導体装置およびその製造方法
JP2017168375A Active JP6557304B2 (ja) 2008-09-01 2017-09-01 半導体装置およびその製造方法
JP2019108642A Active JP6731522B2 (ja) 2008-09-01 2019-06-11 半導体装置およびその製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2015061288A Active JP6243370B2 (ja) 2008-09-01 2015-03-24 半導体装置およびその製造方法
JP2017168375A Active JP6557304B2 (ja) 2008-09-01 2017-09-01 半導体装置およびその製造方法
JP2019108642A Active JP6731522B2 (ja) 2008-09-01 2019-06-11 半導体装置およびその製造方法

Country Status (7)

Country Link
US (6) US8492829B2 (ja)
EP (1) EP2330617A4 (ja)
JP (4) JP5723595B2 (ja)
KR (1) KR101614565B1 (ja)
CN (1) CN102138206B (ja)
TW (1) TWI470799B (ja)
WO (1) WO2010024433A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102138206B (zh) 2008-09-01 2014-03-12 罗姆股份有限公司 半导体装置及其制造方法
JP5748476B2 (ja) * 2010-12-28 2015-07-15 ローム株式会社 半導体装置およびその製造方法
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
JP6037495B2 (ja) * 2011-10-17 2016-12-07 ローム株式会社 半導体装置およびその製造方法
CN103325825B (zh) * 2012-03-20 2016-01-27 宁波敏泰光电科技有限公司 超结mosfet
JP6263966B2 (ja) * 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
JP6135178B2 (ja) 2013-02-25 2017-05-31 富士電機株式会社 超接合半導体装置の製造方法
JP6221436B2 (ja) 2013-07-10 2017-11-01 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
JP6075458B2 (ja) 2013-09-18 2017-02-08 富士電機株式会社 半導体装置およびその製造方法
US9472456B2 (en) * 2013-12-24 2016-10-18 Intel Corporation Technology for selectively etching titanium and titanium nitride in the presence of other materials
JP6605887B2 (ja) * 2015-09-07 2019-11-13 日立ジョンソンコントロールズ空調株式会社 直流電源装置及びこれを搭載した空気調和機
JP6652802B2 (ja) 2015-09-15 2020-02-26 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
CN105161491B (zh) * 2015-09-22 2019-03-15 苏州东微半导体有限公司 一种集成栅极驱动功率器件及其制备方法
JP2017183419A (ja) * 2016-03-29 2017-10-05 ローム株式会社 半導体装置
JP7238186B2 (ja) * 2016-06-28 2023-03-13 日立ジョンソンコントロールズ空調株式会社 電力変換装置、及びこれを備える空気調和機
CN106887464B (zh) * 2017-01-04 2019-12-06 上海华虹宏力半导体制造有限公司 超结器件及其制造方法
JP6847681B2 (ja) 2017-01-27 2021-03-24 ローム株式会社 半導体装置
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
WO2019087341A1 (ja) 2017-11-01 2019-05-09 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6530867B1 (ja) * 2017-12-27 2019-06-12 新電元工業株式会社 Ｍｏｓｆｅｔ、ｍｏｓｆｅｔの製造方法及び電力変換回路
JP7007971B2 (ja) 2018-03-29 2022-01-25 ローム株式会社 半導体装置
JP7281589B2 (ja) * 2019-10-16 2023-05-25 日立ジョンソンコントロールズ空調株式会社 直流電源装置及びこれを搭載した空気調和機
JP6873207B2 (ja) * 2019-10-16 2021-05-19 日立ジョンソンコントロールズ空調株式会社 直流電源装置及びこれを搭載した空気調和機

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
JPS62219664A (ja) 1986-03-20 1987-09-26 Hitachi Ltd Ｍｏｓ型半導体素子の製造方法
JPS62298120A (ja) 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置およびその製造方法
JPS63115383A (ja) 1986-11-04 1988-05-19 Matsushita Electronics Corp 電界効果トランジスタの製造方法
JP3034895B2 (ja) 1990-03-08 2000-04-17 株式会社日立製作所 電力変換器システム
JPH03259537A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd 半導体装置及びその製法
JPH03263376A (ja) * 1990-03-13 1991-11-22 Mitsubishi Electric Corp 電界効果型半導体装置
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5759904A (en) * 1996-11-06 1998-06-02 Southwest Research Institute Suppression of transient enhanced diffusion in ion implanted silicon
JPH10150208A (ja) 1996-11-15 1998-06-02 Toshiba Corp 半導体装置の製造方法
JP3622405B2 (ja) 1997-02-28 2005-02-23 株式会社日立製作所 半導体スイッチング素子及びｉｇｂｔモジュール
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
DE19730759C1 (de) * 1997-07-17 1998-09-03 Siemens Ag Vertikaler Leistungs-MOSFET
DE19830332C2 (de) * 1998-07-07 2003-04-17 Infineon Technologies Ag Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
JP3507732B2 (ja) 1999-09-30 2004-03-15 株式会社東芝 半導体装置
JP4653273B2 (ja) * 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
US6709955B2 (en) * 2000-04-17 2004-03-23 Stmicroelectronics S.R.L. Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
US6509240B2 (en) * 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
DE10120656C2 (de) * 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
JP2003101022A (ja) 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
DE10137676B4 (de) * 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
US20030030051A1 (en) * 2001-08-09 2003-02-13 International Rectifier Corporation Superjunction device with improved avalanche capability and breakdown voltage
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
JP3952452B2 (ja) * 2002-03-25 2007-08-01 新電元工業株式会社 半導体装置の製造方法
JP3979258B2 (ja) * 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
JP3925319B2 (ja) * 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
US6838321B2 (en) * 2002-09-26 2005-01-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
JP4832731B2 (ja) 2004-07-07 2011-12-07 株式会社東芝 電力用半導体装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP4996848B2 (ja) 2005-11-30 2012-08-08 株式会社東芝 半導体装置
CN103943672B (zh) * 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
JP2008124300A (ja) 2006-11-14 2008-05-29 Rohm Co Ltd 半導体装置およびこれを用いた電気回路
JP4412344B2 (ja) 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
DE102007022533B4 (de) * 2007-05-14 2014-04-30 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
CN102138206B (zh) * 2008-09-01 2014-03-12 罗姆股份有限公司 半导体装置及其制造方法
JP5748476B2 (ja) * 2010-12-28 2015-07-15 ローム株式会社 半導体装置およびその製造方法
JP6135178B2 (ja) * 2013-02-25 2017-05-31 富士電機株式会社 超接合半導体装置の製造方法
JP6234696B2 (ja) * 2013-04-16 2017-11-22 ローム株式会社 半導体装置
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6243370B2 (ja) 2017-12-06
CN102138206B (zh) 2014-03-12
US20110147829A1 (en) 2011-06-23
EP2330617A1 (en) 2011-06-08
JP2019145849A (ja) 2019-08-29
US20190148536A1 (en) 2019-05-16
US8802548B2 (en) 2014-08-12
EP2330617A4 (en) 2012-01-25
US10217856B2 (en) 2019-02-26
JP2015135987A (ja) 2015-07-27
KR101614565B1 (ko) 2016-04-21
US20180012987A1 (en) 2018-01-11
JP6557304B2 (ja) 2019-08-07
JP2017228793A (ja) 2017-12-28
US9385217B2 (en) 2016-07-05
US20140312411A1 (en) 2014-10-23
US9755065B2 (en) 2017-09-05
CN102138206A (zh) 2011-07-27
US10672900B2 (en) 2020-06-02
JP5723595B2 (ja) 2015-05-27
US20160284835A1 (en) 2016-09-29
WO2010024433A1 (ja) 2010-03-04
KR20110069039A (ko) 2011-06-22
TW201011917A (en) 2010-03-16
US8492829B2 (en) 2013-07-23
US20130302957A1 (en) 2013-11-14
JP6731522B2 (ja) 2020-07-29
TWI470799B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
JP6557304B2 (ja) 半導体装置およびその製造方法
US7470952B2 (en) Power IGBT with increased robustness
US6246092B1 (en) High breakdown voltage MOS semiconductor apparatus
US7476942B2 (en) SOI lateral semiconductor device and method of manufacturing the same
US20140209972A1 (en) Semiconductor device
US9412811B2 (en) Semiconductor device having localized charge balance structure and method
CN104282759A (zh) 超结mosfet及其制造方法和复合半导体装置
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
WO2013058191A1 (ja) 半導体装置およびその製造方法
JP2005510061A (ja) トレンチ・ゲート半導体装置とその製造方法
JP4840551B2 (ja) Ｍｏｓトランジスタ
JP5003598B2 (ja) 半導体装置
JP2020043301A (ja) 半導体装置
KR20140077601A (ko) 전력 반도체 소자 및 그 제조 방법
US20100224933A1 (en) Semiconductor device
JP2005093809A (ja) 半導体装置
JP2002329727A (ja) 縦型半導体装置とそれを用いた回路
JP2024039276A (ja) 半導体装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5723595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250